KR101401835B1 - Ｆｓｋ 수신기의 주파수 제한 증폭기 - Google Patents

Ｆｓｋ 수신기의 주파수 제한 증폭기 Download PDF

Info

Publication number
KR101401835B1
KR101401835B1 KR1020087023080A KR20087023080A KR101401835B1 KR 101401835 B1 KR101401835 B1 KR 101401835B1 KR 1020087023080 A KR1020087023080 A KR 1020087023080A KR 20087023080 A KR20087023080 A KR 20087023080A KR 101401835 B1 KR101401835 B1 KR 101401835B1
Authority
KR
South Korea
Prior art keywords
base
coupled
signal
source
transistor
Prior art date
Application number
KR1020087023080A
Other languages
English (en)
Other versions
KR20080106278A (ko
Inventor
로버트 알란 핏슈
Original Assignee
톰슨 라이센싱
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 톰슨 라이센싱 filed Critical 톰슨 라이센싱
Publication of KR20080106278A publication Critical patent/KR20080106278A/ko
Application granted granted Critical
Publication of KR101401835B1 publication Critical patent/KR101401835B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/10—Frequency-modulated carrier systems, i.e. using frequency-shift keying
    • H04L27/16—Frequency regulation arrangements
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/32—Modifications of amplifiers to reduce non-linear distortion
    • H03F1/3211—Modifications of amplifiers to reduce non-linear distortion in differential amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/189—High frequency amplifiers, e.g. radio frequency amplifiers
    • H03F3/19—High frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only
    • H03F3/191—Tuned amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/4508—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using bipolar transistors as the active amplifying circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45475—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using IC blocks as the active amplifying circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45479—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection
    • H03F3/45484—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection in differential amplifiers with bipolar transistors as the active amplifying circuit
    • H03F3/45488—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection in differential amplifiers with bipolar transistors as the active amplifying circuit by using feedback means
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/50—Amplifiers in which input is applied to, or output is derived from, an impedance common to input and output circuits of the amplifying element, e.g. cathode follower
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04H—BROADCAST COMMUNICATION
    • H04H20/00—Arrangements for broadcast or for distribution combined with broadcast
    • H04H20/53—Arrangements specially adapted for specific applications, e.g. for traffic information or for mobile receivers
    • H04H20/61—Arrangements specially adapted for specific applications, e.g. for traffic information or for mobile receivers for local area broadcast, e.g. instore broadcast
    • H04H20/63—Arrangements specially adapted for specific applications, e.g. for traffic information or for mobile receivers for local area broadcast, e.g. instore broadcast to plural spots in a confined site, e.g. MATV [Master Antenna Television]
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04H—BROADCAST COMMUNICATION
    • H04H40/00—Arrangements specially adapted for receiving broadcast information
    • H04H40/18—Arrangements characterised by circuits or components specially adapted for receiving
    • H04H40/27—Arrangements characterised by circuits or components specially adapted for receiving specially adapted for broadcast systems covered by groups H04H20/53 - H04H20/95
    • H04H40/90—Arrangements characterised by circuits or components specially adapted for receiving specially adapted for broadcast systems covered by groups H04H20/53 - H04H20/95 specially adapted for satellite broadcast receiving
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/10—Frequency-modulated carrier systems, i.e. using frequency-shift keying
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/168—Two amplifying stages are coupled by means of a filter circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/451—Indexing scheme relating to amplifiers the amplifier being a radio frequency amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/72—Indexing scheme relating to amplifiers the amplifier stage being a common gate configuration MOSFET
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/50—Indexing scheme relating to amplifiers in which input being applied to, or output being derived from, an impedance common to input and output circuits of the amplifying element, e.g. cathode follower
    • H03F2203/5036—Indexing scheme relating to amplifiers in which input being applied to, or output being derived from, an impedance common to input and output circuits of the amplifying element, e.g. cathode follower the source follower has a resistor in its source circuit

Abstract

주파수 변환 모듈(20)과 통합 수신기 디코더(60) 간의 신호 통신을 처리하기 위한 시스템이 개시된다. 일 실시예에 따르면, 디코더(60) 및 주파수 변환 모듈은 주파수 시프트 키 변조 신호를 수신하는 입력, 상기 입력에 결합되는 네거티브 피드백을 갖는 증폭기-상기 입력은 기준 전위의 제1 소스 및 기준 전위의 제2 소스에 더 결합됨-, 및 상기 차동 증폭기와 출력 사이에 결합되는 탱크 회로를 포함하는 신호 처리 장치를 포함한다. 구체적으로, 증폭기는 제1 컬렉터, 제1 이미터, 및 신호 소스에 결합되고 상기 제1 컬렉터에 더 결합되는 제1 베이스를 갖는 제1 트랜지스터, 및 제2 베이스, 상기 제1 이미터에 결합되는 제2 이미터 및 제2 컬렉터를 갖는 제2 트랜지스터를 포함할 수 있으며, 상기 제2 컬렉터는 대역 통과 필터에 결합되고, 상기 대역 통과 필터는 출력에 더 결합된다.
FSK 수신기, 주파수 제한 증폭기, 주파수 변환 모듈, 대역 통과 필터, 신호 소스

Description

ＦＳＫ 수신기의 주파수 제한 증폭기{FREQUENCY LIMITING AMPLIFIER IN A FSK RECEIVER}
관련 출원의 상호 참조
본 출원은 2006년 3월 29일자로 미국 특허 상표청에 출원되어 일련 번호 60/787072가 할당된 가출원으로부터 발생하는 우선권 및 모든 이익을 청구한다.
본 발명은 일반적으로 신호 통신에 관한 것으로서, 구체적으로는 본 명세서에서 주파수 변환 모듈(FTM)로서 참조될 수 있는 주파수 변환 장치와 통합 수신기-디코더(IRD) 간의 신호 통신을 처리하기 위한 아키텍처 및 프로토콜에 관한 것이다.
위성 방송 시스템에서는, 하나 이상의 위성이 하나 이상의 지구 기반 송신기로부터 오디오 및/또는 비디오 신호들을 포함하는 신호들을 수신한다. 위성(들)은 이러한 신호들을 증폭하여, 지정된 주파수들에서 동작하고 지정된 대역폭들을 갖는 트랜스폰더들을 통해 소비자들의 집에 있는 신호 수신 장비로 다시 방송한다. 이러한 시스템은 업링크 송신부(즉, 지구에서 위성(들)로), 지구 궤도 위성 수신 및 송신부, 및 다운링크부(즉, 위성(들)에서 지구로)를 포함한다.
위성 방송 시스템으로부터 신호들을 수신하는 집들에서, 신호 수신 장비는 위성(들)의 전체 방송 스펙트럼을 주파수 시프팅시키고, 결과적인 출력을 단일 동축 케이블 상에 주파수 스택킹하는 데 사용될 수 있다. 즉, 한 세트의 신호들과 연관된 주파수 스펙트럼은 다른 세트의 신호들의 주파수 스펙트럼에 인접하거나 그와 다른 주파수들로 시프팅되어, 주파수 도메인에 신호들의 세트들이 배치되거나 스택킹된다. 위성 방송 시스템 내의 위성들의 수가 증가함에 따라, 그리고 고화질 위성 채널들의 증가에 따라, 위성들 모두를 수용하는 데 필요한 대역폭이 동축 케이블의 전송 능력을 초과하는 포인트에 이르게 될 것이다. 위성 디코더 산업은 보다 많은 위성 슬롯을 그의 분배 시스템 내에 구현하는 것이 필요하게 되었다. 증가된 수의 위성 슬롯 전송들을 제공하기 위해, 주파수 변환 모듈(FTM) 방법이라고 하는, 위성 구성 선택을 위한 보다 정교한 수단이 개발되었다.
위성 신호들을 통합 수신기 디코더(IRD)들에 전달하기 위한 FTM은 저잡음 블록 증폭기들(LNB)에 결합되는 하나 이상의 입출력(I/O)들 및 IRD들에 결합되는 하나 이상의 입출력들을 포함한다. FTM 모듈은 원하는 위성 프로그램 채널들을 지시하는 IRD로부터의 요청들을 수신한다. IRD로부터의 요청에 응답하여, FTM 모듈은 적절한 LNB를 제어하여, 요청된 채널, 또는 채널들의 블록이 FTM I/O로 전달되게 한다. 이어서, FTM 모듈은 요청된 채널을 IRD들로의 전송 라인 상의 비점유 주파수에 대응하는 제2 주파수로 주파수 시프팅시킬 수 있다. 이어서, FTM 모듈은 요청된 채널이 제공되는 있는 주파수를 요청 IRD에 통신한다. FTM이 복수의 위성 프로그램 채널을 복수의 IRD에 결합시킬 때, FTM은 각각의 LNB에게 요구되는 채널들 또는 채널들의 대역을 제공하도록 개별적으로 지시하고, 고유 주파수들로 변조된 요구되는 채널들 각각 또는 채널들의 대역을 IRD들로의 동일 전송 라인 상에 출력한다.
FTM은 UART 제어 2.3 MHz, 주파수 시프트 키(FSK) 변조 방식을 이용하여, 선택 커맨드들을 IRD들 및 FTM에 통신한다. 오늘날의 위성 디코더 시스템들은 복잡한 PLL 및 수퍼헤테로다인 수신기들을 이용하여, 변환 또는 검출 없이 FSK 수신에 필요한 협대역을 증폭한다. 이것은 각각의 IRD 및 FTM에서 구현되어야 하는 바람직하게 않게 비싼 구현으로 귀착되는데, 그 비용은 레거시 DiSEqC 통신 시스템의 비용보다 훨씬 많다. 고가의 AGC 시스템을 필요로 하지 않고, 주파수 필터, 진폭 제한 및 넓은 동적 범위를 이용하는 저가의 FSK 신호 처리 수단이 필요하다. 여기에 설명되는 본 발명은 이 문제 및/또는 다른 문제들을 다룬다.
<발명의 요약>
본 발명의 일 양태에 따르면, FSK 신호를 처리하기 위한 장치가 개시된다. 일 실시예에 따르면, 장치는 주파수 시프트 키잉된 변조된 신호를 수신하기 위한 입력, 상기 입력에 결합되는 네거티브 피드백을 갖는 증폭기-상기 입력은 기준 전위의 제1 소스 및 기준 전위의 제2 소스에 더 결합됨-, 및 상기 차동 증폭기와 출력 사이에 결합되는 탱크 회로를 포함한다.
본 발명의 다른 양태에 따르면, FSK 신호 처리 장치가 개시된다. 일 실시예에 따르면, FSK 신호 처리 장치는 제1 컬렉터, 제1 이미터 및 신호 소스에 결합되고 상기 제1 컬렉터에 더 결합되는 제1 베이스를 갖는 제1 트랜지스터, 및 제2 베이스, 상기 제1 이미터에 결합되는 제2 이미터 및 제2 컬렉터를 갖는 제2 트랜지스 터를 포함하고, 상기 제2 컬렉터는 대역 통과 필터에 결합되고, 상기 대역 통과 필터는 출력에 더 결합된다.
첨부 도면들과 관련하여 이루어지는 본 발명의 실시예들에 대한 아래의 설명을 참조함으로써, 본 발명의 상기 및 다른 특징들 및 이점들, 및 이들을 달성하는 방법이 보다 명확해질 것이며, 본 발명이 보다 잘 이해될 것이다.
도 1은 본 발명을 구현하기 위한 예시적인 환경을 나타내는 도면.
도 2는 본 발명의 일 실시예에 따른 도 1의 FTM의 상세들을 나타내는 블록도.
도 3은 본 발명의 일 실시예에 따른 도 1의 FTM(20)과 IRD(60) 사이의 상호접속의 상세를 나타내는 도면.
도 4는 도 3의 트랜시버(32)의 상세를 나타내는 본 발명을 구현하기 위한 일 실시예의 도면.
도 5는 도 4의 주파수 선택 및 전처리 회로(321)의 상세를 나타내는 본 발명을 구현하기 위한 일 실시예의 도면.
도 6은 도 4의 증폭 및 데이터 클램프 회로(325)의 상세를 나타내는 본 발명을 구현하기 위한 일 실시예의 도면.
여기에 설명되는 예들은 본 발명의 바람직한 실시예들을 설명하며, 이러한 예들은 본 발명의 범위를 임의의 방식으로 제한하는 것으로 해석되지 않아야 한다.
FTM 모드에 있을 때 LNB 전원 출력 임피던스를 효과적으로 상승시킴으로써 FTM 모드에 있을 때 FTM 회로들로부터 저임피던스 LNB 전원 출력 임피던스를 분리하는 것이 바람직하다. 전압 소스로서, 통상의 LNB 전원들은 접지에 대한 낮은 임피던스를 나타낸다. 이러한 낮은 임피던스는, 중단되지 않을 경우, 변조된 2.3MHz FTM 신호에 과부하를 주어, 파형 왜곡을 발생시킨다. 본 발명의 일 양태는 2.3MHz 통신 네트워크와 같은 통신 네트워크로부터 LNB 전원의 저임피던스 출력을 분리하는 것을 포함한다.
이제, 도면들, 특히 도 1을 참조하면, 본 발명을 구현하기 위한 일 실시예(100)가 도시되어 있다. 도 1의 실시예(100)는 본 발명의 일 실시예에서의 포물선 안테나들과 같은 신호 수신 요소들 또는 장치들(10)과 같은 복수의 신호 수신 수단, FTM(20)과 같은 주파수 변환 수단, 신호 분할기들(40)과 같은 복수의 신호 분할 수단, 및 IRD들(60)과 같은 복수의 신호 수신 및 디코딩 수단을 포함한다. 여기에 설명되는 일 실시예에 따르면, 전술한 실시예(100)의 요소들은, 다른 타입의 전송 매체들도 본 발명에 따라 사용될 수 있지만, 동축 케이블과 같은 전송 매체를 통해 서로 동작적으로 결합된다. 실시예(100)는 예를 들어 소정의 가정 및/또는 사업체 내의 신호 통신 네트워크를 나타낼 수 있다.
신호 수신 요소들(10)은 각각, 위성 방송 시스템 및/또는 다른 타입의 신호 방송 시스템과 같은 하나 이상의 신호 소스로부터 오디오, 비디오 및/또는 데이터 신호들(예를 들어, 텔레비전 신호 등)을 포함하는 신호들을 수신한다. 일 실시예에 따르면, 신호 수신 요소들(10)은 위성 수신 안테나와 같은 안테나로서 구현되지만, 임의 타입의 신호 수신 요소로서 구현될 수도 있다.
FTM(20)은 신호 수신 요소들(10)로부터 오디오, 비디오 및/또는 데이터 신호들(예를 들어, 텔레비전 신호 등)을 포함하는 신호들을 수신하고, 신호 튜닝 및 주파수 변환 기능들을 포함하는 기능들을 이용하여 수신 신호들을 처리하여, 동축 케이블 및 신호 분할기들(40)을 통해 IRD들(60)에 제공되는 대응 출력 신호들을 생성한다. 일 실시예에 따르면, FTM(20)은 시스템 내의 복수의 IRD(60)와 통신할 수 있다. 그러나, 예시 및 설명의 목적으로, 도 1은 간단한 양방향 신호 분할기들(40)을 이용하여 8개의 IRD에 접속된 FTM(20)을 도시하고 있다. FTM(20) 및 그의 IRD들(60)과의 통신 능력에 관한 추가적인 예시적 상세들은 본 명세서에서 나중에 제공될 것이다.
신호 분할기들(40)은 각각, 신호 분할 및/또는 중계 기능을 수행한다. 일 실시예에 따르면, 신호 분할기들(40)은 각각 양방향 신호 분할 기능을 수행하여 FTM(20)과 IRD들(60) 사이의 신호 통신을 돕는다.
IRD들(60)은 각각, 신호 튜닝, 복조 및 디코딩 기능들을 포함하는 다양한 신호 수신 및 처리 기능을 수행한다. 일 실시예에 따르면, 각각의 IRD(60)는 신호 분할기들(40)을 통해 FTM(20)으로부터 제공되는 신호들을 튜닝, 복조 및 디코딩하고, 수신 신호들에 대응하는 청각 및/또는 시각 출력들을 가능하게 한다. 후술하는 바와 같이, 이러한 신호들은 IRD들(60)로부터의 요청 커맨드들에 응답하여 FTM(20)에서 IRD들(60)로 제공되며, 이러한 요청 커맨드들은 각각 원하는 텔레비전 신호들의 대역에 대한 요청을 나타낼 수 있다. 위성 방송 시스템에서, 각각의 요청 커맨드는 예를 들어 원하는 위성 및/또는 원하는 트랜스폰더를 지시할 수 있다. 요청 커맨드들은 사용자 입력들(예를 들어, 원격 제어 장치들 등을 통함)에 응답하여 IRD들(60)에 의해 생성될 수 있다.
일 실시예에 따르면, 각각의 IRD(60)는 또한, 표준 화질(SD) 및/또는 고화질(HD) 표시 장치와 같은 관련 오디오 및/또는 비디오 출력 장치를 포함한다. 이러한 표시 장치는 통합형이거나 비통합형일 수 있다. 따라서, 각각의 IRD(60)는 통합형 표시 장치를 포함하는 텔레비전 세트, 컴퓨터 또는 모니터와 같은 장치, 또는 통합형 표시 장치를 포함하지 않을 수 있는 셋톱 박스, 비디오 카세트 레코더(VCR), 디지털 다기능 디스크(DVD) 재생기, 비디오 게임 박스, 개인용 비디오 레코더(PVR), 컴퓨터 또는 다른 장치와 같은 장치로서 구현될 수 있다.
도 2를 참조하면, 본 발명의 일 실시예에 따른 도 1의 FTM(20)의 상세를 제공하는 블록도가 도시되어 있다. 도 2의 FTM(20)은 크로스오버 스위치(22)와 같은 스위칭 수단, 튜너들(24)과 같은 복수의 튜닝 수단, 주파수 상향 변환기(UC)들(26)과 같은 복수의 주파수 변환 수단, 가변 이득 증폭기들(28)과 같은 복수의 증폭 수단, 신호 결합기(30)와 같은 신호 결합 수단, 트랜시버(32)와 같은 송수신 수단, 및 제어기(34)와 같은 제어 수단을 포함한다. 전술한 FTM(20)의 요소들은 집적 회로(IC)들을 이용하여 구현될 수 있으며, 하나 이상의 요소는 소정의 IC 상에 포함될 수 있다. 더욱이, 소정의 요소는 둘 이상의 IC 상에 포함될 수 있다. 설명의 명료화를 위해, 소정의 제어 신호들, 전력 신호들 및/또는 다른 요소들과 같이 FTM(20)과 연관된 소정의 통상적인 요소들은 도 2에 도시되지 않을 수 있다.
크로스오버 스위치(22)는 신호 수신 요소들(10)로부터 복수의 입력 신호를 수신한다. 일 실시예에 따르면, 이러한 입력 신호들은 다양한 대역의 무선 주파수(RF) 텔레비전 신호를 나타낸다. 위성 방송 시스템에서, 이러한 입력 신호들은 예를 들어 L 대역 신호들을 나타낼 수 있으며, 크로스오버 스위치(22)는 시스템 내에서 사용되는 각각의 신호 분극을 위한 입력을 포함할 수 있다. 또한, 일 실시예에 따르면, 크로스오버 스위치(22)는 제어기(34)로부터의 제어 신호들에 응답하여 그의 입력들로부터의 RF 신호들을 특정 목적 튜너들(24)로 선택적으로 통과시킨다.
튜너들(24)은 각각 제어기(34)로부터의 제어 신호에 응답하여 신호 튜닝 기능을 수행한다. 일 실시예에 따르면, 각각의 튜너(24)는 크로스오버 스위치(22)로부터 RF 신호를 수신하고, RF 신호를 필터링 및 주파수 하향 변환(즉, 단일 또는 다수 스테이지 하향 변환)하여 중간 주파수(IF) 신호를 생성함으로써 신호 튜닝 기능을 수행한다. RF 및 IF 신호들은 오디오, 비디오 및/또는 데이터 신호들(예를 들어, 텔레비전 신호 등)을 포함할 수 있으며, 아날로그 신호 표준(예를 들어, NTSC, PAL, SECAM 등) 및/또는 디지털 신호 표준(예를 들어, ATSC, QAM, QPSK 등)의 신호일 수 있다.
주파수 상향 변환기(UC)들(26)은 각각 주파수 변환 기능을 수행한다. 일 실시예에 따르면, 각각의 주파수 상향 변환기(UC; 26)는 믹싱 회로, 및 제어기(34)로부터의 제어 신호에 응답하여 대응 튜너(24)로부터 제공되는 IF 신호를 지정된 주파수 대역으로 주파수 상향 변환하여 주파수 상향 변환된 신호를 생성하는 로컬 발진기(도면들에 도시되지 않음)를 포함한다.
가변 이득 증폭기들(28)은 각각 신호 증폭 기능을 수행한다. 일 실시예에 따르면, 각각의 가변 이득 증폭기(28)는 대응 주파수 상향 변환기(UC; 26)로부터 출력되는 주파수 변환된 신호를 증폭하여 증폭된 신호를 생성한다. 도 2에는 명시적으로 도시되지 않았지만, 각각의 가변 이득 증폭기(28)의 이득은 제어기(34)로부터의 제어 신호를 통해 제어될 수 있다.
신호 결합기(30)는 신호 결합(즉, 합산) 기능을 수행한다. 일 실시예에 따르면, 신호 결합기(30)는 가변 이득 증폭기들(28)로부터 제공되는 증폭된 신호들을 결합하고, 결과적인 신호들을 신호 분할기들(40)을 통해 하나 이상의 IRD(60)로 전송하기 위해 동축 케이블과 같은 전송 매체 상에 출력한다.
트랜시버(32)는 FTM(20)과 IRD들(60) 사이의 통신을 가능하게 한다. 일 실시예에 따르면, 트랜시버(32)는 IRD들(60)로부터 다양한 신호를 수신하고, 이러한 신호들을 제어기(34)로 중계한다. 반대로, 트랜시버(32)는 제어기(34)로부터 신호들을 수신하고, 이러한 신호들을 신호 분할기들(40)을 통해 하나 이상의 IRD(60)로 중계한다. 트랜시버(32)는 예를 들어 하나 이상의 소정의 주파수 대역에서 신호들을 송수신할 수 있다. 트랜시버(32) 및 그의 동작에 관한 추가의 예시적인 상세들은 후술한다.
제어기(34)는 다양한 제어 기능을 수행한다. 일 실시예에 따르면, 제어기(34)는 IRD들(60)로부터 원하는 대역의 텔레비전 신호들에 대한 요청 커맨드들을 수신한다. 후술하는 바와 같이, 각각의 IRD(60)는 제어기(34)에 의해 할당되는 개별 타임 슬롯 동안 그의 요청 커맨드를 FTM(20)에 전송할 수 있다. 위성 방송 시스템에서, 요청 커맨드는 원하는 대역의 텔레비전 신호들을 제공하는 원하는 위성 및/또는 원하는 트랜스폰더를 지시할 수 있다. 제어기(34)는 요청 커맨드들에 응답하여 원하는 대역의 텔레비전 신호들에 대응하는 신호들이 대응 IRD들(60)로 전송되는 것을 가능하게 한다.
일 실시예에 따르면, 제어기(34)는 원하는 대역의 텔레비전 신호들에 대응하는 신호들이 동축 케이블과 같은 전송 매체를 통해 IRD들(60)로 전송되게 하는 다양한 제어 신호를 크로스오버 스위치(22), 튜너들(24) 및 주파수 상향 변환기(US)들(26)에 제공한다. 또한, 제어기(34)는 원하는 대역의 텔레비전 신호들에 대응하는 신호들을 IRD들(60)로 전송하는 데 사용할 주파수 대역들(예를 들어, 동축 케이블 등에서)을 지시하는 요청 커맨드들에 응답하여 IRD들(60)에 수신확인 응답들을 제공한다. 이러한 방식으로, 제어기(34)는 모든 IRD(60)가 원하는 신호들을 동시에 수신할 수 있도록 전송 매체(예를 들어, 동축 케이블 등)의 이용 가능 주파수 스펙트럼을 할당할 수 있다.
도 3을 참조하면, 본 발명의 양태들을 구현하기 위한 일 실시예(300)의 도면은 도 1의 FTM(20)과 IRD(60) 사이의 상호접속의 상세를 나타낸다. 도 3의 실시예(300)는 FTM(20) 내의 보호 회로(31), 트랜시버(32) 및 신호 결합기(30)를 포함한다. IRD(60) 내에는, 튜너(36), 트랜시버(37), LNB 전원(38), DiSEqC 인코더/디코더(39), 스위치(33) 및 보호 회로(35)가 도시되어 있다.
보호 회로(31)는 FTM 회로를 라이팅 서지 및 다른 환경적인 전기적 장애들로부터 보호하면서 FTM 제어 신호들 및 텔레비전 신호들과 같은 원하는 신호들을 왜곡 없이 전달한다. 일 실시예에 따르면, 보호 회로(31)는 포지티브 및 네거티브 라이팅 서지 이벤트들로부터 에너지를 흡수하도록 구현되는 서지 보호 다이오드들과 같은 장치들을 포함한다. 서지 보호 다이오드들은 2.3MHz FTM 신호에 대한 비선형 전도 경로를 제공하지 않도록 구성된다.
신호 결합기(30)는 신호 결합(즉, 합산) 기능을 수행한다. 일 실시예에 따르면, 신호 결합기(30)는 가변 이득 증폭기들(28)로부터 제공되는 증폭된 신호들을 결합하고, 결과적인 신호들을 신호 분할기들(40)을 통해 하나 이상의 IRD(60)로 전송하기 위해 동축 케이블과 같은 전송 매체 상에 출력한다.
트랜시버(32)는 FTM(20)과 IRD들(60) 사이의 통신을 가능하게 한다. 일 실시예에 따르면, 트랜시버(32)는 IRD들(60)로부터 다양한 신호를 수신하고, 이러한 신호들을 제어기(34)로 중계한다. 반대로, 트랜시버(32)는 제어기(34)로부터 신호들을 수신하고, 이러한 신호들을 신호 분할기들(40)을 통해 하나 이상의 IRD(60)로 중계한다. 트랜시버(32)는 예를 들어 하나 이상의 소정의 주파수 대역에서 신호들을 송수신할 수 있다. 트랜시버(32) 및 그의 동작에 관한 추가의 예시적인 상세들은 후술한다.
보호 회로(31)와 유사하게, 보호 회로(35)는 IRD(60) 회로를 라이팅 서지 및 다른 환경적인 전기적 장애들로부터 보호하면서 FTM 제어 신호들 및 텔레비전 신호들과 같은 원하는 신호들을 왜곡 없이 전달한다. 일 실시예에 따르면, 보호 회로(35)는 포지티브 및 네거티브 라이팅 서지 이벤트들로부터 에너지를 흡수하도록 구현되는 서지 보호 다이오드들을 포함한다. 서지 보호 다이오드들은 2.3MHz FTM 신호 또는 FTM(20)으로부터 전송되는 착신 텔레비전 신호들에 대한 비선형 전도 경로를 제공하지 않도록 구성된다.
튜너(36)는 사용자로부터의 채널 선택에 응답하는 IRD 제어기로부터의 제어 신호에 응답하여 신호 튜닝 기능을 수행한다. 일 실시예에 따르면, 튜너는 보호 회로(35)로부터 RF 신호를 수신하고, RF 신호를 필터링 및 주파수 하향 변환(즉, 단일 또는 다수 스테이지 하향 변환)하여 중간 주파수(IF) 신호를 생성함으로써 신호 튜닝 기능을 수행한다. RF 및 IF 신호들은 오디오, 비디오 및/또는 데이터 콘텐츠(예를 들어, 텔레비전 신호 등)를 포함할 수 있으며, 아날로그 신호 표준(예를 들어, NTSC, PAL, SECAM 등) 및/또는 디지털 신호 표준(예를 들어, ATSC, QAM, QPSK 등)의 신호일 수 있다.
트랜시버(37)는 FTM(20)과 IRD들(60) 사이의 통신을 가능하게 한다. 일 실시예에 따르면, 트랜시버(37)는 FTM(20)으로부터 다양한 신호를 수신하고, 이러한 신호들을 IRD 제어기로 중계한다. 반대로, 트랜시버(37)는 IRD 제어기로부터 신호들을 수신하고, 이러한 신호들을 동축 케이블 및 보호 회로들(31, 35)을 통해 FTM으로 중계한다. 트랜시버(37)는 예를 들어 하나 이상의 소정의 주파수 대역에서 신호들을 송수신할 수 있다. 트랜시버(37) 및 그의 동작에 관한 추가의 예시적인 상세들은 후술한다.
LNB 전원(38)은 시스템이 레거시 LNB 모드로 동작하고 있을 때 LNB들에 필요한 동작 DC 전력을 생성한다. 레거시 모드에서, LNB는 LNB 전원 라인들에 결합된 펄스 톤들을 통해 셋톱 박스로부터 통신들을 수신한다. 일 실시예에 따르면, LNB 전원(38)은 출력을 파워 다운시키거나 디스에이블시킬 수 있는 능력을 가진 DC 대 DC 부스트 스위칭 전원을 포함하는 통상의 LNB 전원이다. LNB 전원은 22 KHz 톤을 DC 출력 전압 상에 중첩시킬 수 있는 선형 조절기를 포함한다. 선형 조절기의 출력은 통상적으로 푸시-풀 타입이지만, 이미터 폴로워 타입의 출력과 같은 다른 구성들일 수도 있다.
스위치(33)는 IRD(60)가 레거시 모드로 동작하고 있을 때 낮은 임피던스를 이용하여 LNB 전원(38)을 보호 회로(35)에 결합시킨다. 스위치(33)는 IRD(60)가 FTM 모드로 동작하고 있을 때 높은 임피던스를 이용하여 LNB 전원(38)을 보호 회로(35)로부터 분리시킨다.
DiSEqC 인코더 및 디코더(39)는 IRD가 레거시 모드로 동작하고 있을 때 LNB들과 통신하는 데 필요한 제어 톤들을 생성한다. 일 실시예에 따르면, 2개의 22 KHz 모드, 즉 일정 톤 및 양방향 펄스폭 변조(PWM) 톤 제어 모드가 존재한다. LNB 조절기가 톤을 전송하고 있을 때, DiSEqC 인코더 및 디코더(39)는 스위치(33)에 저 임피던스 출력을 제공한다.
도 4는 도 3의 트랜시버(32)의 상세를 나타내는 본 발명을 구현하기 위한 일 실시예의 도면이다. 이 실시예에서는 도 3의 FTM(20)의 트랜시버(32)를 참조하지만, 트랜시버 및 설명되는 회로는 IRD(60)에서 구현될 수도 있다. 환경의 트랜시버(32)는 주파수 선택 및 전처리 회로(321), 복조기(323), 증폭 및 데이터 클램프 회로(325) 및 데이터 슬라이서(327)를 포함한다.
주파수 선택 및 전처리 회로(321)는 전송 라인을 통해 FTM 제어 모듈로부터 2.3MHz FSK FTM 제어 신호들을 수신한다. 주파수 선택 및 전처리 회로(321)는 수신된 FSK 신호를 사전 필터링하여, 인접 주파수들에 존재하는 불필요한 의사 및 인접 채널 신호들을 제거한다. 주파수 선택 및 전처리 회로(321)는 수신된 신호를 증폭하거나 감쇠시켜, 수신된 신호가 복조기(323)에 결합하기에 적합하도록 수신된 신호의 진폭을 소정의 범위 내에 있게 한다. 주파수 선택 및 전처리 회로(321) 및 그의 동작의 추가의 예시적인 상세들은 후술한다.
복조기(323)는 주파수 선택 및 전처리 회로(321)로부터 필터링되고 진폭 조정된 FSK FTM 제어 신호들을 수신한다. 복조기(323)는 주파수 시프트 키잉 디지털 변조 RF 신호를 추가 디지털 처리에 적합한 이진 기저대역 신호로 변환한다. 복조기는 FSK FTM 제어 신호로부터 2.3MHz 반송파 신호의 일부를 스트립핑하여 FSK 신호 내에 존재하는 이진 데이터를 포함하는 2개의 개별 주파수를 추출함으로써 이러한 목적을 달성할 수 있다. 이어서, 복조기(323)는 하나의 주파수를 "마크" 주파수로 지정하고, 다른 주파수를 "공간" 주파수로 지정한다. 마크 및 공간은 각각 이진수 1 및 0에 대응한다. 규약에 의해, 마크는 보다 높은 무선 주파수에 대응한다. 이어서, 이진 신호는 증폭 및 데이터 클램프 회로(325)로 전송된다.
증폭 및 데이터 클램프 회로(325)는 수신된 이진 신호를 사전 필터링하여 불필요한 의사 잡음을 제거하고, 신호를 조절하여 비트 에러를 최소화하고 신호 품질을 최대화한다. 증폭 및 데이터 클램프 회로(325)는 수신된 이진 신호를 증폭하거 나 감쇠시켜, 이진 신호가 데이터 슬라이서(327)에 결합하기에 적합하도록 이진 신호의 진폭을 소정의 범위 내에 있게 한다. 증폭 및 데이터 클램프 회로(325) 및 그의 동작의 추가의 예시적인 상세들은 후술한다.
때로는 제로 임계치 교차 검출기라고 하는 데이터 슬라이서(327)는 입력 신호가 0 볼트 레벨과 같은 소정의 임계치와 교차하는 사례들을 검출하고 지시하는 데 사용되는 회로를 포함한다. 이 회로의 일 실시예는 입력 신호가 접지된 포지티브 입력 및 네거티브 입력에 인가되는 연산 증폭기이다. 연산 증폭기로부터 출력되는 결과 신호는 입력 전압이 포지티브일 때 포지티브 값을 가질 것이며, 입력 전압이 네거티브일 때, 출력 전압은 네거티브 값이다. 출력 전압의 진폭은 연산 증폭기 및 그의 전원의 특성이다. 데이터 슬라이서의 다른 실시예는 입력 신호를 연산 증폭기의 포지티브 단자 및 임계치 검출기 양자에 공급하며, 임계치 검출기는 기저대역 신호에 대한 중간 또는 평균 전압 레벨을 생성한다. 이어서, 임계치 검출기의 출력은 연산 증폭기의 네거티브 단자에 공급된다. 그러면, 연산 증폭기의 출력은 입력 신호가 기저대역 신호에 대한 평균 전압 레벨보다 높을 때 포지티브 값이거나, 입력 신호가 기저대역 신호에 대한 평균 레벨보다 낮을 때 네거티브이다. 또한, 출력 전압의 진폭은 연산 증폭기 및 그의 전원의 특성이다. 이어서, 데이터 슬라이서(327)의 출력은 마이크로프로세서에 인가된다.
도 5는 도 4의 주파수 선택 및 전처리 회로(321)의 상세를 나타내는 본 발명의 양태를 구현하기 위한 일 실시예의 도면이다. 주파수 선택 및 전처리 회로(321)는 이미터 폴로워(T41)로서 구성되는 제1 트랜지스터 및 공통 베이스 증폭기(T42)로서 구성되는 제2 트랜지스터를 포함하는 차동 증폭기를 포함한다. 이미터 폴로워(T41)는 높은 입력 임피던스를 제공하며, 저항(R41)을 통한 네거티브 피드백을 갖는다. 저항들(R43, R41, R42)은 제1 전원(V41)에 의해 제공되는 전압 및 입력 FSK 신호(IN)를 이미터 폴로워(T41)의 베이스 및 컬렉터에서 조절하기 위한 분압 회로를 형성한다. 저항(R41)을 통한 네거티브 피드백은 회로가 발진하지 못하게 하며, 공통 베이스 증폭기(T42)에 결합하는 입력 신호를 제1 전원(V41)에 의해 제공되는 전압으로 제한한다. 이미터 폴로워(T41)의 베이스에 공급되는 최소 전압은 저항(R42) 양단에 생성되는 전압으로 제한된다. 커패시터(C41)는 입력 FSK 신호(IN)를 이미터 폴로워(T41)의 베이스에 결합시키는 것은 물론, 주파수 선택 및 전처리 회로(321)의 외부에서 생성되는 불필요한 DC 바이어스를 제한한다.
제3 전원은 분압기로서 구성되는 저항들(R48, R45) 및 커패시터(C42)를 통해 공통 베이스 증폭기(T42)의 베이스를 바이어싱한다. 이러한 공통 베이스 증폭기 구성은 고주파 응용들에 유용한데, 이는 베이스가 입력과 출력을 분리하여 고주파수에서의 발진을 최소화하기 때문이다. 이 구성은 공통 컬렉터 구성에 비해 높은 전압 이득, 비교적 낮은 입력 임피던스 및 높은 출력 임피던스를 갖는다. 저항들(R46, R44)은 제2 전원(V42)에 의해 제공되는 전압을 분할한다.
인덕터(L41) 및 커패시터(C43)는 병렬 회로로 구성되어, FSK 전송의 중심 주파수로 튜닝되는 탱크 회로를 형성한다. 데킹 저항(dequeing resistor)(R74)이 대역폭을 넓히는 데 사용되며, 공통 베이스 증폭기(T42)에 부하를 제공한다. 이어서, 탱크 회로의 출력은 도 4의 복조기(323)로 출력된다.
도 6은 도 4의 증폭 및 데이터 클램프 회로(325)의 상세를 나타내는 본 발명을 구현하기 위한 일 실시예의 도면이다. 증폭 및 데이터 클램프 회로(325)는 도 4의 복조기(323)로부터 FTM 제어 신호들을 나타내는 이진 신호를 수신한다. 이어서, 증폭 및 데이터 클램프 회로(325)는 수신된 이진 신호를 증폭하거나 감쇠시켜, 이진 신호가 도 4의 데이터 슬라이서(327)에 결합하기에 적합하도록 이진 신호의 진폭을 소정의 범위 내에 있게 한다. 본 발명에 따른 일 실시예에서, 증폭 스테이지는 반전 증폭기로서 구성된다. 저항들(R53, R54)은 분압기로서 구성되어, 연산 증폭기(A51)의 포지티브 단자에서 원하는 DC 전압을 생성한다. 커패시터(C52)는 연산 증폭기(A51)의 포지티브 단자로부터 불필요하거나 허위적인 보다 높은 주파수 신호들을 분리한다. 저항들(R51, R52)의 값들은 이득이 R51로 R52를 나눈 값의 네거티브와 동일하도록 증폭 스테이지의 전체 이득을 결정하는 데 사용된다. 커패시터(C51)는 수신된 이진 신호를 주파수 제한한다. 분리 커패시터(C53)는 증폭 스테이지로부터 불필요한 잡음 및 의사 신호들을 줄인다. 증폭 스테이지의 이득은 도 4의 복조기(325)로부터 예상되는 최소 진폭 편차가 NPN 트랜지스터(T51) 및 PNP 트랜지스터(T52) 클램프들이 동작하게 하도록 최적으로 구성된다. 보다 큰 편차 레벨에서, 클램프는 항상 온 상태일 것이다. 저항(R55) 및 커패시터(C54)는 증폭 스테이지로부터 증폭된 이진 신호를 데이터 클램핑 스테이지에 결합시킨다. R55는 증폭 스테이지가 과다하게 스트레스를 받지 않는 것을 보장하거나 출력 파형에 왜곡이 발생하지 않는 것을 보장하는 전류 제한 저항으로서 더 동작할 수 있다.
PNP 트랜지스터(T52) 및 NPN 트랜지스터(T51)는 데이터 클램프 회로로서 구성된다. PNP 트랜지스터(T52)는 이진 신호가 소정의 임계치 아래로 떨어지면 증폭 스테이지로부터의 출력 전압을 제1 고정 레벨로 클램핑한다. 이 임계치는 제2 전원(V52)의 DC 값 및 분압기로서 구성되는 저항들(R57, R58)에 의해 결정된다. 이진 신호 레벨이 PNP 트랜지스터의 베이스 전압 및 베이스에서 컬렉터까지의 전압 강하, 일반적으로 실리콘 구조에 대해서는 0.7 볼트보다 낮은 레벨로 떨어지면, 출력 전압은 제1 고정 레벨로 클램핑될 것이다. 이진 신호 레벨이 NPN 트랜지스터의 베이스 전압 플러스 베이스에서 이미터까지의 전압 강하보다 높은 레벨로 상승하면, 출력 전압은 제2 고정 레벨로 클램핑될 것이다. 결과 파형은 파형의 모든 사이클에서 일정한 소정 레벨들로 클램핑되며, 따라서 출력 신호의 고정 신호 레벨을 유지하는 바람직한 결과를 갖는다. 이것은 신호 품질을 향상시키며, 도 4의 데이터 슬라이서(327)에서 그리고 마이크로프로세서에서 에러를 줄인다. 마이크로프로세서는 디지털 신호 프로세서 또는 유니버설 비동기 수신기-송신기(UART)를 이용하여 구현될 수 있다. UART는 순차적인 방식으로 데이터를 수신하며, 비트들을 완전한 바이트들로 어셈블링한다.
여기에 설명되는 바와 같이, 본 발명은 FTM과 IRD 사이의 신호 통신을 가능하게 하기 위한 아키텍처 및 프로토콜을 제공한다. 본 발명은 선호되는 설계를 갖는 것으로 설명되었지만, 본 발명은 본 개시의 사상 및 범위 내에서 더 수정될 수 있다. 따라서, 본 설명은 본 발명의 일반 원리들을 이용하는 임의의 변형, 이용 또는 적합화를 포함하는 것을 의도한다. 또한, 본 출원은 본 발명이 속하는 분야에 공지되었거나 관례적인 실무 내에 있고 첨부된 청구범위의 제한들 내에 포함되는 본 개시로부터의 일탈들을 포함하는 것을 의도한다.

Claims (14)

  1. FSK(frequency shift keyed) 변조 신호를 수신하는 입력 포인트;
    출력 포인트;
    상기 입력 포인트와 상기 출력 포인트 사이에 결합되어, 상기 FSK 변조 신호를 증폭시키도록 동작하는 차동 증폭기 - 상기 차동 증폭기는 제1 트랜지스터 및 제2 트랜지스터의 쌍을 포함하고, 상기 제1 트랜지스터는 이미터 폴로워(emitter follower)로서 구성되고, 상기 제2 트랜지스터는 공통 베이스 증폭기로서 구성되고, 상기 제1 트랜지스터는 제1 컬렉터, 제1 베이스 및 제1 이미터를 갖고, 상기 제2 트랜지스터는 제2 컬렉터, 제2 베이스 및 제2 이미터를 갖고, 상기 제1 베이스는 상기 입력 포인트에 결합됨 -; 및
    상기 제2 컬렉터와 상기 출력 포인트 사이에 결합된 대역 통과 필터 - 상기 대역 통과 필터는 상기 FSK 변조 신호의 중심 주파수로 튜닝됨 -;
    상기 제1 컬렉터와 상기 제1 베이스 사이에 결합된 네거티브 피드백 경로;
    기준 전위의 제1 소스와 기준 전위의 제2 소스 사이에 결합되어, 상기 제1 베이스에서의 상기 FSK 변조 신호 및 상기 기준 전위의 제1 소스에 의해 제공된 전압을 조절할 수 있도록 동작하는 제1 분압기 - 상기 제1 분압기는 상기 제1 베이스에 결합됨 -;
    상기 입력 포인트와 상기 제1 베이스 사이에 결합된 커패시터; 및
    기준 전위의 제3 소스와 기준 전위의 제4 소스 사이에 결합된 제2 분압기를 포함하는, 상기 제2 베이스를 바이어스시킬 수 있도록 동작하는 바이어스 회로
    를 포함하는 장치.
  2. 제1항에 있어서, 상기 바이어스 회로는 상기 제2 베이스와 기준 전위의 상기 제4 소스 사이에 결합된 커패시터를 포함하는 장치.
  3. 제1항에 있어서, 상기 대역 통과 필터는 상기 대역 통과 필터의 대역폭을 넓히고 상기 공통 베이스 증폭기에 부하를 제공할 수 있도록 동작하는 저항을 포함하는 장치.
  4. FSK(frequency shift keyed) 변조 신호를 수신하는 수단;
    출력 신호를 제공하는 수단;
    상기 수신하는 수단과 출력 수단 사이에 결합되어, 상기 FSK 변조 신호를 증폭하는 차동 증폭기를 포함하는 수단 - 상기 차동 증폭기는 제1 트랜지스터 및 제2 트랜지스터의 쌍을 포함하고, 상기 제1 트랜지스터는 이미터 폴로워로서 구성되고, 상기 제2 트랜지스터는 공통 베이스 증폭기로서 구성되고, 상기 제1 트랜지스터는 제1 컬렉터, 제1 베이스 및 제1 이미터를 갖고, 상기 제2 트랜지스터는 제2 컬렉터, 제2 베이스 및 제2 이미터를 갖고, 상기 제1 베이스는 상기 수신하는 수단에 결합됨 -; 및
    상기 제2 컬렉터와 상기 출력 수단 사이에 결합되어, 상기 증폭 수단의 출력 신호를 대역 통과 필터링하는 수단 - 상기 대역 통과 필터링하는 수단은 상기 FSK 변조 신호의 중심 주파수로 튜닝됨 -;
    상기 제1 컬렉터와 상기 제1 베이스 사이에 결합되어, 네거티브 피드백을 제공하는 수단;
    기준 전위의 제1 소스와 기준 전위의 제2 소스 사이에 결합된 저항을 포함하는, 상기 제1 베이스에서의 상기 FSK 변조 신호 및 상기 기준 전위의 제1 소스에 의해 제공된 전압을 조절하는 수단 - 상기 전압을 조절하는 수단은 상기 제1 베이스에 결합됨 -;
    상기 수신하는 수단 및 상기 제1 베이스를 AC 결합하는 커패시터를 포함하는 수단; 및
    기준 전위의 제3 소스와 기준 전위의 제4 소스 사이에 결합된 저항을 포함하는, 상기 제2 베이스를 바이어스시키는 수단
    을 포함하는 장치.
  5. 제4항에 있어서, 상기 바이어스시키는 수단은 상기 제2 베이스와 상기 기준 전위의 제4 소스 사이에 AC 경로를 제공하는 커패시터를 포함하는 장치.
  6. 제4항에 있어서, 상기 대역 통과 필터링하는 수단은 상기 대역 통과 필터링하는 수단의 대역폭을 넓히고 상기 공통 베이스 증폭기에 부하를 제공하는 저항을 포함하는 장치.
  7. 삭제
  8. 삭제
  9. 삭제
  10. 삭제
  11. 삭제
  12. 삭제
  13. 삭제
  14. 삭제
KR1020087023080A 2006-03-29 2007-03-13 Ｆｓｋ 수신기의 주파수 제한 증폭기 KR101401835B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US78707206P 2006-03-29 2006-03-29
US60/787,072 2006-03-29
PCT/US2007/006299 WO2007126573A2 (en) 2006-03-29 2007-03-13 Frequency limiting amplifier in a fsk receiver

Publications (2)

Publication Number Publication Date
KR20080106278A KR20080106278A (ko) 2008-12-04
KR101401835B1 true KR101401835B1 (ko) 2014-05-29

Family

ID=38458197

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020087023080A KR101401835B1 (ko) 2006-03-29 2007-03-13 Ｆｓｋ 수신기의 주파수 제한 증폭기

Country Status (7)

Country Link
US (1) US8737537B2 (ko)
EP (1) EP1999921B1 (ko)
JP (1) JP5261372B2 (ko)
KR (1) KR101401835B1 (ko)
CN (1) CN101416460B (ko)
BR (1) BRPI0709188A2 (ko)
WO (1) WO2007126573A2 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5535896B2 (ja) * 2007-03-26 2014-07-02 トムソン ライセンシング ６ポート線形ネットワークシングルワイヤマルチスイッチ送受信機
EP2249495A1 (de) * 2009-05-06 2010-11-10 Kurt Wolf GmbH & Co. KG Verfahren und Vorrichtung zum Umsetzen von Satellitensignalen

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3999138A (en) * 1974-04-04 1976-12-21 General Electric Company Detector for AM-FM signals

Family Cites Families (40)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3628063A (en) * 1969-07-31 1971-12-14 Computer Transceiver Systems Receiver for frequency shift keyed signals
US3784923A (en) * 1971-06-09 1974-01-08 Motorola Inc Controllable audio amplifier for miniature receiver provided by a thick film module including an integrated circuit
JPS5046241A (ko) * 1973-08-29 1975-04-24
US3885644A (en) * 1973-12-10 1975-05-27 Philco Ford Corp Variable gain vehicle speed control system
JPS5831065B2 (ja) * 1976-04-09 1983-07-04 日本電気株式会社 Ｆｓｋ復調装置
US4193034A (en) * 1978-07-06 1980-03-11 International Standard Electric Corporation Radio receiver for FSK signals
GB2057820B (en) 1979-09-04 1984-07-04 Standard Telephones Cables Ltd Radio receiver for fsk signals
JPS56100531A (en) 1980-01-17 1981-08-12 Matsushita Electric Ind Co Ltd Frequency converting circuit
JPS5762420U (ko) * 1980-09-30 1982-04-13
DE3166196D1 (en) * 1980-11-03 1984-10-25 Siemens Ag Oscillation circuit which may take the form of an integrated circuit
US4393499A (en) * 1981-03-11 1983-07-12 Ford Aerospace & Communications Corporation Adaptive signal quality measurement circuit for PSK and FSK demodulators
JPS57184356A (en) * 1981-05-08 1982-11-13 Seiko Epson Corp Fsk demodulating circuit
JPS59137616A (ja) 1983-01-25 1984-08-07 Matsushita Electric Ind Co Ltd 移動テ−ブル
GB2189114B (en) 1986-02-12 1990-03-14 Plessey Co Plc Radio receivers
SU1327316A1 (ru) 1986-03-03 1987-07-30 Войсковая Часть 25871 Устройство синхронного радиоприема частотно-манипулированных сигналов
JPH0236267A (ja) 1988-07-26 1990-02-06 Fuji Photo Film Co Ltd フルオレン型色素
JPH0236267U (ko) * 1988-08-31 1990-03-08
FR2646106B1 (fr) 1989-04-19 1991-07-19 Sames Sa Installation de projection par voie electrostatique d'un produit liquide conducteur et dispositif d'isolation pour un circuit de distribution d'un produit liquide conducteur
US4999528A (en) * 1989-11-14 1991-03-12 Keech Eugene E Metastable-proof flip-flop
JPH03263907A (ja) 1990-03-14 1991-11-25 Oki Tec:Kk Ａｇｃ回路及びｆｓｋ復調装置
US5091957A (en) * 1990-04-18 1992-02-25 Thomson Consumer Electronics, Inc. Wideband expander for stereo and SAP signals
JP2803404B2 (ja) 1991-08-07 1998-09-24 日産自動車株式会社 自律走行車両の操舵制御装置
JP2861631B2 (ja) * 1992-05-06 1999-02-24 日本電気株式会社 Ｆｓｋ受信機
JP2994516B2 (ja) 1992-05-22 1999-12-27 株式会社エヌエフ回路設計ブロック 差動増幅回路
JP3263907B2 (ja) 1992-07-06 2002-03-11 日本発条株式会社 簡易締結具
JPH06188777A (ja) 1992-07-22 1994-07-08 Setsuo Yamamoto 高周波同調受信装置
JPH0787140A (ja) 1993-09-13 1995-03-31 Matsushita Electric Ind Co Ltd 直接変換受信機用ｆｓｋ復調器
JP3178276B2 (ja) 1994-11-10 2001-06-18 松下電器産業株式会社 直接変換受信機
US5781588A (en) * 1994-11-10 1998-07-14 Matsushita Electric Industrial Co., Ltd. FSK signal receiver
JP3745502B2 (ja) 1997-06-24 2006-02-15 ソニー株式会社 受信装置及び送受信装置並びに通信方法
JPH11127257A (ja) 1997-10-23 1999-05-11 Matsushita Electric Ind Co Ltd 無線中継機
JP3070733B2 (ja) * 1997-12-12 2000-07-31 日本電気株式会社 自動周波数制御方法および装置
JP3275829B2 (ja) 1998-03-20 2002-04-22 日本電気株式会社 可変利得増幅回路
JPH11340766A (ja) 1998-05-27 1999-12-10 Sony Corp 振幅制限回路
US6782277B1 (en) 1999-09-30 2004-08-24 Qualcomm Incorporated Wireless communication system with base station beam sweeping
KR100403637B1 (ko) * 2002-01-26 2003-10-30 삼성전자주식회사 출력 일그러짐을 최소화하는 파워 앰프 클리핑 회로
EP1552658A2 (en) 2002-07-18 2005-07-13 Koninklijke Philips Electronics N.V. Adaptive dropping of prioritized transmission packets
JP4161883B2 (ja) * 2003-11-19 2008-10-08 沖電気工業株式会社 Ｆｓｋ信号検波器
WO2006018936A1 (ja) * 2004-08-20 2006-02-23 Murata Manufacturing Co., Ltd. Ｆｍ検波回路
JP5046241B2 (ja) 2008-06-23 2012-10-10 株式会社リコー 画像処理装置、画像処理方法およびプログラム

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3999138A (en) * 1974-04-04 1976-12-21 General Electric Company Detector for AM-FM signals

Also Published As

Publication number Publication date
JP5261372B2 (ja) 2013-08-14
BRPI0709188A2 (pt) 2011-06-28
EP1999921B1 (en) 2017-06-14
EP1999921A2 (en) 2008-12-10
CN101416460B (zh) 2013-03-20
WO2007126573A3 (en) 2008-02-14
US20100172441A1 (en) 2010-07-08
US8737537B2 (en) 2014-05-27
WO2007126573A2 (en) 2007-11-08
JP2009531969A (ja) 2009-09-03
KR20080106278A (ko) 2008-12-04
CN101416460A (zh) 2009-04-22

Similar Documents

Publication Publication Date Title
US8699983B2 (en) Six port linear network single wire multi switch transceiver
JP5059127B2 (ja) 周波数変換モジュール保護回路
JP5059128B2 (ja) 衛星信号処理装置及びアンテナを制御する装置
KR101340787B1 (ko) 주파수 변환 모듈 데이터 클램프
KR101401835B1 (ko) Ｆｓｋ 수신기의 주파수 제한 증폭기
US20100130157A1 (en) Rf isolation of low cost switch using shunt diode

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20170420

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20180427

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20190430

Year of fee payment: 6