JPH03263907A - Ａｇｃ回路及びｆｓｋ復調装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明はＡＧＣ（自動利得制御〉回路及びＦＳＫ　（ｆ
ｒｅｑｕｅｎｃｙ　５ｈｉｆｔ　ｋｅｙｉｎｇ）復調装
置に関するものである。

［従来の技術］ モデム（変復調装置）として、第２図に示すように、デ
ータ本体の伝送にかかるメインチャンネルＭＣの信号の
他に、モデムの管理データや監視データの伝送にかかる
、スペクトラム上メインチャンネルＭＣに近接するセカ
ンダリ−チャンネルＳＣの信号を処理するようにしたも
のがある。このようなモデ゛ムて゛のセカンダリ−チャ
ンネルＳＣの信号としてＦＳＫ信号が用いられている。

このＦＳＫ信号の復調装置は、チャンネルがメインチャ
ンネルに近接しているため、−船釣なＦＳＫ信号を受信
復調する復調装置と多少構成が異なっている。

また、近年では、モデムのデジタル化が進み、ＦＳＫ信
号の復調装置もデジタル回路で構成されている。そのた
め、ＦＳＫ信号の復調装置に設けられているＡＧＣ回路
もデジタル回路で構成されている。

第３図には、デジタルＡＧＣＵｇＪ＃ｆを含む、セカン
タ刀−チヤンネルＳＣのＦＳＫ信号を受信復調する従来
のＦＳＫ復調装置の構成を示す。

第３図に示す装置には、メインチャンネル及びＦＳＫチ
ャンネル（セカンダリ−チャンネル）を有する、デジタ
ル信号に変換されている受信信号が与えられる。この受
信信号をバンドパスフィルタ回Ｆ＃Ｉ（ＢＰＦ）１を介
することで、その信号に含まれているＦＳＫチャンネル
ＳＣの信号（ＦＳＫ信号）がメインチャンネルＭＣの信
号から分離されてデジタルＡＧＣ回路２に与えられる。

なお、ＦＳＫチャンネルＳＣがメインチャンネルＭＣに
近接しているため、第２図に示すように、バンドパスフ
ィルタ回路１として急峻な通過帯域を有するものを適用
している。従って、バンドパスフィルタ回路１への入力
レベルを小さくしており、その利得を大きくしている。

このデジタルＡＧＣ回路２としては、例えば、特開昭６
１−１２９９１３号公報に記載のものを適用することが
でき、ＡＧＣ回路２によって入力レベル変動が一定レベ
ルに制御される。

この制御出力の周波数偏移は、周波数電圧変換回路（Ｆ
ＶＣ）３によって電圧レベルに変換され、さらに、検波
フィルタ回路（ＰＤＦ）４によって高調波成分が取り除
かれてベースバンド信号となる。これをコンパレータ回
路（ＣＭＰ）５によって量子化して元のデジタルの再生
データを得て出力する。

ＡＧＣ回路２では、制御済みの出力信号を２乗回路（Ｘ
２）１０及びローパスフィルタ回路（ＬＰＦ）１１を順
次介して２乗検波し、その後、減算器１２によって基準
レベルからその検波出力を減算して基準レベルからの誤
差を取り出し、この誤差と利得メモリ（ＧＭ＞１４に既
に格納されている値とを加算器１３で加算することで誤
差を完全積分して利得メモリ１４に再度蓄積し、この積
分誤差（利得制御信号）を乗算器１５によって入力信号
に乗算することで利得制御している。

すなわち、ＡＧＣ回Ｂ２からの出力レベルが基準レベル
と違うときに、その差分の誤差により利得メモリ１４の
蓄積値（利得制御信号）が変化し、出力レベルが基準レ
ベルと等しくなるように利得メモリ値を制御する。従っ
て、安定状態ではＡＧＣ回路２の出力レベルは基準レベ
ルと等しくなっており、誤差は０となり、利得メモリの
値は入力レベルを基準レベルにするために必要な利得に
なっている。

［発明が解決しようとする課題］ しかしながら、上述したＦＳＫ復調装置に適用されてい
るＡＧＣ回路２は、ＡＧＣ回路単体として、以下の問題
点を有する。

第１に、入力レベルが基準レベルより低いときに利得が
１以上となるため、乗算処理が複雑となる。第２に、出
力レベル検出のために２乗しているのでこの演算処理が
複雑となる。これらの演算処理の複雑化の問題は、安価
な固定小数点方式の信号処理プロセッサを用いる場合に
特に大きなものである。第３に、利得メモリ１４の出力
側から利得制御信号としての誤差の積分値をとっている
ため、最新の誤差が利得制御信号に組み込まれるのが遅
れてＡＧＣ応答が遅くなっている。

また、ＦＳＫ復調装置としても、以下の問題点を有する
。バンドパスフィルタ回路１の利得が大きいためにバン
ドパスフィルタ回路１の入力側を低レベルに設定してい
るので、バンドパスフィルタ回路１の入力レベルが最小
受信レベルのときに量子化雑音を受けて再生データの歪
率が増大している。

第１の本発明は、演算処理が容易な、固定小数点方式の
信号処理プロセッサを用いるのに好適なＡＧＣ回路を提
供しようとするものである。

第２の本発明は、ＡＧＣ応答が迅速なＡＧＣ回路を提供
しようとするものである。

第３の本発明は、量子化雑音の影響による再生データの
歪率劣化を低減することかできるＦＳＫ復調装置を提供
しようとするものである。

［課題を解決するための手段］ 第１及び第２の本発明はデジタルＡＧＣ回路に関するも
のである。

第１の本発明は、演算処理の容易化を考慮して、デジタ
ル入力信号に利得制御信号を乗算して利得制御された出
力信号を送出する乗算器と、この乗算器からの出力信号
を絶対値に変換して出力信号レベルを検出する出力レベ
ル検出手段と、デジタル入力信号の最小入力レベルより
小さい基準レベルからの、出力レベル検出手段によって
検出された出力レベルの誤差を取出す減算器と、その誤
差を積分して乗算器に対する利得制御信号を得る利得制
御信号形成手段とで構成されている。

第２の本発明は、ＡＧＣ応答の迅速化を考慮して、デジ
タル入力信号に利得制御信号を乗算して利得制御された
出力信号を送出する乗算器と、この乗算器からの出力信
号レベルを検出する出力レベル検出手段と、検出された
出力レベルの基準レベルからの誤差を取出す減算器と、
その誤差と直前の利得制御信号とを加算して更新された
利得制御信号を得て乗算器に与える加算器と、この加算
器からの利得制御信号を蓄積すると共にこの加算器に蓄
積された利得制御信号を与える利得メモリとで構成され
ている。

第３の本発明はＦＳＫ復調装置に関するものである。第
３の本発明は、再生データの歪率低減を考慮して、ＦＳ
Ｋ信号と、このＦＳＫ信号にスペクトル上近接した他チ
ャンネルの信号とを含む受信信号に対して自動利得制御
を行なう第１のＡＧＣ回路と、その出力信号からＦＳＫ
信号を取出すバンドパスフィルタ回路と、ろ波されたＦ
ＳＫ信号の周波数偏移を電圧レベルに変換する周波数電
圧変換回路と、その高調波成分を取り除いてベースバン
ド信号とする検波フィルタ回路と、このベースバンド信
号を量子化して元のデジタルの再生データを得て出力す
るコンパレータ回路と、バンドパスフィルタ回路及び検
波フィルタ回路間のいずれかの位置に介挿された第２の
ＡＧＣ回路とで構成されている。なお、第１及び第２の
ＡＧＣ回路に第１又は第２の本発明のＡＧＣ回路を適用
することが好ましい。

［作用］ 第１の本発明のＡＧＣ回路では、乗算器によってデジタ
ル入力信号に利得制御信号を乗算して利得制御された出
力信号を送出する。出力レベル検出手段は、この乗算器
からの出力信号を絶対値に変換して出力信号レベルを検
出し、減算器は、デジタル入力信号の最小入力レベルよ
り小さい基準レベルからの、出力レベル検出手段によっ
て検出された出力レベルの誤差を取出し、利得制御信号
形成手段は、その誤差を積分して乗算器に対する利得制
御信号を得ている。

第１の本発明で、絶対値変換を行なうようにしたので、
２乗処理より処理が容易になるためである。また、基準
レベルを最小入力レベルより小さくしたのは、これによ
り利得制御信号を１以下にすることができ、乗算器の処
理が容易になるためである。

第２の本発明のＡＧＣ回路では、乗算器によって、デジ
タル入力信号に利得制御信号を乗算して利得制御された
出力信号を送出する。出力レベル検出手段は、この乗算
器からの出力信号レベルを検出し、減算器は検出された
出力レベルの基準レベルからの誤差を取出し、加算器は
、その誤差と直前の利得制御信号とを加算して更新され
た利得制御信号を得て乗算器に与え、利得メモリは、こ
の加算器からの利得制御信号を蓄積すると共にこの加算
器に蓄積された利得制御信号を与える。

第２の本発明で、乗算器に与える利得制御信号を利得メ
モリからではなく加算器から取出すようにしたのは、利
得メモリへの書込み及び読出しにかかる時間だけ従来よ
り最新誤差が利得制御信号に反映される時間が速くなる
ためである。

第３の本発明のＦＳＫ復調装置では、第１のＡＧＣ回路
は、ＦＳＫ信号と、このＦＳＫ信号にスペクトル上近接
した他チャンネルの信号とを含む受信信号に対して自動
利得制御を行ない、バンドパスフィルタ回路は、その出
力信号からＦＳＫ信号を取出し、周波数電圧変換回路は
、ろ波されたＦＳＫ信号の周波数偏移を電圧レベルに変
換し、検波フィルタ回路は、その高調波成分を取り除い
てベースバンド信号とし、コンパレータ回路は、このベ
ースバンド信号を量子化して元のデジタルの再生データ
を得て出力する。また、第２のＡＧＣ回路は、検波フィ
ルタ回路の入力レベルを考慮されたものであって周波数
電圧変換回路又は検波フィルタ回路の出力レベルを一定
化する。

第３の本発明で、各フィルタ回路に入力されるまでにＡ
ＧＣを掛けるようにしたのは、最小入力レベルのときに
も、量子化雑音レベルまでレベルを下げて各フィルタ回
路に入力することを要しないようにするためである。

［実施例］ 以下、本発明によるＦＳＫ復調装置の一実施例を図面を
参照しながら説明する。このＦＳＫ復調装置は、本発明
にがかるＡＧＣ回路を含んで構成されている。

第１図にこの実施例のＦＳＫｔｒＬ調装置２０を示す。

このＦＳＫ復調装置２０は、第１のＡＧＣ回路２１、バ
ンドパスフィルタ回路２２、周波数電圧変換回８２３、
第２のＡＧＣ回路２４、検波フィルタＵｇＪ路２５及び
コンパレータ回路２６の縦続接続で構成されている。

第１のＡＧＣ回路２１には、メインチャンネル及びＦＳ
Ｋチャンネルを有するデジタル化された受信信号（メイ
ンチャンネル信号を含まない場合もある）が与えられる
。このＡＧＣ回路２１は、受信信号に対してＡＧＣ利得
制御なってバンドパスフィルタ回路２２に与える。

このＡＧＣｌｌｌＩ＃Ｉ２１は、詳細には、受信信号に
利得制御信号を乗算する乗算器３０と、乗算結果である
当該回路２１の出力信号の絶対値を得る絶対値変換図Ｆ
＃Ｉ（ＡＢＳ）３１と、その出力を平滑するローパスフ
ィルタ回路３２と、基準レベルからその出力を減算して
基準レベルからの誤差を取出す減算器３３と、その誤差
と過去の誤差積分値とを加算して更新された誤差積分値
を得て利得制御信号として乗算器３０に与える加算器３
４と、加算器３４からの誤差積分値を蓄積すると共に加
算器３４に蓄積された誤差積分値を与える利得メモリ３
５とから構成されている。

上述した絶対値変換回路３１とローパスフィルタ回Ｆ！
＠３２とは、出力信号レベルの検出手段を構成している
。加算器３４と利得メモリ３５とは、利得制御信号の形
成手段を構成している。

このようなＡＧＣ回路２１をバンドパスフィルタ回路２
２の前段に設けたのは、次の理由による。

ＦＳＫチャンネルがメインチャンネルに近接しているの
で、狭帯域で高利得のバンドパスフィルタ回路２２を用
いることを要する。直接受信信号をバンドパスフィルタ
回路２２に入力する場合において、受信信号の最大入力
時にもバンドパスフィルタ回路２２の出力がデジタル飽
和限界を越えないようにするには、入力レベルを下げて
入力しなければならず、この下降によって受信信号の最
小入力のときにバンドパスフィルタ回路２２の入力が量
子化雑音レベルになる。そのため、受信信号の最小入力
及び最大入力を、安定なしかも量子化雑音レベルに含ま
れない一定レベルとしておけば、バンドパスフィルタ回
路２２を介した際の不都合を解決することができる。

勿論、このＡＧＣ回路２１による一定レベル（基準レベ
ル）の選定によっては、最大入力及び最小入力を等しい
一定レベルにしても、バンドパスフィルタ回路２２の出
力が量子化雑音レベルに含まれたり、デジタル飽和限界
を越えることが生じる。そこで、この実施例では、減算
器３３に与える基準レベルを次のように選定している。

基準レベルをバンドパスフィルタ回路２２の入力レベル
としたときにバンドパスフィルタ回路２２の出力でデジ
タル飽和限界レベルを越えないように基準レベルを選定
する。また、ＡＧＣ回８２１への受信信号の最小レベル
に等しいか、又はそれ以下に選定する。

前者の条件は、上述したバンドパスフィルタ回路２２の
存在を考慮した条件である。

後者の条件は、演算処理の容易化を考慮した条件である
。すなわち、かかる条件によれば、乗算器３０に与えら
れる利得制御信号は１以下の値となり、演算が容易にな
る。そのため、固定小数点方式の信号処理プロセッサを
適用し易い。

従来の２乗回路に代えて、絶対値変換回路３１を用いる
ようにしたのも、演算処理の容易化を考慮したためであ
る。なお、２乗処理も絶対値処理も値自体は異なるが、
その出力レベルの大小を反映した情報である点では等価
であり、このような変更が問題となることはない。

利得メモリの出力側から利得制御信号を取出す従来のＡ
ＧＣ回路と異なって、利得メモリ３５の入力側から利得
制御信号を取出すようにしたのは、ＡＧＣの応答速度を
速くするためである。すなわち、減算器３３によって得
られた誤差が直ちに利得制御信号に反映されるためであ
り、減算器によって得られた誤差が利得メモリの蓄積及
び呼出し動作後に反映される従来より応答が速くなるた
めである。

このＡＧＣ回路２１によって利得制御された受信信号が
従来とほぼ同様に処理される。

この受信信号をバンドパスフィルタ回路２２を介するこ
とで、その信号に含まれているＦＳＫ信号を取出す。そ
の後、この信号の周波数偏移を、周波数電圧変換回路２
３によって電圧レベルに変換し、さらに、検波フィルタ
回路２５によって高調波成分を取り除いてベースバンド
の信号とする。

これをコンパレータ回路２６によって量子化して元のデ
ジタルの再生データを得て出力する。

しかし、パワーが大きいメインチャンネルの信号が受信
信号に含まれている場合と含まれていない場合とでは、
バンドパスフィルタ回路２２からの出力レベルは変動す
る。また、検波フィルタ回路２５も、バンドパスフィル
タ回＃Ｉ２１はどて゛はないにしろ、大きな利得を有す
るものであり、入力レベルが小さいことを要する。

そこで、このバンドパスフィルタ回路２２の後側であっ
て検波フィルタ回＃Ｉ２５の前側に、第２のＡＧＣ回路
２４を設けている。この実施例では、周波数電圧変換回
８２３と検波フィルタ回路２５との間に第２のＡＧＣ回
Ｂ２４を介挿している。

この第２のＡＧＣ回路２４も、演算処理の容易化やＡＧ
Ｃ応答の迅速化を考慮して第１のＡＧＣ回＆８２１と同
一に構成されている。

なお、同一の構成にしているので、信号処理プロセッサ
を用いた場合に、サブルーチンとして処理することがで
きる。

第４図は、受信信号から、検波フィルタ回路２５の出力
信号までのレベル変化を示したものである。

第４図において、受信信号は伝送系での影響を受け、最
大入力レベルＭＸから最小入力レベルＭＩまでのいずれ
かのレベルをとる。受信信号はいずれのレベルであって
も第１のＡＧＣ回８２１によって基準レベルＡに基準化
される。基準レベルＡは最小入力レベル以下であるため
、利得制御信号は常に１以下となっている。

因に、従来では、第１のＡＧＣ回路２１が設けられてい
ないために、バンドパスフィルタ回路に入力するために
受信信号のレベルを下げているので、最小入力レベル時
にバンドパスフィルタ回路に対する入力レベルは第４図
に示すレベルＥになり、量子化雑音を受けてしまう。

レベルＡのバンドパスフィルタ回路２２への入力に対し
て、バンドパスフィルタ回路２２の出力レベルはデジタ
ル飽和限界レベルを越えない。バンドパスフィルタ回路
２２の出力レベルは、メインチャンネルのスペクトルが
ある場合にはレベルＢＬに、ない場合にはレベルＢＨと
なる。周波数電圧変換回路２３を介しても、メインチャ
ンネルのスペクトルがある場合にはレベルＢＬに、ない
場合にはレベルＢＨとなる。

このようにメインチャンネルのスペクトルの有無によっ
てレベルが変動するので、第２のＡＧＣ回路２４が必要
となる。仮に、第２のＡＧＣ回路２４がないと、検波フ
ィルタ回路２５の入力レベルは、レベルＢＬに対してレ
ベルＦとなって量子化雑音を受けてしまう。これは検波
フィルタ回路２５の利得を大きくとっているためにその
入力レベルを下げることを要するために生じる。

レベルＢＬ及びＢＨは第２のＡＧＣ回ｉ２４によって基
準レベルＣに基準化されて検波フィルタ回路２５に入力
される。このレベルＣは、検波フィルタ回路２５を介す
ることデジタル飽和限界レベルを越えないレベルＤとな
ってコンパレータ回路２６に与えられる。

従って、上述の実施例によれば、以下の効果を得ること
ができる。

ＡＧＣ回路としての効果は、利得制御信号が１以下とな
って乗算処理が簡単になる点、出力信号レベルの検出に
絶対値変換方式を使うことによってその処理が簡単にな
る点、利得メモリ３５の前段から利得制御信号を取出す
ことによる応答の高速化が図られる点である。第１及び
第２の効果によって経済的な固定小数点方式の信号処理
プロセッサを適用し易くなるという効果も奏する。

また、ＦＳＫ復調装置としてみれば、大きな利得を持つ
フィルタ回路２２．２５の前段にＡＧＣ回路２１．２４
を配置することによって低レベル受信時の量子化雑音の
影響の低減とフィルタ出力のデジタル飽和に対するスケ
ーリング効果が得られる。

なお、上述のＡＧＣ回路は他の変調信号の復調にも適用
することができる。

また、固定小数点方式以外の信号処理プロセッサをＡＧ
Ｃ回路に適用することができ、さらに、ハードウェアで
ＡＧＣ回路を構成しても良い。

本発明によるＦＳＫ復調装置は、モデムのセカンダリ−
チャンネルのＦＳＫ信号を復調するものに限定されない
。

「発明の効果］ 第１の本発明のＡＧＣ回路によれば、出力信号を絶対値
に変換してそのレベルを検出すると共に、基準レベルを
最小受信レベルより小さく選定しているので、演算処理
が容易になる。

第２の本発明のＡＧＣ回路によれば、利得メモリの前段
から利得制御信号を取出すようにしているので、ＡＧＣ
応答を迅速なものにすることができる。

第３の本発明のＦＳＫ復調装置によれば、各フィルタ回
路の前側にＡＧＣ回路を設けるようにしたので、雑音の
影響による再生データの歪率劣化を低減することができ
る。

【図面の簡単な説明】

第１図は第１及び第２の本発明にかかるＡＧＣ回路を含
む第３の本発明によるＦＳＫ復調装置の一実施例を示す
ブロック図、第２図はＦＳＫ復調装置に対する入力受信
信号のスペクトル図、第３図は従来のＦＳＫ復調装置を
示すブロック図、第４図は第１図装置の各処理段階での
レベルを示す説明図である。 ２０・・・Ｆ　Ｓ　Ｋ　ｔｚ調装置、２１．２４・・・
ＡＧＣ回路、２２・・・バンドパスフィルタ回路、２３
・・・周波数電圧変換回路、２５・・・検波フィルタ回
路、２６・・・コンパレータ回路、３０・・・乗算器乏
３１・・・絶対値変換回路、３２・・・ローパスフィル
タ回路、３３・・・減算器、３４・・・加算器、３５・
・・利得メモリ。

Claims (4)

【特許請求の範囲】
1. （１）デジタル入力信号に利得制御信号を乗算して利得
   制御された出力信号を送出する乗算器と、この乗算器か
   らの出力信号を絶対値に変換して出力信号レベルを検出
   する出力レベル検出手段と、上記デジタル入力信号の最
   小入力レベルより小さい基準レベルからの、上記出力レ
   ベル検出手段によって検出された出力レベルの誤差を取
   出す減算器と、 その誤差を積分して上記乗算器に対する利得制御信号を
   得る利得制御信号形成手段とを備えたＡＧＣ回路。
2. （２）デジタル入力信号に利得制御信号を乗算して利得
   制御された出力信号を送出する乗算器と、この乗算器か
   らの出力信号のレベルを検出する出力レベル検出手段と
   、 検出された出力レベルの基準レベルからの誤差を取出す
   減算器と、 その誤差と直前の利得制御信号とを加算して更新された
   利得制御信号を得て上記乗算器に与える加算器と、 この加算器からの利得制御信号を蓄積すると共にこの加
   算器に蓄積された利得制御信号を与える利得メモリとを
   備えたＡＧＣ回路。
3. （３）ＦＳＫ信号と、このＦＳＫ信号にスペクトル上近
   接した他チャンネルの信号とを含む受信信号に対して自
   動利得制御を行なう第１のＡＧＣ回路と、 その出力信号からＦＳＫ信号を取出すバンドパスフィル
   タ回路と、 ろ波されたＦＳＫ信号の周波数偏移を電圧レベルに変換
   する周波数電圧変換回路と、 その高調波成分を取り除いてベースバンド信号とする検
   波フィルタ回路と、 このベースバンド信号を量子化して元のデジタルの再生
   データを得て出力するコンパレータ回路と、 上記バンドパスフィルタ回路及び上記検波フィルタ回路
   間のいずれかの位置に介挿された第２のＡＧＣ回路とを
   備えたＦＳＫ復調装置。
4. （４）上記第１及び第２のＡＧＣ回路として、請求項第
   １項又は第２項に記載のＡＧＣ回路を用いたことを特徴
   とする請求項第３項に記載のＦＳＫ復調装置。