JPH0450772B2 - - Google Patents
Info
- Publication number
- JPH0450772B2 JPH0450772B2 JP61136882A JP13688286A JPH0450772B2 JP H0450772 B2 JPH0450772 B2 JP H0450772B2 JP 61136882 A JP61136882 A JP 61136882A JP 13688286 A JP13688286 A JP 13688286A JP H0450772 B2 JPH0450772 B2 JP H0450772B2
- Authority
- JP
- Japan
- Prior art keywords
- multiplier
- input
- gain
- demodulator
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000000034 method Methods 0.000 description 7
- 238000010586 diagram Methods 0.000 description 6
- 238000004891 communication Methods 0.000 description 3
- 230000010354 integration Effects 0.000 description 2
- 238000012935 Averaging Methods 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
Landscapes
- Control Of Amplification And Gain Control (AREA)
- Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)
Description
【発明の詳細な説明】
〔概要〕
データ通信用モデムの受信部に於いて、受信信
号を二分し、其の一つを乗算器３３を介して主受
信回路に入力し、他の一つを復調器２０とローパ
スフイルタ２１によりベースバンドに落とし、此
のベースバンドの受信信号を、ビツト精度を考慮
することなくレスポンスの応答性の良い自動利得
制御回路に入力して安定度の高い出力を得る。
号を二分し、其の一つを乗算器３３を介して主受
信回路に入力し、他の一つを復調器２０とローパ
スフイルタ２１によりベースバンドに落とし、此
のベースバンドの受信信号を、ビツト精度を考慮
することなくレスポンスの応答性の良い自動利得
制御回路に入力して安定度の高い出力を得る。
此の時の帰還量に相当するゲインを乗算器３３
に与えることにより主受信回路入力の受信信号の
レベルを高く一定化し、且つビツト精度を確保す
る。
に与えることにより主受信回路入力の受信信号の
レベルを高く一定化し、且つビツト精度を確保す
る。
本発明はデータ通信用モデムに於ける変調され
たアナログ信号の自動利得制御方式の改善に関す
るものである。
たアナログ信号の自動利得制御方式の改善に関す
るものである。
データ通信用モデムに於いては、通常其の受信
部に自動利得制御回路を設けて受信信号のレベル
変化に対応している。
部に自動利得制御回路を設けて受信信号のレベル
変化に対応している。
第３図は従来の自動利得制御回路の一例を示す
図である。
図である。
図中、１はバンドパスフイルタ（BPF）、２は
乗算器、３はパワー算出器、４は減算器、５は乗
算器、６は加算器、７は遅延回路、８はリミツ
タ、１０は復調器、１１はロールオフフイルタ、
１２は従来の自動利得制御回路である。尚以下全
図を通じ同一記号は同一対象物を表す。
乗算器、３はパワー算出器、４は減算器、５は乗
算器、６は加算器、７は遅延回路、８はリミツ
タ、１０は復調器、１１はロールオフフイルタ、
１２は従来の自動利得制御回路である。尚以下全
図を通じ同一記号は同一対象物を表す。
従来の自動利得制御回路の一例は第３図ａに示
す様にバンドパスフイルタ１を通つた受信信号を
乗算器２で或るゲインを与えた後、パワー算出器
３により其のパワーを求める。
す様にバンドパスフイルタ１を通つた受信信号を
乗算器２で或るゲインを与えた後、パワー算出器
３により其のパワーを求める。
次に減算器４により、此のパワーと或る基準値
VRとの差を求め、乗算器５により此の差に任意
の制御フアクタαを乗算する。
VRとの差を求め、乗算器５により此の差に任意
の制御フアクタαを乗算する。
更に此の乗算結果を加算器６と遅延回路７から
なる積分回路で積分し、此の積分値をリミツタ８
に入力し、新しいゲインを乗算器２に与える方式
を採つている。
なる積分回路で積分し、此の積分値をリミツタ８
に入力し、新しいゲインを乗算器２に与える方式
を採つている。
尚リミツタ８は本自動利得制御回路の動作範囲
を規定し、此れに対応するゲインを乗算器２に入
力する。
を規定し、此れに対応するゲインを乗算器２に入
力する。
此の様な自動利得制御回路を使用することによ
り、略基準値VRに等しい出力out（乗算器２の信
号レベル）が安定的に得られる。
り、略基準値VRに等しい出力out（乗算器２の信
号レベル）が安定的に得られる。
然しながら上記従来方式の自動利得制御方式で
は実際に使用されるバンドパスフイルタ１の特性
が通過帯域以外の周波数成分を幾分通すためキヤ
リアが通過し、通過帯域の信号の振幅の変化が大
きく引き込みが遅く、定常状態でも安定し難いと
云う欠点があつた。
は実際に使用されるバンドパスフイルタ１の特性
が通過帯域以外の周波数成分を幾分通すためキヤ
リアが通過し、通過帯域の信号の振幅の変化が大
きく引き込みが遅く、定常状態でも安定し難いと
云う欠点があつた。
此の為第３図ｂに示す様に回線からの受信信号
を復調器１０で復調してからロールオフフイルタ
１１を通し、ロールオフフイルタ１１の出力を第
３図ａに示す自動利得制御回路１２に入力する方
式もあるが、此の方式を採ると入力レベルが低い
ので、復調演算及びロールオフフイルタ演算のビ
ツト精度がとれないと云う欠点がある。
を復調器１０で復調してからロールオフフイルタ
１１を通し、ロールオフフイルタ１１の出力を第
３図ａに示す自動利得制御回路１２に入力する方
式もあるが、此の方式を採ると入力レベルが低い
ので、復調演算及びロールオフフイルタ演算のビ
ツト精度がとれないと云う欠点がある。
上記問題点は第１図の原理図に示す様に変調さ
れたアナログ信号を受信し復調するに際し、受信
信号を二分し、其の一つを乗算器３３を介して復
調器等よりなる主受信回路５０に入力し、他の一
つを復調器２０とローパスフイルタ２１によりベ
ースバンドに落とし、此のベースバンドの受信信
号を、或るゲインを与える乗算器２２、乗算器２
２の出力パワーを求めるパワー算出器５１、パワ
ー算出器５１の出力と或る基準値との差を求める
減算器２５、減算器２５の出力を積分する積分回
路５２、及び積分回路５２の出力に基づき自動利
得制御の制御範囲を指定して乗算器２２に新しい
ゲインを与えるリミツタ２９から構成される自動
利得制御ループの乗算器２２の入力端子に入力
し、且つリミツタ２９の出力の前記ゲインを乗算
器３３に入力することにより主受信回路５０の入
力レベルの利得制御を行うことにより解決され
る。
れたアナログ信号を受信し復調するに際し、受信
信号を二分し、其の一つを乗算器３３を介して復
調器等よりなる主受信回路５０に入力し、他の一
つを復調器２０とローパスフイルタ２１によりベ
ースバンドに落とし、此のベースバンドの受信信
号を、或るゲインを与える乗算器２２、乗算器２
２の出力パワーを求めるパワー算出器５１、パワ
ー算出器５１の出力と或る基準値との差を求める
減算器２５、減算器２５の出力を積分する積分回
路５２、及び積分回路５２の出力に基づき自動利
得制御の制御範囲を指定して乗算器２２に新しい
ゲインを与えるリミツタ２９から構成される自動
利得制御ループの乗算器２２の入力端子に入力
し、且つリミツタ２９の出力の前記ゲインを乗算
器３３に入力することにより主受信回路５０の入
力レベルの利得制御を行うことにより解決され
る。
本発明に依ると受信信号を二分し、其の一つを
乗算器３３を介して主受信回路５０に入力し、他
の一つを復調器２０とローパスフイルタ２１によ
りベースバンドに落としキヤリアの影響をとり除
き自動利得制御ループに入力する。
乗算器３３を介して主受信回路５０に入力し、他
の一つを復調器２０とローパスフイルタ２１によ
りベースバンドに落としキヤリアの影響をとり除
き自動利得制御ループに入力する。
此の自動利得制御ループに於いて受信信号に乗
算器２２で或るゲインを与えた後、パワー算出器
５１でパワーを求め、減算器２５で前記パワーと
或る基準値との差を求め、此の差を積分回路５２
により積分した後リミツタ２９に入力し、リミツ
タ２９出力を新しいゲインとして乗算器２２に入
力することによりパワー算出器５１の出力は一定
レベルとなる。
算器２２で或るゲインを与えた後、パワー算出器
５１でパワーを求め、減算器２５で前記パワーと
或る基準値との差を求め、此の差を積分回路５２
により積分した後リミツタ２９に入力し、リミツ
タ２９出力を新しいゲインとして乗算器２２に入
力することによりパワー算出器５１の出力は一定
レベルとなる。
此の時得られたリミツタ２９の出力は受信信号
のレベルが例えば基準値より低い程大きい値を示
しているのでこの値を新しいゲインとして乗算器
３３に入力するので主受信回路５０の入力はレベ
ルが高くなり略其のレベルが一定化する。
のレベルが例えば基準値より低い程大きい値を示
しているのでこの値を新しいゲインとして乗算器
３３に入力するので主受信回路５０の入力はレベ
ルが高くなり略其のレベルが一定化する。
第２図は本発明に依る自動利得制御方式の一実
施例を示す図である。
施例を示す図である。
図中、２０は復調器、２１はローパスフイルタ
（LPF）、２２，２３，２６、及び３３は夫々乗
算器、２４は平均化器、２５は減算器、２７は加
算器、２８は遅延回路、２９はリミツタ、３０は
復調器、３１はロールオフフイルタ（ROF）、３
２は等化器である。
（LPF）、２２，２３，２６、及び３３は夫々乗
算器、２４は平均化器、２５は減算器、２７は加
算器、２８は遅延回路、２９はリミツタ、３０は
復調器、３１はロールオフフイルタ（ROF）、３
２は等化器である。
本発明に依ると回線から入力される受信信号は
復調器２０と復調器３０に分岐入力される。
復調器２０と復調器３０に分岐入力される。
一つの受信信号は復調器２０で復調された後、
ローパスフイルタ２１によりキヤリア等の高周波
成分を除去されて乗算器２２で或るゲインを与え
た後、乗算器２３で２乗することによりパワーが
算出される。此のパワーは平均化器２４で数サン
プル平均化される。
ローパスフイルタ２１によりキヤリア等の高周波
成分を除去されて乗算器２２で或るゲインを与え
た後、乗算器２３で２乗することによりパワーが
算出される。此のパワーは平均化器２４で数サン
プル平均化される。
次に減算器２５により此の平均パワーと或る基
準値VRとの差を求め、乗算器２６により此の差
に任意の制御フアクタαを乗算する。此の乗算結
果を加算器２７と遅延回路２８からなる積分回路
で積分し、此の積分値をリミツタ２９を入力して
新しいゲインを乗算器２２に与えることにより平
均化器２４の出力は一定となる。
準値VRとの差を求め、乗算器２６により此の差
に任意の制御フアクタαを乗算する。此の乗算結
果を加算器２７と遅延回路２８からなる積分回路
で積分し、此の積分値をリミツタ２９を入力して
新しいゲインを乗算器２２に与えることにより平
均化器２４の出力は一定となる。
上記回路に於いては乗算器２２でゲインを与え
ているのでビツト精度を考慮する必要はなく、唯
レスポンスに主眼を於いて乗算器２２に与える新
しいゲインを求めれば良い。
ているのでビツト精度を考慮する必要はなく、唯
レスポンスに主眼を於いて乗算器２２に与える新
しいゲインを求めれば良い。
リミツタ２９の出力は受信信号のレベルが例え
ば基準値より低い程大きい値を示しているので、
この値を新しいゲインとして乗算器３３に入力し
受信信号のレベルを高め、而もレベルを一定化し
た後、復調器３０→ロールオフフイルタ３１→等
化器３２等からなるモデムの通常の主受信回路に
入力する。
ば基準値より低い程大きい値を示しているので、
この値を新しいゲインとして乗算器３３に入力し
受信信号のレベルを高め、而もレベルを一定化し
た後、復調器３０→ロールオフフイルタ３１→等
化器３２等からなるモデムの通常の主受信回路に
入力する。
尚基準値VRとの差を求めるパワーは数サンプ
ル平均した平均パワーの方が自動利得制御を行う
のに安定度は高いがパワーを用いてもよい。
ル平均した平均パワーの方が自動利得制御を行う
のに安定度は高いがパワーを用いてもよい。
以上詳細に説明した様に本発明によれば、キヤ
リアに影響されないベースバンドで自動利得制御
動作を行い、受信信号のレベル変化を見つけこの
値と基準値との差をパスバンドに帰還する方式を
とつているので、高速且つ安定な動作が保証さ
れ、而も復調器３０に於ける信号レベルは一定で
高いレベルになつているのでビツト精度が落ちな
いと云う効果がある。
リアに影響されないベースバンドで自動利得制御
動作を行い、受信信号のレベル変化を見つけこの
値と基準値との差をパスバンドに帰還する方式を
とつているので、高速且つ安定な動作が保証さ
れ、而も復調器３０に於ける信号レベルは一定で
高いレベルになつているのでビツト精度が落ちな
いと云う効果がある。
第１図は本発明の原理図である。第２図は本発
明に依る自動利得制御方式の一実施例を示す図で
ある。第３図は従来の自動利得制御回路の一例を
示す図である。 図中、１はバンドパスフイルタ（BPF）、２は
乗算器、３はパワー算出器、４は減算器、５は乗
算器、６は加算器、７は遅延回路、８はリミツ
タ、１０は復調器、１１はロールオフフイルタ、
１２は従来の自動利得制御回路、２０は復調器、
２１はローパスフイルタ（LPF）、２２，２３，
２６、及び３３は夫々乗算器、２４は平均化器、
２５は減算器、２７は加算器、２８は遅延回路、
２９はリミツタ、３０は復調器、３１はロールオ
フフイルタ（ROF）、３２は等化器、５０は主受
信回路、５１はパワー算出器、５２は積分器であ
る。
明に依る自動利得制御方式の一実施例を示す図で
ある。第３図は従来の自動利得制御回路の一例を
示す図である。 図中、１はバンドパスフイルタ（BPF）、２は
乗算器、３はパワー算出器、４は減算器、５は乗
算器、６は加算器、７は遅延回路、８はリミツ
タ、１０は復調器、１１はロールオフフイルタ、
１２は従来の自動利得制御回路、２０は復調器、
２１はローパスフイルタ（LPF）、２２，２３，
２６、及び３３は夫々乗算器、２４は平均化器、
２５は減算器、２７は加算器、２８は遅延回路、
２９はリミツタ、３０は復調器、３１はロールオ
フフイルタ（ROF）、３２は等化器、５０は主受
信回路、５１はパワー算出器、５２は積分器であ
る。
Claims (1)
- 【特許請求の範囲】 １ 変調されたアナログ信号を受信し復調するに
際し、 受信信号を二分し、 其の一つを第１の乗算器３３を介して復調器等
入力よりなる主受信回路５０に入力し、 他の一つを復調器２０とローパスフイルタ２１
によりベースバンドに落とし、 ベースバンドの該受信信号を、 或るゲインを与える第２の乗算器２２、該第２
の乗算器２２の出力パワーを求めるパワー算出器
５１、該パワー算出器５１の出力と或る基準値と
の差を求める減算器２５、該減算器２５の出力を
積分する積分回路５２、及び該積分回路５２の出
力に基づき自動利得制御の制御範囲を指定して該
第２の乗算器２２に新しいゲインを与えるリミツ
タ２９から構成される自動利得制御ループの該第
２の乗算器２２の入力端子に入力し、且つ該リミ
ツタ２９の出力のゲインを該第１の乗算器３３に
入力することにより該主受信回路５０の入力レベ
ルの利得制御を行うことを特徴とする自動利得制
御方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13688286A JPS62293830A (ja) | 1986-06-12 | 1986-06-12 | 自動利得制御方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13688286A JPS62293830A (ja) | 1986-06-12 | 1986-06-12 | 自動利得制御方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS62293830A JPS62293830A (ja) | 1987-12-21 |
| JPH0450772B2 true JPH0450772B2 (ja) | 1992-08-17 |
Family
ID=15185749
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13688286A Granted JPS62293830A (ja) | 1986-06-12 | 1986-06-12 | 自動利得制御方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62293830A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5784410A (en) * | 1996-06-03 | 1998-07-21 | Matsushita Electric Industrial Co., Ltd. | Reception automatic gain control system and method |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5936465A (ja) * | 1982-08-23 | 1984-02-28 | Sony Corp | デイジタルデ−タ送受信方式 |
-
1986
- 1986-06-12 JP JP13688286A patent/JPS62293830A/ja active Granted
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5936465A (ja) * | 1982-08-23 | 1984-02-28 | Sony Corp | デイジタルデ−タ送受信方式 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS62293830A (ja) | 1987-12-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4642573A (en) | Phase locked loop circuit for demodulating suppressed carrier signals | |
| JP3728573B2 (ja) | 復調装置 | |
| EP0059415A1 (en) | System for demodulation of phase-shift keying signals | |
| US4466134A (en) | Intermediate frequency slope compensation control arrangements | |
| JPS6347307B2 (ja) | ||
| CA1256171A (en) | Four phase psk demodulator | |
| JPH0450772B2 (ja) | ||
| US5450446A (en) | Demodulator for digital modulation signals | |
| US7010063B2 (en) | Receiver circuit and method of processing a received signal | |
| Chang et al. | Digital GFSK carrier synchronization | |
| US5448594A (en) | One bit differential detector with frequency offset compensation | |
| US4559635A (en) | Auto-adaptive amplitude-equalizing arrangement for digital radio links | |
| JPH0794981A (ja) | 自動利得制御回路 | |
| JP2570126B2 (ja) | 復調装置 | |
| JPH09168039A (ja) | 搬送波再生回路 | |
| JP2850557B2 (ja) | 自動干渉除去装置 | |
| JPH03263907A (ja) | Ａｇｃ回路及びｆｓｋ復調装置 | |
| JPS644698B2 (ja) | ||
| JPS60144042A (ja) | タイミング抽出方式 | |
| WO1986000186A1 (en) | Circuit for demodulating phase shift keyed signals | |
| JPS5913453A (ja) | タイミング情報抽出装置 | |
| JP2545882B2 (ja) | データ再生装置 | |
| JPH0147055B2 (ja) | ||
| JP2001257653A (ja) | 搬送波選択装置およびその方法と受信装置 | |
| JPH0693587B2 (ja) | 帯域ろ波器 |