JPS62293830A - 自動利得制御方式 - Google Patents
自動利得制御方式Info
- Publication number
- JPS62293830A JPS62293830A JP13688286A JP13688286A JPS62293830A JP S62293830 A JPS62293830 A JP S62293830A JP 13688286 A JP13688286 A JP 13688286A JP 13688286 A JP13688286 A JP 13688286A JP S62293830 A JPS62293830 A JP S62293830A
- Authority
- JP
- Japan
- Prior art keywords
- multiplier
- output
- gain
- limiter
- automatic gain
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004891 communication Methods 0.000 claims description 5
- 238000000034 method Methods 0.000 claims description 4
- 230000010354 integration Effects 0.000 abstract description 3
- 230000003247 decreasing effect Effects 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 7
- 238000005516 engineering process Methods 0.000 description 1
Landscapes
- Control Of Amplification And Gain Control (AREA)
- Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
３、発明の詳細な説明
〔）既要〕
データ通信用モデムの受信部に於いて、受１ご信ぢを二
分し、共の一つを乗算器３３を介して主受信回路に入力
し、他の一つを復調器２ｏとＬＩ−バスフィルタ２１に
よりベースバンドに落とし、此のへ一スパントの受信信
号を、ビット精度を考慮することなくレスポンスの応答
性の良い自動刊得制御回路に入力して安定度の高い出力
を得る。
分し、共の一つを乗算器３３を介して主受信回路に入力
し、他の一つを復調器２ｏとＬＩ−バスフィルタ２１に
よりベースバンドに落とし、此のへ一スパントの受信信
号を、ビット精度を考慮することなくレスポンスの応答
性の良い自動刊得制御回路に入力して安定度の高い出力
を得る。
此の時の帰還量に相当するゲインを乗算器３３に与える
こ土により主受信回路入力の受１８伯号のレベルを一定
化し、且っビット精度を確保する。
こ土により主受信回路入力の受１８伯号のレベルを一定
化し、且っビット精度を確保する。
本発明はデータ通信用モデムに／Ｉ８ける自動ｆｌｌｌ
ｌ鍵制御方式善に関するものである。
ｌ鍵制御方式善に関するものである。
データ通信用モデムに於いては、通常共の受信部に自動
刊得制御回路を設けて受信信号のレベル変化に対応して
いる。
刊得制御回路を設けて受信信号のレベル変化に対応して
いる。
第３図は従来の自動刊得制御回路の一例を示す図である
。
。
図中、ｌはバンドパスフィルタ（ＢＰＦ）、２は乗′Ｗ
２３．３はパワー算出器、４は減算器、５は乗算器、６
は加算器、７は遅延回路、８はリミッタ、１０は復調器
、１１はロールオフフィルタ、１２は従来の自動刊得制
御回路である。尚以下企図を通じ同一記号は同一対象物
を表す。
２３．３はパワー算出器、４は減算器、５は乗算器、６
は加算器、７は遅延回路、８はリミッタ、１０は復調器
、１１はロールオフフィルタ、１２は従来の自動刊得制
御回路である。尚以下企図を通じ同一記号は同一対象物
を表す。
従来の自動刊得制御回路の一例は第３図（ａ）に示す様
にバンドパスフィルタｌを通った受信信号を乗算器２で
成るゲインを与えた後、パワー算出器３により共のパワ
ーを求める。
にバンドパスフィルタｌを通った受信信号を乗算器２で
成るゲインを与えた後、パワー算出器３により共のパワ
ーを求める。
次に成算２′ｉ４により、此のパワーと成る基準値■８
との差を求め、乗算器５により此の差に任意の制御ファ
クタαを乗算する。
との差を求め、乗算器５により此の差に任意の制御ファ
クタαを乗算する。
更に此の乗算結果を加算２″：、６と遅延回路７からな
る積分回路で積分し、此の積分値をリミッタ８に入力し
、新しいゲインを乗算器２に与える方式％式％ 尚リミッタ８は本自動刊得制御回路の動作範囲を規定し
、此れに対応するゲインを乗算器２に入力する。
る積分回路で積分し、此の積分値をリミッタ８に入力し
、新しいゲインを乗算器２に与える方式％式％ 尚リミッタ８は本自動刊得制御回路の動作範囲を規定し
、此れに対応するゲインを乗算器２に入力する。
此の様な自動刊得制御回路を使用することにより、略基
準値■８に等しい出力ｏｕＬ （乗算器２の信号レベ
ル）が安定的に得られる。
準値■８に等しい出力ｏｕＬ （乗算器２の信号レベ
ル）が安定的に得られる。
然しなから上記従来方式の自動刊得制御方式では実際に
使用されるバンドパスフィルタｌの特任が通過帯域以外
の周波数成分を幾分通ずため通過帯域外雑音の影ｔを受
は易く、文通過帯域は振幅の変化が大きいため引き込み
が遅く、定常状態でも安定し難いと云う欠点があった。
使用されるバンドパスフィルタｌの特任が通過帯域以外
の周波数成分を幾分通ずため通過帯域外雑音の影ｔを受
は易く、文通過帯域は振幅の変化が大きいため引き込み
が遅く、定常状態でも安定し難いと云う欠点があった。
此の為第３図（ｂ）に示す様に回線からの受信信号を復
調２５１Ｏで復調してからロールオフフィルタ１１を通
し、ロールオフフィルタ１１の出力を第３図（ａｌに示
す自動刊得制御回路１２に入力する方式もあるが、此の
方式を採ると入力レベルが低いので、復調演算及びロー
ルオフフィルタ演算のビット精度がとれないと云う欠点
がある。
調２５１Ｏで復調してからロールオフフィルタ１１を通
し、ロールオフフィルタ１１の出力を第３図（ａｌに示
す自動刊得制御回路１２に入力する方式もあるが、此の
方式を採ると入力レベルが低いので、復調演算及びロー
ルオフフィルタ演算のビット精度がとれないと云う欠点
がある。
上記問題点は第１図の原理図に示す様にデータ通信用モ
デムの受信部に於いて、受信信号を二分し、共の一つを
乗算器３３を介して主受信回路５０に入力し、他の一つ
を復調器２０とローパスフィルタ２１にヨリヘースバン
ドに落とし、此のベースバンドの受信信号を、成るり−
インを与える乗算器２２、乗算器２２の出力パワーを平
均化する平均パワー算出器５１、平均パワー算出器５１
の出力と成る基準値との差を求める減算器２５、減′！
：１器２５の出力を積分する積分回路５２、及び積分回
路５２の出力に基づき自動利１“を制御の制御範囲を指
定して乗算器２２に新しいゲインを与えるリミッタ２９
から１１カ成される自動刊得制御ループに人力し、且つ
前記ゲーインを乗算器３３に入力することにより土受１
言回路５００人力レベルの利得制御を行うことにより解
決される。
デムの受信部に於いて、受信信号を二分し、共の一つを
乗算器３３を介して主受信回路５０に入力し、他の一つ
を復調器２０とローパスフィルタ２１にヨリヘースバン
ドに落とし、此のベースバンドの受信信号を、成るり−
インを与える乗算器２２、乗算器２２の出力パワーを平
均化する平均パワー算出器５１、平均パワー算出器５１
の出力と成る基準値との差を求める減算器２５、減′！
：１器２５の出力を積分する積分回路５２、及び積分回
路５２の出力に基づき自動利１“を制御の制御範囲を指
定して乗算器２２に新しいゲインを与えるリミッタ２９
から１１カ成される自動刊得制御ループに人力し、且つ
前記ゲーインを乗算器３３に入力することにより土受１
言回路５００人力レベルの利得制御を行うことにより解
決される。
本発明に依ると受信信号を二分し、共の一つを乗算器３
３を介して主受信回路５０に入力し、他の一つ’ｃ 復
調器２０とローパスフィルタ２１によりベースバンドに
落とした後自動刊得制御ループに入力する。
３を介して主受信回路５０に入力し、他の一つ’ｃ 復
調器２０とローパスフィルタ２１によりベースバンドに
落とした後自動刊得制御ループに入力する。
此の自動刊得制御ループに於いて受信信号に乗算２Ｓ２
２で成るゲインを与えた後、平均パワー算出器５１で共
のパワーを平均化し、滅′！：Ｉ器２５で１）；１記平
均パワーど成る基（１牡値との差を求め、此の差を積分
回路５２により積分した後リミッタ２９に入力し、リミ
ッタ２９出力を新しいゲインとして乗算２ｉｉ ２２に
入力することにより平均パワー算出器５１の出力は一定
レベルとなる。
２で成るゲインを与えた後、平均パワー算出器５１で共
のパワーを平均化し、滅′！：Ｉ器２５で１）；１記平
均パワーど成る基（１牡値との差を求め、此の差を積分
回路５２により積分した後リミッタ２９に入力し、リミ
ッタ２９出力を新しいゲインとして乗算２ｉｉ ２２に
入力することにより平均パワー算出器５１の出力は一定
レベルとなる。
此の時得られたリミッタ２９出力を新しいゲインとして
乗算器３３に入力するので主受信回路５ｏの入力は略共
のレベルが一定化する。
乗算器３３に入力するので主受信回路５ｏの入力は略共
のレベルが一定化する。
第２図は本発明に依る自動利１″：Ｆ制御方式の一実施
例を示す図である。
例を示す図である。
図中、２０は復調器、２１はローパスフィルタ（ＬＰ
Ｉ” ） ”、２２．２３．２６、及び３３は夫々乗算
器、２４は平均化器、２５は減算器、２７は加算器、２
８は遅延回路、２９はリミッタ、３０は復調器、３１は
ロールオフフィルタ（ＲＯＦ）、３２は等花器である。
Ｉ” ） ”、２２．２３．２６、及び３３は夫々乗算
器、２４は平均化器、２５は減算器、２７は加算器、２
８は遅延回路、２９はリミッタ、３０は復調器、３１は
ロールオフフィルタ（ＲＯＦ）、３２は等花器である。
本発明に依ると回線から入力される受信信号は復調器２
０と復調２Ｓ３０に分岐人力される。
０と復調２Ｓ３０に分岐人力される。
一つの受信信号は復調器２０で復調された後、ローパス
フィルタ２１により高周波成分を除去されて乗算器２２
で成るゲインを与えた後、乗算器２３でパワーが算出さ
れる。此のパワーは平均化器２４で平均化される。
フィルタ２１により高周波成分を除去されて乗算器２２
で成るゲインを与えた後、乗算器２３でパワーが算出さ
れる。此のパワーは平均化器２４で平均化される。
次に減算器２５により此の平均パワーと成る基準値■、
との差を求め、乗算器２６により此の差に任意の制御フ
ァクタαを乗算する。此の乗算結果を加算器２７と遅延
回路２８からなる積分回路で積分し、此の積分値をリミ
ッタ２９を人力して新しいゲインを乗算器２２に与える
。
との差を求め、乗算器２６により此の差に任意の制御フ
ァクタαを乗算する。此の乗算結果を加算器２７と遅延
回路２８からなる積分回路で積分し、此の積分値をリミ
ッタ２９を人力して新しいゲインを乗算器２２に与える
。
上記回路に於いてはビット精度を考慮する必要はなく、
唯レスポンスに主眼を於いて乗算器２２に与える新しい
ゲインを求めれば良い。
唯レスポンスに主眼を於いて乗算器２２に与える新しい
ゲインを求めれば良い。
他方回線からの受信信号に対し乗算器３３を使用してリ
ミッタ２９出力の新しいゲインを乗算してレベルを高め
、而もレベルを一定化した後、復調器３０→ロールオフ
フイルタ３１−・等花器３２等からなるモデノ・の通常
の主受信回路に人力する。
ミッタ２９出力の新しいゲインを乗算してレベルを高め
、而もレベルを一定化した後、復調器３０→ロールオフ
フイルタ３１−・等花器３２等からなるモデノ・の通常
の主受信回路に人力する。
以上詳細に説明した様に本発明によれば、へ−スパント
で自動刊得制御′ＩＩ動作を行い、パスハンドに帰還す
る方式を採っているので高速且つ安定な動作が保障され
、而も復調器３０に於ける信号レベルは一定で高いレベ
ルになっているのでビットＭ？度が落ちないと云う効果
がある。
で自動刊得制御′ＩＩ動作を行い、パスハンドに帰還す
る方式を採っているので高速且つ安定な動作が保障され
、而も復調器３０に於ける信号レベルは一定で高いレベ
ルになっているのでビットＭ？度が落ちないと云う効果
がある。
第１図は本発明の原理図である。
第２図は本発明に依る自動刊得制御方式の一実施例を示
す図である。 第３図は従来の自動刊得制御回路の一例を示す図である
。 図中、■はパンドパスフ、イルタ（ＢＰＦ） 、２は乗
算器、３はパワー算出器、４は減算器、５は乗算器、６
は加算器、７は遅延回路、８はリミッタ、１０は復調器
、１１はロールオフフィルタ、１２は従来の自動利１号
制御回路、２０は復調器、２１はローパスフィルタ（Ｌ
ＰＦ）、２２．２３．２６、及び３３は夫々乗算２８．
２４は平均化器、２５は減算器、２７は加算器、２８は
遅延回路、２９はリミッタ、３０は復調器、３１はロー
ルオフフィルタ（ＲＯＦ）、３２は等花器である。 ［有］ 第１図 本発明に依る自動刊得制御方式の一実施例を示す図 第２図 第３図（ａ） 第３図（ｂ）
す図である。 第３図は従来の自動刊得制御回路の一例を示す図である
。 図中、■はパンドパスフ、イルタ（ＢＰＦ） 、２は乗
算器、３はパワー算出器、４は減算器、５は乗算器、６
は加算器、７は遅延回路、８はリミッタ、１０は復調器
、１１はロールオフフィルタ、１２は従来の自動利１号
制御回路、２０は復調器、２１はローパスフィルタ（Ｌ
ＰＦ）、２２．２３．２６、及び３３は夫々乗算２８．
２４は平均化器、２５は減算器、２７は加算器、２８は
遅延回路、２９はリミッタ、３０は復調器、３１はロー
ルオフフィルタ（ＲＯＦ）、３２は等花器である。 ［有］ 第１図 本発明に依る自動刊得制御方式の一実施例を示す図 第２図 第３図（ａ） 第３図（ｂ）
Claims (1)
- 【特許請求の範囲】 データ通信用モデムの受信部に於いて、 受信信号を二分し、 共の一つを乗算器（３３）を介して主受信回路（５０）
に入力し、 他の一つを復調器（２０）とローパスフィルタ（２１）
によりベースバンドに落とし、 ベースバンドの該受信信号を、 或るゲインを与える乗算器（２２）、該乗算器（２２）
の出力パワーを平均化する平均パワー算出器（５１）、
該平均パワー算出器（５１）の出力と成る基準値との差
を求める減算器（２５）、該減算器（２５）の出力を積
分する積分回路（５２）、及び該積分回路（５２）の出
力に基づき自動刊得制御の制御の制御範囲を指定して該
乗算器（２２）に新しいゲインを与えるリミッタ（２９
）から構成される自動利得制御ループに入力し、且つ前
記ゲインを該乗算器（３３）に入力することにより該主
受信回路（５０）の入力レベルの利得制御を行うことを
特徴とする自動利得制御方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13688286A JPS62293830A (ja) | 1986-06-12 | 1986-06-12 | 自動利得制御方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13688286A JPS62293830A (ja) | 1986-06-12 | 1986-06-12 | 自動利得制御方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS62293830A true JPS62293830A (ja) | 1987-12-21 |
| JPH0450772B2 JPH0450772B2 (ja) | 1992-08-17 |
Family
ID=15185749
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13688286A Granted JPS62293830A (ja) | 1986-06-12 | 1986-06-12 | 自動利得制御方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62293830A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0812064A2 (en) * | 1996-06-03 | 1997-12-10 | Matsushita Electric Industrial Co., Ltd. | Reception automatic gain control system and method |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5936465A (ja) * | 1982-08-23 | 1984-02-28 | Sony Corp | デイジタルデ−タ送受信方式 |
-
1986
- 1986-06-12 JP JP13688286A patent/JPS62293830A/ja active Granted
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5936465A (ja) * | 1982-08-23 | 1984-02-28 | Sony Corp | デイジタルデ−タ送受信方式 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0812064A2 (en) * | 1996-06-03 | 1997-12-10 | Matsushita Electric Industrial Co., Ltd. | Reception automatic gain control system and method |
| EP0812064A3 (en) * | 1996-06-03 | 1999-05-12 | Matsushita Electric Industrial Co., Ltd. | Reception automatic gain control system and method |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0450772B2 (ja) | 1992-08-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| GB1502253A (en) | Spreadspectrum-multiple-access modulation system receiver | |
| JPS6331131B2 (ja) | ||
| US5142402A (en) | Polarization diversity optical receiving apparatus and method | |
| JPH0865291A (ja) | 適応タイミング回復システム、およびタイミング制御信号を回復する方法 | |
| JPS62293830A (ja) | 自動利得制御方式 | |
| KR20050115319A (ko) | 수신기 및 복조기 | |
| AU656101B2 (en) | Phase-locked circuit capable of being quickly put in a phase-locked state | |
| EP1191681A2 (fr) | Source de signal à filtre polyphase | |
| US5446728A (en) | Method and arrangement for use in the elimination of echoes in a subscriber line circuit | |
| JPH0794981A (ja) | 自動利得制御回路 | |
| JPH11195941A (ja) | Ａｇｃ回路 | |
| EP0603794B1 (en) | Method and circuit for calculating the reciprocal of the amplitude of a vector | |
| JP3532973B2 (ja) | 放送受信機用の振幅復調器 | |
| JPH03263907A (ja) | Ａｇｃ回路及びｆｓｋ復調装置 | |
| EP0924862A2 (en) | PLL for reproducing standard clock from random time information | |
| JPS6348461B2 (ja) | ||
| US10193585B2 (en) | Tone removal for digital circuits | |
| KR100286007B1 (ko) | 디지탈 복조기 | |
| SU1169149A1 (ru) | Рекурсивный полосовой фильтр дискретных сигналов | |
| JPS6326571B2 (ja) | ||
| JPS58179004A (ja) | Ｆｍ復調器 | |
| CN115473528A (zh) | 一种时钟信号提纯优化装置 | |
| JPS5850444B2 (ja) | 自動平衡増幅回路 | |
| JPH04360320A (ja) | Ｔｄｍａ信号受信器 | |
| JPH05191376A (ja) | スペクトラム拡散方式受信装置 |