JPH04360320A - Ｔｄｍａ信号受信器 - Google Patents
Ｔｄｍａ信号受信器Info
- Publication number
- JPH04360320A JPH04360320A JP13507691A JP13507691A JPH04360320A JP H04360320 A JPH04360320 A JP H04360320A JP 13507691 A JP13507691 A JP 13507691A JP 13507691 A JP13507691 A JP 13507691A JP H04360320 A JPH04360320 A JP H04360320A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- burst
- automatic gain
- control circuit
- gain control
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000005540 biological transmission Effects 0.000 claims description 2
- 230000002411 adverse Effects 0.000 abstract description 6
- 230000000694 effects Effects 0.000 abstract 2
- 230000003247 decreasing effect Effects 0.000 abstract 1
- 230000010354 integration Effects 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 5
- 230000003321 amplification Effects 0.000 description 1
- 230000002542 deteriorative effect Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000000284 extract Substances 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
Landscapes
- Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)
- Time-Division Multiplex Systems (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明は、ＴＤＭＡ（時分割多重
）通信方式に適用するＴＤＭＡ信号受信器に関する。
）通信方式に適用するＴＤＭＡ信号受信器に関する。
【０００２】
【従来の技術】従来、このような分野の技術としては、
例えば公表特許公報平１−５０３２６８に記載されるも
のがあった。そこには、自動利得制御（ＡＧＣ）回路と
その後段に設けられた等化器とを含むＴＤＭＡ信号受信
器が開示されていて、受信信号の電力が変動しても出力
電力が一定になるようにＡＧＣ回路において増幅制御さ
れ、後段の等化器の動作レベル範囲（ダイナミックレン
ジ）を小さくできるようにされている。
例えば公表特許公報平１−５０３２６８に記載されるも
のがあった。そこには、自動利得制御（ＡＧＣ）回路と
その後段に設けられた等化器とを含むＴＤＭＡ信号受信
器が開示されていて、受信信号の電力が変動しても出力
電力が一定になるようにＡＧＣ回路において増幅制御さ
れ、後段の等化器の動作レベル範囲（ダイナミックレン
ジ）を小さくできるようにされている。
【０００３】
【発明が解決しようとする課題】しかしながら、等化器
は線形特性の伝送路を前提としているにも拘わらず、Ａ
ＧＣ回路の利得の変化という非線形特性が導入され、そ
の非線形特性が、等化器の収束速度を劣化させる等、等
化器の動作に悪影響を与える原因になっていた。したが
って、本発明の目的は、ＡＧＣ回路の動作が等化器の動
作に悪影響を与えないようにすることにある。
は線形特性の伝送路を前提としているにも拘わらず、Ａ
ＧＣ回路の利得の変化という非線形特性が導入され、そ
の非線形特性が、等化器の収束速度を劣化させる等、等
化器の動作に悪影響を与える原因になっていた。したが
って、本発明の目的は、ＡＧＣ回路の動作が等化器の動
作に悪影響を与えないようにすることにある。
【０００４】
【課題を解決するための手段】本発明は、自動利得制御
回路に、自己用のバースト信号の区間を示すバースト制
御信号に制御されて、自動利得制御回路の利得をＴＤＭ
Ａ信号の１バースト区間内では変更しないで一定とする
、保持回路・スイッチから構成できる手段を設けたもの
である。
回路に、自己用のバースト信号の区間を示すバースト制
御信号に制御されて、自動利得制御回路の利得をＴＤＭ
Ａ信号の１バースト区間内では変更しないで一定とする
、保持回路・スイッチから構成できる手段を設けたもの
である。
【０００５】
【作用】本発明では、１バースト区間内ではＡＧＣ回路
の利得を変化させないで一定として等化器の動作に悪影
響を与えないようにする。そのために、自動利得制御回
路の利得制御は、自己用のバースト信号の電力は積極的
には利用せず、実質上他のチャンネルの電力に基づいて
制御されるが、自己のチャンネルでも他のチャンネルに
おいても、受信信号電力の変動は同等であることが期待
できるので、等化器のダイナミックレンジは十分小さく
することができる。
の利得を変化させないで一定として等化器の動作に悪影
響を与えないようにする。そのために、自動利得制御回
路の利得制御は、自己用のバースト信号の電力は積極的
には利用せず、実質上他のチャンネルの電力に基づいて
制御されるが、自己のチャンネルでも他のチャンネルに
おいても、受信信号電力の変動は同等であることが期待
できるので、等化器のダイナミックレンジは十分小さく
することができる。
【０００６】
【実施例】図１は本発明の一実施例を示すブロック図で
ある。図１において、入力端子１０１より入力された受
信信号は、ＡＧＣ回路１０２により増幅される。ＡＧＣ
回路１０２の出力は、乗算器１０４および１０５におい
て、局部発信器１０３より発生された搬送波と乗算する
ことにより復調されベースバンド信号に変換される。乗
算器１０４および１０５の出力は、それぞれローパスフ
ィルタ１０６および１０７を通ってＡ／Ｄ変換器１０８
および１０９においてサンプルされ、ディジタル信号に
変換される。ＡＧＣ回路１０２は、Ａ／Ｄ変換器１０８
および１０９のダイナミックレンジを小さく抑える働き
をする。Ａ／Ｄ変換器１０８の出力はＩ信号バッファ１
２１と相関器１１０に入力され、Ａ／Ｄ変換器１０９の
出力はＱ信号バッファ１２２と相関器１１１に入力され
る。
ある。図１において、入力端子１０１より入力された受
信信号は、ＡＧＣ回路１０２により増幅される。ＡＧＣ
回路１０２の出力は、乗算器１０４および１０５におい
て、局部発信器１０３より発生された搬送波と乗算する
ことにより復調されベースバンド信号に変換される。乗
算器１０４および１０５の出力は、それぞれローパスフ
ィルタ１０６および１０７を通ってＡ／Ｄ変換器１０８
および１０９においてサンプルされ、ディジタル信号に
変換される。ＡＧＣ回路１０２は、Ａ／Ｄ変換器１０８
および１０９のダイナミックレンジを小さく抑える働き
をする。Ａ／Ｄ変換器１０８の出力はＩ信号バッファ１
２１と相関器１１０に入力され、Ａ／Ｄ変換器１０９の
出力はＱ信号バッファ１２２と相関器１１１に入力され
る。
【０００７】図２に送信器から送出されるＴＤＭＡ信号
のバースト構成を示す。図２の同期信号部のデータと同
じデータのＩ軸・Ｑ軸同期信号が、相関器１１０、１１
１の入力端子１１２、１１３から入力される。相関器１
１０においては、入力端子１１２より入力されるＩ軸同
期信号との相関がとられる。相関器１１１においては入
力端子１１３より入力されるＱ軸同期信号との相関がと
られる。相関器１１０および１１１の出力は、２乗回路
１１４および１１５において２乗され、その後加算器１
１６において加算される。加算器１１６の出力は、受信
信号のバースト同期がとれたとき大きな値を持つので、
検出器１１８は、加算器１１６の出力を入力端子１１７
から入力されるスレッショールド値と比較し、同期点を
検出する。検出器１１８の出力は、タイミングコントロ
ーラ１１９に入力され、タイミングコントローラ１１９
は、ビットクロックとバースト制御信号を出力する。ビ
ットクロックは、Ａ／Ｄ変換器１０８および１０９にサ
ンプルタイミングとして供給されると同時にＡＮＤゲー
ト１２０に入力される。バースト制御信号はＡＮＤゲー
ト１２０に入力されると同時にＡＧＣ回路１０２にも入
力される。
のバースト構成を示す。図２の同期信号部のデータと同
じデータのＩ軸・Ｑ軸同期信号が、相関器１１０、１１
１の入力端子１１２、１１３から入力される。相関器１
１０においては、入力端子１１２より入力されるＩ軸同
期信号との相関がとられる。相関器１１１においては入
力端子１１３より入力されるＱ軸同期信号との相関がと
られる。相関器１１０および１１１の出力は、２乗回路
１１４および１１５において２乗され、その後加算器１
１６において加算される。加算器１１６の出力は、受信
信号のバースト同期がとれたとき大きな値を持つので、
検出器１１８は、加算器１１６の出力を入力端子１１７
から入力されるスレッショールド値と比較し、同期点を
検出する。検出器１１８の出力は、タイミングコントロ
ーラ１１９に入力され、タイミングコントローラ１１９
は、ビットクロックとバースト制御信号を出力する。ビ
ットクロックは、Ａ／Ｄ変換器１０８および１０９にサ
ンプルタイミングとして供給されると同時にＡＮＤゲー
ト１２０に入力される。バースト制御信号はＡＮＤゲー
ト１２０に入力されると同時にＡＧＣ回路１０２にも入
力される。
【０００８】図３に、ビットクロック、バースト制御信
号、ＡＮＤゲート１２０の出力の関係を示す。ＡＮＤゲ
ート１２０の出力はＩ信号バッファ１２１とＱ信号バッ
ファ１２２に供給され、これら信号バッファ１２１と１
２２は、受信信号のうち必要な自己用のＴＤＭＡバース
ト信号が存在する部分だけを抽出し、その抽出した信号
を符号間干渉などを除去する等化器１２３に出力する。
号、ＡＮＤゲート１２０の出力の関係を示す。ＡＮＤゲ
ート１２０の出力はＩ信号バッファ１２１とＱ信号バッ
ファ１２２に供給され、これら信号バッファ１２１と１
２２は、受信信号のうち必要な自己用のＴＤＭＡバース
ト信号が存在する部分だけを抽出し、その抽出した信号
を符号間干渉などを除去する等化器１２３に出力する。
【０００９】図４は図１におけるＡＧＣ回路の構成例で
ある。図４において、入力端子１０１より入力された信
号は、増幅器２０１において増幅され、乗算器１０４お
よび１０５に出力されるとともに積分回路２０２にも入
力され、積分回路２０２では平均電力が計算される。積
分回路２０２の出力は、保持回路２０３とスイッチ２０
４に接続される。増幅器２０１の利得は、端子２０５か
らの入力信号により、増幅器２０１の出力の電力が一定
になるように変化させられる。端子２０５は、スイッチ
２０４に接続され、タイミングコントローラ１１９より
入力されたバースト制御信号が、ＯＮの間はＢ側に、Ｏ
ＦＦの間はＡ側に接続される。すなわち、希望するバー
ストを受信している間は２０１の利得即ちＡＧＣ回路の
利得が一定で変化しないようにするのである。
ある。図４において、入力端子１０１より入力された信
号は、増幅器２０１において増幅され、乗算器１０４お
よび１０５に出力されるとともに積分回路２０２にも入
力され、積分回路２０２では平均電力が計算される。積
分回路２０２の出力は、保持回路２０３とスイッチ２０
４に接続される。増幅器２０１の利得は、端子２０５か
らの入力信号により、増幅器２０１の出力の電力が一定
になるように変化させられる。端子２０５は、スイッチ
２０４に接続され、タイミングコントローラ１１９より
入力されたバースト制御信号が、ＯＮの間はＢ側に、Ｏ
ＦＦの間はＡ側に接続される。すなわち、希望するバー
ストを受信している間は２０１の利得即ちＡＧＣ回路の
利得が一定で変化しないようにするのである。
【００１０】
【発明の効果】以上詳細に説明したように、本発明では
、ＴＤＭＡ信号の１バースト区間内ではＡＧＣ回路の利
得が変化しないようにしたので、後段に接続する等化器
に悪影響を与えないＴＤＭＡ信号受信器が実現できる。
、ＴＤＭＡ信号の１バースト区間内ではＡＧＣ回路の利
得が変化しないようにしたので、後段に接続する等化器
に悪影響を与えないＴＤＭＡ信号受信器が実現できる。
【図１】図１は本発明の実施例の示すブロック図
【図２
】図２はＴＤＭＡ信号のバースト構成を示す図
】図２はＴＤＭＡ信号のバースト構成を示す図
【図３】
図３はタイミング信号の説明図
図３はタイミング信号の説明図
【図４】図４は図１にお
けるＡＧＣ回路の構成図
けるＡＧＣ回路の構成図
１０２ 自動利得制御（ＡＧＣ）回路１０４
乗算器 １０５ 乗算器 １０６ ローパスフィルタ １０７ ローパスフィルタ １０８ Ａ／Ｄ変換器 １０９ Ａ／Ｄ変換器 １１０ 相関器 １１１ 相関器 １１４ ２乗回路 １１５ ２乗回路 １１６ 加算器 １１８ 検出器 １１９ タイミングコントローラ１２０
ＡＮＤゲート １２１ Ｉ信号バッファ １２２ Ｑ信号バッファ １２３ 等化器
乗算器 １０５ 乗算器 １０６ ローパスフィルタ １０７ ローパスフィルタ １０８ Ａ／Ｄ変換器 １０９ Ａ／Ｄ変換器 １１０ 相関器 １１１ 相関器 １１４ ２乗回路 １１５ ２乗回路 １１６ 加算器 １１８ 検出器 １１９ タイミングコントローラ１２０
ＡＮＤゲート １２１ Ｉ信号バッファ １２２ Ｑ信号バッファ １２３ 等化器
Claims (1)
- 【請求項１】 自動利得制御回路と、自己用のバース
ト信号の区間を示すバースト制御信号を作成する手段と
、前記自動利得制御回路の後段に設けたものであって伝
送路で生じた符号間干渉を除去する等化器と、を含むＴ
ＤＭＡ信号受信器において、前記自動利得制御回路は、
増幅器（２０１）と当該増幅器の出力の平均電力を測定
する手段（２０２）とを有し、当該平均電力値に応じて
前記増幅器の利得が制御され、当該自動利得制御回路の
出力電力が一定になるように機能するものであり、更に
、前記自動利得制御回路は、前記バースト制御信号に制
御されて、前記利得をＴＤＭＡ信号の１バースト区間内
では変更しないで一定とする手段（２０３、２０４）を
有することを特徴とするＴＤＭＡ信号受信器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13507691A JPH04360320A (ja) | 1991-06-06 | 1991-06-06 | Ｔｄｍａ信号受信器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13507691A JPH04360320A (ja) | 1991-06-06 | 1991-06-06 | Ｔｄｍａ信号受信器 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04360320A true JPH04360320A (ja) | 1992-12-14 |
Family
ID=15143282
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13507691A Pending JPH04360320A (ja) | 1991-06-06 | 1991-06-06 | Ｔｄｍａ信号受信器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04360320A (ja) |
-
1991
- 1991-06-06 JP JP13507691A patent/JPH04360320A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0316349A (ja) | 自動利得制御方式 | |
| JPS6147454B2 (ja) | ||
| JPS6251319A (ja) | モデム受信機における利得調節方法 | |
| US5896424A (en) | Interference radio wave elimination device and interference radio wave elimination method | |
| JPH06132994A (ja) | タイミング抽出装置 | |
| JPH04360320A (ja) | Ｔｄｍａ信号受信器 | |
| JP3250401B2 (ja) | 受信機 | |
| AU675973B2 (en) | The apparatus for adjusting the efficiency of electric poweramplification | |
| JP2500578B2 (ja) | バ―スト信号用ａｇｃ回路 | |
| JPH08288881A (ja) | 自動利得制御方式 | |
| JP2993097B2 (ja) | 自動利得制御方式 | |
| JP3114409B2 (ja) | マルチキャリア変調方式用受信機 | |
| JP3479369B2 (ja) | ノイズ除去機能を持つ受信装置 | |
| JPH0918533A (ja) | バースト信号用ａｇｃ回路 | |
| JPH07303126A (ja) | 受信装置 | |
| JPS58197935A (ja) | スペクトラム拡散受信装置 | |
| JPH0456525A (ja) | 適応型受信機 | |
| JPH03181214A (ja) | 自動利得制御回路 | |
| JP2743725B2 (ja) | 無線送信装置 | |
| JPH03280727A (ja) | 送信電力制御方式 | |
| JPH06334629A (ja) | 周波数ホッピング通信における受信装置 | |
| JPS6180933A (ja) | 復調回路 | |
| JPH0783291B2 (ja) | 相関器 | |
| JPH07326987A (ja) | スペクトラム拡散無線通信方式の受信装置 | |
| JPS62122350A (ja) | タイミング回路 |