JP2003509910A - Ｑａｍ復調器内の二重自動利得制御 - Google Patents

Ｑａｍ復調器内の二重自動利得制御

Info

Publication number
JP2003509910A
JP2003509910A JP2001522738A JP2001522738A JP2003509910A JP 2003509910 A JP2003509910 A JP 2003509910A JP 2001522738 A JP2001522738 A JP 2001522738A JP 2001522738 A JP2001522738 A JP 2001522738A JP 2003509910 A JP2003509910 A JP 2003509910A
Authority
JP
Japan
Prior art keywords
signal
circuit
demodulator
electrically coupled
qam
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2001522738A
Other languages
English (en)
Inventor
マーレジ，カレッド
ハマン，エマニュエル
デモル，アマウリー
レビイ，ヤニック
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Atmel Corp
Original Assignee
Atmel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Atmel Corp filed Critical Atmel Corp
Publication of JP2003509910A publication Critical patent/JP2003509910A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/32—Carrier systems characterised by combinations of two or more of the types covered by groups H04L27/02, H04L27/10, H04L27/18 or H04L27/26
    • H04L27/34—Amplitude- and phase-modulated carrier systems, e.g. quadrature-amplitude modulated carrier systems
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0056—Systems characterized by the type of code used
    • H04L1/0071—Use of interleaving
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0056—Systems characterized by the type of code used
    • H04L1/0057—Block codes
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/32—Carrier systems characterised by combinations of two or more of the types covered by groups H04L27/02, H04L27/10, H04L27/18 or H04L27/26
    • H04L27/34—Amplitude- and phase-modulated carrier systems, e.g. quadrature-amplitude modulated carrier systems
    • H04L27/38—Demodulator circuits; Receiver circuits
    • H04L27/3809—Amplitude regulation arrangements
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/32—Carrier systems characterised by combinations of two or more of the types covered by groups H04L27/02, H04L27/10, H04L27/18 or H04L27/26
    • H04L27/34—Amplitude- and phase-modulated carrier systems, e.g. quadrature-amplitude modulated carrier systems
    • H04L27/38—Demodulator circuits; Receiver circuits
    • H04L27/3818—Demodulator circuits; Receiver circuits using coherent demodulation, i.e. using one or more nominally phase synchronous carriers
    • H04L27/3827—Demodulator circuits; Receiver circuits using coherent demodulation, i.e. using one or more nominally phase synchronous carriers in which the carrier is recovered using only the demodulated baseband signals
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/32—Carrier systems characterised by combinations of two or more of the types covered by groups H04L27/02, H04L27/10, H04L27/18 or H04L27/26
    • H04L27/34—Amplitude- and phase-modulated carrier systems, e.g. quadrature-amplitude modulated carrier systems
    • H04L27/38—Demodulator circuits; Receiver circuits
    • H04L27/3845—Demodulator circuits; Receiver circuits using non - coherent demodulation, i.e. not using a phase synchronous carrier
    • H04L27/3854—Demodulator circuits; Receiver circuits using non - coherent demodulation, i.e. not using a phase synchronous carrier using a non - coherent carrier, including systems with baseband correction for phase or frequency offset
    • H04L27/3872—Compensation for phase rotation in the demodulated signal
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/0016—Arrangements for synchronising receiver with transmitter correction of synchronization errors
    • H04L7/002—Arrangements for synchronising receiver with transmitter correction of synchronization errors correction by interpolation
    • H04L7/0029—Arrangements for synchronising receiver with transmitter correction of synchronization errors correction by interpolation interpolation of received data signal
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/0054—Detection of the synchronisation error by features other than the received signal transition
    • H04L7/0058—Detection of the synchronisation error by features other than the received signal transition detection of error based on equalizer tap values
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/0014—Carrier regulation
    • H04L2027/0024—Carrier regulation at the receiver end
    • H04L2027/0026—Correction of carrier offset
    • H04L2027/0032—Correction of carrier offset at baseband and passband
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/0014—Carrier regulation
    • H04L2027/0024—Carrier regulation at the receiver end
    • H04L2027/0026—Correction of carrier offset
    • H04L2027/0036—Correction of carrier offset using a recovered symbol clock
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/0014—Carrier regulation
    • H04L2027/0024—Carrier regulation at the receiver end
    • H04L2027/0026—Correction of carrier offset
    • H04L2027/0038—Correction of carrier offset using an equaliser
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/0014—Carrier regulation
    • H04L2027/0044—Control loops for carrier regulation
    • H04L2027/0053—Closed loops
    • H04L2027/0055—Closed loops single phase
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/0014—Carrier regulation
    • H04L2027/0044—Control loops for carrier regulation
    • H04L2027/0053—Closed loops
    • H04L2027/0057—Closed loops quadrature phase
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/0014—Carrier regulation
    • H04L2027/0044—Control loops for carrier regulation
    • H04L2027/0071—Control of loops
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/0014—Carrier regulation
    • H04L2027/0044—Control loops for carrier regulation
    • H04L2027/0071—Control of loops
    • H04L2027/0079—Switching between loops
    • H04L2027/0081—Switching between loops between loops of different bandwidths

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
  • Control Of Amplification And Gain Control (AREA)
  • Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)

Abstract

(57)【要約】 ＱＡＭ復調器（９９）であって、受信信号の関数である第１の信号（９４）を出力する第１の自動利得制御回路（１０）を有し、第１の信号はＡ／Ｄ変換器（２５）の入力を与える増幅器の利得制御に用いられ、前記ＱＡＭ復調器（９９）はさらに、フィルタリング後のＱＡＭ回路から引出された第２の信号を出力する第２の自動利得制御器（２０）を有し、第２の信号は受信フィルタ（４０）を通って等化器（４５）に入る信号を生成するデジタル乗算器（２１０）の利得制御に用いられる。二重自動利得制御回路（１０、２０）は受信フィルタ（４０）の前と後とに置かれ、それは隣接チャネル内の信号によって生じる非直線性に対してのよりよい抵抗を可能にする。加えて、二重自動利得制御回路によって信号の増幅レベルが復調器の前で限定可能であり、信号の歪みが防がれ、デジタル利得でもって内部で正しいレベルに設定され得る。また、アナログ回路へのＱＡＭフィードバックがないため、Ａ／Ｄ変換器（２５）の飽和が存在しない。このアーキテクチャは可変レート伝送方式で特に有効である。

Description

【発明の詳細な説明】
【０００１】
【技術分野】
この発明は、ＱＡＭ方式に従って変調される信号を復調するための直交振幅変
調（ＱＡＭ）型復調器に関する。
【０００２】
【背景技術】
直交振幅変調（ＱＡＭ）は、互いから独立して発生する２つのベースバンド信
号を２つの直交搬送波でもってそれぞれ変調し結果として生じる信号を加える振
幅変調によってＱＡＭ信号を生成する、中間周波数（ＩＦ）変調方式である。Ｑ
ＡＭ変調は、デジタル情報を便宜的な周波数帯域へと変調するために用いられる
。これは、信号が占有するスペクトル帯域を送信線の通過帯域に一致させ、信号
の周波数分割多重化を可能にするか、またはより小さなアンテナによる信号の放
射を可能にすることであり得る。ＱＡＭは、同軸ＴＶネットワーク、光同軸ハイ
ブリット送信方式（Hybrid Fiber Coaxial）（ＨＦＣ）ＴＶネットワーク、およ
びマイクロ波マルチポート配信ワイヤレスシステム（ＭＭＤＳ）ＴＶネットワー
ク上でのデジタルＴＶ信号の送信のために、デジタル画像放送（ＤＶＢ）、デジ
タルオーディオビジュアル審議会（ＤＡＶＩＣ）、およびマルチメディアケーブ
ルネットワークシステム（ＭＣＮＳ）標準化団体によって採り入れられてきた。
【０００３】 ＱＡＭ変調方式は、２、４、５、６、７、８、９、および１０Ｍｂｉｔ／ｓ／
ＭＨｚを提供する可変のレベル数（４、１６、３２、６４、１２８、２５６、５
１２、１０２４）とともに存在する。これはアメリカの６ＭＨｚ ＣＡＴＶチャ
ンネルにおいては最大約４２Ｍｂｉｔ／ｓ（ＱＡＭ−２５６）を提供し、８ＭＨ
ｚヨーロッパのＣＡＴＶチャンネルにおいては最大約５６Ｍｂｉｔ／ｓを提供す
る。これは、単一のアナログＴＶプログラムに等しい帯域幅上で送信される１０
ＰＡＬまたはＳＥＣＡＭ ＴＶチャンネルに相当し、約２から３の高精細度テレ
ビ（ＨＤＴＶ）プログラムに相当する。オーディオおよびビデオストリームはデ
ジタル方式で符号化され、マッピングされてから１８８バイトから成るＭＰＥＧ
２移送ストリームパケットになる。
【０００４】 ビットストリームは分解されてｎビットパケットになる。パケットの各々がマ
ッピングされて２つの成分ＩおよびＱによって示されるＱＡＭシンボルになる（
たとえば、ｎ＝４ビットがマッピングされて１つの１６−ＱＡＭシンボルになり
、ｎ＝８ビットがマッピングされて１つの２５６−ＱＡＭシンボルになる）。Ｉ
成分とＱ成分とは、正弦波および余弦波（搬送波）を用いてフィルタされて変調
され単一無線周波数（ＲＦ）スペクトルになる。Ｉ成分とＱ成分とは通例、同相
および直交座標でとられ得る離散値を示すコンスタレーションとして示される。
送信された信号ｓ（ｔ）は以下の式によって与えられる： Ｓ（ｔ）＝Ｉｃｏｓ（２πｆ0ｔ）−Ｑｓｉｎ（２πｆ0ｔ） 式中、ｆ0はＲＦ信号の中心周波数である。Ｉ成分とＱ成分とは通例、送信機と
受信機とにおいて２乗余弦フィルタリングを用いるフィルタされた波形である。
したがって、結果して生じるＲＦスペクトルはｆ0のまわりに集中し、Ｒ（１＋
α）の帯域幅を有し、式中、Ｒはシンボル送信レートであり、αは２乗余弦フィ
ルタのロールオフファクタである。シンボル送信レートは送信ビットレートの１
／ｎである。というのも、ｎビットが時間単位１／Ｒ当り１つのＱＡＭシンボル
へとマッピングされるためである。
【０００５】 被変調搬送波からベースバンド信号を回復するために、送信線の受信端部で復
調器を用いる。受信機は信号を受取る入力増幅器の利得を制御し、信号のシンボ
ル周波数を回復し、ＲＦ信号の搬送波周波数を回復しなければならない。これら
の主な機能の後、送信されたＱＡＭシンボルと送信において加えられたノイズと
の和であるＩ／Ｑコンスタレーションである点が受取られる。次に受信機はＱＡ
Ｍシンボル間の距離の半分のところにある線に基づいてしきい値判断を行なって
、送られた確率が最も高いＱＡＭシンボルを決定する。このシンボルから、変調
器と同じマッピングを用いてビットがアンマップ(unmap)される。通例、次にビ
ットは順方向エラー復号器を通り、これは、実際に送信されたＱＡＭシンボル上
に誤った判断がなされていればこれを訂正する。順方向エラー復号器は通例デ−
インターリーバを含み、その役割は、バーストで起こり得て分散させなければ訂
正がより困難であろうエラーを、分散させることである。
【０００６】 一般に、変調された信号を送信する際には送信経路または他の要因による受信
信号の減衰を補償するために、復調器で受信された信号を好適な増幅率で増幅し
てきた。したがって、信号の増幅を制御して信号の受取られたレベルを制御する
ことが必要である。信号のレベルを制御するために、復調器を提供する増幅器の
利得を制御する自動利得制御（ＡＧＣ）回路がしばしば用いられる。たとえば、
Ｓａｔｏへの米国特許第５，７２９，１７３号は、抑圧されたパイロット信号を
有するＱＡＭ信号を受取るためのＱＡＭ復調器を開示する。（パイロットはＶＳ
Ｂ変調に存在するが、ＱＡＭ変調ではパイロットは必要とされず、一般的にはそ
れらを用いない。）復調器は増幅率コントローラを含み、ここでは受信信号のサ
ンプリングタイミングの制御とは別に増幅率の制御が行なわれる。また、ウェン
ダー（Wender）への米国特許第５，７６１，２５１号は、ＱＡＭ変調のためのＤ
Ｃオフセット訂正と、ＱＡＭ変調のための自動利得制御との両者を達成するため
の回路構成を開示する。先行技術の設計の多くでは、自動利得制御（ＡＧＣ）回
路はＱＡＭ信号のみに基づくがそれは他のアナログ回路へのフィードバックを備
える。これにより、復調器の入力で用いられるアナログ−デジタル変換器回路の
飽和という問題が生じるおそれがある。代替的には、他の先行技術の設計は全入
力信号のみに基づくＡＧＣ回路を用いる。しかし、これは、復調器に入力される
前に入力信号が隣接チャネルから完全にフィルタされていなければならないこと
を必要とする。
【０００７】 この発明の目的は、増幅器の非直線性およびＡ／Ｄ飽和によって引き起こされ
る信号の歪みを防ぐために復調器の前と、ＱＡＭ信号のレベルをデジタル利得で
もって正しいレベルに適合させるために復調器内との両方に、利得制御を設ける
ＱＡＭ復調器を提供することである。
【０００８】 この発明のさらなる目的は、利得制御が隣接チャネルに関して独立し、したが
って入力信号のシンボルレートに関しても独立した、ＱＡＭ復調器を提供するこ
とである。
【０００９】 この発明のさらなる目的は、Ａ／Ｄ変換器を飽和させない利得制御を備えるＱ
ＡＭ復調器を提供することである。
【００１０】
【発明の概要】
上述の目的は、ＱＡＭ復調器であって、 受信信号の関数である第１の信号を出力する第１の自動利得制御回路を有し、
第１の信号を用いて、Ａ／Ｄ変換器の入力を提供する増幅器の利得が制御され、
さらに、 フィルタリングの後ＱＡＭ信号から引出された第２の信号を出力する第２の自
動利得制御回路を有する、ＱＡＭ復調器によって達成される。
【００１１】 第２の信号は、受信フィルタによって等化器に送られる信号を生成するデジタ
ル乗算器の利得を制御する。受信フィルタの前と後とにある二重自動利得制御回
路は、隣接チャネル内の信号によって引き起こされる非直線性に対するよりよい
抵抗を可能にする。
【００１２】 第１の自動利得制御（ＡＧＣ）回路は、所望のスペクトルを含むが復調器に入
る前に完全にフィルタして除外されなかった隣接チャネルも含むＡ／Ｄ変換器に
入る信号の全体の電力を制御する。このことにより、Ａ／Ｄ変換器の最大範囲が
使用可能になり、ＡＧＣフィードバックのためにアナログ飽和が起こり得ないこ
とが確実となる。第２のＡＧＣ回路は受信フィルタの後に置かれるため、信号そ
のものが考慮されるだけでよい。第２のＡＧＣ回路は内部の増幅レベルをＱＡＭ
信号レベルの正確なしきい値判断に適合させ、第１のＡＧＣ回路内に隣接チャネ
ルが存在することによって引き起こされる減衰を補償する。
【００１３】
【発明の実施の最良の態様】 図１を参照して、この発明のＱＡＭ変調器９９は典型的にはネットワークイン
ターフェイスユニット９２の一部として用いられる。ネットワークインターフェ
イスユニット９２は、ケーブルネットワークからの受信信号９５とデマルチプレ
クサの入力信号９３との間のインターフェイスブロックとして定義される。ケー
ブルネットワークからの信号９５はチューナ９６に入力される。チューナはその
入力で４７ＭＨｚから８６２ＭＨｚの範囲の周波数を受け入れ、選択された周波
数を中間周波数（ＩＦ）へとダウンコンバートする。このＩＦ周波数は地理的な
場所に関係するチャネル帯域幅に依存する。たとえば、ＮＴＳＣ、ＵＳＡ、およ
びＪＡＰＡＮはＩＦが４４ＭＨｚ付近の６ＭＨｚチャネルを有し、一方でＰＡＬ
／ＳＥＣＡＭおよびＥＵＲＯＰＥはＩＦが３６ＭＨｚ付近の８ＭＨｚチャネルを
有する。チューナの出力が表面音響波（ＳＡＷ）フィルタ９７に入力され、ＩＦ
周波数はＳＡＷフィルタ中心周波数に等しい。ＳＡＷフィルタ９７の出力が増幅
器９８に送られ、それはＳＡＷフィルタ減衰を補償するために用いられ、次に増
幅器９８の出力がＱＡＭ復調器９９に送られる。増幅器９８もまたＱＡＭ復調器
９９の自動利得制御信号９４が制御する可変の利得を有し得る。ラジオリンク、
ワイヤレスローカルループ、または屋内ネットワーク等の、ＱＡＭまたはＱＰＳ
Ｋ復調を用いる種々の他のデジタル送信システムでＱＡＭ復調器９９を用いるこ
ともまた可能である。
【００１４】 図２を参照して、この発明のＱＡＭ復調器９９は、ＩＦ入力信号１２を受取る
アナログ−デジタル（Ａ／Ｄ）変換器２５を含む。Ａ−Ｄ変換器２５はＩＦ信号
１２をサンプリングし、ＩＦ信号１２の中心周波数Ｆ0付近のデジタルスペクト
ルを生成する。Ａ／Ｄ変換器２５の出力信号１４が、ダイレクトデジタルシンセ
サイザ３０を含むベースバンド変換回路に送られ、ＩＦ信号がベースバンド信号
に変換される。Ａ／Ｄ変換器２５の出力信号１４はまた第１の自動利得制御回路
（ＡＧＣ１）１０にも送られ、Ａ／Ｄ変換器２５の入力信号１２のアナログ利得
が制御される。
【００１５】 信号成分Ｉ（同相）とＱ（直角位相）とを有するベースバンド信号へと信号を
変換した後、ベースバンド信号はタイミング回復回路３５に送られ、それを用い
て、入ってくる信号のシンボルに復調器回路のタイミングを同期させる。以下で
さらに説明されるように、タイミング回復回路３５は入力信号のサンプリングの
ために連続可変の補間フィルタを用い、これによって非常に大きな範囲のシンボ
ルレートが回路によって回復され得る。次に信号は、第２の自動利得制御（ＡＧ
Ｃ２）回路２０の部分であるデジタル乗算器２１０に送られる。次に信号は受信
フィルタ４０を通り、次に等化器４５に到達する。ＡＧＣ２回路２０はデジタル
ＡＧＣ回路であり、等化器４５の入力で信号レベルの微調整を行なう。受信フィ
ルタ４０が隣接チャネルをフィルタして除外したため、デジタルＡＧＣ回路２０
は信号そのものを考慮に入れるだけであり、したがって、隣接チャネルのために
入力電力を減じたかもしれないアナログＡＧＣ１回路１０をデジタル方式で補償
する。受信フィルタ４０は、０．１１から０．３０のロールオフファクタを支持
する平方根２乗余弦タイプであり、それはタイミング回復回路出力信号を受け入
れ４３ｄＢより高い帯域外除去を保証する。このかなりの除去によって、隣接チ
ャネルに対するネットワークインターフェイスユニットのバックオフマージンが
増大される。等化器４５は、不所望な振幅周波数または位相周波数応答等の、ネ
ットワーク上で生じる異なった損傷を補償する。２つの等化器構造が選択可能で
ある、すなわち、それらは選択可能な中心タップ位置のトランスバーサルまたは
判断フィードバックである。
【００１６】 等化器４５の出力信号は搬送波回復回路５０に送られ、搬送波信号が回復され
る。搬送波回復回路５０は、シンボルレートの１２パーセントもの周波数オフセ
ットの捕そくおよびトラッキングを可能にする。回復された周波数オフセットは
Ｉ２Ｃインターフェイスを通して監視され得る。この情報を用いてチューナまた
は復調器周波数を再調整することができ、これによって信号のフィルタリング劣
化を減じることができ、このことはビットエラーレートを改善する手助けとなる
。搬送波回復回路５０の出力信号５２はシンボル判断回路５５に送られ、それは
またデジタルＡＧＣ２回路２０内のパワーコンパレータ回路２３０とデジタルル
ープフィルタ２２０とに送られ、乗算器２１０に利得制御信号２２５が提供され
る。シンボル判断回路５５内では、信号がシンボルしきい値検出器に送られ、次
に差動復号器に送られ、最後にＤＶＢまたはＤＡＶＩＣデ−マッパへと送られ、
それは回復されたビットストリーム５７を生成し、それはフォワードエラーコレ
クション回路６０に送られる。シンボル判断回路の出力５７はまたパワーコンパ
レータ回路２３０にも送られる。
【００１７】 フォワードエラーコレクション（ＦＥＣ）回路６０はまずフレーム同期化６１
を行ない、ビットストリームが出力で２０４バイトのパケットへと分解される。
次にパケットはデ−インターリーバおよびリード−ソロモン（ＲＳ）復号器６５
に送られ、パケットはデ−インターリーブされ、次にＲＳ復号器によって１パケ
ット当り最大８エラー（バイト）の訂正が行なわれる。ＲＳ復号器はまた、もし
あれば、訂正されていないパケットと、パケット内の訂正されたバイトの位置と
に関する他の情報を提供する。インターリーバのために２つの深さ、つまり１２
（ＤＶＢ／ＤＡＶＩＣ）と１７とが選択され得る。深さ１７はインパルス雑音に
対するシステムの強さを増大させるが、信号がモニタで同じ値でインターリーブ
されたことを前提とする。ＲＳ復号の後、エネルギ拡散除去のためにパケットは
デスクランブルされる。ＦＥＣ回路６０のデータ出力９３はＭＰＥＧ２トランス
ポートシステム（ＴＳ）パケットからなり、それは復調器９９の出力である。加
えて、ビットエラーレート信号６８、６９が二重ビットエラーレート推定器回路
７０に送信され、それはエラーコレクションおよびフレームパターン認識に基づ
いて低ビットエラーレートと高ビットエラーレートとを推定し、ビットエラーレ
ート信号７２を生成する。
【００１８】 上述のように、二重自動利得制御（ＡＧＣ）回路は受信フィルタの前と後とに
置かれて受信信号のレベルが制御される。第１のＡＧＣ回路１０は、Ａ／Ｄ変換
器の入力信号のアナログ利得を制御する。図３を参照して、Ａ／Ｄ変換器２５の
出力信号１４がＡＧＣ１ １０のパワー推定回路１１０に送られ、受信信号１４
の信号レベルが推定され、これと予め定められた信号レベルとが比較される。パ
ワー推定回路１１０は、信号１４を方形波に変換してコンパレータ１４０へと入
力するための方形モジュール１３０を含む。コンパレータ１４０は、入力信号を
予め定められた基準電圧またはコンパレータしきい電圧と比較し、入力信号のレ
ベルがコンパレータしきい電圧のレベルと一致すると出力信号を生成する。コン
パレータしきい電圧または基準電圧は、修正回路１２０によって適合され得る。
修正回路１２０は隣接チャネル１２５からの信号の存在を監視し、対応するよう
に基準電圧を適合させる。加えて、飽和カウンタの検出１１５によって、Ａ／Ｄ
変換器にいずれかの飽和が存在するかどうかが検出され、存在する場合には信号
が修正回路１２０へと送られ、基準電圧が調整されて飽和が取り除かれる。信号
がコンパレータ１４０を通った後、パワー推定器回路１１０の出力信号はデジタ
ルループフィルタ１５０に送られ、それは搬送波周波数成分と高調波とを信号か
ら除去し、信号の元の変調周波数を通過させる。デジタルループフィルタ１５０
は、非直線性を制限するために増幅器の最大利得構成を設定する構成信号１５２
を受取る。デジタルループフィルタ１５０の出力信号１６２がパルス幅被変調（
ＰＷＭ）信号１６０に変換され、それはＲＣフィルタ１７０に送られ、Ａ／Ｄ変
換器の増幅器のアナログ利得を制御する信号１６７が生成される。デジタルルー
プフィルタの別の出力が、デジタルループフィルタの利得値を監視するための信
号１５５を提供する。デジタルループ制御がパワー推定値を推定するため、アナ
ログ利得を制御するＰＷＭ信号は非常に安定した制御を発生させる。
【００１９】 第２のＡＧＣ回路２０は受信フィルタ４０の後に置かれるため、ＱＡＭ信号そ
れ自体の受取られた電力のみを考慮するだけでよく、それは内部の増幅レベルを
しきい値判断の前の正しいレベルに適合させる。第２のＡＧＣ回路２０は、隣接
チャネルの存在によって生じる第１のＡＧＣ回路１０の減衰を補償し、また信号
レベルをＱＡＭ信号の判断しきい値レベルにぴったりと適合させる。図４を参照
して、タイミング回復回路の出力信号４２が第２のＡＧＣ回路２０のデジタル乗
算器２１０に送られる。デジタル乗算器２１０は信号を乗じ、上述のように、次
にそれは受信フィルタ４０、等化器４５、および搬送波回復回路５０に送られる
。搬送波回復回路５０の出力は第２のＡＧＣ回路２０のパワーコンパレータ回路
２３０にフィードバックされ、それは搬送波回復回路からの出力信号５２を１組
のＱＡＭ値と比較する。デジタルループフィルタ２２０はエラー信号があればそ
れらをいずれもフィルタして除外し、利得制御信号２２５をデジタル乗算器２１
０に提供する。加えて、利得の量を監視するために、デジタルループフィルタか
ら信号２２７が提供され得る。
【００２０】 図５と図６とを参照して、上述のダイレクトデジタルシンセサイザ（ＤＤＳ）
３０は、受信機の大きな周波数オフセットの場合でさえも、Ａ／Ｄ変換器２５か
らの信号１４が受信フィルタ４０の帯域幅内に入るようにそれをデジタル方式で
同調させ、入力信号が用いる周波数値にさらなる融通性をもたせる。中間周波数
（ＩＦ）からベースバンド信号への変換は、受信フィルタ帯域幅内で信号をデジ
タル方式で同調させるための、受信フィルタ４０の前の第１のＤＤＳ３０と、タ
イミング回復３５および等化器４５回路の後に信号位相を微同調させるための、
搬送波回復回路５０内の第２のＤＤＳ５４５との組合せを用いることによって達
成される。
【００２１】 図６を参照して、ＩＦ信号１２がＡ／Ｄ変換器２５を通った後、Ａ／Ｄ変換器
の出力デジタル信号１４がＤＤＳ１ ３０の一部である乗算器３０４に送られる
。乗算器３０４はデジタル信号１４をＱＡＭシンボルを形成する２つの並列成分
、Ｉ（同相）およびＱ（直角位相）へと変換する。上述のように、これらの信号
成分は受信フィルタ４０、等化器４５、および搬送波回復回路５０を通って進む
。図５を参照して、搬送波回復回路５０は、搬送波信号を回復してそれをデジタ
ルＡＧＣ２回路２０とシンボル検出回路５５とに送るための周波数オフセット検
出５２５回路と位相オフセット検出５３５回路とを含む。回復された周波数オフ
セットをＩ２Ｃインターフェイスを通して監視することができ、信号上のフィル
タリング劣化を減じしたがってビットエラーレートを改善させるために、その情
報を用いてチューナ周波数を再調整できる。完全な正確性でもって受信フィルタ
４０の前で周波数を回復させるために、この情報を信号５２７としてＤＤＳ１回
路３０へと送ることも可能である。位相検出回路５３５は信号５３７をＤＤＳ２
回路５４５に送る。ＩＦ信号のベースバンド信号へのダウンコンバートを制御す
るような二重ＤＤＳ構造を用いることは、等化および搬送波周波数推定の前に最
大信号エネルギを維持するために、受信フィルタ４０の前で周波数回復が行なわ
れるので周波数回復のためには長いループ周波数ダウンコンバージョンが最適で
あり、一方で、特に信号上の位相雑音の場合には短いループ搬送波位相回復が位
相トラッキングのためには最適であるという点で有利である。
【００２２】 図６を参照して、搬送波回復周波数フィードバック信号５２７がＤＤＳ１回路
３０内の加算器回路３０６へと送られる。加算器回路３０６は周波数フィードバ
ック信号５２７を構成されたＩＦ周波数２７に加え、結果として生じる信号が位
相累算回路３０５に送られ、それは周波数フィードバック信号５２７が決定する
周波数要素を累算する。その信号は、信号を合成する正弦値を含む定数テーブル
３０３に送られる。合成された信号３１６は乗算器３０４へとフィードバックさ
れる。図５を再び参照して、第２のＤＤＳ２回路５４５も、位相検出回路５３５
の出力信号５３７を合成することを除いては、同じ様態で動作する。純粋にデジ
タルの搬送波回復は、電圧制御発振器（ＶＣＯ）を用いる必要性を取り除き、信
号の残留位相雑音および正確性に関してよりよい搬送波回復を提供する。
【００２３】 図７を参照して、タイミング回復回路３５は、入力信号をリサンプリングする
ためにシンボルレート連続的適応補間フィルタ３５２を用いる。ｔ／Ｔs（時間
／サンプリング間隔）の関数として定義される補間関数を用いる先行技術の補間
方法とは対照的に、タイミング回復回路３５で用いられる補間方法はｔ／Ｔi（
時間／補間間隔）の関数として定義される。これにより、補間フィルタリングが
性能と複雑性との点に関してシンボルレートから完全に独立することが可能とな
り、これによりまた隣接チャネルのより良い除去が提供される。というのも、補
間回路は受取られたチャネルの帯域幅外の大部分の信号を除去するためである。
【００２４】 モデム応用での補間の目的は、アナログ−デジタル変換器がレート１／Ｔsで
生成するデジタルサンプルｘ（ｋＴs）３２５を処理して、送信ボーレート１／
Ｔの１／Ｔi倍数を用いて、レート１／Ｔiで「補間値」ｙ（ｋＴi）３６５を作
ることである。
【００２５】 以下は、時間連続フィルタでの補間を説明する。図８を参照すると数学的モデ
ルが示される。それは、アナログインパルス８１４を生成する仮想のデジタル−
アナログ変換器８０２を含み、それに続いて時間連続フィルタｈ（ｔ）８０４、
および時間ｔ＝ｋＴiでのリサンプラ８０６がある。出力補間値８２０は以下に
よって示される。
【００２６】
【数１】
【００２７】 図７を再び参照して、数値制御発振器３５８によってリサンプル時点ｔ＝ｋＴ i が引き出される。数値制御発振器３５８は各々の時間ｍＴsで２つの信号を生成
する。第１の信号３６１はオーバーフロー信号ζであり、これはリサンプル時点
（ｔ＝ｋＴi）が最後のＴs期間の間に起こったことを示す。第２の信号３６２は
、ηＴiが最後のリサンプル時点からの時間を示す、Ｔｉ−部分信号ηである。
【００２８】 数値制御発振器３５８は比率Ｔs／Ｔiを推定する信号Ｗ（ｍ）によって制御さ
れる。実際のモデム応用では、位相エラー推定器またはタイミングエラー検出器
３５４によって駆動されるループフィルタ３５６からＷ（ｍ）が引き出される。
【００２９】 この数学的説明を以下の式で表すことができる。 η（ｍ）＝［η（ｍ−１）−Ｗ（ｍ）］ｍｏｄ−１ η（ｍ−１）−Ｗ（ｍ）＜０ならば、ζ（ｍ）＝１ η（ｍ−１）−Ｗ（ｍ）≧０ならば、ζ（ｍ）＝０ （２） サンプリング期間Ｔsで正規化されたフィルタｈ（ｔ）を用いる先行の補間方
法は、Ｔsベースポイント指標とＴs部分間隔とを導入する。この発明によって用
いられる補間方法では、上の式（１）は、ｈを変数Ｘ・Ｔiの関数として書き換
えられる。関数ｈのこの特性により、補間値レートに関してしたがってボーレー
トに関して補間のタイミングおよび周波数応答を不変とすることができる。これ
を達成するために、サンプリング時点ｍＴsが以下のように表され得ることにま
ず注目されたい。 ｍＴs＝ｌmＴi−η（ｍ）Ｔi η（ｍ）はＮＣＯの直接の出力であり、（ｌm−１）はオーバーフロー（ζ＝１
）の数であり、これは時間ｔ＝ｍＴsまではｔ＝０であるためである。ｌm＝ｌと
なるようにすべてのｍを含む整数間隔Ｉ1を導入することにより、式（１）を以
下のように表すことができる。
【００３０】
【数２】
【００３１】 ｈ（ｔ）は間隔［Ｉ1Ｔi、Ｉ2Ｔi］にわたる有限長インパルス応答であると仮定
すると、式（３）はインデックスｊ＝ｋ−ｌでもって以下のように再構成される
。
【００３２】
【数３】
【００３３】 最後の式は、項ａｊ（ｌＴi）を（Ｉ1＋Ｉ2＋１）だけ合計して遅延することに
よって補間値が計算されることを示し、ａｊ（ｌｔi）は、入力サンプルｘ（ｍ
Ｔs）を係数ｈ［（ｊ＋η（ｍ））Ｔi］で乗じたものの時間間隔［（ｌ−１）Ｔ i 、ｌＴi］にわたる累積値である。
【００３４】 図９を参照して、ａｊは実際にはオーバーフロー信号ζ（ｍ）＝１のときリセ
ットされる乗算器−累算器オペレータ９０８を用いて実現される。数値制御発振
器（ＮＣＯ）９１０が出力する入力η（ｍ）を備える係数計算ブロック９０９か
ら係数ｈ［（ｊ＋η（ｍ））Ｔi］が引き出される。
【００３５】 乗算器−累算器は周波数１／Ｔsで動作し、ａｊの和は周波数１／Ｔiで計算さ
れることが注目される。比率Ｔs／Ｔiが低い場合には、長いＴi期間に多くの乗
算−累算値が処理される。このことにより、Ｔi−補間回路が、Ｔsに関してより
長い時間インパルス応答を有し、サンプリング周波数に関してより狭い周波数帯
域幅を有することが可能となる。
【００３６】 実際的な理由のため、ｈ［（ｊ＋η）Ｔi］は、間隔［０、１］にわたるηの
多項式関数、ｈ［（ｊ＋η）Ｔi］＝Ｐj（η）であってもよい。３次多項式が実
際的な実現のために選ばれた。というのも、これによって計算の複雑さが減らさ
れ、わずか数個の間隔Ｔi（典型的には４から８）でもってインパルス応答ｈ（
ｔ）の非常に優れたパフォーマンスが可能となるためである。特定の形の多項式
を用いてさらに計算の複雑さを減らすこともできる。多項式の次数、形、および
数（Ｉ1＋Ｉ2＋１）が一旦選ばれると、インパルス応答ｈ（ｔ）上のスペクトル
制約を示す費用関数を最小にすることによって多項式のパラメータが計算される
。
【００３７】 先行技術のＴs−補間方法と異なり、係数ｈ［（ｊ＋η（ｍ））Ｔi］を計算す
るために用いられる変数ηは、さらなる計算と近似とのいずれも必要としないこ
ともまた注目される。
【００３８】 図１０を参照して、上述の搬送波回復回路５０は、位相雑音推定回路５０６と
相加性雑音推定回路５０７とを含み、それはＱＡＭ復調器から見た残留位相雑音
および相加性雑音の推定値を生成する。この推定値によって、ユーザは搬送波ル
ープ帯域幅を最適化することができ、位相雑音と相加性雑音との間の最良のトレ
ードオフが達成される。受取られたＱＡＭシンボル５０４はシンボル検出または
判断ブロック５０８に送られる。受取られたＱＡＭシンボル５０４は、存在し得
る送信ＱＡＭシンボルまでの距離に関して近いＩ／Ｑ座標内の点であるが、雑音
のために異なっている。シンボル検出ブロック５０８は、受取られたＱＡＭシン
ボルと存在し得る送信ＱＡＭシンボル（しきい値シンボル）との間の最短距離を
探すことによって、最も可能性の高い送信ＱＡＭシンボルを判断する。このよう
にして、シンボル検出ブロック５０８はどのＱＡＭシンボルが送信されたのかを
判断する。判断されたＱＡＭシンボル５０９と受取られたＱＡＭシンボル５０４
との間の最小平均２乗（ＬＭＳ）エラーは当該技術分野で公知のＬＭＳエラー方
法５０５によって判断され、ＬＭＳエラー信号５１２は、判断されたＱＡＭシン
ボル５０９とともに位相雑音推定器５０６と相加性雑音推定器５０７との各々に
送られる。
【００３９】 位相雑音推定値は最小平均２乗エラー（ｄｘ＋ｊｄｙ）に基づき、ｄｘ＋ｊｄ
ｙ＝（受取られた点−判断されたＱＡＭシンボル）である。このエラーは、Ｉお
よびＱ（｜ａ｜＋ｊ｜ａ｜）上に最大および同じ振幅を有するＱＡＭシンボルの
ためのみに考察される。次に平均位相雑音はＥ［ｄｘ*ｄｙ］＝−｜ａ｜2Ｅ（ｐ
ｈ2）によって求められ、Ｅは平均を示し、ｐｈは残留位相雑音である。位相雑
音推定器の結果５１８は相加性雑音に依存しない。
【００４０】 相加性雑音推定値は位相雑音推定値と同じエラー信号５１２に基づくが、雑音
推定の場合でのエラーは、ＩおよびＱ上で最小振幅（｜ａ｜＝１）を有するＱＡ
Ｍシンボルのみに基づく。平均相加性雑音はＥ［ｄｘ*ｓｇｎ（Ｉ）*Ｉ＋ｄｙ*
ｓｇｎ（Ｑ）*Ｑ）2］＝Ｅ［ｎ2］によって求められ、ｎは複素相加性雑音を示
す。相加性雑音推定器の結果は信号の位相に依存しない。
【００４１】 図１１を参照して、上述のシンボル検出回路からの回復されたビットストリー
ム５７がフォワードエラーコレクション（ＦＥＣ）復号器６０内のフレーム同期
回復（ＦＳＲ）回路６１に送られる。ＦＳＲ回路６１は入力においてビットスト
リームを２０４バイトのパケットに分解する。次に、パケットはフレームパター
ンカウンタ６２に送られ、それは十分に多くのフレームにわたる認識可能なフレ
ームパターンのカウントを維持し、同期パターン等の、ＦＥＣ符号器によって符
号化されないさらなる情報を得る。この情報は二重ＢＥＲユニット７０の第１の
ビットエラーレート推定器７１５に入力される。次にビットストリームパケット
がデ−インターリーバおよびＦＥＣ復号器ユニット６５に送られ、それは上述の
様態でＭＰＥＧ ＴＳデータ出力信号９３を生成する。訂正可能なエラー６９が
二重ＢＥＲユニット７０内のカウンタ７０５に送られ、次に第２のビットエラー
レート推定器７１６に送られる。第１のＢＥＲ推定器ユニット７１５と第２のＢ
ＥＲ推定器ユニット７１６との出力はソフトウェア処理ユニット７１０に到達し
、２つのＢＥＲ出力が比較される。これにより、バーストによって生じたのかま
たは分布エラーによって生じたのか等の雑音のタイプについてのさらなる情報が
与えられる。１０-3よりも低いもの等の低ビットエラーレートに対しては、第２
のビットエラーレート推定器７１６がより正確な値を生成する。高いＢＥＲまた
はバーストエラーの場合には、第２のＢＥＲ推定器７１６は精密ではなく、これ
はコードの訂正能力が限界を超えるためである。この場合には、第１のＢＥＲ推
定器７１５がより精密であろう。
【００４２】 二重ビットエラーレート推定器回路によって、ひどく歪んだまたは雑音のある
チャネルの場合においてでさえも送信リンクの質を評価することが可能となり、
これは不良受信の原因を特定する手助けとなり得る。特に、フレーム上に均一に
さらにエラー訂正コードの訂正能力を下まわるようにエラーを分布させるのに充
分なほどのエラーの分散がインタリーバの強さによって提供される場合には、Ｆ
ＥＣ復号器６５は非常に正確な情報を与えるが、長いバーストエラーの場合には
非常に不正確な情報を与える。
【００４３】 ２つのタイプの情報の比較によって、ネットワーク上に起こり得る雑音エラー
の種類を検知する方法が提供される。このことにより、たとえば、不良受信はバ
ースト雑音のためであるのか、または位相雑音、フェージング等の他の問題のた
めであるのかの検出が可能となる。非常に大きなバースト雑音の場合には、ＦＥ
Ｃ復号器は比較的低いビットエラーレートを示すかもしれないが、送信リンク、
たとえばＴＶ画像、オーディオサウンド等が運ぶ情報内容を完全に変化させ得る
エラーのすべてが送信の特定の時点で起こったかもしれない。二重ＢＥＲ推定器
回路によって、不良送信の原因を判断すること、したがって問題を解決すること
がより容易になる。
【図面の簡単な説明】
【図１】 この発明の復調器を使用可能なネットワークインターフェイスユ
ニットのブロック図である。
【図２】 この発明の復調器のブロック図である。
【図３】 図２で示される復調器の第１のＡＧＣユニットのブロック図であ
る。
【図４】 図２で示される復調器の第２のＡＧＣユニットのブロック図であ
る。
【図５】 図２で示される復調器の一区域のブロック図である。
【図６】 図２で示される復調器のダイレクトデジタルシンセサイザのブロ
ック図である。
【図７】 図２で示される復調器のデジタルタイミング回復回路のブロック
図である。
【図８】 一般に公知の補間モデルのブロック図である。
【図９】 図７のデジタルタイミング回復回路で用いられる補間モデルのブ
ロック図である。
【図１０】 図２の復調器のシンボル検出回路内で用いられる位相雑音およ
び相加性雑音推定器のブロック図である。
【図１１】 図２の復調器で用いられる二重ビットエラーレート推定器のブ
ロック図である。
【手続補正書】特許協力条約第３４条補正の翻訳文提出書
【提出日】平成１３年１１月２８日（２００１．１１．２８）
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】特許請求の範囲
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】０００６
【補正方法】変更
【補正の内容】
【０００６】 一般に、伝送経路または他の要因のための、受取られた信号における減衰を補
償するために、変調された信号を伝送する際、好適な増幅率で復調器での受取ら
れた信号を増幅してきた。したがって、信号の増幅を制御して信号の受取られた
レベルを制御することが必要である。信号のレベルを制御するために、復調器を
提供する増幅器の利得を制御する自動利得制御（ＡＧＣ）回路がしばしば用いら
れる。たとえば、Ｓａｔｏへの米国特許第５，７２９，１７３号は、抑圧された
パイロット信号を有するＱＡＭ信号を受取るためのＱＡＭ復調器を開示する。（
パイロットはＶＳＢ変調に存在するが、ＱＡＭ変調ではパイロットは必要とされ
ず、一般的にはそれらを用いない。）復調器は、受取られた信号のサンプリング
タイミングの制御とは別々に増幅率の制御が行なわれる増幅率コントローラを含
む。また、ウェンダー（Wender）への米国特許第５，７６１，２５１号は、ＱＡ
Ｍ変調のためのＤＣオフセット訂正と、ＱＡＭ変調のための自動利得制御との両
者を達成するための回路構成を開示する。Ｍ．コヤ他（M. Koya et al.）による
「デジタル信号プロセッサを用いる高速モデム（High Speed Modem Using Digit
al Signal Processor）」と題された記事（通信国際会議、米国、ニューヨーク
、ＩＥＥＥ、１９８１年６月、第１４．７．１頁から第１４．７．５頁）は、高
速乗算器を備えるデジタル信号プロセッサを有するデジタルモデルを開示する。
また、米国特許第４，３５５，４０２号は、関連の伝送システムの利得の突然の
変化による、データモデム内で発生する誤った平衡状態を検出し訂正するための
回路を開示する。先行技術の設計の多くでは、自動利得制御（ＡＧＣ）回路はＱ
ＡＭ信号のみに基づくがそれは他のアナログ回路へのフィードバックを備える。
これにより、復調器の入力で用いられるアナログ−デジタル変換器回路の飽和と
いう問題が生じるおそれがある。代替的には、他の先行技術の設計は全入力信号
のみに基づくＡＧＣ回路を用いる。しかし、これは、復調器に入力される前に入
力信号が隣接チャネルから完全にフィルタされていなければならないことを必要
とする。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 デモル，アマウリー フランス、エフ−75013 パリ、リュ・ ド・ラクレッツ、５ (72)発明者 レビイ，ヤニック フランス、エフ−75012 パリ、リュ・ ド・ミュニエール、54 Ｆターム(参考） 5K004 AA08 JG01 JH03

Claims (15)

    【特許請求の範囲】
  1. 【請求項１】 直交振幅変調（ＱＡＭ）型復調器であって、 第１の信号を出力する第１の自動利得制御（ＡＧＣ）回路を含み、第１の信号
    はアナログ−デジタル変換器からの第２の信号の関数であって増幅器の利得量を
    制御するのに用いられ、増幅器はアナログ−デジタル変換器に電気的に結合され
    それに入力信号を送り、前記復調器はさらに、 アナログ−デジタル変換器に電気的に結合されるベースバンド変換回路と、 デジタル乗算器を含む第２の自動利得制御（ＡＧＣ）回路とを含み、第２のＡ
    ＧＣ回路はベースバンド変換回路に電気的に結合され第３の信号を出力し、第３
    の信号はフィルタリング後のＱＡＭ信号から引出されデジタル乗算器の利得量を
    制御し、前記復調器はさらに、 デジタル乗算器に電気的に結合される受信フィルタと、 受信フィルタに電気的に結合されフィルタリング後のＱＡＭ信号である第４の
    信号を生成する搬送波回復回路とを含み、第４の信号は第２のＡＧＣ回路に送ら
    れ、前記復調器はさらに、 搬送波回復回路に電気的に結合され第４の信号を受取るシンボル検出回路を含
    み、 シンボル検出回路の出力側上の第５の信号は復調されたデータ出力信号である
    、復調器。
  2. 【請求項２】 第１のＡＧＣ回路はさらに、 第２の信号の信号レベルを推定し第２の信号の信号レベルを基準信号レベルと
    比較するためのパワー推定回路と、 第２の信号の飽和の数を数え基準信号のレベルを調整するためのパワー推定回
    路内の飽和カウンタの検出と、 パワー推定回路の出力に電気的に結合されるデジタルループフィルタと、 デジタルループフィルタの出力に電気的に結合されＰＷＭフォーマット内で第
    １の信号を発生させるパルス幅変調（ＰＷＭ）ジェネレータとを含む、請求項１
    に記載の復調器。
  3. 【請求項３】 パワー推定回路は隣接チャネルを含む第２の信号の全範囲を
    推定する、請求項２に記載の復調器。
  4. 【請求項４】 第２のＡＧＣ回路は、搬送波回復回路から受取られる第４の
    信号を１組の最適なＱＡＭ値と比較するための、搬送波回復回路に電気的に結合
    されるパワーコンパレータ回路を含む、請求項１に記載の復調器。
  5. 【請求項５】 第２のＡＧＣ回路はパワーコンパレータ回路の出力に電気的
    に結合されるデジタルループフィルタを含む、請求項４に記載の復調器。
  6. 【請求項６】 そこからの信号を受信するためのベースバンド変換回路と、
    受信信号の補間サンプルに基づいて信号がそこへと提供されるような第２のＡＧ
    Ｃ回路との間に電気的に結合されるタイミング回復回路をさらに含む、請求項１
    に記載の復調器。
  7. 【請求項７】 受信フィルタと搬送波回復回路との間に電気的に結合される
    等化器をさらに含む、請求項１に記載の復調器。
  8. 【請求項８】 シンボル検出回路に電気的に結合されそこからの出力信号を
    受取るフォワードエラーコレクション回路をさらに含み、前記フォワードエラー
    コレクション回路は前記第５の信号を生成する、請求項１に記載の復調器。
  9. 【請求項９】 直交振幅変調（ＱＡＭ）型復調器であって、 第１の増幅器からの第１信号に電気的に結合され第１の増幅器からの第１の信
    号を受取り第２の信号を出力するアナログ−デジタル（Ａ／Ｄ）変換器回路と、 Ａ／Ｄ変換器回路からの第２の信号に電気的に結合されそれを受取り第２の信
    号の関数である第３の信号を生成する第１の自動利得制御（ＡＧＣ）回路とを含
    み、第３の信号は第１の増幅器の利得量制御に用いられ、前記復調器はさらに、 Ａ／Ｄ変換器回路からの第３の信号に電気的に結合されそれを受取り第４の信
    号を生成するベースバンド変換回路を含み、第４の信号はベースバンド信号であ
    り、前記復調器はさらに、 第４の信号に電気的に結合されそれを受取り第４の信号の補間サンプルに基づ
    いた第５の信号を生成するタイミング回復回路と、 デジタル乗算器を含む第２のＡＧＣ回路とを含み、第２のＡＧＣ回路はタイミ
    ング回復回路からの第５の信号に電気的に結合されそれを受取って第６の信号を
    出力し、第６の信号はフィルタリング後ＱＡＭ信号から引出され、第６の信号は
    デジタル乗算器の利得量を制御し、デジタル乗算器は第７の信号を生成し、前記
    復調器はさらに、 デジタル乗算器からの第７の信号に電気的に結合されそれを受取り第７の信号
    をフィルタして第８の信号を生成する受信フィルタと、 受信フィルタからの第８の信号に電気的に結合されそれを受取り第９の信号を
    生成する等化器と、 等化器からの第９の信号に電気的に結合されそれを受取りフィルタリング後の
    ＱＡＭ信号である第１０の信号を生成する搬送波回復回路とを含み、第１０の信
    号は第２のＡＧＣ回路に送られ、シンボル検出回路にも送られ、それが第１１の
    信号を生成し、前記復調器はさらに、 第２のＡＧＣ回路内にあり搬送波回復回路からの第１０の信号に電気的に結合
    されそれを受取るパワーコンパレータ回路を含み、パワーコンパレータ回路は第
    １０の信号を１組の最適なＱＡＭ値と比較し、前記復調器はさらに、 シンボル検出回路からの第１１の信号に電気的に結合されそれを受取り第１２
    の信号を生成するフォワードエラーコレクション回路を含み、第１２の信号は復
    調されたデータ出力信号である、復調器。
  10. 【請求項１０】 第１のＡＧＣ回路はさらに、 第２の信号の信号レベルを推定し第２の信号の信号レベルを基準信号レベルと
    比較するためのパワー推定回路と、 パワー推定回路の出力に電気的に結合されるデジタルループフィルタと、 デジタルループフィルタの出力に電気的に結合されＰＷＭフォーマット内で第
    ３の信号を発生させるパルス幅変調（ＰＷＭ）ジェネレータとを含む、請求項９
    に記載の復調器。
  11. 【請求項１１】 パワー推定回路は全体の範囲の第２の信号を推定し、全範
    囲の第２の信号は隣接チャネルを含む、請求項１０に記載の復調器。
  12. 【請求項１２】 受信フィルタは第７の信号から隣接チャネルをフィルタし
    て除外する、請求項９に記載の復調器。
  13. 【請求項１３】 データ出力信号はＭＰＥＧ２移送ストリームフォーマット
    内にある、請求項９に記載の復調器。
  14. 【請求項１４】 第１のＡＧＣ回路はＡ／Ｄ変換器回路内での飽和を検出す
    るための飽和カウンタの検出を含む、請求項９に記載の復調器。
  15. 【請求項１５】 パワー推定回路は、第２の信号の飽和の数を数え基準信号
    のレベルを調整するための飽和カウンタの検出を含む、請求項１０に記載の復調
    器。
JP2001522738A 1999-09-08 2000-07-11 Ｑａｍ復調器内の二重自動利得制御 Pending JP2003509910A (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US09/396,555 US6160443A (en) 1999-09-08 1999-09-08 Dual automatic gain control in a QAM demodulator
US09/396,555 1999-09-08
PCT/US2000/040355 WO2001019048A1 (en) 1999-09-08 2000-07-11 Dual automatic gain control in a qam demodulator

Publications (1)

Publication Number Publication Date
JP2003509910A true JP2003509910A (ja) 2003-03-11

Family

ID=23567701

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001522738A Pending JP2003509910A (ja) 1999-09-08 2000-07-11 Ｑａｍ復調器内の二重自動利得制御

Country Status (12)

Country Link
US (1) US6160443A (ja)
EP (2) EP1411696A1 (ja)
JP (1) JP2003509910A (ja)
KR (1) KR100659992B1 (ja)
CN (1) CN1186910C (ja)
CA (1) CA2384818A1 (ja)
DE (1) DE60028983T2 (ja)
HK (1) HK1047208B (ja)
MY (1) MY135918A (ja)
NO (1) NO20021117D0 (ja)
TW (1) TW494659B (ja)
WO (1) WO2001019048A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006521057A (ja) * 2003-03-14 2006-09-14 インターディジタル テクノロジー コーポレイション タイムスロット式データ伝送のための機能強化された自動利得制御機構

Families Citing this family (55)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
AU9213398A (en) * 1997-12-12 1999-07-05 Thomson Consumer Electronics, Inc Tdma wireless telephone system with independently tracked demodulation parameters
DE69920737T2 (de) * 1998-11-03 2005-10-13 Broadcom Corp., Irvine Qam/vsb zweimodenempfänger
US6842495B1 (en) * 1998-11-03 2005-01-11 Broadcom Corporation Dual mode QAM/VSB receiver
US6249179B1 (en) * 1999-09-08 2001-06-19 Atmel Corporation Direct digital synthesis in a QAM demodulator
US6249180B1 (en) * 1999-09-08 2001-06-19 Atmel Corporation Phase noise and additive noise estimation in a QAM demodulator
US6545532B1 (en) * 1999-09-08 2003-04-08 Atmel Corporation Timing recovery circuit in a QAM demodulator
US6633288B2 (en) * 1999-09-15 2003-10-14 Sage, Inc. Pixel clock PLL frequency and phase optimization in sampling of video signals for high quality image display
US6668032B1 (en) * 2000-04-20 2003-12-23 Advanced Micro Devices, Inc. Device and method for signal sampling at multiple clock rates
KR100669403B1 (ko) * 2000-05-04 2007-01-15 삼성전자주식회사 브이에스비/큐에이엠 공용 수신기 및 수신방법
US6442217B1 (en) * 2000-05-22 2002-08-27 Sicom, Inc. Digital communication receiver with digital, IF, I-Q balancer
WO2001099329A1 (en) * 2000-06-20 2001-12-27 Nokia Corporation Error estimation method and apparatus
US6680985B1 (en) * 2000-08-15 2004-01-20 Hughes Electronics Corporation Adaptive quadrature amplitude modulation decoding system
US6735725B1 (en) * 2000-09-29 2004-05-11 Nortel Networks Limited Method and apparatus for performance management of a multiplexed transmission system
US7068731B1 (en) * 2000-10-24 2006-06-27 Agere Systems, Inc. Apparatus and method for multi-channel receiver
KR100402785B1 (ko) * 2000-12-27 2003-10-22 한국전자통신연구원 가변 전송율을 가지는 큐에이엠 트랜시이버 장치
KR100866867B1 (ko) * 2002-02-27 2008-11-04 주식회사 엘지이아이 타이밍 복원 장치
DE60205590T2 (de) * 2002-05-16 2006-06-08 Sony Deutschland Gmbh Empfangsvorrichtung mit automatischer Verstärkungsregelung
US6868263B2 (en) * 2002-06-10 2005-03-15 Qualcomm Incorporated Digital automatic gain control
US7302237B2 (en) * 2002-07-23 2007-11-27 Mercury Computer Systems, Inc. Wideband signal generators, measurement devices, methods of signal generation, and methods of signal analysis
US6959055B2 (en) * 2002-07-26 2005-10-25 Thomson Licensing Multi-stage automatic gain control for spread-spectrum receivers
US20040097209A1 (en) * 2002-11-14 2004-05-20 Haub David R. Automatic gain control apparatus and methods
KR100459142B1 (ko) * 2002-11-27 2004-12-03 엘지전자 주식회사 디지털 티브이의 심볼 클럭 복구 장치
KR100499491B1 (ko) * 2002-11-27 2005-07-05 엘지전자 주식회사 디지털 티브이 수신기
KR100510690B1 (ko) * 2003-01-20 2005-08-31 엘지전자 주식회사 디지털 티브이 수신기 및 심볼 클럭 복구 장치
KR100469291B1 (ko) * 2003-02-04 2005-02-02 엘지전자 주식회사 심볼 클럭 복구 장치
KR100546609B1 (ko) * 2003-08-30 2006-01-26 엘지전자 주식회사 심볼 클럭 복조 장치
DE10347259B4 (de) * 2003-10-08 2013-10-31 Entropic Communications, Inc. Verfahren zum Synchronisieren einer Schaltungsanordnung beim Empfang eines modulierten Signals
US8090857B2 (en) 2003-11-24 2012-01-03 Qualcomm Atheros, Inc. Medium access control layer that encapsulates data from a plurality of received data units into a plurality of independently transmittable blocks
US7652723B1 (en) 2004-04-19 2010-01-26 Video Accessory Corporation Composite video signal correction unit for video imaging and video recording systems
US8175190B2 (en) 2005-07-27 2012-05-08 Qualcomm Atheros, Inc. Managing spectra of modulated signals in a communication network
US7729235B2 (en) 2005-09-27 2010-06-01 Mediatek Inc. Method and apparatus for OVSF code generation
TWI309118B (en) * 2005-11-15 2009-04-21 Realtek Semiconductor Corp Demapper applied to quadrature amplitude modulation trellis coded modulation decoder and related method
NL1031482C2 (nl) * 2006-03-31 2007-10-05 Stn B V Kabeltelevisiesysteem met uitgebreide kwadratuuramplitudemodulatiesignaaluitwisseling, zendmiddelen en een beheercentrum daarvoor.
US7675983B2 (en) * 2006-04-14 2010-03-09 Freescale Semiconductor, Inc. Mitigation of DC distortion in OFDM receivers
US7656327B2 (en) * 2006-07-24 2010-02-02 Qualcomm, Incorporated Saturation detection for analog-to-digital converter
US8189651B2 (en) * 2006-10-12 2012-05-29 Pingnan Shi Measuring Hum in a digital TV signal
US8605775B2 (en) * 2006-10-12 2013-12-10 Jds Uniphase Corporation Measuring Hum in a digital TV signal
KR20090088847A (ko) * 2006-12-15 2009-08-20 파나소닉 주식회사 디지털 ａｇｃ장치
US7904021B2 (en) * 2006-12-21 2011-03-08 Atheros Communications, Inc. Selecting carriers for modulating signals in a communication network
US7978794B2 (en) * 2007-09-17 2011-07-12 Himax Technologies Limited Front-end for digital video receiver and method for automatic gain control thereof
CN101674441A (zh) * 2008-09-09 2010-03-17 扬智科技股份有限公司 自动增益控制器及其控制方法
CN101478513B (zh) * 2008-12-31 2012-05-23 中兴通讯股份有限公司 一种兼容多速率的数字中频实现装置及方法
US8126094B2 (en) 2009-01-07 2012-02-28 Skyworks Solutions, Inc. Circuits, systems, and methods for managing automatic gain control in quadrature signal paths of a receiver
WO2011082145A2 (en) * 2010-01-04 2011-07-07 Atheros Communications, Inc. Transmit power control
CN102331290B (zh) * 2011-05-19 2013-06-26 浙江大学 通过相位控制解决非接触振动测量零点问题的方法和装置
EP2754249A4 (en) * 2011-09-09 2015-07-01 Entropic Communications Inc SYSTEMS AND METHOD FOR PERFORMING A PHASE RECORDING IN AN ADC TUNER
CN102420790A (zh) * 2011-11-28 2012-04-18 清华大学 一种单载波超宽带通信系统中的均衡处理方法和系统
US20130170576A1 (en) * 2011-12-30 2013-07-04 John Qingchong Liu Assembly and Method for Detecting Multiple Level Signals
CN103326811A (zh) * 2012-03-23 2013-09-25 华为技术有限公司 一种信号发送以及对发射端数据信号解调的方法及装置
JP2014166084A (ja) * 2013-02-27 2014-09-08 Hitachi Ltd 給電装置、受電装置、電気自動車、充電システム及び充電方法
CN103546242A (zh) * 2013-10-25 2014-01-29 中国科学院对地观测与数字地球科学中心 一种遥感卫星原始数据误码率检测方法
RU2650179C2 (ru) 2014-01-16 2018-04-11 Нек Корпорейшн Устройство связи, устройство демодуляции, устройство восстановления несущей, устройство компенсации фазовой ошибки, способ компенсации фазовой ошибки и запоминающий носитель, на котором сохранена программа компенсации фазовой ошибки
CN103957019B (zh) * 2014-04-22 2016-08-24 熊猫电子集团有限公司 数字接收机的增益控制装置和方法
US9729119B1 (en) * 2016-03-04 2017-08-08 Atmel Corporation Automatic gain control for received signal strength indication
CN112865766A (zh) * 2020-12-31 2021-05-28 成都星联芯通科技有限公司 一种基于数字检波和脉宽调制的混合agc系统及实现方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5595452A (en) * 1978-10-19 1980-07-19 Racal Milgo Inc Data demod error balance circuit
JPH03263907A (ja) * 1990-03-14 1991-11-25 Oki Tec:Kk Ａｇｃ回路及びｆｓｋ復調装置
JPH08340268A (ja) * 1995-06-13 1996-12-24 Matsushita Electric Ind Co Ltd 受信機
JPH0918538A (ja) * 1995-06-08 1997-01-17 Philips Electron Nv ディジタル伝送システム及びこの伝送システム用の受信機

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4870370A (en) * 1988-02-19 1989-09-26 Silicon Systems, Inc. Method and apparatus for two stage automatic gain control
US4953186A (en) * 1988-02-19 1990-08-28 Silicon Systems, Inc. Phase jitter tracker
CA2128609C (en) * 1992-01-29 1997-11-25 Mickey Cleveland Rushing Modem including an equalizer for amplitude jitter
JP3268138B2 (ja) * 1994-09-29 2002-03-25 三菱電機株式会社 通信装置、周波数シンセサイザ及びシンセサイズ方法
US5729173A (en) * 1995-09-20 1998-03-17 Taisei Electric Incorporation Demodulation of quadrature amplitude modulation signals
US5761251A (en) * 1995-11-08 1998-06-02 Philips Electronics North America Corporation Dual automatic gain control and DC offset correction circuit for QAM demodulation
US5841820A (en) * 1996-10-07 1998-11-24 Zenith Electronics Corporation Data comparison AGC system for VSB receiver
US6249179B1 (en) * 1999-09-08 2001-06-19 Atmel Corporation Direct digital synthesis in a QAM demodulator
US6249180B1 (en) * 1999-09-08 2001-06-19 Atmel Corporation Phase noise and additive noise estimation in a QAM demodulator

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5595452A (en) * 1978-10-19 1980-07-19 Racal Milgo Inc Data demod error balance circuit
JPH03263907A (ja) * 1990-03-14 1991-11-25 Oki Tec:Kk Ａｇｃ回路及びｆｓｋ復調装置
JPH0918538A (ja) * 1995-06-08 1997-01-17 Philips Electron Nv ディジタル伝送システム及びこの伝送システム用の受信機
JPH08340268A (ja) * 1995-06-13 1996-12-24 Matsushita Electric Ind Co Ltd 受信機

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006521057A (ja) * 2003-03-14 2006-09-14 インターディジタル テクノロジー コーポレイション タイムスロット式データ伝送のための機能強化された自動利得制御機構
JP2008072741A (ja) * 2003-03-14 2008-03-27 Interdigital Technol Corp タイムスロット式データ伝送のための機能強化された自動利得制御機構

Also Published As

Publication number Publication date
KR20020029781A (ko) 2002-04-19
DE60028983T2 (de) 2007-01-04
HK1047208B (zh) 2005-05-13
KR100659992B1 (ko) 2006-12-22
EP1411696A1 (en) 2004-04-21
WO2001019048A1 (en) 2001-03-15
NO20021117L (no) 2002-03-06
HK1047208A1 (en) 2003-02-07
CN1186910C (zh) 2005-01-26
US6160443A (en) 2000-12-12
NO20021117D0 (no) 2002-03-06
EP1214823A1 (en) 2002-06-19
TW494659B (en) 2002-07-11
DE60028983D1 (de) 2006-08-03
CN1373957A (zh) 2002-10-09
EP1214823B1 (en) 2006-06-21
MY135918A (en) 2008-07-31
CA2384818A1 (en) 2001-03-15

Similar Documents

Publication Publication Date Title
KR100659992B1 (ko) 이중 자동 이득 제어 기능을 갖는 ｑａｍ 복조기
US6249180B1 (en) Phase noise and additive noise estimation in a QAM demodulator
US6545532B1 (en) Timing recovery circuit in a QAM demodulator
US6249179B1 (en) Direct digital synthesis in a QAM demodulator
JP4020334B2 (ja) ビデオ信号処理装置
US20020172276A1 (en) Technique for minimizing decision feedback equalizer wordlength in the presence of a DC component
US6268767B1 (en) Dual bit error rate estimation in a QAM demodulator
Karam et al. Variable symbol-rate demodulators for cable and satellite TV broadcasting
KR20020095217A (ko) 직교 진폭 변조 복조기에 내장된 타이밍 복원 회로

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070703

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100929

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101012

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20110315