KR20020029781A

KR20020029781A - 이중 자동 이득 제어 기능을 갖는 ｑａｍ 복조기

Info

Publication number: KR20020029781A
Application number: KR1020027003027A
Authority: KR
Inventors: 마알레칼레즈; 하만엠마누엘; 데몰아마우리; 레비야닉크
Original assignee: 페레고스 조지, 마이크 로스; 아트멜 코포레이숀
Priority date: 1999-09-08
Filing date: 2000-07-11
Publication date: 2002-04-19
Also published as: EP1214823A1; HK1047208A1; HK1047208B; WO2001019048A1; JP2003509910A; CA2384818A1; EP1411696A1; KR100659992B1; MY135918A; DE60028983D1; US6160443A; DE60028983T2; NO20021117L; CN1373957A; NO20021117D0; CN1186910C; TW494659B; EP1214823B1

Abstract

본 발명의 QAM 복조기(99)는, 수신된 신호와 함수 관계에 있고 A/D 컨버터(25)의 입력을 공급하는 증폭기 이득을 제어하는데 쓰이는 제1 신호(94)를 출력하는 제1 자동 이독 제어 회로(10)와 필터링후 QAM 신호로부터 도출되고 수신 필터(40)를 수단으로 하여 등화기로 공급되는 신호를 생성하는 디지털 곱셈기(210)의 이득을 제어하기 위한 제2 신호를 출력하는 제2 자동 이득 제어기(20)를 구비한다. 수신 필터(40) 전후단에 위치하는 이중 자동 이득 회로(10, 20)는 입전 채널의 신호로 인한 비선형성에 대해 양호한 내성을 갖는다. 또한 이중 자동 이득 제어 회로는 복조기 전단에서 제한되도록 허용하여 신호 왜곡을 제거하고 내부 레벨을 디지털 이득으로 정정 설정하게 한다. 아날로그 회로로의 QAM 피드백이 없으므로 A/D 컨버터(25)의 포화가 없다. 이 구조는 가변율 전송 방식에 특히 효과적이다.

Description

이중 자동 이득 제어 기능을 갖는 ＱＡＭ 복조기{DUAL AUTOMATIC GAIN CONTROL IN A QAM DEMODULATOR}

직교 진폭 변조(QAM)는, 각각 2개의 직교 반송파와 함께 서로 독립적으로 발생되는 2개의 기저 대역 신호를 진폭 변조하여 그 합성 신호를 더함으로써 QAM 신호가 발생되는 중간 주파수(IF) 변조 방식이다. QAM 변조는 디지털 정보를 편리한 주파수 대역으로 변조하는데 쓰인다. 이 방식은 신호가 점유하는 스펙트럼 대역을 전송 라인의 통과 대역에 매칭시켜, 신호를 주파수 분할 다중화하거나 소형 안테나로써 신호를 방사시킬 수 있는 방식이다. 디지털 비디오 방송(DVB), 디지털 오디오 비주얼 협의회(DAVIC), 멀티미디어 케이블 네트워크 시스템(MCNS) 표준화 기구로 에 의해 QAM이 채택되어 동축 케이블, 하이브리드 파이버 동축 케이블(HFC) 및 마이크로웨이브 다중 포트 분산 와이어리스 시스템(MMDS) TV 네트워크를 통해 디지털 TV 신호가 전송된다.

QAM 변조 방식은 2, 4, 5, 6, 7, 8, 9, 10 Mbit/s/MHz를 제공하는 가변 갯수의 레벨(4, 16, 32, 64, 128, 256, 512, 1024)로 존재한다. 이 방식은 6 MHz의 미국 CATV 채널을 통해 약 42 Mbit/s (QAM-256)까지, 8 MHz의 유럽 CATV 채널을 통해 56 Mbit/s까지 제공한다. 이것은 단일 아날로그 TV 프로그램의 동등한 대역폭을 통해 전송된 10개의 PAL 또는 SECAM 방식의 TV 채널 프로그램과 동등함을 의미하고, 약 2 내지 3개의 고화질 텔레비젼(HDTV) 프로그램과 동등하다는 것을 나타낸다. 오디오 및 비디오 스트림은 디지털 방식으로 부호화되어 188 바이트로 구성된 MPEG2 전송 스트램 패킷으로 매핑된다.

비트 스트림은 n 비트 패킷으로 분해된다. 각각의 패킷은 I와 Q의 2개의 성분으로 표현되는 QAM 심볼로 매핑된다(예컨대, n=4 비트는 1개의 16-QAM 심볼로 매핑되고, n=8비트는 1개의 256-QAM 심볼로 매핑된다). 사인파와 코사인파(반송파)를 이용하여 I 성분과 Q 성분을 필터링하고 변조하여 특정 RF 스펙트럼을 도출한다. I 성분과 Q 성분은 동상(in-phase) 좌표와 직교상(quadrature) 좌표 위에서 차지하는 가능한 이산값을 표시하는 성상도로서 통상 표현된다. 송신된 신호 s(t)는 다음과 같다:

s(t)=Icos(2πf₀t)-Qsin(2πf₀t)

여기서, f₀는 RF 신호의 중심 주파수이다. I 성분과 Q 성분은 통상 송신기와 수신기에서의 상승 코사인 필터링(raised cosine filtering)을 이용하여 필터링된 파형이다. 그러므로, 합성 RF 스펙트럼은 f₀를 중심으로 집중되고 그 대역이 R(1+α)이며, 여기서 R은 심볼 전송율이고, α은 상승 코사인 필터의 롤-오프(roll-off) 인수값이다. n 비트가 시간 단위 1/R마다 1개의 QAM 심볼에 매핑되므로, 심볼 전송율은 전송 비트율의 1/n^th이다.

변조된 반송파로부터 기저 대역 신호를 복구하기 위하여, 복조기는 전송 라인의 수신단에서 사용된다. 수신기는 신호를 수신하여 그 신호의 심볼 주파수를 복구하고 RF 신호의 반송파 주파수를 복구하는 입력 증폭기의 이득을 제어하여야 한다. 이러한 주 기능을 행한 다음에, 수신기는 전송된 QAM 심볼과 전송을 통해 부가된 잡음이 합해진 점을 I/Q 성상도에 수신한다. 이어서 수신기는 가장 유망한 송신 QAM 심볼을 결정하기 위하여 QAM 심볼 간의 거리의 절반에 위치한 라인에 기초하여 임계 결정을 수행한다. 이 심볼로부터, 비트는 변조기에서와 동일한 매핑을 이용해서 매핑되지 않는다. 대개, 비트는 그 후 실제 전송된 QAM 심볼에서 일어날 수 있는 오류 결정을 정정하는 전방(前方) 에러 디코더를 통과한다. 전방 에러 디코더에는, 버스트(burst)로 발생할 수 있고 정정하기에 더욱 어려운 에러를 확산시키는 것이 주 역할인 디-인터리버(de-interleaver)가 대개 포함된다.

일반적으로, 변조된 신호를 송신함에 있어서, 복조기에서 수신된 신호는 전송 경로 또는 기타 요인으로 인한 수신된 신호의 감쇠를 보상하기 위해 적합한 증폭율로 증폭된다. 그러므로, 신호의 증폭을 제어하여 신호의 수신 레벨을 제어하는 것이 필요하다. 신호 레벨을 제어하기 위하여, 복조기에 공급되는 증폭기의 이득을 제어하는 자동 이득 제어(AGC) 회로를 종종 채용한다. 예를 들어, 사토(Sato)에게 특허 허여된 미국 특허 번호 제 5,729,173호는 파이롯트 신호가 억압되어 있는 QAM신호를 수신하는 QAM 복조기에 대해 개시하고 있다. (파이롯트 신호는 VSB 변조에 존재하고, QAM 변조에는 파이롯트 신호가 반드시 필요하지 않으므로, 일반적으로 쓰이지 않는다.) 복조기는 수신된 신호에 대한 샘플링 타이밍 제어와 별도로 증폭율 조절을 수행하는 증폭율 제어기를 포함한다. 또한, 웬더(Wender)에게 특허 허여된 미국 특허 제 5,761,251호에서는 QAM 변조를 위한 DC 오프셋 정정과 자동 이득 제어를 모두 달성하는 회로 장치를 개시하고 있다. 대부분의 종래 기술의 설계에 있어서, 자동 이득 제어(AGC) 회로는 다른 아날로그 회로로의 피드백과 함께 유일하게 QAM 신호에 기초한다. 이것은 복조기 입력단에서 사용되는 아날로그-디지털(A/D) 컨버터 회로의 포화 문제의 원인이 될 수 있다. 대안적으로, 다른 종래의 설계에서는 입력 신호 전체에 기초하는 AGC 회로를 사용한다. 그러나, 이 방법은 복조기에 입력 신호가 입력되기 전에 인접 채널로부터 완전하게 필터링될 것을 요한다.

본 발명의 목적은 복조기 전단에서 증폭기 비선형성과 A/D 포화로 인한 신호 왜곡을 피하고 복조기 내에서 디지털 이득을 갖는 정확한 레벨로 QAM 신호 레벨을 조절하기 위해서, 복조기 전단과 복조기 내 양쪽에 대한 이득 제어를 제공하는 QAM 복조기를 제공하는 것이다.

본 발명의 또 다른 목적은 이득 제어가 인접 채널에 대해 독립적이므로 이득 제어가 입력 신호의 심볼율에 대해서도 독립적인 QAM 복조기를 제공하는 것이다.

본 발명의 또 다른 목적은 A/D 컨버터를 포화시키지 않으면서 이득 제어할 수 있는 QAM 복조기를 제공하는 것이다.

본 발명은 QAM(Quadrature Amplitude Modulator) 방식에 따라 변조된 신호를 복조하는 QAM 타입의 복조기에 관한 것이다.

도 1은 본 발명의 복조기가 쓰일 수 있는 네트워크 인터페이스 유닛의 블록도이다.

도 2는 본 발명의 복조기의 블록도이다.

도 3은 도 2에 도시된 복조기의 제1 AGC 유닛의 블록도이다.

도 4는 도 2에 도시된 복조기의 제2 AGC 유닛의 블록도이다.

도 5는 도 2에 도시된 복조기부의 블록도이다.

도 6은 도 2에 도시된 직접 디지털 합성기의 블록도이다.

도 7은 도 2에 도시된 복조기의 디지털 타이밍 복구 회로의 블록도이다.

도 8은 일반적으로 알려진 보간 모델의 블록도이다.

도 9는 도 7의 디지털 타이밍 복구 회로에 사용된 보간 모델의 블록도이다.

도 10은 도 2의 복조기의 심볼 검출 회로에 쓰인 위상 잡음 추정기와 부가 잡음 추정기의 블록도이다.

도 11은 도 2에 도시된 복조기에 쓰인 이중 비트 에러율 추정기의 블록도이다.

본 발명의 상기 목적들은, A/D 컨버터의 입력을 공급하는 증폭기의 이득을 제어하는데 쓰이며 수신된 신호와 함수 관계에 있는 제1 신호를 출력하는 제1 자동 이득 제어 회로와, 필터링후 QAM 신호로부터 도출된 제2 신호를 출력하는 제2 자동 이득 제어 회로를 구비한 QAM 복조기에 의해 달성된다. 상기 제2 신호는 등화기에 공급되는 신호를 생성하는 디지털 곱셈기의 이득을 수신 필터에 의하여 제어한다. 수신 필터 전후단에 위치하는 이중 자동 이득 제어 회로는 인접 채널의 신호로 인한 비선형성에 대해 양호한 내성을 갖는다.

제1 자동 이득 제어(AGC) 회로는 복조기에 입력되기 전에 완전히 필터링되지 못했던 인접 채널과 원하는 스펙트럼를 포함하는 A/D 컨버터로 입력되는 신호의 전체 전력을 제어한다. 그렇기 때문에 A/D 컨버터의 최대 범위를 이용할 수 있고 아날로그 포화가 AGC 피드백으로 인해 발생하지 않도록 보호할 수 있다. 제2 AGC 회로는 수신 필터 후단에 위치하므로 신호 그자체만 고려해야 한다. 제2 AGC회로는 내부의 증폭 레벨을 QAM 신호 레벨의 정확한 결정 임계값으로 조절하여, 제1 AGC 회로의 인접 채널의 존재로 인한 감쇠를 보상한다.

도 1을 참조하면, 본 발명의 QAM 복조기(99)는 통상적으로 네트워크 인터페이스 유닛(92)의 부분으로 쓰인다. 네트워크 인터페이스 유닛(92)은 케이블 네트워트로부터 수신된 신호(95)와 역다중화기로의 입력 신호(93)간에 인터페이스 블록으로서 규정된다. 케이블 네트워크로부터의 신호(95)가 튜너(96)로 입력된다. 튜너는 47∼862 MHz 범위의 주파수를 수신하여 그 선택된 주파수를 중간 주파수(IF)로 다운 변환한다. 이 IF 주파수는 지리적 위치에 관련된 채널 대역폭에 좌우된다. 예를 들어, 미국과 일본에서 쓰이는 NTSC 방식은 44 MHz 근처에서 IF를 갖는 6 MHz 채널을 갖는 반면, 유럽에서 쓰이는 PAL/SECAM 방식은 36 MHz 근처에서 IF를 갖는 8 MHz 채널을 갖는다. 튜너의 출력은 SAW(Surface Acoustic Wave) 필터(97)로 입력되고, IF 주파수는 SAW 필터 중심 주파수와 같아진다. SAW 필터 감쇠를 보상하는데 쓰이는 증폭기(98)로 SAW 필터(97)의 출력이 공급된 후, 증폭기(98)의 출력은 QAM 복조기(99)로 공급된다. 증폭기(98)는 또한 QAM 복조기(99)의 자동 이득 제어 신호(94)에 의해 제어되는 가변 이득을 가질 수 있다. QAM 복조기(99)는 QAM 또는 QPSK 복조 방식을 이용하는 라디오 링크, 무선 로컬 루프 또는 홈 네트워크 등의 각종 디지털 전송 시스템에서 사용될 수도 있다.

도 2에 관련해서, 본 발명의 QAM 복조기(99)는 IF 입력 신호(12)를 수신하는 아날로그-디지털(A/D) 컨버터(25)를 포함한다. A/D 컨버터(25)는 IF 신호(12)를 샘플링하여 IF 신호(12)의 중심 주파수 F₀근처에서 디지털 스펙트럼을 생성한다. A/D 컨버터(25)의 출력 신호(14)는 IF 신호를 기저 대역 신호로 변환하기 위하여 직접 디지털 합성기(30)를 포함하는 기저 대역 변환 회로에 공급된다. A/D 컨버터(25)의 출력 신호(14) 또한 A/D 컨버터(25)의 입력 신호(12)의 아날로그 이득을 제어하는 제1 자동 이득 제어 회로(AGC1)에 공급된다.

I 신호 성분(동상) 및 Q 신호 성분(직교상)을 갖는 기저 대역 신호로 변환된 후에, 기저 대역 신호는, 입력 신호의 심볼에 복조기 회로의 타이밍을 동기 맞추는 데 쓰이는 타이밍 복구 회로(35)에 공급된다. 이하에서 상세하게 설명되는 바와 같이, 타이밍 복구 회로(35)는 이 회로로 하여금 매우 넓은 범위의 심볼율을 복구하게 하는 입력 신호를 샘플링하는 연속 변수 보간 필터를 사용한다. 이어서, 이 신호는 제2 자동 이득 제어(AGC2) 회로(20)의 부분인 디지털 곱셈기(210)에 공급된다. 그 후, 신호는 수신 필터(40)를 통과한 후 등화기(45)에 공급된다. AGC2 회로(20)는 디지털 AGC 회로이며 등화기(45) 입력에서 신호 레벨을 미세 조절한다. 인접 채널이 수신 필터(40)에 의해 필터링되었으므로 디지털 AGC 회로(20)는 신호 그자체만 고려함에 따라, 인접 채널로 인해 입력 전력이 감소되었을 수도 있는 아날로그 AGC1 회로(10)를 디지털식으로 보상한다. 수신 필터(40)는 0.11 내지 0.30 범위의 롤오프 인수를 지원하는 제곱근 상승 코사인형(squared root raised cosine type)이고, 이러한 유형은 타이밍 복구 회로 출력 신호를 수신하고 43 dB 이상에서 대역외 신호를 제거한다. 이러한 신호 제거에 의해 인접 채널에 대한 네트워크 인터페이스 유닛의 백 오프 마진(back off margin)이 상승된다. 등화기(45)는 원하지 않는 진폭 주파수 응답 또는 위상 주파수 응답 등의, 네트워크상에서 겪게 되는 상이한 손상을 보상한다. 중앙 탭 위치가 선택 가능한 결정 피드백 구조 또는 트랜스버셜 구조와 같은 2개의 등화기 구조를 선택할 수 있다.

등화기(45)의 출력 신호가 반송파 복구 회로(50)로 공급되어 반송파 신호가 복구된다. 반송파 복구 회로(50)는 심볼율의 12%까지 높게 주파수 오프셋을 탐색하고 트랙킹한다. 복구된 주파수 오프셋은 I2C 인터페이스를 통해 모니터될 수 있다. 이 정보는 신호의 필터링 열화를 감소시키기 위해 튜너 또는 복조기 주파수를 재조정하는데 사용되고, 이는 비트 에러율을 개선하는데 일조한다. 반송파 복구 회로(50)의 출력 신호(52)는 심볼 결정 회로(55)에 공급되고, 또한 디지털 AGC2 회로(20) 내에 있는 전력 비교기 회로(230)와 디지털 루프 필터(220)에 공급되어 곱셈기(210)에 이득 제어 신호(225)를 제공한다. 심볼 결정 회로(55) 내에서, 신호는심볼 임계값 검출기에 공급된 후, 차동 디코더에 공급되며, 최종적으로 전방 에러 정정 회로(60)에 보내지는 수신된 비트 스트림(57)을 생성하는 DVB 또는 DAVIC 디-맵퍼(de-mapper)로 공급된다. 심볼 결정 회로의 출력(57)은 또한 전력 비교기 회로(230)에 공급된다.

전방 에러 정정(FEC) 회로(60)는 비트 스트림이 출력에서 204 바이트의 패킷으로 분해되도록 우선 프레임 동기화(61)를 수행한다. 그 후 패킷은 패킷을 디-인터리브하는 디-인터리버와, 패킷 당 최대 8 에러 (바이트)의 에러 정정을 수행하는 리드-솔로몬(RS) 디코더(65)에 공급된다. 또한 RS 디코더는, 만약 있다면 패킷으로 정정된 바이트의 위치와, 비정정된 패킷에 관한 기타 정보를 제공한다. 인터리버에 대해 2개의 깊이(depth), 즉 12(DVB/DAVIC)와 17이 선택될 수 있다. 깊이 17은 임펄스 잡음에 대해 시스템의 세기를 증가시키지만, 신호는 모니터에서 동일한 값으로 인터리브되었다고 추정된다. RS 디코딩 후에, 패킷은 에너지 확산 제거를 위해 디스크램블된다. FEC 회로(60)의 데이터 출력(93)은 MPEG2 전송 시스템(TS) 패킷으로 구성되고, 복조기(99)의 출력이 된다. 또한, 비트 에러율 신호(68, 69)는, 에러 정정 및 프레임 패턴 인식에 기초한 로우 비트 에러율과 하이 비트 에러율을 추정하여 비트 에러율 신호(72)를 생성하는 이중 비트 에러율 추정 회로(70)에 전달된다.

전술한 바와 같이, 이중 자동 이득 제어(AGC) 회로는 수신 필터 전후단에 위치하여 수신된 신호의 레벨을 제어한다. 제1 AGC 회로(10)는 A/D 컨버터의 입력 신호의 아날로그 이득을 제어한다. 도 3을 참조하면, A/D 컨버터(25)의 출력신호(14)는, 이 수신 신호(14)의 신호 레벨을 추정하고 그것을 소정의 신호 레벨과 비교하기 위해 AGC1(10)의 전력 추정 회로(110)에 공급된다. 전력 추정 회로(110)는 신호(14)를 비교기(140)에 입력될 구형파로 변환시키는 구형파 모듈(130)을 포함한다. 비교기(140)는 입력 신호를 소정의 기준 전압이나 비교기 임계 전압과 비교하여, 입력 신호의 레벨이 비교기 임계 전압 레벨과 매칭할 때 출력 신호를 생성한다. 비교기 임계 전압이나 기준 전압은 수정 회로(120)에 의해 조절될 수 있다. 수정 회로(120)는 인접 채널(125)로부터 신호를 모니터하여 그에 따라 기준 전압을 조절한다. 따라서, 포화 검출 카운터(115)는 A/D 컨버터에서의 임의의 포화가 있는지의 여부를 검출하고, 있다면 포화를 제거하도록 기준 전압을 조절하기 위하여 수정 회로(120)에 신호를 전달한다. 신호가 비교기(140)를 통과한 후, 전력 추정 회로(110)의 출력 신호는, 신호로부터 반송파-주파수 성분과 고조파를 제거하고 신호의 원래 변조 주파수는 통과시키는 디지털 루프 필터(150)에 공급된다. 디지털 루프 필터(150)는 형성 신호(152)를 수신하여 비선형성을 제한하는 증폭기 최대 이득 구성을 설정한다. 디지털 루프 필터(150)의 출력 신호(162)는 펄스폭 변조된(PWM) 신호(160)로 변환되어 A/D 컨버터의 증폭기의 아날로그 이득을 제어하는 신호(167)를 생성하는 RC 필터(170)로 공급된다. 디지털 루프 필터의 또다른 출력은 디지털 루프 필터의 이득 값을 모니터하는 신호(155)를 제공한다. 디지털 루프 제어에 의해 전력 추정이 행해지므로, 아날로그 이득을 제어하는 PWM 신호는 매우 안정적인 제어를 발생한다.

제2 AGC 회로(20)는 수신 필터(40) 후단에 위치하므로, 이 회로는 수신된QAM 신호의 전력 그 자체만 고려하여 임계값 결정 전에 내부 증폭 레벨을 정정 레벨로 조절한다. 제2 AGC 회로(20)는 인접 채널로 인한 제1 AGC 회로(10)의 감쇠를 보상하고, 또 신호 레벨을 QAM 신호의 결정 임계 레벨로 정확하게 조절한다. 도 4를 참조하면, 타이밍 복구 회로의 출력 신호(42)가 제2 AGC 회로(20)의 디지털 곱셈기(210)에 공급된다. 디지털 곱셈기(210)에 의해 신호가 곱해지는데, 이 신호는 전술한 바와 같이 수신 필터(40), 등화기(45) 및 반송파 복구 회로(50)로 공급된다. 반송파 복구 회로(50)의 출력은 반송파 복구 회로의 출력 신호(52)와 일련의 QAM 값을 비교하는 제2 AGC 회로(20)의 전력 비교 회로(230)로 피드백된다. 디지털 루프 필터(220)는 임의의 에러 신호를 필터링하여 디지털 곱셈기(210)에 이득 제어 신호(225)를 제공한다. 부가적으로, 이득량을 모니터하기 위해, 디지털 루프 필터로부터 신호(227)가 제공될 수 있다.

도 5와 도 6을 참조하면, 전술한 직접 디지털 합성기(DDS)(30)는 수신기의 주파수 오프셋이 클지라도 수신 필터(40)의 대역폭 내에 있도록 A/D 컨버터(25)로부터의 신호(14)를 동조시켜, 입력 신호로 사용되는 주파수 값에 더욱 융통성을 제공한다. 기저 대역 신호로의 중간 주파수(IF) 변환은 수신 필터 대역폭내에서 신호를 디지털식으로 동조하기 위해 수신 필터(40) 전단에 위치한 제1 DDS(30)와, 타이밍 복구 회로(35)와 등화기 회로(45) 후단에서 신호 위상을 미세 조정하기 위한, 반송파 복구 회로(50) 내에 있는 제2 DDS(545)과의 조합을 이용함으로써 달성된다.

도 6을 참조하면, IF 신호(12)가 A/D 컨버터(25)를 통과한 후에, A/D 컨버터의 출력 디지털 신호(14)는 DDS1(30)의 부분인 곱셈기(304)에 공급된다.곱셈기(304)는 디지털 신호(14)를, QAM 심볼을 형성하는 2개의 평행 성분, I(동상) 성분과 Q(직교상) 성분으로 변환한다. 이 신호 성분들은 전술한 바와 같이, 수신 필터(40), 등화기(45) 및 반송파 복구 회로(50)를 통과한다. 도 5를 참조하면, 반송파 복구 회로(50)는 디지털 AGC2 회로(20) 및 심볼 검출 회로(55)로 제공될 반송파 신호를 복구하는 주파수 오프셋 검출 회로(525)와 위상 오프셋 검출 회로(535)를 포함한다. 복구된 주파수 오프셋은 I2C 인터페이스를 통해 모니터될 수 있고, 이 정보를 이용하여 신호에 대한 필터링 열화를 감소시켜 비트 에러율을 개선시키도록 튜너 주파수를 재조절할 수 있다. 이 정보는 또한 수신 필터(40) 전단에서 완전히 정확하게 주파수를 복구하기 위해 DDS1 회로(30)에 신호(527)로서 전달될 수 있다. 위상 검출 회로(535)는 신호(537)를 DDS2 회로(545)로 전달한다. 긴 루프의 주파수 다운 변환 방식은 등화 및 반송파 주파수 추정 전에 신호 에너지를 최대로 유지하도록 수신 필터(40) 전단에서 행해지므로 주파수 복구에 최적이고, 짧은 루프 반송파 위상 복구 방식은 주로 신호상의 위상 잡음의 경우에 위상 트랙킹에 최적이라는 점에 있어서, 이중 DDS 구조를 채용하여 IF 신호의 기저 대역 신호로의 다운 변환을 제어하는 것이 유리하다.

도 6을 참조하면, 반송파 복구 주파수 피드백 신호(527)가 DDS1 회로(30) 내부의 가산 회로(306)로 공급된다. 가산 회로(306)는 주파수 피드백 신호(527)를 형성된 IF 주파수(27)에 더하고 그 합성 신호를 주파수 피드백 신호(527)에 의해 결정되는 주파수 성분을 누산하는 위상 누산 회로(305)로 공급한다. 신호는, 사인 곡선값을 포함하고 신호를 합성하는 상수 테이블(constant table)(303)에 전달된다.합성된 신호(316)는 다시 곱셈기(304)에 공급된다. 도 5를 다시 참조하면, 제2 DDS2 회로(545)는 위상 검출 회로(535)의 출력 신호(537)를 합성한다는 것만 제외하면 상기 회로는 동일한 방식으로 동작한다. 순수 디지털 반송파 복구는 사용될 전압 제어 오실레이터(VCO)의 필요성을 없애고 신호의 잔류 위상 잡음과 정확성을 고려해 보았을 때 우수한 반송파 복구를 제공한다.

도 7를 참조하면, 타이밍 복구 회로(35)는 심볼율에 연속으로 적응하는 보간 필터(352)를 이용하여 입력 신호를 재샘플링한다. t/T_s(시간/샘플링 간격)의 함수로 정의되는 보간 함수를 이용하는 종래의 보간 방법과는 달리, 타이밍 복구 회로(35)에 쓰이는 보간 방법은 t/T_i(시간/보간 간격)의 함수로서 정의된다. 이 방법은 성능 및 복잡성을 고려해서 심볼율과 완전히 무관하게 보간 필터링을 가능하게 하여 보간기가 수신된 채널의 대역폭 밖의 대부분의 신호를 억제하므로 양호하게 인접 채널을 억제한다.

모뎀 적용 분야에 있어서, 보간의 목적은 1/T_i로 "보간자(interpolant)" y(kT_i)(365)를 발생하기 위하여, 1/T_s율로 아날로그 디지털 컨버터에 의해 생성된 디지털 샘플 x(mT_s)(325)를 처리하는 것으로, 1/T_i은 전송 보오율(baud rate) 1/T의 다중 전송 보오율이다.

다음의 설명은 시간 연속성 필터를 이용한 보간 방법에 관한 것이다. 도 8을 참조하여 수학 모델을 설명하기로 한다. 수학 모델은 아날로그 임펄스(814)를 형성하는 가상의 디지털아날로그 컨버터(802)와 그 다음에 위치하는 시간 연속성 필터 h(t)(804)와 시각 t=kT_i에서의 재샘플러(806)를 포함한다. 출력 보간자(820)는 다음과 같이 표현된다:

다시 도 7을 참조하면, 재샘플링 순간 t=kT_i은 수치 제어형 오실레이터(358)에 의해 제공된다. 수치 제어형 오실레이터(358)는 매 mT_s에서 2개의 신호를 생성한다. 제1 신호(361)는 재샘플링 순간(t=kT_i)이 마지막 T_s주기 중에 발생했다는 것을 지시하는 오버플로우 신호 ζ이다. 제2 신호(362)는 T_i-부분 신호 η이고, ηT_i은 최종 부분이 재샘플링되는 시간을 표시한다.

수치 제어형 오실레이터(358)는 T_s/T_i비를 추정하는 신호 W(m)에 의해 제어된다. 실제 모뎀 적용 분야에 있어서, W(m)은 위상 에러 추정기 또는 타이밍 에러 검출기(354)에 의해 구동되는 루프 필터(356)에 의해 전달된다.

이것의 수학적 표현은 다음의 수학식으로 나타낼 수 있다.

샘플링 주기 T_s에 의해 정규화된 필터 h(t)를 사용하는, 종래의 보간 방법은 T_s베이스포인트 인덱스와 T_s부분 간격을 도입한다. 본 발명에 의해 사용된 보간 방법에 있어서, 상기 수학식 1은 변수 X ·T_i의 함수가 될 h로 재표현된다. 함수 h의 이러한 특성은 보간 타이밍 응답과 주파수 응답을 보간자율과 보오율에 대해 불변이게 한다. 이것을 달성하기 위하여, 샘플링 순간 mT_s는 다음과 같이 표현될 수 있음을 우선 주목해야 한다:

여기서, η(m)은 NCO의 직접 출력이고, (l_m-1)은 시간 t=0 내지 t=mT_s범위에서 오버플로우(ζ=1)의 수이다. l_m=1이 되도록 모든 m을 포함하는 정수 간격 I₁을 도입하면 수학식 1은 다음과 같이 다시 표현될 수 있다:

h(t)는 구간 [I₁T_i, I₂T_i]에서의 유한 길이의 임펄스 응답라고 가정하면, 수학식 3은 인덱스 j=k-1로 재배열된다.

두번째 수학식에 있어서, 보간자는 a_j(lT_i)에 (I₁+I₂+1) 항을 더하고 지연함으로써 계산되고, 여기서, a_j(lT_i)은 시간 간격 [(l-1)T_i, lT_i] 동안 입력 샘플 x(mT_s)에 계수 h[(j+ η(m))T_i]를 곱한 값을 누산한 값이다.

도 9를 참조하면, a_j는 실용적으로 오버플로우 신호 ζ(m)=1일 때 리셋되는 곱셈기-누산기 오퍼레이터(908)로 구현된다. 계수 h[(j+ η(m))T_i]는 수치 제어형 오실레이터(NCO)(910)로부터 출력된 η(m)이 입력되는 계수 계산 블록(909)에 의해 제공된다.

곱셈기-누산기는 주파수 1/T_s에서 동작하고, a_j합은 주파수 1/T_i에서 계산됨에 주목해야 한다. T_s/T_i비가 낮은 경우, 많은 개수의 곱셈-누산이 긴 T_i주기동안 처리된다. 이것은 T_i보간기로 하여금 T_s에 대해 더 긴 타임 임펄스 응답을 갖게 하고 샘플링 주파수에 대해 더 좁은 주파수 대역폭을 갖게 한다.

실질적인 이유로, h[(j+ η)T_i]는 구간 [0, 1]에서 η의 다항 함수가 될 수 있고, h[(j+ η)T_i] = p_j(η)이다. 실제 구현에 있어서, 계산 복잡성이 감소되고 단지 몇 개의 구간 T_i(통상 4 내지 8)으로도 임펄스 응답 h(t)에 대해 우수하게 수행할 수 있기 때문에 3차 다항식을 선택하였다. 계산상의 복잡성을 더 감소하기 위해, 특정 형식의 다항식을 쓸 수 있다. 차수, 형식, 다항식의 수(I₁+I₂+1)가 선택되면, 임펄스 응답 h(t)에 대한 스펙트럼 제약을 나타내는 비용 함수를 최소화함으로써 다항식의 파라미터를 계산한다.

또한, 계수 h[(j+ η(m))T_i]를 계산하는 데 쓰이는 변수 η는 종래 기술의 T_s-보간 방법의 경우와 같이, 임의의 추가 계산 및 근사를 필요로 하지 않는다는 것에 주목해야 한다.

도 10을 참조하면, 전술한 반송파 복구 회로(50)는 QAM 복조기에 의해 관측된 잔류 위상 잡음과 부가 잡음을 추정하는 위상 잡음 추정 회로(506)와 부가 잡음 추정 회로(507)을 포함한다. 이러한 추정으로 사용자는 위상 잡음과 부가 잡음 사이에서 최상의 트레이드 오프에 달성하기 위하여 반송파 루프 대역폭을 최적화할 수 있다. 수신된 QAM 심볼(504)이 심볼 검출 또는 결정 블록(508)에 공급된다. 수신된 QAM 심볼(504)은, 전송된 QAM 심볼과의 거리와 근접한 I/Q 성상도의 한 점이지만, 잡음 때문에 상이하다. 심볼 검출 블록(508)은 수신된 QAM 심볼과 가능한 전송된 QAM 심볼(임계 심볼) 사이에서의 최소 거리를 검색함으로써, 전송된 가장 유망한 QAM 심볼을 결정한다. 이런 식으로, 심볼 검출 블록(508)은 어떤 QAM 심볼이 전송되었는지 결정한다. 결정된 QAM 심볼(509)과 수신된 QAM 심볼(504) 사이에서의 LMS(Least Mean Square) 에러는 종래 기술에서 알려진 LMS 에러 방법(505)에 의해결정되고, LMS 에러 신호(512)는 결정된 QAM 심볼(509)과 함께 위상 잡음 추정기(506)와 부가 잡음 추정기(507) 각각으로 공급된다.

위상 잡음 추정은 LMS 에러 (dx + jdy)에 기초하며, 여기서 (dx + jdy) = (수신된 점 - 결정된 QAM 심볼)이다. 이 에러는 I와 Q (｜a｜+j｜a｜)에 대해 최대 및 동일한 진폭을 갖는 QAM 심볼에 대해서만 고려된다. 다음에 평균 위상 잡음은 E[dx＊dy] = -｜a｜²E(ph²)로 주어진다. 여기서 E는 평균을 표시하고, ph는 잔류 위상 잡음이다. 위상 잡음 추정기의 결과(518)는 부가 잡음에 의존하지 않는다.

부가 잡음 추정은 위상 잡음 추정에서와 동일한 에러 신호(512)에 기초하지만, 부가 잡음 추정의 경우에서의 에러는 I와 Q에 대한 최소 진폭(｜a｜= 1)을 갖는 QAM 심볼에만 기초한다. 평균 부가 잡음은 E[(dx＊sgn(I)＊I+dy＊sgn(Q)＊Q)²]로 주어지며, n은 복소 부가 잡음을 표시한다. 부가 잡음 추정기의 결과는 신호의 위상에 의존하지 않는다.

도 11를 참조하면, 전술한 심볼 검출 회로로부터의 복구된 비트 스트림(57)이 전방 에러 정정(FEC) 디코더(60) 내에 있는 프레임 동기화 복구(FSR) 회로(61)로 공급된다. FSR 회로(61)는 비트 스트림을 출력부에서 204 바이트의 패킷으로 분해한다. 다음에, 그 패킷들은 FEC 인코더에 의해 부호화되지 않는, 동기화 패턴과 같은 추가 정보를 얻기 위하여 상당히 많은 수의 프레임을 통해 인식 가능한 프레임 패턴의 카운트를 유지하는 프레임 패턴 카운터(62)에 공급된다. 이 정보는 이중 BER 유닛(70)의 제1 비트 에러율 추정기(715)로 입력된다. 그 후 비트 스트림 패킷은 전술한 방법대로 MPEG TS 데이터 출력 신호(93)를 생성하는 디-인터리버와 FEC 디코더 유닛(65)으로 공급된다. 정정 가능한 에러(69)는 이중 BER 유닛(70) 내에 있는 카운터(705)로 공급된 후, 제2 비트율 추정기(716)로 공급된다. 제1 BER 추정기 유닛(715)과 제2 BER 추정기 유닛(716)의 출력은 2개의 BER 출력을 비교하는 소프트웨어 처리 유닛(710)을 통과한다. 이것은 버스트 또는 분포 에러로 인한 잡음 유형에 관한 추가 정보를 제공한다. 비트 에러율이 10^-3보다 낮을 경우, 제2 비트 에러율 추정기(716)는 더욱 정확한 값을 생성할 것이다. BER이 높거나 버스트 에러의 경우에 제2 BER 추정기(716)는 코드의 정정 용량을 초과하여 정밀하지 못하다. 이 경우, 제1 BER 추정기(715)가 더 정밀하다.

이중 비트 에러율 추정기 회로는 심하게 왜곡되거나 잡음이 심한 채널일 경우라도 전송 링크의 품질을 평가할 수 있으며, 불량 수신의 원인을 식별하는데 일조할 수 있다. 특히, FEC 디코더(65)는, 인터리버 세기가 충분히 에러를 확산하여 에러 정정 코드의 정정 용량 하에서 그리고 프레임에 거쳐 일정하게 에러를 분산할 경우에 매우 정확한 정보를 제공하지만, 긴 버스트 에러의 경우에는 매우 부정확한 정보를 제공한다.

2개의 정보 타입을 비교하는 방법은 네트워크상에서 발생할 수 있는 잡음 에러의 종류를 검출하기 위한 방법이다. 예를 들어, 이 방법에 의해 불량 수신이 버스트 잡음으로 인한 것인지 또는 위상 잡음, 페이딩 등의 기타 문제로 인한 것인지 검출할 수 있다. 버스트 잡음이 매우 큰 경우에, FEC 디코더는 모든 에러가 특정전송 순간에 발생하고, 전송 링크에 의해 전달되는 예컨대 TV 화상, 오디오 사운드 등의 정보 콘텐츠를 완전히 변경할 지라도 비교적 낮은 비트 에러율을 나타낼 것이다. 이중 BER 추정 회로는 용이하게 불량 전송의 원인을 결정하여 문제를 해결한다.

Claims

직교 진폭 변조(QAM)용 복조기로서,

아날로그-디지털 컨버터로부터의 제2 신호와 함수 관계에 있고 증폭기의 이득량을 제어하는데 사용되는 제1 신호를 출력하는 제1 자동 이득 제어(AGC) 회로에서, 상기 증폭기는 상기 아날로그-디지털 컨버터에 전기적으로 연결되어 상기 아날로그-디지털 컨버터에 입력 신호를 공급하는 것인 상기 제1 자동 이독 제어 회로와,

상기 아날로그-디지털 컨버터에 전기적으로 연결된 기저 대역 변환 회로와,

상기 기저 대역 변환 회로에 전기적으로 연결되고, 필터링후 QAM 신호로부터 도출되며 디지털 곱셈기의 이득량을 제어하는 제3 신호를 출력하며 디지털 곱셈기를 포함하는 제2 자동 이득 제어(AGC) 회로와,

상기 디지털 곱셈기에 전기적으로 연결된 수신 필터와,

상기 수신 필터에 전기적으로 연결되며 상기 제2 AGC 회로로 공급되는 필터링후 QAM 신호인 제4 신호를 생성하는 반송파 복구 회로와.

상기 반송파 복구 회로에 전기적으로 연결되어 상기 제 4 신호를 수신하는 심볼 검출 회로를 포함하고,

상기 심볼 검출 회로의 출력단의 제5 신호는 복조된 데이터 출력 신호인 것인 QAM 복조기.
제1항에 있어서, 상기 제1 AGC 회로는,

상기 제2 신호의 신호 레벨을 추정하고 상기 제2 신호의 신호 레벨과 기준 신호 레벨을 비교하는 전력 추정 회로와,

상기 제2 신호의 포화 레벨을 검출하여 상기 기준 신호의 레벨을 조절하는, 상기 전력 추정 회로 내에 있는 포화 검출 카운터와,

상기 전력 추정 회로의 출력에 전기적으로 연결되는 디지털 루프 필터와,

상기 디지털 루프 필터의 출력에 전기적으로 연결되고 상기 제1 신호를 PWM 포맷으로 발생하는 펄스폭 변조(PWM) 발생기를 더 포함하는 것인 QAM 복조기.
제2항에 있어서, 상기 전력 추정 회로는 인접 채널을 포함한 전체 범위의 제2 신호를 추정하는 것인 QAM 복조기.
제1항에 있어서, 상기 제2 AGC 회로는 상기 반송파 복구 회로에 전기적으로 연결되어 그로부터 수신된 제4 신호와 일련의 최적 QAM 값을 비교하는 전력 비교기 회로를 포함하는 것인 QAM 복조기.
제4항에 있어서, 상기 제2 AGC 회로는 상기 전력 비교 회로의 출력에 전기적으로 연결된 디지털 루프 필터를 포함하는 것인 QAM 복조기.
제1항에 있어서, 신호를 수신하기 위한 상기 기저 대역 변환 회로와, 수신된신호의 보간된 샘플에 기초한 신호를 제공하기 위한 상기 제2 AGC 회로 사이에 전기적으로 연결된 타이밍 복구 회로를 더 포함하는 것인 QAM 복조기.
제1항에 있어서, 상기 수신 필터와 상기 반송파 복구 회로 사이에 전기적으로 연결된 등화기를 더 포함하는 것인 QAM 복조기.
제1항에 있어서, 출력 신호를 수신하기 위한 상기 심볼 검출 회로에 전기적으로 연결된 전방 에러 정정 회로를 포함하고, 상기 전방 에러 정정 회로는 상기 제5 신호를 생성하는 것인 QAM 복조기.
직교 진폭 변조(QAM)용 복조기로서,

제1 증폭기에 전기적으로 연결되어 그로부터 제1 신호를 수신하여 제2 신호를 출력하는 아날로그-디지털(A/D) 컨버터와,

상기 A/D 컨버터 회로에 전기적으로 연결되어 그로부터 상기 제2 신호를 수신하여 제3 신호를 생성하는 제1 자동 이득 제어(AGC) 회로에서, 상기 제3 신호는 상기 제2 신호와 함수 관계에 있고 상기 제1 증폭기의 이득량을 제어하는데 사용되는 것인 상기 제1 자동 이득 제어(AGC) 회로와,

상기 A/D 컨버터 회로에 전기적으로 연결되어 그로부터 상기 제3 신호를 수신하여 기저 대역 신호인 제4 신호를 생성하는 기저 대역 변환 회로와,

상기 기저 대역 변환 회로에 전기적으로 연결되어 그로부터 상기 제4 신호를수신하여 상기 제4 신호의 보간된 샘플에 기초한 제5 신호를 생성하는 타이밍 복구 회로와,

상기 타이밍 복구 회로에 전기적으로 연결되어 그로부터 상기 제5 신호를 수신하고, 필터링후 QAM 신호로부터 도출되며 제7 신호를 생성하는 디지털 곱셈기의 이득량을 제어하는 제6 신호를 출력하며 상기 디지털 곱셈기를 포함하는 제2 AGC 회로와,

상기 디지털 곱셈기에 전기적으로 연결되어 그로부터 상기 제7 신호를 수신하고 상기 제7 신호를 필터링하여 제8 신호를 생성하는 수신 필터와,

상기 수신 필터에 전기적으로 연결되어 그로부터 상기 제8 신호를 수신하여 제9 신호를 생성하는 등화기와,

상기 등화기에 전기적으로 연결되어 그로부터 상기 제9 신호를 수신하여 필터링후 QAM 신호이며 상기 제2 AGC 회로에 공급되고 제11 신호를 생성하는 심볼 검출 회로에 공급되는 제10 신호를 생성하는 반송파 복구 회로와,

상기 반송파 복구 회로에 전기적으로 연결되어 그로부터 상기 제10 신호를 수신하여, 상기 제10 신호와 일련의 최적 QAM 값을 비교하는, 상기 제2 AGC 회로 내에 있는 전력 비교기 회로와,

상기 심볼 검출 회로에 전기적으로 연결되어 그로부터 상기 제11 신호를 수신하여, 복조된 데이터 출력 신호인 제12 신호를 생성하는 전방 에레 정정 회로를 포함하는 QAM 복조기.
제9항에 있어서, 상기 제1 AGC 회로는,

상기 제2 신호의 신호 레벨을 추정하고 상기 제2 신호의 신호 레벨과 기준 신호 레벨을 비교하는 전력 추정 회로와,

상기 전력 추정 회로의 출력부에 전기적으로 연결된 디지털 루프 필터와,

상기 디지털 루프 필터의 출력부에 전기적으로 연결되고 상기 제3 신호를 PWM 포맷으로 발생시키는 펄스 폭 변조(PWM) 발생기를 더 포함하는 것인 QAM 복조기.
제10항에 있어서, 상기 전력 추정 회로는 인접 채널을 포함하는 전체 범위의 제2 신호를 추정하는 것인 QAM 복조기.
제9항에 있어서, 상기 수신 필터는 상기 제7 신호로부터 인접 채널을 필터링하는 것인 QAM 복조기.
제9항에 있어서, 상기 데이터 출력 신호는 MPEG2 전송 스트림 포맷에 속하는 것인 QAM 복조기.
제9항에 있어서, 상기 제1 AGC 회로는 상기 A/D 컨버터 회로에서 포화를 검출하는 포화 검출 카운터를 포함하는 것인 QAM 복조기.
제10항에 있어서, 상기 전력 추정 회로는 상기 제2 신호의 포화 수를 카운트하고 상기 기준 신호를 조절하는 포화 검출 카운터를 포함하는 것인 QAM 복조기.