JP2008072741A - タイムスロット式データ伝送のための機能強化された自動利得制御機構 - Google Patents

Abstract

【課題】信号処理のためのダイナミックレンジの制限を可能にすること。
【解決手段】本発明によれば、自動利得制御（ＡＧＣ）方法は、前のフレームの同じタイムスロットから最終的に計算された利得をオフセット係数とともに使用して決定されたデジタルＡＧＣ回路（１３）による初期利得を、あるタイムスロットに適用する。ブロック（１７）内で検出された飽和データサンプルの数が閾値を超える場合、消去機能（１４）が所与のデータサンプルブロックに対してアクティブにされる。ＡＧＣ回路によって得られ、利得を更新するために使用される電力測定値は、飽和した測定済みデータサンプルの数に基づいて調整される。これらの要素が利得制限機能を提供する。
【選択図】図２

Description

本発明は、一般に無線通信システムに関する。より詳細には、本発明は、時分割２重（ＴＤＤ）システム、時分割多重アクセス（ＴＤＭＡ）システム、時分割符号分割多重アクセス（ＴＤ−ＣＤＭＡ：ｔｉｍｅ ｄｉｖｉｓｉｏｎ−ｃｏｄｅ ｄｉｖｉｓｉｏｎ ｍｕｌｔｉｐｌｅ ａｃｃｅｓｓ）システムなど、タイムスロット式通信システム用の自動利得制御（ＡＧＣ）回路に関する。

従来型の無線通信システムでは、信号中の有用な情報を一連のデジタル処理を用いて回復できるように、受信機でのベースバンド信号はアナログ形式からデジタル形式に変換される。通常、この変換を実現するためにアナログデジタル変換器（ＡＤＣ）が使用される。一般に、ＡＤＣの出力ビット数が多いほど、ＡＤＣがサポートできる入力信号のダイナミックレンジは大きくなる。しかし、その結果、ＡＤＣはより高価になり、同様にその他の受信機構成部品のいくつかのコストがより高くなる。出力ビットの数が与えられている場合、入力信号の電力が大きすぎると、ＡＤＣの出力は飽和することがある。一方、入力信号の電力が小さすぎると、ＡＤＣの出力での量子化が厳しくなることがある。このどちらの状況でも、受信機で回復されると期待される情報は、質が低下し、または喪失することがある。

この問題を解決するための一般的な手法は、ＡＤＣの入力信号が所望の限度内に維持できるように、動的に調整可能な利得増幅器をＡＤＣの前に設けることである。通常、調整可能な利得はＡＧＣ回路を使用して制御される。

タイムスロット中のデータレートが可変であり、またはアクティブユーザの数が可変であるため、ＴＤＤフレーム中の隣接タイムスロット間、および隣接フレーム中の同じタイムスロット間で、電力が著しく変化することは、当技術分野では周知である。所与のタイムスロットでの正しい利得レベルを決定するために、ＡＧＣは、第１のＮ個のシンボルの、それが受信されたタイムスロット内でのシンボル電力を推定する。この推定処理の間には、この間利得制御が不完全なため、データ推定のためのシンボルは喪失することがある。また、この推定手順は、利得推定の初期精度に依存するので、その手順に長時間かかることがある。この場合の精度とは、タイムスロットの始点で適用された利得と、ＡＧＣ回路によって決定された最終の「正しい」利得との間の差である。

典型的なＴＤＤフレームは、一般に１５個のタイムスロットを含む。タイムスロットの各々は、ミッドアンブル（ｍｉｄａｍｂｌｅ）によって分離された２つのデータバーストを含み、それらの後、タイムスロットの終わりにガード期間が続く。データバーストは所望のデータを送信し、ミッドアンブルはチャネル推定を実施するために使用される。

現在のＡＧＣ方法の精度およびデータ喪失の問題を避けるシステムおよび方法があるならば望ましい。

本発明によれば、デジタルＡＧＣ回路によってあるタイムスロット中に適用される初期利得は、前のフレームの同じタイムスロットからの最終計算利得をオフセット係数とともに使用して決定される。ブロック内で検出される飽和データサンプルの数が閾値を超えるとき、所与のデータサンプルブロックに対して消去機能がアクティブにされる。ＡＧＣ回路によって得られ、利得を更新するために使用される電力測定値が、飽和している測定済みデータサンプルの数に基づいて調整される。これらの要素が、利得制限機能を提供し、さらなる信号処理のためにダイナミックレンジの制限を可能にする。

各図を参照しながら本発明を説明する。図中、同じ番号は全体を通して同じ要素を表す。

本発明は、時分割２重モードを利用する第３世代パートナーシッププログラム（３ＧＰＰ：ｔｈｉｒｄ ｇｅｎｅｒａｔｉｏｎ ｐａｒｔｎｅｒｓｈｉｐ ｐｒｏｇｒａｍ）システムとともに用いる場合など、無線通信において有用である。しかし、本発明はどんな無線通信システムにも適用できることに留意されたい。こうしたシステムでは、基地局（ＢＳ：ｂａｓｅ ｓｔａｔｉｏｎ）および無線送信／受信ユニット（ＷＴＲＵ：ｗｉｒｅｌｅｓｓ ｔｒａｎｓｍｉｔ／ｒｅｃｅｉｖｅ ｕｎｉｔ）を使用する。ＷＴＲＵには、それだけには限定されないが、ユーザ機器、移動局、固定または移動加入者ユニット、ページャ、あるいは、無線環境で動作することができる他のどんなタイプの装置も含まれる。基地局は、それだけには限定されないが、ノードＢ（Ｎｏｄｅ Ｂ）、サイトコントローラ、アクセスポイント、または無線環境での他のインターフェース装置を含む。例示的な実施形態に関して３ＧＰＰプロトコルに基づくＣＤＭＡを説明するが、本発明は、他の無線または有線、および、タイムスロット式または非タイムスロット式の通信システムに全般的に適用可能である。

本発明によれば、以下の仮定を置く。まず、セル探索プロセスが首尾よく完了し、タイムスロットのタイミングが得られている。第２に、セル探索ＡＧＣが、セル探索が首尾よく完了した後に復調される第１のタイムスロット（すなわち、ブロードキャストチャネル（ＢＣＨ：Ｂｒｏａｄｃａｓｔ Ｃｈａｎｎｅｌ）タイムスロット）で使用すべき利得の初期値を提供する。第３に、ＲＦチェーンの全体利得が受信信号に適用され、デジタル制御利得ブロックの入力での信号の各値に反映される。

本発明によれば、ＡＧＣプロセスはタイムスロットベースである。図４を参照すると、タイミング図が示してある。各タイムスロット２００毎に、タイムスロットの始点２０３、および複数のスキップ期間Ｎ_ＳＫＩＰ２２１、２２２によって分離された複数のサンプリング期間Ｎ_ＳＡＭＰ２１１〜２１３がある。データバーストの終点２３１の後に、タイムスロット２００の終点２３３に隣接するガード期間２３２がある。一般に、各タイムスロット２００毎に、デジタル制御された利得が初期化され、続いて、ＡＤＣの出力での電力が基準電力レベルに近くなるように複数の調整が行われる。

図１に、本発明に従って作製されたＡＧＣユニット１１のブロック図が示してある。ＡＧＣユニット１１は、ＡＧＣループ１３、消去機能モジュール１４、および飽和検出回路１７を含む。入力信号はＡＧＣループ１３によって受信される。ＡＧＣループ１３は、この入力信号を処理し、消去機能モジュール１４および飽和検出回路１７に出力する。飽和検出回路１７は、ＡＧＣループ１３からの出力を受信し、それ自体の出力をＡＧＣループ１３および消去機能モジュール１４の両方に提供する。消去機能モジュール１４は、その出力を後続の受信機プロセスに提供する。

動作にあたっては、ＡＧＣループ１３は、入力信号をサンプリングし、この信号を処理して、出力を飽和検出回路１７および消去機能モジュール１４に提供する。ＡＧＣループ１３は、飽和検出回路１７からの入力を利用して、適正なＡＧＣレベルを決定する。飽和検出回路１７は、サンプルブロック（Ｎ_ＳＡＭＰ）内の飽和しているサンプルの数をカウントする。サンプルブロック（Ｎ_ＳＡＭＰ）内の飽和しているサンプルの数が所定の閾値を超える場合、消去機能モジュール１４は、拡張されたブロック（Ｎ_ＳＡＭＰ＋Ｎ_ＳＫＩＰ）内のサンプルすべてをゼロで置き換える。飽和カウント数はまた、飽和サンプルの存在によって必要とされる利得が過大に推定されたことを補償するためにＡＧＣ回路１１によって使用される。

ＡＧＣ回路１１での出力は、後続の受信機プロセスのための、ＩチャネルおよびＱチャネルからのデジタルデータサンプルを含む。

ＡＧＣ回路１１の動作周波数は、各タイムスロットで受信される各信号の処理を行う必要性によって決定される。したがって、動作周波数は、ＡＧＣがアクティブな各受信タイムスロットで動作するようなものになる。

次に図２を参照すると、本発明の機能強化されたＡＧＣプロセスを実行するための回路１００の詳細なブロック図が示してある。回路１００は、ＡＧＣループ１３、消去機能モジュール１４、および飽和検出モジュール１７を含む。

ＡＧＣループ１３は、デジタル制御式利得回路１２２、ＡＤＣ１２３、電力推定器１２４、電力比較器１２５、加算器１３１、累算器１３２、制御ワード参照用テーブル（ＬＵＴ：ｌｏｏｋ−ｕｐ ｔａｂｌｅ）１３３、初期化レジスタ１３４、乗算器１３５、および初期値セレクタ１３６を含む。

デジタル制御式利得回路１２２は、入力アナログ信号（ａｇｃｉｎ）を受け取り、このアナログ信号を処理して利得制御されたアナログ入力（ｙ）をＡＤＣ１２３に提供する。ＡＤＣは、デジタルサンプル出力（ａｄｃＳａｍｐｏｕｔ）を提供する。デジタルサンプル出力（ａｄｃＳａｍｐｏｕｔ）は、飽和検出回路１７、消去機能モジュール１４、および電力推定回路１２４に提供される。

電力推定回路１２４は、デジタルサンプル出力（ａｄｃＳａｍｐｏｕｔ）の電力を推定し、この推定結果を電力比較器１２５に提供する。

電力比較器１２５は、対数推定器１２６を含むことが好ましい。対数機能を使用することにより、ＡＧＣループがｄＢで線形化され、対数機能無しに実現される場合よりも速いループ応答が提供される。対数推定器１２６の電力推定値Ｐ_ｅｓｔは、加算器１２７に入力され、加算器１２７は、対数推定器１２６の電力推定値Ｐ_ｅｓｔを電力基準値（Ｐ_ｒｅｆ）と比較する。加算器１２７からの出力は、電力設定エラーを示すエラー信号（ｐｗｒＥｒｒ）である。これは次式で計算される。

加算器１２７からの電力設定エラーｐｗｒＥｒｒ出力は、第２の加算器１３１に入力され、加算器１３１は、電力設定エラーｐｗｒＥｒｒを補正係数Ｐ_ｃｏｒｒによって調整する。飽和検出回路１７に関して以下に詳しく説明するように、補正係数Ｐ_ｃｏｒｒは飽和カウントに依存する。

加算器１３１は、電力エラー信号Ｐ_ｅｒｒを計算するために以下の各入力を使用する。すなわち、１）電力比較器回路１２５からの電力設定エラーｐｗｒＥｒｒ、および２）飽和ＬＵＴ（参照用テーブル）１４５からの電力補正値Ｐ_ｃｏｒｒである。加算器１３１の出力は、飽和レベル調整を含む電力エラー信号Ｐ_ｅｒｒである。これは次のように計算される。

Ｐ_ｅｒｒ＝ｐｗｒＥｒｒ−Ｐ_ｃｏｒｒ 式（２）

電力エラー信号Ｐ_ｅｒｒの目的は、飽和により受信電力を過小に推定したことによる利得の過大推定を補償することである。次いで、電力エラー信号Ｐ_ｅｒｒは、累算器１３２に入力される。

累算器１３２は、電力エラー信号Ｐ_ｅｒｒを累計し、その出力ａｃｃＰｗｒＥｒｒを制御ワードＬＵＴ １３３および初期化レジスタ１２４に提供する。

制御ワードＬＵＴ １３３は、現在の繰返し処理で決定される所望の利得設定に対応する利得制御ワード（Ｗ）をデジタル制御式利得回路１２２に提供する。好ましい一実施形態では、利得設定は、０ｄＢから７５ｄＢまでの全範囲で１ｄＢ刻みであるが、これは、こうした設定の一例にすぎない。ＬＵＴ １３３の入力は、累算器１３２からの累算エラー信号ａｃｃＰｗｒＥｒｒである。ＬＵＴ １３３の出力は、所望の利得設定を実現するためにデジタル制御式利得回路１２２を調整する利得制御ワード（Ｗ）である。

累算器１３２の出力ａｃｃＰｗｒＥｒｒはまた、初期化レジスタ１３４に提供される。ＡＧＣループ１３の動作には、各タイムスロットの終点で累算器１３２の値を記憶する必要がある。これらの値は、初期化レジスタ１３４に記憶される。タイムスロット毎に１つの初期化レジスタ１３４がある。初期化レジスタ１３４の出力に、乗算器１３５を使用して１０^Δ／２０の係数が乗算されて（Δはあらかじめプログラムされたオフセット係数）、第１の入力（オプション１）が初期値セレクタ１３６に提供される。第１の入力は、本発明の好ましい一実施形態であり、それにより、初期化レジスタ１３４に記憶された前のフレームのタイムスロットでの累算器の値が、オフセット係数Δとともに使用されて、現タイムスロットに適用される初期利得が計算される。オフセット係数Δの範囲の例は、１ｄＢステップで０ｄＢから−２０ｄＢまでである。

初期値セレクタ１３６への第２の入力（オプション２）は、所定の値である。この値の範囲の例は、１ｄＢステップで０ｄＢから−７５ｄＢまでである。

スイッチング回路１３６は、第１入力と第２入力の間で選択を行って、初期化の値を累算器１３２に提供する。セレクタ１３６を介する初期値の選択は、利得初期化の指示によって行われる。利得初期化オプション１が指示された場合、初期利得は、現タイムスロットに対する、オフセット係数Δによって調整された前のフレームからの最終計算利得である。利得初期化オプション２が指示された場合、初期利得は、所定の固定値ιであり、１０^ι／２０として累算器に加えられる。ιの範囲の例は、０ｄＢ〜−７５ｄＢであるが、具体的な値は実装に依存する。初期化の後、累算器１３２は、繰返し処理毎に一度、電力比較器１２５からの入力を受信する。

ＡＤＣ１２３からの信号（ａｄｃＳａｍｐｏｕｔ）は、飽和検出回路１７にも提供される。飽和検出回路１７は、飽和したサンプルの故に過小評価された電力推定値を補償する。飽和検出回路１７は、正の飽和比較器１４１、負の飽和比較器１４２、ＯＲゲート１４３、飽和サンプルカウンタ１４４、および飽和ＬＵＴ １４５を備える。飽和サンプルカウンタ１４４は、飽和ＬＵＴ １４５および消去機能モジュール１４の両方に出力を提供する。

正および負の飽和比較器１４１、１４２は、飽和サンプルを検出する。比較器１４１、１４２では、ＩおよびＱのサンプルが同時に飽和する場合、単一の飽和サンプルとしてカウントし、２つの飽和サンプルとしてカウントはしない。ＯＲゲート１４３の作用は、負または正の飽和のどちらかを飽和としてカウントすることである。飽和サンプルカウンタ１４４は、所与のサンプルブロック（Ｎ_ＳＡＭＰ）中の飽和サンプルの数をカウントする。

飽和ＬＵＴ １４５は、飽和したサンプルによる利得の過大推定を補償するために、飽和サンプルの数を電力調整値にマッピングする。飽和サンプルが存在するときに利得が過大に推定される理由は、この飽和サンプルが、より多くのＡＤＣビットがあり信号がクリップされなかった場合に真の値がとるはずの値をクリップまたは低減したものだからであることに留意されたい。

飽和検出回路１７は、サンプルの消去をトリガすることにより、信号の飽和が極端な場合に、後続の受信機プロセスを保護する。飽和検出回路１７は、所与のサンプルブロック（Ｎ_ＳＡＭＰ＋Ｎ_ＳＫＩＰ）について消去機能モジュール１４がアクティブにされる条件をトリガとする。飽和カウントが所定の閾値を超えるとき、この条件が満たされる。所与の各サンプルブロック（Ｎ_ＳＡＭＰ＋Ｎ_ＳＫＩＰ）は別々に扱われる。ループ処理を繰り返すと、飽和する確率は著しく低下する。したがって、実際問題として、タイムスロット中のおそらく第１のサンプルブロック以外のどんなサンプルブロック（Ｎ_ＳＡＭＰ＋Ｎ_ＳＫＩＰ）も、消去機能モジュール１４をトリガする可能性が低い。

本発明の一実施形態における以下に説明するＡＧＣ設計は、ＡＤＣワードサイズが８ビット（７ビットの振幅、１ビットの符号）であるという基本的な仮定から導き出された固定小数点の設定を使用するが、このＡＤＣワードサイズは例として示したものであり、したがって、必ずしもこの特定のＡＤＣワードサイズが必要となるわけではないことに留意されたい。

例示的な一実施形態では、飽和ＬＵＴ １４５は、飽和カウンタ１４４に応じて６ビット出力を提供する必要がある。ＬＵＴ １４５の長さはＮ_ＳＡＭＰに等しい。ＬＵＴ １４５は、飽和サンプルカウンタ１４４からの入力（ｘ）および電力エラー補正値Ｐ_ｃｏｒｒという出力を有する。

動作に際しては、飽和検出回路１７は、ＡＤＣ １２３からの出力を受け取る。−１２８または＋１２７の値を有する符号付き８ビットＡＤＣからのサンプル出力の数（ａｄｃＳａｍｐｏｕｔ）をカウントすることによって、飽和検出が開始される。カウントは、あらゆるサンプルブロックＮ_ＳＡＭＰについて実行され、サンプルブロック（Ｎ_ＳＡＭＰ＋Ｎ_ＳＫＩＰ）の繰返し処理毎にリセットされる。サンプリングブロックＮ_ＳＡＭＰでの飽和サンプルの数（ｘ）が、飽和の総計を推定するのに使用される。所与の入力値のＩ部分またはＱ部分のどちらかが、−１２８または＋１２７である場合、飽和カウンタ１４３が増分される。サンプリングブロックＮ_ＳＡＭＰの終点で得られるカウントは、サンプリングブロックＮ_ＳＡＭＰ内で発生した飽和サンプルの数（ｘ）のカウントであり、それが次いで、飽和ＬＵＴ １４５および消去機能モジュール１４に出力される。

サンプリングブロックＮ_ＳＡＭＰでの飽和サンプルの数（ｘ）に基づいて、電力エラー補正値Ｐ_ｃｏｒｒが飽和ＬＵＴ １４５から出力される。この値は、発生した飽和の総計の推定値であり、この総計に比例している。

先に説明したように、この値は電力比較器ブロック１２５の出力から差し引かれる。電力エラー補正値Ｐ_ｃｏｒｒは、電力推定値Ｐ_ｅｓｔと同じサンプリングブロック（Ｎ_ＳＡＭＰ）に基づいており、それによりこの１対が完全に同期するようになっている。各電力推定値は、好ましくは対数形式であるため、飽和ＬＵＴ １４５の内容のワードサイズをより小さくすることが可能になる。

ＡＤＣ １２３の出力は、消去機能モジュール１４にも提供される。消去機能モジュール１４は、ＦＩＦＯ １５１、消去回路１５２、および比較回路１５３を含む。

消去機能モジュール１４は、飽和検出回路１７からの飽和サンプルの数（ｘ）に基づいて、データサンプルを消去する（すなわち、ＩおよびＱのサンプルをゼロに設定する）決定を行う。飽和サンプルの数（ｘ）が所定の閾値を超える場合、所与のループ繰返し処理における対応する期間中（Ｎ_ＳＡＭＰ＋Ｎ_ＳＫＩＰ）のサンプルのすべてが消去される。

決定を行うことができるようになるにはサンプリングブロックＮ_ＳＡＭＰを受け取らなければならないため、ＦＩＦＯ １５１を適切なサイズにしなければならない。サンプリングブロックＮ_ＳＡＭＰの間、飽和サンプルの数（ｘ）がカウントされている。

消去機能モジュール１４からの出力は、サンプルのうちのいくつかがゼロに設定された（消去された）受信データである。

図３は、本発明の一実施形態に従って実行されるＡＧＣ計算の方法３００の流れ図である。前のタイムスロットのガード期間で、利得が設定される（ステップ３０２）。利得はオプション１を使用して設定してもよく、オプション２を使用して設定してもよいことに留意されたい。オプション１では、利得は、オフセットによって調整された、タイムスロット用のレジスタに記憶された値である。オプション２では、利得は固定値である。オプション１かオプション２かの選択は、あらかじめ決定される。オプション１を選ぶかオプション２を選ぶかに関係なく、初期のＡＧＣ利得値は、タイムスロットの開始前に設定される。

繰返し処理の始点で、ＡＧＣ電力計算が始まる（ステップ３０４）。繰返し処理の始点は、タイムスロットの開始時、またはタイムスロット中の前の繰返し処理の直後のどちらかである。飽和検出が実行される（ステップ３０６）。この後、Ｐ_ｅｓｔ、Ｐ_ｃｏｒｒ、Ｐ_ｅｒｒを計算し、これらの値を累算器に加え、この繰返し処理でデータシンボルを消去するかどうかを決定する（ステップ３０８）。更新されたＡＧＣ利得値は、無線コントローラに提供され（ステップ３１０）、この値は、繰返し処理が始まったタイムスロット用のレジスタに記憶される（ステップ３１２）。スキップ期間が始まり（ステップ３１４）、次いで終了する（ステップ３１６）。この処理（ステップ３０４〜３１６）は、Ｎ回の繰返し処理毎に、またはタイムスロットの終点まで繰り返される（ステップ３１８）。

本発明に従って作製される自動利得制御（ＡＧＣ）回路の全体ブロック図である。 本発明に従って構築されるＡＧＣ回路のブロック図である。 本発明の一実施形態に従って実施されるＡＧＣ計算を示す流れ図である。 タイムスロット内の一連の事象のタイミング図である。

Claims (3)

1. タイムスロット中で利得制御ループの初期設定値を決定するための方法であって、前記利得制御ループが、繰返しフレームを利用する通信システムの受信機に含まれ、各フレームが複数のタイムスロットを有し、
   特定のタイムスロットに対する前記利得制御ループの設定値を記憶するステップと、
   後続のフレームの前記対応するタイムスロットにおける前記記憶された設定値を取り出すステップと、
   飽和値に対応する補正係数を供給し、
   前記設定値を前記補正係数によって調整して前記初期設定値を提供するステップとを含むことを特徴とする方法。
2. 前記補正係数は１０^Δ／２０であり、Δが所定のオフセットであることを特徴とする請求項１に記載の方法。
3. 利得制御ループの設定値を決定するための方法であって、前記利得制御ループが、繰返しフレームを利用する通信システムの受信機に含まれ、各フレームが複数のタイムスロットを有し、
   複数のサンプルを含むデータのセグメントを受け取るステップと、
   前記複数のサンプルから、第１の閾値を超える前記サンプルの数を決定するステップと、
   少なくとも部分的に前記の数に基づいて、特定のタイムスロットについての前記利得制御ループの利得を設定するステップと、
   前記の数を使用して比較を行い、前記比較に応じて応答を発生するステップとを含むことを特徴とする方法。

Images