JP4498134B2 - スペクトル拡散受信器用多段自動利得制御 - Google Patents

Description

本開示は、スペクトル拡散通信に関し、特に、スペクトル拡散受信器の多段自動利得制御を備える方法と装置に関する。

通常の通信システムでは、利得は受信信号の電力レベルを調節するのに用いられる。通信の受信器の利得機能は増幅器利得を算定するのに用いるエラーを発生させる。この利得処理は受信信号を既知でかつ一定の電力レベルに至らせることを意図するものである。

残念ながら、移動体の環境におけるチャネル状態は非常に急速に変動するものであり、例えば、広帯域符号分割多元アクセス（「ＷＣＤＭＡ」）システムなどの、スペクトル拡散システムにおける信号対雑音比（「ＳＮＲ」）レベルは低いものである。通常のシステムは単一の利得ループを、予期される動作条件に基づいた妥協策によって、実現する。したがって、高速利得ループは、急な変動のトラッキングを行うことができるものであり得る一方、概して雑音を有するものであるという欠点を有する。対照的に、低速利得ループは、雑音を平均化させることができるものであり得る一方、概して、急なチャネル変動に追随することができるものでないという欠点を有する。

スペクトル拡散システムにおいて、急な変動のトラッキングを、雑音を平均化させながら、行うことができる、利得の解決策が必要である。

従来技術のこれら並びに別の欠点及び短所はスペクトル拡散受信器用多段自動利得制御を備える装置と方法によって解決される。

スペクトル拡散通信において自動利得制御を行う装置は、スペクトル拡散受信器用自動利得制御装置を含み、該スペクトル拡散受信器用自動利得制御装置は、受信信号強度表示子、受信信号強度表示子と通信するアナログ増幅器、アナログ増幅器と通信するアナログ・ディジタル変換器、アナログ・ディジタル変換器と通信するディジタル自動利得制御ループ、及びディジタル自動利得制御ループと通信してディジタル利得を示す信号をアナログ増幅器に備えるディジタル・アナログ変換器を有する。

スペクトル拡散通信における自動利得制御を行う、相当する方法は、アナログ信号を受信する工程、受信アナログ信号の強度を測定する工程、第１アナログ利得を測定強度に一致させて導き出す工程、導き出された第１アナログ利得をアナログ増幅器に適用する工程、第２アナログ利得をパイロット・チャネル信号から自動利得制御ループ内で導き出す工程、ディジタル利得をパイロット・チャネル信号から自動利得制御ループ内で導き出す工程、及び第２アナログ利得とディジタル利得とを示す自動利得制御信号をアナログ増幅器に印加する工程を含む。

本開示の、これら並びに別の特徴、特性及び効果は、以下の例示的実施例の記載で、添付図面とともに検討する対象であるもの、から明らかになるものである。

本開示は、例示的図面による、スペクトル拡散受信器用多段自動利得制御を備える方法と装置を教示するものである。

本開示はスペクトル拡散通信に関し、特に、スペクトル拡散受信器の多段自動制御を備える方法と装置に関する。本開示の実施例はスペクトル拡散通信システムにおいて利用可能なハンドヘルド型セルラ・デバイスを含む。

通信の受信器の自動利得制御（「ＡＧＣ」）機能は１つ又は複数の増幅器の利得を算定するのに用いるエラーを発生させる。このＡＧＣ処理は受信信号を既知でかつ一定の電力レベルに至らせるものである。移動体の環境におけるチャネル状態は非常に急速に変動するものであり、例えば、広帯域符号分割多元アクセス（「ＷＣＤＭＡ」）システムなどの、スペクトル拡散システムにおける信号対雑音比（「ＳＮＲ」）レベルは低いものである。したがって、高速ＡＧＣループは、急な変動のトラッキングを行うことができる一方、雑音を有するものでもある。対照的に、低速ＡＧＣループは、雑音を平均化させる一方、急なチャネル変動に追随することができないものである。両方の状況に対処するよう、本開示のＡＧＣストラテジは多段制御ループを備える。これらのループはスペクトル拡散通信システムにおいて利用可能な信号に基づくものである。本開示のストラテジは、例えば、ＷＣＤＭＡ標準の要求事項を満たすスペクトル拡散システムを含む、何れかのスペクトル拡散システムにおいて利用可能である。

本開示の実施例はアナログ増幅器を用いてＡＧＣ利得を調節するアナログ増幅器を用いる。単一の増幅器か、数段によって構成される増幅器であり得る、この増幅器の利得を導き出すのに用いるエラーはいくつかの位置で測定される。本明細書及び特許請求の範囲の原文におけるＡＧＣの「ａｎａｌｏｇ」又は「ｄｉｇｉｔａｌ」の語は、関連する利得の調節がアナログ領域において行われるか、ディジタル領域において行われるかを表すものである。

図１に表すように、スペクトル拡散通信システム１００は、例えば、移動体セルラ電話の実施形態などの、スペクトル拡散通信デバイス１１０を含む。通信デバイス１１０は各々、基地局１１２にスペクトル拡散無線リンクを介した通信で接続される。各基地局１１２は、同様に、セルラ・ネットワーク１１４との通信で接続される。例えば、セルラ・サービス・プロバイダにあるサーバなどの、コンピュータ・サーバ１１６は、セルラ・ネットワーク１１４との通信で接続される。したがって、通信経路が各セルラ通信デバイス１１０とコンピュータ・サーバ１１６との間で形成される。

図２に移れば、スペクトル拡散通信装置は、参照数字２００によって概括的に示される。通信装置２００は、例えば、本開示の実施例による移動体セルラ電話において実施し得る。通信装置２００は、システム・バス２０４と通信する少なくとも１つのプロセッサすなわち中央処理装置（「ＣＰＵ」）２０２を含む。読み取り専用メモリ（「ＲＯＭ」）２０６、ランダム・アクセス・メモリ（「ＲＡＭ」）２０８、ディスプレイ・アダプタ２１０、入力／出力（「Ｉ／Ｏ」）アダプタ２１２、及びユーザ・インタフェース・アダプタもシステム・バス２０４と通信する。

ディスプレイ装置２１６はシステム・バス２０４とディスプレイ・アダプタ２１０を介して通信し、キーパッド２２２はシステム・バス２０４とユーザ・インタフェース・アダプタ２１４を介して通信する。上記装置２００は更に、システム・バス２０４と、Ｉ／Ｏアダプタ２１２、又は当業者が分かる別の適切な手段、を介して通信する無線通信デバイス２２８を含む。

当該技術分野における当業者によって、本明細書及び特許請求の範囲における教示に基づいて、認識されるように、通信装置２００の別の実施例が考えられる。例えば、別の実施例はプロセッサ２０２上にあるレジスタにおけるデータ若しくはプログラム・コードの一部又は全部を記憶し得る。

次に図３に移れば、サービス・プロバイダ・コンピュータ・サーバを参照数字３００によって概括的に示す。サーバ３００はシステム・バス３０４と通信する少なくとも１つのプロセッサ又はＣＰＵ３０２を含む。ＲＯＭ３０６、ＲＡＭ３０８、ディスプレイ・アダプタ３１０、Ｉ／Ｏアダプタ３１２、及びユーザ・インタフェース３１４もシステム・バス３０４と通信する。

ディスプレイ装置３１６はシステム・バス３０４とディスプレイ・アダプタ３１０を介して通信する。磁気若しくは光のディスク記憶装置又はデータベースなどの、データ記憶装置３１８は、システム・バス１０４とＩ／Ｏアダプタ３１２を介して通信する。マウス３２０、キーボード３２２、及び眼球トラッキング・デバイス３２４もシステム・バス３０４とユーザ・インタフェース・アダプタ３１４を介して通信する。

サーバ３００は更に、システム・バス３０４、又は当業者が分かる別の適切な手段、を介して通信する通信アダプタ３２８を含む。通信アダプタ３２８は、例えば、サーバ３００とネットワークとの間でデータを交換することを可能にする。

当業者によって本明細書及び特許請求の範囲における教示に基づいて認識されるように、例えば、プロセッサ・チップ３０２上に位置するレジスタにおけるコンピュータ・プログラム・コードの一部又は全部を実施するものなどの、サービス・プロバイダ・コンピュータ・サーバ３００の別の実施例が考えられる。本明細書及び特許請求の範囲記載の開示に教示されていることによって、当業者はサーバ３００の構成要素の種々の別の構成と実現方法とを、本開示の範囲と趣旨の範囲内に収まるよう実施しながら、考案するものである。

図４に表すように、多段自動利得制御（「ＡＧＣ」）のブロック図は概括的に参照数字４００によって示される。ＡＧＣ４００は図１のシステム１００の広域符号分割多元アクセス（「ＷＣＤＭＡ」）の実施形態の図２のハンドヘルド型装置２００において利用可能である。

ＡＧＣ４００はアナログ部分４１０とディジタル部分４１２とを含む。アナログ部分４１０は受信信号強度表示子（「ＲＳＳＩ」）４１６及びアナログ増幅器４１８と通信するアナログ受信器４１４を含む。ＲＳＳＩ４１６は増幅器４１８と通信してアナログ利得を示す信号を増幅器に備える。増幅器４１８はアナログ・ディジタル変換器（「Ａ／Ｄ」）４２０と通信し、アナログ・ディジタル変換器は、同様に、乗算器４２２と通信する。乗算器４２２は１次同期化チャネル（「ＳＣＨ」）相関器４２４、２次ＳＣＨ相関器４２６及び逆スクランブル器４２８の各々と通信する。

１次ＳＣＨ相関器４２４は多重化装置（「ＭＵＸ」）４３０及び１次ＳＣＨ同期化装置４３２の各々と通信する。１次ＳＣＨ同期化装置４３２は２次ＳＣＨ同期化装置４３４と制御可能な通信を行う。２次ＳＣＨ相関器も２次ＳＣＨ同期化装置４３４と通信する。２次ＳＣＨ同期化装置４３４はスクランブル符号判定器４３６と制御可能な通信を行う。この符号判定器４３６は逆スクランブル器４２８及びＭＵＸ４３０の各々と通信する。逆スクランブル器４２８は共通パイロット・チャネル（「ＣＰＩＣＨ」）相関器４３８と通信し、この共通パイロット・チャネル相関器は同様に、ＭＵＸ４３０及び判定器４３６各々と通信する。

ＭＵＸ４３０は、シンボル（２５６チップ）毎に更新する高速ディジタルＡＧＣ利得と、スロット（２５６０チップすなわち１０シンボル）毎に更新する低速アナログＡＧＣ利得との各々と通信する。高速利得４４０は乗算器４２２と通信する。ディジタル・アナログ変換器（「Ｄ／Ａ」）４４４と通信する低速利得４４２は、同様に、アナログ増幅器４１８と通信する。

図５に移れば、自動利得制御算定装置で、図４の高速利得４４０及び／又は低速利得４４２のものなどは、概括的に参照数字５００によって示す。算定装置５００は図４のＣＰＩＣＨ相関器４３８又は１次ＳＣＨ相関器４２４の出力の絶対値を取る絶対値関数５１０を含む。絶対値関数５１０は１／Ｎインバータ５１２と通信し、この１／Ｎインバータは、同様に、加算器５１４の正の入力と通信する。加算器５１４の出力はレジスタ５１６と通信し、レジスタ５１６はその出力を加算器５１４の別の正の入力に戻す。

レジスタ５１６の出力も加算器５１８の負の入力と通信し、加算器５１８はＮシンボル毎に更新する。ピーク基準レベル装置５２０は加算器５１８の正の入力と通信する。加算器の出力は低速２次ループ・フィルタ５２２と通信する。低速２次ループ・フィルタ５２２は、例えば、ＳＬＯＷ＿ＧＡＩＮ＿ＭＩＮからＳＬＯＷ＿ＧＡＩＮ＿ＭＡＸまで、などの、選択範囲外の利得のクリッピングを行うクリッパ５２４と通信する。クリッパ５２４は、同様に、加算器５２６の正の入力と通信する。

絶対値関数５１０は更に、加算器５２８の負の入力と通信し、加算器はシンボル毎に更新する。ピーク基準レベル装置５２０は更に、加算器５２８と通信する。加算器５２８の出力は、エラーを「＋／−ＤＥＬＴＡ」に量子化する、エラー量子化器５３０と通信する。量子化器５３０は、同様に、加算器５３２と通信する。加算器５３２の出力はレジスタ５３４に通信で結合され、レジスタ５３４は、同様に、クリッパ５３６に結合される。クリッパ５３６は利得を、ＦＡＳＴ＿ＧＡＩＮ＿ＭＩＮからＦＡＳＴ＿ＧＡＩＮ＿ＭＡＸまで、などの選定範囲に制限する。クリッパ５２６は加算器５２６の別の正の入力と通信し、加算器５２６は、同様に、ＡＧＣ利得を示す信号を生成する。

当業者によって認識されるように、上記のエラー算定アーキテクチャは例示的なものであり、別の種類のエラー算定アーキテクチャも本開示に示す全般的なＡＧＣアーキテクチャとともに用い得る。例えば、公知の、リーク積分器を高速利得の算定に用い得るものであり、この積分器はその利得の値を低速でリークし、この値を、例えば、１などの、何らかの既知値に戻すものである。これによって高速利得の値を何らかの大きな、正又は負の値に留める代わりに集中させることが助力される。利得が減衰するにつれて、低速ループ利得は補正するよう変動する。

次に図６に移れば、参照数字６００によって概括的に示す、流れ図を、図１のシステムの広帯域符号分割多元アクセス（「ＷＣＤＭＡ」）の自動利得制御（「ＡＧＣ」）ストラテジについて表す。開始ブロック６１０は制御を実行機能ブロック６１２に移し、この実行機能ブロックはアナログ受信信号強度表示子（「ＲＳＳＩ」）ＡＧＣを後続動作と並行して連続して実行する一方で、利得がアナログ増幅器に送出される。ブロック６１２は制御を判定ブロック６１４に移し、この判定ブロックはアナログＲＳＳＩ ＡＧＣが信号をＡ／Ｄ変換器の範囲内にクリッピングを行うことなしで至らせたか否かを判定する。そうでない場合には、制御はもう一度機能ブロック６１２に移される。さもなければ、クリップされていない信号がＡ／Ｄの範囲内にある場合には、制御は機能ブロック６１６に移って低速アナログＡＧＣを、１次ＳＣＨを用いて、フレーム毎に、利得をアナログ増幅器に送出する間に、行う。

ブロック６１６は判定ブロック６１８に制御を移して受信器がＳＣＨに同期化されて、スクランブル符号を見出したか否かを判定する。そうでない場合には、制御はもう一度機能ブロック６１６に移る。さもなければ、２つの並行処理が開始される。並行処理６２０では、高速ディジタルＡＧＣがエラーをＣＰＩＣＨからシンボル毎に、利得がディジタル乗算器に送出される間に、導き出すものである。並行処理６２２では、低速のアナログＡＧＣがエラーをＣＰＩＣＨからスロット毎に、この利得がアナログ増幅器に送出される間に、導き出すよう切り替わる。

当業者によって認識されるように、このＡＧＣストラテジの教示はＷＣＤＭＡ標準に準拠するアプリケーションに限定されるものでなく、何れかのスペクトル拡散システムに適用し得る。したがって、一般的なスペクトル拡散アプリケーションとＷＣＤＭＡスペクトル拡散アプリケーションとのＡＧＣストラテジは以下の工程によって要約される：
アナログＲＳＳＩ ＡＧＣは受信器の動作中、常に実行される。エラーはアナログＲＳＳＩブロックから導き出され、利得はアナログ増幅器に送出される。

低速アナログＡＧＣはそのエラーをパイロットから導き出し、更新はスロット毎に（Ｎ_ｓシンボル毎に）行われる。利得はアナログ増幅器に送出される。

高速ディジタルＡＧＣは低速アナログＡＧＣと同時に実行される。高速ディジタルＡＧＣは更に、そのエラーをパイロットから導き出し、更新はシンボル毎に（すなわち、Ｎ_ｃシンボル毎に）行われ、Ｎ_ｃはシンボルの拡散率である。高速ディジタルＡＧＣからの利得はディジタル乗算器に送出されて利得を高速で更新することを可能にする。
ＷＣＤＭＡ実施形態用に最適化されたＡＧＣストラテジは以下の通りである：
アナログＲＳＳＩ ＡＧＣは受信器の動作中、常に実行される。エラーはアナログＲＳＳＩブロックから導き出され、利得はアナログ増幅器に送出される。

低速アナログＡＧＣは当初、エラーを、信号を１５スロットのフレーム毎に平均化させることによって、導き出し、エラーをフレーム毎に１度、算定する。低速アナログＡＧＣブロックからの利得はアナログ増幅器に送出される。

同時に、受信器はＳＣＨチャネルに同期化し、タイミング同期を、現行セルにおいて用いられるスクランブル符号とともに、判定する。

スクランブル符号が判定されると、ＣＰＩＣＨパイロット・チャネルの逆スクランブルが行われる。

低速アナログＡＧＣはそのエラーをＣＰＩＣＨから導き出すよう切り替わり、更に、更新がスロットすなわち２５６０チップ毎に行われる。利得はなお、アナログ増幅器に送出される。

高速ディジタルＡＧＣは、ＣＰＩＣＨが復号化された後にオン状態になり、低速アナログＡＧＣと同時に実行される。高速ディジタルＡＧＣは更に、そのエラーをＣＰＩＣＨから導き出し、更新はシンボルすなわち２５６チップ毎に行われる。高速ディジタルＡＧＣからの利得はディジタル乗算器に送出されて高速利得更新を可能にする。

図７に表すように、図６に示す、ＷＣＤＭＡ実施形態のＡＧＣストラテジのタイミング図は参照数字７００によって概括的に示す。タイムライン７１０は図７００の上部の左から右に延びている。同期化動作は、１次ＳＣＨ同期化７１２と、１次ＳＣＨ同期化に後続する２次ＳＣＨ同期化７１４とスクランブル符号判定７１６とを含む。ＳＹＮＣ＿ＦＬＡＧがフレーム境界上でスクランブル符号判定７１６後にアサートされ、その場合にはＣＰＩＣＨが利用可能となる。アナログＲＳＳＩ ＡＧＣエラー算定は一次ＳＣＨ同期化７１２前に開始される。ここでは、粗いＲＳＳＩ ＡＧＣ７２０がエラーをアナログＲＳＳＩから導き出す。信号が概ね、Ａ／Ｄ変換器の範囲内にくると、低速ＡＧＣ７２２はエラーをフレーム毎にＳＹＮＣ＿ＦＬＡＧがアサートされるまで導き出し、その後低速ＡＧＣ７２４がスロット毎に導き出される。高速ＡＧＣエラー算定７２６はＳＹＮＣ＿ＦＬＡＧがアサートされるまで開始されるものでないが、その後はシンボル毎に導き出される。

図８に移れば、時間に対する自動利得制御利得を表すグラフを参照数字８００によって概括的に示す。図８１０は低速利得ループを示し、高速利得ループを低速利得ループと合成したものを図８１２によって示す。このようにして、この例示的グラフ８００は、低速ＡＧＣがどのようにして、低速の変動を大きな動的範囲によって、高速ＡＧＣが小さな動的範囲に及んで高速にてトラッキングする一方で、トラッキングするかを表す。本開示の実施例は、低速ＡＧＣと高速ＡＧＣとを、図８１２に表すように、向上させた特性を伴って、一体化している。

動作上、アナログの受信信号強度表示子（「ＲＳＳＩ」）ＡＧＣはもっぱらアナログ領域において動作するのに用いられる。エラーはＲＳＳＩブロックからの電力を既知の基準レベルと比較することによって導き出される。スペクトル拡散信号の特性が理由で、これは単に、所望の信号に干渉信号と雑音を加えたものを含む、受信信号全体のスケーリングを行うものであるので、上記信号を集めたものはＡ／Ｄ変換器の範囲内に収まることになる。アナログＲＳＳＩ ＡＧＣは所望の信号を既知の基準レベルに至らせるものでない一方、単に、受信信号全体を基準レベルまで調節するので、当該信号はＡ／Ｄ変換器でクリップされたり、歪ませられたりするものでない。このアナログＲＳＳＩ ＡＧＣは連続して動作する。

ＷＣＤＭＡシステムでは、受信器が当初、それに対してチューニングし得るのは、１次同期化チャネル（「ＳＣＨ」）のみである。この１次同期化チャネルはその拡散符号が全ての移動体端末によってシステム全体の至る所で分かっているその唯一の信号である。受信器はそれ自体を１次ＳＣＨに同期化させてチップ、シンボルとスロットの同期化を判定する。この処理が行われる間に、低速アナログＡＧＣが動作する。この低速ループはそのエラーを、受信信号と１次ＳＣＨとの相関を取る相関器の出力から、導き出す。強い基準信号を得るよう、更には、受信器がなお、１次ＳＣＨに完全に同期化されていない理由で、低速アナログＡＧＣは１次ＳＣＨ相関器の出力を１５スロットすなわち１フレームにおよんで平均化させ、ピークの高さを見出す。このピークの高さと理想的なピークの高さとの間の差異が導き出される。１次ＳＣＨは、例えば、ユニバーサル移動体通信システム（「ＵＭＴＳ」）ＷＣＤＭＡ標準については、各２５６０チップのうち、２５６のみの非ゼロのチップを含み、１スロットは２５６０チップである。したがって、これは連続して用いることが可能でない、疎である信号であるが、受信器がこの処理段で処理の対象とすることを要する唯一のものである。プロセッサはフレーム全体からのデータを検査するが、これはタイミング情報が未だ何らないのでピーク位置が分からないからであり、かつ、スロットが、単一シンボルで、雑音を平均化させるのに十分でないもの、しか含むものでないからである。低速アナログＡＣループによって導き出された利得はアナログ増幅器に送出される。

この低速アナログＡＧＣ処理は引き続き、実行され、受信器は、１次ＳＣＨに同期化されると、２次ＳＣＨに同期化されてフレーム同期化を取得し、現行セルが用いるスクランブル符号を判定する。受信器は、スクランブル符号を判定すると、更にＣＰＩＣＨパイロット信号の逆スクランブルを行い、このＣＰＩＣＨパイロット信号に行われるスクランブルはセル毎に異なるものである。各スロットの最初の２５６チップについてのみオン状態にある１次ＳＣＨと違って、ＣＰＩＣＨは常にオン状態にあり、エラーを連続して導き出すのに用い得る。

ＣＰＩＣＨパイロットは２つのＡＧＣループを導き出すのに用いられる。低速アナログＡＧＣループはそのエラーを１次ＳＣＨから導き出すことから、そのエラーを、ＣＰＩＣＨをスロット全体すなわち２５６０チップにわたって平均化させることによって、導き出すことに切り替える。算定される利得は、大きな動的範囲を有することになるが、これは適応の遅いループである。このループは所望の信号の平均電力を低速でトラッキングするのに用いる。このループからの利得は引き続き、アナログ増幅器に送出される。

第２のループは高速ディジタルＡＧＣループであり、これもそのエラーをＣＰＩＣＨから導き出す。しかしながら、このループが高速の変動をトラッキングすることを可能にするよう、このループはそのエラーをシンボル毎、すなわち２５６チップ毎、に算定する。これによってこのループがより速く更新を行うことが可能になる。利得の動的範囲は低速アナログ・ループのものよりも小さく、ループ・フィルタにエラーを通す代わりに、高速ディジタルＡＧＣ利得に対する各更新は＋Δと−Δとの何れかに、本好適実施例における当該エラーの符号によって、量子化される。別の実施例で、例えば、通常の２次ループ・フィルタにエラーを通すものなどが考えられる。このようにして、本好適実施例では、高速ディジタルＡＧＣ利得には、シンボル毎のΔだけの、増加と減少との何れかが生じる。この利得はディジタル乗算器に送出され、このディジタル乗算器は、ループがディジタルであるので、更新が高速にて行われることが可能になる。このループは受信信号の強度における急な変動のトラッキングを行うのに用いる。

このようにして、本開示は、広帯域符号分割多元アクセス（「ＷＣＤＭＡ」）標準に準拠したものを含む、スペクトル拡散通信受信器用の、多段でかつ複数ループの自動利得制御（「ＡＧＣ」）のストラテジとアーキテクチャとを教示するものである。本開示の実施例は何れかのスペクトル拡散システムに用い得ることは当業者によって分かるものである。特に、実施例は、ＷＣＤＭＡ標準と符号分割多元アクセス「ｃｄｍａ２０００」標準とに準拠した３Ｇセルラ受信器に用いることが想定される。

本開示のこれら並びに別の特性及び効果は、当業者によって本明細書及び特許請求の範囲に基づいて容易に把握し得る。本開示の教示はハードウェア、ソフトウェア、ファームウェア、特定用途向プロセッサ、又はそれらの組み合わせの種々の形態で実現し得ることとする。

本開示の教示は好ましくは、ハードウェアとソフトウェアとの組み合わせとして実現し得る。更に、ソフトウェアは好ましくは、プログラム記憶装置上で目に見える形で実施されるアプリケーション・プログラムとして実現される。アプリケーション・プログラムは何れかの適切なアーキテクチャを備えるマシンにアップロードし得るものであり、かつ、このマシンによって実行し得る。好ましくは、このマシンは１つ又は複数の中央処理装置（「ＣＰＵ」）、ランダム・アクセス・メモリ（「ＲＡＭ」）、及び入出力（「Ｉ／Ｏ」）インタフェースなどの、ハードウェアを有するコンピュータ・プラットフォーム上で実現される。コンピュータ・プラットフォームは更に、オペレーティング・システム及びマイクロ命令コードを含み得る。本明細書並びに特許請求の範囲記載の種々の処理及び機能は、マイクロ命令コードの一部とアプリケーション・プログラムの一部との何れか、又はそれらの何れかの組み合わせで、ＣＰＵで実行し得るもの、であり得る。更に、別のデータ機構装置と出力装置など、の種々の別の周辺装置をコンピュータ・プラットフォームに接続し得る。

更に、添付図面に表す、構成するシステム構成部分と工程との一部をソフトウェアで実現し得るので、システム構成部分間又は処理機能ブロック間の実際の接続は本開示がそれにおいてプログラム化されるその方法によってかわってくることとする。本明細書及び特許請求の範囲の教示によって、当業者は本開示のこれら並びに同様な実現形態又は構成を考案することができるものである。

当業者によって本明細書及び特許請求の範囲の教示に基づいて認識されるように、別の実施例が考えられる。本明細書及び特許請求の範囲記載の開示の教示によって、当業者は当該システムの種々の別の構成と実現形態とを、本開示の範囲及び趣旨の範囲内で実施しながら、考案するものである。

上記説明用実施例を本明細書及び特許請求の範囲に添付図面を参照しながら記載したが、本開示はまさにそれらの実施例に限定されるものでなく、種々の変更及び修正をこれらの実施例において当業者によって本開示の範囲又は趣旨から逸脱することなく行い得ることとする。そのような変更及び修正は全て、本特許請求の範囲において示す本開示の範囲内に含むことが意図されている。

本開示の説明用実施例によるスペクトル拡散通信システムを表すブロック図である。 図１のスペクトル拡散通信システムによって利用可能なハンドヘルド型スペクトル拡散通信装置を表すブロック図である。 図１のスペクトル拡散通信システムによって利用可能なサービス・プロバイダ・コンピュータ・サーバを表すブロック図である。 図１のスペクトル拡散通信システムの広帯域符号分割多元アクセスの実施形態用の図２のハンドヘルド型スペクトル拡散通信装置において利用可能な多段自動利得制御を表すブロック図である。 図４の自動利得制御の計算ブロックを表すブロック図である。 図１のスペクトル拡散通信システムの広帯域符号分割多重アクセスの実施形態用の図４及び５のブロック図によって利用可能な自動利得制御ストラテジを表す流れ図である。 図６に示す自動利得制御ストラテジを表すタイミング図である。 図６による、低速利得ループと、高速利得ループと低速利得ループとを合成したもの、とについての、自動利得制御を時間に対して表す図である。

Claims (23)

1. スペクトル拡散受信器の利得を制御する方法であって：
   アナログ信号を受信する工程；
   該受信アナログ信号の強度を測定する工程；
   第１アナログ利得を該測定強度に一致させて導き出す工程；
   該導き出した第１アナログ利得をアナログ増幅器に適用する工程であって、該アナログ増幅器は、アナログ・ディジタル変換器及びディジタル・アナログ変換器と信号通信する工程；
   第２アナログ利得をパイロット・チャネル信号からアナログ自動利得制御ループ内で導き出す工程；
   ディジタル利得を該パイロット・チャネル信号からディジタル自動利得制御ループ内で導き出す工程；及び
   該第２アナログ利得を示す自動利得制御信号を該アナログ増幅器に印加し、該ディジタル利得を該アナログ・ディジタル変換器の出力と乗算する工程；
   を備えることを特徴とする方法。
2. 請求項１記載の方法であって、該ディジタル利得が該第２アナログ利得と同時に導き出されることを特徴とする方法。
3. 請求項１記載の方法であって、該ディジタル利得が該第２アナログ利得よりも頻繁に導き出されることを特徴とする方法。
4. 請求項１記載の方法であって、該第２アナログ利得がスロット毎に１度導き出されることを特徴とする方法。
5. 請求項１記載の方法であって、該ディジタル利得がシンボル毎に１度導き出されることを特徴とする方法。
6. 請求項１記載の方法であって、更に：
   更新を高速で行うよう、該自動利得制御ループの入力に印加される該ディジタル利得をディジタル形式で乗算する工程；
   を備えることを特徴とする方法。
7. 請求項１記載の方法であって、更に：
   該第２アナログ利得を当初、該パイロット・チャネル信号を各フレームにわたって平均化させ、該利得をフレーム毎に１度再計算することによって、導き出す工程；
   該受信器を同期化チャネルに同期化させる工程と、タイミング同期化と、現行セルのスクランブル符号とを判定する工程とを同時に行う工程；
   パイロット・チャネルの逆スクランブルを行う工程；及び
   該第２アナログ利得を導き出す工程を、平均化させることから、該第２アナログ利得のエラーを該パイロット・チャネルから導き出し、かつ、スロット毎に１度更新することに、切り替える工程；
   を備えることを特徴とする方法。
8. 請求項７記載の方法であって、各フレームが１５のスロットを備えることを特徴とする方法。
9. 請求項１記載の方法であって、該第１アナログ利得を導き出す工程が：
   該受信信号全体を、スケーリングしてアナログ・ディジタル変換器の動的範囲内に収まるようにすることを、受信信号強度を示すアナログ信号を用いることによって、行う工程：
   を備えることを特徴とする方法。
10. 請求項１記載の方法であって、該第２アナログ利得を導き出す工程が：
    エラー信号をフレームごとに１次同期化チャネルを用いて導き出す工程：
    を備えることを特徴とする方法。
11. 請求項１記載の方法であって、該第２アナログ利得と該ディジタル利得とのうちの少なくとも一方が、該受信器が同期化チャネルに同期化された後に、導き出されることを特徴とする方法。
12. 請求項１１記載の方法であって、更に：
    該第２アナログ利得をスロットごとに更新することと、該ディジタル利得をシンボル毎に更新することとを、共通パイロット・チャネルから導き出されたエラーによって、同時に行う工程；
    を備えることを特徴とする方法。
13. 請求項１記載の方法であって、該第２アナログ利得は幅の広い動的範囲に相当するがトラッキングを比較的遅く行い、該ディジタル利得は該幅の広い動的範囲よりも幅が小さい動的範囲に相当するが、トラッキングを比較的速く行うことを特徴とする方法。
14. 請求項１記載の方法であって、該第１アナログ利得が繰り返し、該受信器の動作中に更新されることを特徴とする方法。
15. 請求項１記載の方法であって、該第２アナログ利得が当初、該信号を１５スロットの各フレームにわたって平均化させ、該利得をフレーム毎に１度算定することによって、導き出されることを特徴とする方法。
16. 請求項１記載の方法であって、更に：
    該受信器を同期化チャネルに同期化させる工程；及び
    タイミング同期化と、現行セルにおいて用いられるスクランブル符号、とを判定する工程；
    を備えることを特徴とする方法。
17. 請求項１６記載の方法であって、更に：
    共通パイロット・チャネル信号の該スクランブル符号による逆スクランブルを行う工程；
    を備えることを特徴とする方法。
18. 請求項１７記載の方法であって、更に：
    該第２アナログ利得をスロット毎に１度、該共通パイロット・チャネル信号から導き出すよう切り替える工程；
    を備えることを特徴とする方法。
19. 請求項１８記載の方法であって、更に：
    該ディジタル利得をシンボル毎に１度、該共通パイロット・チャネル信号から導き出す工程；
    を備えることを特徴とする方法。
20. スペクトル拡散受信器の利得を制御するシステムであって：
    アナログ信号を受信する受信器手段；
    該受信アナログ信号の強度を測定する測定手段；
    第１アナログ利得を該測定強度に一致させて導き出す第１アナログ導出手段；
    該導き出した第１アナログ利得をアナログ増幅器に適用する第１アナログ適用手段であって、該アナログ増幅器は、アナログ・ディジタル変換器及びディジタル・アナログ変換器と信号通信する手段；
    第２アナログ利得をパイロット・チャネル信号からアナログ自動利得制御ループ内で導き出す第２アナログ導出手段；
    ディジタル利得を該パイロット・チャネル信号からディジタル自動利得制御ループ内で導き出すディジタル導出手段；及び
    該第２アナログ利得を示す自動利得制御信号を該アナログ増幅器に印加し、該ディジタル利得を該アナログ・ディジタル変換器の出力と乗算する自動利得制御印加手段；
    を備えることを特徴とするシステム。
21. 請求項２０記載のシステムであって、更に：
    更新を高速で行うよう、該自動利得制御ループの入力に印加される該ディジタル利得をディジタル形式で乗算するディジタル乗算手段；
    を備えることを特徴とするシステム。
22. 請求項２０記載のシステムであって、更に：
    該第２アナログ利得を、該パイロット・チャネル信号を各フレームにわたって平均化させ、該利得をフレーム毎に１度再計算することによって、導き出す第２アナログ導出手段；
    該受信器を同期化チャネルに同期化させる工程と、タイミング同期化と、現行セルのスクランブル符号とを判定する工程とを同時に行う同期化手段；
    パイロット・チャネルの逆スクランブルを行う逆スクランブル手段；及び
    該第２アナログ利得の導出を、平均化させることから、該第２アナログ利得のエラーを該パイロット・チャネルから導き出し、かつ、スロット毎に１度更新することに、切り替える切り替え手段；
    を備えることを特徴とするシステム。
23. 請求項２０記載のシステムであって、更に：
    該第２アナログ利得をスロット毎に更新する工程と、該ディジタル利得をシンボル毎に更新する工程とを、共通パイロット・チャネルから導き出されたエラーによって、同時に行う更新手段；
    を備えることを特徴とするシステム。

Images