KR101017265B1 - 이동 디바이스 상에서의 데이터베이스 정보의 백그라운드 업데이트 - Google Patents

이동 디바이스 상에서의 데이터베이스 정보의 백그라운드 업데이트 Download PDF

Info

Publication number
KR101017265B1
KR101017265B1 KR1020057001373A KR20057001373A KR101017265B1 KR 101017265 B1 KR101017265 B1 KR 101017265B1 KR 1020057001373 A KR1020057001373 A KR 1020057001373A KR 20057001373 A KR20057001373 A KR 20057001373A KR 101017265 B1 KR101017265 B1 KR 101017265B1
Authority
KR
South Korea
Prior art keywords
analog
gain
signal
digital
spread
Prior art date
Application number
KR1020057001373A
Other languages
English (en)
Other versions
KR20050030213A (ko
Inventor
루이스 로버트 리트윈
아담 로버트 마겟츠
폴 고다드 크너슨
Original Assignee
톰슨 라이센싱
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 톰슨 라이센싱 filed Critical 톰슨 라이센싱
Publication of KR20050030213A publication Critical patent/KR20050030213A/ko
Application granted granted Critical
Publication of KR101017265B1 publication Critical patent/KR101017265B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/69—Spread spectrum techniques
    • H04B1/707—Spread spectrum techniques using direct sequence modulation
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03G—CONTROL OF AMPLIFICATION
    • H03G3/00—Gain control in amplifiers or frequency changers
    • H03G3/20—Automatic control
    • H03G3/30—Automatic control in amplifiers having semiconductor devices
    • H03G3/3052—Automatic control in amplifiers having semiconductor devices in bandpass amplifiers (H.F. or I.F.) or in frequency-changers used in a (super)heterodyne receiver
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03G—CONTROL OF AMPLIFICATION
    • H03G3/00—Gain control in amplifiers or frequency changers
    • H03G3/20—Automatic control
    • H03G3/30—Automatic control in amplifiers having semiconductor devices
    • H03G3/3089—Control of digital or coded signals
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/02—Amplitude-modulated carrier systems, e.g. using on-off keying; Single sideband or vestigial sideband modulation
    • H04L27/08—Amplitude regulation arrangements

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Circuits Of Receivers In General (AREA)
  • Control Of Amplification And Gain Control (AREA)

Abstract

확산-스펙트럼 통신에서의 자동 이득 제어 장치 및 방법은, 수신된 신호 세기 지시자(416)와, 상기 수신된 신호 세기 지시자와 신호 통신하는 아날로그 증폭기(418)와, 아날로그-디지털 변환기(420)와, 디지털 자동 이득 제어 루프(412)와, 디지털 이득을 나타내는 신호를 상기 아날로그 증폭기에 제공하기 위해 상기 디지털 자동 이득 제어 루프와 신호 통신하는 디지털-아날로그 변환기(444)를 포함하는 확산-스펙트럼 수신기용의 자동 이득 제어 장치(400)를 포함한다.

Description

이동 디바이스 상에서의 데이터베이스 정보의 백그라운드 업데이트{BACKGROUND UPDATES FOR DATABASE INFORMATION ON A MOBILE DEVICE}
본 발명은 확산-스펙트럼 통신에 관한 것이며, 좀더 상세하게는 확산-스펙트럼 수신기에 다단계 자동 이득 제어를 제공하기 위한 방법 및 장치에 관한 것이다.
전형적인 통신 시스템에서, 수신된 신호의 전력 레벨을 조절하기 위해 이득이 사용된다. 통신 수신기의 이득 기능은 증폭기 이득을 계산하는데 사용되는 에러를 생성한다. 이득 동작은 수신된 신호가 알려져 있는 일정한 전력 레벨이 되게 하고자 하는 것이다.
불행히도, 이동 환경에서 채널 상태는 매우 급속하게 변하며, 예컨대 광대역 코드분할 다중접속("WCDMA")과 같은 확산-스펙트럼 시스템에서의 신호대잡음비("SNR") 레벨은 낮다. 전형적인 시스템은 예상된 동작 상태를 기초한 절충절차(compromise)에 따라 하나의 이득 루프를 구현한다. 그에 따라, 빠른 이득 루프는 갑작스런 변화를 추적할 수 있지만, 일반적으로 잡음이 있는 단점을 갖는다. 이와는 대조적으로, 느린 이득 루프는 잡음을 평균화할 수 있지만, 일반적으로 갑작스런 채널 변화에 보조를 맞출 수 없는 단점을 갖는다. 확산-스펙트럼 시스템에서 잡음을 평균화하면서 갑작스런 변화를 추적할 수 있는 이득 해법이 필요하다.
종래기술의 이들 및 다른 결점 및 단점은 확산-스펙트럼 수신기를 위해 다단계 자동 이득 제어를 제공하기 위한 장치 및 방법에 의해 해결된다.
확산-스펙트럼 통신에서 자동 이득 제어를 위한 장치는 수신된 신호 세기 지시자를 갖는 확산-스펙트럼 수신기를 위한 자동 이득 제어 장치와, 수신된 신호 세기 지시자와 신호 통신하는 아날로그 증폭기와, 아날로그 증폭기와 신호 통신하는 아날로그-디지털 변환기와, 아날로그-디지털 변환기와 신호 통신하는 디지털 자동 이득 제어 루프와, 디지털 이득을 나타내는 신호를 아날로그 증폭기에 제공하기 위해 디지털 자동 이득 제어 루프와 신호 통신하는 디지털-아날로그 변환기를 포함한다.
확산-스펙트럼 통신에서 자동 이득 제어를 위한 대응하는 방법은 아날로그 신호를 수신하는 단계와, 상기 수신된 아날로그 신호의 세기를 측정하는 단계와, 상기 측정된 세기에 따라 제 1 아날로그 이득을 유도하는 단계와, 상기 유도된 제 1 아날로그 이득을 아날로그 증폭기에 적용하는 단계와, 자동 이득 제어 루프 내에서 파일럿 채널 신호로부터 제 2 아날로그 이득을 유도하는 단계와, 상기 자동 이득 제어 루프 내에서 상기 파일럿 채널 신호로부터 디지털 이득을 유도하는 단계와, 상기 제 2 아날로그 이득 및 상기 디지털 이득을 나타내는 자동 이득 제어 신호를 상기 아날로그 증폭기에 적용하는 단계를 포함한다.
본 개시물의 이들 및 다른 양상, 특징, 및 장점은 예시적인 실시예에 대한 다음의 설명을 통해 분명해질 것이며, 이러한 실시예는 첨부된 도면과 연계하여 읽 혀질 것이다.
본 개시물은 다음의 예시적인 도면에 따라 확산-스펙트럼 수신기를 위해 다단계 자동 이득 제어를 제공하기 위한 방법 및 장치를 교시한다.
도 1은 본 개시물의 예시적인 실시예에 따라 확산-스펙트럼 통신 시스템에 대한 블록도.
도 2는 도 1의 시스템에 따라 사용될 수 있는 확산-스펙트럼의 핸드-헬드의 통신 장치에 대한 블록도.
도 3은 도 1의 시스템에 따라 사용될 수 있는 서비스 제공자 컴퓨터 서버에 대한 블록도.
도 4는 도 1의 시스템의 광대역 코드 분할 다중 접속 실시예에 대한 도 2의 장치에서 사용될 수 있는 다단계 자동 이득 제어에 대한 블록도.
도 5는 도 4의 다단계 자동 이득 제어 계산 블록에 대한 블록도.
도 6은 도 1의 광대역 코드 분할 다중 접속 실시예에 대한 도 4 및 도 5의 블록도에 따라 사용될 수 있는 자동 이득 제어 전략에 대한 흐름도.
도 7은 도 6에 제시된 자동 이득 제어 전략에 대한 타이밍 도.
도 8은 도 6에 따라 느린 이득 루프 및 느린 이득 루프와 결합된 고속 이득 루프에 대해, 시간에 대한 자동 이득 제어의 곡선을 도시한 그래프.
본 개시물은 확산-스펙트럼 통신에 관한 것이고, 좀더 상세하게, 확산-스펙 트럼 수신기에 대한 다단계 자동 이득 제어를 제공하기 위한 방법 및 장치에 관한 것이다. 본 개시물의 실시예는 확산-스펙트럼 통신 시스템에서 사용될 수 있는 핸드-헬드 셀룰러 디바이스를 포함한다.
통신 수신기의 자동 이득 제어("AGC") 기능은 하나 이상의 증폭기에 대한 이득을 계산하는데 사용된 에러를 생성한다. AGC 동작은 수신된 신호가 알려져 있는 일정한 전력 레벨이 되게 한다. 이동 환경에서의 채널 상태는 매우 급속하게 변하고, 예컨대 광대역 코드 분할 다중 접속("WCDMA") 시스템과 같은 확산-스펙트럼 시스템에서의 신호대잡음("SNR")비 레벨은 낮다. 그에 따라 빠른 AGC 루프는 갑작스런 변화를 추적할 수 있지만 또한 잡음이 있다. 이와는 대조적으로, 느린 AGC 루프는 잡음을 평균화하지만, 갑작스런 채널 변화와 보조를 맞출 수 없다. 두 상황을 해결하기 위해, 본 개시물의 AGC 전략은 다단계 제어 루프를 포함한다. 이들 루프는 확산-스펙트럼 통신 시스템에서 이용 가능한 신호를 기초로 한다. 현재 개시된 전략의 실시예는 예컨대 WCDMA 표준의 요건을 충족하는 확산-스펙트럼 시스템을 포함하는 임의의 확산-스펙트럼 시스템에서 사용될 수 있다.
본 개시물의 실시예는 AGC 이득 조정을 위해 아날로그 증폭기를 사용한다. 하나의 증폭기나 증폭기의 여러 단계일 수 있는 이러한 증폭기에 대한 이득을 유도하는데 사용된 에러는 여러 위치에서 측정된다. 용어, "아날로그" AGC 또는 "디지털" AGC는 관련된 이득 조정이 아날로그 영역에서 일어나는지 또는 디지털 영역에서 일어나는지를 지칭한다.
도 1에 도시된 바와 같이, 확산-스펙트럼 통신 시스템(100)은 예컨대 이동 셀룰러 전화 실시예와 같은 확산-스펙트럼 통신 디바이스(110)를 포함한다. 통신 디바이스(110)는 확산-스펙트럼 무선 링크를 통해 기지국(112)에 신호 통신으로 각각 연결된다. 다시, 각 기지국(112)은 셀룰러 네트워크(114)와 신호 통신하여 연결된다. 예컨대 셀룰러 서비스 제공자에 내주해 있는 서버와 같은 컴퓨터 서버(116)는 셀룰러 네트워크(114)와 신호 통신하는 상태로 연결된다. 그에 따라, 통신 경로는 각 셀룰러 통신 디바이스(110)와 컴퓨터 서버(116) 사이에서 형성된다.
도 2를 참조하면, 확산-스펙트럼 통신 장치는 일반적으로 참조번호(200)로 지시된다. 통신 장치(200)는 예컨대 본 개시물의 실시예에 따라 이동 셀룰러 전화로 구현될 수 있다. 통신 장치(200)는 시스템 버스(204)와 신호 통신하는 적어도 하나의 프로세서나 중앙처리장치("CPU")(202)를 포함한다. 판독전용메모리("ROM")(206), 랜덤액세스메모리("RAM")(208), 디스플레이 어댑터(210), 입/출력("I/O") 어댑터(212), 및 사용자 인터페이스 어댑터(214)는 또한 시스템 버스(204)와 신호 통신한다.
디스플레이 유닛(216)은 디스플레이 어댑터(210)를 통해 시스템 버스(204)와 신호 통신하고, 키보드(222)는 사용자 인터페이스 어댑터(214)를 통해 시스템 버스(204)와 신호 통신한다. 장치(200)는 또한 I/O 어댑터(212)나 당업자가 이해하게 되는 바와 같이 다른 적절한 수단을 통해서 시스템 버스(204)와 신호 통신하는 무선 통신 디바이스(228)를 포함한다.
본 명세서에서의 교훈을 기초로 하여 당업자가 인식할 바와 같이, 통신 장치(200)의 대안적인 실시예가 가능하다. 예컨대, 대안적인 실시예는 프로세서(202) 상에 위치한 레지스터에 데이터나 프로그램 코드 중 일부 또는 모두를 저장할 수 있다.
이제 도 3을 참조하면, 서비스 제공자 컴퓨터 서버는 일반적으로 참조번호(300)로 지시된다. 서버(300)는 시스템 버스(304)와 신호 통신하는 적어도 하나의 프로세서, 즉 CPU(302)를 포함한다. ROM(306), RAM(308), 디스플레이 어댑터(310), I/O 어댑터(312), 및 사용자 인터페이스 어댑터(314)는 또한 시스템 버스(304)와 신호 통신한다.
디스플레이 유닛(316)은 디스플레이 어댑터(310)를 통해 시스템 버스(304)와 신호 통신한다. 예컨대 자기 또는 광 디스크 저장 유닛이나 데이터베이스와 같은 데이터 저장 유닛(318)은 I/O 어댑터(312)를 통해 시스템 버스(104)와 신호 통신한다. 마우스(320), 키보드(322), 및 눈 추적 디바이스(eye tracking device)(324)는 또한 사용자 인터페이스 어댑터(314)를 통해 시스템 버스(304)와 신호 통신한다.
서버(300)는 또한 시스템 버스(304)를 통해 또는 당업자에 의해 이해되는 바와 같은 다른 적절한 수단을 통해 신호 통신하는 어댑터(328)를 포함한다. 통신 어댑터(328)는 예컨대 서버(300)와 네트워크 사이의 데이터 교환을 가능케 한다.
본 명세서의 교훈을 기초로 해서 당업자가 인식하게 될 바와 같이, 예컨대 프로세서 칩(302) 상에 위치한 레지스터에 컴퓨터 프로그램 코드 중 일부 또는 모두를 구현하는 것과 같은 서버 제공자 컴퓨터 서버(300)의 대안적인 실시예가 가능하다. 본 명세서에서 제공된 개시물의 교훈이 주어진다면, 당업자는 본 개시물의 사상과 범주 내에서 실행하면서 서버(300)의 요소의 여러 대안적인 구성 및 구현을 생각해낼 것이다.
도 4에 도시된 바와 같이, 다단계 자동 이득 제어("AGC")에 대한 블록도는 일반적으로 참조번호(400)로 지시된다. AGC(400)는 도 1의 시스템(100)의 광대역 코드 분할 다중 접속("WCDMA") 실시예에 대한 도 2의 핸드-헬드 장치(200)에서 사용될 수 있다.
AGC(400)는 아날로그 부(410)와 디지털 부(412)를 포함한다. 아날로그 부(410)는 수신된 신호 세기 지시자("RSSI")(416)와 아날로그 증폭기(418)와 신호 통신하는 아날로그 수신기(414)를 포함한다. RSSI(416)는 증폭기(418)와 신호 통신하여 아날로그 이득을 나타내는 신호를 증폭기에 제공한다. 증폭기(418)는 아날로그-디지털 변환기("A/D")(420)와 신호 통신하며, A/D(420)는 다시 곱셈기(422)와 신호 통신한다. 곱셈기(422)는 제 1 동기화 채널("SCH") 상관기(424), 제 2 SCH 상관기(426), 디스크램블러(428) 각각과 신호 통신한다.
제 1 SCH 상관기(424)는 곱셈기("MUX")(430), 제 1 SCH 동기화기(432) 각각과 신호 통신한다. 제 1 SCH 동기화기(432)는 제 2 SCH 동기화기(434)와 제어 가능한 신호 통신한다. 제 2 SCH 상관기(426)는 또한 제 2 SCH 동기화기(434)와 신호 통신한다. 제 2 SCH 동기화기(434)는 스크램블링 코드 결정기(436)와 제어 가능한 신호 통신한다. 코드 결정기(436)는 디스크램블러(428)와 MUX(430) 각각과 신호 통신한다. 디스크램블러(428)는 공통 파일럿 채널("CPICH") 상관기(438)와 신호 통신하고, 상관기(438)는 MUX(430)와 결정기(436) 각각과 신호 통신한다.
MUX(430)는 모든 심벌(256개의 칩)에 대해 업데이트하는 빠른 디지털 AGC 이 득부와, 모든 슬롯(2560개의 칩, 즉 10개의 심벌)에 대해 업데이트하는 느린 아날로그 AGC 이득부 각각과 신호 통신한다. 느린 이득부(442)는 디지털-아날로그 컨버터("D/A")(444)와 신호 통신하고, 컨버터(444)는 다시 아날로그 증폭기(418)와 신호 통신한다.
도 5를 참조하면, 도 4의 빠른 이득부(440) 및/또는 느린 이득부(442)의 계산 유닛과 같은 자동 이득 제어 계산 유닛은 일반적으로 참조번호(500)로 지시된다. 계산 유닛(500)은 도 4의 CPICH 상관기(438)나 제 1 SCH 상관기(424)의 출력의 절대값을 취하기 위한 절대값 기능부(510)를 포함한다. 절대값 기능부(510)는 1/N 인버터(512)와 신호 통신하며, 1/N 인버터(512)는 다시 합산기(514)의 양의 입력과 신호 통신한다. 합산기(514)의 출력은 레지스터(516)와 신호 통신하며, 레지스터(516)는 합산기(514)의 또 다른 양의 입력에 피드백된다.
레지스터(516)의 출력은 또한 모든 N 개의 심벌을 업데이트하는 합산기(518)의 음의 입력과 신호 통신한다. 피크 참조 레벨 유닛(520)은 합산기(518)의 양의 입력과 신호 통신한다. 합산기의 출력은 느린 제 2 차 루프 필터(522)와 신호 통신한다. 느린 제 2 차 루프 필터(522)는 예컨대 slow_gain_min에서 slow_gain_max로와 같은 선택된 범위 바깥에 있는 이득을 클리핑하기 위해 클리퍼(524)와 신호 통신한다. 클리퍼(524)는 다시 합산기(526)의 양의 입력과 신호 통신한다.
절대값 기능부(510)는 또한 모든 심벌을 업데이트하는 합산기(528)의 음의 입력과 신호 통신한다. 피크 기준 레벨 유닛(520)은 또한 합산기(528)와 신호 통신한다. 합산기(528)의 출력은 + 또는 - 델타로 에러를 양자화시키기 위해 에러 양자 화기(530)와 신호 통신한다. 다시, 양자화기(530)는 합산기(532)와 신호 통신한다. 합산기(532)의 출력은 레지스터(534)에 신호 통신되어 결합되며, 레지스터(534)는 다시 클리퍼(536)에 결합된다. 클리퍼(536)는 이득을 예컨대 fast_gain_min에서 fast_gain_max까지와 같은 선택된 범위로 제한한다. 클리퍼(536)는 합산기(526)의 또 다른 양의 입력과 신호 통신하고, 합산기(526)는 다시AGC 이득을 나타내는 신호를 제공한다.
당업자가 인식할 바와 같이, 전술된 에러 계산 아키택쳐는 예시적이며, 다른 유형의 에러 계산 아키택쳐가 또한 본 개시물에서 제공된 전체적인 AGC 아키택쳐와 함께 사용될 수 있다. 예컨대, 종래기술에서 알려진 바와 같은 누설성 적분기(leaky integrator)는 빠른 이득 계산을 위해 사용될 수 있으며, 여기서, 적분기는 이 이득 값을 느리게 누설하며, 이것을 예컨대 1과 같은 어떤 알려진 값으로 복귀시킨다. 이로 인해 어떤 큰 양의 또는 음의 값에서 머무르는 대신에 빠른 이득은 중심부에서 유지하게 된다. 이득이 누설됨에 따라, 느린 루프 이득은 보상을 위해 변화할 것이다.
이제 도 6을 참조하면, 일반적으로 참조번호(600)로 지시된 흐름도가 도 1의 시스템의 광대역 코드분할 다중 접속("WCDMA") 실시예에 대한 자동 이득 제어("AGC") 전략을 위해 도시되어 있다. 시작 블록(610)은 제어를 실행 기능 블록(612)으로 전송하며, 블록(612)은, 이득이 아날로그 증폭기로 전달되는 동안에 다음의 동작과 병렬로 계속해서 수신된 아날로그 신호 세기 지시자("RSSI") AGC를 실행시킨다. 블록(612)은 제어를 결정 블록(614)에 전달하고, 블록(614)은 아날로그 RSSI AGC가 클리핑이 필요없는 A/D 컨버터의 범위 내의 신호를 초래하는지를 결정한다. 만약 A/D 컨버터의 범위의 신호를 초래하지 않는다면, 제어는 기능 블록(612)으로 재전달된다. 그렇지 않고, 만약 클리핑되지 않은 신호가 A/D 범위 내에 있다면, 제어가 기능 블록(616)에 전달되어 이득을 아날로그 증폭기로 전달하면서 모든 프레임에 대해 제 1 SCH를 사용하여 느린 아날로그 AGC를 실행한다.
블록(616)은 제어를 결정 블록(618)에 전달하여, 수신기가 SCH에 동기화되었는지와 스크램블링 코드를 찾았는지를 결정한다. 만약 동기화되지 않고 찾지 못했다면, 제어는 기능 블록(616)으로 재전달된다. 그렇지 않은 경우에, 두 병렬 방법이 개시된다. 병렬 방법(620)은, 이득이 디지털 곱셈기로 전달되면서, 빠른 디지털 AGC가 모든 심벌에 대해 CPICH로부터 에러를 유도하는 것이다. 병렬 방법(622)은 이 이득이 아날로그 증폭기로 전달되면서, 느린 아날로그 AGC가 모든 슬롯에 대해 CPICH로부터 에러를 유도하는 단계로 스위칭하는 것이다.
당업자가 인식할 바와 같이, 이러한 AGC 전략의 교훈은 WCDMA 표준과 호환성이 있는 애플리케이션으로 제한되지 않으며, 임의의 확산-스펙트럼 시스템에 적용될 수 있다. 그에 따라, 일반적인 애플리케이션 및 WCDMA 확산-스펙트럼 애플리케이션에 대한 AGC 전략은 다음의 단계로 요약할 수 있다.
확산-스펙트럼 통신 시스템 실시예에 대한 AGC 전략은 다음과 같다:
아날로그 RSSI AGC는 수신기의 동작 동안에 계속해서 실행된다. 에러는 아날로그 RSSI 블록으로부터 유도되고, 이득은 아날로그 증폭기로 전달된다.
느린 아날로그 AGC는 그 에러를 파일럿으로부터 유도하며, 모든 슬롯(즉, 모 든 Ns 심벌)마다 한번씩 업데이트가 발생한다. 이득은 아날로그 증폭기로 전달된다.
빠른 디지털 AGC는 느린 아날로그 AGC와 동시에 실행될 것이다. 빠른 디지털 AGC는 또한 그 에러를 파일럿으로부터 유도할 것이며, 업데이트가 모든 심벌(즉, 모든 Nc 칩, 여기서 Nc는 심벌에 대한 확산 인자임)마다 발생할 것이다. 빠른 디지털 AGC로부터의 이득은 더 빠른 이득 업데이트를 허용하기 위해 디지털 곱셈기에 전송된다.
WCDMA 실시예에 대해 최적화된 AGC 전략은 다음과 같다:
아날로그 RSSI AGC는 수신기의 동작 동안에 계속해서 실행된다. 에러는 아날로그 RSSI 블록으로부터 유도되며, 이득은 아날로그 증폭기로 전달된다.
느린 아날로그 AGC는 먼저 15개의 슬롯으로 구성된 각 프레임에 걸쳐서 신호의 평균을 구하고, 각 프레임마다 한번씩 에러를 계산함으로서 에러를 유도한다. 느린 아날로그 AGC 블록으로부터의 이득은 아날로그 증폭기로 전달된다.
동시에, 수신기는 SCH 채널에 동기화되며, 현재의 셀에서 사용되는 스크램블링 코드뿐만 아니라 타이밍 동기화를 결정한다.
스크램블링 코드가 결정되면, CPICH 파일럿 채널이 디스크램블링된다.
느린 아날로그 AGC는 CPICH로부터 그 에러를 유도하는 단계로 스위칭하며, 이제 모든 슬롯이나 2560개의 칩마다 한번씩 업데이트가 발생한다. 이득은 여전히 아날로그 증폭기로 전달된다.
빠른 디지털 AGC가 CPICH가 디코딩된 이후 턴온될 것이며, 느린 아날로그 AGC와 동시에 실행될 것이다. 빠른 디지털 AGC는 또한 CPICH로부터 그 에러를 유도할 것이며, 업데이트가 모든 심벌 즉 256개의 칩에서 발생할 것이다. 빠른 디지털 AGC로부터의 이득은 더 빠른 이득 업데이트를 허용하기 위해 디지털 곱셈기로 전달된다.
도 7에 도시된 바와 같이, 도 6에 제시된 WCDMA 실시예에 대한 AGC 전략의 타이밍 도가 참조번호(700)로 일반적으로 지시된다. 타임 라인(710)은 이 도면(700)의 상단의 좌측에서 우측으로 진행된다. 동기화 동작은 제 1 SCH 동기화부(712)와, 그 다음의 제 2 SCH 동기화부(714), 및 스크램블링 코드 결정부(716)를 포함한다. Sync_flag는 스크램블링 코드 결정부(716)이후의 프레임 경계부 상에서 활성화되고(asserted), 그런 다음 CPICH가 이용가능하게 된다. 아날로그 RSSI AGC 에러 계산은 제 1 SCH 동기화부(712) 이전에 시작한다. 여기서, 거친(coarse) RSSI AGC(720)는 에러를 아날로그 RSSI로부터 유도한다. 신호가 대강 A/D 컨버터의 범위 내에 있다면, 느린 AGC(722)는 Sync_flag가 활성화(assert)될 때까지 모든 프레임에서 에러를 유도하며, 그 이후 느린 AGC(724)가 모든 슬롯에 대해 유도된다. 빠른 AGC 에러 계산부(726)는 Sync_flag가 활성화된 이후 시작하기 보다는 활성화 이후 모든 심벌에 대해 유도된다.
도 8을 참조하면, 자동 이득 제어 이득 대 시간의 그래프가 참조번호(800)로 일반적으로 지시된다. 곡선(810)은 느린 이득 루프를 지시하고, 이 느린 이득 루프와 결합된 빠른 이득 루프가 곡선(812)으로 지시된다. 그에 따라, 이러한 예시적인 그래프(800)는, 빠른 AGC가 더 작은 다이내믹한 범위에 걸쳐서 빠르게 추적하는 반 면, 느린 AGC가 큰 다이내믹한 범위의 느린 변화를 어떻게 추적하는지를 도시한다. 본 개시물의 실시예는 플롯(812)에 의해 도시된 바와 같이 느린 AGC를 빠른 AGC와 통합시키며, 이때 성능이 개선된다.
동작시, 아날로그 수신된 신호 세기 지시자("RSSI") AGC는 오로지 아날로그 영역에서 동작하는데 사용된다. 에러는 RSSI 블록으로부터의 전력을 알려진 기준 레벨과 비교함으로써 유도된다. 확산-스펙트럼 신호의 속성 때문에, 이것은 원하는 신호 + 간섭 신호 + 잡음을 포함하는 전체 수신된 신호를 단지 스케일링하여, 이러한 복합 신호는 A/D 컨버터의 범위 내에 있게될 것이다. 아날로그 RSSI AGC는 원하는 신호를 알려진 기준 레벨이 되게 하기 보다는 단순히 전체 수신된 신호를 기준 레벨로 조정하여, 이러한 신호는 A/C 컨버터에서 클리핑되거나 왜곡되지 않게 된다. 이러한 아날로그 RSSI AGC는 계속해서 실행된다.
WCDMA 시스템에서, 수신기가 먼저 튜닝할 수 있는 유일한 신호는 제 1 동기화 채널("SCH")이다. 이러한 유일한 신호만이 그 확산 코드가 모든 이동 핸드셋에 의해 전체 시스템에 걸쳐서 알려져 있다. 수신기는 칩, 심벌 및 슬롯 동기화를 결정하기 위해 제 1 SCH에 스스로를 동기화한다. 이러한 방법이 발생하는 동안, 느린 아날로그 AGC가 실행될 것이다. 이러한 느린 루프는 그 에러를 상관기의 출력으로부터 유도할 것이며, 상관기는 수신된 신호를 제 1 SCH에 대해 상관시킨다. 강력한 기준 신호를 얻기 위해, 및 수신기가 제 1 SCH에 아직 충분히 동기화되지 않기 때문에, 느린 아날로그 AGC는 15개의 슬롯, 즉 한 프레임에 걸쳐서 제 1 SCH 상관기의 출력의 평균을 구하고, 피크 신호의 높이를 찾는다. 이러한 피크 신호와 이상저 인 피크 신호의 높이 간의 차이인 에러가 유도된다. 제 1 SCH는 예컨대 범용 이동 원격통신 시스템("UMTS") WCDMA 표준(여기서, 한 슬롯은 2560개의 칩임)에 대해 각 2560개의 칩 중에서 단지 256개의 0이 아닌 칩만을 포함한다. 그에 따라, 계속해서 사용될 수 없는 것은 산재된 신호이며, 그러나, 수신기는 이러한 처리 단계에서 모든 신호와 작업을 해야 한다. 프로세서는 어떠한 타이밍 정보도 없고 그에 따라 아직 피크 신호 위치가 알려져 있지 않으며, 한 슬롯이 잡음을 평균화하기엔 충분하지 않은 단 하나의 심벌만을 포함하기 때문에 전체 프레임에서의 데이터를 조사한다. 느린 아날로그 AGC 루프에 의해 유도된 이득은 아날로그 증폭기로 전달된다.
이러한 느린 아날로그 AGC 방법은 계속해서 실행되며, 일단 수신기가 제 1 SCH에 동기화되면, 프레임 동기화를 얻고, 현재의 셀에 의해 사용된 스크램블링 코드를 결정하기 위해 제 2 SCH에 동기화될 것이다. 일단 스크램블링 코드를 결정하면, 각 셀에 대해 다르게 스크램블링된 CPICH 파일럿 신호를 디스크램브링할 것이다. 각 슬롯의 처음 256개의 칩에 대해서만 온 상태인 제 1 SCH와는 달리, CPICH는 항상 온 상태이며 계속해서 에러를 유도하는데 사용될 수 있다.
CPICH 파일럿은 두 개의 AGC 루프를 유도하는데 사용된다. 느린 아날로그 AGC 루프는 그 에러를 제 1 SCH로부터 유도하는 단계에서 전체 슬롯 즉 2560개의 칩에 걸쳐서 CPICH의 평균을 구함으로써 그 에러를 유도하는 단계로 스위칭한다. 계산된 이득은 큰 다이내믹한 범위를 가질 것이지만, 느리게 적응되는 루프이다. 이 루프는 원하는 신호의 평균 전력을 느리게 추적하는데 사용된다. 이러한 루프로부터의 이득은 아날로그 증폭기로 계속해서 전달된다.
제 2 루프는 빠른 디지털 AGC 루프이며, 이것은 또한 그 에러를 CPICH로부터 유도한다. 그러나, 이러한 루프가 더 빠른 변화를 추적하게 하기 위해, 이러한 루프는 그 에러를 모든 심벌 즉 256개의 칩 상에서 계산한다. 이로 인해 이러한 루프는 더 빠르게 업데이트할 수 있게 된다. 이득의 다이내믹한 범위는 느린 아날로그 루프에서보다 더 작으며, 에러를 루프 필터를 통과시키는 대신에, 빠른 디지털 AGC 이득에 대한 각각의 업데이트는 이러한 바람직한 실시예에서 에러의 부호에 따라서 +Δ 또는 -Δ 중 어느 하나로 양자화된다. 예컨대 에러를 전형적인 2차 루프 필터로 통과시키는 것과 같은 대안적인 실시예가 가능하다. 그에 따라, 이러한 바람직한 실시예에서, 빠른 디지털 AGC 이득은 모든 심벌에 대해 Δ만큼 증가하거나 감소할 것이다. 이러한 이득은 디지털 곱셈기로 전달되며, 이러한 곱셈기는 루프가 디지털이므로 더 빠른 업데이트를 허용한다. 이러한 루프는 수신된 신호의 세기에서의 갑작스런 변화를 추적하는데 사용된다.
그에 따라, 본 개시물은 광대역 코드 분할 다중 접속("WCDMA") 표준에 부합하는 것을 포함하는 확산-스펙트럼 통신 수신기용의 다단계 및 다중-루프의 자동 이득 제어("AGC") 전략 및 아키택쳐를 교시한다. 본 개시물의 실시예는 임의의 확산-스펙트럼 시스템에서 사용될 수 있음을 당업자가 이해해야 한다. 특히, WCDMA 및 코드분할 다중 접속"cdma2000" 표준에 부합하는 3G 셀룰러 수신기에서 사용하기 위한 실시예를 생각해볼 수 있다.
본 개시물의 이들 및 다른 특성 및 장점은 본 명세서의 교훈을 기초로 해서 당업자에 의해 쉽게 확인될 수 있다. 본 개시물의 교훈은 하드웨어, 소프트웨어, 펌웨어, 특수용도의 프로세서, 또는 그 조합의 여러 형태로 구현될 수 있음을 이해해야 한다.
본 개시물의 교훈은 하드웨어 및 소프트웨어의 조합으로서 구현될 수 있다. 게다가, 소프트웨어는 바람직하게는 프로그램 저장 유닛 상에서 명백히(tangibly) 구현된 애플리케이션 프로그램으로서 구현된다. 애플리케이션 프로그램은 임의의 적절한 아키택쳐를 포함하는 머신으로 업로드되고 이러한 머신에 의해 실행될 수 있다. 바람직하게, 머신은 하나 이상의 중앙처리장치("CPU"), 랜덤액세스메모리("RAM"), 및 입/출력("I/O") 인터페이스와 같은 하드웨어를 구비한 컴퓨터 플랫폼 상에서 구현된다. 컴퓨터 플랫폼은 또한 운영체계와 미세지령 코드를 포함할 수 있다. 본 명세서에서 기술한 여러 방법 및 기능은 CPU에 의해 실행될 수 있는 미세지령 코드의 일부나, 애플리케이션 프로그램의 일부나, 또는 이들의 어떤 조합일 수 있다. 게다가, 추가적인 데이터 저장 유닛 및 출력 유닛과 같은 여러 다른 주변 유닛이 컴퓨터 플랫폼에 연결될 수 있다.
수반하는 도면에서 도시된 구성 시스템의 구성요소들 및 단계들 중 일부가 소프트웨어로 구현될 수 있기 때문에, 이러한 시스템 구성요소나 방법의 기능 블록 간의 실제 연결은 본 개시물이 프로그램되는 방식에 따라서 다를 수 있음을 더 이해해야 한다. 본 명세서의 교훈이 제공된다면, 당업자는 본 개시물의 이들 및 그 유사한 구현이나 구성을 생각해낼 수 있을 것이다.
본 명세서의 교훈을 기초로 해서 당업자가 인식하게 될 바와 같이, 대안적인 실시예가 가능하다. 본 명세서에서 제공된 개시물의 교훈이 제공된다면, 당업자는 본 개시물의 사상과 범주 내에서 실현하면서도 이러한 시스템의 여러 대안적인 구성 및 구현을 생각해낼 것이다.
비록 예시적인 실시예가 수반하는 도면을 참조하여 본 명세서에서 기술되었지만, 본 개시물은 그러한 정밀한 실시예로 제한되지 않으며, 이러한 실시예의 여러 변화 및 변경이 본 개시물의 사상과 범주에서 벗어나지 않고 당업자에 의해 실현될 수 있음을 이해해야 한다. 모든 이러한 변화 및 변경을 첨부된 청구항에서 제시된 본 개시물의 범위 내에 포함되게 하고자 한다.
상술한 바와 같이, 본 발명은 확산-스펙트럼 통신에 관한 것이며, 좀더 상세하게는 확산-스펙트럼 수신기에 다단계 자동 이득 제어를 제공하기 위한 방법 및 장치에 이용된다.

Claims (32)

  1. 확산-스펙트럼 수신기의 이득을 제어하는 방법으로서,
    아날로그 신호를 수신하는 단계와;
    상기 수신된 아날로그 신호의 세기를 측정하는 단계와;
    상기 측정된 세기에 따라 제 1 아날로그 이득을 유도하는 단계와;
    상기 유도된 제 1 아날로그 이득을 아날로그 증폭기에 적용하는 단계와;
    자동 이득 제어 루프 내에서 파일럿 채널 신호로부터 제 2 아날로그 이득을 유도하는 단계와;
    상기 자동 이득 제어 루프 내에서 상기 파일럿 채널 신호로부터 디지털 이득을 유도하는 단계와;
    상기 제 2 아날로그 이득 및 상기 디지털 이득을 나타내는 자동 이득 제어 신호를 상기 아날로그 증폭기에 적용하는 단계를,
    포함하는, 확산-스펙트럼 수신기의 이득 제어 방법.
  2. 제 1항에 있어서, 상기 디지털 이득은 상기 제 2 아날로그 이득과 함께 동시에 유도되는, 확산-스펙트럼 수신기의 이득 제어 방법.
  3. 제 1항에 있어서, 상기 디지털 이득은 상기 제 2 아날로그 이득보다 빈번하게 유도되는, 확산-스펙트럼 수신기의 이득 제어 방법.
  4. 제 1항에 있어서, 상기 수신된 아날로그 신호의 각 프레임은 복수의 슬롯을 포함하고, 상기 제 2 아날로그 이득은 슬롯마다 한번씩 유도되는, 확산-스펙트럼 수신기의 이득 제어 방법.
  5. 제 1항에 있어서, 상기 디지털 이득은 심벌당 한번씩 유도되는, 확산-스펙트럼 수신기의 이득 제어 방법.
  6. 제 1항에 있어서, 상기 디지털 이득의 더 빠른 업데이트를 위해 상기 디지털 이득을 상기 아날로그 증폭기에 연결된 아날로그-디지털 변환기의 출력에 디지털 방식으로 곱하는 단계를 더 포함하는, 확산-스펙트럼 수신기의 이득 제어 방법.
  7. 제 1항에 있어서, 각 프레임에 걸쳐 동기화 채널 신호의 평균을 구하여 상기 제 2 아날로그 이득을 초기에 유도하고, 프레임마다 한 번씩 상기 제 2 아날로그 이득을 재계산하는 단계와;
    상기 수신기를 동기화 채널에 동기화시키는 단계와 현재의 셀에 대해 타이밍 동기화 및 스크램블링 코드를 결정하는 단계를 동시에 수행하는 단계와;
    상기 파일럿 채널 신호를 디스크램블링하는 단계와;
    상기 동기화 채널 신호의 평균을 구하여 상기 제 2 아날로그 이득을 유도하는 단계에서 상기 파일럿 채널 신호로부터 에러를 유도하고 슬롯당 한 번씩 상기 제 2 아날로그 이득을 업데이트하는 단계로 스위칭하는 단계를 더 포함하는, 확산-스펙트럼 수신기의 이득 제어 방법.
  8. 제 7항에 있어서, 각 프레임은 15개의 슬롯을 포함하는, 확산-스펙트럼 수신기의 이득 제어 방법.
  9. 제 1항에 있어서, 상기 제 1 아날로그 이득을 유도하는 단계는, 수신된 신호 세기를 나타내는 아날로그 신호를 사용하여 아날로그-디지털 변환기의 다이내믹한 범위 내에 있도록 상기 수신된 아날로그 신호를 조정하는 단계를 포함하는, 확산-스펙트럼 수신기의 이득 제어 방법.
  10. 제 1항에 있어서, 상기 제 2 아날로그 이득을 유도하는 단계는 상기 수신된 아날로그 신호를 제 1 동기화 채널에 대해 상관시킴으로써 모든 프레임에서 에러 신호를 유도하는 단계를 포함하며, 상기 에러 신호는 상기 상관에 의해 발견되는 피크의 높이와 이상적인 피크 신호 높이 간의 차이인, 확산-스펙트럼 수신기의 이득 제어 방법.
  11. 제 1항에 있어서, 상기 제 2 아날로그 이득과 상기 디지털 이득 중 적어도 하나는 상기 수신기가 동기화 채널로 동기화된 이후 유도되는, 확산-스펙트럼 수신기의 이득 제어 방법.
  12. 제 11항에 있어서, 상기 파일럿 채널 신호로부터 유도된 에러에 따라서 모든 슬롯에서 상기 제 2 아날로그 이득을 업데이트하는 단계와 모든 심벌에서 상기 디지털 이득을 업데이트하는 단계를 동시에 수행하는 단계를 더 포함하는, 확산-스펙트럼 수신기의 이득 제어 방법.
  13. 제 1항에 있어서, 상기 제 2 아날로그 이득은 넓은 다이내믹한 범위에 대응하지만 상대적으로 느리게 따라가고, 상기 디지털 이득은 더 작은 다이내믹한 범위에 대응하지만 상대적으로 빠르게 따라가는, 확산-스펙트럼 수신기의 이득 제어 방법.
  14. 제 1항에 있어서, 상기 제 1 아날로그 이득은 상기 수신기의 동작 동안에 반복해서 업데이트되는, 확산-스펙트럼 수신기의 이득 제어 방법.
  15. 제 1항에 있어서, 상기 제 2 아날로그 이득은 15개의 슬롯을 갖는 각 프레임에 걸쳐서 신호의 평균을 구하고, 프레임마다 한 번씩 상기 이득을 초기 제 2 아날로그 이득으로서 계산함으로써 유도되는, 확산-스펙트럼 수신기의 이득 제어 방법.
  16. 제 1항에 있어서, 상기 수신기를 동기화 채널에 동기화시키는 단계와;
    현재의 셀에서 사용되는 스크램블링 코드와 타이밍 동기화를 결정하는 단계를 더 포함하는, 확산-스펙트럼 수신기의 이득 제어 방법.
  17. 제 16항에 있어서, 상기 스크램블링 코드에 따라 상기 파일럿 채널 신호를 디스크램블링하는 단계를 더 포함하는, 확산-스펙트럼 수신기의 이득 제어 방법.
  18. 삭제
  19. 삭제
  20. 확산-스펙트럼 수신기용의 자동 이득 제어 장치(400)로서,
    수신된 신호 세기 지시자(416)와;
    상기 수신된 신호 세기 지시자와 신호 통신하는 아날로그 증폭기(418)와;
    상기 아날로그 증폭기와 신호 통신하는 아날로그-디지털 변환기(420)와;
    상기 아날로그-디지털 변환기와 신호 통신하는 디지털 자동 이득 제어 루프(412)와;
    디지털 이득을 나타내는 신호를 상기 아날로그 증폭기에 제공하기 위해 상기 디지털 자동 이득 제어 루프와 신호 통신하는 디지털-아날로그 변환기(444)를,
    포함하는, 확산-스펙트럼 수신기용의 자동 이득 제어 장치.
  21. 제 20항에 있어서, 상기 디지털 자동 이득 제어 루프(412)는 빠른 디지털 자동 이득 제어 유닛(440)과 느린 아날로그 자동 이득 제어 유닛(442)을 포함하는, 확산-스펙트럼 수신기용의 자동 이득 제어 장치.
  22. 제 21항에 있어서, 상기 빠른 디지털 자동 이득 제어 유닛(440)과 상기 느린 아날로그 자동 이득 제어 유닛(442) 중 적어도 하나는:
    피크 기준 레벨 유닛(520)과;
    상기 피크 기준 레벨 유닛과 신호 통신하는 필터(522)와;
    상기 필터와 신호 통신하는 제 1 클리퍼(524)와;
    상기 피크 기준 레벨 유닛과 신호 통신하는 양자화기(530)와;
    상기 양자화기와 신호 통신하는 피드백 합산 접합부(532)와;
    상기 피드백 합산 접합부와 신호 통신하는 제 2 클리퍼(536)와;
    상기 제 1 클리퍼와 상기 제 2 클리퍼 각각과 신호 통신하는 자동 이득 제어 합산 접합부(526)를,
    포함하는, 확산-스펙트럼 수신기용의 자동 이득 제어 장치.
  23. 확산-스펙트럼 통신을 제공하는 시스템(100)으로서,
    통신 네트워크(114)와;
    상기 통신 네트워크와 확산-스펙트럼으로 통신하는 복수의 통신 디바이스(110, 200)로서, 상기 디바이스 중 적어도 하나는 아날로그 이득과 디지털 이득을 나타내는 자동 이득 제어 신호를 아날로그 증폭기에 적용하기 위해 구성된 자동 이득 제어 수신기(200, 400)를 포함하는, 복수의 통신 디바이스를,
    포함하는, 확산-스펙트럼 통신을 제공하는 시스템.
  24. 제 23항에 있어서, 상기 통신 네트워크와 신호 통신하는 컴퓨터 서버(116, 300)를 더 포함하는, 확산-스펙트럼 통신을 제공하는 시스템.
  25. 확산-스펙트럼 수신기의 이득을 제어하기 위한 방법의 단계들을 실행하기 위해, 기계가 실행할 수 있는 지령 프로그램을 명백히 구현하는 기계로 판독할 수 있는 프로그램 저장 디바이스로서, 상기 방법의 단계는,
    아날로그 신호를 수신하는 단계와;
    상기 수신된 아날로그 신호의 세기를 측정하는 단계와;
    상기 측정된 세기에 따라 제 1 아날로그 이득을 유도하는 단계와;
    상기 유도된 제 1 아날로그 이득을 아날로그 증폭기에 적용시키는 단계와;
    자동 이득 제어 루프 내에서 파일럿 채널 신호로부터 제 2 아날로그 이득을 유도하는 단계와;
    상기 자동 이득 제어 루프 내에서 상기 파일럿 채널 신호로부터 디지털 이득을 유도하는 단계와;
    상기 제 2 아날로그 이득 및 상기 디지털 이득을 나타내는 자동 이득 제어 신호를 상기 아날로그 증폭기에 적용시키는 단계를,
    포함하는, 기계로 판독할 수 있는 프로그램 저장 디바이스.
  26. 제 25항에 있어서, 상기 방법의 단계들은 상기 디지털 이득의 더 빠른 업데이트를 위해 상기 디지털 이득을 상기 아날로그 증폭기에 연결된 아날로그-디지털 변환기의 출력에 디지털 방식으로 곱하는 단계를 더 포함하는, 기계로 판독할 수 있는 프로그램 저장 디바이스.
  27. 제 25항에 있어서, 상기 방법의 단계들은,
    각 프레임에 걸쳐서 동기화 채널 신호의 평균을 구하여 상기 제 2 아날로그 이득을 유도하고, 프레임마다 한 번씩 상기 제 2 아날로그 이득을 재계산하는 단계와;
    상기 수신기를 동기화 채널에 동기화하는 단계와 현재의 셀에 대한 스크램블링 코드 및 타이밍 동기화를 결정하는 단계를 동시에 수행하는 단계와;
    상기 파일럿 채널 신호를 디스크램블링하는 단계와;
    상기 동기화 채널 신호의 평균을 구하여 상기 제 2 아날로그 이득을 유도하는 단계를 상기 파일럿 채널 신호로부터 에러를 유도하고 슬롯마다 한 번씩 상기 제 2 아날로그 이득을 업데이트하는 단계로 스위칭하는 단계를 더 포함하는, 기계로 판독할 수 있는 프로그램 저장 디바이스.
  28. 제 27항에 있어서, 상기 방법의 단계들은 상기 파일럿 채널 신호로부터 유도된 에러에 따라 모든 슬롯마다 상기 제 2 아날로그 이득을 업데이트하고 모든 심벌마다 상기 디지털 이득을 업데이트하는 단계를 동시에 수행하는 단계를 더 포함하는, 기계로 판독할 수 있는 프로그램 저장 디바이스.
  29. 확산-스펙트럼 수신기의 이득을 제어하는 시스템으로서,
    아날로그 신호를 수신하기 위한 수신 수단과;
    상기 수신된 아날로그 신호의 세기를 측정하기 위한 측정 수단과;
    상기 측정된 세기에 따라 제 1 아날로그 이득을 유도하기 위한 제 1 아날로그 유도 수단과;
    상기 유도된 제 1 아날로그 이득을 아날로그 증폭기에 적용시키기 위한 제 1 아날로그 적용 수단과;
    자동 이득 제어 루프 내에서 파일럿 채널 신호로부터 제 2 아날로그 이득을 유도하기 위한 제 2 아날로그 유도 수단과;
    상기 자동 이득 제어 루프 내에서 상기 파일럿 채널 신호로부터 디지털 이득을 유도하기 위한 디지털 유도 수단과;
    상기 제 2 아날로그 이득 및 상기 디지털 이득을 나타내는 자동 이득 제어 신호를 상기 아날로그 증폭기에 적용시키기 위한 자동 이득 제어 적용 수단을,
    포함하는, 확산-스펙트럼 수신기의 이득을 제어하는 시스템.
  30. 제 29항에 있어서, 상기 디지털 이득의 더 빠른 업데이트를 위해 상기 디지털 이득을 상기 아날로그 증폭기에 연결된 아날로그-디지털 변환기의 출력에 디지털 방식으로 곱하기 위한 디지털 곱셈 수단을 더 포함하는, 확산-스펙트럼 수신기의 이득을 제어하는 시스템.
  31. 제 29항에 있어서, 각 프레임에 걸쳐서 동기화 채널 신호의 평균을 구하여 상기 제 2 아날로그 이득을 유도하고, 프레임마다 한 번씩 상기 제 2 아날로그 이득을 재계산하기 위한 제 2 아날로그 유도 수단과;
    상기 수신기를 동기화 채널에 동기화하는 동작과, 현재의 셀에 대한 스크램블링 코드와 타이밍 동기화를 결정하는 동작을 동시에 수행하기 위한 동기화 수단과;
    상기 파일럿 채널 신호를 디스크램블링하기 위한 디스크램블링 수단과;
    상기 동기화 채널 신호의 평균을 구하여 상기 제 2 아날로그 이득을 유도하는 동작에서 상기 파일럿 채널 신호로부터 에러를 유도하고 슬롯마다 한 번씩 상기 제 2 아날로그 이득을 업데이트하는 동작으로 스위칭하기 위한 스위칭 수단을 더 포함하는, 확산-스펙트럼 수신기의 이득을 제어하는 시스템.
  32. 제 31항에 있어서, 상기 파일럿 채널 신호로부터 유도된 에러에 따라 모든 슬롯마다 상기 제 2 아날로그 이득을 업데이트하는 동작과 모든 심벌마다 상기 디지털 이득을 업데이트하는 동작을 동시에 수행하기 위한 업데이트 수단을 더 포함하는, 확산-스펙트럼 수신기의 이득을 제어하는 시스템.
KR1020057001373A 2002-07-26 2003-07-18 이동 디바이스 상에서의 데이터베이스 정보의 백그라운드 업데이트 KR101017265B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/206,690 2002-07-26
US10/206,690 US6959055B2 (en) 2002-07-26 2002-07-26 Multi-stage automatic gain control for spread-spectrum receivers

Publications (2)

Publication Number Publication Date
KR20050030213A KR20050030213A (ko) 2005-03-29
KR101017265B1 true KR101017265B1 (ko) 2011-02-28

Family

ID=30770345

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020057001373A KR101017265B1 (ko) 2002-07-26 2003-07-18 이동 디바이스 상에서의 데이터베이스 정보의 백그라운드 업데이트

Country Status (9)

Country Link
US (1) US6959055B2 (ko)
EP (1) EP1535437A4 (ko)
JP (1) JP4498134B2 (ko)
KR (1) KR101017265B1 (ko)
CN (1) CN1672377A (ko)
AU (1) AU2003252050A1 (ko)
BR (1) BRPI0312952B1 (ko)
MX (1) MXPA05001071A (ko)
WO (1) WO2004012410A1 (ko)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7215703B2 (en) * 2003-02-14 2007-05-08 Broadcom Corporation Digital calculation received signal strength indication
US8605836B2 (en) * 2005-03-11 2013-12-10 Qualcomm Incorporated Automatic gain control for a wireless receiver
JP4361115B2 (ja) * 2005-07-05 2009-11-11 富士通株式会社 受信品質計算方法、受信品質計算装置及び通信装置
TWI327864B (en) * 2006-11-28 2010-07-21 Mstar Semiconductor Inc Video automatic gain controlling circuit and related method of which
US8149964B2 (en) 2007-01-05 2012-04-03 Qualcomm, Incorporated Symbol scaling with automatic gain control for wireless communication
US8218684B2 (en) * 2008-01-15 2012-07-10 Broadcom Corporation Method and system for an adaptive automatic gain control (AGC) reference for HSDPA and WCDMA
JP4805287B2 (ja) * 2008-02-08 2011-11-02 株式会社リコー 無線通信装置
EP2184851B1 (en) * 2008-11-07 2016-10-05 Telefonaktiebolaget LM Ericsson (publ) Method and device to control the gain of a radio receiver
US8300749B2 (en) * 2008-12-19 2012-10-30 Alcatel Lucent Method, apparatus and system for frequency synchronization between devices communicating over a packet network
JP5574531B2 (ja) * 2010-08-30 2014-08-20 株式会社日立国際電気 無線機
US9001941B2 (en) 2012-01-31 2015-04-07 Analog Devices, Inc. Method and apparatus to independently control front end gain and baseband gain
US9265458B2 (en) 2012-12-04 2016-02-23 Sync-Think, Inc. Application of smooth pursuit cognitive testing paradigms to clinical drug development
US9380976B2 (en) 2013-03-11 2016-07-05 Sync-Think, Inc. Optical neuroinformatics

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5917865A (en) * 1996-12-31 1999-06-29 Lucent Technologies, Inc. Digital automatic gain control employing two-stage gain-determination process

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4213097A (en) * 1978-10-19 1980-07-15 Racal-Milgo, Inc. Hybrid automatic gain control circuit
JPH0779215B2 (ja) * 1990-07-20 1995-08-23 富士通株式会社 ゲイン調整装置
US5422601A (en) * 1994-07-19 1995-06-06 Analog Devices, Inc. Hybrid analog digital automatic gain control gain recovery system
GB2297443B (en) * 1995-01-26 1999-09-08 Sony Uk Ltd Amplifier
US5909645A (en) * 1996-06-21 1999-06-01 Lucent Technologies Inc. Receiver with dynamic attenuation control for adaptive intermodulation performance enhancement
US5838269A (en) * 1996-09-12 1998-11-17 Advanced Micro Devices, Inc. System and method for performing automatic gain control with gain scheduling and adjustment at zero crossings for reducing distortion
JP3314723B2 (ja) * 1998-06-10 2002-08-12 日本電気株式会社 ディジタル自動利得制御用リニアライザ及びこれを用いたディジタル自動利得制御回路
US6324387B1 (en) * 1998-12-29 2001-11-27 Philips Electronics N.A. Corp. LNA control-circuit for receive closed loop automatic gain control
US6324228B1 (en) * 1998-12-30 2001-11-27 International Business Machines Corporation Method and apparatus for robust frequency tracking in strong channel interference using carrier signal relative strength and frequency error
US6160443A (en) * 1999-09-08 2000-12-12 Atmel Corporation Dual automatic gain control in a QAM demodulator
JP2002026773A (ja) * 2000-07-13 2002-01-25 Sanyo Electric Co Ltd Ｃｄｍａ用通信端末およびセルサーチ方法
US6891440B2 (en) * 2000-10-02 2005-05-10 A. Michael Straub Quadrature oscillator with phase error correction
US6748200B1 (en) * 2000-10-02 2004-06-08 Mark A. Webster Automatic gain control system and method for a ZIF architecture
AUPR117700A0 (en) * 2000-11-01 2000-11-23 Nec Australia Pty Ltd Automatic gain control circuit for direct sequence spread spectrum receiver
US6651021B2 (en) * 2001-06-15 2003-11-18 Skyworks Solutions, Inc. System using adaptive circuitry to improve performance and provide linearity and dynamic range on demand

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5917865A (en) * 1996-12-31 1999-06-29 Lucent Technologies, Inc. Digital automatic gain control employing two-stage gain-determination process

Also Published As

Publication number Publication date
CN1672377A (zh) 2005-09-21
US6959055B2 (en) 2005-10-25
EP1535437A4 (en) 2006-08-30
WO2004012410A1 (en) 2004-02-05
KR20050030213A (ko) 2005-03-29
US20040017865A1 (en) 2004-01-29
EP1535437A1 (en) 2005-06-01
BR0312952A (pt) 2007-07-10
AU2003252050A8 (en) 2004-02-16
AU2003252050A1 (en) 2004-02-16
BRPI0312952B1 (pt) 2017-05-09
JP2005534252A (ja) 2005-11-10
MXPA05001071A (es) 2005-08-16
JP4498134B2 (ja) 2010-07-07

Similar Documents

Publication Publication Date Title
KR101017265B1 (ko) 이동 디바이스 상에서의 데이터베이스 정보의 백그라운드 업데이트
US6480528B1 (en) Automatic gain control for improved decoding of multi-carrier signal
US8345731B2 (en) Methods and apparatus for reducing a sampling rate during a sampling phase determination process
US20030091132A1 (en) AGC scheme and receiver for use in a wireless communication system
EP2120336B1 (en) Technique for controlling a gain of a receiver
JP2002507077A (ja) 信号干渉比測定値の訂正方法
US7376206B1 (en) Method and apparatus for adjusting the phase of a received signal
US20050250462A1 (en) Gain control circuit
KR20090107560A (ko) 무선 통신에서 사용하기 위한 이득 제어 루프를 갖는 무선 송수신 유닛(ｗｔｒｕ)
JP2008524882A (ja) 符号化デジタルデータシンボル用受信器におけるスケーリング
WO2014009196A2 (en) Radiofrequency signal setting reaching a condition of jamming or clipping
WO1998059417A1 (en) Gain control
JP4515481B2 (ja) デジタル通信システムにおける量子化装置及び方法
KR20050026007A (ko) 확산-스펙트럼 수신기를 위한 동기화 전략 및 구조
US7447283B2 (en) Method for automatic gain control, for instance in a telecommunication system, device and computer program product therefor
JP3667240B2 (ja) Ｃｄｍａ受信機の自動利得制御装置
JP4155026B2 (ja) 基地局受信装置及びフレーム同期判定方法
US8606205B2 (en) Receiving apparatus and auto gain control method
KR20190058183A (ko) 사물인터넷의 자동이득제어 장치 및 방법, 그리고 이를 포함하는 단말
CA2551709C (en) Methods and apparatus for reducing a sampling rate during a sampling phase determination process
KR100383505B1 (ko) 코드 분할 다중 액세스 무선전화기용 디지탈 자동 이득 제어 방법 및 장치
JP2005167390A (ja) 無線受信装置およびａｇｃ制御方法
JP2005151251A (ja) 受信装置
JP2000349637A (ja) Ｄ／ａ変換装置とａ／ｄ変換装置及び方法
JP2008109272A (ja) 利得制御装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20140120

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20150119

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20160119

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20170119

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20180118

Year of fee payment: 8