JP2001244765A - 自動利得制御方法および自動利得制御用プロセッサならびに復調装置 - Google Patents
自動利得制御方法および自動利得制御用プロセッサならびに復調装置Info
- Publication number
- JP2001244765A JP2001244765A JP2000051748A JP2000051748A JP2001244765A JP 2001244765 A JP2001244765 A JP 2001244765A JP 2000051748 A JP2000051748 A JP 2000051748A JP 2000051748 A JP2000051748 A JP 2000051748A JP 2001244765 A JP2001244765 A JP 2001244765A
- Authority
- JP
- Japan
- Prior art keywords
- gain
- power level
- converter
- variable gain
- gain amplifier
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Abandoned
Links
- 238000000034 method Methods 0.000 title claims abstract description 54
- 229920006395 saturated elastomer Polymers 0.000 claims description 22
- 230000007423 decrease Effects 0.000 abstract description 15
- 230000000737 periodic effect Effects 0.000 abstract description 2
- 241001125929 Trisopterus luscus Species 0.000 description 24
- PIRWNASAJNPKHT-SHZATDIYSA-N pamp Chemical compound C([C@@H](C(=O)N[C@@H](CCCNC(N)=N)C(=O)N[C@@H](CCCCN)C(=O)N[C@@H](CCCCN)C(=O)N[C@@H](CC=1C2=CC=CC=C2NC=1)C(=O)N[C@@H](CC(N)=O)C(=O)N[C@@H](CCCCN)C(=O)N[C@@H](CC=1C2=CC=CC=C2NC=1)C(=O)N[C@@H](C)C(=O)N[C@@H](CC(C)C)C(=O)N[C@@H](CO)C(=O)N[C@@H](CCCNC(N)=N)C(N)=O)NC(=O)[C@H](CCC(O)=O)NC(=O)[C@H](CO)NC(=O)[C@H](C)NC(=O)[C@@H](NC(=O)[C@H](CC(O)=O)NC(=O)[C@H](CC(C)C)NC(=O)[C@H](CCCNC(N)=N)NC(=O)[C@H](C)N)C(C)C)C1=CC=CC=C1 PIRWNASAJNPKHT-SHZATDIYSA-N 0.000 description 20
- 238000010586 diagram Methods 0.000 description 19
- 238000012935 Averaging Methods 0.000 description 10
- 238000010295 mobile communication Methods 0.000 description 8
- 230000010354 integration Effects 0.000 description 7
- 230000003247 decreasing effect Effects 0.000 description 6
- 238000004891 communication Methods 0.000 description 5
- 238000005562 fading Methods 0.000 description 5
- 101100365516 Mus musculus Psat1 gene Proteins 0.000 description 4
- 238000006243 chemical reaction Methods 0.000 description 2
- 238000004590 computer program Methods 0.000 description 2
- 238000001514 detection method Methods 0.000 description 2
- 238000013139 quantization Methods 0.000 description 2
- 101150115013 DSP1 gene Proteins 0.000 description 1
- 238000004364 calculation method Methods 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000008054 signal transmission Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03G—CONTROL OF AMPLIFICATION
- H03G3/00—Gain control in amplifiers or frequency changers
- H03G3/20—Automatic control
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03G—CONTROL OF AMPLIFICATION
- H03G3/00—Gain control in amplifiers or frequency changers
- H03G3/20—Automatic control
- H03G3/30—Automatic control in amplifiers having semiconductor devices
- H03G3/3052—Automatic control in amplifiers having semiconductor devices in bandpass amplifiers (H.F. or I.F.) or in frequency-changers used in a (super)heterodyne receiver
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
- H03M1/18—Automatic control for modifying the range of signals the converter can handle, e.g. gain ranging
- H03M1/181—Automatic control for modifying the range of signals the converter can handle, e.g. gain ranging in feedback mode, i.e. by determining the range to be selected from one or more previous digital output values
- H03M1/183—Automatic control for modifying the range of signals the converter can handle, e.g. gain ranging in feedback mode, i.e. by determining the range to be selected from one or more previous digital output values the feedback signal controlling the gain of an amplifier or attenuator preceding the analogue/digital converter
- H03M1/185—Automatic control for modifying the range of signals the converter can handle, e.g. gain ranging in feedback mode, i.e. by determining the range to be selected from one or more previous digital output values the feedback signal controlling the gain of an amplifier or attenuator preceding the analogue/digital converter the determination of the range being based on more than one digital output value, e.g. on a running average, a power estimation or the rate of change
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Control Of Amplification And Gain Control (AREA)
- Circuits Of Receivers In General (AREA)
- Analogue/Digital Conversion (AREA)
Abstract
(57)【要約】
【課題】 無線受信信号の入力電力レベルが急激に上昇
した場合でもＡ／Ｄ変換器の飽和を速やかに解消でき、
かつ、周期的なレベル変動が生じても制御が不安定にな
るのを回避できる自動利得制御方法を提供する。 【解決手段】 ＤＳＰは、基準レベルからＡ／Ｄ変換器
の出力電力レベルを差し引くことにより差分値を求め
る。この差分値が負の場合、すなわち可変利得増幅器の
利得を低下させる場合、ＤＳＰは、差分値に基づいて求
められた第１利得変動幅に基づいて可変利得増幅器の利
得を制御する。差分値が正の場合、すなわち可変利得増
幅器の利得を増大させる場合、ＤＳＰは、差分値に基づ
いて求められた第１利得変動幅よりも小さな第２利得変
動幅に基づいて可変利得増幅器の利得を制御する。これ
により、可変利得増幅器の入力電力レベルが急増して
も、可変利得増幅器の出力電力レベルの増大幅を抑える
ことができる。
した場合でもＡ／Ｄ変換器の飽和を速やかに解消でき、
かつ、周期的なレベル変動が生じても制御が不安定にな
るのを回避できる自動利得制御方法を提供する。 【解決手段】 ＤＳＰは、基準レベルからＡ／Ｄ変換器
の出力電力レベルを差し引くことにより差分値を求め
る。この差分値が負の場合、すなわち可変利得増幅器の
利得を低下させる場合、ＤＳＰは、差分値に基づいて求
められた第１利得変動幅に基づいて可変利得増幅器の利
得を制御する。差分値が正の場合、すなわち可変利得増
幅器の利得を増大させる場合、ＤＳＰは、差分値に基づ
いて求められた第１利得変動幅よりも小さな第２利得変
動幅に基づいて可変利得増幅器の利得を制御する。これ
により、可変利得増幅器の入力電力レベルが急増して
も、可変利得増幅器の出力電力レベルの増大幅を抑える
ことができる。
Description
【０００１】
【発明の属する技術分野】この発明は、移動通信システ
ムにおける移動局および／または基地局に適用される復
調装置において可変利得増幅器の利得を自動制御する自
動利得制御方法、および当該方法を実現する自動利得制
御用プロセッサ、ならびに当該自動利得制御用プロセッ
サを含む復調装置に関する。
ムにおける移動局および／または基地局に適用される復
調装置において可変利得増幅器の利得を自動制御する自
動利得制御方法、および当該方法を実現する自動利得制
御用プロセッサ、ならびに当該自動利得制御用プロセッ
サを含む復調装置に関する。
【０００２】
【従来の技術】従来の移動通信システムは、移動局およ
び基地局間で無線信号を送受信することにより移動通信
を実現する。各局は、受信された無線信号（以下「無線
受信信号」という）を復調装置で復調することにより元
のデータを復元する。この場合、各局は、一般に、無線
受信信号をＡ／Ｄ変換器によりディジタル信号に変換し
てから復調処理を実行する。
び基地局間で無線信号を送受信することにより移動通信
を実現する。各局は、受信された無線信号（以下「無線
受信信号」という）を復調装置で復調することにより元
のデータを復元する。この場合、各局は、一般に、無線
受信信号をＡ／Ｄ変換器によりディジタル信号に変換し
てから復調処理を実行する。
【０００３】しかし、無線受信信号の電力レベルは一般
に変動するため、その変動量によっては、Ａ／Ｄ変換器
において飽和が生じたりＡ／Ｄ変換器における量子化雑
音により無線受信信号が雑音に埋もれたりする。そのた
め、従来の復調装置は、自動利得制御回路（以下「ＡＧ
Ｃ回路」という。ＡＧＣ：Automatic Gain Control）を
備え、当該ＡＧＣ回路により無線受信信号の電力レベル
を一定に保つようにしている。この種の復調装置は、た
とえば、１９９３年電子情報通信学会春季大会B-322
添谷、上野、鶴見「ベースバンドＡＧＣを用いたダイレ
クトコンバージョン受信機」に開示されている。
に変動するため、その変動量によっては、Ａ／Ｄ変換器
において飽和が生じたりＡ／Ｄ変換器における量子化雑
音により無線受信信号が雑音に埋もれたりする。そのた
め、従来の復調装置は、自動利得制御回路（以下「ＡＧ
Ｃ回路」という。ＡＧＣ：Automatic Gain Control）を
備え、当該ＡＧＣ回路により無線受信信号の電力レベル
を一定に保つようにしている。この種の復調装置は、た
とえば、１９９３年電子情報通信学会春季大会B-322
添谷、上野、鶴見「ベースバンドＡＧＣを用いたダイレ
クトコンバージョン受信機」に開示されている。
【０００４】図１５は、上記文献に開示された復調装置
の構成を示すブロック図である。復調装置は、入力端子
８０から入力してきた無線受信信号を可変利得増幅器８
１により増幅した後Ａ／Ｄ変換器８２により量子化する
ことによりディジタルの無線受信信号に変換する。ま
た、復調装置は、ディジタルの無線受信信号を復調器８
３により復調することにより元のデータを復元し、当該
データを出力端子８４から出力する。ＡＧＣ回路８５
は、Ａ／Ｄ変換器８２から出力される無線受信信号の電
力レベルと所定の基準レベルＰrefとの差に応じて可変
利得増幅器８１の利得を自動制御することにより、復調
器８３に与えられる無線受信信号の電力レベルを一定に
保つように動作する。
の構成を示すブロック図である。復調装置は、入力端子
８０から入力してきた無線受信信号を可変利得増幅器８
１により増幅した後Ａ／Ｄ変換器８２により量子化する
ことによりディジタルの無線受信信号に変換する。ま
た、復調装置は、ディジタルの無線受信信号を復調器８
３により復調することにより元のデータを復元し、当該
データを出力端子８４から出力する。ＡＧＣ回路８５
は、Ａ／Ｄ変換器８２から出力される無線受信信号の電
力レベルと所定の基準レベルＰrefとの差に応じて可変
利得増幅器８１の利得を自動制御することにより、復調
器８３に与えられる無線受信信号の電力レベルを一定に
保つように動作する。
【０００５】より詳述すれば、ＡＧＣ回路８５は、電力
検出器８６により無線受信信号の電力レベルを検出す
る。電力検出器８６は、予め定められた電力平均化時間
内の無線受信信号の二乗和を求めることにより電力レベ
ルを検出する。また、ＡＧＣ回路８５は、減算器８７に
より当該電力レベルを基準レベルから差し引いて差分値
を求める。さらに、ＡＧＣ回路８５は、差分値を乗算器
８８により定数倍した後積分器８９により積分する。さ
らにまた、ＡＧＣ回路８５は、積分値をＤ／Ａ変換器９
０によりアナログ電圧に変換した後、当該アナログ電圧
を可変利得増幅器８１に与える。
検出器８６により無線受信信号の電力レベルを検出す
る。電力検出器８６は、予め定められた電力平均化時間
内の無線受信信号の二乗和を求めることにより電力レベ
ルを検出する。また、ＡＧＣ回路８５は、減算器８７に
より当該電力レベルを基準レベルから差し引いて差分値
を求める。さらに、ＡＧＣ回路８５は、差分値を乗算器
８８により定数倍した後積分器８９により積分する。さ
らにまた、ＡＧＣ回路８５は、積分値をＤ／Ａ変換器９
０によりアナログ電圧に変換した後、当該アナログ電圧
を可変利得増幅器８１に与える。
【０００６】以上の構成により、たとえばＡ／Ｄ変換器
８２に入力される無線受信信号の電力レベルが基準レベ
ルよりも大きくなった場合、基準レベルから電力レベル
を差し引くと、差分値は負の値となる。これを定数倍し
て積分器８９で積分するから、積分値は従前に比べて減
少する。したがって、Ｄ／Ａ変換器９０から出力される
アナログ電圧が小さくなるから、可変利得増幅器８２の
利得も低くなる。よって、Ａ／Ｄ変換器８２に入力され
る無線受信信号の電力レベルが低下する。
８２に入力される無線受信信号の電力レベルが基準レベ
ルよりも大きくなった場合、基準レベルから電力レベル
を差し引くと、差分値は負の値となる。これを定数倍し
て積分器８９で積分するから、積分値は従前に比べて減
少する。したがって、Ｄ／Ａ変換器９０から出力される
アナログ電圧が小さくなるから、可変利得増幅器８２の
利得も低くなる。よって、Ａ／Ｄ変換器８２に入力され
る無線受信信号の電力レベルが低下する。
【０００７】
【発明が解決しようとする課題】ところで、移動通信で
は、無線受信信号の瞬時レベルが急激に変動するフェー
ジングを生じる場合がある。この場合、無線受信信号の
電力レベルは周期的に変動する。このレベル変動の周期
が電力検出器８６における電力平均化時間とほぼ等しく
なったとき、ＡＧＣ回路８５の制御は不安定になる。
は、無線受信信号の瞬時レベルが急激に変動するフェー
ジングを生じる場合がある。この場合、無線受信信号の
電力レベルは周期的に変動する。このレベル変動の周期
が電力検出器８６における電力平均化時間とほぼ等しく
なったとき、ＡＧＣ回路８５の制御は不安定になる。
【０００８】図１６(a)、(b)および(c)は、それぞれ、
基準レベルＰrefと入力端子８０から入力してきた無線
受信信号の電力レベル（以下「入力電力レベル」とい
う）との差ΔＰ１、可変利得増幅器８１の利得Ｇ、およ
び、基準レベルＰrefと可変利得増幅器８１から出力さ
れた無線受信信号の電力レベル（以下「出力電力レベ
ル」という）との差ΔＰ２を示している。なお、図１６
では乗算器８８における係数は１に設定されている。
基準レベルＰrefと入力端子８０から入力してきた無線
受信信号の電力レベル（以下「入力電力レベル」とい
う）との差ΔＰ１、可変利得増幅器８１の利得Ｇ、およ
び、基準レベルＰrefと可変利得増幅器８１から出力さ
れた無線受信信号の電力レベル（以下「出力電力レベ
ル」という）との差ΔＰ２を示している。なお、図１６
では乗算器８８における係数は１に設定されている。
【０００９】レベル変動の周期と電力平均化時間とが等
しい場合において、区間１において電力検出器８６によ
り検出された電力レベルが基準レベルＰrefに等しいと
き、区間２における可変利得増幅器８１の利得Ｇは、従
前の区間１における利得と等しい値Ａに設定される。
しい場合において、区間１において電力検出器８６によ
り検出された電力レベルが基準レベルＰrefに等しいと
き、区間２における可変利得増幅器８１の利得Ｇは、従
前の区間１における利得と等しい値Ａに設定される。
【００１０】一方、区間２において入力電力レベルが基
準レベルＰrefよりも４ｄＢ高いレベルに変動した場
合、可変利得増幅器８１の利得Ｇは従前の区間１と等し
いから）、可変利得増幅器８１の出力電力レベルは基準
レベルＰrefよりも４ｄＢ高いレベルとなる。そのた
め、区間２において電力検出器８６により検出される電
力レベルは基準レベルＰrefよりも４ｄＢ高くなる。そ
の結果、次の区間３における可変利得増幅器８１の利得
Ｇは、従前の区間２における利得よりも４ｄＢ低い値で
ある（Ａ−４）ｄＢに設定される。
準レベルＰrefよりも４ｄＢ高いレベルに変動した場
合、可変利得増幅器８１の利得Ｇは従前の区間１と等し
いから）、可変利得増幅器８１の出力電力レベルは基準
レベルＰrefよりも４ｄＢ高いレベルとなる。そのた
め、区間２において電力検出器８６により検出される電
力レベルは基準レベルＰrefよりも４ｄＢ高くなる。そ
の結果、次の区間３における可変利得増幅器８１の利得
Ｇは、従前の区間２における利得よりも４ｄＢ低い値で
ある（Ａ−４）ｄＢに設定される。
【００１１】次に、区間３において入力電力レベルが基
準レベルＰrefよりも４ｄＢ低い値に変動した場合、上
述のように可変利得増幅器８１の利得Ｇは（Ａ−４）ｄ
Ｂであるから、可変利得増幅器８１の出力電力レベル
は、従前の区間２よりも８ｄＢも低くなる。そのため、
区間３において電力検出器８６により検出される電力レ
ベルは基準レベルＰrefよりも８ｄＢも低くなるから、
次の区間４における可変利得増幅器８１の利得Ｇは従前
の区間３における利得よりも８ｄＢ高い値に設定され
る。すなわち、区間４における可変利得増幅器８１の利
得Ｇは、（Ａ＋４）ｄＢとなる。
準レベルＰrefよりも４ｄＢ低い値に変動した場合、上
述のように可変利得増幅器８１の利得Ｇは（Ａ−４）ｄ
Ｂであるから、可変利得増幅器８１の出力電力レベル
は、従前の区間２よりも８ｄＢも低くなる。そのため、
区間３において電力検出器８６により検出される電力レ
ベルは基準レベルＰrefよりも８ｄＢも低くなるから、
次の区間４における可変利得増幅器８１の利得Ｇは従前
の区間３における利得よりも８ｄＢ高い値に設定され
る。すなわち、区間４における可変利得増幅器８１の利
得Ｇは、（Ａ＋４）ｄＢとなる。
【００１２】以後、入力電力レベルが電力平均化時間と
等しい時間ごとに周期的に変動すると、出力電力レベル
は、±８ｄＢずつ周期的に変動することになる。入力電
力レベルは±４ｄＢずつ変動するから、出力電力レベル
の変動幅は入力電力レベルの変動幅よりも大きくなる。
このように、レベル変動の周期と電力平均化時間とがほ
ぼ等しいと、可変利得増幅器８１の利得の変動が入力電
力レベルの変動に同期し、出力電力レベルの変動幅が入
力電力レベルの変動幅よりも大きくなって、制御が不安
定になる。
等しい時間ごとに周期的に変動すると、出力電力レベル
は、±８ｄＢずつ周期的に変動することになる。入力電
力レベルは±４ｄＢずつ変動するから、出力電力レベル
の変動幅は入力電力レベルの変動幅よりも大きくなる。
このように、レベル変動の周期と電力平均化時間とがほ
ぼ等しいと、可変利得増幅器８１の利得の変動が入力電
力レベルの変動に同期し、出力電力レベルの変動幅が入
力電力レベルの変動幅よりも大きくなって、制御が不安
定になる。
【００１３】これに対処するため、たとえば電力レベル
と基準レベルとの差分値をそのまま可変利得増幅器８１
の利得の変動幅とせずに、乗算器８８において１未満の
係数を差分値に乗じ、利得変動を抑制することが考えら
れる。たとえば図１７に示すように入力電力レベルが変
動する場合に係数を０．５としたとき、可変利得増幅器
８１の出力電力レベルは±５．３ｄＢずつ周期的に変動
することになる。すなわち、８ｄＢの場合よりも変動幅
が抑制される。
と基準レベルとの差分値をそのまま可変利得増幅器８１
の利得の変動幅とせずに、乗算器８８において１未満の
係数を差分値に乗じ、利得変動を抑制することが考えら
れる。たとえば図１７に示すように入力電力レベルが変
動する場合に係数を０．５としたとき、可変利得増幅器
８１の出力電力レベルは±５．３ｄＢずつ周期的に変動
することになる。すなわち、８ｄＢの場合よりも変動幅
が抑制される。
【００１４】また、たとえば乗算器８８の代わりにリミ
タを備え、利得変動幅を一定値以下に制限することが考
えられる。たとえばリミタの変化量を３ｄＢ以内に制限
した場合、可変利得増幅器８１の出力電力レベルは、図
１８に示すように、４ｄＢ増、７ｄＢ減を繰り返すこと
になり、８ｄＢの場合よりも変動幅が抑制される。
タを備え、利得変動幅を一定値以下に制限することが考
えられる。たとえばリミタの変化量を３ｄＢ以内に制限
した場合、可変利得増幅器８１の出力電力レベルは、図
１８に示すように、４ｄＢ増、７ｄＢ減を繰り返すこと
になり、８ｄＢの場合よりも変動幅が抑制される。
【００１５】しかしながら、このような対策はいずれも
利得変化量を抑えるため、入力レベルがステップ状に大
きく変動したときには、可変利得増幅器８１の利得が基
準値まで戻るのに時間がかかることになる。入力レベル
がステップ状に大きく変動する場合としては、たとえば
列車および自動車などで移動しながら通信をしている最
中でトンネルから出たときが考えられる。この場合、Ａ
／Ｄ変換器８２の入力レベルが急激に大きくなって量子
化範囲を超えると飽和を生じ、飽和を生じた瞬間に受信
信号が急激に大きく歪むことになる。この場合、復調に
充分な高いレベルで受信信号が受信されているにもかか
わらず、Ａ／Ｄ変換器８２への入力信号が適正なレベル
になるまで復調できないということになる。この時間
は、たとえば６０〜７０msec程度である。
利得変化量を抑えるため、入力レベルがステップ状に大
きく変動したときには、可変利得増幅器８１の利得が基
準値まで戻るのに時間がかかることになる。入力レベル
がステップ状に大きく変動する場合としては、たとえば
列車および自動車などで移動しながら通信をしている最
中でトンネルから出たときが考えられる。この場合、Ａ
／Ｄ変換器８２の入力レベルが急激に大きくなって量子
化範囲を超えると飽和を生じ、飽和を生じた瞬間に受信
信号が急激に大きく歪むことになる。この場合、復調に
充分な高いレベルで受信信号が受信されているにもかか
わらず、Ａ／Ｄ変換器８２への入力信号が適正なレベル
になるまで復調できないということになる。この時間
は、たとえば６０〜７０msec程度である。
【００１６】一方、入力電力レベルが急激に低くなる場
合は、上述のような問題は生じない。より詳述すれば、
入力電力レベルが低下するとそれに比例してＳＮ比が低
下するが、ＳＮ比が低下する速度は信号の伝送速度に比
べるとずっと遅い。だから、入力電力レベルが低下した
ときにもＳＮ比はそれに応じて低下するだけである。し
たがって、入力電力レベルが急激に大きくなって突然受
信品質がそれ以上の幅で悪くなる場合に比べて、品質劣
化は少なくて済む。
合は、上述のような問題は生じない。より詳述すれば、
入力電力レベルが低下するとそれに比例してＳＮ比が低
下するが、ＳＮ比が低下する速度は信号の伝送速度に比
べるとずっと遅い。だから、入力電力レベルが低下した
ときにもＳＮ比はそれに応じて低下するだけである。し
たがって、入力電力レベルが急激に大きくなって突然受
信品質がそれ以上の幅で悪くなる場合に比べて、品質劣
化は少なくて済む。
【００１７】この発明は上述のような技術的背景に鑑み
てなされたもので、無線受信信号の入力電力レベルが急
激に上昇した場合でもＡ／Ｄ変換器の飽和を速やかに解
消でき、かつ、周期的なレベル変動が生じても制御が不
安定になるのを回避できる自動利得制御方法、自動利得
制御用プロセッサおよび復調装置を提供することであ
る。
てなされたもので、無線受信信号の入力電力レベルが急
激に上昇した場合でもＡ／Ｄ変換器の飽和を速やかに解
消でき、かつ、周期的なレベル変動が生じても制御が不
安定になるのを回避できる自動利得制御方法、自動利得
制御用プロセッサおよび復調装置を提供することであ
る。
【００１８】
【課題を解決するための手段】上記目的を達成するため
のこの発明は、可変利得増幅器により増幅された後Ａ／
Ｄ変換器によりディジタル化された無線受信信号の電力
レベルと所定の基準レベルとの差に基づいて上記可変利
得増幅器の利得を自動制御する方法において、上記電力
レベルが上記基準レベルよりも小さな場合、上記電力レ
ベルが上記基準レベルよりも大きな場合における変動幅
よりも小さな変動幅に基づいて、上記可変利得増幅器の
利得を制御することを特徴とするものである。
のこの発明は、可変利得増幅器により増幅された後Ａ／
Ｄ変換器によりディジタル化された無線受信信号の電力
レベルと所定の基準レベルとの差に基づいて上記可変利
得増幅器の利得を自動制御する方法において、上記電力
レベルが上記基準レベルよりも小さな場合、上記電力レ
ベルが上記基準レベルよりも大きな場合における変動幅
よりも小さな変動幅に基づいて、上記可変利得増幅器の
利得を制御することを特徴とするものである。
【００１９】また、この発明は、可変利得増幅器および
Ａ／Ｄ変換器に接続可能な接続端子をそれぞれ有し、上
記Ａ／Ｄ変換器から上記接続端子を介して入力された無
線受信信号の電力レベルと所定の基準レベルとの差に基
づいて上記接続端子を介して上記可変利得増幅器の利得
を自動制御する自動利得制御用プロセッサにおいて、上
記電力レベルが上記基準レベルよりも小さな場合、上記
電力レベルが上記基準レベルよりも大きな場合における
変動幅よりも小さな変動幅に基づいて、上記可変利得増
幅器の利得を制御するようにしたことを特徴とするもの
である。
Ａ／Ｄ変換器に接続可能な接続端子をそれぞれ有し、上
記Ａ／Ｄ変換器から上記接続端子を介して入力された無
線受信信号の電力レベルと所定の基準レベルとの差に基
づいて上記接続端子を介して上記可変利得増幅器の利得
を自動制御する自動利得制御用プロセッサにおいて、上
記電力レベルが上記基準レベルよりも小さな場合、上記
電力レベルが上記基準レベルよりも大きな場合における
変動幅よりも小さな変動幅に基づいて、上記可変利得増
幅器の利得を制御するようにしたことを特徴とするもの
である。
【００２０】さらに、この発明は、無線受信信号を増幅
する可変利得増幅器と、この可変利得増幅器により増幅
された後の無線受信信号をディジタル化して出力するＡ
／Ｄ変換器と、このＡ／Ｄ変換器から出力された無線受
信信号を復調するステップ、および、上記Ａ／Ｄ変換器
から出力された無線受信信号の電力レベルが所定の基準
レベルよりも小さな場合、上記電力レベルが上記基準レ
ベルよりも大きな場合における変動幅よりも小さな変動
幅に基づいて、上記可変利得増幅器の利得を制御するス
テップを実行する自動利得制御用プロセッサとを含むこ
とを特徴とするものである。
する可変利得増幅器と、この可変利得増幅器により増幅
された後の無線受信信号をディジタル化して出力するＡ
／Ｄ変換器と、このＡ／Ｄ変換器から出力された無線受
信信号を復調するステップ、および、上記Ａ／Ｄ変換器
から出力された無線受信信号の電力レベルが所定の基準
レベルよりも小さな場合、上記電力レベルが上記基準レ
ベルよりも大きな場合における変動幅よりも小さな変動
幅に基づいて、上記可変利得増幅器の利得を制御するス
テップを実行する自動利得制御用プロセッサとを含むこ
とを特徴とするものである。
【００２１】
【発明の実施の形態】以下では、この発明の実施の形態
を、添付図面を参照して詳細に説明する。
を、添付図面を参照して詳細に説明する。
【００２２】実施形態１ 図１は、この発明の実施形態１に係る自動利得制御方法
が適用された移動通信システムの全体構成を示す概念図
である。この移動通信システムは、移動局１および基地
局２を備え、移動局１と基地局２との間で無線信号を送
受信することにより移動通信を達成する。より詳述すれ
ば、たとえば基地局２は、所定の変調方式により変調さ
れた無線信号を移動局１に対して送信する。移動局１
は、無線信号を受信して無線受信信号として出力する受
信装置３を備えており、この受信装置３から出力された
無線受信信号を復調装置４により復調し、復調装置４に
より復調されたデータをデータ処理装置５により処理す
るようになっている。
が適用された移動通信システムの全体構成を示す概念図
である。この移動通信システムは、移動局１および基地
局２を備え、移動局１と基地局２との間で無線信号を送
受信することにより移動通信を達成する。より詳述すれ
ば、たとえば基地局２は、所定の変調方式により変調さ
れた無線信号を移動局１に対して送信する。移動局１
は、無線信号を受信して無線受信信号として出力する受
信装置３を備えており、この受信装置３から出力された
無線受信信号を復調装置４により復調し、復調装置４に
より復調されたデータをデータ処理装置５により処理す
るようになっている。
【００２３】図２は、復調装置４の内部構成を示すブロ
ック図である。復調装置４は、受信装置３から出力され
た無線受信信号を復調して元のデータを復元し、当該デ
ータをデータ処理装置５に出力するものである。
ック図である。復調装置４は、受信装置３から出力され
た無線受信信号を復調して元のデータを復元し、当該デ
ータをデータ処理装置５に出力するものである。
【００２４】より詳述すれば、復調装置４は、ハードウ
エア構成として、可変利得増幅器１０、Ａ／Ｄ変換器１
１およびＤＳＰ（Digital Signal Processor：自動利得
制御用プロセッサ）１２を含む。可変利得増幅器１０
は、復調装置４の入力端子１３から入力された無線受信
信号をその出力において予め定められた基準レベルＰre
fに維持するものである。可変利得増幅器１０から出力
された無線受信信号は、Ａ／Ｄ変換器１１に与えられ
る。
エア構成として、可変利得増幅器１０、Ａ／Ｄ変換器１
１およびＤＳＰ（Digital Signal Processor：自動利得
制御用プロセッサ）１２を含む。可変利得増幅器１０
は、復調装置４の入力端子１３から入力された無線受信
信号をその出力において予め定められた基準レベルＰre
fに維持するものである。可変利得増幅器１０から出力
された無線受信信号は、Ａ／Ｄ変換器１１に与えられ
る。
【００２５】Ａ／Ｄ変換器１１は、予め定められたダイ
ナミックレンジ内で無線受信信号を量子化することによ
り、受信信号をディジタル信号に変換する。ダイナミッ
クレンジは、たとえば−５Ｖ〜＋５Ｖに設定されてい
る。Ａ／Ｄ変換器１１は、当該ダイナミックレンジ内の
無線受信信号をたとえば８ビット（−１２８〜１２７）
のディジタル信号に変換する。Ａ／Ｄ変換器１１から出
力されるディジタル形式の無線受信信号は、ＤＳＰ１２
に与えられる。
ナミックレンジ内で無線受信信号を量子化することによ
り、受信信号をディジタル信号に変換する。ダイナミッ
クレンジは、たとえば−５Ｖ〜＋５Ｖに設定されてい
る。Ａ／Ｄ変換器１１は、当該ダイナミックレンジ内の
無線受信信号をたとえば８ビット（−１２８〜１２７）
のディジタル信号に変換する。Ａ／Ｄ変換器１１から出
力されるディジタル形式の無線受信信号は、ＤＳＰ１２
に与えられる。
【００２６】ＤＳＰ１２は、Ａ／Ｄ変換器１１から出力
された無線受信信号を復調する復調処理、および、可変
利得増幅器１０の利得Ｇを制御する利得制御処理をそれ
ぞれソフトウエアで実行する。より詳述すれば、ＤＳＰ
１２は、可変利得増幅器１０に接続可能な第１接続端子
１４およびＡ／Ｄ変換器１１に接続可能な第２接続端子
１５を有している。また、ＤＳＰ１２は、記憶部１６を
内蔵している。記憶部１６は、ＲＯＭなどで構成され、
復調処理および利得制御処理のためのコンピュータプロ
グラムを記憶している。ＤＳＰ１２は、記憶部１６に記
憶されたコンピュータプログラムに従って動作する。さ
らに、ＤＳＰ１２は、データ処理装置５に接続された出
力端子１７を有しており、復調処理の結果得られたデー
タを出力端子１７を介してデータ処理装置５に出力す
る。
された無線受信信号を復調する復調処理、および、可変
利得増幅器１０の利得Ｇを制御する利得制御処理をそれ
ぞれソフトウエアで実行する。より詳述すれば、ＤＳＰ
１２は、可変利得増幅器１０に接続可能な第１接続端子
１４およびＡ／Ｄ変換器１１に接続可能な第２接続端子
１５を有している。また、ＤＳＰ１２は、記憶部１６を
内蔵している。記憶部１６は、ＲＯＭなどで構成され、
復調処理および利得制御処理のためのコンピュータプロ
グラムを記憶している。ＤＳＰ１２は、記憶部１６に記
憶されたコンピュータプログラムに従って動作する。さ
らに、ＤＳＰ１２は、データ処理装置５に接続された出
力端子１７を有しており、復調処理の結果得られたデー
タを出力端子１７を介してデータ処理装置５に出力す
る。
【００２７】図３は、利得制御処理を説明するためのフ
ローチャートである。ＤＳＰ１２は、この利得制御処理
を、Ａ／Ｄ変換器１１から出力される無線受信信号の電
力レベルである出力電力レベルＰoutと上記基準レベル
Ｐrefとの差に基づいて実行する。すなわち、ＤＳＰ１
２は、利得制御処理をフィードバック制御により実現す
る。
ローチャートである。ＤＳＰ１２は、この利得制御処理
を、Ａ／Ｄ変換器１１から出力される無線受信信号の電
力レベルである出力電力レベルＰoutと上記基準レベル
Ｐrefとの差に基づいて実行する。すなわち、ＤＳＰ１
２は、利得制御処理をフィードバック制御により実現す
る。
【００２８】ＤＳＰ１２は、Ａ／Ｄ変換器１１から出力
された無線受信信号を受信すると（ステップＳ１）、こ
の無線受信信号の出力電力レベルＰoutを検出する（ス
テップＳ２）。具体的には、ＤＳＰ１２は、予め定めら
れた電力平均化時間（たとえば１０msec）内の無線受信
信号の二乗和を求め、当該二乗和を出力電力レベルＰou
tとして検出する。
された無線受信信号を受信すると（ステップＳ１）、こ
の無線受信信号の出力電力レベルＰoutを検出する（ス
テップＳ２）。具体的には、ＤＳＰ１２は、予め定めら
れた電力平均化時間（たとえば１０msec）内の無線受信
信号の二乗和を求め、当該二乗和を出力電力レベルＰou
tとして検出する。
【００２９】次いで、ＤＳＰ１２は、出力電力レベルＰ
outと基準レベルＰrefとの差である差分値ΔＰoutを求
める（ステップＳ３）。具体的には、ＤＳＰ１２は、基
準レベルＰrefから出力電力レベルＰoutを差し引くこと
により、正または負の極性を持つ差分値ΔＰoutを求め
る。したがって、出力電力レベルＰoutが基準レベルＰr
efよりも大きい場合には負の差分値ΔＰoutが求めら
れ、出力電力レベルＰoutが基準レベルＰrefよりも小さ
い場合には正の差分値ΔＰoutが求められる。
outと基準レベルＰrefとの差である差分値ΔＰoutを求
める（ステップＳ３）。具体的には、ＤＳＰ１２は、基
準レベルＰrefから出力電力レベルＰoutを差し引くこと
により、正または負の極性を持つ差分値ΔＰoutを求め
る。したがって、出力電力レベルＰoutが基準レベルＰr
efよりも大きい場合には負の差分値ΔＰoutが求めら
れ、出力電力レベルＰoutが基準レベルＰrefよりも小さ
い場合には正の差分値ΔＰoutが求められる。
【００３０】すなわち、負の差分値ΔＰoutは、出力電
力レベルＰoutが基準レベルＰrefよりも大きいことを示
しており、正の差分値ΔＰoutは、出力レベルＰoutが基
準レベルＰrefよりも小さいことを示している。その
後、ＤＳＰ１２は、この差分値ΔＰoutに対して予め定
められた係数αを乗じ、差分値ΔＰoutの極性に応じて
利得変動幅を求める（ステップＳ４〜Ｓ８）。
力レベルＰoutが基準レベルＰrefよりも大きいことを示
しており、正の差分値ΔＰoutは、出力レベルＰoutが基
準レベルＰrefよりも小さいことを示している。その
後、ＤＳＰ１２は、この差分値ΔＰoutに対して予め定
められた係数αを乗じ、差分値ΔＰoutの極性に応じて
利得変動幅を求める（ステップＳ４〜Ｓ８）。
【００３１】係数αは、差分値ΔＰoutの極性に応じて
分けられた第１係数α１および第２係数α２を含む。第
１係数α１は、差分値ΔＰoutが０未満の負の場合に対
応している。第２係数α２は、差分値ΔＰoutが０以上
の正の場合に対応している。第１係数α１は、０よりも
大きく１以下でかつ第２係数α２よりも大きな値であ
る。第２係数α２は、０よりも大きく１以下でかつ第１
係数α１よりも小さな値である。たとえば第１係数α１
および第２係数α２は、それぞれ、１．０および０．５
に設定されている。したがって、第１係数α１および第
２係数α２の関係は、０＜α２＜α１≦１となる。
分けられた第１係数α１および第２係数α２を含む。第
１係数α１は、差分値ΔＰoutが０未満の負の場合に対
応している。第２係数α２は、差分値ΔＰoutが０以上
の正の場合に対応している。第１係数α１は、０よりも
大きく１以下でかつ第２係数α２よりも大きな値であ
る。第２係数α２は、０よりも大きく１以下でかつ第１
係数α１よりも小さな値である。たとえば第１係数α１
および第２係数α２は、それぞれ、１．０および０．５
に設定されている。したがって、第１係数α１および第
２係数α２の関係は、０＜α２＜α１≦１となる。
【００３２】ＤＳＰ１２は、上記差分値ΔＰoutの極性
を判別する（ステップＳ４）。差分値ΔＰoutが負の場
合、ＤＳＰ１２は、差分値ΔＰoutに対して第１係数α
１を乗じる（ステップＳ５）。その後、ＤＳＰ１２は、
当該乗算結果を積分することにより、第１利得変動幅を
求める（ステップＳ６）。ＤＳＰ１２は、この求められ
た第１利得変動幅を可変利得増幅器１０に与える（ステ
ップＳ９）。
を判別する（ステップＳ４）。差分値ΔＰoutが負の場
合、ＤＳＰ１２は、差分値ΔＰoutに対して第１係数α
１を乗じる（ステップＳ５）。その後、ＤＳＰ１２は、
当該乗算結果を積分することにより、第１利得変動幅を
求める（ステップＳ６）。ＤＳＰ１２は、この求められ
た第１利得変動幅を可変利得増幅器１０に与える（ステ
ップＳ９）。
【００３３】一方、差分値ΔＰoutが正の場合、ＤＳＰ
１２は、差分値ΔＰoutに対して第２係数α２を乗じる
（ステップＳ７）。その後、ＤＳＰ１２は、当該乗算結
果を積分することにより、第２利得変動幅を求める（ス
テップＳ８）。第２係数α２は、第１係数α１よりも小
さな値である。したがって、同じ差分値ΔＰoutを乗算
対象とすると、第２利得変動幅は第１利得変動幅よりも
小さな値となる。ＤＳＰ１２は、この求められた第２利
得変動幅を可変利得増幅器１０に与える（ステップＳ
９）。
１２は、差分値ΔＰoutに対して第２係数α２を乗じる
（ステップＳ７）。その後、ＤＳＰ１２は、当該乗算結
果を積分することにより、第２利得変動幅を求める（ス
テップＳ８）。第２係数α２は、第１係数α１よりも小
さな値である。したがって、同じ差分値ΔＰoutを乗算
対象とすると、第２利得変動幅は第１利得変動幅よりも
小さな値となる。ＤＳＰ１２は、この求められた第２利
得変動幅を可変利得増幅器１０に与える（ステップＳ
９）。
【００３４】可変利得増幅器１０は、第１利得変動幅ま
たは第２利得変動幅に基づいて利得を調整する。より具
体的には、可変利得増幅器１０は、第１利得変動幅また
は第２利得変動幅だけ利得を変動させることにより利得
を調整する。
たは第２利得変動幅に基づいて利得を調整する。より具
体的には、可変利得増幅器１０は、第１利得変動幅また
は第２利得変動幅だけ利得を変動させることにより利得
を調整する。
【００３５】以上のように、ＤＳＰ１２は、差分値ΔＰ
outが正の場合には差分値ΔＰoutが負の場合に比べて小
さな係数α２を差分値ΔＰoutに乗じる。差分値ΔＰout
が正の場合とは、出力電力レベルＰoutが基準レベルＰr
efよりも小さい場合であり、これは出力電力レベルＰou
tを増大させる必要がある場合である。また、差分値Δ
Ｐoutが負の場合とは、出力電力レベルＰoutが基準レベ
ルＰrefよりも大きい場合であり、これは出力電力レベ
ルＰoutを低下させる必要がある場合である。
outが正の場合には差分値ΔＰoutが負の場合に比べて小
さな係数α２を差分値ΔＰoutに乗じる。差分値ΔＰout
が正の場合とは、出力電力レベルＰoutが基準レベルＰr
efよりも小さい場合であり、これは出力電力レベルＰou
tを増大させる必要がある場合である。また、差分値Δ
Ｐoutが負の場合とは、出力電力レベルＰoutが基準レベ
ルＰrefよりも大きい場合であり、これは出力電力レベ
ルＰoutを低下させる必要がある場合である。
【００３６】すなわち、ＤＳＰ１２は、可変利得増幅器
１０の利得を増大させる必要がある場合には差分値ΔＰ
outをより小さな値に変換して利得の変動幅とし、可変
利得増幅器の利得を低下させる必要がある場合には差分
値ΔＰoutをそのまま利得の変動幅とする。したがっ
て、ＤＳＰ１２は、利得を増大させる必要がある場合に
は利得変動幅を相対的に小さく、利得を低下させる必要
がある場合には利得変動幅を相対的に大きくする。その
ため、利得増大時に可変利得増幅器１０の出力電力レベ
ルＰampの急増をある程度抑えることができる。
１０の利得を増大させる必要がある場合には差分値ΔＰ
outをより小さな値に変換して利得の変動幅とし、可変
利得増幅器の利得を低下させる必要がある場合には差分
値ΔＰoutをそのまま利得の変動幅とする。したがっ
て、ＤＳＰ１２は、利得を増大させる必要がある場合に
は利得変動幅を相対的に小さく、利得を低下させる必要
がある場合には利得変動幅を相対的に大きくする。その
ため、利得増大時に可変利得増幅器１０の出力電力レベ
ルＰampの急増をある程度抑えることができる。
【００３７】図４(a)、(b)および(c)は、それぞれ、基
準レベルＰrefと入力端子１３から入力してきた無線受
信信号の電力レベル（以下「入力電力レベル」という）
Ｐinとの差ΔＰ１、可変利得増幅器の利得Ｇ、および、
基準レベルＰrefと可変利得増幅器１０の出力電力レベ
ルＰampとの差ΔＰ２を示している。この図４では、受
信信号はフェージングの影響を受けており、その影響に
起因するレベル変動の周期とＤＳＰにおける電力平均化
時間とが等しい場合を想定する。
準レベルＰrefと入力端子１３から入力してきた無線受
信信号の電力レベル（以下「入力電力レベル」という）
Ｐinとの差ΔＰ１、可変利得増幅器の利得Ｇ、および、
基準レベルＰrefと可変利得増幅器１０の出力電力レベ
ルＰampとの差ΔＰ２を示している。この図４では、受
信信号はフェージングの影響を受けており、その影響に
起因するレベル変動の周期とＤＳＰにおける電力平均化
時間とが等しい場合を想定する。
【００３８】区間１において入力電力レベルＰinが基準
レベルＰrefと等しい場合、すなわち差ΔＰ１が０ｄＢ
の場合、次の区間２の利得Ｇは従前の区間１の利得Ｇと
等しい値ＡｄＢに設定される。次の区間２において入力
電力レベルＰinが４ｄＢ増大したとすると、区間２の利
得Ｇは区間１と同じＡｄＢであるから、区間２における
可変利得増幅器１０の出力電力レベルＰampは区間１に
比べて４ｄＢ増大する。その結果、次の区間３では当該
増大幅を抑えるべく、区間３の利得Ｇは区間２よりも上
記増大分だけ低い値、すなわち（Ａ−４）ｄＢに設定さ
れる。
レベルＰrefと等しい場合、すなわち差ΔＰ１が０ｄＢ
の場合、次の区間２の利得Ｇは従前の区間１の利得Ｇと
等しい値ＡｄＢに設定される。次の区間２において入力
電力レベルＰinが４ｄＢ増大したとすると、区間２の利
得Ｇは区間１と同じＡｄＢであるから、区間２における
可変利得増幅器１０の出力電力レベルＰampは区間１に
比べて４ｄＢ増大する。その結果、次の区間３では当該
増大幅を抑えるべく、区間３の利得Ｇは区間２よりも上
記増大分だけ低い値、すなわち（Ａ−４）ｄＢに設定さ
れる。
【００３９】次に、区間３において入力電力レベルＰin
が基準レベルＰrefよりも４ｄＢ低下したとすると、区
間３の利得Ｇは（Ａ−４）ｄＢであるから、可変利得増
幅器１０の出力電力レベルＰampは８ｄＢ低下する。し
たがって、次の区間４では可変利得増幅器１０の出力電
力レベルＰampを増大させる必要がある。一方、この実
施形態１では利得増大方向の利得変動幅を利得低下方向
の半分としているため、従前よりも８ｄＢ利得を増大さ
せることはなく、従前よりも４ｄＢ利得を増大させるに
とどめる。すなわち、次の区間４の利得ＧはＡｄＢとな
る。
が基準レベルＰrefよりも４ｄＢ低下したとすると、区
間３の利得Ｇは（Ａ−４）ｄＢであるから、可変利得増
幅器１０の出力電力レベルＰampは８ｄＢ低下する。し
たがって、次の区間４では可変利得増幅器１０の出力電
力レベルＰampを増大させる必要がある。一方、この実
施形態１では利得増大方向の利得変動幅を利得低下方向
の半分としているため、従前よりも８ｄＢ利得を増大さ
せることはなく、従前よりも４ｄＢ利得を増大させるに
とどめる。すなわち、次の区間４の利得ＧはＡｄＢとな
る。
【００４０】次に、区間４において入力電力レベルＰin
が基準レベルＰrefよりも４ｄＢ増大したとすると、区
間４の利得ＧはＡｄＢであるから、区間４の可変利得増
幅器１０の出力電力レベルＰampは基準レベルＰrefより
も４ｄＢ増大する。すなわち、利得変動幅を８ｄＢと場
合に比べて、可変利得増幅器１０の出力電力レベルＰam
pの増大を抑えることができる。
が基準レベルＰrefよりも４ｄＢ増大したとすると、区
間４の利得ＧはＡｄＢであるから、区間４の可変利得増
幅器１０の出力電力レベルＰampは基準レベルＰrefより
も４ｄＢ増大する。すなわち、利得変動幅を８ｄＢと場
合に比べて、可変利得増幅器１０の出力電力レベルＰam
pの増大を抑えることができる。
【００４１】以上のようにこの実施形態１によれば、利
得増大方向に対する利得変動幅を利得低下方向に対する
利得変動幅に比べて小さくしている。したがって、通信
中にトンネルから出た場合のように入力電力レベルＰin
がステップ状に急増した場合でも、可変利得増幅器１０
の出力電力レベルＰampの増大幅を抑えることができ、
Ａ／Ｄ変換器１１が飽和するのを防止できる。
得増大方向に対する利得変動幅を利得低下方向に対する
利得変動幅に比べて小さくしている。したがって、通信
中にトンネルから出た場合のように入力電力レベルＰin
がステップ状に急増した場合でも、可変利得増幅器１０
の出力電力レベルＰampの増大幅を抑えることができ、
Ａ／Ｄ変換器１１が飽和するのを防止できる。
【００４２】また、大きな変動幅で利得を低下できるか
ら、たとえＡ／Ｄ変換器１１が飽和してもその状態を短
時間で解消できる。ゆえに、復調ができない時間を従来
よりも短縮できる。よって、通信品質の向上を図ること
ができる。また、可変利得増幅器１０の出力電力レベル
Ｐampの増大幅を抑えることができるので、制御の安定
化を図ることができる。
ら、たとえＡ／Ｄ変換器１１が飽和してもその状態を短
時間で解消できる。ゆえに、復調ができない時間を従来
よりも短縮できる。よって、通信品質の向上を図ること
ができる。また、可変利得増幅器１０の出力電力レベル
Ｐampの増大幅を抑えることができるので、制御の安定
化を図ることができる。
【００４３】図５は、この実施形態１における自動利得
制御のステップ応答特性を示すグラフである。このステ
ップ応答特性は、Ａ／Ｄ変換器１１の分解能を７ビット
とし、かつ、入力電力レベルＰinがステップ状に２０ｄ
Ｂ増大した場合を想定したものである。また、このステ
ップ応答特性は、１０msecを１周期とした制御回数を横
軸とし、可変利得増幅器１０の出力電力レベルＰampを
縦軸としている。さらに、このステップ応答特性では、
第１および第２係数α１、α２をいずれも１とした従来
技術と同様の例を記号「△」で示し、第１および第２係
数α１、α２をそれぞれ０．５、１．０としたこの実施
形態１の例を記号「○」で示した。この図５から明らか
なように、この実施形態１の例では、従来技術と同様の
例の場合に比べて半分以下の時間で可変利得増幅器１０
の出力電力レベルが基準レベルＰrefまで低下した。
制御のステップ応答特性を示すグラフである。このステ
ップ応答特性は、Ａ／Ｄ変換器１１の分解能を７ビット
とし、かつ、入力電力レベルＰinがステップ状に２０ｄ
Ｂ増大した場合を想定したものである。また、このステ
ップ応答特性は、１０msecを１周期とした制御回数を横
軸とし、可変利得増幅器１０の出力電力レベルＰampを
縦軸としている。さらに、このステップ応答特性では、
第１および第２係数α１、α２をいずれも１とした従来
技術と同様の例を記号「△」で示し、第１および第２係
数α１、α２をそれぞれ０．５、１．０としたこの実施
形態１の例を記号「○」で示した。この図５から明らか
なように、この実施形態１の例では、従来技術と同様の
例の場合に比べて半分以下の時間で可変利得増幅器１０
の出力電力レベルが基準レベルＰrefまで低下した。
【００４４】また、利得制御処理をＤＳＰ１２により実
現しているから、利得制御処理を複数のハードウエアで
実現する場合と異なり、信号線などにノイズが混入する
のを回避できる。そのため、利得制御を良好に行うこと
ができる。
現しているから、利得制御処理を複数のハードウエアで
実現する場合と異なり、信号線などにノイズが混入する
のを回避できる。そのため、利得制御を良好に行うこと
ができる。
【００４５】なお、上記説明では、復調処理および利得
制御処理を１つのＤＳＰによりソフト的に実行する場合
を例にとっている。しかし、復調処理および利得制御処
理をそれぞれ別個のハードウエアで実行するようにして
もよいことはもちろんである。
制御処理を１つのＤＳＰによりソフト的に実行する場合
を例にとっている。しかし、復調処理および利得制御処
理をそれぞれ別個のハードウエアで実行するようにして
もよいことはもちろんである。
【００４６】図６は、復調処理および利得制御処理をそ
れぞれ別個のハードウエアで構成した場合の復調装置４
の構成を示すブロック図である。復調装置４は、可変利
得増幅器１０、Ａ／Ｄ変換器１１、復調器２０および自
動利得制御回路２１を備えている。自動利得制御回路２
１は、電力検出器２２、減算器２３、乗算器２４、コン
パレータ２５、スイッチ２６および積分器２７を備えて
いる。
れぞれ別個のハードウエアで構成した場合の復調装置４
の構成を示すブロック図である。復調装置４は、可変利
得増幅器１０、Ａ／Ｄ変換器１１、復調器２０および自
動利得制御回路２１を備えている。自動利得制御回路２
１は、電力検出器２２、減算器２３、乗算器２４、コン
パレータ２５、スイッチ２６および積分器２７を備えて
いる。
【００４７】電力検出器２２は、Ａ／Ｄ変換器１１から
出力された無線受信信号の出力電力レベルＰoutを検出
する。減算器２３は、出力電力レベルＰoutと基準レベ
ルＰrefとの差分値ΔＰoutを求める。乗算器２４は、差
分値ΔＰoutに対して係数αを乗じる。係数αは、スイ
ッチ２６により選択された第１係数α１および第２係数
α２のうちいずれかである。選択基準は、コンパレータ
２５の出力である。コンパレータ２５は、差分値ΔＰou
tの極性を検出するもので、差分値ΔＰoutが負の場合に
は第１係数α１を選択するようにスイッチ２６を制御
し、差分値ΔＰoutが正の場合には第２係数α２を選択
するようにスイッチ２６を制御する。積分器２７は、乗
算処理後の差分値ΔＰoutを積分して利得を求め、当該
利得を可変利得増幅器１０に与える。
出力された無線受信信号の出力電力レベルＰoutを検出
する。減算器２３は、出力電力レベルＰoutと基準レベ
ルＰrefとの差分値ΔＰoutを求める。乗算器２４は、差
分値ΔＰoutに対して係数αを乗じる。係数αは、スイ
ッチ２６により選択された第１係数α１および第２係数
α２のうちいずれかである。選択基準は、コンパレータ
２５の出力である。コンパレータ２５は、差分値ΔＰou
tの極性を検出するもので、差分値ΔＰoutが負の場合に
は第１係数α１を選択するようにスイッチ２６を制御
し、差分値ΔＰoutが正の場合には第２係数α２を選択
するようにスイッチ２６を制御する。積分器２７は、乗
算処理後の差分値ΔＰoutを積分して利得を求め、当該
利得を可変利得増幅器１０に与える。
【００４８】以上のようにこの構成によれば、利得制御
をハード的に実行するから、利得制御を迅速に実行する
ことができる。
をハード的に実行するから、利得制御を迅速に実行する
ことができる。
【００４９】実施形態２ 図７は、この発明の実施形態２に係る自動利得制御方法
が適用されるＤＳＰ１２における利得制御処理を説明す
るためのフローチャートである。この図７のステップＴ
１〜Ｔ３は、たとえば図３のステップＳ４〜Ｓ８と差し
替えるべきものである。
が適用されるＤＳＰ１２における利得制御処理を説明す
るためのフローチャートである。この図７のステップＴ
１〜Ｔ３は、たとえば図３のステップＳ４〜Ｓ８と差し
替えるべきものである。
【００５０】上記実施形態１では、出力電力レベルＰou
tと基準レベルＰrefとの差分値ΔＰoutに対して第１係
数α１および第２係数α２を乗じることにより利得変動
幅を決定する。これに対して、この実施形態２では、上
記差分値ΔＰoutを予め設定された制限範囲内に制限す
ることにより利得変動幅を決定する。
tと基準レベルＰrefとの差分値ΔＰoutに対して第１係
数α１および第２係数α２を乗じることにより利得変動
幅を決定する。これに対して、この実施形態２では、上
記差分値ΔＰoutを予め設定された制限範囲内に制限す
ることにより利得変動幅を決定する。
【００５１】より詳述すれば、実施形態２に係るＤＳＰ
１２は、出力電力レベルＰoutと基準レベルＰrefとの差
分値ΔＰoutを求めると、当該差分値ΔＰoutを制限範囲
内に制限する（ステップＴ１〜Ｔ３）。制限範囲は、所
定の上限値Ｐmax（たとえばＰmax＝＋３ｄＢ：第１限界
値）以下のすべての範囲に設定されている。そこで、Ｄ
ＳＰ１２は、差分値ΔＰoutが上限値Ｐmaxよりも大きな
値であるか否かを判別する（ステップＴ１）。差分値Δ
Ｐoutが上限値Ｐmaxよりも大きければ、ＤＳＰ１２は、
上限値Ｐmaxを差分値ΔＰoutとして次の積分処理に利用
する（ステップＴ２）。差分値ΔＰoutが上限値Ｐmax以
下であれば、ＤＳＰ１２は、差分値ΔＰoutをそのまま
次の積分処理に利用する（ステップＴ３）。
１２は、出力電力レベルＰoutと基準レベルＰrefとの差
分値ΔＰoutを求めると、当該差分値ΔＰoutを制限範囲
内に制限する（ステップＴ１〜Ｔ３）。制限範囲は、所
定の上限値Ｐmax（たとえばＰmax＝＋３ｄＢ：第１限界
値）以下のすべての範囲に設定されている。そこで、Ｄ
ＳＰ１２は、差分値ΔＰoutが上限値Ｐmaxよりも大きな
値であるか否かを判別する（ステップＴ１）。差分値Δ
Ｐoutが上限値Ｐmaxよりも大きければ、ＤＳＰ１２は、
上限値Ｐmaxを差分値ΔＰoutとして次の積分処理に利用
する（ステップＴ２）。差分値ΔＰoutが上限値Ｐmax以
下であれば、ＤＳＰ１２は、差分値ΔＰoutをそのまま
次の積分処理に利用する（ステップＴ３）。
【００５２】このように、差分値ΔＰoutが上限値Ｐmax
よりも大きいときには利得の変動幅を制限する。差分値
ΔＰoutが上限値Ｐmaxよりも大きいということは、可変
利得増幅器１０の出力電力レベルＰampが基準レベルＰr
efに比べて小さく、可変利得増幅器１０の利得を増大さ
せる必要があるということである。すなわち、利得増大
時において利得の変動幅を制限している。こうすること
により、可変利得増幅器１０の出力電力レベルＰampの
急増をある程度抑えることができる。
よりも大きいときには利得の変動幅を制限する。差分値
ΔＰoutが上限値Ｐmaxよりも大きいということは、可変
利得増幅器１０の出力電力レベルＰampが基準レベルＰr
efに比べて小さく、可変利得増幅器１０の利得を増大さ
せる必要があるということである。すなわち、利得増大
時において利得の変動幅を制限している。こうすること
により、可変利得増幅器１０の出力電力レベルＰampの
急増をある程度抑えることができる。
【００５３】図８は、図８(a)、(b)および(c)は、図４
の場合と同様に、それぞれ、差ΔＰ１、利得Ｇおよび差
ΔＰ２である。また、図８では、フェージングに起因す
るレベル変動の周期と電力平均化時間とが等しい場合を
想定している。
の場合と同様に、それぞれ、差ΔＰ１、利得Ｇおよび差
ΔＰ２である。また、図８では、フェージングに起因す
るレベル変動の周期と電力平均化時間とが等しい場合を
想定している。
【００５４】区間１において入力電力レベルＰinが基準
レベルＰrefと等しい場合、すなわち差ΔＰ１が０ｄＢ
の場合、次の区間２の利得幅Ｇは従前の区間１の利得幅
Ｇと同じＡｄＢに設定される。次の区間２において入力
電力レベルＰinが４ｄＢ増大したとすると、区間２の利
得Ｇは区間１と等しくＡｄＢであるから、区間２におけ
る可変利得増幅器１０の出力電力レベルＰampは区間１
に比べて４ｄＢ増大する。したがって、次の区間３では
当該増大幅を抑える必要がある。この場合、利得低下方
向であるから、差分値ΔＰoutの制限はなく、差分値Δ
Ｐoutに相当する（Ａ−４）ｄＢがそのまま可変利得増
幅器の利得Ｇとして設定される。
レベルＰrefと等しい場合、すなわち差ΔＰ１が０ｄＢ
の場合、次の区間２の利得幅Ｇは従前の区間１の利得幅
Ｇと同じＡｄＢに設定される。次の区間２において入力
電力レベルＰinが４ｄＢ増大したとすると、区間２の利
得Ｇは区間１と等しくＡｄＢであるから、区間２におけ
る可変利得増幅器１０の出力電力レベルＰampは区間１
に比べて４ｄＢ増大する。したがって、次の区間３では
当該増大幅を抑える必要がある。この場合、利得低下方
向であるから、差分値ΔＰoutの制限はなく、差分値Δ
Ｐoutに相当する（Ａ−４）ｄＢがそのまま可変利得増
幅器の利得Ｇとして設定される。
【００５５】次に、区間３において入力電力レベルＰin
が基準レベルＰrefよりも４ｄＢ低下したとすると、区
間３の利得Ｇは（Ａ−４）ｄＢであるから、可変利得増
幅器の出力電力レベルＰampは８ｄＢ低下する。したが
って、次の区間４では可変利得増幅器の出力電力レベル
Ｐampを増大させる必要がある。すなわち、利得増大方
向であるから、差分値ΔＰoutは上限値Ｐmaxの制限を受
けることを考慮すると、次の区間４における可変利得増
幅器１０の利得Ｇは、Ａ−４＋３で（Ａ−１）ｄＢとな
る。
が基準レベルＰrefよりも４ｄＢ低下したとすると、区
間３の利得Ｇは（Ａ−４）ｄＢであるから、可変利得増
幅器の出力電力レベルＰampは８ｄＢ低下する。したが
って、次の区間４では可変利得増幅器の出力電力レベル
Ｐampを増大させる必要がある。すなわち、利得増大方
向であるから、差分値ΔＰoutは上限値Ｐmaxの制限を受
けることを考慮すると、次の区間４における可変利得増
幅器１０の利得Ｇは、Ａ−４＋３で（Ａ−１）ｄＢとな
る。
【００５６】次に、区間４において入力電力レベルＰin
が基準レベルＰrefよりも４ｄＢ増大したとすると、区
間４の利得Ｇは（Ａ−１）ｄＢであるから、区間４の可
変利得増幅器１０の出力電力レベルＰampは基準レベル
Ｐrefよりも３ｄＢ増大する。すなわち、利得変動幅を
８ｄＢとする場合に比べて、可変利得増幅器１０の出力
電力レベルＰampの増大を抑えることができる。
が基準レベルＰrefよりも４ｄＢ増大したとすると、区
間４の利得Ｇは（Ａ−１）ｄＢであるから、区間４の可
変利得増幅器１０の出力電力レベルＰampは基準レベル
Ｐrefよりも３ｄＢ増大する。すなわち、利得変動幅を
８ｄＢとする場合に比べて、可変利得増幅器１０の出力
電力レベルＰampの増大を抑えることができる。
【００５７】以上のようにこの実施形態２によれば、利
得増大方向に対してその大きさを利得低下方向に比べて
小さく制限しているから、利得増大方向に対する利得変
動幅を抑えることができる。したがって、実施形態１と
同様に、フェージングに起因するレベル変動の周期と電
力平均化時間とがほぼ等しく、かつ、通信中にトンネル
から出た場合のように入力レベルがステップ状に急増し
た場合でも、可変利得増幅器１０の出力電力レベルＰou
tの増大幅を抑えることができる。
得増大方向に対してその大きさを利得低下方向に比べて
小さく制限しているから、利得増大方向に対する利得変
動幅を抑えることができる。したがって、実施形態１と
同様に、フェージングに起因するレベル変動の周期と電
力平均化時間とがほぼ等しく、かつ、通信中にトンネル
から出た場合のように入力レベルがステップ状に急増し
た場合でも、可変利得増幅器１０の出力電力レベルＰou
tの増大幅を抑えることができる。
【００５８】しかも、この実施形態２によれば、比較的
複雑な乗算処理を行う必要がなく単なる比較処理で済む
から、処理を簡単にできる。
複雑な乗算処理を行う必要がなく単なる比較処理で済む
から、処理を簡単にできる。
【００５９】なお、上記説明では、復調処理および利得
制御処理を１つのＤＳＰによりソフト的に実行する場合
を例にとっている。しかし、復調処理および利得制御処
理をそれぞれ別個のハードウエアで実行するようにして
もよいことはもちろんである。
制御処理を１つのＤＳＰによりソフト的に実行する場合
を例にとっている。しかし、復調処理および利得制御処
理をそれぞれ別個のハードウエアで実行するようにして
もよいことはもちろんである。
【００６０】図９は、復調処理および利得制御処理をそ
れぞれ別個のハードウエアで構成した場合の復調装置４
の構成を示すブロック図である。この復調装置４は、図
６における乗算器２４、コンパレータ２５およびスイッ
チ２６の代わりに、リミタ３０を減算器２３と積分器２
７との間に配置した構成となっている。リミタ３０は、
上限値Ｐmaxを有し、それ以上の差分値ΔＰoutを上限値
Ｐmaxに抑える機能を有している。この構成によれば、
利得制御をハード的に実行するから、利得制御を迅速に
実行することができる。
れぞれ別個のハードウエアで構成した場合の復調装置４
の構成を示すブロック図である。この復調装置４は、図
６における乗算器２４、コンパレータ２５およびスイッ
チ２６の代わりに、リミタ３０を減算器２３と積分器２
７との間に配置した構成となっている。リミタ３０は、
上限値Ｐmaxを有し、それ以上の差分値ΔＰoutを上限値
Ｐmaxに抑える機能を有している。この構成によれば、
利得制御をハード的に実行するから、利得制御を迅速に
実行することができる。
【００６１】また、上記説明では、上限値Ｐmaxのみを
設定している。しかし、たとえば制限範囲の下限値Ｐmi
n（第２限界値）を設定してもよいことはもちろんであ
る。ただしこの場合、下限値Ｐminの絶対値を上限値Ｐm
axの絶対値よりも大きな値とする。言い換えれば、下限
値Ｐminと基準レベルＰrefとの差を上限値Ｐmaxと基準
レベルＰrefとの差よりも大きくする。こうすることに
より、利得増大方向に対する利得変動幅を利得低下方向
に対する利得変動幅よりも小さくすることができる。
設定している。しかし、たとえば制限範囲の下限値Ｐmi
n（第２限界値）を設定してもよいことはもちろんであ
る。ただしこの場合、下限値Ｐminの絶対値を上限値Ｐm
axの絶対値よりも大きな値とする。言い換えれば、下限
値Ｐminと基準レベルＰrefとの差を上限値Ｐmaxと基準
レベルＰrefとの差よりも大きくする。こうすることに
より、利得増大方向に対する利得変動幅を利得低下方向
に対する利得変動幅よりも小さくすることができる。
【００６２】図１０は、下限値Ｐminを設定した場合に
おける利得制御処理の一部を示すフローチャートであ
る。図１０におけるステップＵ１〜Ｕ７は、図３のステ
ップＳ４〜Ｓ８と差し替えるべきものである。
おける利得制御処理の一部を示すフローチャートであ
る。図１０におけるステップＵ１〜Ｕ７は、図３のステ
ップＳ４〜Ｓ８と差し替えるべきものである。
【００６３】ＤＳＰ１２は、出力電力レベルＰoutと基
準レベルＰrefとの差分値ΔＰoutを求めると、当該差分
値ΔＰoutの極性を判別する。具体的には、ＤＳＰ１２
は、差分値ΔＰoutが正であるか否かを判別する（ステ
ップＵ１）。差分値ΔＰoutが正であれば、可変利得増
幅器１０の出力電力レベルＰampが基準レベルＰrefより
も小さく、したがって可変利得増幅器１０の利得を増大
させる必要があるので、ＤＳＰ１２は、差分値ΔＰout
の上限処理を実行する（ステップＵ２〜Ｕ４）。
準レベルＰrefとの差分値ΔＰoutを求めると、当該差分
値ΔＰoutの極性を判別する。具体的には、ＤＳＰ１２
は、差分値ΔＰoutが正であるか否かを判別する（ステ
ップＵ１）。差分値ΔＰoutが正であれば、可変利得増
幅器１０の出力電力レベルＰampが基準レベルＰrefより
も小さく、したがって可変利得増幅器１０の利得を増大
させる必要があるので、ＤＳＰ１２は、差分値ΔＰout
の上限処理を実行する（ステップＵ２〜Ｕ４）。
【００６４】より具体的には、ＤＳＰ１２は、差分値Δ
Ｐoutが上限値Ｐmaxよりも大きいか否かを判別する（ス
テップＵ２）。差分値ΔＰoutが上限値Ｐmaxよりも大き
ければ、利得の増大幅を抑えるべく、ＤＳＰ１２は、差
分値ΔＰoutでなく上限値Ｐmaxを積分処理に利用する
（ステップＵ３）。一方、差分値ΔＰoutが上限値Ｐmax
以下であれば、利得の増大幅を抑える必要がないので、
ＤＳＰ１２は、差分値ΔＰoutをそのまま積分処理に利
用する（ステップＵ４）。
Ｐoutが上限値Ｐmaxよりも大きいか否かを判別する（ス
テップＵ２）。差分値ΔＰoutが上限値Ｐmaxよりも大き
ければ、利得の増大幅を抑えるべく、ＤＳＰ１２は、差
分値ΔＰoutでなく上限値Ｐmaxを積分処理に利用する
（ステップＵ３）。一方、差分値ΔＰoutが上限値Ｐmax
以下であれば、利得の増大幅を抑える必要がないので、
ＤＳＰ１２は、差分値ΔＰoutをそのまま積分処理に利
用する（ステップＵ４）。
【００６５】ステップＵ１において差分値ΔＰoutが負
であると判別された場合、可変利得増幅器１０の出力電
力レベルＰampが基準レベルＰrefよりも大きく、したが
って可変利得増幅器１０の利得を低下させる必要がある
ので、ＤＳＰ１２は、差分値ΔＰoutの下限処理を実行
する（ステップＵ５〜Ｕ７）。
であると判別された場合、可変利得増幅器１０の出力電
力レベルＰampが基準レベルＰrefよりも大きく、したが
って可変利得増幅器１０の利得を低下させる必要がある
ので、ＤＳＰ１２は、差分値ΔＰoutの下限処理を実行
する（ステップＵ５〜Ｕ７）。
【００６６】より具体的には、ＤＳＰ１２は、差分値Δ
Ｐoutが下限値Ｐminよりも小さいか否かを判別する（ス
テップＵ５）。差分値ΔＰoutが下限値Ｐminよりも小さ
ければ、利得の低下幅を抑えるべく、ＤＳＰ１２は、差
分値ΔＰoutでなく下限値Ｐminを積分処理に供する（ス
テップＵ６）。一方、差分値ΔＰoutが下限値Ｐmin以上
であれば、利得の低下幅を抑える必要がないので、ＤＳ
Ｐ１２は、差分値ΔＰoutをそのまま積分処理に利用す
る（ステップＵ７）。
Ｐoutが下限値Ｐminよりも小さいか否かを判別する（ス
テップＵ５）。差分値ΔＰoutが下限値Ｐminよりも小さ
ければ、利得の低下幅を抑えるべく、ＤＳＰ１２は、差
分値ΔＰoutでなく下限値Ｐminを積分処理に供する（ス
テップＵ６）。一方、差分値ΔＰoutが下限値Ｐmin以上
であれば、利得の低下幅を抑える必要がないので、ＤＳ
Ｐ１２は、差分値ΔＰoutをそのまま積分処理に利用す
る（ステップＵ７）。
【００６７】実施形態３ 図１１は、この発明の実施形態３に係る自動利得制御方
法が適用されるＤＳＰにおける飽和時利得制御処理を説
明するためのフローチャートである。
法が適用されるＤＳＰにおける飽和時利得制御処理を説
明するためのフローチャートである。
【００６８】上記実施形態２では、基準レベルＰrefと
出力電力レベルＰoutとの差分値ΔＰoutを上限値Ｐmax
以下に制限することにより利得変動幅を制限している。
しかし、上記差分値ΔＰoutが負の非常に小さな値であ
る場合、言い換えれば出力電力レベルＰoutがあるしき
い値以上の場合には、Ａ／Ｄ変換器１１が飽和している
と考えられる。そこで、この実施形態３では、差分値Δ
Ｐoutが所定の飽和値未満である場合には、フィードバ
ック制御の代わりにフィードフォワード制御を利用する
ことにより、Ａ／Ｄ変換器１１の飽和を速やかに解消す
ることとしている。
出力電力レベルＰoutとの差分値ΔＰoutを上限値Ｐmax
以下に制限することにより利得変動幅を制限している。
しかし、上記差分値ΔＰoutが負の非常に小さな値であ
る場合、言い換えれば出力電力レベルＰoutがあるしき
い値以上の場合には、Ａ／Ｄ変換器１１が飽和している
と考えられる。そこで、この実施形態３では、差分値Δ
Ｐoutが所定の飽和値未満である場合には、フィードバ
ック制御の代わりにフィードフォワード制御を利用する
ことにより、Ａ／Ｄ変換器１１の飽和を速やかに解消す
ることとしている。
【００６９】より詳述すれば、ＤＳＰ１２は、この飽和
時利得制御処理を図３、図６または図１０における利得
制御処理の割込処理として実行する。より詳述すれば、
ＤＳＰ１２は、入力電力レベルＰinを検出する（ステッ
プＶ１）。ただし、ＤＳＰ１２は、当該入力電力レベル
Ｐinを求める際のダイナミックレンジをＡ／Ｄ変換器１
１の飽和が始まる電力レベル近傍の限られた範囲に設定
している。こうすることにより、ＤＳＰ１２は、Ａ／Ｄ
変換器１１が飽和している場合における入力電力レベル
Ｐinを良好に検出することができる。
時利得制御処理を図３、図６または図１０における利得
制御処理の割込処理として実行する。より詳述すれば、
ＤＳＰ１２は、入力電力レベルＰinを検出する（ステッ
プＶ１）。ただし、ＤＳＰ１２は、当該入力電力レベル
Ｐinを求める際のダイナミックレンジをＡ／Ｄ変換器１
１の飽和が始まる電力レベル近傍の限られた範囲に設定
している。こうすることにより、ＤＳＰ１２は、Ａ／Ｄ
変換器１１が飽和している場合における入力電力レベル
Ｐinを良好に検出することができる。
【００７０】ＤＳＰ１２は、また、図３における利得制
御処理において求められた出力電力レベルＰoutと基準
レベルＰrefとの差分値ΔＰoutに基づいて、Ａ／Ｄ変換
器１１が飽和しているか否かを判別する。具体的には、
ＤＳＰ１２は、上記差分値ΔＰoutが飽和値Ｐsat未満の
小さな値か否かを判別する（ステップＶ２）。飽和値Ｐ
satは、Ａ／Ｄ変換器１１が飽和を始める出力電力レベ
ルＰoutの値と基準レベルＰrefとの差に相当するもので
ある。
御処理において求められた出力電力レベルＰoutと基準
レベルＰrefとの差分値ΔＰoutに基づいて、Ａ／Ｄ変換
器１１が飽和しているか否かを判別する。具体的には、
ＤＳＰ１２は、上記差分値ΔＰoutが飽和値Ｐsat未満の
小さな値か否かを判別する（ステップＶ２）。飽和値Ｐ
satは、Ａ／Ｄ変換器１１が飽和を始める出力電力レベ
ルＰoutの値と基準レベルＰrefとの差に相当するもので
ある。
【００７１】上記差分値ΔＰoutが飽和値Ｐsat未満の小
さな値である場合、Ａ／Ｄ変換器１１は飽和していると
考えられるから、ＤＳＰ１２は、図３のステップＳ４に
おける乗算処理または図７のステップＴ１あるいは図１
０のステップＵ１における制限処理以降の利得制御処理
を強制終了するとともに、基準レベルＰrefおよび入力
電力レベルＰinに基づいて利得変動幅を求める（ステッ
プＶ３）。具体的には、ＤＳＰ１２は、基準値Ｐrefか
ら入力電力レベルＰinを差し引いた値（Ｐref−Ｐin）
ｄＢを利得変動幅として求める。
さな値である場合、Ａ／Ｄ変換器１１は飽和していると
考えられるから、ＤＳＰ１２は、図３のステップＳ４に
おける乗算処理または図７のステップＴ１あるいは図１
０のステップＵ１における制限処理以降の利得制御処理
を強制終了するとともに、基準レベルＰrefおよび入力
電力レベルＰinに基づいて利得変動幅を求める（ステッ
プＶ３）。具体的には、ＤＳＰ１２は、基準値Ｐrefか
ら入力電力レベルＰinを差し引いた値（Ｐref−Ｐin）
ｄＢを利得変動幅として求める。
【００７２】ＤＳＰ１２は、この求められた利得変動幅
を可変利得増幅器１０に与える（ステップＶ４）。こう
することにより、可変利得増幅器１０では入力電力レベ
ルＰinから当該入力電力レベルＰinと基準レベルＰref
との差が差し引かれるから、可変利得増幅器１０の出力
電力レベルは基準レベルＰrefと等しくなる。なお、Ｄ
ＳＰ１２は、上記ステップＶ３で求められた利得変動幅
を次の利得制御処理における積分値として保持してお
く。
を可変利得増幅器１０に与える（ステップＶ４）。こう
することにより、可変利得増幅器１０では入力電力レベ
ルＰinから当該入力電力レベルＰinと基準レベルＰref
との差が差し引かれるから、可変利得増幅器１０の出力
電力レベルは基準レベルＰrefと等しくなる。なお、Ｄ
ＳＰ１２は、上記ステップＶ３で求められた利得変動幅
を次の利得制御処理における積分値として保持してお
く。
【００７３】一方、上記差分値ΔＰoutが飽和値Ｐsat以
上の値である場合、Ａ／Ｄ変換器１１は飽和していない
と考えられるから、ＤＳＰ１２は、通常どおり、図３の
ステップＳ４における乗算処理または図７のステップＴ
１あるいは図１０のステップＵ１における制限処理以降
の処理を実行する。
上の値である場合、Ａ／Ｄ変換器１１は飽和していない
と考えられるから、ＤＳＰ１２は、通常どおり、図３の
ステップＳ４における乗算処理または図７のステップＴ
１あるいは図１０のステップＵ１における制限処理以降
の処理を実行する。
【００７４】以上のようにこの実施形態３によれば、Ａ
／Ｄ変換器１１が飽和した場合には、基準レベルＰref
から利得制御前の入力電力レベルＰinを差し引いた値を
利得変動幅としている。したがって、Ａ／Ｄ変換器１１
が飽和しても少しずつしか利得を低下できない実施形態
１などと異なり、Ａ／Ｄ変換器１１が飽和したときには
可変利得増幅器１０の出力電力レベルＰampを基準レベ
ルＰrefまで迅速に低下させることができる。したがっ
て、実施形態１などよりもＡ／Ｄ変換器１１の飽和を一
層速やかに解除できる。
／Ｄ変換器１１が飽和した場合には、基準レベルＰref
から利得制御前の入力電力レベルＰinを差し引いた値を
利得変動幅としている。したがって、Ａ／Ｄ変換器１１
が飽和しても少しずつしか利得を低下できない実施形態
１などと異なり、Ａ／Ｄ変換器１１が飽和したときには
可変利得増幅器１０の出力電力レベルＰampを基準レベ
ルＰrefまで迅速に低下させることができる。したがっ
て、実施形態１などよりもＡ／Ｄ変換器１１の飽和を一
層速やかに解除できる。
【００７５】なお、上記説明では、復調処理および利得
制御処理を１つのＤＳＰ１２によりソフト的に実行する
場合を例にとっている。しかし、復調処理および利得制
御処理をそれぞれ別個のハードウエアで実行するように
してもよいことはもちろんである。
制御処理を１つのＤＳＰ１２によりソフト的に実行する
場合を例にとっている。しかし、復調処理および利得制
御処理をそれぞれ別個のハードウエアで実行するように
してもよいことはもちろんである。
【００７６】図１２は、復調処理および利得制御処理を
それぞれ別個のハードウエアで構成した場合の復調装置
４の構成を示すブロック図である。この復調装置４は、
図９の構成に加えて、入力電力検出器４０および利得計
算器４１を備えている。入力電力検出器４０は、可変利
得増幅器１０に入力される無線受信信号の入力電力レベ
ルＰinを検出するもので、検出された入力電力レベルＰ
inを利得計算器４１に与える。
それぞれ別個のハードウエアで構成した場合の復調装置
４の構成を示すブロック図である。この復調装置４は、
図９の構成に加えて、入力電力検出器４０および利得計
算器４１を備えている。入力電力検出器４０は、可変利
得増幅器１０に入力される無線受信信号の入力電力レベ
ルＰinを検出するもので、検出された入力電力レベルＰ
inを利得計算器４１に与える。
【００７７】利得計算器４１は、減算器２３から出力さ
れる差分値ΔＰoutおよび入力電力検出器４０から出力
される入力電力レベルＰinを入力とし、計算した結果で
ある利得変動幅を積分器２７の出力として積分器２７に
設定するものである。さらに具体的には、利得計算器４
１は、差分値ΔＰoutが飽和値Ｐsat未満の小さな値であ
るか否かを判別し、そうであれば基準レベルＰrefから
入力電力レベルＰinを差し引くことにより利得変動幅を
求める。この構成によれば、利得制御をハード的に実行
するから、利得制御を迅速に実行することができる。
れる差分値ΔＰoutおよび入力電力検出器４０から出力
される入力電力レベルＰinを入力とし、計算した結果で
ある利得変動幅を積分器２７の出力として積分器２７に
設定するものである。さらに具体的には、利得計算器４
１は、差分値ΔＰoutが飽和値Ｐsat未満の小さな値であ
るか否かを判別し、そうであれば基準レベルＰrefから
入力電力レベルＰinを差し引くことにより利得変動幅を
求める。この構成によれば、利得制御をハード的に実行
するから、利得制御を迅速に実行することができる。
【００７８】実施形態４ 図１３は、この発明の実施形態４に係る自動利得制御方
法が適用されるＤＳＰにおける飽和時利得制御処理を説
明するためのフローチャートである。
法が適用されるＤＳＰにおける飽和時利得制御処理を説
明するためのフローチャートである。
【００７９】上記実施形態３では、出力電力レベルＰou
tと基準レベルＰrefとの差分値ΔＰoutに基づいてＡ／
Ｄ変換器１１が飽和しているか否かを判断している。こ
れに対して、この実施形態４では、Ａ／Ｄ変換器１１の
出力からＡ／Ｄ変換器１１が飽和しているか否かを直接
判断している。
tと基準レベルＰrefとの差分値ΔＰoutに基づいてＡ／
Ｄ変換器１１が飽和しているか否かを判断している。こ
れに対して、この実施形態４では、Ａ／Ｄ変換器１１の
出力からＡ／Ｄ変換器１１が飽和しているか否かを直接
判断している。
【００８０】より詳述すれば、ＤＳＰ１２は、入力電力
レベルＰinを検出する（ステップＷ１）。また、ＤＳＰ
１２は、Ａ／Ｄ変換器１１から出力される無線受信信号
の値がＡ／Ｄ変換器１１の最大出力値であるか否かを判
別する（ステップＷ２）。最大出力値は、たとえば８ビ
ットのＡ／Ｄ変換器１１である場合、＋１２７である。
レベルＰinを検出する（ステップＷ１）。また、ＤＳＰ
１２は、Ａ／Ｄ変換器１１から出力される無線受信信号
の値がＡ／Ｄ変換器１１の最大出力値であるか否かを判
別する（ステップＷ２）。最大出力値は、たとえば８ビ
ットのＡ／Ｄ変換器１１である場合、＋１２７である。
【００８１】上記無線受信信号の値が最大出力値である
場合、Ａ／Ｄ変換器１１が飽和していると考えられるか
ら、ＤＳＰ１２は、上記実施形態３と同様に、図３のス
テップＳ４における乗算処理または図７のステップＴ１
あるいは図１０のステップＵ１における制限処理以降の
利得制御処理を強制終了する。また、ＤＳＰ１２は、基
準レベルＰrefおよび入力電力レベルＰinに基づいて利
得変動幅を求め（ステップＷ３）、この求められた利得
変動幅を可変利得増幅器１０に与える（ステップＷ
４）。
場合、Ａ／Ｄ変換器１１が飽和していると考えられるか
ら、ＤＳＰ１２は、上記実施形態３と同様に、図３のス
テップＳ４における乗算処理または図７のステップＴ１
あるいは図１０のステップＵ１における制限処理以降の
利得制御処理を強制終了する。また、ＤＳＰ１２は、基
準レベルＰrefおよび入力電力レベルＰinに基づいて利
得変動幅を求め（ステップＷ３）、この求められた利得
変動幅を可変利得増幅器１０に与える（ステップＷ
４）。
【００８２】一方、Ａ／Ｄ変換器１１から出力される無
線受信信号の値が上記最大出力値でなければ、Ａ／Ｄ変
換器１１は飽和していないと考えられるから、ＤＳＰ１
２は、通常どおり、図４のステップＳ４における乗算処
理または図７のステップＴ１あるいは図１０のステップ
Ｕ１における制限処理以降の処理を実行する。
線受信信号の値が上記最大出力値でなければ、Ａ／Ｄ変
換器１１は飽和していないと考えられるから、ＤＳＰ１
２は、通常どおり、図４のステップＳ４における乗算処
理または図７のステップＴ１あるいは図１０のステップ
Ｕ１における制限処理以降の処理を実行する。
【００８３】以上のようにこの実施形態４によれば、Ａ
／Ｄ変換器１１が飽和した場合には、利得制御前の入力
電力レベルＰinに基づいて利得変動幅を決定するから、
可変利得増幅器１０の出力電力レベルＰampを基準レベ
ルＰrefまで迅速に低下させることができる。したがっ
て、Ａ／Ｄ変換器１１の飽和を速やかに解除できる。
／Ｄ変換器１１が飽和した場合には、利得制御前の入力
電力レベルＰinに基づいて利得変動幅を決定するから、
可変利得増幅器１０の出力電力レベルＰampを基準レベ
ルＰrefまで迅速に低下させることができる。したがっ
て、Ａ／Ｄ変換器１１の飽和を速やかに解除できる。
【００８４】なお、上記説明では、復調処理および利得
制御処理を１つのＤＳＰ１２によりソフト的に実行する
場合を例にとっている。しかし、復調処理および利得制
御処理をそれぞれ別個のハードウエアで実行するように
してもよいことはもちろんである。
制御処理を１つのＤＳＰ１２によりソフト的に実行する
場合を例にとっている。しかし、復調処理および利得制
御処理をそれぞれ別個のハードウエアで実行するように
してもよいことはもちろんである。
【００８５】図１４は、復調処理および利得制御処理を
それぞれ別個のハードウエアで構成した場合の復調装置
４の構成を示すブロック図である。この復調装置は、図
９の構成に加えて、入力電力検出器４０および利得計算
器５０ならびに飽和検出器５１を備えている。飽和検出
器５１は、Ａ／Ｄ変換器１１から出力される無線受信信
号に基づいてＡ／Ｄ変換器１１が飽和しているか否かを
検出するものである。飽和を検出すれば、飽和検出器５
１は、利得計算器５０にその旨を通知する。したがっ
て、利得計算器５０は、上記実施形態３と違って飽和検
出機能を備えるものではなく、飽和検出が通知された場
合に、基準レベルＰrefおよび入力電力レベルＰinに基
づいて利得変動幅を計算するものである。この構成によ
れば、利得制御をハード的に実行するから、利得制御を
迅速に実行することができる。
それぞれ別個のハードウエアで構成した場合の復調装置
４の構成を示すブロック図である。この復調装置は、図
９の構成に加えて、入力電力検出器４０および利得計算
器５０ならびに飽和検出器５１を備えている。飽和検出
器５１は、Ａ／Ｄ変換器１１から出力される無線受信信
号に基づいてＡ／Ｄ変換器１１が飽和しているか否かを
検出するものである。飽和を検出すれば、飽和検出器５
１は、利得計算器５０にその旨を通知する。したがっ
て、利得計算器５０は、上記実施形態３と違って飽和検
出機能を備えるものではなく、飽和検出が通知された場
合に、基準レベルＰrefおよび入力電力レベルＰinに基
づいて利得変動幅を計算するものである。この構成によ
れば、利得制御をハード的に実行するから、利得制御を
迅速に実行することができる。
【００８６】また、上記説明では、Ａ／Ｄ変換器１１の
飽和をＡ／Ｄ変換器１１の出力に基づいて判断してい
る。しかし、たとえばＡ／Ｄ変換器１１への入力に基づ
いてＡ／Ｄ変換器１１の飽和を検出するようにしてもよ
いことはもちろんである。より詳述すれば、この構成に
係る利得計算器５０は、Ａ／Ｄ変換器１１に入力される
無線受信信号がＡ／Ｄ変換器１１のダイナミックレンジ
の上限値に達しているか否かに基づいて、Ａ／Ｄ変換器
１１が飽和しているか否かを判断する。たとえばダイナ
ミックレンジが−５Ｖ〜＋５Ｖであるとすると、受信信
号が＋５ＶであればＡ／Ｄ変換器１１が飽和していると
判断する。
飽和をＡ／Ｄ変換器１１の出力に基づいて判断してい
る。しかし、たとえばＡ／Ｄ変換器１１への入力に基づ
いてＡ／Ｄ変換器１１の飽和を検出するようにしてもよ
いことはもちろんである。より詳述すれば、この構成に
係る利得計算器５０は、Ａ／Ｄ変換器１１に入力される
無線受信信号がＡ／Ｄ変換器１１のダイナミックレンジ
の上限値に達しているか否かに基づいて、Ａ／Ｄ変換器
１１が飽和しているか否かを判断する。たとえばダイナ
ミックレンジが−５Ｖ〜＋５Ｖであるとすると、受信信
号が＋５ＶであればＡ／Ｄ変換器１１が飽和していると
判断する。
【００８７】他の実施形態 この発明の実施の形態の説明は以上のとおりであるが、
この発明は上述の実施形態に限定されるものではない。
たとえば上記実施形態では、この発明を移動局１に適用
する場合を例にとって説明している。しかし、この発明
は、たとえば基地局２に対しても容易に適用することが
できる。
この発明は上述の実施形態に限定されるものではない。
たとえば上記実施形態では、この発明を移動局１に適用
する場合を例にとって説明している。しかし、この発明
は、たとえば基地局２に対しても容易に適用することが
できる。
【００８８】
【発明の効果】以上のようにこの発明によれば、電力レ
ベルが基準レベルよりも小さな場合に、電力レベルが基
準レベルよりも大きな場合の変動幅よりも小さな変動幅
に基づいて可変利得増幅器の利得を制御する。したがっ
て、フェージングに起因するレベル変動の周期と電力平
均化時間とがほぼ等しく、かつ、通信中にトンネルから
出た場合のように入力レベルがステップ状に急増した場
合でも、可変利得増幅器の出力電力レベルの増大幅を抑
えることができる。そのため、たとえＡ／Ｄ変換器が飽
和してもその状態を速やかに解消できる。また、可変利
得増幅器の出力電力レベルの増大幅を抑えることができ
るから、制御の安定化を図ることができる。
ベルが基準レベルよりも小さな場合に、電力レベルが基
準レベルよりも大きな場合の変動幅よりも小さな変動幅
に基づいて可変利得増幅器の利得を制御する。したがっ
て、フェージングに起因するレベル変動の周期と電力平
均化時間とがほぼ等しく、かつ、通信中にトンネルから
出た場合のように入力レベルがステップ状に急増した場
合でも、可変利得増幅器の出力電力レベルの増大幅を抑
えることができる。そのため、たとえＡ／Ｄ変換器が飽
和してもその状態を速やかに解消できる。また、可変利
得増幅器の出力電力レベルの増大幅を抑えることができ
るから、制御の安定化を図ることができる。
【００８９】また、利得制御を自動利得制御用プロセッ
サにより実現する場合には、ハードウエアにより利得制
御を実現する場合と異なり、信号線などにノイズが混入
するなどの問題を回避でき、利得制御を良好に行うこと
ができる。
サにより実現する場合には、ハードウエアにより利得制
御を実現する場合と異なり、信号線などにノイズが混入
するなどの問題を回避でき、利得制御を良好に行うこと
ができる。
【００９０】さらに、電力レベルが基準レベルよりも小
さな場合に、電力レベルが基準レベルよりも大きな場合
の変動幅よりも小さな変動幅に基づいて可変利得増幅器
の利得を調整する自動利得制御用プロセッサを有する復
調装置においては、たとえＡ／Ｄ変換器が飽和してもそ
の状態を速やかに解消できるから、復調できない時間を
大幅に短縮できる。
さな場合に、電力レベルが基準レベルよりも大きな場合
の変動幅よりも小さな変動幅に基づいて可変利得増幅器
の利得を調整する自動利得制御用プロセッサを有する復
調装置においては、たとえＡ／Ｄ変換器が飽和してもそ
の状態を速やかに解消できるから、復調できない時間を
大幅に短縮できる。
【図１】 この発明の実施形態１に係る自動利得制御方
法が適用される移動通信システムの全体構成を示す概念
図である。
法が適用される移動通信システムの全体構成を示す概念
図である。
【図２】 復調装置の内部構成を示すブロック図であ
る。
る。
【図３】 利得制御処理を説明するためのフローチャー
トである。
トである。
【図４】 可変利得増幅器の出力電力レベルの変化を説
明するための図である。
明するための図である。
【図５】 可変利得増幅器の出力電力レベルの変化を説
明するためのグラフである。
明するためのグラフである。
【図６】 復調処理および利得制御処理をハードウエア
で実現する場合の復調装置の構成を示すブロック図であ
る。
で実現する場合の復調装置の構成を示すブロック図であ
る。
【図７】 この発明の実施形態２に係る自動利得制御方
法が適用されるＤＳＰにおける利得制御処理を説明する
ためのフローチャートである。
法が適用されるＤＳＰにおける利得制御処理を説明する
ためのフローチャートである。
【図８】 可変利得増幅器の出力電力レベルの変化を説
明するための図である。
明するための図である。
【図９】 復調処理および利得制御処理をハードウエア
で実現する場合の復調装置の構成を示すブロック図であ
る。
で実現する場合の復調装置の構成を示すブロック図であ
る。
【図１０】 利得制御処理の変形例を示すフローチャー
トである。
トである。
【図１１】 この発明の実施形態３に係る自動利得制御
方法が適用されるＤＳＰにおける飽和時利得制御処理を
説明するためのフローチャートである。
方法が適用されるＤＳＰにおける飽和時利得制御処理を
説明するためのフローチャートである。
【図１２】 復調処理および利得制御処理をハードウエ
アで実現する場合の復調装置の構成を示すブロック図で
ある。
アで実現する場合の復調装置の構成を示すブロック図で
ある。
【図１３】 この発明の実施形態４に係る自動利得制御
方法が適用されるＤＳＰにおける飽和時利得制御処理を
説明するためのフローチャートである。
方法が適用されるＤＳＰにおける飽和時利得制御処理を
説明するためのフローチャートである。
【図１４】 復調処理および利得制御処理をハードウエ
アで実現する場合の復調装置の構成を示すブロック図で
ある。
アで実現する場合の復調装置の構成を示すブロック図で
ある。
【図１５】 従来の復調装置の構成を示すブロック図で
ある。
ある。
【図１６】 従来の可変利得増幅器の出力電力レベルの
変化を説明するための図である。
変化を説明するための図である。
【図１７】 従来の可変利得増幅器の出力電力レベルの
変化を説明するための図である。
変化を説明するための図である。
【図１８】 従来の可変利得増幅器の出力電力レベルの
変化を説明するための図である。
変化を説明するための図である。
４ 復調装置、１０ 可変利得増幅器、１１ Ａ／Ｄ変
換器、１２ ＤＳＰ、２０ 復調器、２１ 自動利得制
御回路、２２ 電力検出器、２３ 減算器、２４ 乗算
器、２５ コンパレータ、２６ スイッチ、２７ 積分
器、３０ リミタ、４０ 入力電圧検出器、４１、５０
利得計算器、５１ 飽和検出器。
換器、１２ ＤＳＰ、２０ 復調器、２１ 自動利得制
御回路、２２ 電力検出器、２３ 減算器、２４ 乗算
器、２５ コンパレータ、２６ スイッチ、２７ 積分
器、３０ リミタ、４０ 入力電圧検出器、４１、５０
利得計算器、５１ 飽和検出器。
Claims (8)
- 【請求項１】 可変利得増幅器により増幅された後Ａ／
Ｄ変換器によりディジタル化された無線受信信号の電力
レベルと所定の基準レベルとの差に基づいて上記可変利
得増幅器の利得を自動制御する方法において、上記電力
レベルが上記基準レベルよりも小さな場合、上記電力レ
ベルが上記基準レベルよりも大きな場合における変動幅
よりも小さな変動幅に基づいて、上記可変利得増幅器の
利得を制御することを特徴とする自動利得制御方法。 - 【請求項２】 可変利得増幅器により増幅された後Ａ／
Ｄ変換器によりディジタル化された無線受信信号の電力
レベルと所定の基準レベルとの差に基づいて上記可変利
得増幅器の利得を自動制御する方法において、 上記可変利得増幅器から出力された無線受信信号の電力
レベルを検出するステップと、 検出された電力レベルと所定の基準レベルとの差を求め
るステップと、 この求められた差が電力レベルが基準レベルよりも大き
いことを示している場合、上記差に基づいて第１利得変
動幅を求めるステップと、 上記求められた差が電力レベルが基準レベルよりも小さ
いことを示している場合、上記差に基づいて上記第１利
得変動幅よりも小さな第２利得変動幅を求めるステップ
と、 上記第１利得変動幅または第２利得変動幅に基づいて上
記可変利得増幅器の利得を制御するステップとを含むこ
とを特徴とする自動利得制御方法。 - 【請求項３】 請求項２において、第１利得変動幅を求
めるステップは、所定の第１係数を上記差に乗じること
により上記第１利得変動幅を求めるものであり、 第２利得変動幅を求めるステップは、上記第１係数より
も小さな第２係数を上記差に乗じることにより上記第２
利得変動幅を求めるものであることを特徴とする自動利
得制御方法。 - 【請求項４】 請求項２において、第１利得変動幅を求
めるステップは、上記差の大きさを所定の第１限界値以
下に制限することにより上記第１利得変動幅を求めるも
のであり、 第２利得変動幅を求めるステップは、上記差の大きさを
上記第１限界値よりも小さな大きさの第２限界値内に制
限することにより上記第２利得変動幅を求めるものであ
ることを特徴とする自動利得制御方法。 - 【請求項５】 請求項１ないし４のいずれかにおいて、
上記可変利得増幅器に入力する前の無線受信信号の電力
レベルである入力電力レベルを検出するステップと、 上記Ａ／Ｄ変換器が飽和したか否かを検出するステップ
と、 上記Ａ／Ｄ変換器が飽和したと検出された場合に、上記
第１利得変動幅および第２利得変動幅を求めるステップ
の実行を禁止するとともに、上記基準レベルから入力電
力レベルを差し引いた値を利得変動幅として求めるステ
ップと、 この求められた利得変動幅に基づいて上記可変利得増幅
器の利得を調整するステップとを含むことを特徴とする
自動利得制御方法。 - 【請求項６】 請求項５において、Ａ／Ｄ変換器が飽和
したか否かを検出するステップは、上記Ａ／Ｄ変換器の
出力または入力が所定の最大値である場合に、Ａ／Ｄ変
換器が飽和したと検出することを特徴とする自動利得制
御方法。 - 【請求項７】 可変利得増幅器およびＡ／Ｄ変換器に接
続可能な接続端子をそれぞれ有し、上記Ａ／Ｄ変換器か
ら上記接続端子を介して入力された無線受信信号の電力
レベルと所定の基準レベルとの差に基づいて上記接続端
子を介して上記可変利得増幅器の利得を自動制御する自
動利得制御用プロセッサにおいて、上記電力レベルが上
記基準レベルよりも小さな場合、上記電力レベルが上記
基準レベルよりも大きな場合における変動幅よりも小さ
な変動幅に基づいて、上記可変利得増幅器の利得を制御
するようにしたことを特徴とする自動利得制御用プロセ
ッサ。 - 【請求項８】 無線受信信号を増幅する可変利得増幅器
と、 この可変利得増幅器により増幅された後の無線受信信号
をディジタル化して出力するＡ／Ｄ変換器と、 このＡ／Ｄ変換器から出力された無線受信信号を復調す
るステップ、および、上記Ａ／Ｄ変換器から出力された
無線受信信号の電力レベルが所定の基準レベルよりも小
さな場合、上記電力レベルが上記基準レベルよりも大き
な場合における変動幅よりも小さな変動幅に基づいて、
上記可変利得増幅器の利得を制御するステップを実行す
る自動利得制御用プロセッサとを含むことを特徴とする
復調装置。
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000051748A JP2001244765A (ja) | 2000-02-28 | 2000-02-28 | 自動利得制御方法および自動利得制御用プロセッサならびに復調装置 |
| KR10-2001-7013793A KR100452657B1 (ko) | 2000-02-28 | 2001-02-22 | 자동 이득 제어 방법 및 자동 이득 제어용 프로세서 및복조 장치 |
| CN01800342A CN1363138A (zh) | 2000-02-28 | 2001-02-22 | 自动增益控制方法和自动增益控制用处理器以及解调装置 |
| US09/926,381 US20020141517A1 (en) | 2000-02-28 | 2001-02-22 | Automatic gain control method, automatic gain control processor, and demodulator |
| EP01906209A EP1175004A4 (en) | 2000-02-28 | 2001-02-22 | AUTOMATIC GAIN CONTROL METHOD, AUTOMATIC GAIN CONTROL PROCESSOR, AND DEMODULATOR |
| PCT/JP2001/001303 WO2001065686A1 (fr) | 2000-02-28 | 2001-02-22 | Procede de commande automatique de gain, processeur de commande automatique de gain et demodulateur |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000051748A JP2001244765A (ja) | 2000-02-28 | 2000-02-28 | 自動利得制御方法および自動利得制御用プロセッサならびに復調装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2001244765A true JP2001244765A (ja) | 2001-09-07 |
Family
ID=18573362
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000051748A Abandoned JP2001244765A (ja) | 2000-02-28 | 2000-02-28 | 自動利得制御方法および自動利得制御用プロセッサならびに復調装置 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US20020141517A1 (ja) |
| EP (1) | EP1175004A4 (ja) |
| JP (1) | JP2001244765A (ja) |
| KR (1) | KR100452657B1 (ja) |
| CN (1) | CN1363138A (ja) |
| WO (1) | WO2001065686A1 (ja) |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006109200A (ja) * | 2004-10-07 | 2006-04-20 | Oki Electric Ind Co Ltd | 自動利得制御回路および方法 |
| JP2006279667A (ja) * | 2005-03-30 | 2006-10-12 | Hitachi Kokusai Electric Inc | 利得制御監視方法 |
| JP2007274163A (ja) * | 2006-03-30 | 2007-10-18 | Oki Electric Ind Co Ltd | 自動利得制御装置 |
| US7613441B2 (en) | 2002-10-16 | 2009-11-03 | Casio Computer Co., Ltd. | Radio wave reception device and radio wave clock |
| CN101207365B (zh) * | 2006-12-20 | 2010-05-19 | 上海华虹Nec电子有限公司 | 增益自举运算放大器 |
| JP2012015844A (ja) * | 2010-07-01 | 2012-01-19 | Panasonic Corp | 受信装置及び自動利得制御方法 |
| JP2020198592A (ja) * | 2019-06-05 | 2020-12-10 | 三菱電機特機システム株式会社 | 送信電力制御回路 |
| WO2021205558A1 (ja) * | 2020-04-08 | 2021-10-14 | 三菱電機株式会社 | 受信機及び自動利得制御方法 |
Families Citing this family (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1189338A1 (en) * | 2000-09-06 | 2002-03-20 | Sony International (Europe) GmbH | I/Q demodulator device with three power detectors and two A/D converters |
| US20050239427A1 (en) * | 2002-08-20 | 2005-10-27 | Mitsubishi Denki Kabushiki Kaisha | Gain control method, gain controller, receiver having the gain controller, and mobile telephone |
| US8437720B2 (en) * | 2002-12-02 | 2013-05-07 | Broadcom Corporation | Variable-gain low noise amplifier for digital terrestrial applications |
| KR20090107560A (ko) | 2003-03-14 | 2009-10-13 | 인터디지탈 테크날러지 코포레이션 | 무선 통신에서 사용하기 위한 이득 제어 루프를 갖는 무선 송수신 유닛(ｗｔｒｕ) |
| WO2005018130A2 (en) * | 2003-08-13 | 2005-02-24 | Dan Raphaeli | Analog signals sampler providing digital representation thereof |
| MX2007011602A (es) * | 2005-03-24 | 2007-11-22 | Thomson Licensing | Deteccion de distorsion de senal no lineal con el uso de multiples fuentes de medicion de la tasa senal a ruido. |
| KR100651493B1 (ko) * | 2005-09-01 | 2006-11-29 | 삼성전자주식회사 | 수신기에서 이득 제어 장치 및 방법 |
| CN101192862B (zh) * | 2006-11-30 | 2013-01-16 | 昂达博思公司 | 用于无线通信系统的自动增益控制方法和设备 |
| JP5058208B2 (ja) * | 2009-05-21 | 2012-10-24 | 株式会社東芝 | 自動利得制御回路および受信回路 |
| CN102413087B (zh) * | 2010-09-21 | 2015-03-18 | 恒原百炼微电子科技(北京)有限公司 | 适用于mb-ofdm系统的模拟自适应增益控制方法 |
| CN102638883B (zh) * | 2012-05-04 | 2015-09-09 | 华为技术有限公司 | 一种实现agc增益档位控制的方法及装置 |
| EP3281305B1 (en) | 2015-04-06 | 2022-03-23 | Nextivity, Inc. | System for dynamically controlling the gain of a repeater |
| US20230091514A1 (en) * | 2021-09-20 | 2023-03-23 | Qualcomm Incorporated | Adaptive gain for receiving wireless signals |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5678198A (en) * | 1991-05-22 | 1997-10-14 | Southwestern Bell Technology Resources, Inc. | System for controlling signal level at both ends of a transmission link, based upon a detected value |
| US5259001A (en) * | 1991-12-17 | 1993-11-02 | Motorola, Inc. | ADPCM decoder with an integral digital receive gain and method therefor |
| JPH07235847A (ja) * | 1994-02-25 | 1995-09-05 | Fujitsu Ltd | ディジタル移動通信の自動利得制御回路 |
| JPH0993063A (ja) * | 1995-09-28 | 1997-04-04 | Sony Corp | オートゲインコントロール回路 |
| JPH09321559A (ja) * | 1996-05-24 | 1997-12-12 | Oki Electric Ind Co Ltd | 自動利得制御回路 |
| US5784410A (en) * | 1996-06-03 | 1998-07-21 | Matsushita Electric Industrial Co., Ltd. | Reception automatic gain control system and method |
| US5940291A (en) * | 1997-05-08 | 1999-08-17 | Lucent Technologies Inc. | Low-complexity adaptive controller |
| GB2326038A (en) * | 1997-06-06 | 1998-12-09 | Nokia Mobile Phones Ltd | Signal level balancing in quadrature receiver |
| US6212479B1 (en) * | 1998-07-31 | 2001-04-03 | Agilent Technologies Inc. | Super heterodyned power detector with enhanced linearity for use in power leveling loops |
| JP2000059158A (ja) * | 1998-08-07 | 2000-02-25 | Matsushita Electric Ind Co Ltd | デジタル自動利得制御方法および装置、自動利得制御機能を持った無線通信装置 |
-
2000
- 2000-02-28 JP JP2000051748A patent/JP2001244765A/ja not_active Abandoned
-
2001
- 2001-02-22 KR KR10-2001-7013793A patent/KR100452657B1/ko not_active IP Right Cessation
- 2001-02-22 EP EP01906209A patent/EP1175004A4/en not_active Withdrawn
- 2001-02-22 CN CN01800342A patent/CN1363138A/zh active Pending
- 2001-02-22 WO PCT/JP2001/001303 patent/WO2001065686A1/ja not_active Application Discontinuation
- 2001-02-22 US US09/926,381 patent/US20020141517A1/en not_active Abandoned
Cited By (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7650128B2 (en) | 2002-10-16 | 2010-01-19 | Casio Computer Co., Ltd. | Radio wave reception device, radio wave clock, and repeater |
| US7835714B2 (en) | 2002-10-16 | 2010-11-16 | Casio Computer Co., Ltd. | Radio wave reception device, radio wave clock |
| US7809341B2 (en) | 2002-10-16 | 2010-10-05 | Casio Computer Co., Ltd. | Radio wave reception device, radio wave clock, and repeater |
| US7613441B2 (en) | 2002-10-16 | 2009-11-03 | Casio Computer Co., Ltd. | Radio wave reception device and radio wave clock |
| JP4584668B2 (ja) * | 2004-10-07 | 2010-11-24 | Ｏｋｉセミコンダクタ株式会社 | 自動利得制御回路および方法 |
| JP2006109200A (ja) * | 2004-10-07 | 2006-04-20 | Oki Electric Ind Co Ltd | 自動利得制御回路および方法 |
| JP4490858B2 (ja) * | 2005-03-30 | 2010-06-30 | 株式会社日立国際電気 | 利得制御監視方法 |
| JP2006279667A (ja) * | 2005-03-30 | 2006-10-12 | Hitachi Kokusai Electric Inc | 利得制御監視方法 |
| JP2007274163A (ja) * | 2006-03-30 | 2007-10-18 | Oki Electric Ind Co Ltd | 自動利得制御装置 |
| CN101207365B (zh) * | 2006-12-20 | 2010-05-19 | 上海华虹Nec电子有限公司 | 增益自举运算放大器 |
| JP2012015844A (ja) * | 2010-07-01 | 2012-01-19 | Panasonic Corp | 受信装置及び自動利得制御方法 |
| JP2020198592A (ja) * | 2019-06-05 | 2020-12-10 | 三菱電機特機システム株式会社 | 送信電力制御回路 |
| WO2021205558A1 (ja) * | 2020-04-08 | 2021-10-14 | 三菱電機株式会社 | 受信機及び自動利得制御方法 |
| JPWO2021205558A1 (ja) * | 2020-04-08 | 2021-10-14 | ||
| JP7275383B2 (ja) | 2020-04-08 | 2023-05-17 | 三菱電機株式会社 | 受信機及び自動利得制御方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| EP1175004A4 (en) | 2005-01-19 |
| KR20020003873A (ko) | 2002-01-15 |
| US20020141517A1 (en) | 2002-10-03 |
| KR100452657B1 (ko) | 2004-10-14 |
| EP1175004A1 (en) | 2002-01-23 |
| CN1363138A (zh) | 2002-08-07 |
| WO2001065686A1 (fr) | 2001-09-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2001244765A (ja) | 自動利得制御方法および自動利得制御用プロセッサならびに復調装置 | |
| US6963733B2 (en) | Method and apparatus for reducing the effect of AGC switching transients | |
| JP3442262B2 (ja) | ベースバンド信号歪に応答するａｇｃシステム | |
| JP4308145B2 (ja) | ゼロ−ｉｆアーキテクチャを用いたａｍｐｓレシーバー | |
| AU664806B2 (en) | Method and apparatus for control of an analog to digital converter | |
| US7386285B2 (en) | Automatic gain control adaptive for plural modulation schemes | |
| JP3329264B2 (ja) | Ａｇｃ回路 | |
| JP2586214B2 (ja) | デジタル自動利得制御 | |
| EP1538745B1 (en) | A mobile communication terminal apparatus, a variable gain amplifier circuit and a gain control circuit | |
| CN113596980A (zh) | Mf-tdma返向链路接收机模拟agc的数字控制方法 | |
| JP4274408B2 (ja) | 自動利得制御装置、受信装置及び利得制御方法 | |
| JP3130794B2 (ja) | 復調器 | |
| US7103335B2 (en) | Receiver used in spread spectrum communication system | |
| US7447283B2 (en) | Method for automatic gain control, for instance in a telecommunication system, device and computer program product therefor | |
| GB2371690A (en) | Gain control of a stage of a tuner in a radio frequency receiver based on a quality of the demodulated signal | |
| JP4316420B2 (ja) | 自動利得制御装置、受信機及び自動利得制御方法 | |
| JP5593144B2 (ja) | 受信装置及び自動利得制御方法 | |
| JP2003037461A (ja) | 受信信号レベル変化度制御装置 | |
| JPH11214939A (ja) | 自動利得制御方法及び自動利得制御回路 | |
| JP2006074702A (ja) | 自動利得制御装置及び自動利得制御方法 | |
| JP2006166161A (ja) | 無線通信装置 | |
| JP2002051090A (ja) | 可変伝送レート信号復調処理回路 | |
| US20080298518A1 (en) | Automatic Gain Control Unit of a Receiver |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20040722 |
|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20040917 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20041101 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060530 |
|
| A762 | Written abandonment of application |
Free format text: JAPANESE INTERMEDIATE CODE: A762 Effective date: 20060728 |