JP2020198592A - 送信電力制御回路 - Google Patents

送信電力制御回路 Download PDF

Info

Publication number
JP2020198592A
JP2020198592A JP2019105279A JP2019105279A JP2020198592A JP 2020198592 A JP2020198592 A JP 2020198592A JP 2019105279 A JP2019105279 A JP 2019105279A JP 2019105279 A JP2019105279 A JP 2019105279A JP 2020198592 A JP2020198592 A JP 2020198592A
Authority
JP
Japan
Prior art keywords
voltage
output
variable gain
power control
control circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2019105279A
Other languages
English (en)
Inventor
林 亮司
Ryoji Hayashi
亮司 林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Tokki Systems Corp
Original Assignee
Mitsubishi Electric Tokki Systems Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Tokki Systems Corp filed Critical Mitsubishi Electric Tokki Systems Corp
Priority to JP2019105279A priority Critical patent/JP2020198592A/ja
Publication of JP2020198592A publication Critical patent/JP2020198592A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Control Of Amplification And Gain Control (AREA)
  • Transmitters (AREA)

Abstract

【課題】利得の不連続な変化を生じず、かつ、安定して電力制御のできる送信電力制御回路を提供する。【解決手段】送信電力制御回路100は、入力信号S0を増幅する可変利得増幅器10と、可変利得増幅器10の出力信号S10を増幅して出力する電力増幅器20と、可変利得増幅器10に入力される入力信号S0のレベルを第一電圧S30として検出する第一検波器30と、電力増幅器20の出力信号S20のレベルを第二電圧S40として検出する第二検波器40と、第一電圧S30と第二電圧S40との差を示す第一差分電圧S50を出力する第一減算器50と、第一差分電圧S50と一定値の電圧Aとの差を示す第二差分電圧S60を出力する第二減算器60と、第二減算器60の出力する第二差分電圧S60を積分する積分器70とを備える。可変利得増幅器10は、積分器70の出力する電圧S70によって制御される。【選択図】図1

Description

この発明は、送信電力増幅回路の利得の安定化する送信電力制御回路に関する。
送信電力増幅回路は、特段の制御をしなければ電源電圧あるいは周囲温度の変動によって電力増幅器の利得が変わり送信電力が変化してしまう。そこで、送信電力を一定に安定化するために送信電力制御回路が設けられる。
AM変調あるいはSSB変調のような包絡線変動を伴う信号を電力増幅する場合、送信電力制御回路は、短期、すなわち、音声のような変調信号の周期のレベルでは電力変動を許容する。しかし、送信電力制御回路は、温度変動のような長期的な変動に対してはその変動を補償して、長期の平均電力が一定になるように電力制御を行う。
このような送信電力制御回路を採用する従来例として、特許文献1に示された電力増幅回路がある。特許文献1に示された電力増幅回路では、信号レベルが一定値より小さい場合に制御信号により可変利得増幅器の利得を一定値、例えば0dBに固定し、負帰還制御を止めて電力制御の不安定化を防いでいた。
しかし、従来技術の場合、制御信号によって可変利得増幅器の利得を一定に固定すると、それまで負帰還制御で決まっていた利得から一定値の利得へと利得が不連続に変化する。これによって出力信号にも不連続な変化が生じる。音声通信の場合、利得の不連続変化によって、「プツ」というポップ音が生じることがある。また、データ通信の場合、出力信号の不連続な変化によってデータに伝送誤りが生じるおそれもある
特開平5−175765号公報
この発明は、利得の不連続な変化を生じず、かつ、安定して電力制御のできる送信電力制御回路の提供を目的とする。
この発明の送信電力制御回路は、
制御されることで利得を切り替え、入力信号として入力される信号を増幅する可変利得増幅器と、
前記可変利得増幅器の出力信号を増幅して出力する電力増幅器と、
前記可変利得増幅器に入力される前記入力信号のレベルを第一電圧として検出する第一検出器と、
前記電力増幅器の出力する出力信号のレベルを第二電圧として検出する第二検出器と、
前記第一電圧と前記第二電圧との差を示す第一差分電圧を出力する第一減算器と、
前記第一減算器の出力する前記第一差分電圧と、一定値の電圧との差を示す第二差分電圧を出力する第二減算器と、
前記第二減算器の出力する前記第二差分電圧を積分する積分器と、
を備え、
前記可変利得増幅器は、
前記積分器の出力によって制御される。
この発明の送信電力制御回路は、可変利得増幅器へ制御信号を出力する積分器を備えているので、利得の不連続な変化を生じず、かつ、安定して電力制御のできる送信電力制御回路を提供できる。
実施の形態1の図で、送信電力制御回路100の回路構成を示す図。 実施の形態1の図で、送信電力制御回路100の変形例を示す図。 実施の形態1の図で、制御信号生成器90の別の構成を示す図。
実施の形態1.
***構成の説明***
図1から図3を参照して、実施の形態1の送信電力制御回路100を説明する。
図1は、送信電力制御回路100の回路構成を示す。送信電力制御回路100は、可変利得増幅器10、電力増幅器20、第一検出器である第一検波器30、第二検出器である第二検波器40、第一減算器50、第二減算器60、及び積分器70を備える。
***動作の説明***
図1を参照して送信電力制御回路100の動作を説明する。送信電力制御回路100の特徴は、可変利得増幅器10が、積分器70の出力値によって制御される点にある。
(1)入力信号S0が可変利得増幅器10と第一検波器30とに入力される。可変利得増幅器10は、制御されることで利得を切り替え、入力信号S0として入力される信号を増幅する。可変利得増幅器10は入力信号S0を増幅して出力信号S10として出力する。第一検波器30は、可変利得増幅器10に入力される入力信号S0のレベルを第一電圧S30として検出する。第一検波器30は、入力信号S0のレベルを第一電圧S30として検出し、第一電圧S30を第一減算器50に出力する。
(2)電力増幅器20は、可変利得増幅器10の出力信号S10を増幅して出力する。電力増幅器20は、可変利得増幅器10の出力信号S10を入力し、出力信号S10を増幅して出力信号S20として出力する。
(3)第二検波器40は、電力増幅器20の出力する出力信号S20のレベルを第二電圧S40として検出する。第二検波器40は、出力信号S20のレベルを第二電圧S40として検出し、第二電圧S40を、第一減算器50へ出力する。
(4)第一減算器50は、第一電圧S30と第二電圧S40との差を示す第一差分電圧S50を出力する。図1の場合、第一減算器50は、第二電圧S40から第一電圧S30を引いた値の第一差分電圧S50を、第一減算器50へ出力する。
(5)第二減算器60は、第一減算器50の出力する第一差分電圧S50と、一定値の電圧Aとの差を示す第二差分電圧S60を出力する。具体的には、第二減算器60は、第一差分電圧S50と一定値の電圧Aとを入力し、第一差分電圧S50と一定値の電圧Aとの差を示す第二差分電圧S60を出力する。図1の場合、第二減算器60は、第一差分電圧S50から一定値の電圧Aを引いた値の第二差分電圧S60を、積分器70に出力する。(6)積分器70は、第二減算器60の出力する第二差分電圧S60を積分する。具体的には、積分器70は、第二差分電圧S60を入力して第二差分電圧S60を積分し、積分した値の電圧S70を、可変利得増幅器10へ出力する。
(7)可変利得増幅器10は、積分器70の出力する電圧S70によって制御される。可変利得増幅器10は、電圧S70で制御されることで利得を切り替え、入力信号S0を増幅する。
***効果の説明***
図1の送信電力制御回路100では、積分器70の出力する電圧S70で制御されるので、従来技術のように利得が不連続に変化することなく、利得を連続的に変化させることができる。
すなわち、第一差分電圧S50が一定値の電圧Aよりも大きい場合、第二減算器60の出力である第二差分電圧S60は正になり、小さい場合はと出力は負になる。そのため、積分器70の出力はそれぞれ漸増、あるいは漸減する。積分器70の出力が漸増の場合は、可変利得増幅器10の利得は漸減する制御とし、積分器70の出力が漸減の場合は、可変利得増幅器10の利得は漸増する制御とする。
その結果、可変利得増幅器10の利得は漸減、あるいは漸増を続け、可変利得増幅器10と電力増幅器20との合計利得が一定値に等しくなり、第二減算器60の出力の符号が変化すると利得の変化が止まる。こうして、負帰還により可変利得増幅器10と電力増幅器20の利得の合計が一定になるように制御することができる。
<変形例>
図2は、実施の形態1の送信電力制御回路100の変形例を示す。図2の送信電力制御回路100は、さらに、スイッチ回路80及び制御信号生成器90を備える。
以下に、図2の送信電力制御回路100の動作を説明する。スイッチ回路80は2入力1出力のスイッチで、第二差分電圧S60が入力されると共に、ゼロの電圧を示すゼロ電圧が入力される。スイッチ回路80は、制御信号S90の論理に従って第二差分電圧S60と、ゼロ電圧とのいずれかを積分器70に出力する。図2に示すように、制御信号S90は制御信号生成器90によって生成され、制御信号生成器90は制御信号S90をスイッチ回路80に出力する。制御信号生成器90は、第一検波器30から第一電圧S30が入力される。また、制御信号生成器90は一定値の電圧B1が入力される。
制御信号生成器90は、第一電圧S30が電圧B1よりも小さくなった場合に、制御信号S90のHを出力する。スイッチ回路80は、制御信号S90のHが入力されると、積分器70への出力を電圧ゼロのゼロ電圧の出力とする。
また、制御信号生成器90は、第一電圧S30が電圧B1よりも大きくなった場合に、制御信号S90のLを出力する。スイッチ回路80は、制御信号S90のLが入力されると、積分器70への出力を第二差分電圧S60の出力とする。
このように、スイッチ回路80は、制御信号S90のHが入力されるとゼロ電圧を出力し、制御信号S90のLが入力されると第二差分電圧S60を出力する。
図2に示したように、入力信号S0のレベルが小さく、レベル検出が正確にできないときは、制御信号S90はHとなりスイッチ回路80の出力をゼロ電圧に切り替える。
すると、積分器70の出力は、ゼロ電圧となった時のまま変化しなくなり、可変利得増幅器10の利得が一定に保持される。よって電力制御が不安定になるのを防ぐことができる。このとき利得に不連続な変化は生じない。
また、上記のように入力信号レベルが閾値より大きくなったときは、つまり第一電圧S30と電圧B1との差が正になった場合には、制御信号S90はLとなり、スイッチ回路80の出力をゼロ電圧から第二差分電圧S60の出力に切り替える。すると、積分器70の出力は、それまで保持されていた値から変化する。このときも利得に不連続な変化は生じない。
第一差分電圧S50は「可変利得増幅器10と電力増幅器20の合計利得」に比例するが、図2の送信電力制御回路100では、「可変利得増幅器10と電力増幅器20の合計利得」と一定値の電圧Aとの差を積分した値で可変利得増幅器10を制御する。
そして、入力信号S0のレベルが小さくレベル検出が正確にできないときは、制御信号S90によってスイッチ回路80の出力をゼロ電圧に切り替える構成にしている。このため、利得に不連続な変化が生じず、電力制御が不安定になるのを防ぐことができる効果がある。
<構成の補足>
図3は、制御信号生成器90の別の構成を示す。図3を参照して図2の送信電力制御回路100の構成を補足しておく。図2の送信電力制御回路100では、制御信号生成器90は、第一電圧S30と一定の電圧B1との差を用いて制御信号S90を生成する。図3では、制御信号生成器90が、第二電圧S40と一定の電圧B2を用いて制御信号S90を生成する場合を示す。図3の送信電力制御回路100では、制御信号生成器90は、第二電圧S40が一定値の電圧B2よりも小さくなった場合に、制御信号S90のHを出力し、また、第二電圧S40が一定値の電圧B2よりも大きくなった場合に、制御信号S90のLを出力する。
図3の制御信号生成器90によって図2と同じ効果を得ることができる。
S0 入力信号、S10 出力信号、S20 出力信号、S30 第一電圧、S40 第二電圧、S50 第一差分電圧、S60 第二差分電圧、S70 電圧、S90 制御信号、10 可変利得増幅器、20 電力増幅器、30 第一検波器、40 第二検波器、50 第一減算器、60 第二減算器、70 積分器、80 スイッチ回路、90 制御信号生成器、100 送信電力制御回路。

Claims (3)

  1. 制御されることで利得を切り替え、入力信号として入力される信号を増幅する可変利得増幅器と、
    前記可変利得増幅器の出力信号を増幅して出力する電力増幅器と、
    前記可変利得増幅器に入力される前記入力信号のレベルを第一電圧として検出する第一検出器と、
    前記電力増幅器の出力する出力信号のレベルを第二電圧として検出する第二検出器と、
    前記第一電圧と前記第二電圧との差を示す第一差分電圧を出力する第一減算器と、
    前記第一減算器の出力する前記第一差分電圧と、一定値の電圧との差を示す第二差分電圧を出力する第二減算器と、
    前記第二減算器の出力する前記第二差分電圧を積分する積分器と、
    を備え、
    前記可変利得増幅器は、
    前記積分器の出力によって制御される送信電力制御回路。
  2. 前記送信電力制御回路は、さらに、
    前記第二差分電圧が入力されると共に、制御信号の論理によって前記第二差分電圧とゼロを示すゼロ電圧とのいずれかを前記積分器に出力するスイッチ回路を備える請求項1に記載の送信電力制御回路。
  3. 前記スイッチ回路は、
    前記第一電圧または前記第二電圧が閾値より小さいと前記ゼロ電圧を出力し、前記第一電圧または前記第二電圧が閾値より大きいと前記第二差分電圧を出力する請求項2に記載の送信電力制御回路。
JP2019105279A 2019-06-05 2019-06-05 送信電力制御回路 Pending JP2020198592A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2019105279A JP2020198592A (ja) 2019-06-05 2019-06-05 送信電力制御回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2019105279A JP2020198592A (ja) 2019-06-05 2019-06-05 送信電力制御回路

Publications (1)

Publication Number Publication Date
JP2020198592A true JP2020198592A (ja) 2020-12-10

Family

ID=73649381

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019105279A Pending JP2020198592A (ja) 2019-06-05 2019-06-05 送信電力制御回路

Country Status (1)

Country Link
JP (1) JP2020198592A (ja)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0420178A (ja) * 1990-05-15 1992-01-23 Matsushita Electric Ind Co Ltd 映像信号処理装置
JPH05175765A (ja) * 1991-11-27 1993-07-13 Nec Corp 大電力増幅回路
JP2001244765A (ja) * 2000-02-28 2001-09-07 Mitsubishi Electric Corp 自動利得制御方法および自動利得制御用プロセッサならびに復調装置
JP2002261631A (ja) * 2001-03-02 2002-09-13 Toshiba Corp 無線機及び利得制御回路
JP2005512384A (ja) * 2001-11-28 2005-04-28 ティーティーピーコム リミテッド Rf送信機電力制御システム

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0420178A (ja) * 1990-05-15 1992-01-23 Matsushita Electric Ind Co Ltd 映像信号処理装置
JPH05175765A (ja) * 1991-11-27 1993-07-13 Nec Corp 大電力増幅回路
JP2001244765A (ja) * 2000-02-28 2001-09-07 Mitsubishi Electric Corp 自動利得制御方法および自動利得制御用プロセッサならびに復調装置
JP2002261631A (ja) * 2001-03-02 2002-09-13 Toshiba Corp 無線機及び利得制御回路
JP2005512384A (ja) * 2001-11-28 2005-04-28 ティーティーピーコム リミテッド Rf送信機電力制御システム

Similar Documents

Publication Publication Date Title
US9065394B2 (en) Apparatus and method for expanding operation region of power amplifier
JP2006174403A (ja) アナログ/デジタル混合方式温度補償機能を有する光送信装置
EP2221964B1 (en) Self oscillating class D amplification device
US20050225384A1 (en) Class d amplifier
JPH06196939A (ja) 高周波パワーアンプの歪み補償回路
JP2000228623A (ja) 信号増幅回路
JP2020005124A (ja) トランスインピーダンスアンプ
KR100498497B1 (ko) 이상 상태에서 정상 상태로의 복귀 시에 발생되는 과도응답 현상을 방지하는 d급 파워 증폭기 및 그 방법
KR20110029776A (ko) 하프-브리지 3-레벨 펄스폭 변조 증폭기, 이의 구동 방법 및 오디오 처리 장치
JPH09238037A (ja) 出力電力制御回路
JP4435071B2 (ja) 電力増幅器および増幅方法
JP2020198592A (ja) 送信電力制御回路
JP2008054099A (ja) 半導体集積回路装置
JP4148077B2 (ja) D級信号増幅回路
JP4517886B2 (ja) 送信出力制御装置及びその方法並びにそれを用いた送信機
JP3403387B2 (ja) 送信装置
US20180287574A1 (en) Signal amplifier
JP2010057109A (ja) 送信回路及び通信機器
JPH06244645A (ja) 増幅回路
JP2005217583A (ja) スイッチングアンプ
JPH0543204B2 (ja)
JPS62114309A (ja) 負帰還増幅器
CN115833950A (zh) 脉冲振幅调制信号处理电路及包括其的通信装置
JP2574706B2 (ja) 送信機
JPH05175765A (ja) 大電力増幅回路

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20211110

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20221004

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20221025

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20230418