KR20020003873A

KR20020003873A - 자동 이득 제어 방법 및 자동 이득 제어용 프로세서 및복조 장치

Info

Publication number: KR20020003873A
Application number: KR1020017013793A
Authority: KR
Inventors: 료지 하야시
Original assignee: 다니구찌 이찌로오, 기타오카 다카시; 미쓰비시덴키 가부시키가이샤
Priority date: 2000-02-28
Filing date: 2001-02-22
Publication date: 2002-01-15
Also published as: JP2001244765A; EP1175004A1; WO2001065686A1; KR100452657B1; EP1175004A4; US20020141517A1; CN1363138A

Abstract

무선 수신 신호의 입력 전력 레벨이 급격히 상승한 경우에도 A/D 변환기의 포화를 빠르게 해소할 수 있고, 또한 주기적인 레벨 변동이 생기더라도 제어가 불안정해지는 것을 회피할 수 있는 자동 이득 제어 방법을 제공한다. DSP는 기준 레벨로부터 A/D 변환기의 출력 전력 레벨을 차감함으로써 차분치를 구한다. 이 차분치가 마이너스인 경우, 즉 가변 이득 증폭기의 이득을 저하시키는 경우, DSP는 차분치에 기초하여 구해진 제1 이득 변동폭에 기초하여 가변 이득 증폭기의 이득을 제어한다. 차분치가 플러스인 경우, 즉 가변 이득 증폭기의 이득을 증대시키는 경우, DSP는 차분치에 기초하여 구해진 제1 이득 변동폭보다도 작은 제2 이득 변동폭에 기초하여 가변 이득 증폭기의 이득을 제어한다. 이에 따라, 가변 이득 증폭기의 입력 전력 레벨이 급증해도 가변 이득 증폭기의 출력 전력 레벨의 증대폭을 억제할 수 있다.

Description

자동 이득 제어 방법 및 자동 이득 제어용 프로세서 및 복조 장치{AUTOMATIC GAIN CONTROL METHOD, AUTOMATIC GAIN CONTROL PROCESSOR, AND DEMODULATOR}

종래의 이동 통신 시스템은 이동국 및 기지국 간에 무선 신호를 송수신함으로써 이동 통신을 실현한다. 각 국은 수신된 무선 신호(이하, 「무선 수신 신호」라고 함)를 복조 장치로 복조함으로써 원래의 데이터를 복원한다. 이 경우, 각 국은 일반적으로, 무선 수신 신호를 A/D 변환기에 의해 디지털 신호로 변환하고나서 복조 처리를 실행한다.

그러나, 무선 수신 신호의 전력 레벨은 일반적으로 변동하기 때문에, 그 변동량에 따라서는 A/D 변환기에 있어서 포화가 생기거나 A/D 변환기에서의 양자화 잡음에 의해 무선 수신 신호가 잡음에 묻히게 된다. 그 때문에, 종래의 복조 장치는 자동 이득 제어 회로(이하 「AGC 회로」라고 한다. AGC: Automatic Gain Control)를 구비하고, 해당 AGC 회로에 의해 무선 수신 신호의 전력 레벨을 일정하게 유지하도록 하고 있다. 이런 종류의 복조 장치는, 예를 들면 1993년 전자 정보 통신 학회 춘계 대회 B-322 소에야, 우에노, 츠르미 「기저 대역 AGC를 이용한 다이렉트 컨버젼 수신기」에 개시되어 있다.

도 15는 상기 문헌에 개시된 복조 장치의 구성을 나타내는 블록도이다. 복조 장치는 입력 단자(80)로부터 입력된 무선 수신 신호를 가변 이득 증폭기(81)에 의해 증폭한 후 A/D 변환기(82)에 의해 양자화함으로써 디지털의 무선 수신 신호로 변환한다. 또한, 복조 장치는 디지털의 무선 수신 신호를 복조기(83)에 의해 복조함으로써 원래의 데이터를 복원하고, 해당 데이터를 출력 단자(84)로부터 출력한다. AGC 회로(85)는 A/D 변환기(82)로부터 출력되는 무선 수신 신호의 전력 레벨과 소정의 기준 레벨 Pref와의 차에 따라 가변 이득 증폭기(81)의 이득을 자동 제어함으로써, 복조기(83)에 주어지는 무선 수신 신호의 전력 레벨을 일정하게 유지하도록 동작한다.

보다 상술하면, AGC 회로(85)는 전력 검출기(86)에 의해 무선 수신 신호의 전력 레벨을 검출한다. 전력 검출기(86)는 사전에 정해진 전력 평균화 시간 내의 무선 수신 신호의 제곱합을 구함으로써 전력 레벨을 검출한다. 또한, AGC 회로(85)는 감산기(87)에 의해 해당 전력 레벨을 기준 레벨로부터 감산하여 차분치를 구한다. 또한, AGC 회로(85)는 차분치를 승산기(88)에 의해 정수배(定數倍)한 후 적분기(89)에 의해 적분한다. 또한, AGC 회로(85)는 적분치를 D/A 변환기(90)에 의해 아날로그 전압으로 변환한 후, 해당 아날로그 전압을 가변 이득 증폭기(81)에 제공한다.

이상의 구성에 의해, 예를 들면 A/D 변환기(82)에 입력되는 무선 수신 신호의 전력 레벨이 기준 레벨보다도 커진 경우, 기준 레벨로부터 전력 레벨을 감산하면, 차분치는 마이너스 값이 된다. 이것을 정수배하여 적분기(89)로 적분하기 때문에 적분치는 종전에 비하여 감소한다. 따라서, D/A 변환기(90)로부터 출력되는 아날로그 전압이 작아지기 때문에, 가변 이득 증폭기(82)의 이득도 낮아진다. 따라서, A/D 변환기(82)에 입력되는 무선 수신 신호의 전력 레벨이 저하한다.

그런데, 이동 통신에서는 무선 수신 신호의 순간 레벨이 급격히 변동하는 페이딩이 생기는 경우가 있다. 이 경우, 무선 수신 신호의 전력 레벨은 주기적으로 변동한다. 이 레벨 변동의 주기가 전력 검출기(86)에서의 전력 평균화 시간과 거의 같아졌을 때, AGC 회로(85)의 제어는 불안정해진다.

도 16의 (a), 도 16의 (b) 및 도 16의 (c)는, 각각 기준 레벨 Pref와 입력 단자(80)로부터 입력된 무선 수신 신호의 전력 레벨(이하, 「입력 전력 레벨」이라고 함)과의 차 ΔP1, 가변 이득 증폭기(81)의 이득 G 및 기준 레벨 Pref와 가변 이득 증폭기(81)로부터 출력된 무선 수신 신호의 전력 레벨(이하, 「출력 전력 레벨」이라 함)과의 차 ΔP2를 나타내고 있다. 또, 도 16에서는 승산기(88)에서의 계수는 1로 설정되어 있다.

레벨 변동의 주기와 전력 평균화 시간이 같은 경우에는 구간 1에서 전력 검출기(86)에 의해 검출된 전력 레벨이 기준 레벨 Pref와 동일할 때, 구간 2에서의 가변 이득 증폭기(81)의 이득 G는 종전의 구간 1에서의 이득과 같은 값 A로 설정된다.

한편, 구간 2에 있어서 입력 전력 레벨이 기준 레벨 Pref보다도 4㏈ 높은 레벨로 변동한 경우, 가변 이득 증폭기(81)의 이득 G는 종전의 구간 1과 같으므로, 가변 이득 증폭기(81)의 출력 전력 레벨은 기준 레벨 Pref보다도 4㏈ 높은 레벨이 된다. 그 때문에, 구간 2에 있어서 전력 검출기(86)에 의해 검출되는 전력 레벨은 기준 레벨 Pref보다도 4㏈ 높아진다. 그 결과, 다음의 구간 3에서의 가변 이득 증폭기(81)의 이득 G는 종전의 구간 2에서의 이득보다도 4㏈ 낮은 값인 (A-4)㏈로 설정된다.

다음에, 구간 3에 있어서 입력 전력 레벨이 기준 레벨 Pref보다도 4㏈ 낮은 값으로 변동한 경우, 상술된 바와 같이 가변 이득 증폭기(81)의 이득 G는 (A-4)㏈이므로, 가변 이득 증폭기(81)의 출력 전력 레벨은 종전의 구간 2보다도 8㏈이나 낮아진다. 그 때문에, 구간 3에 있어서 전력 검출기(86)에 의해 검출되는 전력 레벨은 기준 레벨 Pref보다도 8㏈이나 낮아지기 때문에, 다음의 구간 4에서의 가변 이득 증폭기(81)의 이득 G는 종전의 구간 3에서의 이득보다도 8㏈ 높은 값으로 설정된다. 즉, 구간 4에서의 가변 이득 증폭기(81)의 이득 G는 (A+4)㏈이 된다.

이후, 입력 전력 레벨이 전력 평균화 시간과 같은 시간마다 주기적으로 변동하면, 출력 전력 레벨은 ±8㏈씩 주기적으로 변동하게 된다. 입력 전력 레벨은 ±4㏈씩 변동하므로, 출력 전력 레벨의 변동폭은 입력 전력 레벨의 변동폭보다도 커진다. 이와 같이, 레벨 변동의 주기와 전력 평균화 시간이 거의 같으면, 가변 이득 증폭기(81)의 이득의 변동이 입력 전력 레벨의 변동에 동기하고, 출력 전력 레벨의 변동폭이 입력 전력 레벨의 변동폭보다도 커져서 제어가 불안정해진다.

이에 대처하기 위해서, 예를 들면 전력 레벨과 기준 레벨과의 차분치를 그대로 가변 이득 증폭기(81)의 이득의 변동폭으로 하지 않고, 승산기(88)에 있어서 1 미만의 계수를 차분치에 곱하여, 이득 변동을 억제하는 것이 고려된다. 예를 들면, 도 17에 도시한 바와 같이 입력 전력 레벨이 변동하는 경우에 계수를 0.5로 하였을 때, 가변 이득 증폭기(81)의 출력 전력 레벨은 ±5.3㏈씩 주기적으로 변동하게 된다. 즉, 8㏈의 경우보다도 변동폭이 억제된다.

또한, 예를 들면 승산기(88)를 대신하여 리미터를 구비하고, 이득 변동폭을 일정치 이하로 제한하는 것이 고려된다. 예를 들면 리미터의 변화량을 3㏈ 이내로 제한한 경우, 가변 이득 증폭기(81)의 출력 전력 레벨은 도 18에 도시한 바와 같이 4㏈ 증가, 7㏈ 감소를 반복하게 되어 8㏈의 경우보다도 변동폭이 억제된다.

그러나, 이러한 대책은 모두 이득 변화량을 억제하기 위해서, 입력 레벨이 단계적으로 크게 변동했을 때에는 가변 이득 증폭기(81)의 이득이 기준치까지 되돌리기까지 시간이 걸리게 된다. 입력 레벨이 단계적으로 크게 변동하는 경우로는, 예를 들면 열차 및 자동차 등으로 이동하면서 한창 통신을 하는 중에 터널에서 빠져나왔을 경우를 고려한다. 이 경우, A/D 변환기(82)의 입력 레벨이 급격히 커져서 양자화 범위를 넘으면 포화가 생기고, 포화를 일으킨 순간에 수신 신호가 급격히 크게 왜곡되게 된다. 이 경우, 복조에 충분히 높은 레벨로 수신 신호가 수신되어 있음에도 불구하고, A/D 변환기(82)로의 입력 신호가 적정한 레벨이 될 때까지 복조할 수 없게 된다. 이 시간은, 예를 들면 60 ∼ 70msec 정도이다.

한편, 입력 전력 레벨이 급격히 낮아지는 경우에는 상술한 바와 같은 문제는생기지 않는다. 보다 상술하면, 입력 전력 레벨이 저하하면 그에 비례하여 SN비가 저하하지만, SN비가 저하하는 속도는 신호의 전송 속도에 비하면 훨씬 느리다. 그러므로, 입력 전력 레벨이 저하했을 때에도 SN비는 그에 따라 저하할 뿐이다. 따라서, 입력 전력 레벨이 급격히 커져서 갑자기 수신 품질이 그 이상의 폭으로 나빠지는 경우에 비하여 품질 열화는 적어진다.

본 발명은 이동 통신 시스템에서의 이동국 및/또는 기지국에 적용되는 복조 장치에서 가변 이득 증폭기의 이득을 자동 제어하는 자동 이득 제어 방법, 및 이 방법을 실현하는 자동 이득 제어용 프로세서 및 이 자동 이득 제어용 프로세서를 포함하는 복조 장치에 관한 것이다.

도 1은 본 발명의 실시 형태 1에 따른 자동 이득 제어 방법이 적용되는 이동 통신 시스템의 전체 구성을 나타내는 개념도.

도 2는 복조 장치의 내부 구성을 나타내는 블록도.

도 3은 이득 제어 처리를 설명하기 위한 흐름도.

도 4는 가변 이득 증폭기의 출력 전력 레벨의 변화를 설명하기 위한 도면.

도 5는 가변 이득 증폭기의 출력 전력 레벨의 변화를 설명하기 위한 그래프.

도 6은 복조 처리 및 이득 제어 처리를 하드웨어로 실현하는 경우의 복조 장치의 구성을 나타내는 블록도.

도 7은 본 발명의 실시 형태 2에 따른 자동 이득 제어 방법이 적용되는 DSP에서의 이득 제어 처리를 설명하기 위한 흐름도.

도 8은 가변 이득 증폭기의 출력 전력 레벨의 변화를 설명하기 위한 도면.

도 9는 복조 처리 및 이득 제어 처리를 하드웨어로 실현하는 경우의 복조 장치의 구성을 나타내는 블록도.

도 10은 이득 제어 처리의 변형예를 나타내는 흐름도.

도 11은 본 발명의 실시 형태 3에 따른 자동 이득 제어 방법이 적용되는 DSP에서의 포화시 이득 제어 처리를 설명하기 위한 흐름도.

도 12는 복조 처리 및 이득 제어 처리를 하드웨어로 실현하는 경우의 복조 장치의 구성을 나타내는 블록도.

도 13은 본 발명의 실시 형태 4에 따른 자동 이득 제어 방법이 적용되는 DSP에서의 포화시 이득 제어 처리를 설명하기 위한 흐름도.

도 14는 복조 처리 및 이득 제어 처리를 하드웨어로 실현하는 경우의 복조 장치의 구성을 나타내는 블록도.

도 15는 종래의 복조 장치의 구성을 나타내는 블록도.

도 16은 종래의 가변 이득 증폭기의 출력 전력 레벨의 변화를 설명하기 위한 도면.

도 17은 종래의 가변 이득 증폭기의 출력 전력 레벨의 변화를 설명하기 위한 도면.

도 18은 종래의 가변 이득 증폭기의 출력 전력 레벨의 변화를 설명하기 위한 도면.

본 발명은 상술한 바와 같은 기술적 배경을 감안하여 이루어진 것으로, 무선 수신 신호의 입력 전력 레벨이 급격히 상승한 경우라도 A/D 변환기의 포화를 빠르게 해소할 수 있고 또한 주기적인 레벨 변동이 생기더라도 제어가 불안정해지는 것을 회피할 수 있는 자동 이득 제어 방법, 자동 이득 제어용 프로세서 및 복조 장치를 제공하는 것이다.

상기 목적을 달성하기 위한 본 발명은, 가변 이득 증폭기에 의해 증폭된 후 A/D 변환기에 의해 디지털화된 무선 수신 신호의 전력 레벨과 소정의 기준 레벨과의 차에 기초하여 상기 가변 이득 증폭기의 이득을 자동 제어하는 방법에 있어서, 상기 전력 레벨이 상기 기준 레벨보다도 작은 경우, 상기 전력 레벨이 상기 기준 레벨보다도 큰 경우에서의 변동폭보다도 작은 변동폭에 기초하여, 상기 가변 이득 증폭기의 이득을 제어하는 것을 특징으로 하는 것이다.

또한, 본 발명은 가변 이득 증폭기 및 A/D 변환기에 접속 가능한 접속 단자를 각각 구비하고, 상기 A/D 변환기로부터 상기 접속 단자를 통해 입력된 무선 수신 신호의 전력 레벨과 소정의 기준 레벨과의 차에 기초하여 상기 접속 단자를 통해 상기 가변 이득 증폭기의 이득을 자동 제어하는 자동 이득 제어용 프로세서에 있어서, 상기 전력 레벨이 상기 기준 레벨보다도 작은 경우, 상기 전력 레벨이 상기 기준 레벨보다도 큰 경우에서의 변동폭보다도 작은 변동폭에 기초하여, 상기 가변 이득 증폭기의 이득을 제어하도록 한 것을 특징으로 하는 것이다.

또한, 본 발명은 무선 수신 신호를 증폭하는 가변 이득 증폭기와, 이 가변 이득 증폭기에 의해 증폭된 후의 무선 수신 신호를 디지털화하여 출력하는 A/D 변환기와, 이 A/D 변환기로부터 출력된 무선 수신 신호를 복조하는 단계, 및 상기 A/D 변환기로부터 출력된 무선 수신 신호의 전력 레벨이 소정의 기준 레벨보다도 작은 경우, 상기 전력 레벨이 상기 기준 레벨보다도 큰 경우에서의 변동폭보다도 작은 변동폭에 기초하여, 상기 가변 이득 증폭기의 이득을 제어하는 단계를 실행하는 자동 이득 제어용 프로세서를 포함하는 것을 특징으로 하는 것이다.

이상의 구성에 따르면, 전력 레벨이 기준 레벨보다도 작은 경우에 전력 레벨이 기준 레벨보다도 큰 경우의 변동폭보다도 작은 변동폭에 기초하여 가변 이득 증폭기의 이득을 제어한다. 따라서, 페이딩에 기인하는 레벨 변동의 주기와 전력 평균화 시간이 거의 같고 또한 통신 중에 터널에서 빠져나온 경우와 같이 입력 레벨이 단계적으로 급증한 경우에도, 가변 이득 증폭기의 출력 전력 레벨의 증대폭을 억제할 수 있다. 그 때문에, 가령 A/D 변환기가 포화해도 그 상태를 빠르게 해소할 수 있다. 또한, 가변 이득 증폭기의 출력 전력 레벨의 증대폭을 억제할 수 있기 때문에 제어의 안정화를 도모할 수 있다.

또한, 이득 제어를 자동 이득 제어용 프로세서에 의해 실현하는 경우에는 하드웨어에 의해 이득 제어를 실현하는 경우와 달리, 신호선 등에 노이즈가 혼입하는 등의 문제를 회피할 수 있어 이득 제어를 양호하게 행할 수 있다.

또한, 전력 레벨이 기준 레벨보다도 작은 경우에 전력 레벨이 기준 레벨보다도 큰 경우의 변동폭보다도 작은 변동폭에 기초하여 가변 이득 증폭기의 이득을 조정하는 자동 이득 제어용 프로세서를 갖는 복조 장치에서는 가령 A/D 변환기가 포화해도 그 상태를 빠르게 해소할 수 있기 때문에 복조할 수 없는 시간을 대폭 단축할 수 있다.

이하에서는, 본 발명의 실시 형태를 첨부 도면을 참조하여 상세히 설명한다.

실시 형태 1

도 1은 본 발명의 실시 형태 1에 따른 자동 이득 제어 방법이 적용된 이동 통신 시스템의 전체 구성을 나타내는 개념도이다. 이 이동 통신 시스템은 이동국(1) 및 기지국(2)을 구비하고, 이동국(1)과 기지국(2) 간에 무선 신호를 송수신함으로써 이동 통신을 달성한다. 보다 상술하면, 예를 들면 기지국(2)은 소정의 변조 방식에 의해 변조된 무선 신호를 이동국(1)에 대하여 송신한다. 이동국(1)은 무선 신호를 수신하여 무선 수신 신호로서 출력하는 수신 장치(3)를 구비하고 있고, 이 수신 장치(3)로부터 출력된 무선 수신 신호를 복조 장치(4)에 의해 복조하고, 복조 장치(4)에 의해 복조된 데이터를 데이터 처리 장치(5)에 의해 처리하도록 되어 있다.

도 2는 복조 장치(4)의 내부 구성을 나타내는 블록도이다. 복조 장치(4)는 수신 장치(3)로부터 출력된 무선 수신 신호를 복조하여 원래의 데이터를 복원하고, 해당 데이터를 데이터 처리 장치(5)에 출력하는 것이다.

보다 상술하면, 복조 장치(4)는 하드웨어 구성으로서, 가변 이득 증폭기(10), A/D 변환기(11) 및 DSP[Digital Signal Processor: 자동 이득 제어용 프로세서(12)]를 포함한다. 가변 이득 증폭기(10)는 복조 장치(4)의 입력 단자(13)로부터 입력된 무선 수신 신호를 그 출력에 있어서 사전에 정해진 기준 레벨 Pref로 유지하는 것이다. 가변 이득 증폭기(10)로부터 출력된 무선 수신 신호는 A/D 변환기(11)에 주어진다.

A/D 변환기(11)는 사전에 정해진 다이내믹 범위 내에서 무선 수신 신호를 양자화함으로써, 수신 신호를 디지털 신호로 변환한다. 다이내믹 범위는, 예를 들면-5V ∼ +5V로 설정되어 있다. A/D 변환기(11)는 해당 다이내믹 범위 내의 무선 수신 신호를, 예를 들면 8비트(-128 ∼ 127)의 디지털 신호로 변환한다. A/D 변환기(11)로부터 출력되는 디지털 형식의 무선 수신 신호는 DSP(12)에 주어진다.

DSP(12)는 A/D 변환기(11)로부터 출력된 무선 수신 신호를 복조하는 복조 처리 및 가변 이득 증폭기(10)의 이득 G를 제어하는 이득 제어 처리를 각각 소프트웨어로 실행한다. 보다 상술하면, DSP(12)는 가변 이득 증폭기(10)에 접속 가능한 제1 접속 단자(14) 및 A/D 변환기(11)에 접속 가능한 제2 접속 단자(15)를 갖고 있다. 또한, DSP(12)는 기억부(16)를 내장하고 있다. 기억부(16)는 ROM 등으로 구성되며, 복조 처리 및 이득 제어 처리를 위한 컴퓨터 프로그램을 기억하고 있다. DSP(12)는 기억부(16)에 기억된 컴퓨터 프로그램에 따라 동작한다. 또한, DSP(12)는 데이터 처리 장치(5)에 접속된 출력 단자(17)를 가지고 있고, 복조 처리의 결과 얻어진 데이터를 출력 단자(17)를 통해 데이터 처리 장치(5)에 출력한다.

도 3은 이득 제어 처리를 설명하기 위한 흐름도이다. DSP(12)는 이 이득 제어 처리를 A/D 변환기(11)로부터 출력되는 무선 수신 신호의 전력 레벨인 출력 전력 레벨 Pout와 상기 기준 레벨 Pref와의 값에 기초하여 실행한다. 즉, DSP(12)는 이득 제어 처리를 피드백 제어에 의해 실현한다.

DSP(12)는 A/D 변환기(11)로부터 출력된 무선 수신 신호를 수신하면(단계 S1), 이 무선 수신 신호의 출력 전력 레벨 Pout를 검출한다(단계 S2). 구체적으로는, DSP(12)는 사전에 정해진 전력 평균화 시간(예를 들면 10msec) 내의 무선 수신 신호의 제곱합을 구하고, 해당 제곱합을 출력 전력 레벨 Pout로서 검출한다.

계속해서, DSP(12)는 출력 전력 레벨 Pout와 기준 레벨 Pref와의 차인 차분 값 ΔPout를 구한다(단계 S3). 구체적으로는, DSP(12)는 기준 레벨 Pref로부터 출력 전력 레벨 Pout를 감산함으로써, 플러스 또는 마이너스의 극성을 갖는 차분치 ΔPout를 구한다. 따라서, 출력 전력 레벨 Pout가 기준 레벨 Pref보다도 큰 경우에는 마이너스의 차분치 ΔPout를 구하고, 출력 전력 레벨 Pout가 기준 레벨 Pref보다도 작은 경우에는 플러스의 차분치 ΔPout를 구한다.

즉, 마이너스의 차분치 ΔPout는 출력 전력 레벨 Pout가 기준 레벨 Pref보다도 큰 것을 나타내고 있고, 플러스의 차분치 ΔPout는 출력 레벨 Pout가 기준 레벨 Pref보다도 작은 것을 나타내고 있다. 그 후, DSP(12)는 이 차분치 ΔPout에 대하여 사전에 정해진 계수 α를 곱하고, 차분치 ΔPout의 극성에 따라 이득 변동폭을 구한다(단계 S4 ∼ S8).

계수 α는 차분치 ΔPout의 극성에 따라 나누어진 제1 계수 α1 및 제2 계수 α2를 포함한다. 제1 계수 α1은 차분치 ΔPout가 0 미만의 마이너스인 경우에 대응하고 있다. 제2 계수 α2는 차분치 ΔPout가 0 이상의 플러스인 경우에 대응하고 있다. 제1 계수 α1은 0보다도 크고 1 이하이며 또한 제2 계수 α2보다도 큰 값이다. 제2 계수 α2는 0보다도 크고 1 이하이며 또한 제1 계수 α1보다도 작은 값이다. 예를 들면 제1 계수 α1 및 제2 계수 α2는 각각 1.0 및 0.5로 설정되어 있다. 따라서, 제1 계수 α1 및 제2 계수 α2의 관계는 0<α2<α1≤1이 된다.

DSP(12)는 상기 차분치 ΔPout의 극성을 판별한다(단계 S4). 차분치 ΔPout가 마이너스인 경우, DSP(12)는 차분치 ΔPout에 대하여 제1 계수 α1을 곱한다(단계 S5). 그 후, DSP(12)는 해당 승산 결과를 적분함으로써 제1 이득 변동폭을 구한다(단계 S6). DSP(12)는 이 구해진 제1 이득 변동폭을 가변 이득 증폭기(10)에 제공한다(단계 S9).

한편, 차분치 ΔPout가 플러스인 경우, DSP(12)는 차분치 ΔPout에 대하여 제2 계수 α2를 곱한다(단계 S7). 그 후, DSP(12)는 해당 승산 결과를 적분함으로써 제2 이득 변동폭을 구한다(단계 S8). 제2 계수 α2는 제1 계수 α1보다도 작은 값이다. 따라서, 동일한 차분치 ΔPout를 승산 대상으로 하면, 제2 이득 변동폭은 제1 이득 변동폭보다도 작은 값이 된다. DSP(12)는 이 구해진 제2 이득 변동폭을 가변 이득 증폭기(10)에 제공한다(단계 S9).

가변 이득 증폭기(10)는 제1 이득 변동폭 또는 제2 이득 변동폭에 기초하여 이득을 조정한다. 보다 구체적으로는, 가변 이득 증폭기(10)는 제1 이득 변동폭 또는 제2 이득 변동폭만큼 이득을 변동시킴으로써 이득을 조정한다.

이상과 같이, DSP(12)는 차분치 ΔPout가 플러스인 경우에는 차분치 ΔPout가 마이너스인 경우에 비하여 작은 계수 α2를 차분치 ΔPout에 곱한다. 차분치 ΔPout가 플러스인 경우란, 출력 전력 레벨 Pout가 기준 레벨 Pref보다도 작은 경우로, 이것은 출력 전력 레벨 Pout를 증대시킬 필요가 있는 경우이다. 또한, 차분치 ΔPout가 마이너스인 경우란, 출력 전력 레벨 Pout가 기준 레벨 Pref보다도 큰 경우로, 이것은 출력 전력 레벨 Pout를 저하시킬 필요가 있는 경우이다.

즉, DSP(12)는 가변 이득 증폭기(10)의 이득을 증대시킬 필요가 있는 경우에는 차분치 ΔPout를 보다 작은 값으로 변환하여 이득의 변동폭으로 하고, 가변 이득 증폭기의 이득을 저하시킬 필요가 있는 경우에는 차분치 ΔPout를 그대로 이득의 변동폭으로 한다. 따라서, DSP(12)는 이득을 증대시킬 필요가 있는 경우에는 이득 변동폭을 상대적으로 작게 하고, 이득을 저하시킬 필요가 있는 경우에는 이득 변동폭을 상대적으로 크게 한다. 그 때문에, 이득 증대 시에 가변 이득 증폭기(10)의 출력 전력 레벨 Pamp의 급증을 어느 정도 억제할 수 있다.

도 4의 (a), 도 4의 (b) 및 도 4의 (c)는 각각 기준 레벨 Pref와 입력 단자(13)로부터 입력된 무선 수신 신호의 전력 레벨(이하, 「입력 전력 레벨」이라 함) Pin과의 차 ΔP1, 가변 이득 증폭기의 이득 G 및 기준 레벨 Pref와 가변 이득 증폭기(10)의 출력 전력 레벨 Pamp와의 차 ΔP2를 나타내고 있다. 이 도 4에서는 수신 신호는 페이딩의 영향을 받고 있고, 그 영향에 기인하는 레벨 변동의 주기와 DSP에서의 전력 평균화 시간이 같은 경우를 상정한다.

구간 1에 있어서 입력 전력 레벨 Pin이 기준 레벨 Pref와 같은 경우, 즉 차 ΔP1이 0㏈인 경우, 다음의 구간 2의 이득 G는 종전의 구간 1의 이득 G와 같은 값 A㏈로 설정된다. 다음의 구간 2에 있어서 입력 전력 레벨 Pin이 4㏈ 증대하였다고 하면, 구간 2의 이득 G는 구간 1과 동일한 A㏈이므로, 구간 2에서의 가변 이득 증폭기(10)의 출력 전력 레벨 Pamp는 구간 1에 비하여 4㏈ 증대한다. 그 결과, 다음의 구간 3에서는 해당 증대폭을 억제하도록 구간 3의 이득 G는 구간 2보다도 상기 증대분만큼 낮은 값, 즉 (A-4)㏈로 설정된다.

다음에, 구간 3에 있어서 입력 전력 레벨 Pin이 기준 레벨 Pref보다도 4㏈ 저하하였다고 하면, 구간 3의 이득 G는 (A-4)㏈이므로 가변 이득 증폭기(10)의 출력 전력 레벨 Pamp는 8㏈ 저하한다. 따라서, 다음의 구간 4에서는 가변 이득 증폭기(10)의 출력 전력 레벨 Pamp를 증대시킬 필요가 있다. 한편, 이 실시 형태 1에서는 이득 증대 방향의 이득 변동폭을 이득 저하 방향의 반으로 하기 때문에, 종전보다도 8㏈ 이득을 증대시키지는 않고, 종전보다도 4㏈ 이득을 증대시키는 데 그친다. 즉, 다음의 구간 4의 이득 G는 A㏈이 된다.

다음에, 구간 4에 있어서 입력 전력 레벨 Pin이 기준 레벨 Pref보다도 4㏈ 증대하였다고 하면, 구간 4의 이득 G는 A㏈이기 때문에, 구간 4의 가변 이득 증폭기(10)의 출력 전력 레벨 Pamp는 기준 레벨 Pref보다도 4㏈ 증대한다. 즉, 이득 변동폭을 8㏈의 경우에 비하여, 가변 이득 증폭기(10)의 출력 전력 레벨 Pamp의 증대를 억제할 수 있다.

이상과 같이 이 실시 형태 1에 따르면, 이득 증대 방향에 대한 이득 변동폭을 이득 저하 방향에 대한 이득 변동폭에 비하여 작게 하고 있다. 따라서, 통신 중에 터널에서 빠져나온 경우와 같이 입력 전력 레벨 Pin이 단계적으로 급증한 경우라도, 가변 이득 증폭기(10)의 출력 전력 레벨 Pamp의 증대폭을 억제할 수 있어 A/D 변환기(11)가 포화하는 것을 방지할 수 있다.

또한, 큰 변동폭으로 이득을 저하할 수 있기 때문에 가령 A/D 변환기(11)가 포화해도 그 상태를 단시간에 해소할 수 있다. 그러므로, 복조를 할 수 없는 시간을 종래보다도 단축할 수 있다. 따라서, 통신 품질의 향상을 도모할 수 있다. 또한, 가변 이득 증폭기(10)의 출력 전력 레벨 Pamp의 증대폭을 억제할 수 있기 때문에, 제어의 안정화를 도모할 수 있다.

도 5는 이 실시 형태 1에서의 자동 이득 제어의 스텝 응답 특성을 나타내는 그래프이다. 이 스텝 응답 특성은 A/D 변환기(11)의 분해능을 7 비트로 하고, 또한 입력 전력 레벨 Pin이 단계적으로 20㏈ 증대한 경우를 상정한 것이다. 또한, 이 스텝 응답 특성은 10msec를 1 주기로 한 제어 횟수를 횡축으로 하고, 가변 이득 증폭기(10)의 출력 전력 레벨 Pamp를 종축으로 하고 있다. 또한, 이 스텝 응답 특성에서는 제1 및 제2 계수 α1, α2를 모두 1로 한 종래 기술과 마찬가지의 예를 기호 「△」로 나타내고, 제1 및 제2 계수 α1, α2를 각각 0.5, 1.0으로 한 이 실시 형태 1의 예를 기호 「○」로 나타내었다. 이 도 5에서 명백하게 한 바와 같이, 이 실시 형태 1의 예에서는, 종래 기술과 마찬가지의 예의 경우에 비하여 반 이하의 시간에서 가변 이득 증폭기(10)의 출력 전력 레벨이 기준 레벨 Pref까지 저하하였다.

또한, 이득 제어 처리를 DSP(12)에 의해 실현하고 있기 때문에, 이득 제어 처리를 복수의 하드웨어로 실현하는 경우와 달리, 신호선 등에 노이즈가 혼입하는 것을 회피할 수 있다. 그 때문에, 이득 제어를 양호하게 행할 수 있다.

또, 상기 설명에서는 복조 처리 및 이득 제어 처리를 하나의 DSP에 의해 소프트적으로 실행하는 경우를 예로 들고 있다. 그러나, 복조 처리 및 이득 제어 처리를 각각 별개의 하드웨어로 실행하도록 해도 되는 것은 물론이다.

도 6은 복조 처리 및 이득 제어 처리를 각각 별개의 하드웨어로 구성한 경우의 복조 장치(4)의 구성을 나타내는 블록도이다. 복조 장치(4)는 가변 이득 증폭기(10), A/D 변환기(11), 복조기(20) 및 자동 이득 제어 회로(21)를 구비하고 있다. 자동 이득 제어 회로(21)는 전력 검출기(22), 감산기(23), 승산기(24), 비교기(25), 스위치(26) 및 적분기(27)를 구비하고 있다.

전력 검출기(22)는 A/D 변환기(11)로부터 출력된 무선 수신 신호의 출력 전력 레벨 Pout를 검출한다. 감산기(23)는 출력 전력 레벨 Pout와 기준 레벨 Pref와의 차분치 ΔPout를 구한다. 승산기(24)는 차분치 ΔPout에 대하여 계수 α를 곱한다. 계수 α는, 스위치(26)에 의해 선택된 제1 계수 α1 및 제2 계수 α2 중 어느 하나이다. 선택 기준은 비교기(25)의 출력이다. 비교기(25)는 차분치 ΔPout의 극성을 검출하는 것으로, 차분치 ΔPout가 마이너스인 경우에는 제1 계수 α1을 선택하도록 스위치(26)를 제어하고, 차분치 ΔPout가 플러스인 경우에는 제2 계수 α2를 선택하도록 스위치(26)를 제어한다. 적분기(27)는 승산 처리 후의 차분치 ΔPout를 적분하여 이득을 구하고, 해당 이득을 가변 이득 증폭기(10)에 제공한다.

이상과 같이 이 구성에 따르면, 이득 제어를 하드웨어적으로 실행하므로, 이득 제어를 신속하게 실행할 수 있다.

실시 형태 2

도 7은 본 발명의 실시 형태 2에 따른 자동 이득 제어 방법이 적용되는 DSP(12)에서의 이득 제어 처리를 설명하기 위한 흐름도이다. 이 도 7의 단계 T1 ∼ T3은, 예를 들면 도 3의 단계 S4 ∼ S8의 치환이다.

상기 실시 형태 1에서는 출력 전력 레벨 Pout와 기준 레벨 Pref와의 차분치 ΔPout에 대하여 제1 계수 α1 및 제2 계수 α2를 곱함으로써 이득 변동폭을 결정한다. 이것에 대하여, 이 실시 형태 2에서는 상기 차분치 ΔPout를 사전에 설정된제한 범위 내로 제한함으로써 이득 변동폭을 결정한다.

보다 상술하면, 실시 형태 2에 따른 DSP(12)는 출력 전력 레벨 Pout와 기준 레벨 Pref와의 차분치 ΔPout를 구하면, 해당 차분치 ΔPout를 제한 범위 내로 제한한다(단계 T1 ∼ T3). 제한 범위는 소정의 상한치 Pmax(예를 들면, Pmax=+3㏈ : 제1 한계치) 이하의 모든 범위로 설정되어 있다. 그래서, DSP(12)는 차분치 ΔPout가 상한치 Pmax보다도 큰 값인지의 여부를 판별한다(단계 T1). 차분치 ΔPout가 상한치 Pmax보다도 크면, DSP(12)는 상한치 Pmax를 차분치 ΔPout로서 다음의 적분 처리에 이용한다(단계 T2). 차분치 ΔPout가 상한치 Pmax 이하이면, DSP(12)는 차분치 ΔPout를 그대로 다음의 적분 처리에 이용한다(단계 T3).

이와 같이, 차분치 ΔPout가 상한치 Pmax보다도 클 때에는 이득의 변동폭을 제한한다. 차분치 ΔPout가 상한치 Pmax보다도 크다는 것은 가변 이득 증폭기(10)의 출력 전력 레벨 Pamp이 기준 레벨 Pref에 비하여 작고, 가변 이득 증폭기(10)의 이득을 증대시킬 필요가 있다는 것이다. 즉, 이득 증대 시에 있어서 이득의 변동폭을 제한하고 있다. 이렇게 함으로써, 가변 이득 증폭기(10)의 출력 전력 레벨 Pamp의 급증을 어느 정도 억제할 수 있다.

도 8은 도 8의 (a), 도 8의 (b) 및 도 8의 (c)는 도 4의 경우와 마찬가지로, 각각 차 ΔP1, 이득 G 및 차 ΔP2이다. 또한, 도 8에서는 페이딩에 기인하는 레벨 변동의 주기와 전력 평균화 시간이 같은 경우를 상정하고 있다.

구간 1에 있어서 입력 전력 레벨 Pin이 기준 레벨 Pref와 같은 경우, 즉 차 ΔP1이 0㏈인 경우, 다음의 구간 2의 이득폭 G는 종전의 구간 1의 이득폭 G와 동일한 A㏈로 설정된다. 다음의 구간 2에 있어서 입력 전력 레벨 Pin이 4㏈ 증대하였다고 하면, 구간 2의 이득 G는 구간 1과 같이 A㏈이기 때문에 구간 2에서의 가변 이득 증폭기(10)의 출력 전력 레벨 Pamp는 구간 1에 비하여 4㏈ 증대한다. 따라서, 다음의 구간 3에서는 해당 증대폭을 억제할 필요가 있다. 이 경우, 이득 저하 방향이기 때문에, 차분치 ΔPout의 제한은 없고, 차분치 ΔPout에 상당하는 (A-4)㏈이 그대로 가변 이득 증폭기의 이득 G로서 설정된다.

다음에, 구간 3에 있어서 입력 전력 레벨 Pin이 기준 레벨 Pref보다도 4㏈ 저하하였다고 하면, 구간 3의 이득 G는 (A-4)㏈이므로, 가변 이득 증폭기의 출력 전력 레벨 Pamp는 8㏈ 저하한다. 따라서, 다음의 구간 4에서는 가변 이득 증폭기의 출력 전력 레벨 Pamp를 증대시킬 필요가 있다. 즉, 이득 증대 방향이기 때문에, 차분치 ΔPout는 상한치 Pmax의 제한을 받는 것을 고려하면, 다음의 구간 4에서의 가변 이득 증폭기(10)의 이득 G는 A-4+3으로 (A-1)㏈이 된다.

다음에, 구간 4에 있어서 입력 전력 레벨 Pin이 기준 레벨 Pref보다도 4㏈ 증대하였다고 하면, 구간 4의 이득 G는 (A-1)㏈이므로, 구간 4의 가변 이득 증폭기(10)의 출력 전력 레벨 Pamp는 기준 레벨 Pref보다도 3㏈ 증대한다. 즉, 이득 변동폭을 8㏈로 하는 경우에 비하여, 가변 이득 증폭기(10)의 출력 전력 레벨 Pamp의 증대를 억제할 수 있다.

이상과 같이 이 실시 형태 2에 따르면, 이득 증대 방향에 대하여 그 크기를 이득 저하 방향에 비하여 작게 제한하고 있기 때문에, 이득 증대 방향에 대한 이득 변동폭을 억제할 수 있다. 따라서, 실시 형태 1과 마찬가지로, 페이딩에 기인하는레벨 변동의 주기와 전력 평균화 시간이 거의 같고 또한 통신 중에 터널에서 빠져나온 경우와 같이 입력 레벨이 단계적으로 급증한 경우라도, 가변 이득 증폭기(10)의 출력 전력 레벨 Pout의 증대폭을 억제할 수 있다.

게다가, 이 실시 형태 2에 따르면, 비교적 복잡한 승산 처리를 행할 필요가 없이 단순한 비교 처리로 완료되기 때문에 처리를 간단하게 할 수 있다.

도 9는 복조 처리 및 이득 제어 처리를 각각 별개의 하드웨어로 구성한 경우의 복조 장치(4)의 구성을 나타내는 블록도이다. 이 복조 장치(4)는 도 6에서의 승산기(24), 비교기(25) 및 스위치(26)를 대신하여, 리미터(30)를 감산기(23)와 적분기(27) 간에 배치한 구성으로 되어 있다. 리미터(30)는 상한치 Pmax를 갖고, 그 이상의 차분치 ΔPout를 상한치 Pmax로 억제하는 기능을 갖고 있다. 이 구성에 따르면, 이득 제어를 하드웨어적으로 실행하기 때문에, 이득 제어를 신속하게 실행할 수 있다.

또한, 상기 설명에서는 상한치 Pmax만을 설정하고 있다. 그러나, 예를 들면 제한 범위의 하한치 Pmin(제2 한계치)을 설정해도 되는 것은 물론이다. 단, 이 경우, 하한치 Pmin의 절대치를 상한치 Pmax의 절대치보다도 큰 값으로 한다. 즉, 하한치 Pmin과 기준 레벨 Pref와의 차를 상한치 Pmax와 기준 레벨 Pref와의 차보다도 크게 한다. 이렇게 함으로써, 이득 증대 방향에 대한 이득 변동폭을 이득 저하 방향에 대한 이득 변동폭보다도 작게 할 수 있다.

도 10은 하한치 Pmin을 설정한 경우에서의 이득 제어 처리의 일부를 나타내는 흐름도이다. 도 10에서의 단계 U1 ∼ U7은 도 3의 단계 S4 ∼ S8의 치환이다.

DSP(12)는 출력 전력 레벨 Pout와 기준 레벨 Pref와의 차분치 ΔPout를 구하면, 해당 차분치 ΔPout의 극성을 판별한다. 구체적으로는, DSP(12)는 차분치 ΔPout가 플러스인지의 여부를 판별한다(단계 U1). 차분치 ΔPout가 플러스이면, 가변 이득 증폭기(10)의 출력 전력 레벨 Pamp가 기준 레벨 Pref보다도 작고, 따라서 가변 이득 증폭기(10)의 이득을 증대시킬 필요가 있으므로, DSP(12)는 차분치 ΔPout의 상한 처리를 실행한다(단계 U2 ∼ U4).

보다 구체적으로는, DSP(12)는 차분치 ΔPout가 상한치 Pmax보다도 큰지의 여부를 판별한다(단계 U2). 차분치 ΔPout가 상한치 Pmax보다도 크면, 이득의 증대폭을 억제하도록 DSP(12)는 차분치 ΔPout가 아니라 상한치 Pmax를 적분 처리에 이용한다(단계 U3). 한편, 차분치 ΔPout가 상한치 Pmax 이하이면, 이득의 증대폭을 억제할 필요가 없기 때문에, DSP(12)는 차분치 ΔPout를 그대로 적분 처리에 이용한다(단계 U4).

단계 U1에 있어서 차분치 ΔPout가 마이너스라고 판별된 경우, 가변 이득 증폭기(10)의 출력 전력 레벨 Pamp가 기준 레벨 Pref보다도 크고, 따라서 가변 이득 증폭기(10)의 이득을 저하시킬 필요가 있으므로 DSP(12)는 차분치 ΔPout의 하한 처리를 실행한다(단계 U5 ∼ U7).

보다 구체적으로는, DSP(12)는 차분치 ΔPout가 하한치 Pmin보다도 작은지의여부를 판별한다(단계 U5). 차분치 ΔPout가 하한치 Pmin보다도 작으면, 이득의 저하 폭을 억제하도록, DSP(12)는 차분치 ΔPout가 아니라 하한치 Pmin을 적분 처리에 제공한다(단계 U6). 한편, 차분치 ΔPout가 하한치 Pmin 이상이면, 이득의 저하 폭을 억제할 필요가 없기 때문에, DSP(12)는 차분치 ΔPout를 그대로 적분 처리에 이용한다(단계 U7).

실시 형태 3

도 11은 본 발명의 실시 형태 3에 따른 자동 이득 제어 방법이 적용되는 DSP에서의 포화시 이득 제어 처리를 설명하기 위한 흐름도이다.

상기 실시 형태 2에서는, 기준 레벨 Pref와 출력 전력 레벨 Pout와의 차분치 ΔPout를 상한치 Pmax 이하로 제한함으로써 이득 변동폭을 제한하고 있다. 그러나, 상기 차분치 ΔPout가 마이너스의 매우 작은 값인 경우, 즉 출력 전력 레벨 Pout가 임의의 임계치 이상인 경우에는 A/D 변환기(11)가 포화하고 있다고 상정된다. 그래서, 이 실시 형태 3에서는 차분치 ΔPout가 소정의 포화값 미만인 경우에는 피드백 제어를 대신하여 피드 포워드 제어를 이용함으로써, A/D 변환기(11)의 포화를 빠르게 해소하는 것으로 하고 있다.

보다 상술하면, DSP(12)는 이 포화시 이득 제어 처리를 도 3, 도 6 또는 도 10에서의 이득 제어 처리의 인터럽트 처리로서 실행한다. 보다 상술하면, DSP(12)는 입력 전력 레벨 Pin을 검출한다(단계 V1). 단, DSP(12)는 해당 입력 전력 레벨 Pin을 구할 때의 다이내믹 범위를 A/D 변환기(11)의 포화가 시작되는 전력 레벨 근방의 제한된 범위로 설정하고 있다. 이렇게 함에 따라, DSP(12)는 A/D 변환기(11)가 포화하고 있는 경우에서의 입력 전력 레벨 Pin을 양호하게 검출할 수 있다.

DSP(12)는 또한 도 3에서의 이득 제어 처리에서 구해진 출력 전력 레벨 Pout와 기준 레벨 Pref와의 차분치 ΔPout에 기초하여, A/D 변환기(11)가 포화하였는지의 여부를 판별한다. 구체적으로는, DSP(12)는 상기 차분치 ΔPout가 포화값 Psat 미만의 작은 값인지의 여부를 판별한다(단계 V2). 포화값 Psat는 A/D 변환기(11)가 포화를 시작하는 출력 전력 레벨 Pout의 값과 기준 레벨 Pref와의 차에 상당하는 것이다.

상기 차분치 ΔPout가 포화값 Psat 미만의 작은 값인 경우, A/D 변환기(11)는 포화하고 있다고 생각되므로, DSP(12)는 도 3의 단계 S4에서의 승산 처리 또는 도 7의 단계 T1 혹은 도 10의 단계 U1에서의 제한 처리 이후의 이득 제어 처리를 강제 종료함과 함께, 기준 레벨 Pref 및 입력 전력 레벨 Pin에 기초하여 이득 변동폭을 구한다(단계 V3). 구체적으로는, DSP(12)는 기준값 Pref로부터 입력 전력 레벨 Pin을 감산한 값 (Pref-Pin)㏈을 이득 변동폭으로서 구한다.

DSP(12)는 상기 구해진 이득 변동폭을 가변 이득 증폭기(10)에 제공한다(단계 V4). 이렇게 함으로써, 가변 이득 증폭기(10)에서는 입력 전력 레벨 Pin으로부터 해당 입력 전력 레벨 Pin과 기준 레벨 Pref와의 차를 감산하기 때문에, 가변 이득 증폭기(10)의 출력 전력 레벨은 기준 레벨 Pref와 같아진다. 또, DSP(12)는 상기 단계 V3에서 구해진 이득 변동폭을 다음의 이득 제어 처리에서의 적분치로서 보유해 둔다.

한편, 상기 차분치 ΔPout가 포화값 Psat 이상의 값인 경우, A/D 변환기(11)는 포화하지 않는다고 생각되므로, DSP(12)는 통상대로 도 3의 단계 S4에서의 승산 처리 또는 도 7의 단계 T1 혹은 도 10의 단계 U1에서의 제한 처리 이후의 처리를 실행한다.

이상과 같이 이 실시 형태 3에 따르면, A/D 변환기(11)가 포화한 경우에는 기준 레벨 Pref로부터 이득 제어 전의 입력 전력 레벨 Pin을 뺀 값을 이득 변동폭으로 하고 있다. 따라서, A/D 변환기(11)가 포화해도 조금씩밖에 이득을 저하할 수 없는 실시 형태 1 등과는 달리, A/D 변환기(11)가 포화했을 때에는 가변 이득 증폭기(10)의 출력 전력 레벨 Pamp를 기준 레벨 Pref까지 신속하게 저하시킬 수 있다. 따라서, 실시 형태 1 등보다도 A/D 변환기(11)의 포화를 한층 빠르게 해제할 수 있다.

또, 상기 설명에서는 복조 처리 및 이득 제어 처리를 하나의 DSP(12)에 의해 소프트적으로 실행하는 경우를 예로 들고 있다. 그러나, 복조 처리 및 이득 제어 처리를 각각 별개의 하드웨어로 실행하도록 해도 되는 것은 물론이다.

도 12는 복조 처리 및 이득 제어 처리를 각각 별개의 하드웨어로 구성한 경우의 복조 장치(4)의 구성을 나타내는 블록도이다. 이 복조 장치(4)는 도 9의 구성 외에, 입력 전력 검출기(40) 및 이득 계산기(41)를 구비하고 있다. 입력 전력 검출기(40)는 가변 이득 증폭기(10)에 입력되는 무선 수신 신호의 입력 전력 레벨 Pin을 검출하는 것으로, 검출된 입력 전력 레벨 Pin을 이득 계산기(41)에 제공한다.

이득 계산기(41)는 감산기(23)로부터 출력되는 차분치 ΔPout 및 입력 전력검출기(40)로부터 출력되는 입력 전력 레벨 Pin을 입력으로 하고, 계산한 결과인 이득 변동폭을 적분기(27)의 출력으로서 적분기(27)로 설정하는 것이다. 더욱 구체적으로는, 이득 계산기(41)는 차분치 ΔPout가 포화값 Psat 미만의 작은 값인지의 여부를 판별하고, 작은 값이면 기준 레벨 Pref로부터 입력 전력 레벨 Pin을 감산함으로써 이득 변동폭을 구한다. 이 구성에 따르면, 이득 제어를 하드웨어적으로 실행하기 때문에 이득 제어를 신속하게 실행할 수 있다.

실시 형태 4

도 13은 본 발명의 실시 형태 4에 따른 자동 이득 제어 방법이 적용되는 DSP에서의 포화시 이득 제어 처리를 설명하기 위한 흐름도이다.

상기 실시 형태 3에서는, 출력 전력 레벨 Pout와 기준 레벨 Pref와의 차분치 ΔPout에 기초하여 A/D 변환기(11)가 포화하였는지의 여부를 판단하고 있다. 이에 대하여, 이 실시 형태 4에서는 A/D 변환기(11)의 출력으로부터 A/D 변환기(11)가 포화하였는지의 여부를 직접 판단한다.

보다 상술하면, DSP(12)는 입력 전력 레벨 Pin을 검출한다(단계 W1). 또한, DSP(12)는 A/D 변환기(11)로부터 출력되는 무선 수신 신호의 값이 A/D 변환기(11)의 최대 출력값인지의 여부를 판별한다(단계 W2). 최대 출력치는, 예를 들면 8 비트의 A/D 변환기(11)인 경우, +127이다.

상기 무선 수신 신호의 값이 최대 출력치인 경우, A/D 변환기(11)가 포화하고 있다고 생각되므로, DSP(12)는 상기 실시 형태 3과 마찬가지로, 도 3의 단계 S4에서의 승산 처리 또는 도 7의 단계 T1 혹은 도 10의 단계 U1에서의 제한 처리 이후의 이득 제어 처리를 강제 종료한다. 또한, DSP(12)는 기준 레벨 Pref 및 입력 전력 레벨 Pin에 기초하여 이득 변동폭을 구하고(단계 W3), 이 구해진 이득 변동폭을 가변 이득 증폭기(10)에 제공한다(단계 W4).

한편, A/D 변환기(11)로부터 출력되는 무선 수신 신호의 값이 상기 최대 출력값이 아니면, A/D 변환기(11)는 포화하지 않는다고 생각되므로, DSP(12)는 통상대로, 도 4의 단계 S4에서의 승산 처리 또는 도 7의 단계 T1 혹은 도 10의 단계 U1에서의 제한 처리 이후의 처리를 실행한다.

이상과 같이 본 실시 형태 4에 따르면, A/D 변환기(11)가 포화한 경우에는 이득 제어 전의 입력 전력 레벨 Pin에 기초하여 이득 변동폭을 결정하므로, 가변 이득 증폭기(10)의 출력 전력 레벨 Pamp를 기준 레벨 Pref까지 신속하게 저하시킬 수 있다. 따라서, A/D 변환기(11)의 포화를 빠르게 해제할 수 있다.

도 14는 복조 처리 및 이득 제어 처리를 각각 별개의 하드웨어로 구성한 경우의 복조 장치(4)의 구성을 나타내는 블록도이다. 이 복조 장치는 도 9의 구성 외에, 입력 전력 검출기(40) 및 이득 계산기(50) 및 포화 검출기(51)를 구비하고 있다. 포화 검출기(51)는 A/D 변환기(11)로부터 출력되는 무선 수신 신호에 기초하여 A/D 변환기(11)가 포화하였는지의 여부를 검출하는 것이다. 포화를 검출하면, 포화 검출기(51)는 이득 계산기(50)에 그 취지를 통지한다. 따라서, 이득 계산기(50)는 상기 실시 형태 3과 달리 포화 검출 기능을 구비하는 것은 아니고, 포화 검출이 통지된 경우에, 기준 레벨 Pref 및 입력 전력 레벨 Pin에 기초하여 이득 변동폭을 계산하는 것이다. 이 구성에 따르면, 이득 제어를 하드웨어적으로 실행하므로 이득 제어를 신속하게 실행할 수 있다.

또한, 상기 설명에서는 A/D 변환기(11)의 포화를 A/D 변환기(11)의 출력에 기초하여 판단하고 있다. 그러나, 예를 들면 A/D 변환기(11)로의 입력에 기초하여 A/D 변환기(11)의 포화를 검출하도록 해도 되는 것은 물론이다. 보다 상술하면, 이 구성에 따른 이득 계산기(50)는 A/D 변환기(11)에 입력되는 무선 수신 신호가 A/D 변환기(11)의 다이내믹 범위의 상한치에 도달하였는지의 여부에 기초하여 A/D 변환기(11)가 포화하였는지의 여부를 판단한다. 예를 들면, 다이내믹 범위가 -5V ∼ +5V라고 하면, 수신 신호가 +5V이면 A/D 변환기(11)가 포화하였다고 판단한다.

다른 실시 형태

본 발명의 실시 형태의 설명은 이상과 같지만, 본 발명은 상술한 실시 형태에 한정되지는 않는다. 예를 들면, 상기 실시 형태에서는 본 발명을 이동국(1)에 적용하는 경우를 예로 들어 설명하고 있다. 그러나, 본 발명은, 예를 들면 기지국(2)에 대해서도 용이하게 적용할 수 있다.

이상, 본 발명에 따르면, 전력 레벨이 기준 레벨보다도 작은 경우에 전력 레벨이 기준 레벨보다도 큰 경우의 변동폭보다도 작은 변동폭에 기초하여 가변 이득 증폭기의 이득을 제어한다. 따라서, 페이딩에 기인하는 레벨 변동의 주기와 전력평균화 시간이 거의 같고 또한 통신 중에 터널에서 빠져나온 경우와 같이 입력 레벨이 단계적으로 급증한 경우에도, 가변 이득 증폭기의 출력 전력 레벨의 증대폭을 억제할 수 있다. 그 때문에, 가령 A/D 변환기가 포화해도 그 상태를 빠르게 해소할 수 있다. 또한, 가변 이득 증폭기의 출력 전력 레벨의 증대폭을 억제할 수 있기 때문에 제어의 안정화를 도모할 수 있다.

Claims

가변 이득 증폭기에 의해 증폭된 후 A/D 변환기에 의해 디지털화된 무선 수신 신호의 전력 레벨과 소정의 기준 레벨과의 차에 기초하여 상기 가변 이득 증폭기의 이득을 자동 제어하는 방법에 있어서,

상기 전력 레벨이 상기 기준 레벨보다도 작은 경우, 상기 전력 레벨이 상기 기준 레벨보다도 큰 경우에서의 변동폭보다도 작은 변동폭에 기초하여 상기 가변 이득 증폭기의 이득을 제어하는 자동 이득 제어 방법.
가변 이득 증폭기에 의해 증폭된 후 A/D 변환기에 의해 디지털화된 무선 수신 신호의 전력 레벨과 소정의 기준 레벨과의 차에 기초하여 상기 가변 이득 증폭기의 이득을 자동 제어하는 방법에 있어서,

상기 가변 이득 증폭기로부터 출력된 무선 수신 신호의 전력 레벨을 검출하는 단계와,

검출된 전력 레벨과 소정의 기준 레벨과의 차를 구하는 단계와,

상기 구해진 차가 전력 레벨이 기준 레벨보다도 큰 것을 나타내고 있는 경우, 상기 차에 기초하여 제1 이득 변동폭을 구하는 단계와,

상기 구해진 차가 전력 레벨이 기준 레벨보다도 작은 것을 나타내고 있는 경우, 상기 차에 기초하여 상기 제1 이득 변동폭보다도 작은 제2 이득 변동폭을 구하는 단계와,

상기 제1 이득 변동폭 또는 제2 이득 변동폭에 기초하여 상기 가변 이득 증폭기의 이득을 제어하는 단계를 포함하는 자동 이득 제어 방법.
제2항에 있어서,

제1 이득 변동폭을 구하는 단계는 소정의 제1 계수를 상기 차에 곱함으로써 상기 제1 이득 변동폭을 구하는 것이고,

제2 이득 변동폭을 구하는 단계는 상기 제1 계수보다도 작은 제2 계수를 상기 차에 곱함으로써 상기 제2 이득 변동폭을 구하는 것인 자동 이득 제어 방법.
제2항에 있어서,

제1 이득 변동폭을 구하는 단계는 상기 차의 크기를 소정의 제1 한계치 이하로 제한함으로써 상기 제1 이득 변동폭을 구하는 것이고,

제2 이득 변동폭을 구하는 단계는 상기 차의 크기를 상기 제1 한계치보다도 작은 크기의 제2 한계치 내로 제한함으로써 상기 제2 이득 변동폭을 구하는 것인 자동 이득 제어 방법.
제1항 내지 제4항 중 어느 한 항에 있어서,

상기 가변 이득 증폭기에 입력하기 전의 무선 수신 신호의 전력 레벨인 입력 전력 레벨을 검출하는 단계와,

상기 A/D 변환기가 포화하였는지의 여부를 검출하는 단계와,

상기 A/D 변환기가 포화하였다고 검출된 경우에, 상기 제1 이득 변동폭 및 제2 이득 변동폭을 구하는 단계의 실행을 금지함과 함께, 상기 기준 레벨로부터 입력 전력 레벨을 뺀 값을 이득 변동폭으로서 구하는 단계와,

상기 구해진 이득 변동폭에 기초하여 상기 가변 이득 증폭기의 이득을 조정하는 단계를 포함하는 자동 이득 제어 방법.
제5항에 있어서,

A/D 변환기가 포화하였는지의 여부를 검출하는 단계는 상기 A/D 변환기의 출력 또는 입력이 소정의 최대치인 경우에 A/D 변환기가 포화된 것으로 검출하는 자동 이득 제어 방법.
가변 이득 증폭기 및 A/D 변환기에 접속 가능한 접속 단자를 각각 구비하고, 상기 A/D 변환기로부터 상기 접속 단자를 통해 입력된 무선 수신 신호의 전력 레벨과 소정의 기준 레벨과의 차에 기초하여 상기 접속 단자를 통해 상기 가변 이득 증폭기의 이득을 자동 제어하는 자동 이득 제어용 프로세서에 있어서,

상기 전력 레벨이 상기 기준 레벨보다도 작은 경우, 상기 전력 레벨이 상기 기준 레벨보다도 큰 경우에서의 변동폭보다도 작은 변동폭에 기초하여, 상기 가변 이득 증폭기의 이득을 제어하도록 한 자동 이득 제어용 프로세서.
무선 수신 신호를 증폭하는 가변 이득 증폭기와,

상기 가변 이득 증폭기에 의해 증폭된 후의 무선 수신 신호를 디지털화하여 출력하는 A/D 변환기와,

상기 A/D 변환기로부터 출력된 무선 수신 신호를 복조하는 단계, 및 상기 A/D 변환기로부터 출력된 무선 수신 신호의 전력 레벨이 소정의 기준 레벨보다도 작은 경우, 상기 전력 레벨이 상기 기준 레벨보다도 큰 경우에서의 변동폭보다도 작은 변동폭에 기초하여, 상기 가변 이득 증폭기의 이득을 제어하는 단계를 실행하는 자동 이득 제어용 프로세서를 포함하는 복조 장치.