JPH11340766A - 振幅制限回路 - Google Patents

Abstract

(57)【要約】 【課題】 リミッタバランス特性が良好でＩＣ化にも好
適であり、電子機器の小型化と製造効率の向上とに寄与
するリミッタ回路を提供する。 【解決手段】 ２個のトランジスタＴ101 、Ｔ102 のエ
ミッタを互いに接続し、この共通接続したエミッタと接
地間に電流源を構成するトランジスタＴ103 、抵抗Ｒ10
4 を設ける。この電流源は出力制御端子３から入力され
る電位によって出力端子２から出力される信号の振幅の
大きさが制御される。トランジスタＴ101のコレクタか
らの信号を抵抗Ｒ102 と抵抗Ｒ103 で分割すると共に、
分割した信号をトランジスタＴ101 のベースに印加して
負帰還をかけ、さらに、トランジスタＴ102 のコレクタ
からの信号を抵抗Ｒ106 と抵抗Ｒ107 で分割し、分割し
た信号から直流成分を抽出し、トランジスタＴ102 のベ
ースに印加して負帰還をかけ、振幅制限をする。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は信号の振幅を制限す
る振幅制限回路であって、特に偶数次歪みの小さな振幅
制限回路に関する。

【０００２】

【従来の技術】従来の振幅制限回路（以下、「リミッタ
回路」と記す）に関し、バイポーラ型のトランジスタを
用いて構成したものについて説明する。尚、電界効果型
のトランジスタを用いて構成したものについても同様で
ある。

【０００３】リミッタ回路は、２個のトランジスタの各
エミッタを互いに接続し、入力側のトランジスタのベー
スから信号を入力し、出力側のトランジスタのコレクタ
からリミッタがかけられた信号を出力する形式のものが
一般的である。入力の信号は各トランジスタが互いに活
性領域で動作する範囲でのみコレクタに出力され、どち
らか一方のトランジスタが飽和状態（カットオフ状態）
となる範囲では入力信号が変化しても出力には変化が伝
達されない。従って入力振幅がトランジスタの活性領域
の範囲よりも大きい場合には、出力は変化することな
く、振幅制限（リミッタ）がかかることになる。

【０００４】しかしながら、このリミッタ回路では、活
性領域における各トランジスタのベース・エミッタ間の
電圧（Ｖbe）のバラツキによりリミッタ特性が影響され
る。つまり、それぞれのトランジスタのベースに全く同
じ直流電圧が印加され、そこに信号（例えば正弦波）が
入力されても、互いのＶbeにバラツキがあれば、出力信
号は正確なリミッタがかからない。

【０００５】理想的なリミッタとは入力に単一周波数の
歪みのない正弦波が入力されたとき、出力にその偶数次
の高調波が発生しないものである。そしてそれを実現さ
せるためには入力される正弦波のセンターレベルにおい
て、エミッタに接続された電流源から全く均等な電流が
２個のトランジスタに流れる必要があり、且つ、トラン
ジスタの持つ諸特性が同一である必要がある。この状態
において入力信号のセンターレベルを中心として各トラ
ンジスタが対称的に動作し、理想的なリミッタ動作が行
われることになる。

【０００６】従来のリミッタ回路は、この対称性、即ち
リミッタバランスを向上させるため、リミッタの持つ利
得、即ちリミッタゲインをなるべく高く設定し、負帰還
を十分にかけることで対処していた。このために、上述
したトランジスタのエミッタ結合モデルを数段直列に接
続し、その出力をリミッタ出力とする一方で、この出力
を平滑し、直流電圧を抽出した後、入力段トランジスタ
のベースに印加して負帰還をかけていた。

【０００７】上述した構成のリミッタ回路で、その出力
に偶数次の歪みが生じた場合、この出力を平滑した直流
電圧は上昇または降下し、歪みが大きいほどその上昇、
降下電圧も大きくなる。よって偶数次の歪みの大小を、
出力信号を平滑した直流電圧の高低に変換して、その結
果を入力段に負帰還することによって、出力の偶数次歪
みを抑えるものである。

【０００８】この方法では比較的良好なリミッタバラン
スを得ることができるが、エミッタ結合したトランジス
タ対を数段使用しなければならないため、回路規模が大
きくなる。また、規模の大きな回路を個別部品で構成す
るとコストアップが避けられず、また、実装時の占有基
板面積も大きくなるという問題があった。一方、ＩＣ化
すれば良好な特性のリミッタ回路を構成できるが、この
個別のＩＣを用いることによるコストアップと、実装時
に必要な基板面積が大きくなるという問題があった。

【０００９】つぎに、このＩＣ化する場合のリミッタ回
路の例について図４を参照して説明する。同図に示すよ
うに、トランジスタＴ401 とトランジスタＴ402 、トラ
ンジスタＴ405 とトランジスタＴ406 、トランジスタＴ
409 とトランジスタＴ410 の組による３段のリミッタ回
路を直列接続した例である。入力端子１から入力した信
号は上記３段のリミッタ回路を経由した後、トランジス
タＴ411 のエミッタフォロワ回路から出力されるが、一
方でこの出力は抵抗Ｒ408 を経由してトランジスタＴ40
2 のベースに負帰還されている。このとき、トランジス
タＴ402 のベースと接地間に容量Ｃ402 が挿入されてい
て、出力信号を直流電圧に変換している。

【００１０】この場合、図４から分かるように回路規模
は大きく、また、容量Ｃ402 はピンを設けて外付けにす
る場合が一般的であり、実装工数と実装面積が増大し、
コスト高になるものであった。

【００１１】また、少ない部品点数で良好なリミッタバ
ランスを実現する方法として、従来のトランジスタのベ
ースに印加する直流バイアス電流を調整して、偶数次歪
みを最小にする方法がある。しかしこの調整には比較的
時間を要し、リミッタ回路を使用する製品の製造効率を
低下させる１つの要因となっていた。

【００１２】

【発明が解決しようとする課題】従って本発明は、リミ
ッタバランス特性が良好であって、ＩＣ化にも好適であ
り、また、これを用いた製品の小型化と製造効率の向上
とに寄与するリミッタ回路の提供を目的とする。

【００１３】

【課題を解決するための手段】本発明は上記課題に鑑み
なされたものであって、入力信号の振幅を所望のレベル
に制限し出力する、バイポーラ型のトランジスタを用い
た振幅制限回路において、２個のトランジスタのエミッ
タを互いに接続すると共に、共通接続したエミッタと接
地間に電流源を設け、２個のトランジスタのうち、入力
側のトランジスタのコレクタからの信号を抵抗分割する
と共に、分割した信号をトランジスタのベースに印加し
て負帰還をかけ、さらに、２個のトランジスタのうち、
出力側のトランジスタのコレクタからの信号を抵抗分割
すると共に、分割した信号から直流成分を抽出し、トラ
ンジスタのベースに印加して負帰還をかける振幅制限回
路を構成する。

【００１４】また、上記バイポーラ型のトランジスタを
用いた振幅制限回路の入力側のトランジスタのコレクタ
と接地間に容量を設ける。

【００１５】また、上記バイポーラ型のトランジスタを
用いた振幅制限回路の出力側のトランジスタのコレクタ
と電源間に接続される抵抗は２つの抵抗を直列接続して
構成し、且つ、出力信号は２つの抵抗の接続部から導出
する構成にする。

【００１６】また、上記バイポーラ型のトランジスタを
用いた振幅制限回路の電流源の出力電流の大きさは外部
入力により制御可能である構成にする。

【００１７】さらに、上記バイポーラ型のトランジスタ
を用いた振幅制限回路の２個のトランジスタに接続され
る、負帰還信号を形成するための抵抗の値は、同一部位
に用いられるそれぞれの抵抗において同一である構成に
する。

【００１８】入力信号の振幅を所望のレベルに制限し出
力する、電界効果型のトランジスタを用いた振幅制限回
路において、２個のトランジスタのソースを互いに接続
すると共に、共通接続したソースと接地間に電流源を設
け、２個のトランジスタのうち、入力側のトランジスタ
のドレインからの信号を抵抗分割すると共に、分割した
信号をトランジスタのゲートに印加して負帰還をかけ、
さらに、２個のトランジスタのうち、出力側のトランジ
スタのドレインからの信号を抵抗分割すると共に、分割
した信号から直流成分を抽出し、トランジスタのゲート
に印加して負帰還をかける振幅制限回路を構成する。

【００１９】また、上記電界効果型のトランジスタを用
いた振幅制限回路の入力側のトランジスタのドレインと
接地間に容量を設ける。

【００２０】また、上記電界効果型のトランジスタを用
いた振幅制限回路の出力側のトランジスタのドレインと
電源間に接続される抵抗は２つの抵抗を直列接続して構
成し、且つ、出力信号は２つの抵抗の接続部から導出す
る構成にする。

【００２１】また、上記電界効果型のトランジスタを用
いた振幅制限回路の電流源の出力電流の大きさは外部入
力により制御可能である構成にする。

【００２２】さらに、上記電界効果型のトランジスタを
用いた振幅制限回路の２個のトランジスタに接続され
る、負帰還信号を形成するための抵抗の値は、同一部位
に用いられるそれぞれの抵抗において同一である構成に
して上記課題を解決する。

【００２３】上述した本発明のリミッタ回路の構成によ
ると、回路規模が小さくＩＣ化に好適であり、またリミ
ッタバランス特性に優れ、さらに偶数次歪みの調整が容
易に行える。

【００２４】

【発明の実施の形態】本発明はリミッタ回路に関し、回
路規模が小さくＩＣ化に好適であり、またリミッタバラ
ンス特性に優れ、さらに偶数次歪みの調整が容易な回路
構成に関するものである。その回路構成は、２個のトラ
ンジスタのエミッタを互いに接続し、その接続したエミ
ッタと接地間に電流源を設け、２個のトランジスタのう
ち、入力側のトランジスタのコレクタからの信号を抵抗
分割してベースに印加して負帰還をかけ、一方、出力側
のトランジスタのコレクタからの信号も抵抗分割し、そ
の分割した信号から直流成分を抽出してトランジスタの
ベースに印加し、負帰還をかけていることを特徴として
いる。さらに、電流源電流は外部から制御可能とし、ま
た、２個のトランジスタに接続される、負帰還信号を形
成するための、対応するそれぞれの抵抗値を同一にし
て、リミッタバランス特性を向上させるものである。

【００２５】尚、上述したリミッタ回路はバイポーラ型
のトランジスタを用いた場合であって、電界効果型のト
ランジスタを用いても同様に構成することができる。

【００２６】つぎに、本発明の実施例について図１ない
し図３を参照して説明する。図１は本発明に係わるリミ
ッタ回路の第１の実施例であり、図２は第２の実施例で
あり、また、図３は第３の実施例である。尚、以下にお
いてトランジスタとしてバイポーラ型を用いて説明す
る。

【００２７】＜第１の実施例＞第１の実施例は図１に示
すように、入力端子１から入力された信号は容量Ｃ101
で直流成分がカットされた後、トランジスタＴ101 のベ
ースに入力される。トランジスタＴ101 とトランジスタ
Ｔ102 とはエミッタが共通に接続されている。ここで、
トランジスタＴ101 のエミッタ電位（Ｖt1e ）がトラン
ジスタＴ102 のエミッタ電位（Ｖt2e ）に対して（１）
式の状態にあるとき、電流源から供給されるトランジス
タＴ103 のコレクタの電流は、トランジスタＴ101 、Ｔ
102 に対して（２）式に示される割合になり、トランジ
スタＴ101 、Ｔ102 はともに活性領域で動作しているこ
とになる。

【００２８】 Ｖt1e ＝（Ｖb1−Ｖbe1 ）, Ｖt2e ＝（Ｖb2−Ｖbe2 ） （１） ｜Ｖbe1 −Ｖbe2 ｜≦２ｋＴ／ｑ， ｋＴ／ｑ≒２６（ｍＶ） （２） 但し、Ｖb1：トランジスタＴ101 のベース電位 Ｖb2：トランジスタＴ102 のベース電位 Ｖbe1 ：トランジスタＴ101 のベース・エミッタ間電位 Ｖbe2 ：トランジスタＴ102 のベース・エミッタ間電位 ｋ：ボルツマン定数 Ｔ：絶対温度（ここでは３００Ｋとする） ｑ：電子電荷 である。

【００２９】ここで、Ｖt1e ＝Ｖt2e であるとき、トラ
ンジスタＴ103 により供給される電流は、トランジスタ
Ｔ101 とトランジスタＴ102 に均等に流れるが、（２）
式の範囲を越えると、トランジスタＴ101 とトランジス
タＴ102 とのいずれか一方にのみ流れることになる。即
ち、（２）式の範囲を越えた場合であって、Ｖb1＞Ｖb2
の場合、トランジスタＴ101 にのみ流れ、一方、Ｖb1＜
Ｖb2の場合、トランジスタＴ102 に流れることになる。

【００３０】上述したように、Ｖbe1 とＶbe2 との差の
絶対値が２×２６（ｍＶ）＝５２（ｍＶ）以上になる
と、ベース電位の高い方のトランジスタのみに電流が流
れるわけであるから、入力信号の振幅が５２（ｍＶpp）
以上の場合はトランジスタＴ101 とトランジスタＴ102
のコレクタにはその振幅は伝達されない。従って、これ
らトランジスタＴ101 、Ｔ102 のコレクタ信号を出力と
して取り出すことで、入力信号に振幅制限をかけて出力
させるリミッタ回路を構成することができる。

【００３１】このときの出力端子２の信号振幅はトラン
ジスタＴ103 の電流源電流と、トランジスタＴ101 の抵
抗Ｒ101 、あるいはトランジスタＴ102 の抵抗Ｒ105 に
よって決定される。図１に示す場合、出力端子２の信号
振幅Ｖout は（３）式で示されるものとなる。 Ｖout ≒Ｒ5 ×ｉ （３） 但し、Ｒ5 ：抵抗Ｒ105 の抵抗値（Ω） ｉ：電流源の電流値（Ａ） である。

【００３２】つぎに、トランジスタＴ101 の動作につい
て説明する。トランジスタＴ101 のコレクタ側にも
（３）式と同様に、Ｒ1 ×ｉ（但し、Ｒ1 は抵抗Ｒ101
の抵抗値）のリミッタのかかった信号が発生するが、こ
の信号は抵抗Ｒ102 、抵抗Ｒ103で分割され、トランジ
スタＴ101 のベースに印加されて負帰還を行っている。
即ち、トランジスタＴ101 のコレクタの信号振幅をＶct
1 とすると、ベースへの帰還量Ｖfbt1は Ｖfbt1＝Ｖct1 ×Ｒ3 ／（Ｒ2 ＋Ｒ3 ） （４） となり、その極性は入力に対して反転している。 但し、Ｒ2 ：抵抗Ｒ102 抵抗値（Ω） Ｒ3 ：抵抗Ｒ103 抵抗値（Ω） である。

【００３３】ここで、抵抗Ｒ101 に対して抵抗Ｒ102 、
抵抗Ｒ103 の抵抗値を十分大きくとることで、トランジ
スタＴ101 の負荷としては抵抗Ｒ101 が支配的になり、
コレクタの振幅は抵抗Ｒ101 にのみ支配的となる。

【００３４】上述したように、トランジスタＴ101 のコ
レクタからベースに対し負帰還をかけることによってコ
レクタの歪みを低減させることができる。即ち、「コレ
クタ信号歪み」は「トランジスタＴ101 に流れる電流の
歪み」であって、「トランジスタＴ101 、Ｔ102 に対称
的に電流が流れない」という関係であるため、トランジ
スタＴ101 のコレクタの歪みを低減させることによって
トランジスタＴ101 、Ｔ102 に流れる電流の歪みを低減
することが可能となり、従ってコレクタの歪みが低減す
る。

【００３５】一方、トランジスタＴ102 もトランジスタ
Ｔ101 と同様に、そのコレクタにはＲ5 ×ｉという振幅
でリミッタのかかった信号が発生する。その極性はトラ
ンジスタＴ101 のコレクタとは反対である。このコレク
タ出力が後段のトランジスタＴ104 のエミッタフォロワ
回路により出力端子２に出力される。また、トランジス
タＴ101 と同様にトランジスタＴ102 のベースにもコレ
クタから負帰還がかけられている。その帰還量はコレク
タ信号振幅をＶct2 、ベース帰還量をＶfbt2とすると Ｖfbt2＝Ｖct2 ×Ｒ7 ／（Ｒ6 ＋Ｒ7 ） （５） となる。 但し、Ｒ6 ：抵抗Ｒ106 抵抗値（Ω） Ｒ7 ：抵抗Ｒ107 抵抗値（Ω） であって、容量Ｃ102 により高周波成分が除去された所
定周波数以下の周波数成分を含む直流信号がトランジス
タＴ102 のベースに印加される。

【００３６】ここで、コレクタに偶数次歪みが存在する
場合、ベースに印加される直流電圧はその歪み量に応じ
て上下することになる。即ち、トランジスタＴ102 のコ
レクタの信号波形において、Ｈｉｇｈ期間がＬｏｗ期間
よりも長い歪みの場合、ベース印加電圧は歪みがない場
合よりも高くなる。このようにトランジスタＴ102 のベ
ース電位が上昇するため電流源の電流はトランジスタＴ
102 側に流れやすくなり、この結果、トランジスタＴ10
2 側にすべての電流が流れる時間が増えてトランジスタ
Ｔ102 のコレクタの信号波形はＬｏｗ期間がのび、Ｈｉ
ｇｈ期間と等しくなるように制御されて、偶数次歪みが
低減される。

【００３７】一方、トランジスタＴ102 のコレクタの信
号波形において、Ｈｉｇｈ期間がＬｏｗ期間よりも短い
歪みの場合、ベース印加電圧は歪みがない場合よりも低
くなる。このようにトランジスタＴ102 のベース電位が
降下するため電流源の電流はトランジスタＴ101 側に流
れやすくなり、この結果、トランジスタＴ102 側にすべ
ての電流が流れる時間が減少し、トランジスタＴ102 の
コレクタの信号波形はＨｉｇｈ期間がのび、Ｌｏｗ期間
と等しくなるように制御されて、偶数次歪みが低減され
る。

【００３８】従って、上述したようにしてトランジスタ
Ｔ102 の偶数次歪みを抑えるようにコレクタからベース
に負帰還が形成される。尚、奇数次の歪みがトランジス
タＴ102 のコレクタに存在する場合は、波形のＨｉｇｈ
期間、Ｌｏｗ期間は等しいため、ベース電圧には反映さ
れず、帰還制御の対象とはならない。

【００３９】また、トランジスタＴ102 において、負帰
還をより多くかけるほどトランジスタＴ102 のコレクタ
の偶数次歪みは良好となるため、コレクタの振幅をでき
るだけ大きくとり、（５）式に示すコレクタからベース
への、抵抗Ｒ106 と抵抗Ｒ107 とで形成される減衰量を
できるだけ少なくすることが望ましい。

【００４０】さらに、トランジスタＴ101 に関係する抵
抗とトランジスタＴ102 に関係する抵抗とは対称的にす
ることが望ましい。即ち、Ｒ1 ＝Ｒ5 、Ｒ2 ＝Ｒ6 、Ｒ
3 ＝Ｒ7 である。加えて、トランジスタＴ101 とトラン
ジスタＴ102 を同一規格のものにすることで、トランジ
スタＴ101 とトランジスタＴ102 の動作も対称的とな
り、出力の偶数次歪みを低減することができる。

【００４１】また、トランジスタはhfe 等のパラメータ
は一般的にばらつくことが多いが、上述したように負帰
還量を適正に設定することでリミッタバランス調整を行
うことなく偶数次歪みを抑えることが可能である。

【００４２】また、容量Ｃ103 、ダイオードＤ101 、抵
抗Ｒ108 、抵抗Ｒ109 および出力制御端子３で構成され
る回路は、出力端子２からの出力レベルを可変させるた
めのものである。出力制御端子３には直流電圧が印加さ
れ、例えばこの電圧を上昇させるとトランジスタＴ103
のコレクタ電流ｉが増加し、抵抗Ｒ105 の電圧降下によ
って生じる出力信号の振幅を大きくでき、一方、降下さ
せると出力信号の振幅を小さくできる。

【００４３】＜第２の実施例＞つぎに、第２の実施例に
ついて説明する。本実施例は帰還量を上げつつ出力レベ
ルを抑える場合の例であって、図２に示すように、第１
の実施例においてトランジスタＴ101 のコレクタと抵抗
Ｒ101 との間に抵抗Ｒ211 を挿入し、また、トランジス
タＴ102 のコレクタと抵抗Ｒ105 との間に抵抗Ｒ212 を
挿入し、さらに、トランジスタＴ104 のベースと、抵抗
Ｒ105 と抵抗Ｒ212 との接続点とが接続されて負帰還さ
れた構成となっている。その他の構成は第１の実施例と
同一である。

【００４４】上述した構成でトランジスタＴ101 とトラ
ンジスタＴ102 のコレクタの信号振幅をそれぞれ、Ｖ10
1 、Ｖ102 とすると、 Ｖ101 ＝（Ｒ1 ＋Ｒ11）×ｉ、 Ｖ102 ＝（Ｒ5 ＋Ｒ12）×ｉ （６） となる。 但し、Ｒ1 ：抵抗Ｒ101 の抵抗値（Ω） Ｒ5 ：抵抗Ｒ105 の抵抗値（Ω） Ｒ11：抵抗Ｒ211 の抵抗値（Ω） Ｒ12：抵抗Ｒ212 の抵抗値（Ω） ｉ：電流源の電流値（Ａ） である。

【００４５】この結果、抵抗Ｒ211 と抵抗Ｒ212 が付加
されたことによる振幅の増加のため、トランジスタＴ10
1 、Ｔ102 のベースへの帰還量は増える。しかしなが
ら、出力端子２の出力信号は、図 1と同様にＲ5 ×ｉの
振幅を有する信号が出力されることになる。従って、出
力信号の振幅を変えることなく、負帰還量を増やすこと
ができ、偶数次歪みをより改善させることが可能とな
る。

【００４６】尚、他の回路構成とその働きは第 1の実施
例で説明したことと同一であり、ここでのそれらに関す
る説明は省略する。

【００４７】＜第３の実施例＞つぎに、第３の実施例に
ついて説明する。本実施例はトランジスタＴ101 への負
帰還をトランジスタＴ102 側と同様に所定の周波数以下
の成分を有する直流電圧で行う場合であって、図３に示
すように、第１の実施例においてトランジスタＴ101 の
コレクタと接地（ＧＮＤ）間に容量Ｃ304 を挿入したも
のである。挿入する容量Ｃ304 は帰還をかける周波数帯
域と抵抗Ｒ101 の抵抗値とを勘案して決定する。その他
の構成は第１の実施例と同一である。

【００４８】本実施例によると、直流から所定の低域の
周波数帯を含めて負帰還をかけることになり、偶数次歪
みを所定の周波数帯までの変動をふくめて改善すること
が可能となる。

【００４９】尚、他の回路構成とその働きは第 1の実施
例で説明したことと同一であり、ここでのそれらに関す
る説明は省略する。

【００５０】また、第２の実施例に第３の実施例の容量
Ｃ304 を付加したリミッタ回路を構成してもよい。

【００５１】以上、第１の実施例〜第３の実施例ではバ
イポーラ型トランジスタを用いて構成したリミッタ回路
について説明したが、電界効果型トランジスタを用いて
構成してもよいことは当然である。この場合、バイポー
ラ型トランジスタのエミッタ、ベース、コレクタをそれ
ぞれ電界効果型トランジスタのソース、ゲート、ドレイ
ンと読みかえればよい。

【００５２】

【発明の効果】以上詳細に説明したように本発明のリミ
ッタ回路によれば、少ない部品点数でリミッタ回路を構
成することができるため、コスト低減と基板実装時の占
有面積を低減することができ、電子装置、例えばホーム
ビデオカメラ等の携帯用電子機器の小型、軽量化に寄与
する。

【００５３】また、リミッタバランスの調整が不要なた
め、製造効率が向上する。

【図面の簡単な説明】

【図１】 本発明に係わるリミッタ回路の第１の実施例
である。

【図２】 本発明に係わるリミッタ回路の第２の実施例
である。

【図３】 本発明に係わるリミッタ回路の第３の実施例
である。

【図４】 従来のリミッタ回路の例である。

【符号の説明】

１…入力端子、２…出力端子、３…出力制御端子、Ｔ10
1 〜Ｔ104 ，Ｔ401 〜Ｔ411 …トランジスタ、Ｒ101 〜
Ｒ110 ，Ｒ211 、Ｒ212 ，Ｒ401 〜Ｒ408 …抵抗、Ｃ10
1 〜Ｃ103 ，Ｃ304 ，Ｃ401 〜Ｃ402 …容量、Ｉ401 〜
Ｉ408 …電流源、Ｄ101 …ダイオード

Claims (10)

【特許請求の範囲】
1. 【請求項１】 入力信号の振幅を所望のレベルに制限し
   出力する、バイポーラ型のトランジスタを用いた振幅制
   限回路において、 ２個のトランジスタのエミッタを互いに接続すると共
   に、共通接続したエミッタと接地間に電流源を設け、 前記２個のトランジスタのうち、入力側のトランジスタ
   のコレクタからの信号を抵抗分割すると共に、前記抵抗
   分割した信号を該トランジスタのベースに印加して負帰
   還をかけ、 さらに、前記２個のトランジスタのうち、出力側のトラ
   ンジスタのコレクタからの信号を抵抗分割すると共に、
   前記抵抗分割した信号から直流成分を抽出し、該トラン
   ジスタのベースに印加して負帰還をかけることを特徴と
   する振幅制限回路。
2. 【請求項２】 前記入力側のトランジスタのコレクタと
   接地間に容量を設けたことを特徴とする、請求項１に記
   載の振幅制限回路。
3. 【請求項３】 前記出力側のトランジスタのコレクタと
   電源間に接続される抵抗は２つの抵抗を直列接続して構
   成し、且つ、出力信号は前記２つの抵抗の接続部から導
   出することを特徴とする、請求項１に記載の振幅制限回
   路。
4. 【請求項４】 前記電流源の出力電流の大きさは外部入
   力により制御可能であることを特徴とする、請求項１に
   記載の振幅制限回路。
5. 【請求項５】 前記２個のトランジスタに接続される、
   負帰還信号を形成するための抵抗の値は、同一部位に用
   いられるそれぞれの抵抗において同一であることを特徴
   とする、請求項１に記載の振幅制限回路。
6. 【請求項６】 入力信号の振幅を所望のレベルに制限し
   出力する、電界効果型トランジスタを用いた振幅制限回
   路において、 ２個のトランジスタのソースを互いに接続すると共に、
   共通接続したソースと接地間に電流源を設け、 前記２個のトランジスタのうち、入力側のトランジスタ
   のドレインからの信号を抵抗分割すると共に、前記抵抗
   分割した信号を該トランジスタのゲートに印加して負帰
   還をかけ、 さらに、前記２個のトランジスタのうち、出力側のトラ
   ンジスタのドレインからの信号を抵抗分割すると共に、
   前記抵抗分割した信号から直流成分を抽出し、該トラン
   ジスタのゲートに印加して負帰還をかけることを特徴と
   する振幅制限回路。
7. 【請求項７】 前記入力側のトランジスタのドレインと
   接地間に容量を設けたことを特徴とする、請求項６に記
   載の振幅制限回路。
8. 【請求項８】 前記出力側のトランジスタのドレインと
   電源間に接続される抵抗は２つの抵抗を直列接続して構
   成し、且つ、出力信号は前記２つの抵抗の接続部から導
   出することを特徴とする、請求項６に記載の振幅制限回
   路。
9. 【請求項９】 前記電流源の出力電流の大きさは外部入
   力により制御可能であることを特徴とする、請求項６に
   記載の振幅制限回路。
10. 【請求項１０】 前記２個のトランジスタに接続され
    る、負帰還信号を形成するための抵抗の値は、同一部位
    に用いられるそれぞれの抵抗において同一であることを
    特徴とする、請求項６に記載の振幅制限回路。