KR101398914B1 - 집적회로장치 - Google Patents

집적회로장치 Download PDF

Info

Publication number
KR101398914B1
KR101398914B1 KR1020120142499A KR20120142499A KR101398914B1 KR 101398914 B1 KR101398914 B1 KR 101398914B1 KR 1020120142499 A KR1020120142499 A KR 1020120142499A KR 20120142499 A KR20120142499 A KR 20120142499A KR 101398914 B1 KR101398914 B1 KR 101398914B1
Authority
KR
South Korea
Prior art keywords
test
circuit
signal
pad
test mode
Prior art date
Application number
KR1020120142499A
Other languages
English (en)
Other versions
KR20130108053A (ko
Inventor
동 왕
아키히사 야마모토
Original Assignee
미쓰비시덴키 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 미쓰비시덴키 가부시키가이샤 filed Critical 미쓰비시덴키 가부시키가이샤
Publication of KR20130108053A publication Critical patent/KR20130108053A/ko
Application granted granted Critical
Publication of KR101398914B1 publication Critical patent/KR101398914B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2855—Environmental, reliability or burn-in testing
    • G01R31/2856—Internal circuit aspects, e.g. built-in test features; Test chips; Measuring material aspects, e.g. electro migration [EM]
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2855—Environmental, reliability or burn-in testing
    • G01R31/286—External aspects, e.g. related to chambers, contacting devices or handlers
    • G01R31/2863—Contacting devices, e.g. sockets, burn-in boards or mounting fixtures
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2882—Testing timing characteristics

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Environmental & Geological Engineering (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

집적회로의 내부 로직이나 소자 특성 등을 확인할 수 있고, 필요한 테스트 패드의 수나 테스트 회로의 규모를 작게 할 수 있는 집적회로장치를 제공한다. 집적회로장치(100)는, 내부회로(3∼5)와, 이 내부회로(3∼5)에서 행하는 테스트의 종별인 테스트 모드를 표시하는 테스트 제어신호가 입력되는 제어용 테스트 패드(11)와, 테스트 제어신호에 근거하여 상기 테스트 모드를 식별하는 테스트 모드 식별회로(12)를 구비한다. 테스트 모드 식별회로(12)는, 내부회로(3∼5)에 대해, 각 테스트 모드에 따라 다른 동작을 행하게 한다. 또한 내부회로(3∼5)의 테스트시에 내부회로(3∼5)에 나타나는 복수의 테스트 신호는, 테스트 신호 출력 선별회로(13)에 의해 순서대로 모니터용 테스트 패드(14)에 출력된다.

Description

집적회로장치{INTEGRATED CIRCUIT DEVICE}
본 발명은, 테스트 회로를 탑재한 집적회로장치에 관한 것이다.
일반적으로, 집적회로장치의 제조과정에서는, 그것의 내부 로직이나 소자 특성의 양부를 판정하기 위한 테스트가 행해진다. 그 때문에, 많은 집적회로장치에는, 내부 로직이나 소자 특성을 측정하기 위한 패드(테스트 패드)와, 그 테스트에 도움이 되는 테스트 회로가 설치된다.
종래의 집적회로 장치에서는, 테스트 패드 및 테스트 회로가, 집적회로장치 내부의 측정 타겟마다 설치되어 있었다. 그러나, 그 경우에는, 테스트 패드의 수 및 테스트 회로의 규모가, 테스트를 위한 측정 개소의 수에 비례해서 증대한다. 그 때문에, 집적회로장치에 탑재되는 회로 규모가 커져, 소비 전류가 증가하고, 제품의 코스트가 높아진다고 하는 문제가 생긴다.
예를 들면, 하기의 특허문헌 1에는, 전원 단자와 접지 단자 사이에 흐르는 정지 전류(입력 단자에 신호가 주어지지 않고 있는 상태에서 흐르는 전류)를 2개의 테스트 패드를 거쳐 측정함으로써, 집적회로의 양부를 판정하는 수법이 제안되어 있다. 이 수법에 따르면, 테스트 패드의 수와 테스트 회로의 규모를 작게 하고, 또한, 단시간에 회로의 양부 판정을 행할 수 있다.
일본국 특개소 61-82456호 공보
특허문헌 1의 수법에서는, 정지 전류의 측정만 행해지고, 집적회로의 내부 로직이나 소자 특성을 확인하는 펑션 테스트는 행해지지 않는다. 그 때문에, 집적회로장치의 구체적인 불량 원인이나 불량 개소를 특정할 수 없다. 또한, 집적회로장치의 결함이 정지 전류에 영향을 미치지 않는 케이스도 생각되어, 양부를 오판단할 가능성도 있다.
본 발명은 이상과 같은 과제를 해결하기 위해 이루어진 것으로, 집적회로의 내부 로직이나 소자 특성 등의 측정이 가능하고, 필요한 테스트 패드의 수와 테스트 회로의 규모의 증대를 억제할 수 있는 집적회로장치를 제공하는 것을 목적으로 한다.
본 발명에 관한 집적회로장치는, 내부회로와, 상기 내부회로에서 행하는 테스트의 종별인 테스트 모드를 표시하는 테스트 제어신호에 근거하여 상기 테스트 모드를 식별하고, 상기 내부회로에 각 테스트 모드에 따른 동작을 행하게 하는 테스트 모드 식별회로를 구비한 것이다.
본 발명에 따르면, 테스트 모드 식별회로가 테스트 모드를 판별하고, 내부회로가 그 테스트 모드에 따른 동작을 행한다. 테스트 모드마다 테스트 회로를 설치하는 것이 아니고, 테스트 모드에 따라 내부회로의 동작을 변경하게 함으로써, 각종의 테스트를 실행할 수 있기 때문에, 테스트 회로의 규모를 작게 할 수 있다.
도 1은 실시형태 1에 관한 집적회로장치의 구성을 나타낸 블록도이다.
도 2는 실시형태 1에 관한 집적회로장치가 구비하는 테스트 모드 식별회로의 제1 구성예를 도시한 도면이다.
도 3은 실시형태 1에 관한 집적회로장치가 구비하는 테스트 모드 식별회로의 제2 구성예를 도시한 도면이다.
도 4는 실시형태 1에 관한 집적회로장치가 구비하는 테스트 모드 식별회로의 제3 구성예를 도시한 도면이다.
도 5는 T 플립플롭의 회로 구성예를 도시한 도면이다.
도 6은 T 플립플롭의 동작 시퀀스를 도시한 도면이다.
도 7은 실시형태 1에 관한 집적회로장치가 구비하는 테스트 신호 출력 선별회로의 제1 구성예를 도시한 도면이다.
도 8은 실시형태 1에 관한 집적회로장치가 구비하는 테스트 신호 출력 선별회로의 제2 구성예를 도시한 도면이다.
도 9는 테스트 신호 출력 선별회로의 동작 시퀀스를 도시한 도면이다.
도 10은 실시형태 1에 관한 집적회로장치의 제1 변경예를 나타낸 블록도이다.
도 11은 실시형태 1에 관한 집적회로장치의 제2 변경예를 나타낸 블록도이다.
도 12는 실시형태 2에 관한 집적회로장치의 구성을 나타낸 블록도이다.
도 13은 실시형태 3에 관한 집적회로장치의 구성을 나타낸 블록도이다.
도 14는 실시형태 3에 관한 집적회로장치가 구비하는 테스트 모드 식별회로의 구성예를 도시한 도면이다.
도 15는 실시형태 3에 관한 테스트 모드 식별회로의 동작을 설명하기 위한 도면이다.
도 16은 테스트 모드 신호의 제어에 의해 정특성 테스트가 실시 가능해지는 레벨 시프트 회로의 구성을 도시한 도면이다.
도 17은 실시형태 3에 관한 테스트 신호 출력 선별회로의 구성을 도시한 도면이다.
도 18은 실시형태 3에 있어서의 정특성 테스트의 시퀀스를 나타낸 타이밍도이다.
도 19는 정특성 테스트에 의해 인버터의 입출력 특성을 얻는 방법을 설명하기 위한 도면이다.
도 20은 테스트 모드 신호의 제어에 의해 동특성 테스트가 실시 가능해지는 레벨 시프트 회로의 구성을 도시한 도면이다.
도 21은 실시형태 3에 있어서 동특성 테스트의 시퀀스를 나타낸 타이밍도이다.
도 22는 테스트 모드 신호의 제어에 의해 내부회로의 스트레스 테스트가 실시 가능해지는 내부 전원회로의 일례를 도시한 도면이다.
도 23은 테스트 모드 신호의 제어에 의해 내부회로의 스트레스 테스트가 실시 가능해지는 내부 전원회로(간이 레귤레이터)의 일례를 도시한 도면이다.
도 24는 테스트 모드 신호의 제어에 의해 내부회로의 스트레스 테스트가 실시 가능해지는 내부 전원회로(간이 레귤레이터)의 일례를 도시한 도면이다.
도 25는 저전류회로의 일례를 도시한 도면이다.
도 26은 통상 동작 모드로부터 제3 테스트 모드(스트레스 테스트)로 이행할 때의 내부 전원회로의 동작 시퀀스를 나타낸 타이밍도이다.
도 27은 실시형태 3에 있어서의 통상 동작 모드의 시퀀스를 나타낸 타이밍도이다.
도 28은 실시형태 3에 관한 집적회로장치의 테스트 플로우의 일례를 도시한 도면이다.
<실시형태 1>
도 1은, 본 발명의 실시형태 1에 관한 집적회로장치(100)의 구성을 나타낸 블록도이다. 집적회로장치(100)는, 입력 신호가 인가되는 입력 패드(1)와, 해당 입력 패드(1)에 인가된 입력 신호를 내부회로에 공급하는 입력회로(2)를 갖고 있다. 도 1에 있어서는, 집적회로장치(100)가 구비하는 내부회로의 예로서, 신호 전달회로(3), 로직회로(4) 및 기능회로(5)(보호회로 등)를 나타내고 있다. 또한 집적회로장치(100)는, 로직회로(4)의 출력 신호가, 출력회로(6)를 통해 출력 패드(7)로부터 출력되는 구성으로 되어 있다. 이하에서는, 신호 전달회로(3), 로직회로(4) 및 기능회로(5)를 「내부회로(3∼5)」로 총칭하는 일도 있다.
본 실시형태에 관한 집적회로장치(100)는, 내부회로(3∼5)의 테스트를 행하기 위한 회로(테스트 회로)로서, 제어용 테스트 패드(11), 테스트 모드 식별회로(12), 테스트 신호 출력 선별회로(13), 모니터용 테스트 패드(14)를 구비하고 있다.
제어용 테스트 패드(11)에는, 내부회로(3∼5)에 대해 행하는 테스트의 종별인 테스트 모드를 표시하는 테스트 제어신호가 입력된다. 테스트 모드 식별회로(12)는, 내부회로(3∼5)와 제어용 테스트 패드(11) 사이에 접속되어 있고, 제어용 테스트 패드(11)에 입력된 테스트 제어신호에 근거하여 테스트 모드를 식별한다. 그리고, 제어용 테스트 패드(11)는, 그 테스트 모드에 따른 동작을 내부회로(3∼5)에 행하게 하는 제어신호를 출력한다.
모니터용 테스트 패드(14)는, 테스트시에 내부회로(3∼5)의 소정 개소에 나타나는 신호(테스트 신호)를 관측하기 위한 패드이다. 테스트 신호 출력 선별회로(13)는, 내부회로(3∼5)와 모니터용 테스트 패드(14) 사이에 접속되고, 테스트시에 내부회로(3∼5)에 나타나는 복수의 테스트 신호 중에서, 모니터용 테스트 패드(14)에 출력할 테스트 신호를 선별한다. 더구나, 테스트 신호 출력 선별회로(13)는, 모니터용 테스트 패드(14)에 출력할 테스트 신호를, 시간과 함께 순차 전환하도록 동작한다. 이 테스트 신호 출력 선별회로(13)의 동작에 의해, 1개의 모니터용 테스트 패드(14)에서 복수의 테스트 신호를 포함하는 데이터 스트림을 관측할 수 있기 때문에, 모니터용 테스트 패드(14)의 수는 적어도 된다.
[테스트 모드 식별회로의 구성예]
도 2는, 실시형태 1에 관한 집적회로장치(100)가 구비하는 테스트 모드 식별회로(12)의 제1 구성예를 도시한 도면이다. 도 2의 테스트 모드 식별회로(12)는, 제어용 테스트 패드(11)에서 입력되는 테스트 제어신호의 크기(전압값)에 근거하여 테스트 모드를 식별하는 것으로, 콤퍼레이터(121, 122, 123)와 테스트 모드 식별 로직회로(124)로 이루어진 레벨 트리거회로이다.
콤퍼레이터(121, 122, 123)는, 제어용 테스트 패드(11)에서 입력되는 테스트 제어신호의 크기(전압값)를, 각각 다른 기준전압(임계전압) Vref1, Vref2, Vref3과 비교한다(Vref1<Vref2<Vref3). 테스트 모드 식별 로직회로(124)는, 콤퍼레이터(121, 122, 123)의 각 출력에 근거하여, 테스트 모드를 판별하고, 그 테스트 모드에 따른 동작을 행하게 하는 제어신호를 내부회로(3∼5)에 출력한다. 이와 같이, 테스트 모드마다 테스트 회로를 설치하는 것이 아니고, 테스트 모드에 따라 내부회로(3∼5)의 동작을 변경시킴으로써, 테스트 회로의 규모를 작게 할 수 있다.
또한, 테스트 모드 식별회로(12)가, 제어용 테스트 패드(11)에서 입력되는 테스트 제어신호의 크기에 근거하여 테스트 모드를 식별하므로, 테스트 모드가 2 이상 있는 경우에도 제어용 테스트 패드(11)는 1개로 충분하다. 따라서 제어용 테스트 패드(11)의 수를 적게 할 수 있다. 일반적으로, 프로세스 미세화가 진행하면 패드의 다음 단에 설치되는 보호회로의 규모가 커지기 때문에, 입력 패드의 수를 억제하는 것은, 종합적으로 회로 규모의 축소에 이어진다.
도 3은, 실시형태 1에 관한 집적회로장치(100)가 구비하는 테스트 모드 식별회로(12)의 제2 구성예를 도시한 도면이다. 도 3의 테스트 모드 식별회로(12)도, 도 2의 회로와 마찬가지로, 제어용 테스트 패드(11)에서 입력되는 테스트 제어신호의 크기에 근거하여 테스트 모드를 식별하는 레벨 트리거회로이지만, 인버터(121a, 122a, 123a)와 테스트 모드 식별 로직회로(124)로 구성되어 있다.
인버터(121a, 122a, 123a)의 임계전압을, 각각 다른 값 Vref1, Vref2, Vref3로 설정함으로써, 도 2의 구성과 동일한 동작이 가능해서, 동일한 효과를 얻을 수 있다. 더구나, 인버터는 콤퍼레이터보다도 구성이 심플해서, 기준전압(Vref1∼Vref3)을 공급할 필요도 없기 때문에, 도 2의 구성보다도, 테스트 모드 식별회로(12)의 회로 규모를 축소할 수 있다.
도 4는, 실시형태 1에 관한 집적회로장치(100)가 구비하는 테스트 모드 식별회로(12)의 제3 구성예를 도시한 도면이다. 도 4의 테스트 모드 식별회로(12)는, 제어용 테스트 패드(11)에서 입력되는 테스트 제어신호의 엣지(상승 또는 하강)를 카운트하는 카운터회로와, 이 카운터회로의 출력 신호에 근거하여 테스트 모드를 식별하는 디코더회로(127)로 구성되는 엣지 트리거회로이다. 이와 같이 테스트 모드 식별회로(12)를 엣지 트리거회로로 하는 경우, 제어용 테스트 패드(11)에서 공급하는 테스트 제어신호는 펄스 신호가 된다.
도 4의 테스트 모드 식별회로(12)가 구비하는 카운터회로는, 2단의 T 플립플롭(125, 126)(리셋 우선형)에 의해 구성되어 있다. 디코더회로(127)는, T 플립플롭(125, 126)의 출력 신호에 근거하여 테스트 모드를 판별하고, 그 테스트 모드에 따른 동작을 행하게 하는 제어신호를 내부회로(3∼5)에 출력한다. 디코더회로(127)는, 그것과 동일하게 동작하는 로직회로(테스트 모드 식별 로직회로)이어도 된다.
도 5는, T 플립플롭(TFF)의 회로 구성예를 도시한 도면이다. 이 예에서는, T 플립플롭을, 4개의 AND 게이트(201∼204)와, 1개의 인버터(205)와, 2개의 RS 플립플롭(206, 207)을 사용해서 구성하고 있다. 또한, 도 6은, 도 5의 T 플립플롭의 동작 시퀀스를 나타낸 타이밍도이다. 도 6에 나타낸 것과 같이, 도 5의 T 플립플롭의 출력 단자(Q 단자)의 신호 레벨은, 이 T 플립플롭의 입력 단자(T 단자)에 입력되는 트리거 신호의 하강(L(Low) 레벨로부터 H(High) 레벨로의 변화)에 따라 반전한다. 또한, Q 단자의 신호 레벨은, 리셋 단자(Rst 단자)에 입력되는 리셋 신호의 상승(H 레벨로부터 L 레벨로의 변화)에 따라 L 레벨로 리셋된다.
여기에서, 도 4의 테스트 모드 식별회로(12)의 T 플립플롭(125, 126)이, T 단자의 레벨의 하강에 따라, Q 단자의 레벨을 반전시키도록 동작하는 것으로 가정한다. 이 경우, 처음 단의 T 플립플롭(125)의 Q 단자의 신호 레벨은, 테스트 제어신호의 하강마다 반전하고, 2단째의 T 플립플롭(126)의 Q 단자의 신호 레벨은, 처음 단의 T 플립플롭(125)의 Q 단자의 신호 레벨의 하강마다 반전한다. 따라서, T 플립플롭(125,126)으로 이루어진 카운터회로의 출력 신호는, 2비트 2진수의 카운트 값을 표시하는 신호가 된다. 디코더회로(127)는, T 플립플롭(125, 126)이 출력한 2진수의 카운트 값으로부터 테스트 모드를 판별하고, 그 테스트 모드에 따른 동작을 행하게 하는 제어신호를 내부회로(3∼5)에 출력한다.
이와 같이 테스트 모드 식별회로(12)가, 제어용 테스트 패드(11)에서 입력되는 테스트 제어신호의 펄스수(카운트 값)에 근거하여 테스트 모드를 식별함으로써, 테스트 모드가 2 이상 있는 경우에도 제어용 테스트 패드(11)는 1개로 충분하다. 따라서, 레벨 트리거 방식의 테스트 모드 식별회로(12)(도 2 및 도 3)와 마찬가지로, 제어용 테스트 패드(11)의 수를 적게 할 수 있다.
또한, 엣지 트리거 방식의 테스트 모드 식별회로(12)에서는, 신호 전압의 격차의 영향을 받기 어렵다고 하는 이점도 있다. 더구나, 카운터회로의 비트수를 증가시킴으로써, 식별할 테스트 모드의 수를 간단하게 증가시키는 것도 가능하다.
[테스트 신호 출력 선별회로의 구성예]
도 7은, 실시형태 1에 관한 집적회로장치(100)가 구비하는 테스트 신호 출력 선별회로(13)의 제1 구성예를 도시한 도면이다. 앞서 설명한 것과 같이, 테스트 신호 출력 선별회로(13)는, 테스트시에 내부회로(3∼5)에 나타나는 복수의 테스트 신호 중에서, 모니터용 테스트 패드(14)에 출력할 테스트 신호를 선별하는 것으로, 모니터용 테스트 패드(14)에 출력할 테스트 신호를 시간과 함께 순차 전환하도록 동작한다.
도 7의 테스트 신호 출력 선별회로(13)는, 2단의 T 플립플롭(131, 132)(리셋 우선형)으로 구성된 카운터회로와, 이 카운터회로의 출력 신호에 따라, 복수의 테스트 신호를 순차 선택해서 모니터용 테스트 패드(14)에 출력하는 멀티플렉서(133)로 구성되는 엣지 트리거회로이다.
테스트 신호 출력 선별회로(13)의 카운터회로는, 그것의 입력 단자(처음 단의 T 플립플롭(131)의 T 단자)에 입력되는 트리거 신호(T_IN)의 엣지(상승 또는 하강)를 카운트한다. 이 트리거 신호는, 소정 주기의 펄스 신호로서, 패드로부터 직접 입력되는 신호이어도 되고, 내부회로(3∼5)를 사용해서 생성한 신호이어도 된다.
멀티플렉서(133)에는, 내부회로(3∼5)로부터 출력되는 4개의 테스트 신호 IN0∼IN4가 입력되고 있고, 카운터회로의 출력 신호(2비트 2진수의 카운트 값)에 따라, 테스트 신호 IN0∼IN4 중 한 개를 순차 선택하여, 모니터용 테스트 패드(14)에 출력한다. 이에 따라, 테스트 신호 IN0∼IN4의 스트림을 한 개로 모은 높은 전송 레이트의 스트림이 모니터용 테스트 패드(14)에 출력된다.
이와 같이, 복수의 테스트 신호 IN0∼IN4의 데이터를 포함하는 스트림을, 1개의 모니터용 테스트 패드(14)로 관측할 수 있기 때문에, 모니터용 테스트 패드(14)의 수를 적게 할 수 있다. 일반적으로, 프로세스 미세화가 진행하면 출력 패드의 전단에 설치되는 보호회로의 규모도 커지기 때문에, 패드의 수를 억제하는 것은, 종합적으로 회로 규모의 축소에 이어진다.
도 8은, 실시형태 1에 관한 집적회로장치(100)가 구비하는 테스트 신호 출력 선별회로(13)의 제2 구성예를 도시한 도면이다. 도 7에 나타낸 예에서는, 카운터회로의 출력 신호에 따라 테스트 신호 IN0∼IN4 중 한 개를 선택해서 모니터용 테스트 패드(14)에 출력하는 수단을, 디지털 소자인 멀티플렉서(133)로 했지만, 도 8과 같이, 그 수단을 4개의 아날로그 스위치(135∼138)를 사용해서 구성해도 된다. 이 경우, 아날로그 스위치(135∼138)는, 카운터회로의 출력 신호가 입력되는 디코더회로(134)에 의해 제어된다.
도 9는, 도 8의 테스트 신호 출력 선별회로(13)의 동작 시퀀스를 나타낸 타이밍도이다. 카운터회로의 처음 단의 T 플립플롭(131)의 출력 신호 Q1은, 트리거 신호 T_IN의 하강마다 반전하고, 2단째의 T 플립플롭(132)의 출력 신호 Q2는, T 플립플롭 131의 출력 신호 Q1의 하강마다 반전하므로, 카운터회로의 출력 신호 Q1, Q2는 2비트 2진수의 카운트 값이 된다. 디코더회로(134)의 출력 신호 Z0∼Z4는, 그 카운트 값에 따라 순서대로 H 레벨이 된다. 이 디코더회로(134)의 출력 신호 Z0∼Z4는, 모니터용 테스트 패드(14)에 출력할 신호를 선택하는 동작을 하므로, 이하에서는 이들 신호를 「선택신호」로 부른다.
아날로그 스위치(135∼138)는, 각각 디코더회로(134)가 출력하는 선택신호 Z0∼Z4가 H 레벨일 때 온한다. 따라서, 모니터용 테스트 패드(14)에는, Z0=H인 기간은 테스트 신호 IN0이 출력되고, Z1=H인 기간은 테스트 신호 IN1이 출력되고, Z2=H인 기간은 테스트 신호 IN2가 출력되고, Z3=H인 기간은 테스트 신호 IN3이 출력되게 된다. 즉, 트리거 신호 T_IN의 하강마다, 테스트 신호 IN0의 모니터 기간, 테스트 신호 IN1의 모니터 기간, 테스트 신호 IN2의 모니터 기간, 테스트 신호 IN2의 모니터 기간, 테스트 신호 IN0의 모니터 기간…의 순서로 전환된다.
테스트 신호 출력 선별회로(13)를 도 8의 구성으로 한 경우에도, 도 7의 경우와 동일한 효과가 얻어진다. 또한 도 8의 구성에서는, 테스트 신호 IN0∼IN4가 그대로(아날로그 신호로서) 모니터용 테스트 패드(14)에 출력되므로, 테스트 신호 IN0∼IN4의 전압값이나 전류값을, 모니터용 테스트 패드(14)를 거쳐 측정할 수 있다고 하는 이점도 있다.
[집적회로장치의 변경예]
도 1의 집적회로장치(100)에서는, 테스트 제어신호가 입력되는 제어용 테스트 패드(11)가, 테스트 용도 이외의 다른 패드와는 독립하여 설치되어 있었지만, 다른 패드와 겸용하게 하여도 된다. 제어용 테스트 패드(11)를 다른 패드와 겸용하게 하면, 집적회로장치(100)의 회로 규모 및 회로 면적을 더욱 축소 할 수 있다.
예를 들면, 도 10은, 제어용 테스트 패드(11)를 입력 패드(1)와 겸용하게 한 예이다. 도 10에 있어서, 입력 패드(1)는, 테스트 모드 식별회로(12)에도 접속되어 있어, 테스트시에는 그것을 제어용 테스트 패드(11)로서 사용할 수 있다.
또한, 예를 들면, 도 11은, 제어용 테스트 패드(11)를 테스트 용도 이외의 신호 모니터용 패드와 겸용하게 한 예이다. 도 11에 있어서, 제어용 테스트 패드(11)는 내부 전원회로(8)에도 접속되어 있어, 테스트시 이외에는, 그것을 내부 전원회로(8)의 출력을 모니터하기 위한 패드로서 사용할 수 있다.
<실시형태 2>
도 12는, 실시형태 2에 관한 집적회로장치(100)의 구성을 나타낸 블록도이다. 이 집적회로장치(100)에서는, 제어용 테스트 패드(11)가 생략되어 있고, 테스트 모드 식별회로(12)에는 기능회로(5)의 출력 신호가 입력되는 구성으로 되어 있다.
실시형태 1의 집적회로장치(100)(도 1)에서는, 테스트 제어신호가 제어용 테스트 패드(11)를 통해 외부에서 입력되는 구성으로 했지만, 테스트 제어신호는 반드시 외부에서 입력되는 것이 아니어도 되고, 테스트시에 내부회로에 부수하는 기능회로(5)를 사용해서 생성시켜도 된다.
기능회로(5)로서는, 예를 들면 전원 전압 저하 보호회로(UV 보호회로), 전원 기동·차단회로, 단락 보호회로, 과열 보호회로 등등이 있다. 예를 들면, 전원 레벨을 의도적으로 변화시키는 것으로 하여 기능회로(5)의 보호 기능을 동작시켜, 각종의 보호 신호를 테스트 제어신호로서 테스트 모드 식별회로(12)에 입력한다. 이 경우, 테스트 모드 식별회로(12)는, 테스트 제어신호로서의 보호 신호의 조합에 근거하여 테스트 모드를 판별하고, 그 테스트 모드에 따른 동작을 내부회로(3∼5)에 행하게 한다. 또한, 테스트 신호 출력 선별회로(13)는, 그 테스트 모드에 따라, 측정 타겟이 되는 테스트 신호를 선별해서 모니터용 테스트 패드(14)에 송출한다.
본 실시형태에 따르면, 제어용 테스트 패드(11)를 생략할 수 있기 때문에, 회로 규모 및 집적회로장치(100)의 면적을 더욱 축소할 수 있다.
<실시형태 3>
실시형태 3에서는, 내부회로로서 레벨 시프트 회로를 구비한 집적회로장치에, 본 발명을 적용한 구체예를 나타낸다. 도 13은, 실시형태 3에 관한 집적회로장치(100)의 구성을 나타낸 블록도이다.
이 집적회로장치(100)는, 입력 패드(1)에 입력된 신호를 받는 입력회로로서의 슈미트(Schmitt)회로(22)와, 신호 전달회로로서의 펄스 발생회로(23)와, 펄스 발생회로(23)의 출력 신호의 레벨 변환을 행하는 레벨 시프트회로(24)와, 기능회로로서의 전원 전압 저하 보호 및 파워 온 리셋(power-on reset)회로(이하 「UV·POR 보호회로」)(25)를 구비하고 있다.
테스트 모드 식별회로(12)의 출력 신호는, 펄스 발생회로(23) 및 내부 전원회로(8)에 공급되고 있다. 테스트시에는, 테스트 모드 식별회로(12)가, 펄스 발생회로(23) 및 내부 전원회로(8)를 제어하여, 각 테스트 모드에 따른 동작을 행하게 한다.
테스트 신호 출력 선별회로(13)에는, 테스트시에 레벨 시프트회로(24)에 나타나는 테스트 신호가 입력된다. 또한, 테스트 신호 출력 선별회로(13)는, UV·POR 보호회로(25)에서 생성되는 신호에 의해 제어된다(상세한 것은 후술한다).
도 14는, 본 실시형태에 관한 테스트 모드 식별회로(12)의 구성예를 도시한 도면이다. 이 테스트 모드 식별회로(12)는, 도 3과 마찬가지로 콤퍼레이터(121∼123)를 사용해서 구성한 레벨 트리거회로이다. 테스트 모드 식별 로직회로(124)는, AND 게이트(1241, 1242)와, 인버터(1243∼1246)로 구성되어 있고, 테스트 모드를 표시하는 테스트 모드 신호 TM1∼TM3을 출력한다. 여기에서도 기준전압 Vref1∼Vref3은, Vref1<Vref2<Vref3의 관계에 있는 것이라고 한다. 또한 제어용 테스트 패드(11)에서 입력되는 테스트 제어신호의 전압 레벨을 VTP로 한다.
도 15는, 테스트 제어신호의 전압 레벨 VTP과, 테스트 모드 식별회로(12)가 출력하는 테스트 모드 신호 TM1∼TM3의 레벨의 관계를 도시한 도면이다. VTP<Vref1이고, 콤퍼레이터(121, 122, 123)의 모든 출력이 L 레벨일 때는, TM1=L, TM2=L, TM=L이다. 또한, Vref1<VTP<Vref2이고, 콤퍼레이터 121의 출력만 H 레벨일 때에는, TM1=H, TM2=L, TM=L이 된다. Vref2<VTP<Vref3이고, 콤퍼레이터 121, 122의 출력이 H 레벨일 때에는, TM1=L, TM2=H, TM=L이 된다. Vref3<VTP이고, 콤퍼레이터(121, 122, 123)의 모든 출력이 H 레벨일 때에는, TM1=L, TM2=L, TM=H가 된다.
집적회로장치(100)의 내부회로의 동작 모드는, 테스트 모드 신호 TM1∼TM3에 따라 전환한다. 구체적으로는, 테스트 모드 신호 TM1∼TM3의 모두가 L 레벨일 때에는, 내부회로가 통상 동작을 행하는 통상 동작 모드가 된다. 테스트 모드 신호 TM1이 H 레벨일 때에는, 정특성 테스트용의 동작을 행하는 제1 테스트 모드가 된다. 테스트 모드 신호 TM2이 H 레벨일 때에는, 동특성 테스트용의 동작을 행하는 제2 테스트 모드가 된다. 테스트 모드 신호 TM3이 H 레벨일 때에는, 스트레스 테스트용의 동작을 행하는 제3 테스트 모드가 된다. 이때, 집적회로장치(100)의 테스트에는, 통상 동작이 정상으로 행해지는지 아닌지를 테스트하는 정상 동작 테스트도 포함되지만, 정상 동작 테스트는 통상 동작 모드에서 행하면 된다.
도 16은, 실시형태 3에 관한 집적회로장치(100)가 구비하는 레벨 시프트회로의 구성을 도시한 도면이다. 도 16에는, 펄스 발생회로(23)에 해당하는 부분과 레벨 시프트회로(24)에 해당하는 부분이 포함되어 있지만, 양자를 포함시킨 전체를 「레벨 시프트회로 LS」로 부르는 것으로 한다.
도 16의 레벨 시프트회로 LS는, 테스트 모드 신호 TM1이 H 레벨이 되면 정특성 테스트를 실시 가능하도록 구성되어 있다. 통상 동작 모드(TM1=L)에 있어서는, 레벨 시프트회로 LS의 입력 단(펄스 발생회로(23)의 부분)에서, 입력 신호 IN_A의 상승시에 펄스 신호가 생성된다. 그러나, 제1 테스트 모드(TM1=H)에 있어서는, 레벨 시프트회로 LS의 입력 단에서, 입력 신호 IN_A와 동일한 파형의 신호가 생성된다. 즉 제1 테스트 모드에서는, 레벨 시프트회로(24)의 각 노드의 신호 레벨을, 입력 신호 IN_A의 레벨에 따른 값으로 고정할 수 있어, 레벨 시프트회로 LS의 정특성 테스트를 실시할 수 있다.
도 17은, 실시형태 3에 관한 테스트 신호 출력 선별회로(13)의 구성예를 도시한 도면이다. 도 17에 나타낸 테스트 신호 출력 선별회로(13)는 도 8과 동일하다. 본 실시형태에서는, 테스트 신호 출력 선별회로(13)의 카운터회로(T 플립플롭(131,132))의 동작을 규정하는 트리거 신호 T_IN 및 리셋 신호 Rst_IN으로서, UV·POR 보호회로(25)가 구비하는 UV(전원 저하) 검출회로(251) 및 POR(파워 온 리셋) 검출회로(252)의 각 출력 신호를 사용하고 있다. 또한, 아날로그 스위치(135∼138)에는, 레벨 시프트회로 LS 내부의 내부소자(측정 대상소자)의 입력 신호와 출력 신호가 입력된다.
이때, UV 검출회로(251)는, 레벨 시프트회로 LS의 VB 단자와 VS 단자 사이의 전압(VBS=VB-VS)을 감시하고 있고, 전압 VBS가 소정값(UV 트립 전압)보다도 내려간 경우에 UV 검출회로(251)의 출력 신호(UV 검출 신호)가 H 레벨이 된다. 또한, POR 검출회로(252)의 출력 신호(파워 온 리셋 신호)는, 전원 시동시에 H 레벨이 되고, 그후, 전원전압이 소정값 이상에 이르면 L 레벨이 된다.
여기에서는, 측정 대상소자를, 도 16의 레벨 시프트회로 LS의 출력 단의 인버터 INV1, INV2로 한 예를 나타낸다. 이 경우, 아날로그 스위치 135에는 인버터 INV1의 출력 신호 VMIN0이 입력되고, 아날로그 스위치 136에는 인버터 INV2의 출력 신호 VMIN1이 입력되고, 아날로그 스위치 137에는 인버터 INV1의 입력 신호 VMIN2이 입력되고, 아날로그 스위치 138에는 인버터 INV2의 입력 신호 VMIN3이 입력된다. 테스트 신호 출력 선별회로(13)는, 트리거 신호 T_IN에 동기하여, 이들 합계 4개의 측정 대상신호 VMIN0∼VMIN4를 순서대로 모니터용 테스트 패드(14)에 출력한다.
도 18은, 본 실시형태에 있어서의 정특성 테스트의 시퀀스를 나타낸 타이밍도이다. 정특성 테스트를 행하는 경우, 테스트 제어신호의 전압 레벨 VTP은, Vref1<VTP<Vref1로 설정된다(시각 t10). 이 경우, 테스트 모드 신호 TM1이 H 레벨이 되어, 집적회로장치(100)의 내부회로는 제1 동작 모드가 된다.
앞서 설명한 것과 같이, 도 16의 레벨 시프트회로 LS에서는, 테스트 모드 신호 TM1이 H 레벨일 때, 그것의 입력 단(펄스 발생회로(23)의 부분)에서 입력 신호 IN_A와 동일한 파형의 신호가 생성된다(도 18의 VG_A참조).
또한, 정특성 테스트에서는, 레벨 시프트회로 LS의 VB 단자와 VS 단자 사이의 전압(VBS=VB-VS)을 고정하고, VS 단자의 전압(VS 전압)을 연속적으로 변화시키면서, 측정 대상신호 VMIN0∼VMIN4의 측정을 행한다. 도 18에 나타낸 것과 같이, VS 단자의 전압을 서서히 상승시키면, 인버터 INV1, INV2의 입력 신호 VMIN2, VMIN3이 서서히 하강하여, 일정한 임계값을 초과하면 인버터 INV1, INV2의 출력 신호 VMIN 0, VMIN1이 H 레벨로 변화한다.
예를 들면, 도 19에 나타낸 것과 같이, 인버터 INV1의 입력 신호 VMIN2의 VS 전압에 대한 의존성 커브와, 출력 신호 VMIN0의 VS 전압에 대한 의존성 커브를 취득하여, 양자를 합성하면, 인버터 INV1의 입출력 전압 커브를 얻을 수 있다. 인버터 INV2에 대해서도 마찬가지이다. 또한, VS 단자와 VB 단자 사이의 전류도 동시에 측정함으로써, 저항 RH1과 RH2의 저항값도 추정할 수 있다.
본 실시형태에서는, UV·POR 보호회로(25)의 UV 검출회로(251)로부터 출력되는 UV 검출 신호가, 트리거 신호 T_IN으로서 테스트 신호 출력 선별회로(13)에 입력된다. UV 검출회로(251)는, VB 단자와 VS 단자 사이의 전압 VBS가 UV 트립 전압보다도 내려가면, 트리거 신호 T_IN(UV 검출 신호)을 H 레벨로 한다. 본 실시형태에서는, 이것을 이용하여, 모니터용 테스트 패드(14)에 출력되는 신호의 전환을 행하고 있다.
예를 들면, 도 18의 시각 t10∼t11의 사이에는, 테스트 신호 출력 선별회로(13)(도 17)의 디코더회로(134)가 출력하는 선택신호 Z0이 H 레벨이므로, 모니터용 테스트 패드(14)에 출력되는 신호 PAD_M은, 인버터 INV1의 출력 신호 VMIN0이다.
VMIN0의 측정이 종료한 후, VB 단자와 VS 단자 사이의 전압 VBS를 UV 트립 전압보다 낮춤으로써, 트리거 신호 T_IN(UV 검출 신호)이 H 레벨로 된다. 그후, 전압 VBS를 원래 상태로 되돌리면, 트리거 신호 T_IN은 L 레벨로 되돌아온다(시각 t11). 이 트리거 신호 T_IN의 하강에 따라, 선택신호 Z0은 L 레벨이 되는 동시에 선택신호 Z1이 H 레벨로 된다. 그 결과, 시각 t11 이후에는, 모니터용 테스트 패드(14)의 신호 PAD_M이, 인버터 INV2의 출력 신호 VMIN1이 된다.
마찬가지로, VMIN1의 측정이 종료한 후, 전압 VBS를 일단 UV 트립 전압보다 낮춤으로써, 트리거 신호 T_IN의 펄스가 생성되고, 트리거 신호 T_IN의 하강에 따라 선택신호 Z2가 H 레벨이 된다. 그것에 의해, 시각 t12 이후에는, 모니터용 테스트 패드(14)의 신호 PAD_M은, 인버터 INV1의 입력 신호 VMIN2가 된다.
더구나, VMIN2의 측정이 종료한 후, 전압 VBS를 일단 UV 트립 전압보다 낮춤으로써, 이번에는 선택신호 Z3이 H 레벨이 되고, 시각 t13 이후에는, 모니터용 테스트 패드(14)의 신호 PAD_M이, 인버터 INV2의 입력 신호 VMIN3가 된다.
다음에, 레벨 시프트회로의 동특성 테스트(제2 테스트 모드)에 대해 설명한다. 도 20은, 테스트 모드 신호 TM2의 제어에 의해, 동특성 테스트가 실시 가능하게 되는 레벨 시프트회로의 구성예를 도시한 도면이다. 본 실시형태에서는, 레벨 시프트회로의 동특성 테스트를, 복수 경로의 레벨 시프트회로를 조합해서 행한다.
도 20에 나타낸 회로는, 2 경로의 레벨 시프트회로 LSA, LSB에 의해 SR 플립플롭을 구동하도록 구성되어 있다. 레벨 시프트회로 LSA, LSB의 각각은, 도 16의 레벨 시프트회로 LS와 거의 같은 구성이지만, SR 플립플롭의 전단에, 이 SR 플립플롭의 S 단자 및 R 단자가 동시에 H 레벨이 되는 것을 방지하는 인터록회로(16)가 설치되어 있다.
또한, 레벨 시프트회로 LSA, LSB의 입력 단에는, 레벨 시프트회로 LSA, LSB에 동일한 신호를 입력시키는 테스트용 회로(15)가 설치되어 있다. 테스트용 회로(15)의 유효/무효는, 테스트 모드 신호 TM2에 의해 제어된다. 테스트 모드 신호 TM2이 L 레벨일 때에는, 테스트용 회로(15)는 무효가 되고, 레벨 시프트회로 LSA, LSB에는 각각의 입력 신호 IN_A, IN_B에 따른 펄스 신호가 입력된다.
한편, 테스트 모드 신호 TM2가 H 레벨이 되면, 테스트용 회로(15)가 유효로 되어, 레벨 시프트회로 LSA, LSB에 동일한 신호가 입력되도록 한다. 이 경우, 입력 신호 IN_A, IN_B 중 어느 한 개가 상승하면, 레벨 시프트회로 LSA, LSB에 동시에 펄스 신호가 입력된다. 2개의 레벨 시프트회로 LSA, LSB이 정상적으로 동작하고 있으면, 인터록회로(16)가 동작하여, 출력 단의 SR 플립플롭의 출력 신호 OUT는 L 레벨로부터 변화하지 않는다.
따라서, 출력 단의 SR 플립플롭의 출력 신호 OUT가 H 레벨로 된 경우에는, 레벨 시프트회로 LSA, LSB 중 어느 한 개에 지연 등의 오동작이 생기고 있다고 판단할 수 있다. 또한, 그때 레벨 시프트회로 LSA, LSB에 나타나는 테스트 신호의 펄스폭이나 지연시간 등의 동특성을 측정함으로써, 오동작의 원인이나 발생 개소를 특정할 수 있다.
도 21은, 본 실시형태에 있어서의 동특성 테스트의 시퀀스를 나타낸 타이밍도이다. 여기에서는, 측정 대상 소자를, 도 20의 레벨 시프트회로 LSA, LSB의 각 출력 단에 설치된 4개의 인버터 INV0∼INV3으로 한 예를 나타낸다. 이 경우, 테스트 신호 출력 선별회로(13)(도 17)의 아날로그 스위치 135에는 인버터 INV0의 출력 신호 VMIN0이 입력되고, 아날로그 스위치 136에는 인버터 INV1의 출력 신호 VMIN1이 입력되고, 아날로그 스위치 137에는 인버터 INV2의 출력 신호 VMIN2가 입력되고, 아날로그 스위치 138에는 인버터 INV3의 출력 신호 VMIN3이 입력된다. 테스트 신호 출력 선별회로(13)는, 트리거 신호 T_IN에 동기하여, 이들 합계 4개의 측정 대상신호 VMIN0∼VMIN4를 순서대로 모니터용 테스트 패드(14)에 출력한다.
이때, 여기에서도 테스트 신호 출력 선별회로(13)에 입력되는 트리거 신호 T_IN으로서, UV·POR 보호회로(25)의 UV 검출회로(251)의 출력 신호(UV 검출 신호)가 사용되고, 리셋 신호 Rst_IN으로서, POR 검출회로(252)의 출력 신호(파워 온 리셋 신호)가 사용되는 것으로 한다.
동특성 테스트를 행하는 경우, 테스트 제어신호의 전압 레벨 VTP은, Vref2<VTP<Vref3로 설정된다(시각 t20). 이 경우, 테스트 모드 신호 TM2가 H 레벨이 되어, 집적회로장치(100)의 내부회로는 제2 동작 모드가 된다.
또한, 테스트 모드 신호 TM2가 H 레벨로 됨으로써, 테스트용 회로(15)가 유효로 된다. 따라서, 입력 신호 IN_A(또는 IN_B)의 상승에 응답하여, 레벨 시프트회로 LSA, LSB의 양쪽에 동일한 펄스 신호가 입력된다. 따라서 SR 플립플롭의 출력 신호 OUT의 상승의 유무를 관찰함으로써, 레벨 시프트회로 LSA, LSB의 이상을 검출할 수 있다.
동특성 테스트의 경우도, 정특성 테스트와 마찬가지로, 모니터용 테스트 패드(14)를 통해 측정 대상신호(VMIN0∼VMIN4 중 어느 한개)의 측정을 행할 때마다, 전압 VBS를 일단 UV 트립 전압보다 낮춤으로써, UV 검출회로(251)로부터 트리거 신호 T_IN의 펄스가 출력되어, 모니터용 테스트 패드(14)의 신호 PAD_M이 전환된다. 도 21에 있어서, 모니터용 테스트 패드(14)에는, 시각 t20∼t21의 사이에는, 인버터 INV0의 출력 신호 VMIN0이 출력되고, 시각 t21∼t22의 사이에는, 인버터 INV1의 출력 신호 VMIN1이 출력되고, 시각 t22∼t23의 사이에는, 인버터 INV2의 출력 신호 VMIN2가 출력되고, 시각 t23∼t24의 사이에는, 인버터 INV3의 출력 신호 VMIN3이 출력된다.
이어서, 레벨 시프트회로의 스트레스 테스트(제3 테스트 모드)에 대해 설명한다. 도 22는, 테스트 모드 신호 TM3의 제어에 의해, 내부회로의 스트레스 테스트가 실시 가능해지는 내부 전원회로(8)의 회로도이다. 여기에서는, 스트레스 테스트의 대상을 도 20에 나타낸 레벨 시프트회로 LSA, LSB로 하여 설명한다.
이 내부 전원회로(8)는, 레벨 시프트회로 LSA, LSB에 전원을 공급하는 것으로, 내부 전원전압을 출력하는 증폭기(303)와, 이 연산증폭기(303)에 입력하는 전압을 전환하는 아날로그 스위치(301, 302)를 구비하고 있다. 아날로그 스위치 301에는 통상 동작용의 기준전압이 인가되고 있고, 아날로그 스위치 302에는 스트레스 테스트용의 기준전압이 인가되고 있다.
테스트 모드 신호 TM3이 L 레벨일 때, 아날로그 스위치 301이 온, 아날로그 스위치 302가 오프가 되어, 증폭기(303)에 통상 동작용의 기준전압이 입력된다. 따라서, 내부 전원전압은, 통상 동작용의 기준전압과 같아진다. 한편, 테스트 모드 신호 TM3이 H 레벨이 되면, 아날로그 스위치 301이 오프, 아날로그 스위치 302가 온으로 되어, 증폭기(303)에 스트레스 테스트용의 기준전압이 입력된다. 따라서, 내부 전원전압은, 스트레스 테스트용의 기준전압으로 변화한다.
스트레스 테스트용의 기준전압에 관해, 예를 들면, 외부 전원전압을 소자 정격값 내로 설정하고, 그것을 스트레스 테스트용의 기준전압으로서 사용해도 된다.
또한, 내부 전원회로(8)는, 트랜지스터를 사용해서 구성하는 간이 레귤레이터이어도 된다. 도 23 및 도 24는, 스트레스 테스트가 실시가능한 내부 전원회로(8)로서의 간이 레귤레이터의 구성예이다.
도 23은, 내부 전원전압 VREG을 출력하는 트랜지스터(312)의 베이스 전위(VB)를, 제너 다이오드(313)에서 생기는 기준전압 VZ로 할지, 전원전압 VCC로 할지를, 테스트 모드 신호 TM3으로 제어된 PMOS 트랜지스터(314)에 의해 전환하는 구성으로 되어 있다.
또한, 도 24는, 내부 전원전압 VREG을 출력하는 트랜지스터(322)의 베이스 전위(VB)를, 제너 다이오드(323)에서 생기는 기준전압 VZ로 할지, 전원전압 VCC로 할지를, 테스트 모드 신호 TM3으로 제어된 NMOS 트랜지스터(324)에 의해 전환하는 구성으로 되어 있다. 도 24에 사용되고 있는 저전류회로는, 예를 들면, 도 25의 구성의 것이 고려된다.
도 26은, 통상 동작 모드로부터 제3 테스트 모드(스트레스 테스트)로 이행할 때의 내부 전원회로(8)의 동작 시퀀스를 나타낸 타이밍도이며, 내부 전원회로(8)가 도 23의 구성인 경우를 나타내고 있다. TM1=TM2=TM3=L인 통상 동작 모드에 있어서는, PMOS 트랜지스터(314)가 온되어 있고, 트랜지스터(312)의 베이스 전위(VB)는 트랜지스터(312)에 생기는 기준전압 VZ와 같아진다. 그 때문에, 내부 전원전압 VREG은 VZ-Vbe로 된다(Vbe는 트랜지스터(312)의 베이스 에미터간 전압 강하). VZ-Vbe는, 도 22의 통상 동작용 기준전위에 해당한다.
한편, TM3=H가 되는 제3 테스트 모드에서는, PMOS 트랜지스터(314)가 오프하고, 트랜지스터(312)의 베이스 전위(VB)는 전원전압 VCC와 같아진다. 그 때문에, 내부 전원전압 VREG은, VCC-Vbe로 상승한다. VCC-Vbe는, 도 22의 스트레스 테스트용 기준전위에 해당한다.
이때, 스트레스 테스트의 대상이 되는 블록은, 미리 스트레스 테스트시의 인가전압을 견딜 수 있는 소자 및 구조가 채용되고 있고, 스트레스 테스트시에 있어서도, 권장 조건(통상 동작 모드)에서의 동작과, 동일한 시퀀스의 동작을 행할 수 있도록 설계되어 있다.
도 27은, 통상 동작 모드에 있어서의 레벨 시프트회로 LSA, LSB의 동작 시퀀스를 나타낸 타이밍도이다. 통상 동작 모드에 있어서, 모니터용 테스트 패드(14)를 통해 측정 대상신호(VMIN0∼VMIN4 중 어느 한개)의 측정을 행함으로써, 통상 동작 테스트를 행할 수 있다.
스트레스 테스트는, 테스트 모드 신호 TM3을 H 레벨로 하고(도 17에 있어서 VTP>Vref2), 내부 전원전압을 스트레스 테스트용 기준전압으로 설정한 후에, 레벨 시프트회로 LSA, LSB에, 도 27과 동일한 시퀀스를 행하게 함으로써, 실시된다.
스트레스 테스트에 있어서의 측정 대상소자 및 측정 대상신호는, 기본적으로 통상 동작 테스트의 경우와 동일하게 한다. 그리고, 스트레스 테스트에서 얻어진 측정 결과가, 통상 동작 테스트에서 얻은 측정 결과와 비교된다. 이와 같이 내부 전원전압이 다른 2개의 모드에서 내부회로에 동일한 시퀀스의 동작을 행하게 하고, 각 모드에서 동일한 측정 대상신호를 모니터함으로써, 측정 대상신호의 펄스폭이나 지연시간 등의 전원전압 의존성을 파악할 수 있다. 그것에 의해, 측정 대상소자의 전기적 특성의 불량을 검출할 수 있다.
이때, 통상 동작 모드(및 제3 테스트 모드)에서는, 도 27에 나타낸 것과 같이, 레벨 시프트회로 LSA, LSB에는 서로 상보적인 입력 신호 IN_A, IN_B가 각각 입력된다.
또한 도 27에서는, 전원 시동시에 있어서의 동작이 표시되어 있다. 전원이 시동하면, POR 검출회로(252)의 출력 신호인 리셋 신호 Rst_IN이 H 레벨로 되고, 테스트 신호 출력 선별회로(13)의 카운터회로가 리셋되어(도 17에 있어서 Q1=Q2=L이 된다), 선택신호 Z0이 H 레벨로 설정된다. 그후, VB 단자와 VS 단자 사이의 전압 VBS(=VB-VS(VS는 일정값))이 소정값에 이르면 리셋 신호 Rst_IN이 L 레벨로 되고, 테스트 신호 출력 선별회로(13)의 동작이, 선택신호 Z0가 H 레인의 상태로부터 개시되게 된다(시각 t30).
그후에는, 다른 테스트의 경우와 마찬가지로, 모니터용 테스트 패드(14)를 통해 측정 대상신호(VMIN0∼VMIN4 중 어느 한개)의 측정을 행할 때마다, 전압 VBS를 일단 UV 트립 전압보다 낮춤으로써, UV 검출회로(251)로부터 트리거 신호 T_IN의 펄스가 출력되어, 모니터용 테스트 패드(14)의 신호 PAD_M이 전환한다. 도 27에 있어서, 모니터용 테스트 패드(14)에는, 시각 t30∼t31의 사이에는, 인버터 INV0의 출력 신호 VMIN0이 출력되고, 시각 t31∼t32의 사이에는, 인버터 INV1의 출력 신호 VMIN1이 출력되고, 시각 t32∼t33의 사이에는, 인버터 INV2의 출력 신호 VMIN2가 출력되고, 시각 t33∼t34의 사이에는, 인버터 INV3의 출력 신호 VMIN3이 출력된다.
도 28은, 본 실시형태에 관한 집적회로장치(100)의 테스트 플로우의 일례를 나타낸 것이다. 이 테스트 플로우는, 통상 동작 모드에서 행하는 1회째의 통상 동작 테스트(S2), 제1 테스트 모드에서 행하는 정특성 테스트(S3), 제2 테스트 모드에서 행하는 동특성 테스트(S4), 제3 테스트 모드에서 행하는 스트레스 테스트(S5) 및, 통상 동작 모드에서 행해지는 2회째의 통상 동작 테스트(S6)를, 종래부터 행해지고 있는 집적회로장치의 일반적인 테스트(S1, S7)에 짜넣은 것이다.
이 테스트 플로우에서는, 1회째의 통상 동작 테스트, 정특성 테스트(S3), 동특성 테스트(S4), 스트레스 테스트(S5) 및, 2회째의 통상 동작 테스트(S6)는, 이 순서로 실행된다. 스트레스 테스트후에, 2회째의 통상 동작 테스트를 행함으로써, 각종의 테스트 실시중에 열화한 집적회로장치를 찾아내, 배제 할 수 있다.
이때, 본 발명은, 그 발명의 범위 내에 있어서, 각 실시형태를 자유롭게 조합하거나, 각 실시형태를 적절히, 변형, 생략하는 것이 가능하다.
1 입력 패드, 2 입력회로, 3 신호 전달회로, 4 로직회로, 5 기능회로, 6 출력회로, 7 출력 패드, 8 내부 전원회로, 11 제어용 테스트 패드, 12 테스트 모드 식별회로, 13 테스트 신호 출력 선별회로, 14 모니터용 테스트 패드, 15 테스트용 회로, 16 인터록회로, 22 슈미트회로, 23 펄스 발생회로, 24 레벨 시프트회로, 25 UV·POR 보호회로, 251 UV 검출회로, 252 POR 검출회로, 100 집적회로장치, 121∼123 콤퍼레이터, 124 테스트 모드 식별 로직회로, 121a∼123a 인버터, 125, 126 T 플립플롭, 127 디코더회로, 131, 132 T 플립플롭, 133 멀티플렉서, 134 디코더회로, 135∼137 아날로그 스위치, LS, LSA, LSB 레벨 시프트회로.

Claims (13)

  1. 내부회로와,
    상기 내부회로에서 행하는 테스트의 종별인 테스트 모드를 표시하는 테스트 제어신호에 근거하여 상기 테스트 모드를 식별하고, 상기 내부회로에 각 테스트 모드에 따른 동작을 행하게 하는 테스트 모드 식별회로와,
    상기 내부회로의 테스트시에 이 내부회로에 나타나는 테스트 신호를 관측하기 위한 모니터용 테스트 패드와,
    상기 내부회로의 테스트시에 이 내부회로에 나타나는 복수의 테스트 신호 중에서, 상기 모니터용 테스트 패드에 출력할 테스트 신호를 선별하는 테스트 신호 출력 선별회로를 구비하고,
    상기 테스트 신호 출력 선별회로는, 상기 모니터용 테스트 패드에 출력할 테스트 신호를, 시간과 함께 순차 전환하는 집적회로장치.
  2. 삭제
  3. 제 1항에 있어서,
    상기 테스트 모드 식별회로는, 상기 테스트 제어신호의 크기에 근거하여 테스트 모드를 식별하는 집적회로장치.
  4. 제 3항에 있어서,
    상기 테스트 모드 식별회로는, 상기 테스트 제어신호가 입력되는 콤퍼레이터를 사용해서 구성한 레벨 트리거회로를 포함하는 집적회로장치.
  5. 제 3항에 있어서,
    상기 테스트 모드 식별회로는, 상기 테스트 제어신호가 입력되는 인버터를 사용해서 구성한 레벨 트리거회로를 포함하는 집적회로장치.
  6. 제 1항에 있어서,
    상기 테스트 모드 식별회로는, 상기 테스트 제어신호가 입력되는 카운터회로를 포함하고, 이 카운터회로의 출력 신호에 근거하여 테스트 모드를 식별하는 집적회로장치.
  7. 제 1항에 있어서,
    상기 테스트 신호 출력 선별회로는,
    소정 주기의 펄스 신호가 입력되는 카운터회로와,
    이 카운터회로의 출력 신호에 따라, 상기 복수의 테스트 신호를 순차 선택해서 상기 모니터용 테스트 패드에 출력하는 멀티플렉서를 구비한 집적회로장치.
  8. 제 1항에 있어서,
    상기 테스트 신호 출력 선별회로는,
    상기 모니터용 테스트 패드에 접속되고, 상기 복수의 테스트 신호가 입력되는 복수의 아날로그 스위치와,
    소정 주기의 펄스 신호가 입력되는 카운터회로와,
    이 카운터회로의 출력 신호에 따라, 상기 복수의 아날로그 스위치를 순차 선택해서 온시키는 디코더회로를 구비한 집적회로장치.
  9. 제 1항, 제 3항 내지 제 8항 중 어느 한 항에 있어서,
    상기 테스트 제어신호를 입력하기 위한 제어용 테스트 패드를 더 구비한 집적회로장치.
  10. 제 9항에 있어서,
    상기 제어용 테스트 패드는, 테스트 용도 이외의 다른 패드와 겸용되고 있는 집적회로장치.
  11. 제 10항에 있어서,
    상기 다른 패드는, 신호 입력용 또는 신호 모니터용의 패드인 집적회로장치.
  12. 제 1항에 있어서,
    상기 테스트 제어신호는, 상기 내부회로의 테스트시에 이 내부회로에 부수하는 기능회로를 동작시킴으로써 생성되는 집적회로장치.
  13. 제 12항에 있어서,
    상기 테스트 제어신호는, 상기 기능회로로부터 복수 출력되고,
    상기 테스트 모드 식별회로는, 상기 복수의 테스트 제어신호의 조합에 근거하여 상기 테스트 모드를 식별하는 집적회로장치.
KR1020120142499A 2012-03-22 2012-12-10 집적회로장치 KR101398914B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2012065531A JP5794940B2 (ja) 2012-03-22 2012-03-22 集積回路装置
JPJP-P-2012-065531 2012-03-22

Publications (2)

Publication Number Publication Date
KR20130108053A KR20130108053A (ko) 2013-10-02
KR101398914B1 true KR101398914B1 (ko) 2014-05-27

Family

ID=49396026

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120142499A KR101398914B1 (ko) 2012-03-22 2012-12-10 집적회로장치

Country Status (2)

Country Link
JP (1) JP5794940B2 (ko)
KR (1) KR101398914B1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6469651B2 (ja) * 2014-03-11 2019-02-13 セイコーインスツル株式会社 生体情報取得装置
JP6467159B2 (ja) * 2014-07-25 2019-02-06 ローム株式会社 パラレルインタフェースおよび集積回路

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0661837A (ja) * 1992-08-05 1994-03-04 Hitachi Ltd 半導体集積回路装置
JPH07151825A (ja) * 1993-11-26 1995-06-16 Kawasaki Steel Corp 半導体集積回路
JPH0833439B2 (ja) * 1987-08-04 1996-03-29 日本電気アイシーマイコンシステム株式会社 半導体集積回路
KR20090122268A (ko) * 2007-04-25 2009-11-26 인터내셔널 비지네스 머신즈 코포레이션 집적회로 내에 테스트 구조들을 통합하기 위한 시스템 및 방법

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2659100B2 (ja) * 1989-09-19 1997-09-30 富士通株式会社 半導体集積回路
JPH1010211A (ja) * 1996-06-21 1998-01-16 Yazaki Corp 半導体集積回路
JP2001228220A (ja) * 2000-02-21 2001-08-24 Matsushita Electric Ind Co Ltd 半導体装置のテスト回路
JP2002005994A (ja) * 2000-06-19 2002-01-09 Matsushita Electric Ind Co Ltd 半導体装置のテスト回路
JP2006090837A (ja) * 2004-09-24 2006-04-06 Oki Electric Ind Co Ltd スキャンテスト回路
JP5300011B2 (ja) * 2009-02-04 2013-09-25 ローム株式会社 半導体装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0833439B2 (ja) * 1987-08-04 1996-03-29 日本電気アイシーマイコンシステム株式会社 半導体集積回路
JPH0661837A (ja) * 1992-08-05 1994-03-04 Hitachi Ltd 半導体集積回路装置
JPH07151825A (ja) * 1993-11-26 1995-06-16 Kawasaki Steel Corp 半導体集積回路
KR20090122268A (ko) * 2007-04-25 2009-11-26 인터내셔널 비지네스 머신즈 코포레이션 집적회로 내에 테스트 구조들을 통합하기 위한 시스템 및 방법

Also Published As

Publication number Publication date
JP2013197484A (ja) 2013-09-30
KR20130108053A (ko) 2013-10-02
JP5794940B2 (ja) 2015-10-14

Similar Documents

Publication Publication Date Title
US7639052B2 (en) Power-on-reset circuitry
JP5782238B2 (ja) 電圧検出回路及びその制御方法
US20110050270A1 (en) Circuit, system, and method for degradation detection
CN111693759B (zh) 电压检测器
JP2007065538A (ja) 駆動回路のテスト方法及び表示装置の駆動回路
JP2007333538A (ja) テスト回路、セレクタおよび半導体集積回路
TW201531030A (zh) 用於使用積體電路接腳作為限流輸入及汲極開路輸出之系統及方法
KR101398914B1 (ko) 집적회로장치
KR100904962B1 (ko) 스트레스 검출 회로, 이를 포함하는 반도체 칩 및 스트레스검출 방법
KR101719098B1 (ko) 펄스 폭 측정을 위한 회로 및 방법
US20070296421A1 (en) Voltage drop measurement circuit
JP2006269477A (ja) 半導体集積回路
JP2010109717A (ja) 半導体集積回路及びその制御方法
US7825704B2 (en) Threshold personalization testmode
JP5336559B2 (ja) テスト回路、及び、シリアルｉ／ｆ回路、半導体装置
JP2010102767A (ja) 半導体メモリ装置
KR20060053978A (ko) 반도체 집적회로
JP2007333536A (ja) 差動信号出力回路のｄｃ特性テスト回路
EP4220205A1 (en) Integrated circuit having an in-situ circuit for detecting an impending circuit failure
US20080143410A1 (en) Clock Input/Output Device
KR20050060902A (ko) 센스 앰프를 이용한 칩 내부의 전압 강하 측정 회로
JP2001296334A (ja) 集積回路および故障検出方法
JP6328899B2 (ja) 抵抗アレイ回路、電流生成回路、電流制御型発振回路、ｆｌｌ回路および抵抗アレイのテスト方法
JP2010010193A (ja) 半導体装置及び半導体装置の入力回路の閾値の測定方法
CN117394841A (zh) 多通道电路

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20170421

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20180503

Year of fee payment: 5