KR101394354B1

KR101394354B1 - 웨이퍼 검사용 인터페이스 및 웨이퍼 검사 장치

Info

Publication number: KR101394354B1
Application number: KR1020130023287A
Authority: KR
Inventors: 히로시 야마다
Original assignee: 도쿄엘렉트론가부시키가이샤
Priority date: 2012-03-09
Filing date: 2013-03-05
Publication date: 2014-05-13
Also published as: JP2013187457A; US9395405B2; TW201403089A; CN103308845A; TWI567399B; JP6031238B2; US20130234745A1; CN103308845B; KR20130103379A

Abstract

온도 변화에 기초하는 웨이퍼와 프로브 카드와의 위치 차이를 해소하고, 웨이퍼에 설치된 반도체 디바이스의 전극과 프로브 카드에 형성된 프로브를 정확히 위치 조정하여 반도체 디바이스에 대하여 적정한 전기적 특성 검사를 행할 수 있는 웨이퍼 검사용 인터페이스를 제공한다. 웨이퍼 검사용 인터페이스(18)는, 웨이퍼(W)에 대향하는 면에 상기 웨이퍼(W)에 형성된 복수의 반도체 디바이스의 전극에 대응하여 설치된 복수의 프로브(25)를 구비한 프로브 카드(20)와, 프로브 카드(20)의 웨이퍼(W)에 대향하는 면과는 반대측의 면에 접촉하여 프로브 카드(20)를 지지하는 포고 프레임(40)과, 포고 프레임(40)에 설치된 시스 히터(44)를 가지고, 시스 히터(44)는, 포고 프레임(40)에 형성된 관통홀(43)의 각 변을 따라 격자 형상으로 배치되어 있다.

Description

웨이퍼 검사용 인터페이스 및 웨이퍼 검사 장치{WAFER INSPECTION INTERFACE AND WAFER INSPECTION APPARATUS}

본 발명은, 프로브 카드를 구비하는 웨이퍼 검사용 인터페이스 및 웨이퍼 검사 장치에 관한 것이다.

웨이퍼 검사 장치로서, 예를 들면 웨이퍼에 형성된 복수의 반도체 디바이스에 대하여 전기적 특성 검사를 행하는 프로브 장치 또는 번인(burn-in) 검사 장치가 알려져 있다.

도 9는, 종래의 프로브 장치의 개략 구성을 도시한 단면도, 도 10은, 도 9의 프로브 장치에서의 포고 프레임(포고 링)을 도시한 단면도이다.

도 9에서 프로브 장치(100)는, 웨이퍼(W)를 반송하는 반송 영역을 형성하는 로더실(101)과, 웨이퍼(W)에 형성된 복수의 반도체 디바이스의 전기적 특성 검사를 행하는 검사실(102)을 구비하고, 로더실(101) 및 검사실(102) 내의 각종의 기기를 제어 장치에 의해 제어하여 반도체 디바이스의 전기적 특성 검사를 행하도록 구성되어 있다. 검사실(102)은, 로더실(101)로부터 반입된 웨이퍼(W)를 재치(載置)하고, X, Y, Z 및 θ 방향으로 이동하는 재치대(106)와, 재치대(106)의 상방에 배치된 포고 프레임(109)과, 포고 프레임(109)에 지지된 프로브 카드(108)와, 재치대(106)와 협동하여 프로브 카드(108)에 설치된 복수의 프로브(검사 바늘)와 웨이퍼(W)에 형성된 복수의 반도체 디바이스의 각 전극과의 얼라이먼트(위치 조정)를 행하는 얼라이먼트 기구(110)를 구비한다. 얼라이먼트 기구(110)와 재치대(106)의 협동에 의해 웨이퍼(W)와 프로브 카드(108)의 얼라이먼트가 행해져 프로브 카드(108)의 각 프로브와 웨이퍼(W)의 각 전극이 각각 접촉하고, 웨이퍼(W)에 형성된 복수의 반도체 디바이스의 전기적 특성 검사가 행해진다(예를 들면, 특허 문헌 1 참조).

도 10에서 포고 프레임(109)은, 변환 링(112)에 지지되어 있고, 변환 링(112)을 개재하여 프로브 장치(100)의 상부 플레이트에 장착되어 있다. 포고 프레임(109)은, 중앙에 두께 방향으로 관통하는 개구부(109A)를 가지고, 개구부(109A)의 주위의 링부(109B)에는 다수의 포고 핀(109C)이 두께 방향으로 관통하도록 배치되어 있다. 포고 핀(109C)은 포고 프레임(109)의 하방에 설치된 프로브 카드(108)의 외주연부에 설치된 접속 단자(108A)와 접촉하고, 프로브 카드(108)의 하면 중앙부에 형성된 프로브(108B)와 도시 생략된 검사 장치를 전기적으로 접속한다. 프로브(108B)는, 그 하방에 배치되는 웨이퍼(W)에 설치된 반도체 디바이스의 대응하는 전극과 접촉한다. 포고 프레임(109)의 개구부(109A) 내에는, 프로브 카드(108)의 변형을 방지하기 위하여, 예를 들면 금속제의 평판(平板) 형상 부재로 이루어지는 스티프너(113)가 배치되어 있다.

그런데, 반도체 디바이스는 고온 분위기에서 사용되는 경우가 있어, 웨이퍼에 형성된 반도체 디바이스의 전기적 특성 검사도 고온 상태에서 실시되는 경우가 있다. 웨이퍼 및 프로브 카드는 온도 변화에 따라 신축하므로, 고온 분위기, 예를 들면 90℃ 분위기에서는, 열팽창율의 차이에 기인하여 웨이퍼에 형성된 반도체 디바이스의 전극 위치와 프로브 카드에 형성된 프로브 위치에 차이가 생겨, 프로브 카드의 프로브를 대응하는 반도체 디바이스의 전극에 정확히 접촉시킬 수 없기 때문에, 전기적 특성 검사를 적정하게 행할 수 없다고 하는 문제가 있다.

이러한 경우, 종래의 프로브 장치에서는, 포고 프레임(109)의 개구부(109A) 내에 배치된 스티프너재에 웨이퍼(W)와 열팽창 계수가 근접한 저팽창재를 적용함으로써 외관상 포고 프레임(109)에 장착된 프로브 카드(108)와 웨이퍼(W)와의 열팽창율을 근사시키고, 이에 의해 프로브 카드(108)에 형성된 프로브의 위치와 웨이퍼에 형성된 반도체 디바이스의 전극 위치와의 차이를 억제하는 것도 가능했다.

일본특허공개공보 2004-140241호

그러나, 본 발명이 대상으로 하는 웨이퍼 검사 장치에서는, 복수의 검사실을 맨션풍으로 다수 조합하고, 예를 들면, 웨이퍼의 얼라이먼트를 검사실 이외의 장소에서 행하여 공용할 수 있는 장치는 가능한 한 공용하여, 경량, 소형화를 도모하고 있다. 따라서, 각 검사실에서 강성을 확보하기 위한 스티프너는 채용되고 있지 않다. 또한, 본 발명이 대상으로 하는 웨이퍼 검사 장치에서의 각 검사실은, 웨이퍼에 형성된 모든 반도체 디바이스의 전극에 프로브 카드에 형성된 모든 프로브를 한 번에 접촉시키는 일괄 접촉형 장치이기 때문에, 프로브 카드를 지지하는 포고 프레임에는, 전면에 다수의 포고 핀이 삽입되어 있고, 이에 의해 포고 프레임에 장착된 프로브 카드의 강성이 확보되고, 또한 스티프너를 설치할 스페이스가 없기 때문에 스티프너는 채용되고 있지 않다.

즉, 본 발명이 대상으로 하는 웨이퍼 검사 장치에서는, 종래의 프로브 장치와 같이, 스티프너의 적용 재료를 선택함으로써 외관상 프로브 카드의 열팽창율을 웨이퍼의 열팽창율에 근사시키고, 이에 의해 온도 변화에 기초하는 웨이퍼(W)에 형성된 반도체 디바이스의 전극과 프로브 카드에 형성된 프로브와의 위치 차이를 해소시킬 수 없어, 그 대책이 요구되고 있었다.

본 발명의 과제는, 열팽창차에 기초하는 웨이퍼와 프로브 카드와의 위치 차이를 해소하고, 프로브 카드에 형성된 프로브와 웨이퍼에 형성된 반도체 디바이스의 전극을 정확히 위치 조정하여 반도체 디바이스에 대하여 적정한 전기적 특성 검사를 행할 수 있는 웨이퍼 검사용 인터페이스 및 웨이퍼 검사 장치를 제공하는 것에 있다.

상기 과제를 해결하기 위하여, 청구항 1에 기재된 웨이퍼 검사용 인터페이스는, 웨이퍼에 대향하는 면에 상기 웨이퍼에 형성된 복수의 반도체 디바이스의 전극에 대응하여 설치된 복수의 프로브를 구비한 프로브 카드와, 상기 프로브 카드의 상기 웨이퍼에 대향하는 면과는 반대측의 면에 접촉하여 상기 프로브 카드를 지지하는 프레임과, 상기 프레임에 설치된 가열 부재를 가지는 것을 특징으로 하는 웨이퍼 검사용 인터페이스이다.

청구항 2에 기재된 웨이퍼 검사용 인터페이스는, 청구항 1에 기재된 웨이퍼 검사용 인터페이스에 있어서, 상기 가열 부재는 선 형상의 히터인 것을 특징으로 한다.

청구항 3에 기재된 웨이퍼 검사용 인터페이스는, 청구항 2에 기재된 웨이퍼 검사용 인터페이스에 있어서, 상기 프레임은 복수의 직사각형의 관통홀을 가지고, 상기 선 형상의 히터는, 상기 복수의 관통홀의 각 변을 따라 설치되어 있는 것을 특징으로 한다.

청구항 4에 기재된 웨이퍼 검사용 인터페이스는, 청구항 3에 기재된 웨이퍼 검사용 인터페이스에 있어서, 상기 선 형상의 히터는 상기 관통홀의 각 변을 따라 격자 형상으로 설치되어 있는 것을 특징으로 한다.

청구항 5에 기재된 웨이퍼 검사용 인터페이스는, 청구항 2 내지 4 항 중 어느 한 항에 기재된 웨이퍼 검사용 인터페이스에 있어서, 상기 선 형상의 히터는, 상기 프레임의 두께 방향을 따른 단면(斷面)에 있어서 상기 프로브 카드와의 접촉면측에 설치되어 있는 것을 특징으로 한다.

청구항 6에 기재된 웨이퍼 검사용 인터페이스는, 청구항 1 내지 4 항 중 어느 한 항에 기재된 웨이퍼 검사용 인터페이스에 있어서, 상기 프로브 카드에서의 각 프로브는, 상기 프로브 카드가 소정 온도로 가열되어 팽창할 시, 상기 소정 온도의 상기 웨이퍼에 형성된 상기 반도체 디바이스의 각 전극에 각각 접촉하도록 미리 오프셋되어 배치되어 있는 것을 특징으로 한다.

청구항 7에 기재된 웨이퍼 검사용 인터페이스는, 청구항 6에 기재된 웨이퍼 검사용 인터페이스에 있어서, 상기 소정 온도는 -30℃ ~ +100℃의 범위 내의 온도인 것을 특징으로 한다.

청구항 8에 기재된 웨이퍼 검사용 인터페이스는, 청구항 3 또는 4 항에 기재된 웨이퍼 검사용 인터페이스에 있어서, 상기 관통홀은 포고 핀용의 관통홀인 것을 특징으로 한다.

상기 과제를 해결하기 위하여, 청구항 9에 기재된 웨이퍼 검사 장치는, 웨이퍼에 형성된 반도체 디바이스의 전기적 특성을 검사하는 검사실과, 상기 검사실로의 상기 웨이퍼의 반출입을 행하는 반송 기구를 구비하는 웨이퍼 검사 장치에 있어서, 상기 검사실은 웨이퍼 검사용 인터페이스를 가지고, 상기 웨이퍼 검사용 인터페이스는, 웨이퍼에 대향하는 면에 상기 웨이퍼에 형성된 복수의 반도체 디바이스의 전극에 대응하여 설치된 복수의 프로브를 구비한 프로브 카드와, 상기 프로브 카드의 상기 웨이퍼에 대향하는 면과는 반대측의 면에 접촉하여 상기 프로브 카드를 지지하는 프레임과, 상기 프레임에 설치된 가열 부재를 가지는 것을 특징으로 한다.

본 발명에 따르면, 프로브 카드의 웨이퍼에 대향하는 면과는 반대측의 면에 접촉하여 이 프로브 카드를 지지하는 프레임에 가열 부재를 설치했으므로, 이 가열 부재에 의해 프로브 카드를 미리 반도체 디바이스의 특성 검사 온도로 가열함으로써, 당해 특성 검사 온도로 가열되었을 시, 당해 특성 검사 온도로 가열된 웨이퍼에서의 반도체 디바이스의 각 전극과 각각 접촉하도록 배치된 복수의 프로브를 구비한 프로브 카드를 이용함으로써, 웨이퍼에 형성된 반도체 디바이스의 전극과 프로브 카드에 형성된 프로브를 정확히 위치 조정할 수 있고, 이로써 반도체 디바이스에 대하여 적정한 전기적 특성 검사를 행할 수 있다.

도 1은 본 발명의 실시예에 따른 웨이퍼 검사 장치의 외관을 도시한 사시도이다.
도 2는 도 1에서의 웨이퍼 검사 장치의 II - II 선을 따르는 단면도이다.
도 3은 도 2에서의 검사실이 가지는 웨이퍼 검사용 인터페이스의 구성을 개략적으로 도시한 단면도이다.
도 4는 도 3에서의 프레임(포고 프레임)을 도시한 도이며, 도 4의 (A)는 전면(표면)을 도시한 평면도, 도 4의 (B)는 이면을 도시한 저면도이다.
도 5는 도 3의 웨이퍼 검사용 인터페이스의 부분 확대 단면도이다.
도 6은 도 4의 프레임(포고 프레임)에 삽입 고정되는 포고 핀을 도시한 사시도이다.
도 7은 도 5의 웨이퍼 검사용 인터페이스를 이용한 웨이퍼에서의 각 반도체 디바이스의 전기적 특성 검사의 공정도이다.
도 8은 도 5의 웨이퍼 검사용 인터페이스를 이용한 웨이퍼에서의 각 반도체 디바이스의 전기적 특성 검사의 공정도이다.
도 9는 종래의 프로브 장치의 개략 구성을 도시한 단면도이다.
도 10은 도 9에서의 포고 프레임을 도시한 단면도이다.

이하에, 본 발명의 실시예에 대하여 도면을 참조하여 설명한다.

도 1은, 본 발명의 실시예에 따른 웨이퍼 검사 장치의 외관을 도시한 사시도이다. 웨이퍼 검사 장치(10)는, 웨이퍼에 형성된 모든 반도체 디바이스의 전극에 대하여 프로브 카드의 모든 프로브를 한 번에 접촉시켜 전기적 특성 검사를 행하는 일괄 접촉형의 검사 장치로서, 공용할 수 있는 장치에 대해서는 가능한 한 공용한다고 하는 개념 하에 개발된 것이다. 따라서, 장치의 소형화를 도모하기 위하여, 검사실 이외의 다른 장소에서 웨이퍼의 얼라이먼트가 행해진다.

도 1에서 웨이퍼 검사 장치(10)는, 당해 웨이퍼 검사 장치(10)의 배면에서 웨이퍼의 반출입을 행하는 반출입 영역(S10)과, 이 반출입 영역(S10)에 대향하여 정면에 설치된 검사 영역(S40)과, 반출입 영역(S10)과 검사 영역(S40) 사이에 형성된 반송 영역(S30)으로 주로 구성되어 있다.

반출입 영역(S10)은, 복수의 재치 기구에 대응하여 복수의 단위 반출입 영역으로 구획되어 있고, 검사 영역(S40)도 복수의 검사실에 대응하여 복수의 단위 검사 영역으로 구획되어 있다. 즉, 반출입 영역(S10) 및 검사 영역(S40)은, 각각 맨션풍으로 복수의 방으로 구획되어 있고, 그 사이의 반송 영역(S30)을 웨이퍼 반송 기구(후술하는 도 2 참조)가 이동한다.

도 2는, 도 1의 II - II 선을 따르는 단면도이다.

도 2에서, 반출입 영역(S10)에는 재치 기구로서 예를 들면 복수의 풉(F)의 수용 기구가 설치되어 있다. 또한, 반출입 영역(S10)의 도면 중 좌단에는 얼라이먼트실(12)을 가지는 얼라이먼트 영역(S20)이 형성되어 있고, 우단에는 바늘 자국 검사 장치(17)를 가지는 바늘 자국 검사 영역(S50)이 설치되어 있다. 또한, 반송 영역(S30)에는 웨이퍼 반송 기구(13)가 설치되어 있고, 검사 영역(S40)에는 복수의 검사실(14)이 설치되어 있다.

웨이퍼 반송 기구(13)는, 예를 들면 기대(基臺) 상에 설치된 회전체와, 회전체 상에서 각각 개별로 일방향으로 왕복 이동하는 상하 2 매의 암과, 기대 및 암을 승강시키는 승강 기구와, 이들을 반송 영역(S30)을 따라 왕복 이동시키는 이동 기구를 구비하고 있고, 상측의 암(13A)의 선단에는 웨이퍼(W)를 재치하여 반송하는 픽(13B)이 설치되어 있다. 또한, 픽(13B)에는 가열 장치(13C)가 내장되어 있다(후술하는 도 3 참조). 가열 장치(13C)는, 웨이퍼(W)에 형성된 반도체 디바이스에 대하여 전기적 특성 시험을 행할 때, 웨이퍼(W)를 이 웨이퍼(W)의 특성 검사 온도로 가열한다. 가열 장치(13C)로서는, 예를 들면 전열 히터가 이용된다.

웨이퍼 검사 장치(10)에서는, 웨이퍼 반송 기구(13)가 풉(F)으로부터 미검사의 웨이퍼(W)를 수취하여 얼라이먼트실(12)로 반송하고, 이 얼라이먼트실(12)에서는, 웨이퍼 반송 기구(13)의 픽(13B)에 대한 웨이퍼(W)의 얼라이먼트를 행하고, 웨이퍼 반송 기구(13)가 얼라이먼트 후의 웨이퍼(W)를 소정의 검사실(14)로 반입한다. 웨이퍼는, 반송 중에 픽(13B)에 내장된 가열 장치(13C)에 의해 특성 검사 온도까지 가열된다. 검사실(14)은, 후술하는 웨이퍼 검사용 인터페이스(18)를 가지고, 이 웨이퍼 검사용 인터페이스(18)는, 웨이퍼(W)에 형성된 복수의 반도체 디바이스의 전기적 특성 검사를 행한다.

또한, 웨이퍼 반송 기구(13)는 검사 완료된 웨이퍼(W)를 소정의 검사실(14)로부터 반출입 영역(S10)의 일단에 위치하는 바늘 자국 검사 영역(S50) 내에 설치된 바늘 자국 검사 장치(17)로 전달하고, 바늘 자국 검사 장치(17)는 검사 완료된 웨이퍼(W)에서의 각 반도체 디바이스의 전극에서의 바늘 자국(프로브(25)의 접촉 자국)의 검사를 행하고, 이 후 웨이퍼 반송 기구(13)가 검사 후의 웨이퍼(W)를 반출입 영역(S10)의 풉(F)으로 반입한다. 검사 후의 웨이퍼는, 풉(F)으로 반입되는 동안 상온까지 냉각된다.

이 경우, 웨이퍼 반송 기구(13)는, 제 1 풉(F)으로부터 반출한 제 1 웨이퍼(W)를 얼라이먼트실(12)을 경유하여 제 1 검사실(14) 내로 반입하는데, 제 1 검사실(14) 내에서 제 1 웨이퍼(W)에 형성된 반도체 디바이스의 전기적 특성 검사가 행해지고 있는 동안에, 제 2 풉(F)으로부터 반출한 제 2 웨이퍼(W)를 얼라이먼트실(12)을 경유하여 제 2 검사실(14) 내로 반입할 수 있다. 또한 웨이퍼 반송 기구(13)는, 제 1 검사실(14) 내에서 제 1 웨이퍼(W)에 형성된 반도체 디바이스의 전기적 특성 검사가 행해지고 있는 동안에, 제 3 검사실로부터 검사 후의 제 3 웨이퍼(W)를 반출하여 제 3 풉(F)으로 반입할 수도 있다. 즉 웨이퍼 반송 기구(13)는, 복수의 풉(F) 및 복수의 검사실(14) 사이에서 순차적으로 웨이퍼(W)의 반출입을 행하고, 복수의 검사실(14)은, 각 검사실(14)에서 순차적으로 복수의 웨이퍼(W)에 대하여 이 웨이퍼(W)에 형성된 반도체 디바이스의 전기적 특성 검사를 행한다.

도 3은, 도 2에서의 검사실이 가지는 웨이퍼 검사용 인터페이스의 구성을 개략적으로 도시한 단면도이다.

도 3에서 웨이퍼 검사용 인터페이스(18)는, 검사실(14) 내의 천장부에 배치된 판상(板狀) 부재로 이루어지는 헤드 플레이트(19)와, 이 헤드 플레이트(19)의 하면을 구성하는 프레임(이하, ‘포고 프레임’이라고 함)(40)과, 이 포고 프레임(40)의 하면에 접촉하도록 배치된 프로브 카드(20)와, 이 프로브 카드(20)의 외주를 보지(保持)하여 포고 프레임(40)에 고정하는 고정 링(21)과, 검사실(14) 내의 저부(底部)로부터 세워 설치되어 도 3 중 상하 방향으로 이동하는 봉 형상의 리프터(22)와, 이 리프터(22)의 정부(頂部)에 설치된 대(臺) 형상의 척 탑(23)을 가진다. 척 탑(23)은 단면 볼록 형상을 나타내고, 중앙부에서 도면 중 상방으로 돌출된 볼록부(23A)와, 이 볼록부(23A)를 둘러싸고 볼록부(23A)보다 일단 낮게 형성된 단차부(23B)를 가진다. 볼록부(23A)의 상부 평면은 웨이퍼(W)를 재치하는 웨이퍼 재치면(23C)으로 되어 있다.

도 4는, 도 3에서의 포고 프레임(40)을 도시한 도이며, 도 4의 (A)는 전면(표면)을 도시한 평면도, 도 4의 (B)는 이면을 도시한 저면도이다.

도 4의 (A), (B)에서 포고 프레임(40)은, 포고 프레임 본체(41)와, 이 포고 프레임 본체(41)의 중앙부에 형성되고, 프로브 카드(20)와 접촉하는 접촉 영역(42)과, 이 접촉 영역(42)에 형성된 복수의 관통홀(43)로 주로 구성되어 있다. 포고 프레임 본체(41)는 예를 들면 인바(Invar) 등의 저열팽창 재료제로서, 450 mm × 500 mm의 장방형(長方形)의 판상체를 나타내고, 그 두께는 예를 들면 10 mm이다. 중앙부의 접촉 영역(42)은 300 mmφ의 원형 영역이며, 예를 들면 한 변이 16.5 mm인 정방형(正方形)의 관통홀(43)이 규칙적으로 다수 형성되어 있다. 관통홀(43)의 형상은 이에 한정되지 않고, 예를 들면, 직사각형 형상이어도 무방하다. 관통홀(43)은, 포고 핀을 감합시키기 위한 것이다.

정방형의 관통홀(43)의 각 변을 따르도록, 도 4의 (A) 중, 격자 형상으로 가열 장치로서의 선 형상의 히터(44)가 설치되어 있다. 선 형상의 히터(44)로서는, 예를 들면 시스 히터(sheath heater)가 적합하게 사용된다. 시스 히터는 금속, 예를 들면 스테인리스제의 단면 2 mmφ의 파이프의 중심에 발열 코일을 삽입하고, 파이프와 발열 코일의 간극을 MgO 파우더로 굳힌 직관(直管) 형상의 히터로서, 휨 가공 가능하며, 수명이 긴 히터이다.

접촉 영역(42)의 주위에는, 열손실을 저감시키기 위하여 단열용의 관통홀(46)이 다수 형성되어 있다. 관통홀(46)은, 포고 프레임 본체(41)를 그 두께 방향으로 관통하여 열전도에 의한 열손실을 저감시킨다.

포고 프레임(40)에 설치된 선 형상의 히터(이하, ‘시스 히터’라고 함)(44)는, 포고 프레임(40)에 접촉하는 프로브 카드(20)를 가열시키기 위한 것이며, 그 단면도에서, 포고 프레임(40)과 프로브 카드(20)의 접촉면에 가까운 위치에 설치하는 것이 바람직하다. 이에 의해, 시스 히터(44)의 전열 효율이 향상되고, 단시간에 프로브 카드(20)를, 예를 들면 웨이퍼(W)의 전기적 특성 검사 온도와 동일한 온도로 가열하여, 웨이퍼(W)에 형성된 반도체 디바이스의 전극 위치와 프로브 카드(20)에 설치된 각 프로브(25)의 위치를 정합시킬 수 있다.

도 5는, 도 3의 웨이퍼 검사용 인터페이스의 부분 확대 단면도이다.

도 5에서 웨이퍼 검사용 인터페이스(18)는, 웨이퍼(W)에 대향하는 면에 복수의 프로브(25)를 구비한 프로브 카드(20)와, 웨이퍼(W)를 사이에 두고 프로브 카드(20)에 대향하여 배치된 대 형상의 척 탑(23)과, 프로브 카드(20)의 웨이퍼(W)에 대향하는 면과는 반대측의 면에 접촉하여 이 프로브 카드(20)를 지지하는 포고 프레임(40)으로 주로 구성되어 있다.

포고 프레임(40)의 포고 프레임 본체(41)에는, 다수의 포고 핀용의 관통홀(43)이 형성되어 있다. 포고 핀용의 관통홀(43)은, 예를 들면 단면 정방형의 관통홀이며, 이 관통홀(43)의 각 변을 따라, 예를 들면 격자 형상으로 시스 히터(44)가 설치되어 있다(도 4 참조). 각 관통홀(43)에는 도 6에 도시한 바와 같이, 단면 평방형(平方形)의 사각 기둥 형상의 볼록부(45A) 및 이 볼록부(45A)의 주위에 형성된 단차부(45B)로 이루어지는 포고 핀(45)의 볼록부(45A)가 각각 감합되어 있다. 포고 핀(45)은, 프로브 카드(20)와 헤드 플레이트(19) 상에 설치된 도시 생략한 검사 장치를 전기적으로 접속한다.

도 5로 돌아와, 프로브 카드(20)는, 웨이퍼(W)에 대향하는 면에서 웨이퍼(W)에 형성된 각 반도체 디바이스의 전극에 대응하여 배치된 다수의 프로브(검사 바늘)(25)를 가진다. 또한 고정 링(21)은, 프로브 카드(20)에서의 프로브(25)의 배열 영역을 둘러싸도록 형성되고, 프로브 카드(20)를 포고 프레임(40)에 고정한다.

또한, 프로브 카드(20)와 웨이퍼(W) 간에는 내측 공간(28)이 형성되고, 척 탑(23)과 고정 링(21) 간에는 내측 공간(28)을 포함하는 외측 공간(27)이 형성되어 있다. 내측 공간(28) 및 외측 공간(27)은, 각각 씰 부재(26 및 24)에 의해 씰링된다(도 3 참조).

이하에, 이러한 구성의 웨이퍼 검사용 인터페이스를 구비한 웨이퍼 검사 장치에 의한 웨이퍼에 형성된 반도체 디바이스의 전기적 특성 검사에 대하여 설명한다.

도 7 및 도 8은, 도 5의 웨이퍼 검사용 인터페이스를 구비한 웨이퍼 검사 장치에 의한 웨이퍼에 형성된 반도체 디바이스의 전기적 특성 검사의 공정도이다.

우선, 검사실(14)로 웨이퍼(W)를 반입하는 전처리로서, 포고 프레임(40)에 설치된 시스 히터(44)에 의해 이 포고 프레임(40)에 접촉하는 프로브 카드(20)를 미리 웨이퍼(W)의 특성 검사 온도인 예를 들면 90℃로 가열한다. 시스 히터(44)는, 포고 프레임(40)의 관통홀(43)의 각 변을 따라 격자 형상으로 설치되고, 또한 포고 프레임(40)과 프로브 카드(20)의 접촉면의 근처에 설치되어 있으므로, 프로브 카드(20)를 효율적으로 가열한다.

이어서, 웨이퍼 반송 기구(13)에 의해 웨이퍼(W)를 검사실(14) 내로 반입한다. 즉 웨이퍼 반송 기구(13)는, 이 웨이퍼 반송 기구(13)의 픽(13B)에 대하여 얼라이먼트가 행해지고, 또한 픽(13B)에 내장된 가열 장치(13C)에 의해 특성 검사 온도, 예를 들면 90℃로 가열된 웨이퍼(W)를 검사실(14) 내로 반입하고, 프로브 카드(20)와 대향시킨다. 이 때, 웨이퍼 반송 기구(13)는 암(13A)을 미소하게 이동시켜, 픽(13B)과 프로브 카드(20)와의 얼라이먼트를 행한다(도 7의 (A)). 이에 의해, 웨이퍼(W)와 프로브 카드(20)와의 얼라이먼트가 행해진다.

이어서, 웨이퍼 반송 기구(13)가 픽(13B)을 프로브 카드(20)를 향해 이동시켜 웨이퍼(W)를 프로브 카드(20)에 접촉시킨다. 이 때, 이미 웨이퍼(W)와 프로브 카드(20)와의 얼라이먼트가 행해져 있고, 또한 웨이퍼(W)와 프로브 카드(20)는 모두 웨이퍼(W)의 특성 검사 온도인 예를 들면 90℃로 조정되어 있으므로, 프로브 카드(20)의 각 프로브(25)가 웨이퍼(W)에 형성된 각 반도체 디바이스의 전극과 정확히 접촉한다(도 7의 (B)). 프로브 카드(20)의 웨이퍼 대향면에 설치된 각 프로브(25)는, 예를 들면 90℃에서 프로브 카드(20)가 열팽창할 시, 당해 90℃로 가열되어 열팽창한 웨이퍼(W)에서의 반도체 디바이스의 대응하는 전극에 각각 접촉하도록, 상온에서는 미리 오프셋되어 배치되어 있다.

이어서, 프로브 카드(20)와 웨이퍼(W) 간에 형성된 내측 공간(28)을 감압하여 웨이퍼(W)를 프로브 카드(20)에 끌어당겨 임시 고정하고, 이 후 픽(13B)은 웨이퍼(W)로부터 분리되어 웨이퍼 반송 기구(13)에 의해 검사실(14)로부터 퇴출된다(도 7의 (C)).

이어서, 척 탑(23)을 지지하는 리프터(22)가 척 탑(23)을 상방으로 이동시켜 척 탑(23)을 고정 링(21)에 접촉시킨다. 이 때, 척 탑(23)의 볼록부(23A)는 단차부(23B)로부터 상방으로 돌출되어 있으므로, 이 볼록부(23A)의 상부 평면인 웨이퍼 재치면(23C)은 프로브 카드(20)에 임시 고정된 웨이퍼(W)에 접촉하고, 결과적으로 웨이퍼(W)가 웨이퍼 재치면(23C) 상에 위치하게 된다(도 8의 (A)).

이어서, 척 탑(23)이 고정 링(21)에 접촉되어, 척 탑(23)과 고정 링(21) 간에 형성된 외측 공간(27)을 감압하여 척 탑(23)을 고정 링(21)에 끌어당기고, 척 탑(23)이 고정 링(21)에 의해 간접적으로 보지된다. 이 때, 고정 링(21)에 끌어당겨진 척 탑(23)은 웨이퍼 재치면(23C) 상에 위치하는 웨이퍼(W)를 프로브 카드(20)에 압압하지만, 척 탑(23)은 웨이퍼(W)보다 높은 강성을 가지므로, 웨이퍼(W)를 프로브 카드(20)에 균일하게 압압할 수 있다. 이 후, 리프터(22)는 도면 중 하방으로 이동하여 척 탑(23)으로부터 분리된다(도 8의 (B)).

이어서, 프로브 카드(20)의 각 프로브(25)로부터 소정치의 전류가 각 반도체 디바이스의 전극에 흘러 각 반도체 디바이스의 전기적 특성 검사가 일괄하여 행해지고, 이 후 본 검사를 종료한다.

본 실시예에 따르면, 프로브 카드(20)의 웨이퍼(W)에 대향하는 면과는 반대측의 면에 접촉하여 이 프로브 카드(20)를 지지하는 포고 프레임(40)에 시스 히터(44)를 설치했으므로, 미리 시스 히터(44)에 의해 프로브 카드(20)를 반도체 디바이스의 전기적 특성 검사 온도까지 가열함으로써, 당해 특성 검사 온도로 가열되었을 시, 당해 특성 검사 온도로 가열된 웨이퍼에서의 반도체 디바이스의 각 전극과 각각 접촉하도록 배치된 복수의 프로브(25)를 구비한 프로브 카드(20)를 이용함으로써, 웨이퍼(W)의 반도체 디바이스의 전극 위치와 프로브 카드(20)에서의 각 프로브 위치를 정확히 위치 조정할 수 있고, 이로써 웨이퍼에 형성된 반도체 디바이스에 대하여 적정한 전기적 특성 검사를 행할 수 있다. 또한, 프로브 카드(20)는 웨이퍼(W)와 접촉하기 전에 미리 웨이퍼(W)의 특성 검사 온도로 가열되므로, 프로브 카드(20)의 프로브(25)가 웨이퍼(W)에 형성된 반도체 디바이스에 접촉한 후, 더 가열되어 전극 위치까지도 이동하는 것을 방지하여, 불량품의 발생을 억제할 수 있다.

또한 본 실시예에 따르면, 시스 히터(44)는 선 형상의 히터인 점으로부터, 이 시스 히터(44)를 관통홀(43)의 각 변을 따라 격자 형상으로 균등 배치할 수 있다. 따라서, 프로브 카드(20)를 균일하게 가열할 수 있다.

본 실시예에서, 웨이퍼(W)에 설치된 반도체 디바이스의 전기적 특성 검사 온도는 예를 들면 50℃ ~ 150℃이며, 바람직하게는 60 ~ 90℃이다. 온도가 너무 높으면 씰 부재 등에서 내열성을 유지할 수 없게 되는 경우가 있다. 또한, 온도가 너무 낮으면 가열 부재로서의 시스 히터(44)의 실효가 얻어지지 않는다.

본 실시예에서는, 프로브 카드(20)의 각 프로브(25)를 각각 대응하는 웨이퍼(W)의 모든 반도체 디바이스에서의 대응하는 모든 전극에 일괄하여 접촉시켜 전기적 특성 검사가 행해진다. 이에 의해, 반도체 디바이스의 생산성이 향상된다.

또한 본 실시예에 따른 웨이퍼 검사 장치는, 검사실(14) 이외의 장소에서 웨이퍼(W)의 얼라이먼트를 행하므로, 웨이퍼(W) 및 이 웨이퍼(W)에 접촉하는 프로브 카드(20)의 온도 관리가 중요해지지만, 포고 프레임(40)에 설치한 시스 히터(44)에 의해 프로브 카드(20)를 임의의 온도로 가열하여 적정한 온도 관리를 행할 수 있다.

이상, 본 발명에 대하여 상기 실시예를 이용하여 설명했지만, 본 발명은 상기 실시예에 한정되지 않는다.

W : 웨이퍼
14 : 검사실
18 : 웨이퍼 검사용 인터페이스
20 : 프로브 카드
23 : 척 탑
25 : 프로브
40 : 포고 프레임
43 : 관통홀
44 : 시스 히터(가열 부재)

Claims

웨이퍼에 대향하는 면에 상기 웨이퍼에 형성된 복수의 반도체 디바이스의 전극에 대응하여 설치된 복수의 프로브를 구비한 프로브 카드와,
상기 프로브 카드의 상기 웨이퍼에 대향하는 면과는 반대측의 면에 접촉하여 상기 프로브 카드를 지지하는 프레임과,
상기 프레임에 설치된 가열 부재를 가지고,
상기 프로브 카드에서의 각 프로브는, 상기 프로브 카드가 소정 온도로 가열되어 팽창할 시, 상기 소정 온도의 상기 웨이퍼에 형성된 상기 반도체 디바이스의 각 전극에 각각 접촉하도록 미리 오프셋되어 배치되어 있는 것을 특징으로 하는 웨이퍼 검사용 인터페이스.
제 1 항에 있어서,
상기 가열 부재는 선 형상의 히터인 것을 특징으로 하는 웨이퍼 검사용 인터페이스.
제 2 항에 있어서,
상기 프레임은 복수의 직사각형의 관통홀을 가지고, 상기 선 형상의 히터는, 상기 복수의 관통홀의 각 변을 따라 설치되어 있는 것을 특징으로 하는 웨이퍼 검사용 인터페이스.
제 3 항에 있어서,
상기 선 형상의 히터는 상기 관통홀의 각 변을 따라 격자 형상으로 설치되어 있는 것을 특징으로 하는 웨이퍼 검사용 인터페이스.
제 2 항 내지 제 4 항 중 어느 한 항에 있어서,
상기 선 형상의 히터는, 상기 프레임의 두께 방향을 따른 단면에 있어서 상기 프로브 카드와의 접촉면측에 설치되어 있는 것을 특징으로 하는 웨이퍼 검사용 인터페이스.
삭제
제 1 항에 있어서,
상기 소정 온도는 -30℃ ~ +100℃의 범위 내의 온도인 것을 특징으로 하는 웨이퍼 검사용 인터페이스.
제 3 항 또는 제 4 항에 있어서,
상기 관통홀은 포고 핀용의 관통홀인 것을 특징으로 하는 웨이퍼 검사용 인터페이스.
웨이퍼에 형성된 반도체 디바이스의 전기적 특성을 검사하는 검사실과,
상기 검사실로의 상기 웨이퍼의 반출입을 행하는 반송 기구를 구비하는 웨이퍼 검사 장치에 있어서,
상기 검사실은 웨이퍼 검사용 인터페이스를 가지고,
상기 웨이퍼 검사용 인터페이스는,
웨이퍼에 대향하는 면에 상기 웨이퍼에 형성된 복수의 반도체 디바이스의 전극에 대응하여 설치된 복수의 프로브를 구비한 프로브 카드와,
상기 프로브 카드의 상기 웨이퍼에 대향하는 면과는 반대측의 면에 접촉하여 상기 프로브 카드를 지지하는 프레임과,
상기 프레임에 설치된 가열 부재를 가지고,
상기 프로브 카드에서의 각 프로브는, 상기 프로브 카드가 소정 온도로 가열되어 팽창할 시, 상기 소정 온도의 상기 웨이퍼에 형성된 상기 반도체 디바이스의 각 전극에 각각 접촉하도록 미리 오프셋되어 배치되어 있는 것을 특징으로 하는 웨이퍼 검사 장치.