KR101368104B1 - 검사 신호를 검사 대상 장치와 비접촉 방식으로 인터페이스하는 장치 - Google Patents

Abstract

인터페이스 장치는 테스터기로부터 검사 데이터를 수신한다. 검사 데이터를 나타내는 신호는 인터페이스 장치와 검사 대상 장치 상에서의 전자기 결합된 구조체를 통해 검사 대상 장치에 송신된다. 검사 대상 장치는 검사 신호를 처리하고 응답 데이터를 생성한다. 응답 데이터를 나타내는 신호는 검사 대상 장치와 인터페이스 장치 상에서의 전자기 결합된 구조체를 통해 인터페이스 장치에 송신된다.

Description

검사 신호를 검사 대상 장치와 비접촉 방식으로 인터페이스하는 장치{APPARATUS FOR CONTACTLESS INTERFACING OF TEST SIGNALS WITH A DEVICE UNDER TEST}

본 발명은 개괄적으로 검사 시스템 및 방법에 적용 가능할 수 있는 것으로서, 구체적으로는 반도체 장치 검사에 적합한 것이다.

알고 있는 바와 같이, 반도체 장치는 통상 반도체 웨이퍼 상에서 한번에 많은 수의 "다이"로서 제조되며, 그리고 다이는 소비자에게 출하되기 전에 또는 다양한 제품에 설치되기 전에 추가 처리된다. 이러한 추가 처리는 많은 형태를 취할 수 있다.

아마도 가장 잘 알려진 후제조 처리에서는 다이를 웨이퍼 형태로 있는 동안 탐침하여 검사한다. 그리고 다이는 웨이퍼로부터 단품화되고, 최초 프로브 검사를 통과한 다이는 패키지화되고, 번인 처리된 다음 추가 검사를 받는다. 다른 잘 알려진 프로세스에 있어서, 다이는 웨이퍼로부터 단품화된 후에 패키지화되지는 않지만 추가 검사를 받은 다음, 종종 충분히 검사된 비패키지 다이인 "알려진 양품 다이"를 형성하기 위해 번인된다. 더욱 진보한 프로세스에서는 다이를 웨이퍼 형태로 번인하여 충분히 검사한다.

임의 종류의 전자 장치를 검사하는 다른 시나리오와 함께, 상기한 예시적인 모든 후제조 처리에서는 다이 또는 기타 전자 장치의 검사 및/또는 행사를 제어해야 한다.

본 발명은 검사 대상 전자 장치에 대하여 적어도 하나의 검사 신호를 비접촉 방식으로 인터페이싱하는 것에 관한 것이다. 본 발명의 예시적인 실시예에 있어서, 테스터기로부터 수신한 검사 신호는 비접촉 전자기 결합에 의해 검사 대상 전자 장치에 전송된다. 마찬가지로, 전자 장치에 의해 생성된 응답 신호는 그 장치로부터 비접촉 전자기 결합에 의해 전송된다.

도 1은 비접촉 통신 방식을 이용하는 예시적인 검사 시스템을 나타내는 도면이다.

도 2a 및 도 2b는 각각, 차폐판/전력판을 갖는 검사 대상 장치와 인터페이스 기판의 횡단면도 및 측면도이다.

도 3은 예시적인 결합 특성을 나타내는 도면이다.

도 4는 예시적인 기판 통신 제어 회로를 나타내는 도면이다.

도 5는 예시적인 DUT 통신 제어 회로를 나타내는 도면이다.

도 6은 반도체 웨이퍼를 검사하기 위한 예시적인 검사 시스템을 나타내는 도면이다.

도 7은 전자기 결합 패드를 갖는 예시적인 웨이퍼를 나타내는 도면이다.

도 8a는 예시적인 프로브 카드의 상면도이다.

도 8b는 도 8a의 프로브 카드의 횡단면도이다.

도 9a는 도 8a의 프로브 카드의 하면도이다.

도 9b는 도 8a의 프로브 카드의 다른 횡단면도이다.

도 10은 도 8a의 프로브 카드와 도 7의 웨이퍼의 단면도이다.

도 11은 도 8a의 통신 제어 칩의 예시적인 동작을 나타내는 도면이다.

도 12는 도 7의 웨이퍼의 각 다이 상에 있는 통신 제어 회로의 예시적인 동작을 나타내는 도면이다.

도 13은 다른 예시적인 검사 시스템을 나타내는 도면이다.

도 14a는 커버가 제거된 예시적인 카세트의 상면도이다.

도 14b는 장치판이 제거된 도 14a의 카세트의 하면도이다.

도 14c는 커버 및 장치판을 구비한 도 14a의 카세트의 횡단면도이다.

도 15는 다른 예시적인 웨이퍼를 나타내는 도면이다.

도 16은 예시적인 베이스의 단순화한 블록도이다.

도 17은 예시적인 무선 전송 제어 칩의 단순화한 블록도이다.

도 18은 도 13의 검사 시스템의 예시적인 동작을 나타내는 도면이다.

도 19는 도 18의 단계 1806과 단계 1808의 예시적인 동작을 나타내는 도면이다.

도 20은 반도체 다이의 예시적인 제조를 나타내는 도면이다.

도 21은 예시적인 반도체 웨이퍼를 나타내는 도면이다.

도 22는 예시적인 프로브 카드를 나타내는 도면이다.

도 23은 예시적인 검사 시스템의 모식도이다.

도 24는 다른 예시적인 검사 시스템의 모식도이다.

본 발명은 개괄적으로 검사 대상 전자 장치에 대하여 적어도 하나의 검사 신호를 비접촉 방식으로 인터페이싱하는 것에 관한 것이다. 본 명세서는 본 발명의 예시적인 실시예 및 적용예를 기술하고 있다. 그러나 본 발명은 이러한 예시적인 실시예 및 적용예에 또는 이러한 예시적인 실시예 및 적용예의 동작 방식이나 본 명세서에서의 설명예에 한정되지 않는다.

도 1 내지 도 5는 검사 데이터와 응답 데이터를 검사 기판(16)과 검사 대상 전자 장치(18) 사이에서 비접촉 방식으로 전달하는 예시적인 검사 시스템(10)의 실시예이다. 검사 시스템(10)은 전자 장치(18)를 검사하기 위한 검사 데이터를 생성하는 테스터기(12)를 포함한다. [이후, 검사 대상 전자 장치를 검사받는 장치라 하여 DUT(Device Under Test)라고 부르기로 한다.] DUT(18)는 (웨이퍼로부터 단품화되거나 되지 않은 또는 패키지화되거나 되지 않은)반도체 다이, 복수의 전자 부품을 포함하는 전자 시스템 등을 포함하나 이들에 제한되지 않은 임의 형태의 전자 장치일 수 있다. 검사 시에, DUT(18)를 검사하기 위한 검사 데이터와, DUT(18)에 전력을 공급하기 위한 전력 및 접지는 통신 링크(14)(예컨대, 케이블, 트위스트 페어, 광링크, 무선 링크 등)을 통해 인터페이스 기판(16)에 공급된다. 일례로서, 통신 링크(914)는 Khandros 등이 2003년 10월 21일 자로 출원한 발명의 명칭이 "Wireless Test System"인 미국 특허 출원 번호 10/690,170 (대리인 문서 번호 P197-US)에 기재된 바와 같이 무선일 수 있으며, 이 문헌은 참조 문헌으로 본 명세서에 그 전체가 포함된다. 전력 프로브(26)와 접지 프로브(24)는 각각 인터페이스 기판(16)에서부터 DUT(18)로 전력 및 접지를 공급한다. 검사 데이터는 인터페이스 기판(16)으로부터 결합 트레이스(28, 30)를 통해 DUT(18) 상의 결합 패드(32, 34)에 비접촉 전달된다. 마찬가지로, 검사 데이터에 응답하여 DUT(18)에 의해 생성된 응답 데이터도 DUT(18)로부터 결합 패드(32, 34)를 통해 결합 트레이스(28, 30)로 전달된 다음, 응답 데이터는 통신 링크(14)를 통해 테스터기(12)로 반환된다. 인터페이스 기판(16) 상의 기판 통신 제어 회로(20)와 DUT(18) 상의 DUT 통신 제어 회로(22)는 인터페이스 기판(16)과 DUT(18) 사이에서 비접촉 데이터 통신을 제어한다. [프로브(24, 26)는 바늘(needle) 프로브, 버클링 빔(buckling beam) 프로브, 범프, 포스트(post) 또는 스프링 프로브를 포함하나 이들에 제한되지 않는 임의 형태의 프로브일 수 있다. 스프링 프로브의 비배타적인 예로서는 미국 특허 제5,917,707호, 제6,255,126호, 제6,475,822호, 제6,491,968호, 그리고 미국 특허 출원 공개 2001/0044225 A1 및 미국 특허 출원 공개 2001/0012739 A1에 개시된 스프링 접촉부를 포함한다. 이러한 특허 문헌 및 특허 출원 문헌은 본 명세서에 참조 문헌으로서 그 전체가 포함된다.]

결합 트레이스(28)는 결합 패드(32)에 충분히 근접하게 배치되어 결합 패드(32)와 전자기 결합한다. 그렇기 때문에, 결합 트레이스(28) 상에 있는 신호는 유사하나 통상 감쇠된 신호를 결합 패드(32)에 생성한다. 그 역도 가능하여, 결합 패드(32) 상에 있는 신호는 유사한 신호를 결합 트레이스(28)에 생성한다. 결합 트 레이스(30)도 마찬가지로 결합 패드(34)에 충분히 근접하게 배치되어 결합 패드(34)와 전자기 결합한다. 그렇기 때문에, 결합 트레이스(30) 상에 있는 신호는 유사한 신호를 결합 패드(34)에 생성하고, 결합 패드(34) 상에 있는 신호도 유사한 신호를 결합 트레이스(30)에 생성한다. 따라서, 인터페이스 기판(16)과 DUT(18) 사이에는 데이터 신호의 비접촉 통신이 이루어진다.

도 2a는 결합 트레이스(28, 30)가 기판(16) 내에 매립된 인터페이스 기판(16)의 횡단면을 도시하고, 또한 DUT(18) 상에 위치한 유전 재료 내에 매립된 전력판 및 접지판을 갖는 DUT(18)의 횡단면을 도시하고 있다. 또한 도 2b는 인터페이스 기판(16)과 DUT(18)의 횡단면을 나타내고 있지만, 도 2a와 다른 측(도 2a에 도시)에서 보는 단면도를 나타낸다.

도 2a와 도 2b에 도시하는 바와 같이, 3개의 도전판(42, 44, 46)은 인쇄 회로 기판 또는 세라믹 기판 등의 비도전성 기판을 포함할 수 있는 인터페이스 기판(16)에 매립된다. 차폐판(42)은 기판 통신 제어 회로(20), 다른 전자 장치, 또는 다른 전기 간섭원의 전기 간섭으로부터 [비아(48, 50)에 의해 회로 통신 제어 회로(20)에 연결되는]트레이스(28, 30)를 차폐한다. 도전성 차폐판(42)은 선택적으로, 접지되거나 전원에 연결될 수 있다. 전력판(44)은 프로브(26)를 통해 DUT(18)에 전력을 공급하며, 전력판은, 각각, 트레이스(28, 30)를 서로로부터 차폐하는, 결합 트레이스(28, 30)를 위한 개구(52, 54)를 포함한다. 전력판(44)은 통신 링크(14)를 통해 테스터기로부터 전력 등의 전력원에 대한 접속부(도시 생략)에 의해 전력을 공급받는다. 접지판(46)은 프로브(24)를 통해 DUT(18)로 접지를 제공하고 또한 트레이스(28, 30)를 전기 간섭으로부터 차폐한다. 접지판(46)의 윈도우부(56, 58)에 의해 트레이스(28, 30)는 결합 패드(32, 34)와 전자기 결합할 수 있다. 명백하지만, 결합 트레이스(28, 30)에 대해 차폐를 행하는 것은 선택적이다. 더욱이, 트레이스(28, 30)를 차폐하는데 이용된 판 또는 다른 도전성 구조체의 수, 배치 및 형태는 변할 수 있다.

또한 도 2a와 도 2b에 도시하는 바와 같이, 임시적(또는 영구적) 차폐 및 전력 분배 구조체(66)를 DUT(18) 상에 배치할 수 있다. 도 2a와 도 2b에 도시하는 예시적인 차폐 및 전력 분배 구조체(66)는 유전 또는 절연 재료(68)의 층 사이에 매립된 전력판(70)과 접지판(72)을 포함한다. 전력판(70)은 인터페이스 기판(16)으로부터 프로브(26)에 의해 전력을 공급받을 수 있고, 마찬가지로 접지판(72)은 인터페이스 기판(16)으로부터 프로브(24)에 의해 접지될 수 있다. 전력판(70)은 전력을 DUT(18)에 공급하고, 접지판(72)은 DUT(18)에 접지 접속을 제공한다. 또한, 전력판(70) 및 접지판(72)은 DUT(18)를 전기 간섭으로부터 차폐할 수 있다. 결합 패드(32, 34)는 비아(62, 64)에 의해 DUT 상의 DUT 통신 제어 회로(22)에 전기 접속된다. 전력판(70)과 접지판(72)는 결합 커패스터로서 선택적으로 기능할 수도 있다는 것이 중요하다.

도 2b에 도시하는 바와 같이, 결합 트레이스(30)는 비아(50)에 의해 일단부가 기판 통신 제어 회로(20)에 접속된다. 보다 구체적으로, 기판 통신 제어 회로(20) 내의 송수신기가 결합 트레이스(30)의 일단부에 접속된다. 트레이스(30)의 타단부는 비아(80)에 의해 접지판(46)에 접속된다. 한편, 트레이스(30)의 타단부가 개방된 채로 있을 수 있고(즉, 접지 또는 임의의 전압 레벨에 접속되지 않음), 또는 트레이스(30)의 타단부는 전원에 접속될 수도 있다. 트레이스(30)가 부분적으로 전송선과 같이 기능하기 때문에, 트레이스의 말단부가 접지에 연결되느냐 안되느냐에 관계없이, 트레이스(30)의 특성 임피던스와 대략 같은 저항(도시 생략)을 갖게 트레이스(30)를 종단하는 것이 유리할 수 있다. 트레이스(28)는 트레이스(30)와 동류일 수 있다.

또한, 도 2b는 일단부가 DUT(18) 상의 DUT 통신 제어 회로(22)에 접속되어 있고[보다 구체적으로, DUT(18)의 통신 제어 회로(22) 내의 송수신기는 결합 패드(34)의 일단부에 접속되어 있다], 타단부가 접지판(72)에 접속되어 있는 결합 패드(34)를 위한 예시적인 루프 구조를 나타내고 있다. 그러나, 이 경우에도 결합 패드(34)의 타단부는 개방된 채로 있을 수 있거나[예컨대, 비아(82)를 포함하지 않음으로써], 전원에 접속될 수 있거나, 및/또는 결합 패드(34)의 특성 임피던스를 갖게 종단될 수 있다. 결합 패드(32)는 결합 패드(34)와 동류일 수 있다.

도 3은 결합 트레이스(30) 상에 있는 신호에 의해 결합 패드(34)에 생성된 신호의 레벨 감쇠를 그래프로 나타내고 있다. 이 그래프는 트레이스(30) 상에 있는 원래 신호의 주파수(단위 : 기가 헤르츠)에 대하여 트레이스(30) 상에 있는 원래 신호에 비교되는 결합 패드(34)에 생성된 신호의 레벨의 감쇠(단위 : 데시벨)를 나타내고 있다. 도 3에 도시하는 4개의 그래프(A, B, C, D)의 각각에 있어서, 도 2a와 도 2b에서 다음의 예시적인 치수를 상정하면, 즉 차폐판(42)과 전력판(44) 간의 거리가 약 150 미크론, 전력판(44)과 접지판(46) 간의 거리가 약 150 미크론, DUT(18) 상의 전력 및 차폐 구조체(66)의 두께가 약 25 미크론, 트레이스(30)의 폭이 약 150 미크론, (도 2a에 도시하는)결합 구조체(32, 34) 간의 거리가 약 500 미크론, (도 2b에 도시하는)트레이스(30)의 길이가 약 3000 미크론, (도 2b에 도시하는)결합 패드(34)의 길이가 약 2500 미크론이다. 또한, 트레이스(30)는 약 50 Ω의 특성 임피던스를 갖고, 양쪽 단부가 50 Ω의 저항을 갖게 종단되는 것으로 상정한다. 또한, 결합 패드(34)는 약 50 Ω의 특징적 임피던스를 갖고 일단부는 접지되어 있으며, 타단부는 50 Ω의 저항을 갖게 종단되는 것으로 상정한다. 그래프 A는 트레이스(30)와 결합 패드(34)의 간격이 약 50 미크론인 것에 해당하고, 그래프 B는 트레이스(30)와 결합 패드(34)의 간격이 약 100 미크론인 것에 해당하며, 그래프 C는 트레이스(30)와 결합 패드(34)의 간격이 약 200 미크론인 것에 해당하고, 그래프 D는 트레이스(30)와 결합 패드(34)의 간격이 약 400 미크론인 것에 해당한다.

강조하는 것은, 상기한 치수는 예시적인 것일 뿐이며 도 3에 나타내는 샘플 데이터에 대한 프레임워크로서 제시하는 것이라는 점이다. 본 발명은 도 3에 나타내는 샘플 데이터 또는 전술한 치수에 어떤 식으로도 제한되지 않는다. 전자기 결합으로써 통신을 구현하는 예시적인 방법에 대한 추가 설명은 미국 특허 출원 2002/0186,106호에 개시되어 있으며, 이 특허 문헌은 참조 문헌으로서 본 명세서에 그 전체가 포함된다.

도 4는 인터페이스 기판(16) 상의 기판 통신 제어 회로(20)의 예시적인 실시예를 나타내는 단순화한 블록도이다. 도시하는 바와 같이, 기판 통신 제어 회로(20)는 프로세서(602), 메모리(606), 테스터기 인터페이스 입출력 회로(608), 및 송수신기 회로(610)를 포함한다. 임의 형태의 마이크로프로세서 또는 마이크로컨트롤러일 수 있는 프로세서(302)는 기판 통신 제어 회로(20)의 전반적인 동작을 제어한다. 프로세서(602)는 메모리(606)에 저장된 소프트웨어의 제어 하에서 동작하는 것이 좋다. 이와 다르게, 프로세서는 고정 배선 논리 회로, 또는 소프트웨어 제어 및 고정 배선 논리 회로의 조합을 포함할 수 있다. 프로세서(602) 상에서 실행되는 소프트웨어를 저장하는 것 외에도, 메모리(606)는 일반 데이터를 저장할 수 있다.

테스터기 입출력 회로(608)는 테스터기(912)에 대한 신호의 입출력을 행한다. 송수신기 회로(610)는 트레이스(28, 30)의 결합 패드(32, 34)와의 전자기 결합을 통해 DUT(18)에 대한 신호의 비접촉 통신을 행한다. 즉, 송수신기 회로(610)는 테스터기로부터 수신한 검사 데이터를, 그 검사 데이터를 인코딩한 다음 그 인코딩한 검사 신호를 하나 이상의 트레이스(28 및/또는 30) 상에 이르게 함으로써 DUT(18)에 보낸다. 송수신기 회로(610)는 임의의 적절한 고주파(RF) 변조 방식을 이용하여 데이터를 인코딩하는 것이 좋다. 적절한 RF 변조 방식의 비배타적인 예로는 진폭 변조(AM), 주파수 변조(FM), 펄스 코드 변조(PCM), 위상 변조(PM), 또는 이들의 조합이 있다. 모뎀 기술에 이용되는 변조 방식이 특히 유리하다고 간주되고 있다. 그러나 본 발명에서는 특정 변조 방식이 결정적이지 않으며, 임의의 적절한 변조 방식을 이용할 수 있다. 또한, 송수신기 회로(610)는 하나 이상의 트레이스(28 및/또는 30) 상에서 DUT(18)로부터의 신호 전송을 검출한 다음 신호를 디코딩함으로써 DUT(18)로부터 데이터를 수신한다.

도 5는 DUT(18) 상의 DUT 통신 제어 회로(22)의 예시적인 실시예의 단순화한 블록도이다. DUT 통신 제어 회로(22)는 컨트롤러(702), 메모리(706), DUT 입출력 회로(708) 및 송수신기 회로(710)를 포함한다. 또한, DUT 통신 제어 회로(22)는 당업계에 알려져 있는 빌트인셀프테스트(Built-In-Self-Test: "BIST") 회로를 포함할 수 있다. 컨트롤러(702)는 통신 제어 회로(22)의 전반적인 동작을 제어한다. 컨트롤러(702)는 고정 배선 논리 회로를 포함할 수 있거나, 소프트웨어 제어 하에서 동작하는 프로세서일 수 있거나, 또는 고정 배선 논리 회로와 소프트웨어 제어형 프로세서의 조합일 수 있다. 메모리(706)는 컨트롤러(702)가 마이크로프로세서라면 데이터 및 소프트웨어를 저장할 수 있다. DUT 입출력 회로(708)는 DTU(18)의 기능 회로(도시 생략)에 대한 신호의 입출력을 위한 것이다.

송수신기 회로(710)는 인터페이스 회로(16) 상의 기판 통신 제어 회로(20)에 대한 신호의 통신을 행한다. 즉, 송수신기 회로(710)는 데이터를 인코딩하여 그 인코딩한 데이터를 하나 이상의 결합 패드(32 및/또는 34) 상에 이르게 함으로써 데이터를 인터페이스 기판(16) 상의 기판 통신 제어 회로(20)에 보낸다. 송수신기 회로(710)는 임의의 적절한 고주파(RF) 변조 방식을 이용하여 데이터를 인코딩하는 것이 좋으며, 이러한 변조 방식의 비배타적인 예로는 진폭 변조(AM), 주파수 변조(FM), 펄스 코드 변조(PCM), 위상 변조(PM), 또는 이들의 조합이 있다. 이 경우에도, 모뎀 기술에 이용되는 변조 방식이 특히 유리하다고 간주되고 있다. 그러나 본 발명에서는 특정 변조 방식이 결정적이지 않으며, 임의의 적절한 변조 방식을 이용할 수 있다. 또한, 송수신기 회로(710)는 인터페이스 회로(16) 상의 기판 통신 제어 회로(20)로부터의 신호 전송을 하나 이상의 결합 패드(32 및/또는 34) 상에서 검출하고 그 신호를 디코딩함으로써 인터페이스 기판(16) 상의 기판 통신 제어 회로(20)로부터 데이터를 수신한다.

물론, DUT(18)는 DUT(18)의 소기의 기능을 수행하는 기능 회로(도시 생략)를 포함하기도 한다. 예컨대, DUT(18)가 반도체 메모리 칩이라면, DUT(18)는 데이터를 저장하고 저장된 데이터로의 액세스를 제공하기 위한 기능 회로를 포함할 것이다. 실제, 전술한 바와 같이, DUT(18)는 (웨이퍼로부터 단품화되거나 되지 않은 또는 패키지화되거나 되지 않은)반도체 다이, 복수의 전자 부품을 포함하는 전자 시스템 등을 포함하나 이들에 제한되지 않는 임의 형태의 전자 장치일 수 있다.

도 6 내지 도 12는 다른 예시적인 실시예를 나타내고 있다. 도 6에 도시하는 예시적인 검사 시스템(100)은 검사 및 응답 데이터의 비접촉 통신을 전술한 바와 같이 전자기 결합에 의해 달성하는 단품화하지 않은 반도체 웨이퍼의 다이를 탐침하는 시스템이다.

도 6에 도시하는 바와 같이, 검사 시스템(100)은 테스터기(102), 검사 헤드(118), 및 프로버(120)를 포함하며, 이들 모두는 통상의 것일 수 있다. 도 1에 도시한 통신 링크(14)와 동류일 수 있는 통신 링크(104)는 테스터기(102)와 프로브 헤드 사이를 전기 접속한다. 이해하고 있는 바와 같이, 프로브 카드는 포고 핀(pogo pin)(116)으로부터 검사 대상 다이의 단자까지 전기 접속을 제공한다. 그렇기 때문에, 통신 링크(104), 프로브 헤드(118), 포고 핀(116) 및 프로브 카드(106)는 웨이퍼(124)의 다이 상에서 테스터기와 단자 간에 복수의 통신 채널을 제공한다. 이들 채널을 통해, 테스터기(102)는 검사 데이터를 웨이퍼(124) 상의 다 이에 기록하고 그 검사 데이터에 응답하여 다이에 의해 생성된 응답 데이터를 판독한다. 통상, 그러한 하나의 채널이 검사 대상 다이의 각 단자마다 필요하며, 이것은 곧 한번에 검사받을 수 있는 다이의 수가 가용 채널의 수에 의해 제한된다는 것을 의미한다.

검사 대상 반도체 웨이퍼(124)는 "x", "y" 및 "z" 방향으로 이동할 수 있는 척(chuck)(주로 "대"라고 칭하기도 함)(114) 상에 배치한다. 또한, 척(114)은 회전 가능하고 기울어질 수 있으며 다른 움직임도 더 가능할 수 있다. (방향은 도면에 관계되며 예시적인 것일 뿐이다. 병진, 회전 또는 그외 다른 이동이든 모든 이동은 "x", "y" 및/또는 "z" 방향 중 한 방향에 또는 조합 방향에서 있을 수 있다고 간주된다. 예컨대, "z" 축에 대한 회전은 "x" 및 "y" 방향으로의 이동이다.) 반도체 웨이퍼(124)가 척(114) 상에 위치하면, 통상 척은 웨이퍼(124)의 다이(도 6에서는 도시 생략) 상의 단자가 프로브 카드(106)와 전기 통신이 이루어지도록 "x", "y" 방향으로 이동된다. 하나 이상의 카메라(122)가 웨이퍼(124)와 프로브 카드(106)를 정렬하는 것을 지원할 수 있다.

다이(도 6에서는 도시 생략)의 단자가 프로브 카드(106)와의 전기 통신 상태에 있다면, 컴퓨터일 수 있는 테스터기(102)는 검사 데이터를 생성한다. 검사 데이터는 전술한 채널을 통해 다이(도 6에서는 도시 생략)에 전달되고, 다이에 의해 생성된 응답 데이터도 마찬가지로 상기 채널을 통해 다시 테스터기로 전달된다. 이해하는 바와 같이, 프로브 카드(106)와 웨이퍼는 검사 신호를 비접촉 방식으로 전달하도록 구성되어 있다. 또한 전력 및 접지가 검사 대상 다이에 제공되는데, 전력 및 접지는 테스터기로부터 비롯할 수 있으며, 채널을 통해 제공될 수 있거나, 또는 전력 및 접지는 프로버에서 또는 일부 다른 위치로부터 비롯할 수 있다.

도 7은 프로브 카드(106)와의 비접촉 통신을 위해 변형된 예시적인 반도체 웨이퍼(124)를 나타내고 있다. 웨이퍼(124)는 복수의 다이(202, 204, 206, 208, 210, 212, 214)가 이 웨이퍼 상에 형성되는 점에서 통상의 것이다. 다이는 메모리 칩, 마이크로프로세서나 마이크로컨트롤러, 신호 처리기, 아날로그 칩, ASIC( Specific Integrated Circuit), 디지털 논리 회로 등을 포함하나 이들에 제한되지 않는 임의의 형태의 집적 회로 칩일 수 있다. 알고 있는 바와 같이, 각각의 다이는 전력 및 접지용 그리고 입력 및 출력 신호용 단자를 포함한다. 설명의 편의상, 웨이퍼(124)는 7개의 다이를 포함하고, 각각의 다이는 6개의 단자를 포함한다. 그러나, 통상 더 많은 다이(예컨대, 수백개 또는 수천개)가 웨이퍼 상에 형성되고, 각각의 다이는 전력, 접지 및 입출력 신호용 단자를 더 많이 포함한다. 도 7에 도시하는 예에서, 각 다이 상의 왼쪽 단자[다이(202) 상의 222a, 다이(204) 상의 224a, 다이(206) 상의 226a, 다이(208) 상의 228a, 다이(210) 상의 230a, 다이(212) 상의 232a, 다이(214) 상의 234a]는 전력용이고, 각 다이 상의 오른쪽 단자[다이(202) 상의 222f, 다이(204) 상의 224f, 다이(206) 상의 226f, 다이(208) 상의 228f, 다이(210) 상의 230f, 다이(212) 상의 232f, 다이(214) 상의 234f]은 접지용이다. 각 다이 상의 4개의 내부 단자[다이(202) 상의 222b-e, 다이(204) 상의 224b-e, 다이(206) 상의 226b-e, 다이(208) 상의 228b-e, 다이(210) 상의 230b-e, 다이(212) 상의 232b-e, 다이(214) 상의 234b-e]는 데이터, 어드레스, 제어 신호, 상태 신호 등을 나타낼 수 있는 입력 및 출력 신호용이다. [본 명세서에서 데이터라는 용어는 다이에 기록되어야 하는 테스터기에 의해 생성된 검사 데이터와 다이에 의해 생성된 응답 데이터뿐만 아니라, 데이터 신호, 어드레스 신호, 제어 신호, 상태 신호 등을 포함하도록 넓게 사용된다.] 또한, 도시하는 바와 같이, 웨이퍼(124) 상의 각각의 다이는 한 세트의 4개의 전자기 결합 패드[다이(202) 상의 242b-e, 다이(204) 상의 244b-e, 다이(206) 상의 246b-e, 다이(208) 상의 248b-e, 다이(210) 상의 250b-e, 다이(212) 상의 252b-e, 다이(214) 상의 254b-e]를 포함한다. 전체적으로 전술한 바와 같이, 웨이퍼 또는 다이를 검사한 후에 웨이퍼로부터 제거되는 임시적인 구조체 또는 영구적인 구조체일 수 있는 이들 전자기 결합 패드는 웨이퍼(124)와 프로브 카드(106) 사이의 비접촉 통신을 용이하게 한다.

도 8a, 도 8b, 도 9a 및 도 9b는 도 7의 웨이퍼(124)와 인터페이싱하도록 구성된 예시적인 프로브 카드(106)를 나타내고 있다. 도 8a는 프로브 카드(106)의 하면도이다. 도 8a와 도 9b는 프로브 카드(106)의 횡단면도이다. (본 명세서에서 사용하는 방향인 위, 아래, 측면, 좌, 우 등은 도면에 관계된 것이며, 예시적인 것으로서 설명의 편의상 사용된다. 이러한 용어의 사용을 제한적인 것으로서 이해해서는 안된다.)

예시적인 프로브 카드(106)는 인쇄 회로 기판 또는 세라믹을 포함하나 이들에 한정되지 않는 임의 형태의 기판일 수 있는 기판(302)을 포함한다. 도 8a에 도시하는 바와 같이, 포고 핀(116; 도 6에 도시)과 전기 접속하기 위한 포고 핀 패드는 기판(302)의 상면(304) 위에 배치된다. 도 8a에 도시하는 예시적인 프로브 카 드(106)는 3개의 포고 패드 세트(312, 314, 316)를 포함하고, 각 세트는 하나의 다이를 검사하기 위한 입출력 신호, 전력 및 접지를 수신하기에 충분한 포고 패드를 포함한다. 제1 포고 패드 세트(312)는 패드(312a-312f)를 포함하는데, 포고 패드(312a)는 전력 수신용이고, 포고 패드(312f)는 접지 수신용이며, 포고 패드(312b, 312c, 312d, 312e)는 하나의 다이에 대한 입출력 데이터 신호용이다. [전술한 바와 같이, 세트(312)의 6개의 각 패드(312a-312f)는 테스터기로의 6개의 채널에 대응하며, 전력 및 접지는 2개의 채널을 이용하여 테스터기로부터 전달되는 것으로 상정한다.) 마찬가지로, 제2 포고 패드 세트(314)는 전력을 수신하기 위한 하나의 패드(314a), 접지를 수신하기 위한 하나의 패드(314f), 및 데이터 신호를 위한 4개의 패드(314b, 314c, 314d, 314e)를 포함한다. 또한 제3 포고 패드 세트(316)도 마찬가지이며, 즉 패드(316a)는 전력을 수신하고, 패드(316f)는 접지 접속을 위한 것이며, 패드(316b, 316c, 316d, 316e)는 하나의 패드에 대한 데이터 신호용이다.

각각의 전력 포고 핀(312a, 314a, 316a)는 도전성 비아(도시 생략)에 의해, 기판(302)(도 8b와 도 9b에 도시)에 매립된 전력판(308)에 접속된다. 도시되지는 않지만, 접지판(310)을 통과하는 전기 절연된 패시지가 비아를 위해 마련된다. 각각의 포고 핀(312f, 314f, 314f)도 마찬가지로 도전성 비아(도시 생략)에 의해, 기판(302; 도 8b와 도 9b에 도시)에 역시 매립된 접지판(310)에 접속된다. 도 8a에 도시하는 바와 같이, 3개의 전기 도전성 트레이스 세트(324, 326, 328)는 3개의 포고 패드 세트(312, 314, 316)의 신호 데이터 포고 핀을 3개의 통신 제어 칩(318, 320, 322)에 접속시킨다. (통신 제어 칩의 동작은 후술한다.) 즉, 트레이스(324)는 데이터 포고 핀(312b, 312c, 312d, 312e)을 통신 제어 칩(318)에 접속시킨다. 마찬가지로 트레이스(326)는 데이터 포고 핀(314b, 314c, 314d, 314e)을 통신 제어 칩(320)에 접속시키고, 트레이스(328)는 데이터 포고 패드(316b, 316c, 316d, 316e)를 통신 제어 칩(322)에 접속시킨다.

이제 도 9a를 참고하면, 기판(302)의 바닥부(306)는 복수의 전기 도전성 프로브(402a, 402f, 404a, 404f, 406a, 406f, 408a, 408f, 410a, 410f, 412a, 412f, 414a, 414f)를 포함한다. 이들 각각의 프로브는 도전성 비아를 통해 전력판(308) 또는 접지판(310) 중 하나에 접속된다. 도 9b는 전력 프로브(406a)를 전력판(308)에 접속시키는 그러한 하나의 비아(430)와, 접지 프로브(406f)를 접지판(310)에 접속시키는 다른 비아(432)를 나타내고 있다. 도시하지는 않지만, 접지판(310)을 통과하는 전기 절연된 패시지는 비아(430)를 위해 마련된 것이다. 전압 레귤레이터, 감결합 커패시터, 또는 유사한 회로 소자들을 선택적으로 포함할 수 있다. 각각의 프로브는 웨이퍼(124)의 하나의 다이 상의 전력 또는 접지 단자 중 하나에 대응하도록 기판(302) 상에 배치되어 다이 상의 전력 및 접지 단자는 검사 중에 다이에 전력을 공급하도록 프로브(도 10에 도시)와 접촉될 수 있다. [프로브(402a, 402f, 404a, 404f, 406a, 406f, 408a, 408f, 410a, 410f, 412a, 412f, 414a, 414f)는 바늘 프로브, 버클링 빔 프로브, 범프, 포스트 또는 스프링 프로브를 포함하나 이들에 제한되지는 않는 임의 형태의 프로브일 수 있다. 스프링 프로브의 비배타적인 예로서는 미국 특허 제5,917,707호, 제6,255,126호, 제6,475,822호, 제6,491,968 호, 그리고 미국 특허 출원 공개 2001/0044225 A1 및 미국 특허 출원 공개 2001/0012739 A1에 개시된 스프링 접촉부를 포함한다. 이러한 특허 문헌 및 특허 출원 문헌은 본 명세서에 참조 문헌으로서 그 전체가 포함된다.]

도 8b, 도 9a, 도 9b 및 도 10에 도시하는 바와 같이, 전기 도전성 결합 트레이스의 3개 세트(424, 426, 428)가 기판(302)에 매립된다. [도전성 트레이스 세트(424, 426, 428)가 기판(302)에 매립되기 때문에, 도 9a에서는 점선으로 표시된다.] 기판(302)에 있는 3개의 결합 트레이스 세트(424, 426, 428)는 웨이퍼(124) 상의 3개의 다이열에 대응하며, 각각의 트레이스는 웨이퍼(124) 상의 열에서 각각의 다이 상에 있는 하나의 전자기 결합 패드에 대응한다. 즉, 도 10에 부분적으로 도시하는 바와 같이, 프로브(402a, 402f, 404a, 404f, 406a, 406f, 408a, 408f, 410a, 410f, 412a, 412f, 414a, 414f)가 전력 및 접지 단자(222a, 222f, 224a, 224f, 226a, 226f, 228a, 228f, 230a, 230f, 232a, 232f, 234a, 234f)와 (도 10에 도시하는 바와 같이)접촉하며, 트레이스 세트(424)의 4개의 결합 트레이스는 다이(202, 204) 상의 결합 패드(242b-e, 244b-e)에 전자기 결합된다. 보다 구체적으로, 결합 트레이스(424b)는 다이(202) 상의 결합 패드(242b)와 다이(204) 상의 결합 패드(244b)에 전자기 결합된다. 마찬가지로, 트레이스(424c)는 다이(202, 204) 상의 결합 패드(242c, 244c)에 각각 전자기 결합되며, 결합 트레이스(424d)는 다이(202, 204) 상의 결합 패드(242d, 244d)에 각각 전자기 결합되고, 결합 트레이스(424e)는 다이(202, 204) 상의 결합 패드(242e, 244e)에 각각 전자기 결합된다. 같은 방식으로, 트레이스 세트(426)의 4개의 결합 트레이스는 다이(206, 208, 210) 상의 전자기 결합 패드(246b-e, 248b-e, 250b-e)에 전자기 결합되고, 트레이스 세트(428)의 4개의 결합 트레이스는 다이(212, 314) 상의 전자기 결합 패드(252b-e, 254b-e)에 전자기 결합된다. 이런 식으로, 검사 신호는 프로브 카드와 다이의 데이터 단자 사이에서 물리적 접촉없이 웨이퍼(124) 상의 다이와 프로브 카드(106) 사이를 통과한다.

다시 도 8a를 참고하면, 통신 제어 칩(318, 320, 322)은 프로브 카드(106)와 웨이퍼(124) 사이에서 비접촉 데이터 전송을 제어하도록 각각 구성되어 있다. 도 8a에 도시하는 예에는 3개의 통신 제어 칩(318, 320, 322)가 있다. 전술한 바와 같이, 도 8a에 도시하는 프로브 카드(106)는 한번에 3개의 다이를 검사하기에 충분한 수의 테스터기 채널에 접속하기 위한 포고 패드를 포함한다. [포고 패드 세트(312)는 전력 및 접지를 수신하고 하나의 다이를 검사하기에 충분한 신호 입력 및 출력을 제공하며, 마찬가지로 포고 패드 세트(314, 316)는 각각 전력 및 접지를 수신하며, 하나의 다이를 각각 검사하기에 충분한 신호 입력 및 출력을 제공한다.] 그렇기 때문에, 도 8a에 도시하는 예에서, 하나의 다이를 검사하기 위해 각 테스터기 채널 세트마다 하나의 통신 제어 칩이 존재한다. (그러나, 반드시 그러한 일대일 대응일 필요는 없다.) 도 8b에 부분적으로 도시하는 바와 같이, 각각의 통신 제어 칩(318, 320, 322)은 도전성 비아에 의해, 기판(302) 내의 결합 트레이스 세트(424b-e, 426b-e 또는 428b-e) 중 하나에 전기 접속된다. 도 8b에는 기판(302) 내에, 통신 제어 칩(320)을 결합 트레이스 세트(426b-e)에 접속시키는 비아(326), 통신 제어 칩(322)을 결합 트레이스 세트(428b-e)에 접속시키는 비아(328)가 도시 되어 있다. 도시하지는 않지만 유사한 비아가 통신 제어 칩(318)을 결합 트레이스 세트(424b-e)에 접속시킨다. 역시 도시되지는 않지만, 절연된 패시지가 비아를 위해 전력판(308)을 통과하도록 마련된다. 프로브 카드(106)와 웨이퍼(124)는 도 2a와 도 2b에 대하여 전체적으로 전술한 바와 같이 차폐물을 포함할 수 있다.

이 예에 있어서, 분명한 것은 하나의 다이를 검사하기에 충분한 테스터기 채널이 포고 세트(312) 내의 포고 패드를 통해 통신 제어 칩(318)에 제공되어 다이(202, 204)에 전자기 결합된다는 것이다. 그렇기 때문에, 하나의 다이를 위한 검사 데이터가 테스터기(102)로부터 통신 제어 칩(318)에 전달되어 그 검사 데이터는 다이(202, 204)에 비접촉 방식으로 전달된다. 그리고, 통신 제어 칩(318)은 다이(202, 204)에 의해 생성된 응답 데이터를 비접촉 방식으로 판독하고, 그 응답 데이터를, 패드 세트(312) 내의 포고 패드가 나타내는 채널을 통해 다시 테스터기(102)로 보낸다. 마찬가지로, 통신 제어 칩(320)은 테스터기(102)와 다이(206, 208, 210) 간에 인터페이스를 제공하고, 통신 제어 칩(322)은 테스터기(102)와 다이(212, 214) 간에 인터페이스를 제공한다.

통신 제어 칩(318, 320, 322)은 도 4에 도시하는 기판 통신 제어 회로(20)와 일반적으로 동류이다. 예컨대, 통신 제어 칩(318) 내의 테스터기 인터페이스 입출력 회로(608; 도 4에 도시)는 포고 패드 세트(312; 도 8a에 도시)의 포고 패드(312b, 312c, 312d)에 대한 신호의 입출력을 행한다. 테스터기(102)와, 웨이퍼(124) 상의 다이의 단자에 따라, 특정 포고 패드는 테스터기로부터 신호를 수신만하는 입력 패드일 수 있고, 특정 패드는 신호를 테스터기에 보내기만 하는 출력 패드일 수 있거나, 특정 패드는 신호를 송수신하기 위한 입출력 패드일 수 있다. 마찬가지로, 통신 제어 칩(320) 내의 테스터기 인터페이스 입출력 회로(608)는 포고 패드 세트(314)의 포고 패드(314b-e)에 대한 신호의 입출력을 행하고, 통신 제어 칩(322) 내의 테스터기 인터페이스 입출력 회로(608)는 포고 패드 세트(316)의 포고 패드(316b-e)에 대한 신호의 입출력을 행한다.

통신 제어 칩(318) 내의 송수신기 회로(610; 도 4에 도시)는 트레이스(424b-e; 도 4에 도시)를 통해 다이(202, 204)에 대한 신호의 통신을 행하며, 또한 하나 이상의 결합 트레이스(424b-e) 상의 어느 하나의 다이로부터 신호 전송을 검출한 다음 그 신호를 디코딩함으로써, 다이(202, 204)로부터 데이터를 수신한다. 예컨대, 통신 제어 칩(320) 내의 송수신기 회로(610)도 마찬가지로 결합 트레이스(426b-246e)를 통해 다이(206, 208, 210)에 대한 통신을 행하며, 통신 제어 칩(322) 내의 송수신기 회로(610)도 마찬가지로 결합 트레이스(428b-248e)를 통해 다이(212, 214)에 대한 통신을 행한다.

각각의 다이(202, 204, 206, 208, 210, 212, 214)는 다이의 소기의 기능(예컨대, 다이가 메모리라면, 다이는 데이터를 저장하고 그 저장된 데이터로의 액세스를 제공하기 위한 기능 회로를 포함할 것이다)를 수행하기 위한 기능 회로(도시 생략) 외에, 통신 제어 칩(318, 320 또는 322) 중 하나와의 비접촉 통신을 제어하기 위한 통신 제어 회로를 포함할 수 있다. 각각의 다이(202, 204, 206, 208, 210, 212, 214)의 통신 제어 회로는 도 5에 도시하고 전술한 DUT 통신 제어 회로(22)와 전체적으로 동류이다. 예컨대, 송수신기 회로(710)는 통신 제어 칩(318, 320 또는 322)에 대한 신호의 통신을 행한다. 예컨대, 다이(202) 상의 송수신기 회로(710)는 데이터를 인코딩하고 그 인코딩 데이터를 하나 이상의 전자기 결합 패드(242b-e) 상에 둠으로써 데이터를 통신 제어 칩(318)에 보낸다. 다이(202) 상의 송수신기 회로(710)는 통신 제어 칩(318)으로부터의 신호 전송을 하나 이상의 전자기 결합 패드(242b-e) 상에서 검출하고 그 신호를 디코딩함으로써 통신 제어 칩(318)으로부터 데이터를 수신하게 된다.

전체적으로 전술한 바와 같이, 비접촉 통신은 프로브 카드(106) 상의 결합 트레이스(424b-e)가 다이(202) 상의 결합 패드(242b-e)와 다이(204) 상의 결합 패드(244b-e)에 충분히 근접하게 배치되기 때문에 통신 제어 칩(318)과 다이(202, 204) 사이에서 이루어질 수 있다. 역시 전술한 바와 같이, 그렇기 때문에, 한쪽에서 프로브 카드(106) 상의 결합 트레이스(424b-e)와, 다른 쪽에서 다이(202) 상의 결합 패드(242b-e) 및 다이(204) 상의 결합 패드(244b-e)와의 전자기 결합이 일어난다. 보다 구체적으로, 결합 트레이스(424b)가 다이(202) 상의 결합 패드(242b)와 다이(204) 상의 결합 패드(244b)에 전자기 결합되고, 결합 트레이스(424c)가 다이(202) 상의 결합 패드(242c)와 다이(204) 상의 결합 패드(244c)에 전자기 결합되며, 결합 트레이스(424d)가 다이(202) 상의 결합 패드(242d)와 다이(204) 상의 결합 패드(244d)에 전자기 결합되고, 트레이스(424e)가 다이(202) 상의 결합 패드(242e)와 다이(204) 상의 결합 패드(244e)에 전자기 결합된다. 전술한 바와 같이, 이러한 전자기 결합 때문에, 통신 제어 칩(318) 내의 송수신기 회로(610)에 의해 프로브 카드(106) 상의 결합 트레이스(424b-e)의 하나에 제공된 신호는 결합 트 레이스(424b-e)가 결합되는 대응하는 전자기 결합 패드(242b-e, 244b-e)에 유사한 신호를 유도한다. 예컨대, 송수신 회로(610)에 의해 프로브 카드(106) 상의 결합 트레이스(424b)에 제공된 신호는 결합 패드(242b-e, 244b-e)에 유사한 신호를 유도하고, 이 신호는 양쪽 다이(202, 204) 내의 송수신기 회로(710)에 의해 검출되어 디코딩된다. 다른 예로서, 다이(202)의 송수신기 회로(710)에 의해 다이(204) 상의 결합 패드(242d)에 제공된 신호는 프로브 카드(106) 상의 트레이스(424d)에서 유사한 신호를 유도하고, 이 신호는 통신 제어 칩(318) 내의 송수신기 회로(610)에 의해 검출되어 디코딩된다.

아는 바와 같이, 전자기 결합 패드(예컨대, 242d)에 있는 신호와 프로브 카드(106) 상의 대응하는 결합 트레이스(예컨대, 424b)에서 발생한 신호 사이에 또는 결합 트레이스에 있는 신호와 전자기 결합 패드에서 발생한 신호 사이에 일어나는 감쇠량은 시스템에서 용이하게 설계될 수 있다. 다음은 감쇠량에 영향을 미치는 비배타적 파라미터의 목록이다. 전자기 결합 패드(예컨대, 242b)의 트레이스(예컨대, 424b)로의 근접성, 전자기 결합 패드(예컨대, 242b)의 트레이스(예컨대, 424b)로의 물리적 지향, 캐리어 신호의 파장에 대한 전자기 결합 패드(예컨대, 242b)의 길이, 전자기 결합 패드(예컨대, 242b)와 트레이스(예컨대, 424b)의 형상. 이들 파라미터 및 당업자에게 알려진 결합에 영향에 미치는 다른 파라미터를 이용하여, 전자기 결합 패드(예컨대, 242b)와 트레이스(예컨대, 424b) 사이를 무선으로 통과하는 신호의 감쇠를 시스템에서 설계할 수 있다.

그러나, 중요한 것은, 웨이퍼(124) 상의 많은 수의 다이의 전자기 결합 패드 가 프로브 카드(106) 상의 결합 트레이스에 기밀하게 결합되는 경우(즉, 감쇠량을 실질적으로 저감시킬 수 있도록 결합되는 경우), 각각의 전자기 결합 패드는 RF 신호가 결합 트레이스를 따라 이동할 때 그 RF 신호로부터 실질적인 전력량을 도출할 수 있고, RF 신호는 결합 트레이스의 단부에서 다이에 도달하는 시간만큼 심각하게 감소될 수 있다는 점이다. 이 경우에, 전자기 결합 패드가 결합 트레이스에 덜 기밀하게 결합되도록 설계하여 입력 RF 신호가 송수신기에 의해 적절하게 검출되게 하는데 필요한 것보다 실질적으로 더 많은 전력을 전자기 결합 패드가 도출할 없게 하는 것이 좋다. 그렇기 때문에, 보통, 많은 장치가 공통 결합 트레이스가 공유하는 시스템에서는 느슨한 결합(loose coupling)이 기밀한 결합(tight coupling)보다 더 양호하다. 그러나, 소수의 다이만이 서로 결합된 시스템에서는 장치들 간의 감쇠를 줄이고 바람직하지 않은 방사를 줄이기 위해 기밀한 결합이 바람직할 수 있다. 예컨대, 결합 트레이스에 전자기 결합된 8개 이하의 다이를 갖는 시스템에서는 기밀한 결합이 적절할 수 있다.

이하의 표 1은 다음의 예시적인 파라미터가 주어진 경우에, 다이(202, 204) 상의 전자기 결합 패드(예컨대, 242b, 244b)에 결합된 프로브 카드(106) 상의 트레이스(예컨대, 424b)에 대한 넓은 범위의 동작 조건에 대하여 적용 가능한 3개의 링크 계획(link budget)을 분석한 것이다. 1-10 ㎓ 범위의 캐리어 주파수가 상정되고, 다이(202, 204) 상의 전자기 결합 패드(242b, 244b)는 길이가 약 2-3 밀리미터이다. [전술한 주파수 범위(1-10 ㎓)는 예시적인 것일 뿐이다. 100 ㎓ 이상의 고주파수를 사용할 수도 있다.] 프로브 카드(106) 상의 트레이스(424b)는 폭이 약 150 미크론이다. 전술한 치수는 예시적인 것일 뿐이며, 예시적인 링크 계획 분석에 이어지는 설명에 대한 프레임워크로서 제시된 것이다. 본 발명은 전술한 치수 또는 후술하는 동작 범위에 제한되지 않는다.

표 1의 예시적인 케이스 #1 내지 케이스 #3는 데이터 레이트의 성능 저하를 희생한 저감 시스템 비용과 복잡성을 나타낸다. 밀리와트 단위의 잡음 전력 Ni는 다음의 식으로 주어진다.

Ni = 1000 k Te B,

여기서,

k = 1.38 x 10^-23 Joules/Degree (볼츠만 상수)

Te = (F-1)To

To = 370 K(100 도 C)

F = 수신기의 잡음 지수

B = Hz 단위의 주파수 대역폭

따라서, 소정의 신호 대 잡음비(SNR)에 대한 가용 신호 대역폭은 dBm 단위로, N(dBm) = 10 Log [1000 k Te B]로부터 계산될 수 있다. 이 식에서 B에 대하여 풀면, B = [10^(Ni(dBm)/10]/[1000 k Te].

0.3 비트/Hz는 양호한 구현에 있어서 BPSK(Bipolar Phase Shift Keying)에 필요한 적절한 대역폭이다. 보다 복잡한 변조 방식 및 회로는 더 높은 비트/Hz 밀도를 달성하는 것이 가능하다. 마찬가지로, 확산 스펙트럼 기술은 추가 시스템 복 잡성을 희생하여 더 낮은 SNR에서 더 낮은 비트 에러 레이트를 달성하면서 더 낮은 비트/Hz 밀도를 달성할 수 있다.

예시적인 케이스 #1은 시스템 송신기[예컨대, 도 4의 송수신기(610)] 전압이 50 Ω에서 2.4 볼트 피트투피크인 경우(+11.6 dBm)에 링크 계획을 나타내며, 프로브 카드(106) 상의 18 dB의 송신측 트레이스(424b)를 이용하며, 다이(202, 204) 상의 수신측 전자기 결합 패드(242b, 244b)는 추가 18 dB 손실을 갖고, 다른 시스템은 총 6 dB가 손실된다. 원하는 링크 마진이 10 dB인 경우, 원하는 신호 대 잡음 비(SNR)는 25 dB이다. 전통적인 송수신기 구현 잡음 8 dB를 상정한다. 따라서, 가용 잡음 대역폭은 10 ㎓ 이상이며, 이것은 대역폭의 Hz 당 0.3 비트에서 3 기가 비트/초(Gb/sec) 데이터 레이트에 해당한다. 이 경우에, 신호 레벨 전력은 반드시 구현의 제한 요인일 필요는 없다.

예시적인 케이스 #2는 시스템 송신기[예컨대, 도 4의 송수신기(610)] 전압이 50 Ω에서 1.2 볼트 피트투피크로 6 dB 감소된 경우(+5.5 dBm)인 경우에 링크 계획을 나타내며, 프로브 카드(106) 상의 송신측 트레이스(424b)는 더 많이 손실되어 22 dB이고, 다이(202, 204) 상의 수신측 전자기 결합 패드(242b, 244b)는 추가 22 dB 손실을 갖는다. 케이스 #2의 링크 마진은 여전히 전통값 8 dB까지 저감될 수 있다. 수신기 구현의 잡음 지수는 9 dB까지 상승한다. 시스템은 케이스 #1이 나타내는 시스템보다 구현하기에 보다 경제적인 시스템을 나타낸다. 케이스 #2에 있어서, 가용 잡음 대역폭은 1.6 ㎓이며, 이것은 대역폭의 Hz 당 0.3 비트를 상정하면 480 Mb/초(Mb/sec) 데이터 레이트에 해당한다.

예시적인 케이스 #3은 송신기 전압을 0.63 볼트 피트투피크까지 더 많이 감소시키며(0 dBm), 시스템 구현 손실을 더 많이 증가시키고, 상기 케이스 #1과 케이스 #2에 나타낸 시스템의 링크 마진을 감소시킨다. 케이스 #3은 81 Mb/초 데이터 채널을 지원하지만 더 낮은 비용의 구현을 나타내고 있다.

동시에, 예시적인 케이스 #1 내지 #3은 다양한 송신기 레벨, 수신기 구현화 및 신호 대역폭에 대한 넓은 범위의 동작 조건을 나타내고 있다. 표 1의 값의 범위 밖에 있는 많은 동작 조건들이 당업자에 의해 구현될 수 있다.

	단위	케이스 #1	케이스 #2	케이스 #3
송신기의 출력 전압	v p-p	2.4	1.2	0.63
RMS 전압 = Vp-p/2.88	v rms	0.83	0.42	0.22
송신기 출력(50Ω에서 밀리와트)	dBm	11.6	5.5	0.0
나가는 결합 손실	dB	18	22	26
들어 오는 결합 손실	dB	18	22	26
PCB 및 다른 시스템 손실	dB	6	6	6
수신기에서의 RF 신호 전력	dBm	-30	-44	-58
원하는 링크 마진	dB	10	8	6
원하는 SNR	dB	-25	20	15
잡음 전력 계획	dBm	-65	-72	-79
수신기의 잡음 지수	dB	8	9	10
수신기의 잡음 지수(F)	ratio	6	8	10
등가의 잡음 온도 Te=(F-1)×370	도 K	1965	2569	3330
가용 신호 대역폭	Hz	10.6E+9	1.6E+9	270.8E+6
0.3 비트/Hz에서 비트 레이트 [BPSK}	Mb/초	3,168	481	81

도 11은 (도 4에 도시한 바와 같이 구성된)통신 칩(318)의 예시적인 동작을 나타내고, 도 12는 (도 5에 도시한 바와 같이 각각 구성된)다이(202, 204) 상의 통신 제어 회로의 예시적인 동작을 나타내는 도면이다. [또한, 통신 칩(320, 322)은 도 11에서 도시한 바와 같이 동작할 수 있고, 각각의 다이(206, 208, 210, 212, 214)는 도 12에 도시하는 바와 같이 동작할 수 있다.] 도 11과 도 12의 설명의 편의상, 다이(202, 204)가 논리 회로라고 상정하면, 다이(202) 상의 단자(222b, 222c)는 입력 신호용이고, 상기 단자(222b, 222c) 상의 입력에 응답하여 논리 회로가 생성하는 출력은 다이(202)의 단자(222d, 222e) 상에 나타난다. 다이(204)도 마찬가지로, 단자(224b, 224c)가 입력 단자이고, 단자(224d, 224e)가 출력 단자이다. 다이(202, 204)는 하나 이상의 입력 패턴을 입력 단자에 기록한 다음, 출력 단자 상에 나타나는 출력이 예상한 대로인지 판정함으로써 검사된다.

도 11에 도시하는 바와 같이, 통신 제어 칩(318)은 단계 802에서 테스터기(102; 도 6에 도시)로부터 검사 데이터를 수신한다. 이 예에서, 검사 데이터는 다이에 대한 2개의 입력 신호를 포함하고, 그 입력 신호는 포고 핀(312b, 312c)을 통해 수신된다. 중요한 것은, 테스터기의 관점에서는 이 검사 데이터가 웨이퍼(124) 상에서 하나의 다이만을 검사하기 위한 것이라는 점이다. 이 검사 데이터는 통신 칩(318)의 테스터기 인터페이스 입출력 회로(608)에 의해 수신된다.

단계 804에서, 프로세서(602)는 다이(202, 204)의 검사를 초기화한다. 이 예에서, 프로세서(602)는 검사 데이터를 송수신기 회로(610)에 전달하고, 송수신기 회로는 포고 패드(312b)를 통해 수신한 검사 데이터를 변조한 다음, 그 변조한 신호를 결합 트레이스(242b) 상에 이르게 한다. 전술한 바와 같이, 이로 인해 유사한 신호[포고 패드(312b)에서의 테스터기(102)로부터 수신한 검사 데이터를 포함]가 다이(202, 204) 상의 결합 패드(242b, 244b)에 유도될 수 있다. 또한, 송수신기 회로(610)는 포고 패드(312c)를 통해 수신한 검사 데이터를 변조한 다음, 그 변조된 신호를 결합 트레이스(242c) 상에 두는데, 이 결합 트레이스는 유사한 신호를 다이(202, 204) 상의 결합 패드(242c, 244c)에 유도한다.

단계 806에서, 프로세서(602)는 다이(202, 204)가 생성한 응답 데이터를 대기한다. 대기 단계 806는 임의의 다양한 방식으로 달성될 수 있다. 예컨대, 프로세서(602)는 특정 시간 동안 단순히 대기할 수 있거나, 또는 프로세서(602)는 응답 데이터가 준비된 다이(202, 204)로부터 신호를 대기할 수 있다. 한편, 다른 기술을 사용할 수도 있다.

단계 806에서 검사를 완료하기 위해 다이(202, 204)를 대기한 후에, 통신 제어 칩(318) 내의 프로세서(602)는 다이(202, 204)에 의해 생성된 응답 데이터를 회수한다. 프로세서(602)가 다이(202, 204)로부터 데이터를 회수하는 많은 방법이 있으며, 임의의 적절한 방법을 이용할 수 있다. 일례로서, 컨트롤러(602)는 각각 다이에게 폴링하여, 각 다이(202, 204)가 서로 다른 시간에 응답 데이터를 보낼 것을 요청한다. 폴링 요청은 전술한 바와 같이 비접촉 통신을 이용하여 보내질 수 있다.

양쪽 다이(202, 204)로부터 응답 데이터를 수신한 후에, 프로세서(602)는 단계 810에서 응답 데이터를 처리한다. 이 예에서, 프로세서(602)는 양쪽 다이(202, 204)에 대한 응답 데이터와 그 응답 데이터를 생성한 다이를 식별하는 식별자를 함께, 테스터기(102)에 단순히 보냄으로써 그 응답 데이터를 처리한다. 양쪽 다이(202, 204)에 대한 응답 데이터는 포고 패드(312d, 312e)를 통해 보내진다. 단일 다이용으로 구성된 테스터기 채널을 통해 2개 다이(202, 204)에 대한 검사 결과를 전송하기 위해 임의 종류의 시분할 다중 방식을 이용할 수 있다.

전술한 바와 같이, 또한 통신 제어 칩(320)은 도 11에 도시한 바와 같이 동작하여, 포고 패드(314b, 314c)를 통해 검사 데이터를 수신하고, 다이(206, 208, 210)의 입력 단자[다이(206)의 단자(226b, 226c), 다이(208)의 단자(228b, 228c), 다이(210)의 단자(230b, 230c)]에 검사 데이터를 비접촉 방식으로 보내며, 출력 단자[다이(206)의 단자(226d, 226e), 다이(208)의 단자(228d, 228e), 다이(210)의 단자(230d, 230e)]에서 생성된 다이(206, 208, 210)로부터의 응답 데이터를 비접촉 방식으로 수신하고, 시분할 다중 방식 또는 그외 다른 방식을 이용하여 다이(206, 208, 210)에 의해 생성된 응답 데이터를 포고 패드(314d, 314e)를 통해 테스터기(102)에 보낼 수 있다. 마찬가지로, 통신 제어 칩(322)은 도 11에 도시하는 바와 같이 동작하여, 포고 패드(316b, 316c)를 통해 검사 데이터를 수신하고, 다이(212, 214)의 입력 단자[다이(212)의 단자(232b, 232c), 다이(214)의 단자(234b, 234c)]에 검사 데이터를 비접촉 방식으로 보내며, 출력 단자[다이(212)의 단자(232d, 232e), 다이(214)의 단자(234d, 234e)]에서 생성된 다이(212, 214)로부터의 응답 데이터를 비접촉 방식으로 수신하고, 다이(212, 214)에 의해 생성된 응답 데이터를 포고 패드(316d, 316e)를 통해 테스터기(102)에 보낼 수 있다.

이제 도 12를 참고하면, 각각의 다이(202, 204)의 컨트롤러(702; 도 5 참고)는 도 12에 도시한 프로세스를 실행한다. 중요한 것은, 도 12에 도시하는 프로세스가 양쪽 다이(202, 204)의 컨트롤러(702) 상에서 독립적으로 실행된다는 점이다. 단계 902에서 컨트롤러(702)는 도 11의 단계 804에서, 통신 제어 칩(318)이 보낸 검사 데이터를 수신한다. 보다 구체적으로 설명하면, 다이(202)의 송수신기 회로(710)는 결합 패드(242b, 242c)에 유도된 신호를 검출하며(전술한 내용 참고). 이 신호는 다이(202)에 대한 검사 신호를 포함한다. 다이(204)의 송수신기 회로(710)는 동일한 신호를 검출한다. [입력 신호는 포고 패드(312b, 312c)에서의 테스터기로부터 수신한 검사 신호를 포함한다.]

단계 904에서, 다이(202)의 컨트롤러(702)는 다이(202) 상에서의 수신 데이터가 나타내는 검사를 실행하고, 다이(204)의 컨트롤러(702) 역시 다이(204) 상에서 검사를 실행한다. 이 예에서, 다이(202)의 컨트롤러(702)는 결합 패드(242d) 상에서 수신한 검사 데이터를 다이(202)의 입력 단자(222b)에 기록하고, 다이(202)의 컨트롤러(702)는 결합 패드(242c) 상에서 수신한 검사 데이터를 다이(202)의 입력 단자(222c)에 기록한다. 마찬가지로, 다이(204)의 컨트롤러(702)는 결합 패드(244b) 상에서 수신한 검사 데이터를 다이(204)의 단자(224b)에 기록하고, 결합 패드(224c) 상에서 수신한 검사 데이터를 다이(204)의 단자(224c)에 기록한다. 전술한 바와 같이, 이 예에서, 다이(202, 204)는 논리 다이이며, 그 입력 단자에 기록된 데이터에 응답하여, 다이는 출력 단자에 출력을 생성한다. 그렇기 때문에, 다이(202)는 출력 단자(222d, 222e) 상에 출력을 생성하고, 다이(204)는 출력 단자(224d, 224e) 상에 출력을 생성한다. 다이(202) 상의 컨트롤러(222d)는 DUT 입출력 회로(708)를 통해 다이(202)에 의해 생성된 응답 데이터를 판독하여 그 응답 데이터를 다이(202) 상의 메모리(706)에 저장한다. 다이(204) 상의 컨트롤러(702)도 마찬가지로 다이(204)에 의해 생성된 응답 데이터를 판독하여 그 응답 데이터를 다이(204) 상의 메모리(706)에 저장한다.

단계 906에서, 다이(202, 204)의 컨트롤러는, 도 11의 단계 808에서 통신 제어 칩(318)이 보낸 응답 데이터에 대한 요청 수신 시에, 각 다이가 생성한 응답 데이터를 통신 제어 칩(318)에 보낸다. 보다 구체적으로 설명하면, 다이(202)의 컨트롤러(702)는 출력 데이터를 송수신기 회로(710)에 보낸다. 즉, 다이(202)의 송수신기 회로(710)는 다이(202)의 단자(222d)로부터 판독된 출력 데이터를 결합 패드(242d) 상에 있는 신호로 변조하고, 송수신기 회로는 단자(222e)로부터 판독한 출력 데이터를 결합 패드(242e) 상에 있는 신호로 변조한다. 결합 패드(242d) 상의 변조된 신호는 프로브 카드(106) 상의 트레이스(242d)에 유사한 신호를 유도하고, 결합 패드(242e) 상의 변조된 신호는 트레이스(424e)에 유사한 신호를 유도한다. 다이(204)의 송수신기 회로(710)는 마찬가지로, 단자(224d, 224e)로부터의 응답 데이터를 포함하는 [전술한 바와 같이 판독되어 메모리(706)에 저장된]변조된 신호를 결합 패드(244d, 244e) 상에 두어 유사한 신호를 트레이스(424d, 424e) 상에 유도시킨다.

명백한 바와 같이, 다이(202)와 다이(204)는 응답 신호를 동시에 보낼 수 기 있어, 통신 제어 칩(318)에 의해 수신된 신호가 왜곡되게 된다. 그러한 왜곡을 피하기 위해 응답 데이터의 순서 매김된 전송을 달성할 수 있는 많은 방법이 있다. 예컨대, 전술한 바와 같이, 각각의 다이(202, 204)는 통신 제어 칩(318)으로부터의 폴링 요청을 대기하고, 그러한 폴링 요청을 수신한 후에만 검사 결과 데이터를 송신한다. 이와 다르게, 다이(202, 204)는 응답 데이터의 개별 전송을 조정하기 위해 서로 통신할 수 있다. 다른 기술을 사용할 수도 있다. 각각의 다이(206, 208, 210, 212, 214)의 통신 제어 회로(22; 도 5 참고)도 도 12에 나타내는 대로 동작할 수 있다.

도 11과 도 12에 나타내는 프로세스는 복수회 반복되어 웨이퍼(124) 상의 각각의 다이(202, 204, 206, 208, 210, 212, 214)를 검사함으로써 달성될 수 있다.

명백한 바와 같이, 전술한 도 11과 도 12에 나타내는 프로세스는 예시적인 것일 뿐이며, 다양한 변형예 및 대체예가 가능하다. 예컨대, 도 11의 단계 804에 대하여 전술한 바와 같이, 통신 제어 칩(318) 내의 프로세서(602)는 통신 제어 칩이 단계 802에서 테스터기로부터 수신한 검사 데이터와 같은 데이터를 단순히 재전송한다. 그러나, 이와 다른 방법도 가능하다. 예컨대, 단계 802에서 테스터기로부터 수신한 검사 데이터에 의해 통신 제어 칩(318)은 메모리(606)에 저장된 특정 검사 벡터 또는 검사 벡터들을 룩업한 다음 그 검사 벡터 또는 검사 벡터들을 다이(202, 204)에 전송할 수 있다. 이와 다른 예로서, 단계 802에서 테스터기로부터 수신한 검사 데이터에 의해 통신 제어 칩(318)은 메모리(606)에 저장된 특정 검사 커맨드 또는 커맨드 시퀀스를 룩업한 다음, 그 커맨드 또는 커맨드 시퀀스를 다이(202, 204)에 전송할 수 있다. 물론, 전술한 시나리오들의 일부 조합도 가능하다. 다른 시나리오도 가능하다.

전술한 바와 같이, 단계 810에서, 통신 제어 칩(318)의 프로세서(602)는 다이(202, 204)로부터 수신한 검사 응답 데이터를, 각각의 다이(202, 204)로부터의 미처리(raw) 응답 신호를 포고 패드(312d, 312e)에 접속된 채널을 통해 테스터기에 단순히 보냄으로써 처리한다. 이 경우에도, 다른 방식이 가능하다. 예컨대, 프로세서(602)는 응답 데이터에 데이터[특정 검사 응답 데이터를 생성한 다이(202 또는 204)를 식별하는 식별자]를 첨부할 수 있다. 다른 예로서, 프로세서(602)는 검사 응답 데이터를 분석하고 그 분석 결과를 테스터기(102)에 보낼 수 있다. 또한, 프로세서(602)는 검사 결과 데이터 압축, 데이터 포맷팅 등과 같은 것들을 수행할 수 있다. 이와 다르게, 프로세서(602)는 검사 응답 데이터를 테스터기 이외의 어느 곳에도 보낼 수 있거나, 프로세서(602)는 검사 응답 데이터를 검사 시스템(100)의 오퍼레이터에 의해 나중에 검색하도록 프로브 카드(106) 상에 단순히 저장할 수 있다.

마찬가지로, 다이의 통신 제어 회로(22; 도 5 참고)는 다양한 방식으로 검사 실행 단계 904를 실행할 수 있다. 통신 제어 회로(22)에 의해 수신된 검사 데이터가 하나 이상의 검사 커맨드라면, 컨트롤러(702)는 커맨드 또는 커맨드들이 나타내는 어떤 동작도 할 것이다. 예컨대, 커맨드에 의해 컨트롤러는 BIST 회로(704)를 개시하여 다이(202 또는 204) 상에서 하나 이상의 자체 검사를 실행할 수 있다. 다른 예로서, 커맨드에 의해 컨트롤러(702)는 저장 장치(706)에 저장된 하나 이상의 검사 벡터를 룩업할 수 있으며, 그 검사 벡터는 다이(202)의 입력 단자(222b, 222c)에 기록된다.

도 13 내지 도 19는 다른 실시예를 나타내고 있다. 도시하는 바와 같이, 도 13은 전자 장치를 검사하기 위한 또 다른 예시적인 검사 시스템(1300)를 나타낸다. 검사 시스템(1300)은 테스터기(1302), 검사국(1304) 및 통신 링크(1306)를 포함한다. 테스터기(1302)는 단품화되지 않은 반도체 웨이퍼의 반도체 다이 또는 단품화된 다이(패키지화되거나 패키지화되지 않음) 등의 전자 장치를 검사하기 위한 임의의 테스터기일 수 있다. 그러한 테스터기는 알려져 있으며, 임의의 적절한 테스터기를 사용할 수 있다. 검사국(1304)은 하나 이상의 카세트(1310, 1312)(설명의 편의상, 2개만 도시)를 포함할 수 있다. 카세트(1310, 1312)는 검사 대상 전자 장치를 유지하며 통신 백플레인(back plane)(1308)에 전기 접속된다. 도 1의 통신 링크(14)와 동류일 수 있는 통신 링크(1306)는 테스터기(1302)와 검사국(1304) 간의 통신을 행한다. 백플레인(1308)은 통신 링크(1306)과 각각의 카세트(1310, 1312)에 인터페이스를 제공하며, 그렇기 때문에 통신 링크(1306)를 각각의 카세트(1310, 1312)에 전기 접속시킨다. 검사 시스템(1300)의 기본 동작에 있어서, 테스터기(1302)는 검사 대상 전자 장치에 전달되는 검사 데이터를 각각의 카세트(1310, 1312)에서 생성하고, 검사 대상 장치에 의해 생성된 응답 신호는 테스터기(1302)에 다시 보내진다. 테스터기(1302)와 검사 대상 장치 간의 통신 경로는 통신 링크(1306), 백플레인(1308) 및 카세트(1310, 1312)를 포함한다.

도 14a, 도 14b 및 도 14c는 카세트(1310)의 예시적인 실시예를 나타내고 있다. 카세트(1312)도 마찬가지일 수 있다. [도 14a는 커버(1435)가 제거된 카세트(1310)의 상면도를 나타내고, 도 14b는 장치판(1438)이 제거된 카세트(1310)의 하면도를 나타내며, 도 14c는 커버(1435)와 장치판(1438)을 제자리에 구비한 카세트(1310)의 횡단면도를 나타내고 있다.]

도 14a 내지 도 14c에 도시하는 예시적인 카세트(1310)는 프레임(1418), 커버(1435), 및 검사 대상 전자 장치를 유지하는 장치판(1438)을 포함한다. 이 예에서, 검사 대상 전자 장치는 도 15에 도시하는 단품화된 웨이퍼(1434)의 다이이다. 도 15에 도시하는 바와 같이, 예시적인 웨이퍼(1434)는 7개의 다이(1436a, 1436b, 1436c, 1436d, 1436e, 1436f, 1436g)를 포함하고, 각각의 다이는 한 세트의 4개의 단자(1438a, 1438b, 1438c, 1438d, 1438e, 1438f, 1438g)를 포함하는데, 이 세트에서 외부 단자는 각각 접지 및 전력용이고, 2개의 내부 단자는 다이에 대한 데이터 입출력용이다. [웨이퍼 상에서의 다이의 번호 및 정렬과, 각 다이 상에서의 단자의 번호 및 정렬은 설명을 위한 예시일 뿐이며, 웨이퍼 상에서의 다이와 각각의 다이 상에서의 단자의 임의의 번호 및 정렬을 이용할 수 있다.] 또한 각각의 다이 상에는 비접촉 결합 패드 세트(1550a, 1550b, 1550c, 1550d, 1550e, 1550f, 1550g)가 포함된다. 그러나, 검사 대상 장치가 반드시 비단품화된 웨이퍼의 다이일 필요는 없고, 단품화된 다이(패키지화된 또는 패키지화되지 않음)를 포함하나 여기에 제한되지 않는 임의 형태의 전자 장치일 수 있다. 예컨대, 장치판(1438)은 단품화된 다이를 유지하기 위한 트레이를 포함할 수 있다.

도 14a 내지 도 14c를 다시 참고하면, 프레임(1418), 커버(1435) 및 전자판(1438)이 인클로저를 형성한다. 인클로저 내에는 검사 기판(1432)과 웨이퍼(1434)가 있으며, 이 인클로저는 장치판(1438)에 의해 지지된다. 검사 기판(1432)은 프레임(1418), 커버(1435), 및 장치판(1438)에 의해 형성되는 인클로저의 외부로 연장하는 복수의 엣지 커넥터(1402, 1404, 1406)를 포함하여 백플레인(1308)과의 전기 접속을 형성한다. 이해하고 있는 바와 같이, 엣지 커넥터(1402, 1406)는 전력 및 접지용이다.

한편, 엣지 커넥터(1404)는 데이터 신호용이다. 엣지 커넥터(1404)는 백플레인(1308)과의 전기 접속을 형성하고, 도 14a에 도시하는 바와 같이, 도전성 트레이스(1408)는 기지국(1410)과 각각의 엣지 커넥터(1404)를 전기 접속시킨다. 그렇기 때문에, 명백한 바와 같이 기지국(1410)에는 테스터기(1302)에 대한 통신 채널이 설치된다. 즉, 통신 링크(1306), 백플레인(1308), 엣지 커넥터(1404), 및 트레이스(14018)가 테스터기(1302)와 기지국(1410) 사이에 설치된다. 웨이퍼(1314)의 다이(1436)를 검사하기 위해 테스터기(1302)에 의해 생성된 검사 데이터는 테스터기로부터 이들 채널을 통해 기지국(1302)로 이동하고, 다이(1436)에 의해 생성된 응답 데이터도 마찬가지로 이들 채널을 통해 기지국으로부터 테스터기로 이동한다. 도 15에 도시하고 전술한 바와 같이, 웨이퍼(1434)의 각각의 다이(1436a, 1436b, 1436c, 1436d, 1436e, 1436f, 1436g)는 한 세트의 4개의 단자(1438a, 1438b, 1438c, 1438d, 1438e, 1438f, 1438g)를 포함한다. 각 단자 세트(1438)의 2개의 외부 단자는 전력과 접지용이고, 2개의 내부 단자는 데이터 입력 및 출력용이기 때문에, 이 예에서, 테스터기로의 2개의 채널 - 다이(1436) 상의 각각의 데이터 입력 및 출력 단자마다 하나의 채널 - 이 하나의 다이를 검사하는데 필요하다. 도 14a에 도시하는 바와 같이, 기지국(1410)과 테스터기(1302) 사이에는 4개의 채널이 있다. 따라서, 이 단순화환 예에서는 기지국(1410)은 단지 2개의 다이를 검사하기 위해 테스터기(1302)로부터 충분한 검사 데이터를 수신한다. 그러나, 알고 있는 바와 같이, 기지국(1410)은 테스터기(1302)로부터 수신한 검사 데이터를 복수의 무선 검사 제어 칩(1414)에 전송하고, 이 무선 검사 제어 칩은 검사 데이터를 다이(1436)에 전달한다. 그리고, WTC 칩(1414)은 다이(1436)로부터 그 응답 데이터를 판독하고 그 응답 데이터를 다시 기지국(1410)으로 전송한다. 그렇기 때문에, 기지국(1410)과 무선 검사 제어 칩 간에 인터페이스를 구성함으로써, 실제로 검사되는 다이의 수가 검사 데이터를 테스터기(1302)로부터 수신하는 다이의 수와 다를 수 있다.

도 14a에 도시하는 예시적인 검사 기판(1432)은 그러한 7개의 무선 검사 제어("WTC" : Wireless Test Control) 칩(1414a, 1414b, 1414c, 1414d, 1414e, 1414f, 1414g)을 포함한다. [이 예에서는 웨이퍼(1434) 상의 각 다이(1436)마다 하나의 WTC 칩(1414)이 있지만, 일대일 외의, 다이에 대한 WTC 칩의 비율을 구현할 수 있다.] 기지국(1410)이 송수신기(1412)를 포함하고, 각각의 WTC 칩(1414) 역시 송수신기(1416)를 포함한다. 그렇기 때문에, 기지국(1410)은 각각의 WTC 칩(1414)과 무선으로 통신할 수 있다. 비아(도시 생략)는 각각의 WTC 칩(1414a, 1414b, 1414c, 1414d, 1414e, 1414f, 1414g)을 검사 기판(1432; 도 14b를 참고) 상의 한 세트의 비접촉 통신 구조체(1458a, 1458b, 1458c, 1458d, 1458e, 1458f, 1458g)에 접속시킨다. 이해하는 바와 같이, 검사 기판(1432) 상의 각각의 비접촉 통신 구조체 세트(1458)는 다이(1436) 상의 결합 패드(1550)에 대응한다.

도 14b에 도시하는 바와 같이, 검사 기판(1432) 역시 도전성 프로브의 7개의 세트(1428a, 1428b, 1428c, 1428d, 1428e, 1428f, 1428g)를 포함하며, 이 각 세트는 2개의 프로브를 구비한다. [프로브(1428)는 도 1의 프로브(24, 26)와 동류일 수 있다.] 각각의 프로브 세트(1428)는 웨이퍼(1434) 상의 다이(1436) 중 하나에 대응하며, 보다 구체적으로, 각 세트의 각 프로브는 다이(1436)의 2개의 외부 단자(1438) 중 하나에 대응하는데, 전술한 바와 같이, 이 2개의 외부 단자는 전력 및 접지 단자이다.

도전성 트레이스(1422, 1426)는 각 세트의 각각의 프로브를 전력 및 접지에 접속시킨다. 즉, 각 프로브 세트(1428)의 최우측(도 14b와 관련) 프로브는 트레이스(1422)에 의해 엣지 커넥터(1402)에 접속되고, 이 엣지 커넥터는 백플레인(1308)을 통해 전력원에 접속된다. 마찬가지로 각 프로브 세트(1428)의 최좌측(도 14b와 관련) 프로브는 트레이스(1426)에 의해 엣지 커넥터(1406)에 접속되고, 이 엣지 커넥터는 백플레인(1308)을 통해 접지에 접속된다. 근본적 전력원 및 접지원은 [통신 링크(1306)를 통해 전력과 접지를 공급하는]테스터기(1302), 또는 검사국(1304) 또는 카세트(1410) 내부에 소스를 포함하는 그외 다른 소스일 수 있다. 전압 레귤레이터, 감결합 커패시터 및/또는 유사한 회로 소자(도시 생략)를 선택적으로 포함할 수 있다.

도 14c에 부분적으로 도시하는 바와 같이, 카세트(1310)가 조립되는 경우에, 전력 및 접지 프로브(1428)는 각 다이(1436) 상의 대응하는 전력 및 접지 단자와 물리적으로 접촉하고, 한 세트의 비접촉 통신 구조체(1458)는 각 다이 상의 결합 패드(1550)에 충분히 근접해 있어 전자기 결합을 형성한다. 분명한 것은, 기지국(1410)이 기지국과 테스터기(1302) 사이에 있는 전술한 4개의 채널을 무선으로 복수의 WTC 칩(1414)과 인터페이싱하고, 각각의 WTC 칩은 전자기 결합을 통한 비접촉 통신 접속을 검사 대상 다이(1436)의 데이터 입출력 단자에 제공한다. 도시하는 예에서, 전술한 바와 같이, 테스터기(1302)와 기지국(1410) 사이에는 한번에 2개의 다이(1414)만 검사하기에 충분한 채널이 있다. 그러나, 기지국(1410)과 WTC 칩(1414) 간의 무선 인터페이스를 통하면 7개의 다이(1436)가 검사된다. 7개 다이에 대한 2개의 다이의 비율은 예시적인 것일 뿐이며, 다른 비율을 사용할 수 있다. 실제로 WTC 칩(1414)의 수를 간단히 변경하고 기지국(1410)과 WTC 칩(1414) 간의 무선 인터페이스를 재구성함으로써, 실제로 검사되는 다이(1436)의 수를 테스터기(1302)로의 채널 접속 수를 변경하는 일없이 변경할 수 잇다.

프레임(1418), 커버(1435) 및 장치판(1438)으로 형성된 인클로저는 필요하다면, 임의의 적용 가능한 청정실 기준 또는 다른 요건을 만족시키기 위해 밀폐식으로 또는 이와 다른 방식으로 밀봉될 수 있다. 관련 분야에 알려져 있는 바와 같이, 이것을 달성하기 위하여 개스킷(gasket)(도시 생략) 및/또는 밀봉 재료(도시 생략)가 프레임(1418), 커버(1435) 및 장치판(1438)에 제공될 수 있다. 또한, 프레임, 커버 및 장치를 함께 유지하기 위한 메커니즘(도시 생략)이 포함될 수 있다. 또한, 카세트(1310)는 웨이퍼(1434)를 전기적으로 차폐시키기 위한 차폐물을 선택적으로 포함할 수 있다. 또한, 카세트(1310)는 웨이퍼(1434)의 온도를 제어하기 위해 가열 및/또는 냉각 장치를 선택적으로 포함할 수 있다. 또한, 카세트(1310)는 카세트를 백플레인(1308) 또는 검사국의 다른 부분에 고정시키기 위한 수단(도시 생략)을 포함할 수 있다. 검사 기판(1432)과 웨이퍼(1434)는 도 2a와 도 2b와 관련해서 앞에서 전체적으로 설명한 차폐물을 포함할 수 있다

도 16은 집적 회로로서 구현될 수 있는 예시적인 기지국(1410)의 단순화한 블록도이다. 도시하는 바와 같이, 기지국(1410)은 컨트롤러(1602), 데이터 저장 장치(1608), 백플레인 입출력 회로(1612) 및 송수신기 회로(1606)를 포함한다. 컨트롤러(1602)는 기지국(1410)의 전반적인 동작을 제어한다. 컨트롤러(1602)는 소프트웨어 제어 하에서 동작하는 마이크로프로세서를 포함할 수 있다. 이와 다르게, 컨트롤러(1602)는 고정 배선 논리 회로를 포함할 수 있고, 또는 컨트롤러(1602)는 마이크로프로세서와 고정 배선 논리 회로의 조합을 포함할 수 있다. 저장 장치(1608)는 컨트롤러(1602) 상에서 실행되는 소프트웨어 및/또는 데이터를 저장하기 위한 메모리를 제공한다. 백플레인 입출력 회로(1612)는 도전성 트레이스(1408)에 대한 신호의 입출력을 행하며, 도전성 트레이스는 전술한 바와 같이, 백플레인(1308)에 접속되는 엣지 커넥터(1404)에 접속되어 있다. 송수신기 회로(1606)는 하나 이상의 WTC 칩(1414)에 무선으로 전송되는 신호의 출력을 송수신기(1412)로, 그리고, WTC 칩으로부터 송수신기(1412)에 의해 수신된 신호의 입력을 행한다.

도 17은 집적 회로로서 구현될 수 있는 예시적인 WTC 칩(1414)의 단순화한 블록도이다. 도시하는 바와 같이 WTC 칩(1414)은 컨트롤러(1702), 데이터 저장 장치(1708), 다이 송수신기 회로(1710), 및 기지국 송수신기 회로(1706)를 포함한다. 컨트롤러(1702)는 WTC 칩(1414)의 전반적인 동작을 제어한다. 컨트롤러(1602)와 같이, 컨트롤러(1702)는 소프트웨어 제어 하에서 동작하는 마이크로프로세서, 고정 배선 논리 회로, 또는 마이크로프로세서와 고정배선 논리 회로의 조합을 포함할 수 있다. 저장 장치(1708)는 컨트롤러(1702) 상에서 실행되는 소프트웨어 및/또는 데이터를 저장하기 위한 메모리를 제공한다. 다이 송수신기 회로(1712)는 비접촉 통신 구조체(1458)에 대한 신호의 입출력을 행한다. 기지국 송수신기 회로(1706)는 기지국(1410)에 전송되는 신호의 출력을 송수신기(1416)로, 그리고, 기지국(1411)으로부터 송수신기(1416)에 의해 수신된 신호의 입력을 행한다.

도 18은 도 13에 도시하는 검사 시스템(1300)의 예시적인 동작을 도시하고 있다. 단계 1802에서, 카세트(1310, 1312)가 초기화되며, 이 동작은 카세트 내의 각각의 WTC 칩(1414)이 식별자를 카세트 내의 기지국(1410)에 전송하고 WTC 칩에 의한 통신을 위한 타이밍 프로토콜을 기지국에 확립하는 것 등을 포함할 수 있다. 예컨대, 시분할 또는 주파수 분할 다중화를 카세트 상에서 복수의 WTC 칩(1414)으로부터의 기지국(1410)으로의 통신을 위해 확립될 수 있다. 다른 예로서, 특정 WTC 칩(1414)에 의한 통신은 기지국(1410)에 의한 폴링에 응답하여서만 이루어질 수 있다. 카세트(1310)는 복수의 기지국(1410)을 구비할 수 있고, 그렇다면, 초기화는 예컨대 평형된 데이터 처리율을 달성하기 위해 카세트 내의 각각의 WTC 칩(1414)을 특정 기지국(1410)에 할당하는 것을 포함한다. 복수의 기지국이 있다면, 각각의 기지국(1410)은 상이한 주파수에 대하여 자신에게 할당된 WTC 칩(1414)과 통신할 수 있거나, 각각의 기지국(1410)으로부터의 전송은, 모든 WTC 칩(1414)이 특정 기지국으로부터의 전송을 받을 수 있는 경우에도, WTC 칩(1414)이 자신에게 할당된 기지국에만 응답하도록 기지국을 식별하는 코드를 포함할 수 있다.

단계 1804에서, 각 카세트(1310, 1312) 내의 기지국은 각각의 카세트의 구성을 기술하는 정보를 테스터기(1302)에 보낸다. 카세트(1310, 1312) 내의 웨이퍼(1434)의 다이(1436)는 단계 1806에서 검사되고, 그 검사 결과는 단계 1808에서 수집된다. 결과 수집 단계 1808는 검사 단계 1806이 완료되기 전에 시작될 수 있고, 그렇기 때문에 단계 1806, 단계 1808는 적어도 부분적으로 동시에 동작할 수 있다.

단계 1806과 단계 1808의 예시적인 구현이 도 19에 도시되어 있다. 단계 1902에서, 테스터기(1302)는 통신 링크(1306)을 통해 2개의 다이에 대한 검사 데이터를 검사국(1304)의 백플레인(1308)에 보낸다. 단계 1904에서, 각 카세트(1310, 1312) 내의 기지국(1410)은 검사 데이터를 수신하고, 검사 데이터를 카세트 상의 7개의 WTC 칩(1414a, 1414b, 1414c, 1414d, 1414e, 1414f, 1414g)의 각각에 무선으로 동보한다. 이 예에 있어서, 전술한 바와 같이, 각각의 기지국(11410)은 2개의 다이(1436)를 검사하기에 충분한 검사 데이터를 보내지만(즉, 기지국은 2개의 검사 데이터 세트를 수신하고, 각 세트는 하나의 다이를 검사하기에 충분하다), 7개의 WTC 칩(1414)가 존재한다. 웨이퍼 상의 다이가 통상 동일하기 때문에, 각 다이에 대한 검사 데이터가 동일하다면, 기지국(1411)은 동일한 검사 데이터 세트를 수신하고 단순히 하나의 검사 데이터 세트를 무시하고 다른 검사 데이터 세트를 전체 7개의 WTC 칩(1414)에 전송할 수 있다. 이와 다르게, 기지국(1410)은 하나의 검사 데이터 세트를 제1 WTC 칩 세트(예컨대, 1414a, 1414b, 1414c, 1414d)에 전송하고, 다른 검사 데이터 세트를 제2 WTC 칩 세트(예컨대, 1414e, 1414f, 1414g)에 전송할 수 있다. 기지국(1410)은 선택적으로 단 하나에 또는 7개의 WTC 칩(1414)의 부분 세트에 임의의 방식으로 전송할 수 있다. 예컨대, 기지국(1410)은 하나의 주파수에 대하여 하나의 WTC 칩(1414) 세트에 전송하고, 상이한 주파수에 대하여 다른 WTC 칩 세트에 전송할 수 있다. 다른 예로서, 기지국(1410)은 의도한 전송 수신자를 식별하는 코드를 전송 시 포함시킬 수 있다.

검사 데이터는 실질적인 변형없이 WTC 칩(1414)에 단순히 전달되는 검사 벡터일 수 있다. 이와 다르게, 기지국(1410)은 검사 데이터를 변형할 수 있거나, 테스터기(1302)로부터 수신한 검사 데이터는 기지국(1410)으로 하여금 다른 커맨드, 또는 검사 데이터로서 WTC 칩(1414)에 동보되는 검사 벡터 또는 다른 커맨드를 생성하게 하는 커맨드일 수 있다. 단계 1906에서, 각각의 WTC 칩(1414)은 비접촉 통신 구조체(1458)와 결합 패드(1550)의 전자기 결합을 통해, 단계 1904에서 기지국(1410)으로부터 수신한 검사 데이터를 대응하는 다이(1436)에 전송한다. WTC 칩(1414)에서 그 대응하는 다이(1436)로 전달된 검사 신호는 기지국(1410)으로부터 WTC 칩(1414)에 의해 수신된 검사 데이터와 동일할 수 있다. 이와 다르게, WTC 칩(1414)은 검사 데이터를 변형할 수 있고, 기지국(1410)으로부터 수신한 검사 데이터는 WTC 칩(1414)으로 하여금, 검사 신호로서 대응하는 다이(1436)에 보내진 다른 커맨드 또는 검사 벡터를 생성하게 하는 커맨드 또는 커맨드들일 수 있다. 다이에 의해 수신된 검사 데이터는 각 다이(1436)에 단순히 기록된 검사 벡터일 수 있다. 이와 다르게, 다이(1436)에 의해 수신된 검사 데이터는 다이(1436) 상의 BIST(Built-In-Self-Test) 회로(도시 생략)로 하여금 당업계에 알려진 자체 검사를 실행하게 할 수 있는 검사 커맨드를 포함할 수 있다. 다른 유형의 검사 데이터도 사용할 수 있다.

단계 1908에서, WTC 칩(1414)은 검사 데이터에 응답하여 다이(1436)가 생성한 응답 데이터를 판독한다. WTC 칩(1414)은 비접촉 통신 구조체(1458)와 결합 패드(1550)의 전자기 결합을 통해 다이(1436)로부터 비접촉 방식으로 응답 데이터를 판독한다. 단계 1910에서, WTC 칩(1414)은 자신의 송수신기(1416)를 통해 응답 데이터를 무선으로 기지국(1410)의 송수신기(1412)에 보낸다. 단계 1912에서, 기지국(1410)은 트레이스(1408), 엣지 커넥터(1404), 백플레인(1308), 및 통신 링크(1306)를 통해 응답 데이터를 테스터기(1302)에 보낸다. 응답 데이터는 그 응답 데이터를 생성한 다이(1436)를 식별하는 식별자와 함께 테스터기(1302)로 보내지는 것이 좋다. 데이터 압축 또는 임의의 다양한 전송 기술을 선택적으로 사용할 수 있다.

명백한 것은, 단계 1908, 단계 1910 및 단계 1912를 구현하기 위한 다양한 방식이 있다는 점이다. 예컨대, 응답 데이터는 대응하는 다이(1436)의 검사가 완료될 때까지 WTC 칩(1414)에서 버퍼링된 후에, WTC 칩은 기지국(1410)으로 신호를 보낸다음 다이에 의해 생성된 모든 응답 데이터를 전송한다. 다른 예로서, 응답 데이터는 카세트 내의 모든 다이(1436)의 검사가 완료될 때까지 기지국(1410)에서 버퍼링된 후, 기지국은 모든 응답 데이터를 테스터기(1302)에 보낸다. 다른 변형예도 가능하다.

도 20은 반도체 다이를 제조하기 위한 예시적인 프로세스를 나타내고 있다. 단계 2002에서, 하나 이상의 다이를 구비한 제조된 웨이퍼가 마련된다. 단계 2004에서, 웨이퍼는 도 1 또는 도 13에 도시하는 검사 시스템 등의 검사 시스템에 적재된다. 단계 2006에서, 웨이퍼의 다이는 전술한 임의의 프로세스를 이용하여 검사된다. 단계 2008에서 기능 다이는 소비자에게 출하된다.

도 21과 도 22는 다른 예시적인 실시예를 나타내고 있다. 도 21은 7개의 다이(2102, 2104, 2106, 2108, 2110, 2112, 2114)를 갖는 웨이퍼(2124)를 나타내고 있다(점선으로 표시). 유전 또는 절연 재료(2172)가 웨이퍼(2124) 상에 배치되고, 전력 분배판(도시 생략)과 접지 분배판(도시 생략)이 절연 재료(2172) 내에 매립된다. 전력 분배판(도시 생략)과 접지 분배판(도시 생략)은 도 2a와 도 2b에 도시하는 바와 같이 절연 재료(2172) 층 내에 배치되고, 전력 분배판과 접지판은 전력 및 접지 접속부를 다이(2102, 2104, 2106, 2108, 2110, 2112, 2114)에 제공하도록 구성될 수 있다. 전력 및 접지 접속부(도시 생략)는 전술한 바와 같이, 인터페이스 기판(2206) 상의 프로브(도시 생략)를 통과하는 방식을 비롯한 어떤 방식으로도, 절연 재료(2172)에 매립된 전력 분배판(도시 생략)과 접지 분배판(도시 생략)을 위한 것이다. 웨이퍼(2124) 상의 각각의 다이(2102, 2104, 2106, 2108, 2110, 2112, 2114)는 절연층(2172)과 매립된 전력 및 접지판에서의 윈도우(2142, 2144, 2146, 2148, 2150, 2152, 2154)를 통해 전자기 결합에 대한 "볼 수 있는" 단 하나의 결합 패드(도시 생략)를 포함한다. 각각의 다이(2102, 2104, 2106, 2108, 2110, 2112, 2114)는 또한 도 5에서의 도면 부호 22와 유사한 통신 제어 회로(도시 생략)를 포함할 수 있다.

도 22는 단일 결합 트레이스(2224)에 접속되는 전기 커넥터(2250)(예컨대, 동축 케이블용 커넥터)를 포함하는 프로브 카드(2206)를 나타내고 있다. 결합 트레이스(2224)는 웨이퍼(2124) 상의 윈도우부(2142, 2144, 2146, 2148, 2150, 2152, 2154)에 대응하도록 프로브 카드(2206) 상에 배치된다. 그렇기 때문에, 프로브 카드(2206)와 웨이퍼(2124)가 근접하게 되어 적절히 정렬되면, 결합 트레이스(2224)는 윈도우부(2142, 2144, 2146, 2148, 2150, 2152, 2154)를 통해 각각의 다이(2102, 2104, 2106, 2108, 2110, 2112, 2114) 상의 결합 패드(도시 생략)와의 전자기 결합을 형성한다. 결합 트레이스(224)는 그 특성 임피던스에서 종단될 수 있다. 이 예에서는, 통신 제어 칩(예컨대 318, 320 또는 320)의 기능이 테스터기, 또는 입력 및 출력부가 커넥터(2250)에 접속되어 있는 장치(도시 생략)에 의해 수행된다. 이와 다르게, 예컨대 칩(318)과 동류의 통신 제어 칩은 프로브 카드(2206) 상에 배치될 수 있다. 명백한 것은, 결합 트레이스(2224) 상의 데이터[그렇기 때문에 결합 트레이스(2224)와 임의의 다이(2102, 2104, 2106, 2108, 2110, 2112, 2114) 상의 결합 패드(도시 생략) 사이에서 전송되는 데이터]는 직렬 형태라는 점이다. 프로브 카드(2206)와 접하여 또는 떨어져서 위치하던지 간에 통신 제어 칩(도시 생략)과 각 다이(2102, 2104, 2106, 2108, 2110, 2112, 2114) 상의 통신 제어 회로(도시 생략)는 직렬 스트림의 데이터를 송수신하도록 구성되어 있다.

도 23은 테스터기(2301)가 통신 링크(2303)와 전기 커넥터(2350)(예컨대, 동축 케이블, 트위스트 페어, 광채널, 무선 채널 등)를 통해 결합 트레이스(2324; 도23에 개략적으로 도시)에 접속되는 검사 시스템의 개략도이다. 결합 트레이스(2324)를 통해 통신을 제어하기 위한[예컨대, 트레이스(2324) 상에 신호를 이르게 하고, 결합 패드(2342, 2344 또는 2346) 중 하나 상에서의 신호에 의해 결합 트레이스(2324) 상에 생성된 신호를 감지하기 위한] 도 1의 통신 제어 회로(20)와 동류의 통신 제어 회로(도시 생략)는 테스터기(2301)에 포함되거나 검사 기판(2356) 상에 위치할 수 있다. 도 23에 도시하는 바와 같이, 지지부(2314)는 비단품화된 반도체 웨이퍼(2324)의 다이, 단품화된 다이, 또는 다른 검사 대상 전자 장치일 수 있는 DUT(2302, 2304, 2306)(물론 더 많거나 적은 수의 DUT일 수 있다)를 유지한다. 각각의 DUT(2302, 2304, 2306)는 각각 결합 패드 또는 루프(2342, 2344, 2346)를 포함한다. 또한, 각각의 DUT는 결합 패드 또는 루프(2342, 2344, 2346)를 통해 결합 트레이스(2324)에 대한 통신을 제어하기 위한, 도 1의 통신 제어 회로(22)와 동류의 통신 제어 회로(도시 생략)를 포함한다. 전술한 바와 같이, 데이터 신호는 각각의 결합 패드(2342, 2344, 2346)와 결합 트레이스(2324) 사이에 비접촉 방식으로 전달될 수 있다. 도 23에 도시하는 바와 같이, 결합 트레이스(2324)는 결합 트레이스(2324)의 특성 임피던스와 대략 동일한 저항(2360)을 갖게 종단될 수 있다. 전력 및 접지 접속은 전체적으로 전술한 바와 같이 프로브(도시 생략)[예컨대, 도 1의 전력 및 접지 프로브(26, 24)]에 의해 이루어질 수 있다.

도 24는 도 23에 도시하는 시스템의 변형예를 도시하고 있다. 도 24에서, 통신 링크(2303)는 임의의 적절한 수단(도시 생략)에 의해 검사 기판)(2356)에 부착되어 있는 통신 제어 칩(2308)과 테스터기(2301) 사이에 있다. 통신 제어 칩(2308)은 결합 패드(2348)와 결합 트레이스(2414) 간의 비접촉 통신을 제어하기 위한[예컨대 신호를 결합 패드(2348)에 이르게 하고, 결합 패드(2342, 2344 또는 2346) 중 하나에서의 신호에 의해 결합 트레이스(2424)에 생성된 신호를 감지하기 위한], 도 1의 통신 제어 회로(20)와 동류의 회로를 포함한다. DUT(2302, 2304, 2306)는 도 23에 대하여 전술한 바와 같다. 즉, 각각의 DUT(2302, 2304, 2306)는 한쪽에서 결합 패드(2342, 2344, 2346)와 다른 쪽에서 결합 트레이스(2424) 사이에서 신호의 비접촉 통신을 제어하기 위한 통신 제어 회로(도시 생략)를 포함한다. 결합 트레이스(2424)의 특성 임피던스와 대략 동일한 저항(2360, 2362)을 갖게 양 단부에서 종단될 수 있는 결합 트레이스(2424)는 수동적이다. 검사 데이터 신호는 다음과 같이 테스터기(2301)에서 DUT(2302, 2304, 2306)로 전달된다. 데이터 신호는 통신 링크(2303)를 통해 테스터기(2301)로부터 통신 제어 칩(2308)으로 전달되고, 통신 제어 칩(2308)은 검사 신호를 (전술한 바와 같이)인코딩하고, 그 인코딩한 데이터를 결합 패드(2348) 상에 이르게 한다. 결합 패드(2348)와 결합 트레이스(2424)가 전자기 결합되기 때문에, 결합 패드(2348) 상에 이른 인코딩된 신호는 결합 트레이스(2424)에 유사한 신호를 유도한 다음에, 유사한 신호를 각각의 DUT(2302, 2304, 2306) 상의 결합 패드(2342, 2344, 2346)에 생성한다. [각각의 결합 패드(2342, 2344, 2346) 역시 결합 트레이스(2424)에 전자기 결합된다.] 각각의 DUT(2302, 2304, 2306) 내의 통신 제어 회로(도시 생략)는 각각의 결합 패드(2342, 2344, 2346)에 유도된 신호를 검출하여 디코딩한다.

DUT(2302, 2304 또는 2306)로부터의 검사 데이터의 통신은 유사하지만 역순이다. 즉, DUT(2302, 2304 또는 2306) 중 하나의 통신 제어 회로(도시 생략)는 검사 데이터를 (전술한 바와 같이)인코딩하고, 그 인코딩한 데이터를 결합 패드(2342, 2344 또는 2346 중 하나) 상에 이르게 하여 유사한 신호를 결합 트레이스(2424) 상에 유도한다. 결합 트레이스(2424) 상에서의 유도 신호는 유사한 신호를 결합 패드(2348)에 유도한다. 이 유사한 신호는 통신 제어 칩(2308)에 의해 검출되어 디코딩된 후 통신 링크(2303)를 통해 테스터기(2301)에 보내진다. 물론, DUT(2302, 2304, 2306)에서 통신 제어 칩(2308)으로 데이터의 순서매김된 전송이 이루어질 수 있다. 예컨대, 통신 제어 칩(2308)은 DUT(2302, 2304, 2306)을 폴링할 수 있으며, 이 각각의 DUT는 폴링된 경우에만 전송한다. 다른 비배타적 예로서, 임의의 네트워킹 프로토콜 또는 네트워킹 프로토콜의 변형을 이용할 수 있다(예컨대, 이더넷 프로토콜). 통신 제어 칩(2308)에서부터 결합 트레이스(2424)를 통해 DUT(2302, 2304, 2306)로 전송되는 데이터는 모든 DUT를 향하는 것이거나 의도한 수신자 또는 수신자들로서, 모든 DUT 수보다 작은 수의 DUT를 나타내는 코드를 포함할 수 있다. DUT(2302, 2304 또는 2306)로부터 전송된 데이터는 송신측 DUT를 식별하는 코드를 포함할 수 있다.

본 명세서에서는 본 발명의 특정 실시예 및 적용예를 설명하였지만, 본 발명을, 이들 예시적인 실시예 및 적용예, 또는 이들 예시적인 실시예 및 적용예가 동작하거나 본 명세서에 기재된 방법에 제한하려는 것이 아니다. 예컨대, 전술한 예에서는 하나의 검사 대상 다이마다 하나의 WTC 칩을 도시하지만, 하나의 WTC 칩은 2개 이상의 검사 대상 다이에 대응할 수 있고, 또는 복수의 WTC 칩이 하나의 검사 대상 다이에 대응할 수 잇다. 다른 예로서, 도 3a, 도 3b, 도 4a 및 도 4b에 도시하는 포고 핀(312, 314, 316)은 제로 삽입 포스(zero insertion force) 커넥터 또는 실제 비접촉 전자기 결합된 구조체를 포함하나 이들에 제한되지 않는 다른 형태의 전기 커넥터로 대체될 수 있다. 다른 예로서, 전술한 예들은 한쪽에서 인터페이스 기판 또는 프로브 카드와 다른 쪽에서 DUT 또는 웨이퍼 사이에서 비접촉 방식으로 전달되는 모든 데이터를 나타내지만, 어떤 데이터 신호는 전통적인 접촉 접속을 이용해서 전달될 수 있으며, 다른 데이터 신호는 전술한 바와 같이 비접촉 방식으로 전달될 수 있다. 다른 예로서, 결합 트레이스는 웨이퍼 상에 위치할 수 있고, 결합 패드는 인터페이스 기판 또는 프로브 카드 상에 위치할 수 있다.

또한, 도 9a, 도 9b, 도 18, 도 19, 도 20에 나타내는 모든 프로세스는 예시적인 것이며 단순화한 것일 뿐이다. 프로세스, 에러 처리, 프로세스 탈출 및 다른 유사한 기능을 반복하기 위한 수단이 추가될 수 있는데, 이는 당업자에게 잘 알려진 것이므로 본 명세서에는 설명할 필요가 없다고 간주되어 생략된다.

Claims (35)

1. 인터페이스 장치로서,

   기판;

   상기 기판 상에 배치되는, 테스터기와 통신하기 위한 테스터기 통신 수단;

   검사 신호를 상기 테스터기 통신 수단으로부터 검사 대상 장치의 단자에, 상기 단자를 물리적으로 접촉하는 일 없이 전달시키는(communicate) 비접촉 통신 수단; 및

   상기 검사 대상 장치에 전력을 제공하기 위한 수단

   을 포함하고,

   상기 비접촉 통신 수단은, 상기 단자와 전자기적으로 결합하며 상기 검사 대상 장치의 상기 단자에 근접하여 놓이도록 배치되는 결합 트레이스를 포함하고,

   상기 결합 트레이스 상의 검사 신호는 상기 단자 상에서 레벨이 감쇠된 테스트 신호를 발생시키고,

   상기 검사 대상 장치에 전력을 제공하기 위한 수단은 상기 검사 대상 장치의 전력 단자에 접촉하도록 위치된 프로브를 포함하는 것인,

   인터페이스 장치.
2. 제1항에 있어서, 상기 비접촉 통신 수단은 복수의 검사 신호들을 상기 검사 대상 장치의 복수의 단자들에, 상기 단자들을 물리적으로 접촉하는 일 없이 전달시키는 것인 인터페이스 장치.
3. 제2항에 있어서, 상기 비접촉 통신 수단은 복수의 도전성 트레이스들을 포함하는 것인 인터페이스 장치.
4. 제3항에 있어서, 상기 트레이스들 각각은 상기 검사 대상 장치 상의 도전성 구조체들에 전자기적으로 결합가능한 것인 인터페이스 장치.
5. 삭제
6. 삭제
7. 제1항에 있어서, 상기 검사 대상 장치와의 비접촉 통신을 제어하기 위한 수단을 더 포함하는 인터페이스 장치.
8. 제1항에 있어서, 상기 기판은 강성인(rigid) 것인 인터페이스 장치.
9. 제8항에 있어서,

   상기 강성의 기판 상에 배치되는 프로브를 더 포함하고,

   상기 프로브는, 상기 프로브가 상기 검사 대상 장치의 제2 단자에 물리적으로 접촉하도록 상기 기판 상에 위치되어 있는 것인 인터페이스 장치.
10. 인터페이스 장치로서,

    테스터기에 접속 가능한 전기 도전성 소자들;

    검사 대상 장치의 전기적 도전체들에 물리적으로 접촉하는 일 없이, 상기 전기적 도전체들에 전자기적으로 결합되도록 배치되는 전기 도전성 구조체들;

    기판; 및

    상기 검사 대상 장치에 전력을 공급하도록 배치된 적어도 하나의 프로브

    를 포함하고,

    상기 도전성 구조체들 중 하나의 도전성 구조체 상의 검사 신호는, 상기 도전성 구조체들 중 상기 하나의 도전성 구조체가 전자기적으로 결합되어 있는 상기 도전체들 중 하나의 도전체 상에 레벨이 감쇠된 테스트 신호를 발생시키고,

    상기 전기 도전성 구조체들은 상기 검사 대상 장치 상의 상기 도전체들에 대응하도록 상기 기판 상에 배치되는 것인 인터페이스 장치.
11. 제10항에 있어서, 상기 도전성 구조체들은 상기 검사 대상 장치의 종단된(terminated) 전송 라인에 전자기적으로 결합가능한 것인 인터페이스 장치.
12. 삭제
13. 제10항에 있어서, 상기 검사 대상 장치와의 통신을 제어하도록 구성된 회로를 더 포함하는 인터페이스 장치.
14. 제10항에 있어서, 상기 전기 도전성 구조체들은 상기 테스터기로부터 수신된 단일 검사 신호를 복수의 검사 대상 장치들에 비접촉 방식으로 전달하도록 배치되어 있는 것인 인터페이스 장치.
15. 삭제
16. 삭제
17. 삭제
18. 삭제
19. 삭제
20. 삭제
21. 삭제
22. 삭제
23. 삭제
24. 삭제
25. 삭제
26. 삭제
27. 삭제
28. 삭제
29. 삭제
30. 삭제
31. 삭제
32. 삭제
33. 삭제
34. 삭제
35. 삭제

Images