CN112198589B - 测试结构、晶圆以及晶圆的制造工艺控制监控方法 - Google Patents
测试结构、晶圆以及晶圆的制造工艺控制监控方法 Download PDFInfo
- Publication number
- CN112198589B CN112198589B CN202011144855.3A CN202011144855A CN112198589B CN 112198589 B CN112198589 B CN 112198589B CN 202011144855 A CN202011144855 A CN 202011144855A CN 112198589 B CN112198589 B CN 112198589B
- Authority
- CN
- China
- Prior art keywords
- coupler
- waveguide
- face
- wafer
- test structure
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000012360 testing method Methods 0.000 title claims abstract description 98
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 58
- 238000000034 method Methods 0.000 title claims abstract description 42
- 238000012544 monitoring process Methods 0.000 title claims abstract description 25
- 230000005693 optoelectronics Effects 0.000 claims abstract description 23
- 230000003595 spectral effect Effects 0.000 claims abstract description 18
- 230000005684 electric field Effects 0.000 claims description 14
- 239000004038 photonic crystal Substances 0.000 claims description 3
- 238000005530 etching Methods 0.000 abstract description 36
- 230000008878 coupling Effects 0.000 description 12
- 238000010168 coupling process Methods 0.000 description 12
- 238000005859 coupling reaction Methods 0.000 description 12
- 239000000758 substrate Substances 0.000 description 11
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 8
- 239000013307 optical fiber Substances 0.000 description 6
- 239000000523 sample Substances 0.000 description 6
- 238000013461 design Methods 0.000 description 5
- 239000000835 fiber Substances 0.000 description 5
- 229910052581 Si3N4 Inorganic materials 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- 239000000463 material Substances 0.000 description 4
- 238000004377 microelectronic Methods 0.000 description 4
- 230000010287 polarization Effects 0.000 description 4
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 4
- 229920000642 polymer Polymers 0.000 description 4
- 229920005591 polysilicon Polymers 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- 235000012239 silicon dioxide Nutrition 0.000 description 4
- 239000000377 silicon dioxide Substances 0.000 description 4
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 4
- 229920002120 photoresistant polymer Polymers 0.000 description 3
- 238000004886 process control Methods 0.000 description 3
- 230000009286 beneficial effect Effects 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 2
- 238000006467 substitution reaction Methods 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 238000001228 spectrum Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
- G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
- G02B6/24—Coupling light guides
- G02B6/26—Optical coupling means
-
- G—PHYSICS
- G02—OPTICS
- G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
- G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
- G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
- G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
- G02B6/122—Basic optical elements, e.g. light-guiding paths
- G02B6/1228—Tapered waveguides, e.g. integrated spot-size transformers
-
- G—PHYSICS
- G02—OPTICS
- G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
- G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
- G02B6/24—Coupling light guides
- G02B6/26—Optical coupling means
- G02B6/34—Optical coupling means utilising prism or grating
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/70—Microphotolithographic exposure; Apparatus therefor
- G03F7/708—Construction of apparatus, e.g. environment aspects, hygiene aspects or materials
- G03F7/7085—Detection arrangement, e.g. detectors of apparatus alignment possibly mounted on wafers, exposure dose, photo-cleaning flux, stray light, thermal load
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/10—Measuring as part of the manufacturing process
- H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
- Y02P90/00—Enabling technologies with a potential contribution to greenhouse gas [GHG] emissions mitigation
- Y02P90/02—Total factory control, e.g. smart factories, flexible manufacturing systems [FMS] or integrated manufacturing systems [IMS]
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Optics & Photonics (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Manufacturing & Machinery (AREA)
- Health & Medical Sciences (AREA)
- Environmental & Geological Engineering (AREA)
- Epidemiology (AREA)
- Public Health (AREA)
- Ceramic Engineering (AREA)
- Optical Integrated Circuits (AREA)
Abstract
本申请实施例提供一种测试结构、晶圆以及晶圆的制造工艺控制监控方法，用于晶圆的制造工艺控制监控，测试结构包括至少一个测试单元，测试单元包括输入耦合器、波导以及输出耦合器，波导、输入耦合器以及输出耦合器均通过制造工艺形成；不同波长的偏振光射入输入耦合器，经过波导传输，再从输出耦合器射出；通过获取不同波长的偏振光的光谱特性曲线来确定曝光工艺中掩膜板是否对准，刻蚀工艺中刻蚀深度是否达到需求，从而保证制造工艺的一致性、稳定性，实现晶圆的制造工艺控制监控，从而提高光子集成芯片或光电子集成芯片良率。
Description
技术领域
本申请涉及半导体集成技术领域，尤其涉及一种测试结构、晶圆以及晶圆的制造工艺控制监控方法。
背景技术
在微电子集成芯片工艺中，工艺厂通常会设计工艺控制监控(PCM，ProcessControl Monitor)用于制造工艺的监控与控制，用于提高微电子集成芯片制造工艺的稳定性，提高微电子集成芯片成品率。而在光子集成芯片或光电子集成芯片领域，波导对光子集成芯片或光电子集成芯片制造工艺更加敏感，光子集成芯片或光电子集成芯片成品率低于微电子集成芯片，且业界缺少用于监控光子集成芯片或光电子集成芯片制造工艺的PCM。
发明内容
有鉴于此，本申请实施例期望提供一种测试结构、晶圆以及晶圆的制造工艺控制监控方法，用于晶圆的制造工艺控制监控，为达到上述有益效果，本申请实施例的技术方案是这样实现的：
本申请实施例一方面提供一种测试结构，用于晶圆的制造工艺控制监控，所述测试结构包括至少一个测试单元，所述测试单元包括输入耦合器、波导以及输出耦合器，所述波导、所述输入耦合器以及所述输出耦合器均通过所述制造工艺形成；不同波长的偏振光射入所述输入耦合器，经过所述波导传输，再从所述输出耦合器射出。
进一步地，所述测试单元包括两个端面耦合器，两个所述端面耦合器对应设置于所述晶圆的划片槽的相对的两侧，所述波导包括第一子波导和第二子波导，所述输入耦合器、所述第一子波导、以及其中一个所述端面耦合器位于所述划片槽的一侧，所述第一子波导连接所述输入耦合器和对应的所述端面耦合器，所述输出耦合器、所述第二子波导、以及其中另一个所述端面耦合器位于所述划片槽的另一侧，所述第二子波导连接所述输出耦合器和对应的所述端面耦合器。
进一步地，所述端面耦合器为悬臂梁耦合器、三叉戟耦合器或亚波长光栅耦合器。
进一步地，所述端面耦合器为倒锥形耦合器，所述倒锥形耦合器具有倒锥形波导，所述倒锥形波导靠近所述划片槽的端面的宽度大于所述倒锥形波导远离所述划片槽的端面的宽度。
进一步地，所述端面耦合器靠近所述划片槽的端面为直面或斜面。
进一步地，所述输入耦合器和所述输出耦合器均为光栅耦合器。
进一步地，所述光栅耦合器为一维光栅耦合器、二维光栅耦合器或光子晶体光栅耦合器。
进一步地，所述测试结构包括两个所述测试单元，其中一个所述测试单元用于传输不同波长的横磁场偏振光，其中另一个所述测试单元用于传输不同波长的横电场偏振光。
本申请实施例另一方面提供一种晶圆，包括：
至少一个上述任意一项所述的测试结构；以及
多个晶粒，所述晶粒具有由所述制造工艺形成的光电子元件和/或光子元件。
本申请实施例另一方面还提供一种晶圆的制造工艺控制监控方法，包括：
不同波长的偏振光射入所述制造工艺形成的输入耦合器，经过所述制造工艺形成的波导传输，再从所述制造工艺形成的输出耦合器射出；
获取从所述输出耦合器射出的所述不同波长的偏振光的光谱特性曲线。
本申请实施例提供的测试结构，通过制造工艺形成输入耦合器、波导、输出耦合器，输入耦合器用于将发射探针射出的不同波长的偏振光耦合进入测试结构的波导中，输出耦合器用于将不同波长的偏振光耦合进入接收探针中，接收探针接收的不同波长的偏振光的损耗形成光谱特性曲线；通过获取的光谱特性曲线来确定曝光工艺中掩膜板是否对准，刻蚀工艺中刻蚀深度是否达到需求，实现晶圆的制造工艺控制监控，提高光子集成芯片或光电子集成芯片良率。本申请实施例提供的晶圆包括上述测试结构，晶圆的制造工艺控制监控方法采用上述结构用于工艺控制监控，因此，具有与上述测试结构相同的有益效果。
附图说明
图1为本申请实施例提供的一种测试结构的结构示意图，其中示出了划片槽；
图2为本申请实施例提供的横电场偏振光的光谱特性曲线图；
图3为本申请实施例提供的一种晶圆的结构示意图；
图4为图1所示结构的局部剖视图；
图5为本申请实施例提供的一种晶圆的制造工艺控制监控方法的流程图。
附图标记说明
晶圆1000；划片槽1000a；测试结构100；测试单元10；输入耦合器11；波导12；第一子波导121；第二子波导122；输出耦合器13；端面耦合器14；晶粒200；衬底层21；缓冲层22；波导层23；覆盖层24。
具体实施方式
需要说明的是，在不冲突的情况下，本申请中的实施例及实施例中的技术特征可以相互组合，具体实施方式中的详细描述应理解为本申请宗旨的解释说明，不应视为对本申请的不当限制。其中，nm为国际单位纳米，dB为国际单位分贝。下面结合附图及具体实施例对本申请再作进一步详细的说明。
请参见图1，本申请实施例提供一种测试结构，用于晶圆的制造工艺控制监控，测试结构100包括至少一个测试单元10，测试单元10包括输入耦合器11、波导12以及输出耦合器13，波导12、输入耦合器11以及输出耦合器13均通过制造工艺形成；不同波长的偏振光射入输入耦合器11，经过波导12传输，再从输出耦合器13射出。
在制造光子集成芯片或光电子集成芯片时，通常先将具有版图设计图形的掩膜板覆盖在光刻胶上，利用曝光工艺和显影工艺将掩膜板上的版图设计图形转移至光刻胶上，再通过刻蚀工艺在将光刻胶上的版图设计图形转移至晶圆的晶粒上；通常，上述制造工艺流程需要反复进行才能在晶粒上形成光子集成芯片或光电子集成芯片的图形。由于光子集成芯片和光电子集成芯片对制造工艺特别敏感，掩膜板对准较差会影响芯片中波导等结构的线宽，刻蚀深度变化较大会影响芯片中波导等结构的厚度，这也会极大影响光子集成芯片和光电子集成芯片良率。
本申请实施例中，偏振光可以为横磁场(TM)偏振光或横电场(TE)偏振光。本申请发明人发现：横磁场偏振光对波导的线宽敏感，横电场偏振光对波导的厚度敏感。具体而言，横磁场偏振光与不同线宽的波导呈一定的相关性，因此，将不同波长的横磁场偏振光传输经过同一个波导，测定对应的损耗，可以获得该波导的横磁场偏振光对应的光谱特性曲线。横电场偏振光与不同厚度的波导呈一定的相关性，因此，将不同波长的横电场偏振光传输经过同一个波导，测定对应的损耗，可以获得该波导的横电场偏振光对应的光谱特性曲线。
示例性的，请参见图2，图2为横电场偏振光的光谱特性曲线图，图2中，横坐标为波长，纵坐标为损耗，由下至上依次是波导刻蚀深度为60nm时的光谱特性曲线，波导刻蚀深度为65nm时的光谱特性曲线，波导刻蚀深度为70nm时的光谱特性曲线，波导刻蚀深度为75nm时的光谱特性曲线。由图2可见，不同波长的横电场偏振光传输经过不同刻蚀深度的波导时产生的损耗的光谱特性曲线不同。
需要说明的是，不同波长的偏振光包括但不限于S波段、O波段、L波段、C波段的光。
在晶圆1000上设置本申请实施例的测试结构100，光电子元件或光子元件、以及测试结构100可以通过相同的制造工艺形成，通过制造工艺形成输入耦合器11、波导12、输出耦合器13，输入耦合器11用于将发射探针(例如发射光纤)射出的不同波长的偏振光耦合进入测试结构100的波导12中，输出耦合器13用于将不同波长的偏振光耦合进入接收探针(例如接收光纤)中，将接收探针接收的不同波长的偏振光的损耗形成光谱特性曲线；通过获取的光谱特性曲线来确定曝光工艺中掩膜板是否对准，刻蚀工艺中刻蚀深度是否达到需求，实现晶圆的制造工艺控制监控，以便及时发现工艺流程中的问题，从而快速调整、改进工艺流程，保证制造工艺的一致性、稳定性，提高光子集成芯片或光电子集成芯片良率，避免浪费晶圆1000，降低生产制造成本。
可以理解的是，光电子元件、光子元件、以及测试结构100可以通过相同的制造工艺形成，是指在流片中，光电子元件、光子元件、以及测试结构100经过相同的制造工艺流程，光电子元件、光子元件、以及测试结构100的结构可以因为版图设计图形的不同而不同。
示例性的，本申请实施例的提供的测试结构100用于晶圆的制造工艺控制监控，请参见图3，本申请实施例提供一种晶圆，晶圆1000包括至少一个本申请实施例任意一项中的测试结构100、以及多个晶粒200，晶粒200具有由制造工艺形成的光电子元件和/或光子元件。
本申请实施例提供的晶圆1000，由于光电子元件和/或光子元件由与测试结构100相同的制造工艺形成，因此，能够通过测试结构100监控制造工艺。此外，测试结构100与光电子元件、光子元件相互分立，测试结构100不会影响光电子元件和/或光子元件性能。
在一些实施例中，每个晶圆1000具有一个测试结构100，可以测试片间制造工艺一致性，即不同晶圆1000的制造工艺一致性。在另一些实施例中，每个晶圆1000包括多个测试结构100，如此设计，不仅可以测试片间制造工艺一致性，还可以测试片内制造工艺一致性，测试结果也更加准确。也就是说，每个晶圆1000上的测试结构100的数量可以为2个、3个、4个、6个或者10个等等。示例性的，请参见图3，每个晶圆1000包括9个测试结构100，其中，晶圆1000的中心区域设置1个测试结构100，晶圆1000相互垂直的两条径向线上设置4个测试结构100，晶圆1000相互呈45°角的两条径向线上设置4个测试结构100。
需要说明的是，本申请实施例中的数量为多个是指数量为两个以及两个以上。
在一具体实施例中，晶粒200和测试结构100均采用绝缘体上硅(Silicon onInsolator)结构，绝缘体上硅结构包括由下至上依次分布的硅衬底层、绝缘层、以及上硅层，光电子元件或光子元件、以及测试结构100的波导12、输入耦合器11、输出耦合器13形成于上硅层内。如此，绝缘体上硅结构和CMOS工艺兼容，便于控制制造工艺和制造成本。
在一实施例中，请参见图4，输入耦合器11和输出耦合器13均为光栅耦合器。由于发射光纤和接收光纤的截面尺寸在微米级，而测试结构100的波导的截面尺寸通常在纳米级，两者之间存在较大的模场失配，因此，通过输入耦合器11将发射光纤的发射的偏振光耦合进入测试结构100的波导12内，通过输出耦合器13将偏振光射出至接收光纤内。由于光栅耦合器基于光栅的衍射作用，光栅耦合器为平面耦合，也就是说，利用光栅的表面与发射光纤或接收光纤耦合，耦合面积大、耦合效率高、耦合对准容差大，便于发射光纤和输入耦合器11耦合、输出耦合器13和接收光纤耦合，便于实现晶圆1000级测试。
在一实施例中，光栅耦合器为一维光栅耦合器、二维光栅耦合器或光子晶体光栅耦合器。
在一实施例中，光栅耦合器的光栅的刻蚀深度可以固定也可以线性变化。
需要说明的是，本申请实施例中，“下”为衬底所在的一侧，“上”为在衬底上形成元件的一侧。
在一实施例中，请参见图1，测试单元10包括两个端面耦合器14，两个端面耦合器14对应设置于晶圆1000的划片槽1000a的相对的两侧，波导包括第一子波导121和第二子波导122，输入耦合器11、第一子波导121、以及其中一个端面耦合器14位于划片槽1000a的一侧，第一子波导121连接输入耦合器11和对应的端面耦合器14，输出耦合器13、第二子波导122、以及其中另一个端面耦合器14位于划片槽1000a的另一侧，第二子波导122连接输出耦合器13和对应的端面耦合器14。具体的，端面耦合器14朝向划片槽1000a的端面为划片槽1000a的部分槽壁面。偏振光射入输入耦合器11经过第一子波导121传输，进入对应的端面耦合器14后，经过划片槽1000a内的空间射入另一个端面耦合器14，经过与另一个端面耦合器14连接的第二子波导122的传输，从输出耦合器13射出。由于端面耦合器14是通过端面耦合，因此，将端面耦合器14设置在划片槽1000a相对的两侧，便于偏振光在相对的两个端面耦合器14之间传输；又由于端面耦合器14和划片槽1000a通常采用深刻蚀工艺形成，因此，测试结构100中的端面耦合器14用于监控深刻蚀工艺。
在另一实施例中，测试结构100的波导包括第三子波导，第三子波导连接输入耦合器11和输出耦合器13。也就是说，测试单元10可以不设置端面耦合器14，如此，测试单元10的结构更加简单，便于监控浅刻蚀、中间刻蚀和/或完全刻蚀等。
需要说明的是，划片槽1000a形成于相邻的两个晶粒200之间，划片槽1000a用于裂片，换句话说，划片槽1000a用于将晶粒200从晶圆1000上切割下来，从晶圆1000上切割下来的晶粒200即为待封装的芯片；划片槽1000a内的空间为空置，也就是说，划片槽1000a的空间内存在的是空气。
在一些实施例中，在平行于测试结构100的衬底的表面的方向，测试结构100的波导12可以为直波导、倾斜波导、弯曲波导、宽度变化波导或锯齿形波导等等；在垂直于测试结构100的衬底的表面的方向，测试结构100的波导12可以为条形波导、脊型波导、梯形波导、堆叠型波导等等；也就是说，可以根据制造工艺的测试需求，形成对应的不同线宽、不同厚度的波导，如此，以便监控对应的制造工艺。
示例性的，在一实施例中，请参见图4，输入耦合器11和输出耦合器13为光栅耦合器，测试结构100的衬底包括由下至上的衬底层21、缓冲层22、波导层23和覆盖层24。光栅耦合器的光栅、测试结构100的波导12均形成于波导层内。缓冲层22能够将偏振光反射回光栅耦合器的光栅、测试结构100的波导12内，从而避免偏振光进入衬底层内；覆盖层24便于保护输入耦合器11、输出耦合器13。覆盖层24可以为增透膜，从而更加便于发射光纤和输入耦合器11耦合，便于输出耦合器13和接收光纤耦合。刻蚀工艺可能包括浅刻蚀、中间刻蚀、完全刻蚀以及深刻蚀，输入耦合器11和输出耦合器13为浅刻蚀形成的光栅耦合器，第一子波导121可以包括由中间刻蚀形成的脊形波导、以及由完全刻蚀形成的条形波导，第二子波导122也包括由中间刻蚀形成的脊形波导、以及由完全刻蚀形成的条形波导，划片槽1000a由深刻蚀形成，端面耦合器14也由深刻蚀形成，如此，不同波长的偏振光射入输入耦合器11，依次经过第一子波导121、两个端面耦合器14、第二子波导122后从输出耦合器13输出，通过从输出耦合器13输出的偏振光的光谱特性曲线，可以获得上述刻蚀工艺的稳定性、一致性。
在一些实施例中，覆盖层24的材料包括但不限于多晶硅、二氧化硅、聚合物或氮化硅等等。缓冲层22的材料包括但不限于多晶硅、二氧化硅、聚合物、氮化硅或金属等等。测试结构100的波导12的材料包括但不限于单晶硅、氮化硅、多晶硅、二氧化硅或聚合物等等。
在一实施例中，端面耦合器14为悬臂梁耦合器、三叉戟耦合器或亚波长光栅耦合器。
在一些实施例中，端面耦合器14的材料包括但不限于单晶硅、氮化硅、多晶硅、二氧化硅或聚合物等等。
在一实施例中，请参见图1，端面耦合器14为倒锥形耦合器，倒锥形耦合器具有倒锥形波导，倒锥形波导靠近划片槽1000a的端面的宽度大于倒锥形波导远离划片槽1000a的端面的宽度。也就是说，倒锥形耦合器的尖端远离划片槽1000a，如此，两个端面耦合器14相对的端面的宽度较大，便于偏振光从一个端面耦合器14耦合进入另一个端面耦合器14内，从而便于偏振光在两个端面耦合器14之间传输。
在一实施例中，倒锥形耦合器的尖端的截面形状可以为圆形、椭圆形、矩形或梯形等等。
在一实施例中，划片槽1000a的截面形状包括但不限于梯形、U形、或V形等等。
在一实施例中，端面耦合器14靠近划片槽1000a的端面为直面或斜面。也就是说，端面耦合器14靠近划片槽1000a的端面垂直于测试结构100的衬底的表面，或者端面耦合器14靠近划片槽1000a的端面与测试结构100的衬底的表面之间呈小于90°的夹角。
在一实施例中，请参见图1，测试结构100包括两个测试单元10，其中一个测试单元10用于传输不同波长的横磁场偏振光，其中另一个测试单元10用于传输不同波长的横电场偏振光。这样可以降低对输入耦合器11和输出耦合器13的偏振相关性要求，输入耦合器11、输出耦合器13的结构更加简单，制造工艺难度较小。示例性的，其中一个测试单元10的输入耦合器11和输出耦合器13可以为横磁场偏振光栅耦合器，用于耦合横磁场偏振光；其中另一个测试单元10的输入耦合器11和输出耦合器13可以为横电场偏振光栅耦合器，用于耦合横电场偏振光。
在另一实施例中，测试结构100包括一个测试单元10，输入耦合器11和输出耦合器13均为偏振无关光栅耦合器，如此，横磁场偏振光和横电场偏振光均可以通过同一个测试单元10较好地耦合，但是，这样设计，输入耦合器11和输出耦合器13的结构更加复杂，制造工艺难度较大。
请参见图5，本申请实施例还提供一种晶圆的制造工艺控制监控方法，控制监控方法包括：
S110：不同波长的偏振光射入所述刻蚀工艺形成的输入耦合器，经过所述刻蚀工艺形成的波导传输，再从所述刻蚀工艺形成的输出耦合器射出。
通过制造工艺形成输入耦合器11、波导12、输出耦合器13，将不同波长的横磁场偏振光传输经过同一个输入耦合器11、波导12以及输出耦合器13。
S120：获取从所述输出耦合器射出的所述不同波长的偏振光的光谱特性曲线。
通过获取的光谱特性曲线来确定曝光工艺中掩膜板是否对准，刻蚀工艺中刻蚀深度是否达到需求，实现晶圆的制造工艺控制监控，以便及时发现工艺流程中的问题，从而快速调整、改进工艺流程，保证制造工艺的一致性、稳定性，提高光子集成芯片或光电子集成芯片良率，避免浪费晶圆，降低生产制造成本。
以上所述，仅为本申请的具体实施方式，但本申请的保护范围并不仅限于此，任何熟悉本技术领域的技术人员在本申请揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本申请的保护范围之内。因此，本申请的保护范围应以所述权利要求的保护范围为准。
Claims (10)
1.一种测试结构，用于晶圆的制造工艺控制监控，其特征在于，所述测试结构包括至少一个测试单元，所述测试单元包括输入耦合器、波导以及输出耦合器，所述波导、所述输入耦合器以及所述输出耦合器均通过所述制造工艺形成；不同波长的偏振光射入所述输入耦合器，经过所述波导传输，再从所述输出耦合器射出。
2.根据权利要求1所述的测试结构，其特征在于，所述测试单元包括两个端面耦合器，两个所述端面耦合器对应设置于所述晶圆的划片槽的相对的两侧，所述波导包括第一子波导和第二子波导，所述输入耦合器、所述第一子波导、以及其中一个所述端面耦合器位于所述划片槽的一侧，所述第一子波导连接所述输入耦合器和对应的所述端面耦合器，所述输出耦合器、所述第二子波导、以及其中另一个所述端面耦合器位于所述划片槽的另一侧，所述第二子波导连接所述输出耦合器和对应的所述端面耦合器。
3.根据权利要求2所述的测试结构，其特征在于，所述端面耦合器为悬臂梁耦合器、三叉戟耦合器或亚波长光栅耦合器。
4.根据权利要求2所述的测试结构，其特征在于，所述端面耦合器为倒锥形耦合器，所述倒锥形耦合器具有倒锥形波导，所述倒锥形波导靠近所述划片槽的端面的宽度大于所述倒锥形波导远离所述划片槽的端面的宽度。
5.根据权利要求2所述的测试结构，其特征在于，所述端面耦合器靠近所述划片槽的端面为直面或斜面。
6.根据权利要求1～5任意一项所述的测试结构，其特征在于，所述输入耦合器和所述输出耦合器均为光栅耦合器。
7.根据权利要求6所述的测试结构，其特征在于，所述光栅耦合器为一维光栅耦合器、二维光栅耦合器或光子晶体光栅耦合器。
8.根据权利要求1～5任意一项所述的测试结构，其特征在于，所述测试结构包括两个所述测试单元，其中一个所述测试单元用于传输不同波长的横磁场偏振光，其中另一个所述测试单元用于传输不同波长的横电场偏振光。
9.一种晶圆，其特征在于，包括：
至少一个权利要求1～8任意一项所述的测试结构；以及
多个晶粒，所述晶粒具有由所述制造工艺形成的光电子元件和/或光子元件。
10.一种晶圆的制造工艺控制监控方法，其特征在于，包括：
不同波长的偏振光射入所述制造工艺形成的输入耦合器，经过所述制造工艺形成的波导传输，再从所述制造工艺形成的输出耦合器射出；
获取从所述输出耦合器射出的所述不同波长的偏振光的光谱特性曲线。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202011144855.3A CN112198589B (zh) | 2020-10-23 | 2020-10-23 | 测试结构、晶圆以及晶圆的制造工艺控制监控方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202011144855.3A CN112198589B (zh) | 2020-10-23 | 2020-10-23 | 测试结构、晶圆以及晶圆的制造工艺控制监控方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN112198589A CN112198589A (zh) | 2021-01-08 |
| CN112198589B true CN112198589B (zh) | 2023-05-05 |
Family
ID=74010993
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202011144855.3A Active CN112198589B (zh) | 2020-10-23 | 2020-10-23 | 测试结构、晶圆以及晶圆的制造工艺控制监控方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN112198589B (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2023242012A1 (en) * | 2022-06-14 | 2023-12-21 | Asml Netherlands B.V. | Integrated optical system for scalable and accurate inspection systems |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102426421A (zh) * | 2011-11-30 | 2012-04-25 | 上海华力微电子有限公司 | 用于等离子体刻蚀的先进工艺控制方法 |
| US10365435B1 (en) * | 2017-10-19 | 2019-07-30 | Inphi Corporation | Surface gratings, photonics circuit, and method for wafer-level testing thereof |
| CN111123447A (zh) * | 2018-10-30 | 2020-05-08 | 富士通光器件株式会社 | 光收发器、使用其的光收发器模块及光收发器的测试方法 |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7466157B2 (en) * | 2004-02-05 | 2008-12-16 | Formfactor, Inc. | Contactless interfacing of test signals with a device under test |
| JP2008002858A (ja) * | 2006-06-21 | 2008-01-10 | Sumitomo Electric Ind Ltd | 光半導体検査装置 |
| SG11201804105RA (en) * | 2015-11-19 | 2018-06-28 | Nippon Telegraph & Telephone | Silicon optical circuit |
| US10042131B1 (en) * | 2017-04-05 | 2018-08-07 | Xilinx, Inc. | Architecture for silicon photonics enabling wafer probe and test |
| US10145758B2 (en) * | 2017-04-28 | 2018-12-04 | Cisco Technology, Inc. | Wafer level optical probing structures for silicon photonics |
| CN107884876B (zh) * | 2017-12-23 | 2023-09-08 | 长安大学 | 一种基于波导光栅耦合器的光偏振态检测芯片 |
| CN110941045A (zh) * | 2018-05-18 | 2020-03-31 | 博创科技股份有限公司 | 一种可用于晶圆级测试的具有反射镜功能的光学晶圆和芯片 |
| CN110988646B (zh) * | 2019-12-24 | 2022-03-01 | 武汉邮电科学研究院有限公司 | 基于光栅耦合的硅基光电子芯片晶圆级在线测试装置 |
-
2020
- 2020-10-23 CN CN202011144855.3A patent/CN112198589B/zh active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102426421A (zh) * | 2011-11-30 | 2012-04-25 | 上海华力微电子有限公司 | 用于等离子体刻蚀的先进工艺控制方法 |
| US10365435B1 (en) * | 2017-10-19 | 2019-07-30 | Inphi Corporation | Surface gratings, photonics circuit, and method for wafer-level testing thereof |
| CN111123447A (zh) * | 2018-10-30 | 2020-05-08 | 富士通光器件株式会社 | 光收发器、使用其的光收发器模块及光收发器的测试方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN112198589A (zh) | 2021-01-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10677991B2 (en) | Optical coupler comprising vertically offset waveguide cores | |
| US8750654B2 (en) | Photonic integrated circuit having a waveguide-grating coupler | |
| US8285149B2 (en) | Method and system for integrated DWDM transmitters | |
| US9377587B2 (en) | Fiber optic coupler array | |
| KR101591847B1 (ko) | 효율적인 실리콘-온-인슐레이터 격자 결합기 | |
| Van der Tol et al. | Photonic integration in indium-phosphide membranes on silicon | |
| US8285150B2 (en) | Method and system for integrated DWDM transmitters | |
| EP3056933B1 (en) | Waveguide structures, waveguide coupling structures, and manufacturing methods | |
| CN112198589B (zh) | 测试结构、晶圆以及晶圆的制造工艺控制监控方法 | |
| KR20150012525A (ko) | 광학 장치 및 그의 제조방법 | |
| Fedeli et al. | Integration issues of a photonic layer on top of a CMOS circuit | |
| Zhang et al. | Low-crosstalk silicon photonics arrayed waveguide grating | |
| CN112924143A (zh) | 一种光子芯片晶圆级测试装置和方法 | |
| Fedeli et al. | Incorporation of a Photonic Layer at the Metallizations Levels of a CMOS Circuit | |
| US10746907B2 (en) | Grating couplers with cladding layer(s) | |
| CN114690310A (zh) | 包括凹槽膜的边缘耦合器 | |
| US10522975B2 (en) | Increasing accuracy in the wavelength of semiconductor lasers | |
| Melikyan et al. | Efficient optical I/O in standard SiPh process | |
| JP3409605B2 (ja) | 半導体偏波回転素子 | |
| US20210223473A1 (en) | Waveguide absorbers | |
| Thacker et al. | Low-Cost, HVM Singulation of Silicon Photonic ICs for Low-Loss Waveguide-To-Fiber Array Edge Coupling | |
| CN115598766A (zh) | 具有超材料肋形特征的边缘耦合器 | |
| JP3409606B2 (ja) | 半導体偏波回転素子 | |
| CN116953864A (zh) | 一种适合激光与波导直接耦合的硅光芯片及其制造方法 | |
| Roelkens et al. | High efficiency SOI fiber-to-waveguide grating couplers fabricated using CMOS technology |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |