CN112924143A - 一种光子芯片晶圆级测试装置和方法 - Google Patents

一种光子芯片晶圆级测试装置和方法 Download PDF

Info

Publication number
CN112924143A
CN112924143A CN202110134591.1A CN202110134591A CN112924143A CN 112924143 A CN112924143 A CN 112924143A CN 202110134591 A CN202110134591 A CN 202110134591A CN 112924143 A CN112924143 A CN 112924143A
Authority
CN
China
Prior art keywords
tested
optical fiber
optical
optical device
semiconductor substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202110134591.1A
Other languages
English (en)
Other versions
CN112924143B (zh
Inventor
张鹏
唐波
杨妍
李志华
李彬
刘若男
谢玲
王文武
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Institute of Microelectronics of CAS
Original Assignee
Institute of Microelectronics of CAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Institute of Microelectronics of CAS filed Critical Institute of Microelectronics of CAS
Priority to CN202110134591.1A priority Critical patent/CN112924143B/zh
Publication of CN112924143A publication Critical patent/CN112924143A/zh
Application granted granted Critical
Publication of CN112924143B publication Critical patent/CN112924143B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01M—TESTING STATIC OR DYNAMIC BALANCE OF MACHINES OR STRUCTURES; TESTING OF STRUCTURES OR APPARATUS, NOT OTHERWISE PROVIDED FOR
    • G01M11/00—Testing of optical apparatus; Testing structures by optical methods not otherwise provided for
    • G01M11/02—Testing optical properties
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26—Testing of individual semiconductor devices
    • G01R31/2601—Apparatus or methods therefor
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Analytical Chemistry (AREA)
  • Optical Couplings Of Light Guides (AREA)
  • Semiconductor Lasers (AREA)
  • Optical Integrated Circuits (AREA)

Abstract

本发明涉及一种光子芯片晶圆级测试装置和方法，属于硅光子与光电子技术领域，解决现有测试方法不能经由端面耦合器件对光学器件进行测试并影响光学器件的尺寸减小的问题。该装置包括待测晶圆和L型透镜光纤，待测晶圆包括：半导体衬底；叠层结构设置在半导体衬底上方；多个沟槽包括第一方向和第二方向的多个平行沟槽，穿透叠层结构并穿过半导体衬底的部分厚度，用于放置L型透镜光纤，待测晶圆经由第一方向和第二方向的多个平行沟槽划分为多个光子芯片，待测光学器件设置在光子芯片中，L型透镜光纤的端部在光子芯片的相对侧处与待测光学器件水平对准，第一方向垂直于第二方向。L型光纤放置于沟槽中以通过水平方向光信号对光学器件进行测试。

Description

一种光子芯片晶圆级测试装置和方法
技术领域
本发明涉及硅光子与光电子技术领域，尤其涉及一种光子芯片晶圆级测试装置和方法。
背景技术
在光学器件制造期间，在将晶圆切割为多个光子芯片之前，要对光子芯片进行测试，通过设置在晶圆上的光栅耦合器耦合光信号，因此现有的硅光子晶圆级测试均基于垂直耦合，入射光和出射光均通过光栅耦合器进行耦合。这种测试方法不能经由端面耦合器件对光学器件进行测试。此外，光栅耦合器对偏振敏感且占用光子芯片表面积，光栅耦合器限制了设置在光子芯片上的光学器件的尺寸减小，进而限制了光学芯片的尺寸减小。
发明内容
鉴于上述的分析，本发明实施例旨在提供一种光子芯片晶圆级测试装置和方法，用以解决现有测试方法不能经由端面耦合器件对光学器件进行测试并影响光学器件的尺寸减小的问题。
一方面，本发明实施例提供了一种光子芯片晶圆级测试装置包括：待测晶圆和L型透镜光纤，所述待测晶圆包括：半导体衬底；叠层结构，设置在所述半导体衬底上方；多个沟槽，包括第一方向和第二方向的多个平行沟槽，穿透所述叠层结构并穿过所述半导体衬底的部分厚度，并且用于放置所述L型透镜光纤，其中，所述待测晶圆经由所述第一方向和所述第二方向的多个平行沟槽划分为多个光子芯片，以及待测光学器件设置在所述光子芯片中，所述L型透镜光纤的端部在所述光子芯片的相对侧处与所述待测光学器件水平对准，所述第一方向垂直于所述第二方向。
上述技术方案的有益效果如下：通过本发明实施例提供的光子芯片晶圆级测试装置中，晶圆上不需要设置耦合光信号的光栅耦合器，而是经由第一方向和垂直于第一方向的第二方向的多个平行沟槽将晶圆划分为多个光子芯片，L型透镜光纤放置于沟槽中以通过水平方向光信号对光学器件进行测试。
基于上述装置的进一步改进，所述多个光子芯片形成为M×N个光子芯片阵列，其中，所述待测光学器件包括波导、分束器、光交叉器或微环谐振器。
基于上述装置的进一步改进，所述叠层结构包括：第一绝缘层，位于所述半导体衬底上方；硅层，位于所述第一绝缘层上方；以及第二绝缘层，位于所述硅层上方，其中，所述待测光学器件设置在所述硅层中。
基于上述装置的进一步改进，所述第一绝缘层的厚度为2至3μm；所述硅层的厚度为220nm；所述第二绝缘层的厚度为2至3μm；所述沟槽的宽度为200至400μm；以及所述沟槽的深度大于100μm并小于所述半导体衬底与所述叠层结构的厚度之和，其中，所述第一绝缘层和所述第二绝缘层的材料包括二氧化硅；以及所述半导体衬底包括硅。
基于上述装置的进一步改进，光子芯片晶圆级测试装置，还包括可调谐激光器、第一六轴自动耦合系统、第二六轴自动耦合系统、探针台和光功率计，其中，所述L型透镜光纤包括输入光纤和输出光纤，所述可调谐激光器，用于提供可调谐的激光源；所述输入光纤，与所述可调谐激光器连接并接收所述激光源以将所述激光源提供给所述待测光学器件；所述第一六轴自动耦合系统，用于调节所述输入光纤的位置以将在第一沟槽中的所述输入光纤与所述待测光学器件自动耦合对准；所述探针台，用于放置并自动移动所述待测晶圆；所述输出光纤，从所述待测光学器件接收输出的激光信号；所述第二六轴自动耦合系统，用于调节所述输出光纤的位置以将在第二沟槽中的所述输出光纤与所述待测光学器件自动耦合对准；以及所述光功率计，与所述输出光纤连接并接收所述激光信号以测量所述激光信号的光功率，其中，所述第一沟槽和所述第二沟槽位于所述光子芯片相对侧处。
基于上述装置的进一步改进，光子芯片晶圆级测试装置还包括：第一光纤夹具，用于将所述输入光纤的输出端固定为L形状并将所述输入光纤放置在所述第一沟槽中；以及第二光纤夹具，用于将所述输出光纤的输入端固定为L形状并将所述输出光纤放置在所述第二沟槽中。
另一方面，本发明实施例提供了一种光子芯片晶圆级测试方法，包括：提供待测晶圆，所述待测晶圆包括半导体衬底和设置在所述半导体衬底上方的叠层结构，所述待测晶圆包括第一方向和第二方向的多条平行划线，以及所述第一方向垂直于所述第二方向；沿着所述划线对所述叠层结构和所述半导体衬底进行刻蚀，以形成多个沟槽，其中，所述待测晶圆经由所述第一方向和所述第二方向的平行沟槽划分为多个光子芯片，以及待测光学器件设置在所述光子芯片中；将可调谐激光器与输入光纤连接并将输出光纤与所述光功率计连接；以及将所述输入光纤和所述输出光纤分别放置于第一沟槽和第二沟槽中以与所述待测光学器件水平对准并通过所述光功率计测量所述待测光学器件的光功率，其中，所述第一沟槽和所述第二沟槽位于所述光子芯片的相对侧处。
基于上述方法的进一步改进，光子芯片晶圆级测试方法包括：利用第一六轴自动耦合系统调节所述输入光纤的位置与所述待测光学器件对准；利用第二六轴自动耦合系统调节所述输出光纤的位置与所述待测光学器件对准；通过第一光纤夹具将所述输入光纤的输出端固定为L形状以形成L型透镜输入光纤；以及通过第二光纤夹具将所述输出光纤的输入端固定为L形状以形成L型透镜输出光纤。
基于上述方法的进一步改进，在所述半导体衬底上方设置叠层结构进一步包括：在所述半导体衬底上方形成第一绝缘层；在所述第一绝缘层上方形成硅层；以及在所述硅层上方形成第二绝缘层，其中，所述待测光学器件设置在所述硅层中，以及所述待测光学器件包括波导、分束器、光交叉器或微环谐振器。
基于上述方法的进一步改进，所述沟槽的宽度为200至400μm；以及所述沟槽的深度大于100μm并小于所述半导体衬底与所述叠层结构的厚度之和，其中，所述第一绝缘层和所述第二绝缘层的材料包括二氧化硅；以及所述半导体衬底包括硅。
与现有技术相比，本发明至少可实现如下有益效果之一：
1、晶圆上不需要设置接收光信号的光栅耦合器，而是经由第一方向和垂直于第一方向的第二方向的多个平行沟槽将晶圆划分为多个光子芯片，L型透镜光纤放置于沟槽中以通过水平方向光信号对光学器件进行测试。
2、通过第一六轴自动耦合系统调节输入光纤的位置并通过第二六轴自动耦合系统调节输出光纤的位置以能够将输入光纤和输出光纤在沟槽中与所述待测光学器件自动耦合对准。
3、通过第一光纤夹具将输入光纤的输出端固定为L形状以形成L型透镜输入光纤从而使输入光纤的输出端与待测光学器件对准；以及通过第二光纤夹具将输出光纤的输入端固定为L形状以形成L型透镜输出光纤从而使输出光纤的输入端调整为与待测光学器件对准。
本发明中，上述各技术方案之间还可以相互组合，以实现更多的优选组合方案。本发明的其他特征和优点将在随后的说明书中阐述，并且，部分优点可从说明书中变得显而易见，或者通过实施本发明而了解。本发明的目的和其他优点可通过说明书以及附图中所特别指出的内容中来实现和获得。
附图说明
附图仅用于示出具体实施例的目的，而并不认为是对本发明的限制，在整个附图中，相同的参考符号表示相同的部件。
图1为根据本发明实施例的光子芯片晶圆级测试方法的中间阶段的截面图。
图2为根据本发明实施例的光子芯片晶圆级测试方法的中间阶段的截面图。
图3为根据本发明实施例的光子芯片晶圆级测试方法的中间阶段的截面图。
图4为根据本发明实施例的光子芯片晶圆级测试方法的中间阶段的俯视图。
图5为根据本发明实施例的光子芯片晶圆级测试装置的示意图。
图6为根据本发明实施例的待测光学器件为分束器的截面图。
图7为根据本发明实施例的待测光学器件为分束器与合束器的截面图。
图8为根据本发明第一实施例的待测光学器件为微环的截面图。
图9为根据本发明第二实施例的待测光学器件为微环的截面图。
图10为根据本发明实施例的待测光学器件为光交叉器的截面图。
图11为根据本发明实施例的待测光学器件为波导的截面图。
附图标记：
100-半导体衬底；102-第一绝缘层；104-硅层；106-第二绝缘层；108、110-多个沟槽；112-第一光纤夹具；114-输入光纤；116-输出光纤；118-第二光纤夹具
具体实施方式
下面结合附图来具体描述本发明的优选实施例，其中，附图构成本申请一部分，并与本发明的实施例一起用于阐释本发明的原理，并非用于限定本发明的范围。
本发明的一个具体实施例，公开了一种光子芯片晶圆级测试装置。参考图5，光子芯片晶圆级测试装置包括：待测晶圆、L型透镜光纤、可调谐激光器、第一六轴自动耦合系统、第二六轴自动耦合系统、探针台和光功率计。L型透镜光纤包括输入光纤和输出光纤。下文中，将参考图2、图4和图5对光子芯片晶圆级测试装置进行详细描述。
参考图4，待测晶圆包括：半导体衬底100；叠层结构设置在半导体衬底100上方。叠层结构包括：第一绝缘层102，位于半导体衬底100上方。第一绝缘层102的厚度为2至3μm。例如，第一绝缘层102的材料包括二氧化硅。硅层104位于第一绝缘层102上方。硅层104的厚度为220nm。例如，半导体衬底100的材料包括硅。参考图2，待测光学器件设置在硅层104中。第二绝缘层106位于硅层104上方，第二绝缘层106的厚度为2至3μm。例如，第二绝缘层106的材料包括二氧化硅。多个沟槽108和110包括第一方向和第二方向的多个平行沟槽，穿透叠层结构并穿过半导体衬底100的部分厚度，并且用于放置L型透镜光纤。沟槽的宽度为200至400μm；以及沟槽的深度大于100μm并小于半导体衬底100与叠层结构的厚度之和。参考图1，待测晶圆经由第一方向和第二方向的多个平行沟槽划分为多个光子芯片，以及待测光学器件设置在光子芯片中，L型透镜光纤的端部在光子芯片的相对侧处与待测光学器件水平对准，第一方向垂直于第二方向。多个光子芯片形成为M×N个光子芯片阵列。参考图6至图11待测光学器件包括波导、分束器、光交叉器或微环谐振器等。波导是指在微波或可见光波段中传输电磁波的装置。分束器是可将一束光分成两束光或多束光的元件。光交叉器能在不同的光路径之间进行光信号交换的光传输设备。微环谐振器是制作在光波导上的微型环，它是由环半径为几十微米到几百微米的环形波导和直波导相互耦合构成，既可以是一个环的简单结构，也可以由多个环通过串联、并联等方式构成阵列。参考图5，可调谐激光器用于提供可调谐的激光源。输入光纤，与可调谐激光器连接并接收激光源以将激光源提供给待测光学器件。第一六轴自动耦合系统用于调节输入光纤的位置以将在第一沟槽108中的输入光纤与待测光学器件自动耦合对准。第一光纤夹具用于将输入光纤的输出端固定为L形状并将输入光纤放置在第一沟槽中。探针台用于放置并自动移动待测晶圆。输出光纤从待测光学器件接收输出的激光信号。第二光纤夹具用于将输出光纤的输入端固定为L形状并将输出光纤放置在第二沟槽中。第二六轴自动耦合系统用于调节输出光纤的位置以将在第二沟槽110中的输出光纤与待测光学器件自动耦合对准。光功率计与输出光纤连接并接收激光信号以测量激光信号的光功率，其中，第一沟槽108和第二沟槽110位于光子芯片相对侧处。
与现有技术相比，本实施例提供的光子芯片晶圆级测试装置，晶圆上不需要设置接收光信号的光栅耦合器，而是经由第一方向和垂直于第一方向的第二方向的多个平行沟槽将晶圆划分为多个光子芯片，L型透镜光纤放置于沟槽中以通过水平方向光信号对光学器件进行测试。
本发明的一个具体实施例，公开了对光子芯片晶圆级测试方法。下文中，参考图6至图11，对光子芯片晶圆级测试方法进行详细描述。
参考图1，提供待测晶圆。待测晶圆包括半导体衬底100和设置在半导体衬底100上方的叠层结构，待测晶圆包括第一方向和第二方向的多条平行划线，以及第一方向垂直于第二方向。
参考图1，沿着划线对叠层结构和半导体衬底100进行刻蚀，以形成多个沟槽(参考图3中的108或者参考图4中的108和110)。参考图1和图2，待测晶圆经由第一方向和第二方向的平行沟槽划分为多个光子芯片，以及待测光学器件设置在光子芯片中。例如，将待测光学器件的输入端和输出端分别设置在光子芯片的相对侧处。参考图3，在半导体衬底100上方设置叠层结构进一步包括：在半导体衬底100上方形成第一绝缘层102；在第一绝缘层102上方形成硅层104；以及在硅层104上方形成第二绝缘层106，其中，待测光学器件设置在硅层104中。待测光学器件包括波导(参考图11)、分束器(参考图6)、光交叉器(参考图10)或微环谐振器(参考图8和图9)等。图7为分束器与合束器的组合。沟槽的宽度为200至400μm；以及沟槽的深度大于100μm并小于半导体衬底100与叠层结构的厚度之和，其中，第一绝缘层102和第二绝缘层106的材料包括二氧化硅；以及半导体衬底100包括硅。
参考图5，将可调谐激光器与输入光纤连接并将输出光纤与光功率计连接。利用第一六轴自动耦合系统调节输入光纤的位置与待测光学器件对准。利用第二六轴自动耦合系统调节输出光纤的位置与待测光学器件对准。
参考图2，将输入光纤114和输出光纤116分别放置于第一沟槽108和第二沟槽110中以与待测光学器件水平对准并通过光功率计测量待测光学器件的光功率，其中，第一沟槽108和第二沟槽110位于光子芯片的相对侧处。通过第一光纤夹具112将输入光纤114的输出端固定为L形状以形成L型透镜输入光纤；以及通过第二光纤夹具118将输出光纤116的输入端固定为L形状以形成L型透镜输出光纤。例如，当待测光学器件是波导时，经由通过光功率计测量待测光学器件的光功率以获取光波导传输损耗。例如，当待测光学器件是分束器时，经由光功率计测量待测光学器件的光功率以获取分光比和光波导传输损耗。例如，当待测光学器件是微环谐振器时，经由光功率计测量待测光学器件的光功率，并根据该光功率计算Q值和FSR。
1、品质因子
根据谐振腔对光能的存储时间，品质因子Q可以表达为：
Figure BDA0002923965420000081
Q值越高，得到的谐振谱线峰越尖，谐振波长附近的谐振波带更窄，在测试外加载荷引起的谐振谱线漂移量所产生的干扰更少。
2、FSR自由频谱宽度
自由频谱宽度(FSR)定义为相邻两个谐振峰之间的谐振波长(λ)或频率(ν)之间的间距。
下文中，将参考图1至图11，以具体实例的方式对光子芯片晶圆级测试方法进行详细描述。
在被测晶圆的划片道制作凹槽，用于放置L型透镜光纤，与端面耦合器进行端面耦合，即，待测光学器件的输入端面和输出端面分别设置在光子芯片的相对侧处，从而完成晶圆级自动测试。
Si衬底100；底部掩埋氧化物(BOX)层102，厚度为2-3um；顶部硅层，厚度为220nm；SiO2层，厚度为2-3um。凹槽刻蚀：使用干法刻蚀SiO2介质；BOSCH刻蚀原理干法刻蚀衬底硅。沟槽的宽度为200至400um，沟槽的深度大于100um。
1、可针对端面耦合器件进行晶圆级测试；
2、端面耦合器相比光栅具有耦合损耗小，偏振不相关等特点，更适合器件测试；以及
3、实际应用中硅基光子器件多为端面耦合，该发明可直接对器件进行测试，不用增加专门测试的耦合光栅。
与现有技术相比，本发明至少可实现如下有益效果之一：
1、晶圆上不需要设置接收光信号的光栅耦合器，而是经由第一方向和垂直于第一方向的第二方向的多个平行沟槽将晶圆划分为多个光子芯片，L型透镜光纤放置于沟槽中以通过水平方向光信号对光学器件进行测试。
2、通过第一六轴自动耦合系统调节输入光纤的位置并通过第二六轴自动耦合系统调节输出光纤的位置以能够将输入光纤和输出光纤在沟槽中与待测光学器件自动耦合对准。
3、通过第一光纤夹具将输入光纤的输出端固定为L形状以形成L型透镜输入光纤从而使将输入光纤的输出端与待测光学器件对准；以及通过第二光纤夹具将输出光纤的输入端固定为L形状以形成L型透镜输出光纤从而使输出光纤的输入端与待测光学器件对准。
本领域技术人员可以理解，实现上述实施例方法的全部或部分流程，可以通过计算机程序来指令相关的硬件来完成，所述的程序可存储于计算机可读存储介质中。其中，所述计算机可读存储介质为磁盘、光盘、只读存储记忆体或随机存储记忆体等。
以上所述，仅为本发明较佳的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到的变化或替换，都应涵盖在本发明的保护范围之内。

Claims (10)

1.一种光子芯片晶圆级测试装置，其特征在于，包括：待测晶圆和L型透镜光纤，所述待测晶圆包括：
半导体衬底；
叠层结构，设置在所述半导体衬底上方；
多个沟槽，包括第一方向和第二方向的多个平行沟槽，穿透所述叠层结构并穿过所述半导体衬底的部分厚度，并且用于放置所述L型透镜光纤，其中，所述待测晶圆经由所述第一方向和所述第二方向的多个平行沟槽划分为多个光子芯片，以及待测光学器件设置在所述光子芯片中，所述L型透镜光纤的端部在所述光子芯片的相对侧处与所述待测光学器件水平对准，所述第一方向垂直于所述第二方向。
2.根据权利要求1所述的光子芯片晶圆级测试装置，其特征在于，所述多个光子芯片形成为M×N个光子芯片阵列，其中，所述待测光学器件包括波导、分束器、光交叉器或微环谐振器。
3.根据权利要求2所述的光子芯片晶圆级测试装置，其特征在于，所述叠层结构包括：
第一绝缘层，位于所述半导体衬底上方；
硅层，位于所述第一绝缘层上方；以及
第二绝缘层，位于所述硅层上方，其中，所述待测光学器件设置在所述硅层中。
4.根据权利要求3所述的光子芯片晶圆级测试装置，其特征在于，
所述第一绝缘层的厚度为2至3μm；
所述硅层的厚度为220nm；
所述第二绝缘层的厚度为2至3μm；
所述沟槽的宽度为200至400μm；以及
所述沟槽的深度大于100μm并小于所述半导体衬底与所述叠层结构的厚度之和，其中，所述第一绝缘层和所述第二绝缘层的材料包括二氧化硅；以及所述半导体衬底包括硅。
5.根据权利要求1所述的光子芯片晶圆级测试装置，其特征在于，还包括可调谐激光器、第一六轴自动耦合系统、第二六轴自动耦合系统、探针台和光功率计，其中，所述L型透镜光纤包括输入光纤和输出光纤，
所述可调谐激光器，用于提供可调谐的激光源；
所述输入光纤，与所述可调谐激光器连接并接收所述激光源以将所述激光源提供给所述待测光学器件；
所述第一六轴自动耦合系统，用于调节所述输入光纤的位置以将在第一沟槽中的所述输入光纤与所述待测光学器件自动耦合对准；
所述探针台，用于放置并自动移动所述待测晶圆；
所述输出光纤，从所述待测光学器件接收输出的激光信号；
所述第二六轴自动耦合系统，用于调节所述输出光纤的位置以将在第二沟槽中的所述输出光纤与所述待测光学器件自动耦合对准；以及
所述光功率计，与所述输出光纤连接并接收所述激光信号以测量所述激光信号的光功率，其中，所述第一沟槽和所述第二沟槽位于所述光子芯片相对侧处。
6.根据权利要求5所述的光子芯片晶圆级测试装置，其特征在于，还包括：
第一光纤夹具，用于将所述输入光纤的输出端固定为L形状并将所述输入光纤放置在所述第一沟槽中；以及
第二光纤夹具，用于将所述输出光纤的输入端固定为L形状并将所述输出光纤放置在所述第二沟槽中。
7.一种光子芯片晶圆级测试方法，其特征在于，包括：
提供待测晶圆，所述待测晶圆包括半导体衬底和设置在所述半导体衬底上方的叠层结构，所述待测晶圆包括第一方向和第二方向的多条平行划线，以及所述第一方向垂直于所述第二方向；
沿着所述划线对所述叠层结构和所述半导体衬底进行刻蚀，以形成多个沟槽，其中，所述待测晶圆经由所述第一方向和所述第二方向的平行沟槽划分为多个光子芯片，以及待测光学器件设置在所述光子芯片中；
将可调谐激光器与输入光纤连接并将输出光纤与所述光功率计连接；以及
将所述输入光纤和所述输出光纤分别放置于第一沟槽和第二沟槽中以与所述待测光学器件水平对准并通过所述光功率计测量所述待测光学器件的光功率，其中，所述第一沟槽和所述第二沟槽位于所述光子芯片的相对侧处。
8.根据权利要求7所述的光子芯片晶圆级测试方法，其特征在于，包括：
利用第一六轴自动耦合系统调节所述输入光纤的位置与所述待测光学器件对准；
利用第二六轴自动耦合系统调节所述输出光纤的位置与所述待测光学器件对准；
通过第一光纤夹具将所述输入光纤的输出端固定为L形状以形成L型透镜输入光纤；以及
通过第二光纤夹具将所述输出光纤的输入端固定为L形状以形成L型透镜输出光纤。
9.根据权利要求7所述的光子芯片晶圆级测试方法，其特征在于，在所述半导体衬底上方设置叠层结构进一步包括：
在所述半导体衬底上方形成第一绝缘层；
在所述第一绝缘层上方形成硅层；以及
在所述硅层上方形成第二绝缘层，其中，所述待测光学器件设置在所述硅层中，以及所述待测光学器件包括波导、分束器、光交叉器或微环谐振器。
10.根据权利要求9所述的光子芯片晶圆级测试方法，其特征在于，
所述沟槽的宽度为200至400μm；以及
所述沟槽的深度大于100μm并小于所述半导体衬底与所述叠层结构的厚度之和，其中，所述第一绝缘层和所述第二绝缘层的材料包括二氧化硅；以及所述半导体衬底包括硅。
CN202110134591.1A 2021-01-29 2021-01-29 一种光子芯片晶圆级测试装置和方法 Active CN112924143B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110134591.1A CN112924143B (zh) 2021-01-29 2021-01-29 一种光子芯片晶圆级测试装置和方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110134591.1A CN112924143B (zh) 2021-01-29 2021-01-29 一种光子芯片晶圆级测试装置和方法

Publications (2)

Publication Number Publication Date
CN112924143A true CN112924143A (zh) 2021-06-08
CN112924143B CN112924143B (zh) 2023-08-29

Family

ID=76169118

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110134591.1A Active CN112924143B (zh) 2021-01-29 2021-01-29 一种光子芯片晶圆级测试装置和方法

Country Status (1)

Country Link
CN (1) CN112924143B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113504462A (zh) * 2021-09-09 2021-10-15 南京光智元科技有限公司 测试装置及测试方法
CN113702004A (zh) * 2021-08-30 2021-11-26 中南大学 硅光芯片自动耦合测试设备及方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050194990A1 (en) * 2004-03-08 2005-09-08 Sioptical, Inc. Wafer-level opto-electronic testing apparatus and method
CN103217740A (zh) * 2012-01-18 2013-07-24 国际商业机器公司 硅光子芯片光学耦合结构
US10042131B1 (en) * 2017-04-05 2018-08-07 Xilinx, Inc. Architecture for silicon photonics enabling wafer probe and test
CN109683082A (zh) * 2018-12-26 2019-04-26 上海先方半导体有限公司 一种用于光学芯片的测试系统及测试方法
CN110988646A (zh) * 2019-12-24 2020-04-10 武汉邮电科学研究院有限公司 基于光栅耦合的硅基光电子芯片晶圆级在线测试装置
CN111123072A (zh) * 2019-12-26 2020-05-08 武汉邮电科学研究院有限公司 应用于硅基光电子芯片晶圆级在线测试的混合探卡

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050194990A1 (en) * 2004-03-08 2005-09-08 Sioptical, Inc. Wafer-level opto-electronic testing apparatus and method
CN103217740A (zh) * 2012-01-18 2013-07-24 国际商业机器公司 硅光子芯片光学耦合结构
US10042131B1 (en) * 2017-04-05 2018-08-07 Xilinx, Inc. Architecture for silicon photonics enabling wafer probe and test
CN110678791A (zh) * 2017-04-05 2020-01-10 赛灵思公司 实现晶圆探测和测试的硅光子器件架构
CN109683082A (zh) * 2018-12-26 2019-04-26 上海先方半导体有限公司 一种用于光学芯片的测试系统及测试方法
CN110988646A (zh) * 2019-12-24 2020-04-10 武汉邮电科学研究院有限公司 基于光栅耦合的硅基光电子芯片晶圆级在线测试装置
CN111123072A (zh) * 2019-12-26 2020-05-08 武汉邮电科学研究院有限公司 应用于硅基光电子芯片晶圆级在线测试的混合探卡

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113702004A (zh) * 2021-08-30 2021-11-26 中南大学 硅光芯片自动耦合测试设备及方法
CN113702004B (zh) * 2021-08-30 2023-03-10 中南大学 硅光芯片自动耦合测试设备及方法
CN113504462A (zh) * 2021-09-09 2021-10-15 南京光智元科技有限公司 测试装置及测试方法

Also Published As

Publication number Publication date
CN112924143B (zh) 2023-08-29

Similar Documents

Publication Publication Date Title
US10677991B2 (en) Optical coupler comprising vertically offset waveguide cores
US9922887B2 (en) Wafer-scale testing of photonic integrated circuits using horizontal spot-size converters
US6901194B2 (en) Optical devices and methods of fabrication thereof
CN109581584B (zh) 一种硅-铌酸锂异质集成扫描芯片及其制备方法、应用
US11531171B2 (en) Photonic chip with integrated collimation structure
US10222294B2 (en) Wafer level testing of optical devices
CN112924143B (zh) 一种光子芯片晶圆级测试装置和方法
Feng et al. High-speed receiver technology on the SOI platform
Boeuf et al. A silicon photonics technology for 400 Gbit/s applications
Zhang et al. Two-dimensional apodized grating coupler for polarization-independent and surface-normal optical coupling
CN108352904A (zh) 每信道使用多个光电探测器的宽带高速波分复用接收机
JP2019207305A (ja) 光検査回路
US20230376818A1 (en) High Density Fiber Optic Packaging for Cryogenic Applications
Zhang et al. High-efficiency two-dimensional perfectly vertical grating coupler with ultra-low polarization dependent loss and large fibre misalignment tolerance
Maeda et al. Novel fiber alignment method for on-wafer testing of silicon photonic devices with PN junction embedded grating couplers
Van Laere et al. Compact focusing grating couplers between optical fibers and silicon-on-insulator photonic wire waveguides
CN112198589A (zh) 测试结构、晶圆以及晶圆的制造工艺控制监控方法
WO2021178727A1 (en) Evanescent coupler mode converters
Miura et al. Novel quick and precise method for evaluating optical characteristics
Tan et al. High-efficiency broadband vortex beam generator with a backside metal mirror
US11340401B2 (en) Optical circuit for alignment and optical alignment method
US20230384520A1 (en) Managing characterization of optical couplers in an integrated circuit
WO2023042320A1 (ja) 検査用光回路および光回路チップの製造方法
Tummidi et al. Multilayer Silicon Nitride Based Coupler Integrated into a Silicon Photonics Platform with 0.5 dB Coupling Loss between Standard SMF and the As-Diced Chip Edge Facet
JP6861775B2 (ja) 光導波路素子及び光軸調整方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant