CN116953864A - 一种适合激光与波导直接耦合的硅光芯片及其制造方法 - Google Patents
一种适合激光与波导直接耦合的硅光芯片及其制造方法 Download PDFInfo
- Publication number
- CN116953864A CN116953864A CN202211519419.9A CN202211519419A CN116953864A CN 116953864 A CN116953864 A CN 116953864A CN 202211519419 A CN202211519419 A CN 202211519419A CN 116953864 A CN116953864 A CN 116953864A
- Authority
- CN
- China
- Prior art keywords
- waveguide
- silicon
- dielectric layer
- laser
- face
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 title claims abstract description 108
- 229910052710 silicon Inorganic materials 0.000 title claims abstract description 108
- 239000010703 silicon Substances 0.000 title claims abstract description 108
- 230000003287 optical effect Effects 0.000 title claims abstract description 41
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 32
- 238000010168 coupling process Methods 0.000 title claims abstract description 29
- 230000008878 coupling Effects 0.000 title claims abstract description 24
- 238000005859 coupling reaction Methods 0.000 title claims abstract description 24
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 46
- 238000000034 method Methods 0.000 claims abstract description 35
- 238000005530 etching Methods 0.000 claims abstract description 24
- 239000000758 substrate Substances 0.000 claims abstract description 22
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims abstract description 13
- 229910052814 silicon oxide Inorganic materials 0.000 claims abstract description 13
- 229910052581 Si3N4 Inorganic materials 0.000 claims abstract description 10
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims abstract description 10
- 239000011248 coating agent Substances 0.000 claims description 12
- 238000000576 coating method Methods 0.000 claims description 12
- 238000011161 development Methods 0.000 claims description 10
- 230000008569 process Effects 0.000 claims description 10
- 238000001259 photo etching Methods 0.000 claims description 9
- 238000001312 dry etching Methods 0.000 claims description 8
- 239000000203 mixture Substances 0.000 claims description 6
- 238000000151 deposition Methods 0.000 claims description 5
- 238000001039 wet etching Methods 0.000 claims description 5
- 239000000463 material Substances 0.000 abstract description 5
- 230000000052 comparative effect Effects 0.000 description 12
- 238000010586 diagram Methods 0.000 description 6
- 230000010354 integration Effects 0.000 description 5
- GPXJNWSHGFTCBW-UHFFFAOYSA-N Indium phosphide Chemical compound [In]#P GPXJNWSHGFTCBW-UHFFFAOYSA-N 0.000 description 4
- 238000001459 lithography Methods 0.000 description 4
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000013307 optical fiber Substances 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
- 239000002210 silicon-based material Substances 0.000 description 1
- 125000006850 spacer group Chemical group 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
- G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
- G02B6/24—Coupling light guides
- G02B6/42—Coupling light guides with opto-electronic elements
- G02B6/4201—Packages, e.g. shape, construction, internal or external details
- G02B6/4219—Mechanical fixtures for holding or positioning the elements relative to each other in the couplings; Alignment methods for the elements, e.g. measuring or observing methods especially used therefor
- G02B6/4236—Fixing or mounting methods of the aligned elements
- G02B6/4245—Mounting of the opto-electronic elements
-
- G—PHYSICS
- G02—OPTICS
- G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
- G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
- G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
- G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
- G02B6/13—Integrated optical circuits characterised by the manufacturing method
- G02B6/136—Integrated optical circuits characterised by the manufacturing method by etching
Abstract
本发明公开了一种适合激光与波导直接耦合的硅光芯片及其制造方法，硅光芯片包括：晶圆衬底，其上具有buried oxide(BOX)层，BOX层上有顶层硅；以及在顶层硅上形成的波导；在所述晶圆衬底上刻蚀有激光槽，激光槽的立面与波导的端面距离在0.3微米至1微米微米之间。本发明方法采用以氧化硅或氮化硅为材料的介质层取代光刻胶，作为定义激光槽与波导端面边界位置的刻蚀掩膜。介质层沉积时具有较Conformal(保形)的特性，能有效减小波导端面台阶，缩短激光芯片出光端面与硅波导直接耦合端面间距(Zgap)至1微米以下或至0.3微米，可以降低激光芯片与硅波导直接耦合时的光损耗。
Description
技术领域
本发明涉及半导体制造技术领域，特别涉及一种适合激光与波导直接耦合的硅光芯片及其制造方法。
背景技术
在硅基芯片上实现III-V 族材料 (如铟磷和镓砷) 集成最有效的方法是直接生长，但硅材料和镓砷、铟磷的晶格常数和热膨胀系数失配很大，到目前为止这一种芯片键合的方案，实现材料直接生长的大规模集成则还存在很多困难。
将生长好的铟磷材料和制作好的铟磷激光器与硅基芯片混合集成则是目前被广泛看好的方案，通称为混合集成。在多功能器件混合集成技术中，波导和激光器的耦合占着重要的角色，各种方案都是为了达到较高的耦合效率。现在最好的耦合方法是直接端面耦合法，效率可达 80% 以上，激光器在端面耦合过程中，越靠近波导则光损耗越少，但以厚硅为基础的硅光芯片工艺，其与激光耦合的波导端面有不可避免的 Ledge(壁架或者称台阶)产生，至少1.5微米以上，使得激光芯片无法非常接近波导端面。
发明内容
本发明提供了一种适合激光与波导直接耦合的硅光芯片及其制造方法，其优点是有效减小硅光芯片上波导端面下的Ledge，使得激光贴片时得以非常接近波导端面，降低耦合过程中的光损耗，提高激光器与波导的耦合效率。
本发明的技术方案如下：
一种适合激光与波导直接耦合的硅光芯片，其特征在于，包括：
晶圆衬底，其上具有buried oxide (BOX)层,BOX层上有顶层硅；
以及在顶层硅上形成的波导；
在所述晶圆衬底上刻蚀有激光槽，激光槽的立面与波导的端面距离在0.3微米至1微米之间。
进一步的，所述晶圆衬底为SOI晶圆。
进一步的，激光槽用于连接硅基激光器，硅基激光器与波导耦合。
以及一种适合激光与波导直接耦合的硅光芯片的制造方法，其特征在于，包括如下步骤：
步骤1）：在具有BOX层的晶圆衬底上形成波导；
步骤2）：在波导上沉积第一介质层；
步骤3）：在第一介质层上，实施波导端面光刻，通过光刻胶涂布、曝光以及显影后在波导上形成第一光刻胶图形；
步骤4）：干法刻蚀第一介质层；
步骤5）：去除光刻胶；
步骤6）：利用剩余的第一介质层作为刻蚀的掩膜，在波导上刻蚀出波导端面；
步骤7）：在波导上及晶圆衬底上沉积第二介质层；
步骤8）：第二介质层各向异性干法蚀刻直到去除BOX层，残余在波导端面的第二介质层形成第二介质层侧墙；
步骤9）：激光槽光刻，通过光刻胶涂布、曝光以及显影后在波导上形成第三光刻胶图形；
步骤10）：在晶圆衬底蚀刻出激光槽；
步骤11）：第二介质层湿法刻蚀，去除波导端面的第二介质层侧墙；
步骤12）：去除光刻胶。
进一步的，第一介质层为氧化硅或氮化硅或二者的混合物。
进一步的，第一介质层的厚度满足：在步骤6）刻蚀出波导端面后，第一介质层仍有残余以对波导进行保护。
进一步的，第一介质层的最小厚度为波导刻蚀的深度除以蚀刻选择比，再加上工艺的窗口。
进一步的，第二介质层为氧化硅或氮化硅或二者的混合物。
进一步的，第二介质层的厚度在0.3微米至1微米之间。
进一步的，在步骤7）和步骤8）之间还存在步骤：
侧墙光刻，通过光刻胶涂布、曝光以及显影后在波导上方的第二介质层上形成第二光刻胶图形。
进一步的，在步骤10）后，波导端面上方仍有剩余的第二介质层，且剩余介质层的厚度大于0.05微米。
进一步的，采用对第二介质层有高选择比的硅刻蚀菜单, 以降低氧化硅的损耗量。
进一步的，在步骤11）之前，还包括步骤：
光刻，在波导上的第二介质层上形成第四光刻胶图形。
进一步的，在步骤11）中，湿法刻蚀溶液为BOE或者DHF
综上所述，本发明的有益效果有：
1．本发明有效减小硅光芯片上波导端面下的Ledge，使得激光贴片时得以非常接近波导端面，降低耦合过程中的光损耗，提高激光器与波导的耦合效率；
2．本发明也可以应用在硅光晶圆端面耦合测试的范围，降低光信号在波导出口端面因为Ledge造成信号的反射程度，使得光纤能够与芯片的波导端面耦合更有效率。
附图说明
图1是硅光芯片中波导与激光器耦合的侧面示意图；
图2是硅光芯片中波导与激光器耦合的俯视示意图；
图3是激光器-波导端面之间的距离Zgap与光损耗的关系图；
图4是体现光刻胶Nonconformal(不保形)的特性的示意图；
图5是体现本发明中介质层沉积时具有较Conformal(保形)的特性的示意图；
图6是本发明对比例一中经过步骤1）后的硅光芯片的侧面示意图；
图7是本发明对比例一中经过步骤1）后的硅光芯片的立体图；
图8是本发明对比例一中经过步骤2）后的硅光芯片的示意图；
图9是本发明对比例一中经过步骤3）后的硅光芯片的示意图；
图10是本发明对比例一中经过步骤4）后的硅光芯片的示意图；
图11是本发明对比例一中经过步骤5）后的硅光芯片的示意图；
图12是本发明对比例一中经过步骤6）后的硅光芯片的示意图；
图13是本发明对比例一中经过步骤7）后的硅光芯片的示意图；
图14是本发明对比例一中经过步骤8）后的硅光芯片的示意图；
图15是本发明对比例一中经过步骤9）后的硅光芯片的示意图；
图16是本发明带波导硅光芯片的制造方法中经过步骤1）后的硅光芯片示意图；
图17是本发明带波导硅光芯片的制造方法中经过步骤2）后的硅光芯片示意图；
图18是本发明带波导硅光芯片的制造方法中经过步骤3）后的硅光芯片示意图；
图19是本发明带波导硅光芯片的制造方法中经过步骤4）后的硅光芯片示意图；
图20是本发明带波导硅光芯片的制造方法中经过步骤5）后的硅光芯片示意图；
图21是本发明带波导硅光芯片的制造方法中经过步骤6）后的硅光芯片示意图；
图22是本发明带波导硅光芯片的制造方法中经过步骤7）后的硅光芯片示意图；
图23是本发明带波导硅光芯片的制造方法中经过步骤8）后的硅光芯片示意图；
图24是本发明带波导硅光芯片的制造方法中经过步骤9）后的硅光芯片示意图；
图25是本发明带波导硅光芯片的制造方法中经过步骤10）后的硅光芯片示意图；
图26是本发明带波导硅光芯片的制造方法中经过步骤11）后的硅光芯片示意图；
图27是本发明带波导硅光芯片的制造方法中经过步骤12）后的硅光芯片示意图；
图28是本发明带波导硅光芯片的制造方法中经过步骤13）后的硅光芯片示意图；
图29是本发明带波导硅光芯片的制造方法中经过步骤14）后的硅光芯片示意图；
图30是采用本发明对比例一中方法制造的硅光芯片的实物图；
图31是采用本发明中方法制造的硅光芯片的实物图。
具体实施方式
下面结合附图详细说明本发明的具体实施方式。
实施例一：一种适合激光与波导直接耦合的硅光芯片，包括：
晶圆衬底，其上具有BOX（buried oxide）层BOX层上有顶层硅；
以及在顶层硅上形成的波导；
在所述晶圆衬底上刻蚀有激光槽，激光槽的立面与波导的端面距离在0.3微米至1微米之间。
所述晶圆衬底为SOI晶圆，激光槽用于连接硅基激光器，硅基激光器与波导耦合，波导的另一端用于与硅光子器件耦合连接，例如探测器，调制器，放大器，加热器，温度感应器件等。
如图1-2所示，因为制造工艺的原因，波导与硅光芯片之间存在有不可避免的Ledge(壁架或者称台阶)，波导与激光器耦合时由于该Ledge会与波导之间存在间隙Zgap，本实施例中，Zgap在0.3微米至1微米之间，相较于与传统的硅光芯片更小，让激光貼片耦合时得以非常接近波导端面，缩短 Zgap，因此降低不必要的光损耗，增加激光器耦合效率。
激光器-波导端面之间的距离Zgap与光损耗的关系如图3所示，由图可知，通过将激光器-波导端面之间的距离Zgap缩小至0.3微米至1微米之间，可以降低光损耗约1dB。
实施例二：一种带波导硅光芯片的制造方法，目的在于提供一种制造本发明中所述适合激光与波导直接耦合的硅光芯片的制造方法。
背景技术中已经讲到，以厚硅为基础的硅光芯片工艺，其与激光耦合的波导端面有不可避免的 Ledge(壁架或者称台阶) 产生，至少1.5微米以上，使得激光芯片无法非常接近波导端面。导致这一情况的原因是，在实施激光槽的过程, 一般传统工艺采用光刻胶来当作刻蚀的掩膜，保护波导端面，由于对准精确度的限制，及在涂胶步骤时光刻胶Nonconformal(不保形)的特性，如图4所示，因此无法避免在波导端面下方有明显的Ledge产生。本发明采用以氧化硅或氮化硅为材料的介质层取代光刻胶，作为定义激光槽与波导端面边界位置的刻蚀掩膜。 介质层沉积时具有较Conformal (保形)的特性，如图5所示，再加上形成Spacer(侧墙) 的自我对准工艺，没有对准精度的问题, 因此能有效减小波导端面台阶，缩短 Zgap至1微米以下或至0.3微米，可以降低光损耗1dB左右。
对比例一，用于与本发明方法作对比，一种典型的适合激光与波导直接耦合的硅光芯片的传统制造方法如下：
1）如图6-7所示，在晶圆衬底001 (包含BOX 002) 上形成波导003；
2) 如图8所示，沉积介质层004；
3) 如图9所示，在介质层004上，实施波导端面光刻，通过包括光刻胶涂布、曝光、显影步骤后获得光刻胶图形005；
4) 如图10所示，干法刻蚀介质层；
5) 如图11所示，去除光刻胶；
6) 如图12所示，利用介质层004作为刻蚀的掩膜，实施硅的干法刻蚀，产生波导端面006；
7) 如图13所示，激光槽光刻，通过包括光刻胶涂布、曝光、显影步骤后获得光刻胶图形007。由于步进机对准精确度的限制，在涂胶步骤时光刻胶Nonconformal (不保形)的特性，及光刻胶保护端面的厚度必须足够(008双箭头处)，以及确保有足够的工艺窗口等因素，都使得缩短波导端面前的Ledge变得非常困难。
8) 如图14所示，利用光刻胶图形007作为刻蚀的掩膜，实施介质层刻蚀及硅的干法刻蚀，产生激光槽009，激光槽的深度一般在3微米至10微米之间。
9) 如图15所示，去除光刻胶，波导端面下方有很明显的Ledge 010。
本发明说提供带波导硅光芯片的制造方法包括如下步骤：
步骤1）：如图16所示，在晶圆衬底001 (包含BOX层002)上形成波导003；
步骤2）：如图17所示，在波导上沉积第一介质层011，第一介质层为氧化硅或氮化硅或二者的混合物；
步骤3）：如图18所示，在第一介质层上，实施波导端面光刻，通过光刻胶涂布、曝光以及显影后在波导上形成第一光刻胶图形012；
步骤4）：如图19所示，干法刻蚀第一介质层；
步骤5）：如图20所示，去除光刻胶；
步骤6）：如图21所示，利用剩余的第一介质层011作为刻蚀的掩膜，实施硅的干法刻蚀，产生波导端面006；
步骤7）：如图22所示，在波导上及晶圆衬底上沉积第二介质013，第二介质层为氧化硅或氮化硅或二者的混合物；
步骤8）：如图23所示，侧墙光刻，通过光刻胶涂布、曝光以及显影后在波导上方的第二介质层上形成第二光刻胶图形014，在本发明的其他一些实施例中，该步骤可以省略，本步骤中形成的第二光刻胶图形014，可以确保其他的器件，在刻蚀时不会因为过刻而受到损伤；
步骤9）：如图24所示，第二介质层各向异性干法蚀刻直到去除BOX层，残余在波导端面的第二介质层形成第二介质层侧墙015，若没有实施步骤8）侧墙光刻，步骤9）刻蚀需要严格控制时间，以避免波导等其他器件受到损伤；
步骤10）：如图25所示，去除光刻胶；
步骤11）：如图26所示，激光槽光刻，第二介质层通过光刻胶涂布、曝光以及显影后在波导上形成第三光刻胶图形016；
步骤12）：如图27所示，在晶圆衬底蚀刻出激光槽，硅的干法刻蚀，采取高选择比的刻蚀菜单，降低氧化硅的损耗量，产生激光槽009，刻蚀过程中波导的端面被第二介质层侧墙015保护着，第二介质层侧墙015作为定义激光槽与波导端面边界位置的刻蚀掩膜，而且波导端面上方仍有剩余的介质层，以确保波导的完整；
步骤13）：如图28所示，第二介质层湿法刻蚀，去除波导端面的第二介质层侧墙，在步骤11）中，湿法刻蚀溶液为BOE或者DHF(Diluted HF)；
步骤14）：如图29所示，去除光刻胶。
步骤2）中形成的第一介质层的厚度满足：在步骤6）刻蚀出波导端面后，第一介质层仍有残余以对波导进行保护。具体的，第一介质层的最小厚度为波导刻蚀的深度除以蚀刻选择比，再加上工艺的窗口。波导刻蚀的深度通常介于0.2微米至3微米之间，以蚀刻选择比为4:1、工艺窗口为200%计算则第一介质层厚度范围介于0.1微米至1.5微米之间。
第二介质层厚度的决定在于，在步骤12) 硅干法蚀刻产生激光槽时，能够足够保护波导端面，但又不至于产生明显的Ledge。第二介质层的厚度在0.3微米至1微米之间。
在步骤12）后，波导端面上方仍有剩余的第二介质层，且剩余介质层的厚度大于0.05微米。在步骤12）中，采用对第二介质层有高选择比的硅刻蚀菜单, 以降低第二介质层的损耗量，此步骤中，硅蚀刻菜单的选择比为50:1 及以上。
在本发明的其他一些实施例中，在步骤11）之前，还包括步骤：
光刻，通过光刻胶涂布、曝光以及显影后在波导上的第二介质层上形成第四光刻胶图形，确保光刻胶的附着性有效。
传统方法制造的硅光芯片的照片如图30所示，本发明方法制造的硅光芯片的照片如图31所示，可以明显看出，本发明方法制造出的硅光芯片，其晶圆衬底与波导之间的Ledge明显缩小。
以上所述的仅是本发明的优选实施方式，应当指出，对于本领域的普通技术人员来说，在不脱离本发明创造构思的前提下，还可以做出若干变形和改进，这些都属于本发明的保护范围。
Claims (14)
1.一种适合激光与波导直接耦合的硅光芯片，其特征在于，包括：
晶圆衬底，其上具有BOX层，BOX层上有顶层硅；
以及在顶层硅上形成的波导；
在所述晶圆衬底上刻蚀有激光槽，激光槽的立面与波导的端面距离在0.3微米至1微米之间。
2.根据权利要求1所述的适合激光与波导直接耦合的硅光芯片，其特征在于，所述晶圆衬底为SOI晶圆。
3.根据权利要求1所述的适合激光与波导直接耦合的硅光芯片，其特征在于，激光槽用于连接硅基激光器，硅基激光器与波导耦合。
4.一种适合激光与波导直接耦合的硅光芯片的制造方法，其特征在于，包括如下步骤：
步骤1）：在具有BOX层的晶圆衬底上形成波导；
步骤2）：在波导上沉积第一介质层；
步骤3）：在第一介质层上，实施波导端面光刻，通过光刻胶涂布、曝光以及显影后在波导上形成第一光刻胶图形；
步骤4）：干法刻蚀第一介质层；
步骤5）：去除光刻胶；
步骤6）：利用剩余的第一介质层作为刻蚀的掩膜，在波导上刻蚀出波导端面；
步骤7）：在波导上及晶圆衬底上沉积第二介质层；
步骤8）：第二介质层各向异性干法蚀刻直到去除BOX层，残余在波导端面的第二介质层形成第二介质层侧墙；
步骤9）：激光槽光刻，通过光刻胶涂布、曝光以及显影后在波导上形成第三光刻胶图形；
步骤10）：在晶圆衬底蚀刻出激光槽；
步骤11）：第二介质层湿法刻蚀，去除波导端面的第二介质层侧墙；
步骤12）：去除光刻胶。
5.根据权利要求4所述的适合激光与波导直接耦合的硅光芯片及其制造方法，其特征在于，第一介质层为氧化硅或氮化硅或二者的混合物。
6.根据权利要求4所述的适合激光与波导直接耦合的硅光芯片及其制造方法，其特征在于，第一介质层的厚度满足：在步骤6）刻蚀出波导端面后，第一介质层仍有残余以对波导进行保护。
7.根据权利要求6所述的适合激光与波导直接耦合的硅光芯片及其制造方法，其特征在于，第一介质层的最小厚度为波导刻蚀的深度除以蚀刻选择比，再加上工艺的窗口。
8.根据权利要求4所述的适合激光与波导直接耦合的硅光芯片及其制造方法，其特征在于，第二介质层为氧化硅或氮化硅或二者的混合物。
9.根据权利要求4所述的适合激光与波导直接耦合的硅光芯片及其制造方法，其特征在于，第二介质层的厚度在0.3微米至1微米之间。
10.根据权利要求4所述的适合激光与波导直接耦合的硅光芯片及其制造方法，其特征在于，在步骤7）和步骤8）之间还存在步骤：
侧墙光刻，通过光刻胶涂布、曝光以及显影后在波导上方的第二介质层上形成第二光刻胶图形。
11.根据权利要求4所述的适合激光与波导直接耦合的硅光芯片及其制造方法，其特征在于，在步骤10）后，波导端面上方仍有剩余的第二介质层，且剩余介质层的厚度大于0.05微米。
12.根据权利要求11所述的适合激光与波导直接耦合的硅光芯片及其制造方法，其特征在于，在步骤10）中，采用对第二介质层有高选择比的硅刻蚀菜单, 以降低氧化硅的损耗量。
13.根据权利要求4所述的适合激光与波导直接耦合的硅光芯片及其制造方法，其特征在于，在步骤11）之前，还包括步骤：
光刻，在波导上的第二介质层上形成第四光刻胶图形。
14.根据权利要求4所述的适合激光与波导直接耦合的硅光芯片及其制造方法，其特征在于，在步骤11）中，湿法刻蚀溶液为BOE或者DHF。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202211519419.9A CN116953864A (zh) | 2022-11-30 | 2022-11-30 | 一种适合激光与波导直接耦合的硅光芯片及其制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202211519419.9A CN116953864A (zh) | 2022-11-30 | 2022-11-30 | 一种适合激光与波导直接耦合的硅光芯片及其制造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN116953864A true CN116953864A (zh) | 2023-10-27 |
Family
ID=88453632
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202211519419.9A Pending CN116953864A (zh) | 2022-11-30 | 2022-11-30 | 一种适合激光与波导直接耦合的硅光芯片及其制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN116953864A (zh) |
-
2022
- 2022-11-30 CN CN202211519419.9A patent/CN116953864A/zh active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0604407B1 (en) | Photonic-integrated-circuit fabrication process | |
| US6888989B1 (en) | Photonic chip mounting in a recess for waveguide alignment and connection | |
| US20190384002A1 (en) | Stepped optical bridge for connecting semiconductor waveguides | |
| JP5681277B2 (ja) | 光格子カプラ | |
| US6621961B2 (en) | Self-alignment hybridization process and component | |
| JP2008505355A (ja) | 一体型整列機構を有する光導波路アセンブリを製造するための方法 | |
| KR0174537B1 (ko) | 메사로 이루어진 반도체 보디의 제조방법 | |
| JP2004133407A (ja) | 犠牲層プロセスを使用する半導体空隙格子製造 | |
| KR100520796B1 (ko) | 평면 매립형 반도체 광 증폭기의 제작 방법 | |
| CN111541149B (zh) | 一种10g抗反射激光器及其制备工艺 | |
| CN115185038B (zh) | 一种半导体器件及其制作方法 | |
| CN116953864A (zh) | 一种适合激光与波导直接耦合的硅光芯片及其制造方法 | |
| JPH01214089A (ja) | 半導体材料に回折格子を形成する方法及び該方法によって製造された回折格子を備えた光電デバイス | |
| US6335216B1 (en) | Method for fabricating a semiconductor optical device having a ridge stripe | |
| WO2023092291A1 (zh) | 一种芯片中光波导结构的刻蚀方法、芯片以及光通信设备 | |
| CN112198589B (zh) | 测试结构、晶圆以及晶圆的制造工艺控制监控方法 | |
| JP2004133408A (ja) | 誘電体上再成長プロセスを使用した高屈折率ステップ格子の製造 | |
| CN111370995B (zh) | 表面光栅半导体激光器及其制作方法 | |
| CN114552366A (zh) | 一种soi基单片集成半导体激光器及其制作方法 | |
| KR101835456B1 (ko) | 광섬유 어레이 블럭의 제조방법 | |
| CN110908037B (zh) | 光波导及其制造方法 | |
| US5855669A (en) | Method for fabricating grating coupler | |
| US20230251418A1 (en) | Semiconductor device and method of manufacturing the same | |
| KR100440257B1 (ko) | 광집적 회로의 제작 방법 | |
| KR0169836B1 (ko) | 회절격자의 형성 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |