KR0174537B1 - 메사로 이루어진 반도체 보디의 제조방법 - Google Patents

메사로 이루어진 반도체 보디의 제조방법 Download PDF

Info

Publication number
KR0174537B1
KR0174537B1 KR1019900014599A KR900014599A KR0174537B1 KR 0174537 B1 KR0174537 B1 KR 0174537B1 KR 1019900014599 A KR1019900014599 A KR 1019900014599A KR 900014599 A KR900014599 A KR 900014599A KR 0174537 B1 KR0174537 B1 KR 0174537B1
Authority
KR
South Korea
Prior art keywords
semiconductor
semiconductor layer
layer
mesa
mask
Prior art date
Application number
KR1019900014599A
Other languages
English (en)
Other versions
KR910007153A (ko
Inventor
요르다누스 마리아 빈스마 요한네스
파우루스 티예부르그 루돌프
Original Assignee
프레데릭 얀 스미트
엔.브이.필립스 글로아이람펜파브리켄
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 프레데릭 얀 스미트, 엔.브이.필립스 글로아이람펜파브리켄 filed Critical 프레데릭 얀 스미트
Publication of KR910007153A publication Critical patent/KR910007153A/ko
Application granted granted Critical
Publication of KR0174537B1 publication Critical patent/KR0174537B1/ko

Links

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y20/00—Nanooptics, e.g. quantum optics or photonic crystals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
    • G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
    • G02B6/13—Integrated optical circuits characterised by the manufacturing method
    • G02B6/131—Integrated optical circuits characterised by the manufacturing method by using epitaxial growth
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02258—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by anodic treatment, e.g. anodic oxidation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02387—Group 13/15 materials
    • H01L21/02392—Phosphides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02461—Phosphides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02463—Arsenides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/02543—Phosphides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/02546—Arsenides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H01L21/30612—Etching of AIIIBV compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3063—Electrolytic etching
    • H01L21/30635—Electrolytic etching of AIIIBV compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/3085—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by their behaviour during the process, e.g. soluble masks, redeposited masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/3165—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation
    • H01L21/31654—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of semiconductor materials, e.g. the body itself
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
    • H01S5/22—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure
    • H01S5/227—Buried mesa structure ; Striped active layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/30—Structure or shape of the active region; Materials used for the active region
    • H01S5/34—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers
    • H01S5/343—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser
    • H01S5/3434—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser with a well layer comprising at least both As and P as V-compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
    • H01S5/2054—Methods of obtaining the confinement
    • H01S5/2081—Methods of obtaining the confinement using special etching techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
    • H01S5/22—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure
    • H01S5/227—Buried mesa structure ; Striped active layer
    • H01S5/2275—Buried mesa structure ; Striped active layer mesa created by etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/30—Structure or shape of the active region; Materials used for the active region
    • H01S5/32—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures
    • H01S5/323—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser
    • H01S5/3235—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser emitting light at a wavelength longer than 1000 nm, e.g. InP-based 1300 nm and 1500 nm lasers
    • H01S5/32391—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser emitting light at a wavelength longer than 1000 nm, e.g. InP-based 1300 nm and 1500 nm lasers based on In(Ga)(As)P
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/30—Structure or shape of the active region; Materials used for the active region
    • H01S5/34—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers
    • H01S5/343—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser
    • H01S5/34306—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser emitting light at a wavelength longer than 1000nm, e.g. InP based 1300 and 1500nm lasers
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/911—Differential oxidation and etching
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/978—Semiconductor device manufacturing: process forming tapered edges on substrate or adjacent layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Optics & Photonics (AREA)
  • Chemical & Material Sciences (AREA)
  • Nanotechnology (AREA)
  • Electromagnetism (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Biophysics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Geometry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Weting (AREA)
  • Semiconductor Lasers (AREA)

Abstract

상이한 두께를 가지며 상이한 반도체 물질로 이루어지는 적어도 두 개의 반도체층이 존재하는 반도체층 구조에서, 메사는 화학 습식 부식제 및 마스크 사용으로 형성될 수 있다.
본 발명에 따른 방법에 있어서, 두 개의 반도체층의 상위 및 보다 두꺼운 층이 선택 우선적인 부식제로 에칭되며, 마스크와 관련하여 발생하는 언더 에칭이 없다. 계속해서, 하위 및 보다 얇은 층과 상위 반도체층 부분이 거의 비선택적인 양극 산화물에 의해서 반도체 산화물로 변환되며, 형성된 산화물에 대해서 비선택적인 부식제에 의해서, 반도체 물질에 대해서는 선택적인 부식제에 의해서 제거된다. 그결과, 거의 평평한 측면벽의 메사가 얻어지며, 이 메사의 측면 규격은 마스크의 크기에 의해서 정확하게 결정된다. 이처럼 양호한 결과는 InP/InGaAsP물질계에서 얻어진다. 본 발명에 따른 방법은 얇은 층이 소위 다층 양자 우물 구조부를 형성할 때 매우 유용하게 사용될 수 있다.

Description

메사로 이루어진 반도체 보디의 제조 방법
제1도 내지 제4도는 연속 제조 단계시 방사선 유도의 단면에 대한 방사선 유도를 제조하기 위한 본 발명에 따른 방법의 제1실시예도.
제5도 내지 10도는 연속 제조 단계에서 매몰된 반도체레이저 다이오드의 단면에 대하여, OMVPE가 성장기술로서 사용된 매몰된 다영역 양자 우물 반도체 레이저다이오드의 제조를 위한 본 발명에 따른 방법의 제2실시예도.
제11도는 선택 습식 화학 부식제(에칭액)가 사용된 공지된 방법을 이용한 제9도에 해당하는 단계도.
* 도면의 주요부분에 대한 부호의 설명
1 : 단결정 n형 InP기판 2 : n형 InP층
3 : InGaAsP층 4 : n형 InP층
5 : Si3N4층6 : 반도체 보디
7 : InP n 형층 8 : InP p 형층
9 : InP n형층
본 발명은 반도체 보디를 제조하는 방법으로 관한 것으로서, 반도체 기판상에 반도체층 구조가 제공되어 있는데 상기 구조는 제1반도체 물질로 이루어진 최소 제1반도체층 및, 상기 제 1반도체층상에 제공되어, 반도체 물질과 다른 제2반도체 물질로 이루어진 제2반도체층을 포함하여 이루어지는 동시에 제1반도체층의 두께는 제2반도체층의 두께에 비해 비교적 작게 선택 되며, 최소 제1 및 제2 반도체층을 을 구성하는 메사가 반도체층 구조에서 마스크 및 에칭에 의하여 형성된후, 화학적 습식 부식제(wet-chemical etchant)는 제1반도체층을 제거하기 위하여 사용된다.
이러한 방법은 소위 매몰된(buried)헤테로 접합 반도체 다이오드 레이저에 적합하며, 특히 반도체 다이오드 레이저가 성장 기술로서 OMVPE (유기금속 기상 에피택셜 성장)에 의하여 전반적으로 제조된다면 적합하다. 이런 식으로, 매몰된 혹은 매몰되지 않은 방사선 유도(radiation guide) 또한 제조될 수 있다. 이러한 방법이 InP/ InGaAsP물질계로 사용되면, 방사원, 방사 유도등이 이에 의해 구해지며, 1 내지 1.6㎛ 의 파장범위에서의 유리 섬유 통신 시스템에 대해서는 대단히 중요하다.
이러한 방법이 전기화학협회 저널 (통권 제 129호, No.5, 페이지 1053-1062, 1982년 5월 )에 발표된 S.Adachi 등에 의한 InGaAsP/InPDH웨이퍼의 화학적 에칭 이라고 명명된 논문에 게재되어 있다. 이 논문에서, 두 개의 InP 반도체층 사이에서 비교적 얇은 InGaAsP 의 제1반도체층과, InP 의 상위층이 제2반도체층을 이루는 반도체층 구조의 메사를 제조하는 방법이 기술되어 있다. 이 경유에 있어서, 반도체층은 선택 또는 비선택적인 화학 부식제, 즉 InP에 대해 선택적인 부식제인 HCI 및 H2O, H2O2CH3COOH 또는 H3PO4를 함유한 HCI 의 혼합물과, InGaAsP 에 대해 선택적인 부식제인 H2SO4, H2O2및 H2O, 그리고 H2O2가 첨가된 HCI 및 CH3COOH 혹은 H3PO4의 혼합물의 선택적인 습식, 또는 비선택적 부식제인 Br2및 CH3OH 의 혼합물에 의해서 InP와 InGaAsP 가 에칭된다. 메사형을 에칭할 때, 사용은 sio2로 이루어진 마스크층이 만들어 진다.
실제로, 공지된 방법의 핸디캡은 Br2및 CH3OH 의 혼합물과 같은 비선택적인 부식제내에 사용된 많은 부식제로 인하여, 공지된 방법은 마스크에 대해서 언더 에칭된다.
그결과, 제1반도체층 면적에서 메사폭의 정확한 한정은 이 경우에 있어서 이 폭이 제2반도체층 두께에 따르기 때문에 장애가 있다. 이러한 부정확한 폭 한정에 의해, 메사 형태부가 정해지지 않은 방사선 유도 또는 반도체 다이오드 레이저의 많은 중요 특성이 바람직하지 못하게 된다. 이러한 특성은, 예를들면 방사되는 측면 (래터럴) 모드 및 반도체 다이오드 레이저의 개시전류이다. HCI NHO3의 혼합물과 같은 어떤 다른 비선택적 부식제에 있어서, InP를 에칭하지 않거나 또는 거의 InP를 에칭하지 않는 문제가 때때로 일어난다. 공지된 방법에 있어서, 단일 하게 선택적인 부식제가 사용된다면, 또다른 문제가 발생하며, 제1반도체층이 제2반도체층에 비해 비교적 얇다. 부식제는 화학, 습식 부식제이며, 반도체층 및 부식제의 정확한 합성, 부식제의 온도등과 같은 많은 요소에 화학적 습식 부식제의 에칭율이 의존하기 때문에 비교적 얇은 층을 정확히 에칭 제거하기가 어렵다. 제1반도체층이 효과적으로 에칭 제거되려면, 즉, 이층의 외부에 메사가 전혀 남아 있지 않으려면, 어떤 언더 에칭이 받아들여져야만 한다. 언더 에칭에 의해, 특히 이 언더 에칭 정도에 관한 불확실성에 의해, 제 1반도체층 영역에서의 메사폭은 불확실하게 된다. 따라서, 비선택적 부식제에 의한 에칭에 대해서 상기한 바와 같은 핸디캡이 생긴다. 공지된 방법에서, 반도체층이 선택적 으로 공지된 화학 주식제 에칭 및 비선택적으로 공지된 화학 부식제 에칭에 의해서 상호 제거된다면, 여전히 상기와 같은 문제들이 작지만 발생한다. 실제로, 메사는 그 측면벽이 굴곡이 없이 평평하다. 예를들어, 메사 높이의 방향으로의 메사 폭은 정확히 한정된 방식으로 변화하며, 이에 따라 제1반도체층 영역에서 상기의 한정되지 않은 폭의 문제들은 보다 적어진다. 특히, 이문제는 실제로 메사가 직각 측면벽을 가지면 생기지 않는다.
또한, 예를들어 OMVPE 성장 기술에 의해 다른 반도체층이 메사곁에 제공된다면, 이러한 평평한 측면벽이 매우 적합하다. 이 평평한 측면벽은 선택 부식제를 사용하여 구해진다. 이 경우 공지된 방법의 다른 핸디캡이 몇몇 부식제가 메사를 에칭하기 위해 사용되면 발생하며, 이 부식제충의 하나가 선택적으로 에칭하지 않거나 또는 다른 부식제중의 하나와 동일 방식으로 선택 에칭하지 않는다. 예를들어, 제2반도체증이 InP를 포함하고, 제1반도체층이 InGaAsP 를 포함하며, 제2반도체층이 HCI 및 H3PO4의 혼합에 의해서 에칭되면, 상기층 영역에서 거의 평평하고 수직한 측벽의 메사가 얻어진다.
제1반도체층이 Br2및 CH3OH 의 혼합물을 함유한 부식제에 의해 에칭 되면, 비교적 작은 층의 두께가 에칭됨에도 불구하고, 상기 층 영역에서 메사의 측면 가장자리의 평평함이 사라지도록 제2반도체층이 에칭되므로 메사형의 형태가 손상케 된다.
동시에 마스크와 관련하여 어떤 언더 에칭이 일어난다.
마지막으로, 소수 화학적 부식제는 마스크 및 제2반도체층 사이의 인터 페이스(계면) 영역에서 큰 언더 에칭을 일으키는 핸디캡이 있다.
본 발명은 무엇보다도 메사의 높이에 걸쳐 거의 평평한 측벽을 가진 메사를 형성하는 방법을 제공하는 것이 그 목적이며, 제1반도체층 영역에서 상기 메사의 크기는 기껏해야 작은 언더 에칭이 일어나면서 마스크의 크기에 의해서 정확히 결정된다.
서두 단락에 기술된 종류의 방법은 제2반도체층을 제거할 때, 선택 및 우선 부식제가 사용되며, 제1반도체층이 제거되기전, 상기 층의 반도체 물질 및 제2반도체층부의 물질은 거의 비선택적인 양극 산화물에 의해 반도체 산화 물질로 변환되며, 후자가 부식제로 제거된후, 후자는 반도체에 대해 선택적이며, 반도체 산화 물질에 대해 비선택적이다.
반도체 산화 물질이란 용어는 반도체 물질부를 형성하는 이러한 요소의 하나 이상의 산화물 또는 산소 함유 합성물의 혼합을 의미한다. 형성되는 메사의 높이는 주로 제2반도체층에 의해서 결정되기 때문에, 선택적이고 우선적인 부식제에 의해 후자를 에칭할 때, 거의 평평한 측면벽을 가지는 메사가 구해진다. 게다다, 양극 산화물이 거의 비선택적으로 발생하기 때문에 얇은 제1반도체층은 제2반도체층에 대해서 언더 에칭없이 제거될 수 있다. 반도체 산화물로 변환된 제2반도체층부는 세로 방향에서 볼 때 단지 작은 폭을 가지기 때문에, 제2반도체층의 두께에 걸쳐 매우 균일하며, 반도체 산화물이 제거된후, 구해진 메사의 형태 및 크기는 세로 방향에서 볼 때 정확히 유지된다. 형성된 다른 반도체 산화물을 융해하기 위하여, 이 산화물에 대새서 비선택적으로 그리고 반도체 물질에 대해서 선택적으로 부식제가 사용된다. 본 발명에 따른 방법에 의해서, 마스크에 대해서 작은 언더 에칭을 가지는 거의 평평한 벽의 에사가 구해지면, 세로 방향에서 본 그 크기는 마스크의 크기에 의해서 매우 정확히 결정되며, 제1반도체층의 영역에서 축소된 폭 부분이 나타나지 않거나 거의 나타나지 않는다. 반도체 산화물은 분리 배드 (separate bath)로 또는 동시에 양극 산화물로 이 목적에 사용된 배드로 제거될 수 있다. 본 발명에 따른 방법의 또다른 잇점은 반도체 산화물을 포함하는 층의 두께는 에칭 시간에 의해서가 아니라 인가된 전압에 의해서 결정되기 때문에, 매우 정밀하고 재현가능한 방식으로 제거될 수 있다.
본 발명에 따른 방법의 제 1 실시예에 있어서, 제1반도체 물질의 대역(band) 갭이 제2반도체 물질의 대역갭보다 작도록 제 1 및 제2반도체 물질이 선택되며, 반도체 물질이 제공되기전 제2반도체 물질의 제3반도체층이 제공되며, 메사는 최소 제3반도체 물질내에 형성되며, 제1반도체층이 에칭된후, 제3반도체층이 선택적이고 우선적인 부식제에 의하여 에칭된다. 이와 같이, 2 중 헤테로 접합 구조이며 거의 평평한 측면 가장자리(엣지)를 가지는 메사가 구해진다. 이 메사는 방사선 유도로서 또는 매몰된 방사선 유도 또는 반도체다이오드 레이저의 제조용 출발 물질로서 사용하기 적합하다.
출발 물질이 (001) 결정 방위를 갖는 반도체 기판이고, [110] 결정 방향이 형성되는 메사의 세로 방향으로 선택되면, 반도체층 기판과 거의
직각인 그의 평평한 측면벽을 가진 메사가 얻어진다. 거의 직각 단면을 갖는 이 메사는 방사선 유도 또는 반도체 다이오드 레치저에 특히 적합함이 증명되었으며, 메사곁에 또다른 하나 이상의 반도체층은 OMVPE에 의해서 성장된다.
특히, InP/ InGaAsP물질 시스템에 있어서, 전술된 특성인 낮은 개시 전류와 긴 수명 및 작은 확산(spread)과 같은 바람직한 특성을 갖는 매몰된 반도체 다이오드 레이저가 본 발명에 따른 방법에 의해서 제조될 수 있다.
본 발명에 따른 방법의 또다른 실시예에 있어서, 에칭된 제2반도체층은 마스크에 의해서 제2반도체층에 제공된 층내에 형성되며, 또다른 마스크에 의해서 국부적 으로 에칭이 제거된다. 포토래커(photolacquer)가 마스크로 사용된 경우와는 달라, 마스크를 형성하는 층의 물질은 마스크가 제2반도체층의 부식제에 의해서 에칭되지 않으며, 또한 언더 에칭의 발생이 한정되게 남아 있는 결과, 마스크 및 제2반도체층 사이에서 발생된 응력(stress)이 가능한한 작게 선택된다. 실제로, 예를들면 플라즈마 CVD(기상 성장)에 의해 제공된 실리콘 질소층이 특히 적합함이 증명되었다. 이 실시예의 변형에 있어서, 제4반도체층이 마스크 형성층으로 사용된다.
예를들면, InP/ InGaAsP물질시스템에 있어서, InGaAsP 를 포함하는 반도체층이 이 목적에 사용되면, 이 층은 반도체 층상의 또다른 마스크에 대해서 이 반도체층이 대한 선택 부식제에 의해 정확하게 언더 에칭될 수 있다. 또다른 마스크에 대한 제4반도체층의 언더 에칭은 정확 하게 조정될 수 있는데, 이는 광학 현미경으로 관찰될 수 있기 때문이다. 이런 식으로, 형성될 메사형의 세로 규격은 정확하게 조정될 수 있다. 본 발명에 따른 방법에 있어서, 제4반도체층의 결정 격자가 제2반도체층의 결정 격자와 정확히 결합하면 선택적이고 우선적인 부식제에 의하여 에칭된 제2반도체층에 있어서, 제2반도체층의 언더 에칭은 제4반도체층에 형성된 마스크와 관련하여 발견할 수 없다. 또한 제4반도체층은 형성되는 반도체 레이저 다이오드에 대한 접촉 형성층으로 우수하게 사용될 수 있다. InP 를 포함하는 제2반도체층은 통상 이 목적에 덜 적합하다. 본 발명에 따른 방법의 사용으로, 제4반도체층이 마스크 형성층으로 사용되고, 제1반도체층을 제거할 때, 제4반도체층은 세로 방향으로 제2반도체층과 동일하게 제거될 것이며, 전술한 잇점이 있게 된다.
실리콘 2 산화물 또는 실리콘 질화물을 포함하는 층에 의해 마스크가 형성되고 그리고 마스크의 폭과 같은 세로 규격이 마스크의 소망의 해당 규격보다 크게 선택 되면, 마스크가 헤칭에 의해 형성된후 마스크는 마스크 밖으로 돌출한다. 이 형태는 다른 반도체층이 OMVPE 에 의해 메사 곁에 제공된다면 실용적으로 적합함이 증명 되었다. 이와 같이, 거의 평평히 매목된 헤테로 반도체 다이오드 레이저가 구해진다. 이 레이저의 평평함은 다이오드 레이저를 금속화하여 마무리할 때 대단한 잇점이 있다.
본 발명에 따른 양호한 실시예에서, 제1반도체층이 두께는 0.2㎛ 이하로 선택된다. 이 두께 범위는 반도체 다이오드 레이저 제조 및 방사선 유도에 대해 특히 적합하다. 특히 본 발명에 따른 방법은 메사형을 제조 하는데 적합하며, 메사는 제1반도체층 부분을 형성하는 다층 양자 우물 구조로 이루어진다. 이러한 다층 구조가 장벽을 형성하는 층 및 양자 우물을 형성하는 층에 대해 선택적인 화학 습식 부식제로 에칭되면, 상기 다층 구조의 영역에서 단면도로 빗살 형태를 가진 메사가 구해진다. 이러한 구조는 n 번째 층을 에칭할 때, 또한 (n-2) 번째 (n-4) 번째 층등이 다시 에칭된다. 그결과 다층구조의 폭은 매우 바람직하지 못할 것이다. 이 공지된 방법의 또다른 핸디캡은 부식제가 종종 바꾸어져야만 하는 것이며, 이것은 매우 귀찮은 일이다. 또한, 이 경우 에러의 가능성 및 부식제 또는 반도체 보디의 오염도가 증가한다.
제 1반도체층의 양극 산화물이 제2반도체 물질로서 InGaAsP 또는 InGaAs 를 포함할 때, 양극 산화물은 구연산 3% 용액이 되며, 그 pH 는 에틸렌 글리콜의 2 부분으로 묽게된 NH3OH 에 의해서 약 6으로 된다. 형성된 반도체 산화물은 인산 1.5 폭 용액으로 용해될 것이다. 형성된 양극 산화물 및 용해 산화물 또한 동시에 한개 매질로 된다.
이 목적을 위해서, 구연산의 3%용액으로 이루어지게 사용되며, 그 pH 는 에틸렌글리콜의 2 부분으로 묽게된 H3PO4 에 의해서 약 1.0 으로 된다. 제2 및 제3반도체층은 반도체 물질로서 InP 를 포함하며, 바람직하게는 1:4 의 비율로 염산 및 인산 용액이 선택 부식제로 상용되며, 선택적인 에칭을 위해 InGaAsP 를 포함하는 층이 1:1:9 의 비율로 설폰산, 과산화수로 및 물을 함유하는 부식제로 만들어진다.
이후, 본 발명의 보다 더 상세한 설명을 하기 위해 도면을 참조하여 기술한 것이다.
도면은 개략도이며, 실척대로 도시되지 않았으며, 특히 두께 방향으로의 크기를 명확하게 하지 위하여 과장되게 도시되었다. 일치 부분은 여러 실시예에서 동일 참조 부호로서 표시된다. 동일 전도 형태의 반도체 영역은 동일 방향으로 크로스헤칭된다.
제1도 내지 제4도는 제조 연속 단계에서 단면에 도시된 방사선 유도를 제조하기 위한 본 발명에 의한 방볍의 제1실시예를 도시한다. 출발 물질은 2 x 1018내지 5 x 1018at/cm3의 도우핑 농도와 약 350㎛ 의 두께 및 (001) 방위를 자기는 단결정 n 형 InP 의 기판(1)이다. 표면이 연마되고 에칭된후, 1018at/cm3의 도우핑 농도를 갖는 n 형 InP 의 1 ㎛ 두께층(2)과, 83at.% 의 함유량을 갖는 의도적으로 도우핑되지 않은 InGaAsP 의 0.15 ㎛ 두께층(3)과, 1.3 ㎛ 파장에 해당하는 60at.% 의 함유량과 1018at/cm3의 도우핑 농도를 갖는 n 형 InP 의 1.0 ㎛ 두께층(4)의 OMVPE 에 의하여 이 표면상에 연속 성장된다. 플라즈마 CVD 에 의하여 Si3N4의 0.15 ㎛ 두께층(5) 이 그위에 제공된다(제1도). 포토리소그래피 및 에칭에 의하여, 스트립형마스크(마스크의 세로 방향은 반도체 보디의 [110] 결정 방향과 일치하며 도면의 면과는 직각이다)는 층 (5)에서 형성되며, 실온에서, 1:4 의 비유로 염화 수소산과 인산을 함유하는 InP 에 대한 선택적이며 우선적인 부식제에 의해서 에칭한후 (에칭율=약 0.7 ㎛ /분) InP 를 함유하는 층(4)은 층(5)에서 형성된 마스크에 대해 언더 에칭이 없이 국부적으로 제거된다. 2mA/cm2의 전류 밀도에서 양극 산화에 의해서, (6)으로 표시된 반도체 보디영역은 구연산 용액 으로 제거되며, 그의 pH 는 2 부분의 에틸렌글리콜로 묽게된 인산에 의해서 약 1 로 된다. 본 발명에 의하면, 에칭 단계가 비선택적으로 실행되기 때문에 반도체층(4)에 대하여 반도체층(3)의 언더 에칭은 발생하지 않는다. 반도체층(3)이 비교적 얇기 때문에, 반도체층(4)의 오직 미소량의 물질만이 제거되며, 메사의 크기 및 형태는 거의 유지된다(제3도). 그결과, OMVPE 에 의해 약 2 ㎛ 의 두께와 약 1018at/cm3의 도우핑 농도를 갖는 InP 의n 형 반도체층(7)은 메사 곁에 제공된다. 반도체 보디가 메사의 세로 방향과 수직한 방향으로 수회 균열된후, 도면의 평면에 놓인 미러 표면이 형성되며, 1.3 내지 1.5㎛ 의 파장을 가진 방사선 이송의 특히 적합한 방사선 유도가 준비된다(제4도).
제5도 내지 제10도는 매몰된 반도체 다이오드 레이저를 제조하기 위한 본 발명에 따른 방법의 제2 실시예를 도시한다.
여기서 성장 기술로서 OMVPE 가 사용되며, 제조 연속 단계에서 매몰된 반도체 다이오드 레이저의 단면에 대해서 사용된다.
출발 물질은 2.1018내지 5.1018 at/cm 3의 도우핑 농도, 약 350 ㎛ 의 두께 및 (001) 방위를 가진 단결정 n 형 InP 의 기판 이다. 표면이 연마되고 에칭된후, OMVPE 에 의해 표면상에 연속으로 성장된다. 성장은 5.1017의 도우핑 at/cm3농도를 가진 n 형 InP 의 약 1㎛ 두께층 (2), 약 73at.% 의 InP 함유량과 60at.% 의 As 함유량을 가진 InGaAsP 의 제 1 SC(분리한정) 층 (4')으로 이루어지며, 혼합물은 벌크 물질의 1.3 ㎛ 파장에 해당하며, 그 두께는 약 500Å 이며, 네 개의 얇은 층(3)은 양자 우물을 형성하고 약 75Å 의 두께이며 벌크 물질의 1.65 ㎛ 파장에 해당하는 약 53at.% 의 In 함유량을 가지는 InGaAsP 로 이루어지며, (3')은 정벽을 형성하는 세 개의 얇은 층 (3')에 의해 상호 분리되며 (3')는 약 50Å 의 두께를 가지며 제 1 SC 층(4')에 해당하는 약 53at.% 의 In 합성물을 가지는 InGaAsP 로 이루어지며, 제2 SC 층(2')은 제1 SC층(4')에 해당하는 약 53at.%의 IN 합성물을 가지는 InGaAaP 로 이루어지며, 제2 SC층(2')은 제1 SC 층(4')과 합성물 및 두께가 동일하며, p형 InP 의약 1.0 ㎛ 두께층 (4)은 약 5.1017at/cm3의 도우핑 농도를 가지며, p형 InGaAsP 의 약 0.2 ㎛ 두께층은 1.3㎛ 파장에 해당하는 60at.% 의 As 함유량 및 73at.% 의 In 함유량을 가지며 최소 약 5.1018at/cm3의 도우핑 농도를 가진다. 연속으로,스퍼터링 기술에 의해서, SiO2의 0.15 ㎛ 두께층(6)이 그 위에 제공 된다(제5도). 포토리소그래픽(photolithogrophy) 및 에칭에 의해서, 약 4 ㎛ 의 폭을 가지는 스트립 형태의 마스크의 세로 방향은 반도체 보디의 [110] 결정 방향과 일치하며, 도면의 평면과 수직이며, InGaAsP 를 포함하는 층(5)이 층에 형성된 또 다른 마스크에 대한 언더 에칭으로 1:1:9 의 비율(에칭율=약 0.1 ㎛/분)로 설폰산, 과산화수소 및 물을 포함하는 InGaAsP 에 대한 선택적인 부식제에 의하여 20 ℃ 에서 국부적인 에칭으로 제거된다. 반도체층 (5)내에 형성된 마스크의 폭은 약 2㎛ 이다(제6도). 계속해서, 반도체층(4)은 층(5)내에 형성된 마스크에 대해 언더 에칭이 없이 선행 실시예에서 언급된 InP 에 대한 선택적인 부식제에 의해서 국부적인 에칭으로 제거된다(제7도). 본 발명에 따른 방법에 의해서, 참조부호(7)로 표시된 영역을 양자 우물을 형성하는 네 개층(3), 장벽을 형성하는 세 개층(3') 및 SC 층(2' ,4')을 포함하며, 선행 실시예에서 기술된 방식의 양극 산화물에 의해서 반도체 산화물로 변환되며, 변환은 후자가 형성된 반도체 산화물에 대해서는 비선택적이며, 그리고 반도체 물질에 대해서는 선택적인 부식제에 의해서 제거된후에 이루어진다(제8도). 사용된 반도체 물질은 최종 언급된 부식제에 의해서 침해 되지 않거나 거의 침해되지 않거나 거의 침해되지 않기 때문에, 에칭 처리는 이 에칭 단계가 부족하지 않도록 반도체 반도체 산화물이 전체적으로 제거되는 시점에서 중단된다. 본 발명에 따르면, 양극 산화물 및 상기 산화물의 용해는 비선택적이기 때문에 반도체층(2' , 3, 3' 및 4)중의 한층의 언더 에칭은 거의 생기지 않는다. 반도체층은 매우 얇기 때문에, 반도체 물질의 오직 미소 양만이 제거되는 것이 필요하며, 메사의 크기 및 형태는 정확하게 유지된다(제3도). 계속해서, 반도체층(2)은 층(5)에 형성된 마스크에 대해서 언더 에칭없이, 선행 실시예에서 언급된 InP 에 대해 선택적인 부식제에 의하여 국부적으로 에칭 제거된다(제9도). 계속해서, OMVPE 에 의해서, 약 0.8㎛ 의 두께 및 약 5.1017at/㎤ 의 도우핑 농도를 가지는 n 형 InP 반도체층(9), 그리고 약 0.6㎛ 의 두께 및 8.1017at/㎤ 의 도우핑 농도를 가지는 p 형 InP 반도체층이 연속해서 메사 곁에 제공하며, 층들은 메사형내에 위치한 반도체층 구조의 순방향으로의 연결에 대해서 전류 차단 구조로 선택된 전도 형태에 의해 형성된다. 이 메사 이외로 돌출하는 또 다른 마스크(6)에 의해서, 반도체층(8,9,10)의 매우 균일한 결합 및 평평한 성장이 메사 곁에 구해지며(제10도), 또 다른 마스크(6)에서는 성장이 발생하지 않는다. 이 또 다른 마스크가 통상 방법으로 제거된후, 거의 평평한 구조가 구해지며(제10도), 금속 증착 및 설치와 같은 또 다른 처리에 매우 유용하다. 반도체 보디의 하면 및 상면은 통상 방법으로 금속 증착되며, 반도체 보디가 메사형의 세로 방향과 수직한 방향에서 수회 균열한 후, 도면의 평면으로 놓인 미러 표면이 형성되며, 매몰된 헤테로 접합 형태의 반도체 다이오드는 완성된다. 이러한 레이저들은 특히 광섬유 통신 시스템에서 유용화된 방사원 으로 사용하기 적합하다.
제11도는 공지된 방법을 사용한 제9도에 해당하는 단계를 도시하며, 선택적인 부식제가 사용된다. 양자 우물을 형성하는 층(3) 및 장벽을 형성하는 층(3')을 에칭하는 경우, InGaAsP 및 InP 에 대해 전술한 선택적인 부식제가 사용된다. 상기한 방법의 문제로 인해 비교적 가변적인 언더 에칭은 얇은층(3,3')의 범위에서 일어난다. 최종(불규칙)의 빗살형 구조에 의해 형성되는 반도체 레이저 다이오드의 활성 영역이 매우 불확실하게 되는 단점이 있다. 이 단점은 이미 상기에서 기술되었다. 층(3,3')의 수가 크다면, 상위층(3,3')이 완전히 에칭 제거되는 가능성이 존재하며, 메사 위에 가로놓인 부분은 분리된다.
본 발명은 여러 변형 및 수정이 본 발명의 범위내에서 기술분야에서의 숙련가들에게 있어 가능하기 때문에 전술한 실시예로 한정되지 않는다. 예를들면, 실시예에서 언급된 이외의 반도체 물질 도는 합성물이 사용될 수 있다. InGaAs 및 InGaAsP 층을 포함하는 다층 양자 우물 구조 대신에, 이 구조층은 InGaAs 또는 InGaAsP 와 InP와 InP를 포함할 수도 있다.
양극 산화물이 완성된 배드의 합성물에 또는 반도체 산화물이 용해된 부식제에 동일학 적용한다. 이 선택은 무엇보다도 관련 반도체 물질계에 의해 결정된다. 더 나아가, 전류 차단 구조는 단일의 고저항성 반도체층으로 구성될 수 있다.
이러한 층이 InP 를 포함하면, 이 층은 성장동안 Fe 원자가 약 1018at/㎤ 의 농도를 갖게 혼합되는 고저항성으로 될 수 있다. 본 발명은 방사선 유도부 또는 반도체 레이저 다이오드를 형성하는 메사를 제조하는 방법으로 제한되지 않는다. 본 발명에 따른 방법에 의해서, (포토) 다이오드나 메사로 이루어진 트랜지스터가 제조될 수 있다.
무엇보다도, 전술한 장치의 제조동안 구해진 것과 같이 동일한 잇점이 얻어진다.

Claims (16)

  1. 반도체 기판상에 반도체층 구조가 설치된 반도체 보디의 제조 방법으로 , 상기 반도체층 구조는 적어도 제1반도체 물질로 이루어진 제1반도체층 및, 상기 제1반도체층상에 설치되어, 제1반도체 물질과 다른 제2반도체 물질로 이루어진 제2반도체층을 포함하여 이루어지며, 상기 제1반도체층의 두께는 제2반도체층의 두께에 비해 비교적 작게 선택된 다음 적어도 제1 및 제2반도체층으로 이루어진 메사는 반도체층 구조에서 에칭 및 마스크에 의해서 형성되며, 화학적 습식 부식제는 제2반도체층을 제거하기 위하여 사용되는 반도체 보디의 제조 방법에 있어서, 제2반도체층을 제거할 때, 선택 우선적인 부식제가 사용되며, 마스크에 대해서 거의 언더 에칭이 발생하지 않으며, 제1반도체층이 제거되기전, 상기 층의 반도체 물질 및 제2반도체층 부분의 물질은 거의 비선택 양극 산화물에 의해 반도체 산화물로 변환된 그후 반도체 산화물에 대해서 비선택적 그리고 반도체 물질에 대해서 선택적인 부식제에 의해서 반도체 산화물이 제거되는 것을 특징으로 하는 반도체 보디의 제조방법.
  2. 제1항에 있어서, 상기 제 1 및 제2반도체 물질은 상기 제1반도체 물질의 대역갭이 상기 제2반도체 물질의 대역갭보다 작도록 선택되며, 상기 제1반도체층이 설치되기전, 상기 제2반도체 물질의 제3반도체층이 제공되며, 상기 메사는 최소 제3반도체층에서 형성되며, 제1반도체층이 에칭된후, 제3반도체층은 선택 우선적인 부식제에 의해서 에칭되는 것을 특징으로 하는 반도체 보디의 제조 방법.
  3. 제1항 또는 제2항에 있어서, 상기 메사는 스트립 형태이며, 세로 방향과 같이 [110] 결정 방위가 선택되며, 상기 메사는 반도체층 구조와 거의 직각으로 측면벽에 제공되는 것을 특징으로 하는 반도체 보디의 제조 방법.
  4. 제1항 또는 제2항에 있어서, 반도체 기판으로서 인듐 인화물, 제1반도체 물질로서 인듐 갈륨 비소 또는 인듐 갈륨 비소 인화물, 그리고 제2반도체 물질로서 인듐 인화물이 선택되는 것을 특징으로 하는 반도체 보디의 제조 방법.
  5. 제1항 또는 제2항에 있어서, 상기 마스크는 제2반도체층상에 설치된 층에서 형성되며, 또 다른 마스크에 의해서 국부적으로 에칭 제거되는 것을 특징으로 하는 반도체 보디의 제조 방법.
  6. 제 5 항에 있어서, 상기 제2반도체층은 실리콘 질화물로 이루어지며, 플라즈마 CVD 에 의해 도포되는 것을 특징으로 하는 반도체 보디의 제조 방법.
  7. 제5항에 있어서, 제2반도체 층으로서 제1반도체 물질의 제4반도체층이 제공되며, 제4반도체층상에 또다른 층이 제공되며, 또다른 마스크는 제4반도체층이 또다른 마스크에 대해서 언더 에칭으로 에칭된후, 포토리소그래픽 및 에칭에 의해서 형성되며, 마스크는 또다른 마스크가 마스크 외로 돌출 하는 형태로 제4반도체층에 형성되는 거을 특징으로 하는 반도체 보디의 제조 방법.
  8. 제7항에 있어서, 상기 제4반도체층은 제2반도체층의 반도체 물질에 대해서 선택적으로 제2반도체층을 에칭하는 부식제에 의하여 에칭되는 것을 특징으로 하는 반도체 보디의 제조 방법.
  9. 제2항 또는 제2 항에 있어서, 메사 곁에 하나이상의 방도체층은 유기 금속 기상 에피택셜 성장에 의하여 제공되는 것을 특징으로 하는 반도체 보디의 제조 방법.
  10. 제 8 항에 있어서, 제 1 전도성 형태는 반도체 기판 및 제3 반도체층에 대해서 선택되며, 제2 전도성 형태는 제2 및 제4반도체층에 대하여 선택되며, 제1반도체층은 의도적으로 도우핑되지 않으며, 메사를 형성한후 반절연 반도체층의 형태로 전류 차단층 구조 또는 차단 pn 접합을 형성하는 최소 두개의 반도체층이 메사형 곁에 제공되며, 반도체 보디의 하위면과 제4반도체층의 상위면은 접촉되며, 반도체 보디는 메사와 직각 방향으로 균열되며, 메사를 한정하는 미러 표면은 전기 접속으로의 순방향 레이저 작용내에서 메사에 위치하며 엑티브 방사선 방출 영역으로 작용하는 공진 공동을 형성하는 일부분의반도체층이 얻어지도록 형성되는 것을 특징으로 하는 반도체 보디의제조 방법.
  11. 제1항은 또는 제2항에 있어서, 상기 제1반도체층의 두께는 0.2㎛와 같거나 그 이하로 선택되는 것을 특징으로 하는 반도체 보디의 제조 방법.
  12. 제1항 또는 제2항에 있어서, 상기 제1반도체층은 얇은 반도체층의 스텍으로 혀성된 다층 양자 우물층 구조층중에 하나이며, 각 층은 양자 우물을 형성하는 반도체층 보다 큰 대역갭을 가지는 반도체 물질을 포함하는 반도체층에 의해서 에워싸여진 양자 우물을 형성하는 것을 특징으로 하는 반도체 보디의 제조 방법.
  13. 제1항 또는 제2항에 있어서, 양극 산화물 및 반도체 산화물의 에칭은 구연산 3% 용액으로 동시에 완성되며, 그 pH 는 에틸렌 글리콜의 2 부분으로 묽게된 인산에 의햐여 약 1 로 되는 것을 특징으로 하는 반도체 보디의 제조 방법.
  14. 제1항 또는 제2항에 있어서, 양극 산화물은 구연산의 3% 용액으로 완성되며, 그 pH 는 에틸렌 글리콜의 2 부분으로 묽게된 암모니아에 의해서 약 6 으로 되는 것을 특징으로 한는 반도체 보디의 제조 방법.
  15. 제14항에 있어서, 형성된 반도체 산화물은 인산의 1.5 몰 용액으로 에칭되는 것을 특징으로 하는 반도체 보디의 제조 방법.
  16. 제4항에 있어서, 인듐 산화물은 1:4 의 비율로 염산과 인산을 함유하는 부식제에 의하여 에칭되며, 제4반도체층의 인듐 갈륨 비소인화물은 1:1:9 의 비율로 설폰산, 과산화수소 및, 물을 함유하는 부식제에 의하여 에칭되는 것을 특징으로 하는 반도체 보디의 제조 방법.
KR1019900014599A 1989-09-14 1990-09-11 메사로 이루어진 반도체 보디의 제조방법 KR0174537B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
NL8902292A NL8902292A (nl) 1989-09-14 1989-09-14 Werkwijze voor het vervaardigen van een een mesa bevattende halfgeleiderinrichting.
NL8902292 1989-09-14

Publications (2)

Publication Number Publication Date
KR910007153A KR910007153A (ko) 1991-04-30
KR0174537B1 true KR0174537B1 (ko) 1999-02-01

Family

ID=19855304

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019900014599A KR0174537B1 (ko) 1989-09-14 1990-09-11 메사로 이루어진 반도체 보디의 제조방법

Country Status (6)

Country Link
US (1) US5266518A (ko)
EP (1) EP0418953B1 (ko)
JP (1) JP2958084B2 (ko)
KR (1) KR0174537B1 (ko)
DE (1) DE69017332T2 (ko)
NL (1) NL8902292A (ko)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04373190A (ja) * 1991-06-24 1992-12-25 Matsushita Electric Ind Co Ltd 歪量子井戸半導体レーザおよびその製造方法
JPH0677205A (ja) * 1992-08-26 1994-03-18 Matsushita Electric Ind Co Ltd 化合物半導体の微細構造形成方法
KR0146714B1 (ko) * 1994-08-08 1998-11-02 양승택 평면 매립형 레이저 다이오드의 제조방법
JP3374878B2 (ja) * 1994-09-02 2003-02-10 三菱電機株式会社 半導体エッチング方法
EP0808522B1 (en) * 1995-11-08 2000-02-16 Uniphase Opto Holdings, Inc. Semiconductor diode laser, in particular a laser amplifier, and method of manufacturing this laser
US5834379A (en) * 1996-07-16 1998-11-10 Cornell Research Foundation, Inc. Process for synthesis of cubic GaN on GaAs using NH3 in an RF plasma process
JP2001111160A (ja) * 1999-04-19 2001-04-20 Canon Inc 半導体素子の製造方法及び半導体素子、リング共振器型半導体レーザ、ジャイロ
JP2003519438A (ja) 1999-04-27 2003-06-17 シュラムバーガー ホールディングス リミテッド 放射源
US6228673B1 (en) * 1999-05-13 2001-05-08 Hughes Electronics Corporation Method of fabricating a surface coupled InGaAs photodetector
JP2005234241A (ja) * 2004-02-19 2005-09-02 Sharp Corp 液晶表示装置
US7518196B2 (en) 2005-02-23 2009-04-14 Intel Corporation Field effect transistor with narrow bandgap source and drain regions and method of fabrication
US7858481B2 (en) 2005-06-15 2010-12-28 Intel Corporation Method for fabricating transistor with thinned channel
US7547637B2 (en) 2005-06-21 2009-06-16 Intel Corporation Methods for patterning a semiconductor film
US9263611B2 (en) * 2011-11-17 2016-02-16 Solar Junction Corporation Method for etching multi-layer epitaxial material
US9142615B2 (en) 2012-10-10 2015-09-22 Solar Junction Corporation Methods and apparatus for identifying and reducing semiconductor failures
US9413137B2 (en) 2013-03-15 2016-08-09 Nlight, Inc. Pulsed line beam device processing systems using laser diodes
US10466494B2 (en) 2015-12-18 2019-11-05 Nlight, Inc. Reverse interleaving for laser line generators
DE102016013749A1 (de) * 2016-11-18 2018-05-24 Azur Space Solar Power Gmbh Stapelförmige Halbleiterstruktur

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4190813A (en) * 1977-12-28 1980-02-26 Bell Telephone Laboratories, Incorporated Strip buried heterostructure laser
EP0042484A3 (en) * 1980-06-25 1982-07-14 Northern Telecom Limited High radiance led's
US4460910A (en) * 1981-11-23 1984-07-17 International Business Machines Corporation Heterojunction semiconductor
US4417385A (en) * 1982-08-09 1983-11-29 General Electric Company Processes for manufacturing insulated-gate semiconductor devices with integral shorts
JPS61147571A (ja) * 1984-12-21 1986-07-05 Toshiba Corp ヘテロ接合バイポ−ラトランジスタの製造方法
DE3751243T2 (de) * 1986-02-18 1995-08-31 Toshiba Kawasaki Kk Opto-elektronisches Bauelement und Verfahren zu seiner Herstellung.
US4792958A (en) * 1986-02-28 1988-12-20 Kabushiki Kaisha Toshiba Semiconductor laser with mesa stripe waveguide structure
JPS6338277A (ja) * 1986-08-01 1988-02-18 Fujitsu Ltd 半導体装置の製造方法
GB8622767D0 (en) * 1986-09-22 1986-10-29 British Telecomm Semiconductor structures

Also Published As

Publication number Publication date
KR910007153A (ko) 1991-04-30
EP0418953A1 (en) 1991-03-27
US5266518A (en) 1993-11-30
DE69017332T2 (de) 1995-09-14
JP2958084B2 (ja) 1999-10-06
NL8902292A (nl) 1991-04-02
EP0418953B1 (en) 1995-03-01
JPH03106026A (ja) 1991-05-02
DE69017332D1 (de) 1995-04-06

Similar Documents

Publication Publication Date Title
KR0174537B1 (ko) 메사로 이루어진 반도체 보디의 제조방법
US5585309A (en) Method of making semiconductor laser
CA2039875C (en) Process for forming the ridge structure of a self-aligned semiconductor laser
EP0420143B1 (en) Method of manufacturing semiconductor laser
KR910002028A (ko) 반도체 장치 및 그 제조방법
US5242839A (en) Method of manufacturing an integrated photoelectric receiving device
EP0666603A2 (en) Laminated upper cladding structure for a light-emitting device and fabrication method
US5065200A (en) Geometry dependent doping and electronic devices produced thereby
EP1719003B1 (en) Buried heterostructure device fabricated by single step mocvd
US4980314A (en) Vapor processing of a substrate
KR900003844B1 (ko) 반도체 레이저장치와 그 제조방법
US5665612A (en) Method for fabricating a planar buried heterostructure laser diode
US5382543A (en) Semiconductor device manufacturing method capable of correctly forming active regions
EP0422941B1 (en) Method of manufacturing a window structure semiconductor laser
US5674779A (en) Method for fabricating a ridge-shaped laser in a channel
US4623427A (en) Means and method for a self-aligned multilayer laser epitaxy structure device
US4665525A (en) Means for a self-aligned multilayer laser epitaxy structure device
KR0144491B1 (ko) 반도체 레이저 다이오드의 제조방법
KR100283958B1 (ko) 레이저 다이오드 제작 방법
KR100234349B1 (ko) 레이저다이오드의 제조방법
KR970007118B1 (ko) 레이저 다이오드의 메사 형성방법
RU2146842C1 (ru) Способ изготовления полупроводникового светоизлучающего элемента
KR100372768B1 (ko) 레이저 다이오드 제조방법
KR950006987B1 (ko) 반도체 레이저 다이오드 제조방법
KR100289146B1 (ko) 매몰 헤테로구조체인 레이저 다이오드의 메사를 형성시키는 방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee