KR101335142B1 - 고체 촬상 장치 - Google Patents

고체 촬상 장치 Download PDF

Info

Publication number
KR101335142B1
KR101335142B1 KR1020127025167A KR20127025167A KR101335142B1 KR 101335142 B1 KR101335142 B1 KR 101335142B1 KR 1020127025167 A KR1020127025167 A KR 1020127025167A KR 20127025167 A KR20127025167 A KR 20127025167A KR 101335142 B1 KR101335142 B1 KR 101335142B1
Authority
KR
South Korea
Prior art keywords
transistor
capacitor
buried photodiode
voltage value
pixel
Prior art date
Application number
KR1020127025167A
Other languages
English (en)
Other versions
KR20120110159A (ko
Inventor
하루미치 모리
카즈키 후지타
류지 큐시마
마사히코 혼다
세이이치로 미즈노
Original Assignee
하마마츠 포토닉스 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 하마마츠 포토닉스 가부시키가이샤 filed Critical 하마마츠 포토닉스 가부시키가이샤
Publication of KR20120110159A publication Critical patent/KR20120110159A/ko
Application granted granted Critical
Publication of KR101335142B1 publication Critical patent/KR101335142B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14603—Special geometry or disposition of pixel-elements, address-lines or gate-electrodes
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/50—Control of the SSIS exposure
    • H04N25/57—Control of the dynamic range
    • H04N25/59—Control of the dynamic range by controlling the amount of charge storable in the pixel, e.g. modification of the charge conversion ratio of the floating node capacitance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers

Abstract

선형성 및 다이나믹 레인지의 쌍방에 있어서 향상을 도모할 수 있는 고체 촬상 장치를 제공한다. 고체 촬상 장치의 각 화소부 Pm,n은 입사광 강도에 따른 양의 전하를 발생하는 매립형 포토 다이오드 PD와, 매립형 포토 다이오드 PD에 대해서 병렬적으로 접속되어 상기 매립형 포토 다이오드 PD에서 발생한 전하를 축적하는 용량 소자 C와, 게이트 단자에 입력하는 전압값에 따른 전압값을 출력하는 증폭용 트랜지스터 T1과, 용량 소자 C의 축적 전하량에 따른 전압값을 증폭용 트랜지스터 T1의 게이트 단자에 입력시키는 전송용 트랜지스터 T2와, 용량 소자 C의 전하를 방전하는 방전용 트랜지스터 T3과, 증폭용 트랜지스터 T1로부터 출력되는 전압값을 선택적으로 배선 Ln에 출력하는 선택용 트랜지스터 T4를 포함한다.

Description

고체 촬상 장치{SOLID-STATE IMAGE PICKUP DEVICE}
본 발명은 복수의 화소부가 1 차원 또는 2 차원으로 배열된 고체 촬상 장치에 관한 것이다.
고체 촬상 장치는 수광부에 복수의 화소부가 1 차원 또는 2 차원으로 배열된 것이고, 이러한 복수의 화소부 각각에는 광전 변환 소자가 설치되어 있다. 광전 변환 소자로서 일반적으로 포토 다이오드가 이용된다. 통상의 pn 접합 구조를 가지는 포토 다이오드는 광입사에 따라 발생한 전하를 접합 용량부에 축적하는 것이다. 이때문에, 통상의 포토 다이오드는 일정한 바이어스 전압을 준 후, 분리하여 광입사하면, 축적 전하량에 따라 접합 용량부의 용량값이 변동하고, 출력 전압이 변동해 버린다. 즉, Q(축적 전하량)=C(접합 용량)×V(출력 전압) 의 관계를 만족하는 것이 알려져 있지만, 이 접합 용량 C가 축적 전하량 Q의 변화에 따라 변화하기 때문에, 출력 전압 V가 축적 전하량에 대해서 선형(linear)으로 변화하지 않게 된다.
이와 같은 문제를 해결할 수 있는 포토 다이오드로서, 특허 문헌 1에 개시되고 있는 매립형(embedded)의 포토 다이오드가 알려져 있다. 매립형 포토 다이오드는, 예를 들어 p형의 제1 반도체 영역상에 n－형의 제2 반도체 영역이 형성되고, 상기 제2 반도체 영역 및 그 주위의 위에 p＋형의 제3 반도체 영역이 형성되어 있고, 제1 반도체 영역상과 제2 반도체 영역에 의해 pn 접합이 형성되고, 또 제2 반도체 영역상과 제3 반도체 영역에 의해 pn 접합이 형성되어 있다. 이와 같은 매립형 포토 다이오드는 완전하게 제2 반도체 영역을 공핍(空乏)화시켜서 접합 용량의 전압 의존성을 0 으로 할 수 있고, 완전히 공핍화하여 이용하면 접합 용량이 작아지고, 출력 전압이 축적 전하량에 대해서 선형으로 변형하게 되어서, pn 접합부에서 발생한 전하를 거의 완전하게 독출할 수 있고, 공핍층이 반도체 영역과 통상 반도체 영역상에 설치되는 절연막 영역의 계면(界面)에 접하게 되는 일이 없기 때문에 반도체 영역과 절연막 영역의 계면에서 발생하는 리크(leak) 전류의 발생이 억제되어서, 광검출의 S/N 비나 선형성이 우수하다.
[특허 문헌 1] 일본 특개평 11－274454호 공보
그렇지만, 매립형 포토 다이오드는 완전히 공핍화하면 접합 용량값이 작아지고, 곧바로 전하가 포화해 버려서, 다이나믹 레인지(dynamic range) 확대의 측면에서 한계가 있다고 하는 문제점을 가지고 있다.
본 발명은 상기 문제점을 해소하기 위해 이루어진 것이고, 선형성 및 다이나믹 레인지의 쌍방에 있어서 향상을 도모할 수 있는 고체 촬상 장치를 제공하는 것을 목적으로 한다.
본 발명에 관한 고체 촬상 장치는 복수의 화소부가 1 차원 또는 2 차원으로 배열된 고체 촬상 장치로서, 이러한 복수의 화소부 각각이, 입사광 강도에 따른 양의 전하를 발생하는 매립형 포토 다이오드와, 매립형 포토 다이오드에 대해서 병렬적으로 접속되어 매립형 포토 다이오드에서 발생한 전하를 축적하는 용량 소자를 구비하는 것을 특징으로 한다. 본 발명에 의하면, 광입사에 수반하여 매립형 포토 다이오드 PD에서 발생한 전하는 이 매립형 포토 다이오드 PD에 대해서 병렬로 설치된 용량 소자 C에 축적되어 간다. 그리고, 그 용량 소자 C에 축적된 전하의 양에 따른 전압값이 출력된다. 이것에 의해, 이 고체 촬상 장치는 선형성 및 다이나믹 레인지의 쌍방에 있어서 향상을 도모할 수 있다.
또, 용량 소자는 매립형 포토 다이오드의 위쪽에 형성되어 있고, 투명한 한 쌍의 전극층과, 이 한 쌍의 전극층의 사이에 끼워진 투명한 유전체층을 포함하고, 또 매립형 포토 다이오드는 용량 소자를 투과하여 입사한 광을 수광하는 것이 바람직하다. 이 경우에는 용량 소자 C를 투과하여 입사한 광을 매립형 포토 다이오드 PD가 수광할 수 있으므로, 각 화소부 Pm,n의 레이아웃(layout) 면적이 작게 된다. 또는 각 화소부 Pm,n의 레이아웃 면적의 확대를 억제하면서, 매립형 포토 다이오드 PD의 수광 면적 및 감도(感度)를 확보할 수 있다.
또, 복수의 화소부 각각은 게이트 단자에 입력하는 전압값에 따른 전압값을 출력하는 증폭용 트랜지스터와, 용량 소자의 축적 전하량에 따른 전압값을 증폭용 트랜지스터의 게이트 단자에 입력시키는 전송용 트랜지스터와, 용량 소자의 전하를 방전하는 방전용 트랜지스터와, 증폭용 트랜지스터로부터 출력되는 전압값을 선택적으로 출력하는 선택용 트랜지스터를 추가로 구비하는 것이 바람직하다.
또, 본 발명의 고체 촬상 장치에 의하면, 1 개의 화소열에 포함되는 복수의 화소부 각각의 선택용 트랜지스터의 출력에 접속된 배선과, 이 배선에 접속되고, 제1 기간에 각 화소부로부터 출력된 명(明)신호 성분을 홀딩하는 제1 홀딩부와, 배선에 접속되고, 제2 기간에 각 화소부로부터 출력된 암(暗)신호 성분을 홀딩하는 제2 홀딩부와, 제1 및 제2 홀딩부의 출력이 입력되고, 입력 신호의 차분을 출력하는 차연산부를 추가로 구비하고 있다. 이 경우, 암신호 성분이 제거되어서 S/N 비가 뛰어나게 된다.
본 발명의 고체 촬상 장치에 의하면, 선형성 및 다이나믹 레인지의 쌍방에 있어서 향상을 도모할 수 있다.
도 1은 본 실시 형태에 관한 고체 촬상 장치(1)의 전체 구성도이다.
도 2는 각 화소부 Pm,n의 회로도이다.
도 3은 각 화소부 Pm,n의 일부 단면도이다.
도 4는 각 전압 홀딩부 Hn의 회로도이다.
도 5는 본 실시 형태에 관한 고체 촬상 장치(1)의 동작을 설명하기 위한 타이밍 차트이다.
도 6(a), 도 6(b), 도 6(c)는 다른 실시 형태에 있어서 각 화소부 Pm,n의 레이아웃을 모식적으로 나타내는 평면도이다.
이하, 첨부한 도면을 참조하여 본 발명을 실시하기 위한 바람직한 형태를 상세하게 설명한다. 또한, 도면의 설명에 있어서 동일한 요소에는 동일한 부호를 부여하여, 중복하는 설명을 생략한다.
도 1은 본 실시 형태에 관한 고체 촬상 장치(1)의 전체 구성도이다. 이 도면에 나타나는 고체 촬상 장치(1)는 수광부(2), 독출부(3) 및 제어부(4)를 구비한다. 이것들은 공통의 반도체 기판상에 형성되어 있다.
수광부(2)는 M 행 N 열로 2 차원 배열된 M×N 개의 화소부 P1,1 ~ PM,N을 가진다. 각 화소부 Pm,n은 제m 행 제n 열에 위치한다. 여기서, M 및 N 각각은 2 이상의 정수이고, m은 1 이상 M 이하의 임의 정수이고, n은 1 이상 N 이하의 임의 정수이다. 각 화소부 Pm,n은 공통의 구성을 가지고 있고, 매립형 포토 다이오드 등을 포함하는 APS(액티브 픽셀 센서)형의 것이고, 이 포토 다이오드에 입사한 광의 강도에 따른 전압값을 배선 Ln에 출력한다. 각 배선 Ln은 제n 열에 있는 M 개의 화소부 P1,n ~ PM,n 각각의 출력단에 공통으로 접속되어 있다.
독출부(3)는 N 개의 배선 L1 ~ LN을 통하여 수광부(2)와 접속되어 있고, 각 화소부 Pm,n으로부터 배선 Ln에 출력되는 전압값을 입력하여 소정의 처리를 행한 후에, 각 화소부 Pm,n에 입사하는 광의 강도를 나타내는 전압값 Vout,m,n을 차례로 출력한다. 독출부(3)는 N 개의 전압 홀딩부 H1 ~ HN 및 1 개의 차연산부 S를 포함한다. 각 전압 홀딩부 Hn은 배선 Ln을 통하여 제n 열에 있는 M 개의 화소부 P1,n ~ PM,n 각각의 출력단에 접속되어 있고, 차례로 각 화소부 Pm,n으로부터 배선 Ln에 출력되는 두 종류의 전압값 Vm,n,1 및 Vm,n,2를 입력하여 홀딩한다. 차연산부 S는 2 개의 배선 L31 및 L32를 통하여 각 전압 홀딩부 Hn의 출력단에 접속되어 있고, 차례로 각 전압 홀딩부 Hn으로부터 배선 L31, L32에 출력되는 두 종류의 전압값 Vm,n,1 및 Vm,n,2를 입력하여 차연산 「Vm,n,1－Vm,n,2」를 행하고, 그 연산 결과를 나타내는 전압값 Vout,m,n을 출력한다.
제어부(4)는 수광부(2) 및 독출부(3) 각각의 동작을 제어하는 것이다. 이 제어부(4)는, 예를 들어 시프트 레지스터 회로에 의해 소정의 타이밍으로 각종 제어 신호를 발생시키고, 이러한 제어 신호를 수광부(2) 및 독출부(3) 각각에 송출한다. 또한, 도 1에서는 제어 신호를 보내기 위한 배선의 도시가 간략화되어 있다.
도 2는 각 화소부 Pm,n의 회로도이다. 각 화소부 Pm,n은 입사광 강도에 따른 양의 전하를 발생하는 매립형 포토 다이오드 PD와, 매립형 포토 다이오드 PD에 대해서 병렬적으로 접속되어 상기 매립형 포토 다이오드 PD에서 발생한 전하를 축적하는 용량 소자 C와, 게이트 단자에 입력하는 전압값에 따른 전압값을 출력하는 증폭용 트랜지스터 T1과, 용량 소자 C의 축적 전하량에 따른 전압값을 증폭용 트랜지스터 T1의 게이트 단자에 입력시키는 전송용 트랜지스터 T2와, 용량 소자 C의 전하를 방전하는 방전용 트랜지스터 T3과, 증폭용 트랜지스터 T1로부터 출력되는 전압값을 선택적으로 배선 Ln에 출력하는 선택용 트랜지스터 T4를 포함한다.
종래 APS형의 구성과 비교하면, 이 화소부 Pm,n은 매립형 포토 다이오드 PD에 대해서 병렬적으로 용량 소자 C가 설치되어 있는 점에 특징을 가진다. 종래 APS형의 화소부는 등가적으로 포토 다이오드의 접합 용량부가 포토 다이오드에 대해서 병렬적으로 설치되어 있다. 그러나, 본 실시 형태에 관한 고체 촬상 장치(1)에 있어서 화소부 Pm,n은 매립형 포토 다이오드 PD의 접합 용량부와는 별개로 , 용량 소자 C가 의도적으로 형성되어 있다.
증폭용 트랜지스터 T1은 그 드레인 단자가 바이어스 전위로 되어 있다. 전송용 트랜지스터 T2는 그 드레인 단자가 증폭용 트랜지스터 T1의 게이트 단자에 접속되고, 그 소스 단자가 포토 다이오드 PD의 캐소드 및 용량 소자 C 중 한 쪽의 단자에 접속되어 있다. 포토 다이오드 PD의 애노드와 용량 소자 C의 반대측인 단자는 접지 전위에 접속되어 있다. 방전용 트랜지스터 T3은 그 소스 단자가 증폭용 트랜지스터 T1의 게이트 단자에 접속되고, 그 드레인 단자가 바이어스 전위로 되어 있다. 선택용 트랜지스터 T4는 그 소스 단자가 증폭용 트랜지스터 T1의 소스 단자와 접속되고, 그 드레인 단자가 배선 Ln과 접속되어 있다. 또, 이 배선 Ln에는 정전류원이 접속되어 있다. 증폭용 트랜지스터 T1 및 선택용 트랜지스터 T4는 정전류원과 함께 소스 팔로워(follower) 회로를 구성하고 있다.
전송용 트랜지스터 T2는 그 게이트 단자에 전송 제어 신호 Trans를 입력한다. 방전용 트랜지스터 T3은 그 게이트 단자에 방전 제어 신호 Reset을 입력한다. 또, 선택용 트랜지스터 T4는 그 게이트 단자에 선택 제어 신호 Address를 입력한다. 전송 제어 신호 Trans가 하이 레벨이고, 방전 제어 신호 Reset이 로우 레벨일 때, 전송용 트랜지스터 T2는 용량 소자 C의 축적 전하량에 따른 전압값을 증폭용 트랜지스터 T1의 게이트 단자에 입력시킨다. 전송 제어 신호 Trans가 하이 레벨이고, 방전 제어 신호 Reset도 하이 레벨일 때, 전송용 트랜지스터 T2 및 방전용 트랜지스터 T3은 용량 소자 C의 전하를 방전한다. 또, 선택 제어 신호 Address가 하이 레벨일 때, 선택용 트랜지스터 T4는 증폭용 트랜지스터 T1로부터 출력되는 전압값을 배선 Ln에 출력한다.
이와 같이 구성되는 각 화소부 Pm,n은 전송 제어 신호 Trans가 로우 레벨이고, 방전 제어 신호 Reset이 하이 레벨로 됨으로써, 증폭용 트랜지스터 T1의 게이트 단자의 전하가 방전되고, 선택 제어 신호 Address가 하이 레벨이면, 그 초기화 상태에 있는 증폭용 트랜지스터 T1로부터 출력되는 전압값(암신호 성분)이 선택용 트랜지스터 T4를 거쳐서 배선 Ln에 출력된다. 한편, 방전 제어 신호 Reset이 로우 레벨이고, 전송 제어 신호 Trans 및 선택 제어 신호 Address 각각이 하이 레벨이면, 포토 다이오드 PD에서 발생하여 용량 소자 C에 축적되어 있던 전하의 양에 따른 전압값이 증폭용 트랜지스터 T1의 게이트 단자에 입력되고, 그 입력 전압값에 따라 증폭용 트랜지스터 T1로부터 출력되는 전압값(명신호 성분)이 선택용 트랜지스터 T4를 거쳐서 배선 Ln에 출력된다.
도 3은 각 화소부 Pm,n의 일부의 단면도이다. 이 도면은 매립형 포토 다이오드 PD, 용량 소자 C 및 전송용 트랜지스터 T2의 단면을 나타낸다. 이 도면에 나타낸 바와 같이, 각 화소부 Pm,n은 반도체 기판(10)상에 형성된 p형의 제1 반도체 영역(11), n－형의 제2 반도체 영역(12), p＋형의 제3 반도체 영역(13), n＋형의 제4 반도체 영역(14), n＋형의 제5 반도체 영역(15), 절연층(16), 게이트 전극층(17), 제1 전극층(18), 유전체층(19) 및 제2 전극층(20)을 가진다.
p＋형의 제3 반도체 영역(13) 및 n＋형의 제4 반도체 영역(14) 각각은 p형의 제1 반도체 영역(11) 및 n－형의 제2 반도체 영역(12) 쌍방의 위에 형성되어 있다. n＋형의 제5 반도체 영역(15)은 p형의 제1 반도체 영역(11)의 위에 형성되어 있다. 절연층(16)은 이러한 반도체층의 위에 일부를 제외하고 거의 전체에 형성되어 있다. 게이트 전극층(17)은 n＋형의 제4 반도체 영역(14)과 n＋형의 제5 반도체 영역(15) 사이의 p형의 제1 반도체 영역(11)의 위쪽으로서, 절연층(16)의 위에 형성되어 있다. 제1 전극층(18), 유전체층(19) 및 제2 전극층(20)은 p＋형의 제3 반도체 영역(13)의 위쪽으로서, 절연층(16)의 위에 차례로 형성되어 있다. 제1 전극층(18)은 p형의 제1 반도체 영역(11)과 전기적으로 접속되고, 제2 전극층(20)은 n＋형의 제4 반도체 영역(14)과 전기적으로 접속되어 있다.
p형의 제1 반도체 영역(11), n－형의 제2 반도체 영역(12) 및 p＋형의 제3 반도체 영역(13)은 매립형 포토 다이오드 PD를 구성하고 있다. p형의 제1 반도체 영역(11), n＋형의 제4 반도체 영역(14), n＋형의 제5 반도체 영역(15) 및 게이트 전극층(17)은 전송용 트랜지스터 T2를 구성하고 있다. 또, 제1 전극층(18), 유전체층(19) 및 제2 전극층(20)은 용량 소자 C를 구성하고 있다.
이와 같이 매립형 포토 다이오드 PD의 위쪽에 용량 소자 C가 형성되어 있고, 용량 소자 C를 구성하는 제1 전극층(18), 유전체층(19) 및 제2 전극층(20) 각각이 투명한 것이 바람직하다. 이 경우에는 용량 소자 C를 투과하여 입사한 광을 매립형 포토 다이오드 PD가 수광할 수 있으므로, 각 화소부 Pm,n의 레이아웃 면적이 작게 된다. 예를 들어, 한 쌍의 전극층(18, 20)은 폴리 실리콘으로 이루어지고, 이 한 쌍의 전극층(18, 20)의 사이에 끼워진 유전체층(19)은 석영 유리(SiO2)로 이루어진다.
도 4는 각 전압 홀딩부 Hn의 회로도이다. 이 도면에 나타낸 바와 같이, 각 전압 홀딩부 Hn은 제1 홀딩부 Hn,1 및 제2 홀딩부 Hn,2를 포함한다. 제1 홀딩부 Hn,1 및 제2 홀딩부 Hn,2 각각은 서로 동양(同樣)의 구성이고, 제n 열에 있는 M 개의 화소부 P1,n ~ PM,n 각각의 선택용 트랜지스터 T4로부터 차례로 출력되는 전압값을 입력하여 홀딩할 수 있고, 또 그 홀딩하고 있는 전압값을 출력할 수 있다.
제1 홀딩부 Hn,1은 트랜지스터 T11, 트랜지스터 T12 및 용량 소자 C1을 포함한다. 용량 소자 C1의 일단(一端)은 접지 전위로 되고, 용량 소자 C1의 타단(他端)은 트랜지스터 T11의 드레인 단자 및 트랜지스터 T12의 소스 단자 각각과 접속되어 있다. 트랜지스터 T11의 소스 단자는 배선 Ln을 통하여 화소부 Pm,n의 선택용 트랜지스터 T4와 접속되어 있다. 트랜지스터 T12의 드레인 단자는 배선 L31과 접속되어 있다. 이와 같이 구성되는 제1 홀딩부 Hn,1은 트랜지스터 T11의 게이트 단자에 입력하는 제1 입력 제어 신호 Swm1이 하이 레벨일 때, 배선 Ln을 통하여 접속되어 있는 화소부 Pm,n으로부터 출력되는 전압값을 용량 소자 C1에 홀딩시켜서, 트랜지스터 T12의 게이트 단자에 입력하는 출력 제어 신호 Read가 하이 레벨일 때, 용량 소자 C1에 홀딩되어 있는 전압값 Vm,n,1을 배선 L31에 출력한다.
제2 홀딩부 Hn,2는 트랜지스터 T21, 트랜지스터 T22, 및 용량 소자 C2를 포함한다. 용량 소자 C2의 일단은 접지 전위로 되고, 용량 소자 C2의 타단은 트랜지스터 T21의 드레인 단자 및 트랜지스터 T22의 소스 단자 각각과 접속되어 있다. 트랜지스터 T21의 소스 단자는 배선 Ln을 통하여 화소부 Pm,n의 선택용 트랜지스터 T4와 접속되어 있다. 트랜지스터 T22의 드레인 단자는 배선 L32와 접속되어 있다. 이와 같이 구성되는 제2 홀딩부 Hn,2는 트랜지스터 T21의 게이트 단자에 입력하는 제2 입력 제어 신호 Swm2가 하이 레벨일 때, 배선 Ln을 통하여 접속되어 있는 화소부 Pm,n으로부터 출력되는 전압값을 용량 소자 C2에 홀딩시켜서, 트랜지스터 T22의 게이트 단자에 입력하는 출력 제어 신호 Read가 하이 레벨일 때, 용량 소자 C2에 홀딩되어 있는 전압값 Vm,n,2를 배선 L32에 출력한다.
제1 홀딩부 Hn,1 및 제2 홀딩부 Hn,2 각각은 서로 다른 타이밍으로 동작한다. 예를 들어, 제2 홀딩부 Hn,2는 배선 Ln을 통하여 접속되어 있는 화소부 Pm,n에 있어서 전송 제어 신호 Trans가 로우 레벨이고, 방전 제어 신호 Reset 및 선택 제어 신호 Address 각각이 하이 레벨일 때, 증폭용 트랜지스터 T1로부터 출력되는 전압값(암신호 성분) Vm,n,2를 입력하여 홀딩한다. 한편, 제1 홀딩부 Hn,1은 배선 Ln을 통하여 접속되어 있는 화소부 Pm,n에 있어서 방전 제어 신호 Reset이 로우 레벨이고, 전송 제어 신호 Trans 및 선택 제어 신호 Address 각각이 하이 레벨일 때, 증폭용 트랜지스터 T1로부터 출력되는 전압값(명신호 성분) Vm,n,1을 입력하여 홀딩한다.
또한, 전송 제어 신호 Trans, 방전 제어 신호 Reset, 선택 제어 신호 Address, 제1 입력 제어 신호 Swm1, 제2 입력 제어 신호 Swm2 및 출력 제어 신호 Read 각각은 제어부(4)로부터 출력된다.
도 5는 본 실시 형태에 관한 고체 촬상 장치(1)의 동작을 설명하기 위한 타이밍 차트이다. 또한, 이하에서는 1 개의 화소부 Pm,n에 대한 동작을 설명하지만, 실제로는 각 화소부 Pm,n의 선택용 트랜지스터 T4의 게이트 단자에 입력하는 선택 제어 신호 Address, 및 각 전압 홀딩부 Hn의 트랜지스터 T12 및 T22 각각의 게이트 단자에 입력하는 출력 제어 신호 Read 각각에 의해, M×N 개의 화소부 P1,1 ~ PM,N에 대해 차례로, 입사광 강도에 따른 전압값 Vout,1,1 ~ Vout,M,N이 독출부(3)로부터 출력된다.
이 도면에는 위로부터 차례로, 화소부 Pm,n의 전송용 트랜지스터 T2의 게이트 단자에 입력하는 전송 제어 신호 Trans, 화소부 Pm,n의 방전용 트랜지스터 T3의 게이트 단자에 입력하는 방전 제어 신호 Reset, 제1 홀딩부 Hn,1의 트랜지스터 T11의 게이트 단자에 입력하는 제1 입력 제어 신호 Swm1, 및 제2 홀딩부 Hn,2의 트랜지스터 T12의 게이트 단자에 입력하는 제2 입력 제어 신호 Swm2 각각의 레벨 변화가 나타나 있다. 또한, 화소부 Pm,n으로의 입사광 강도에 따른 전압값 Vout,m,n이 독출부(3)로부터 출력되는 기간중에는 그 화소부 Pm,n의 선택용 트랜지스터 T4의 게이트 단자에 입력하는 선택 제어 신호 Address는 하이 레벨이다.
시각 t1 전에, 전송 제어 신호 Trans는 로우 레벨이고, 방전 제어 신호 Reset은 하이 레벨이고, 제1 입력 제어 신호 Swm1 및 제2 입력 제어 신호 Swm2는 로우 레벨이다. 방전 제어 신호 Reset은 시각 t1에 로우 레벨로 변한다. 그리고, 제2 입력 제어 신호 Swm2는 시각 t2에 하이 레벨로 변하고, 시각 t3에 로우 레벨로 변한다. 이 제2 입력 제어 신호 Swm2가 하이 레벨인 시각 t2에서부터 시각 t3까지의 기간에, 화소부 Pm,n의 증폭용 트랜지스터 T1로부터 출력되는 전압값(암신호 성분) Vm,n,2는 제2 홀딩부 Hn,2의 용량 소자 C2에 홀딩된다.
계속하여, 전송 제어 신호 Trans는 시각 t4에 하이 레벨로 변하고, 시각 t5에 로우 레벨로 변한다. 이것에 의해, 포토 다이오드 PD에서 발생하여 용량 소자 C에 축적되어 있던 전하의 양에 따른 전압값이 증폭용 트랜지스터 T1의 게이트 단자에 입력된다. 계속하여, 제1 입력 제어 신호 Swm1은 시각 t6에 하이 레벨로 변하고, 시각 t7에 로우 레벨로 변한다. 이 제1 입력 제어 신호 Swm1이 하이 레벨인 시각 t6에서부터 시각 t7까지의 기간에, 화소부 Pm,n의 증폭용 트랜지스터 T1로부터 출력되는 전압값(명신호 성분) Vm,n,1은 제1 홀딩부 Hn,1의 용량 소자 C1에 홀딩된다.
그리고, 전송 제어 신호 Trans는 시각 t8에 하이 레벨로 변하고, 시각 t9에 로우 레벨로 변한다. 방전 제어 신호 Reset은 시각 t9에 하이 레벨로 변한다. 이것에 의해, 용량 소자 C의 전하가 방전된다.
또, 시각 t7보다 후에, 출력 제어 신호 Read는 일정 기간에 걸쳐서 하이 레벨로 된다. 이 기간에, 제1 홀딩부 Hn,1의 용량 소자 C1에 홀딩되어 있던 전압값(명신호 성분) Vm,n,1은 배선 L31에 출력되는 동시에, 제2 홀딩부 Hn,2의 용량 소자 C2에 홀딩되어 있던 전압값(암신호 성분) Vm,n,2는 배선 L32에 출력된다. 그리고, 이러한 전압값 Vm,n,1 및 Vm,n,2가 차연산부 S에 입력하고, 이 차연산부 S에 의해, 차연산 「Vm,n,1－Vm,n,2」가 행해지고, 그 연산 결과를 나타내는 전압값 Vout,m,n이 출력된다. 이와 같이 하여, 독출부(3)로부터 출력되는 전압값 Vout,m,n은 화소부 Pm,n의 매립형 포토 다이오드 PD에 입사하는 광의 강도에 따른 것으로서, 암신호 성분이 제거되어서 S/N 비가 뛰어나다.
본 실시 형태에서는 광입사에 수반하여 매립형 포토 다이오드 PD에서 발생한 전하는 이 매립형 포토 다이오드 PD에 대해서 병렬로 설치된 용량 소자 C에 축적되어 간다. 그리고, 그 용량 소자 C에 축적된 전하의 양에 따른 전압값 Vm,n,1이 선택용 트랜지스터 T4로부터 배선 Ln에 출력된다. 이와 같이 매립형 포토 다이오드 PD가 이용되고 있기 때문에, 완전하게 제2 반도체 영역(12)을 공핍화시켜서 접합 용량값을 작게 할 수 있고, pn 접합부에서 발생한 전하를 거의 완전하게 독출할 수 있고, 리크 전류의 발생이 억제되어서, 광검출의 S/N 비나 선형성이 우수하다. 또, 매립형 포토 다이오드 PD에 대해서 병렬로 용량 소자 C가 형성되어 있고, 매립형 포토 다이오드 PD에서 발생한 전하가 용량 소자 C에 축적되기 때문에, 매립형 포토 다이오드의 접합 용량부에 있어서 전하 포화의 문제가 해결되고, 다이나믹 레인지가 확대될 수 있다. 이와 같이, 이 고체 촬상 장치(1)는 선형성 및 다이나믹 레인지의 쌍방에 있어서 향상을 도모할 수 있다.
또, 본 실시 형태에서는 매립형 포토 다이오드 PD의 위쪽에 용량 소자 C가 형성되어 있고, 용량 소자 C를 구성하는 제1 전극층(18), 유전체층(19) 및 제2 전극층(20) 각각이 투명하다. 이것으로부터, 용량 소자 C를 투과하여 입사한 광을 매립형 포토 다이오드 PD가 수광할 수 있으므로, 각 화소부 Pm,n의 레이아웃 면적이 작게 된다. 또는 각 화소부 Pm,n의 레이아웃 면적의 확대를 억제하면서, 매립형 포토 다이오드 PD의 수광 면적 및 감도를 확보할 수 있다.
본 발명은 상기 실시 형태로 한정되는 것이 아니고, 여러 가지의 변형이 가능하다. 예를 들어, 각 화소부 Pm,n에 있어서, 매립형 포토 다이오드 PD, 용량 소자 C 및 트랜지스터 T1 ~ T4의 레이아웃은 상기 실시 형태에 한정되지 않는다. 도 6은 다른 실시 형태에 있어서 각 화소부 Pm,n의 레이아웃을 모식적으로 나타내는 평면도이다. 이 도면에 있어서, 부호 FET는 트랜지스터 T1 ~ T4가 배치되는 영역을 나타낸다. 도 6(a), 도 6(b), 도 6(c) 각각에 나타나는 레이아웃 모두, 매립형 포토 다이오드 PD 및 용량 소자 C 각각의 배치 영역은 서로 나누어져 있다.
도 6(a)에 나타나는 레이아웃에서는 트랜지스터 T1 ~ T4의 배치 영역은 매립형 포토 다이오드 PD의 배치 영역과 용량 소자 C의 배치 영역에 둘러싸여 있다. 도 6(b)에 나타나는 레이아웃에서는 트랜지스터 T1 ~ T4의 배치 영역 및 용량 소자 C의 배치 영역 각각은 매립형 포토 다이오드 PD의 배치 영역의 외측에 있다. 도 6(c)에 나타나는 레이아웃에서는 트랜지스터 T1 ~ T4의 배치 영역은 매립형 포토 다이오드 PD의 배치 영역의 외측에 있고, 용량 소자 C의 배치 영역은 매립형 포토 다이오드 PD의 배치 영역에 둘러싸여 있다. 이러한 경우는 용량 소자가 투명하지 않아도 되지만, 투명한 용량 소자를 이용하는 경우에는 용량을 통과한 광이 용량 소자 C의 배치 영역의 반도체 영역에서 전하를 발생하고, 확산하여 매립형 포토 다이오드 PD의 배치 영역에 포착되므로, 추가로 효율을 달성할 수 있다.
1 고체 촬상 장치
2 수광부
3 독출부
4 제어부
Pm,n 화소부
Hn 전압 홀딩부
S 차연산부

Claims (5)

  1. 복수의 화소부가 1 차원 또는 2 차원으로 배열된 고체 촬상 장치로서,
    상기 복수의 화소부 각각은,
    반도체 기판에 형성되어 입사광 강도에 따른 양의 전하를 발생하는 매립형 포토 다이오드와,
    상기 반도체 기판상에 형성되는 절연층과,
    상기 절연층상에 형성되어 상기 매립형 포토 다이오드에 대해서 병렬적으로 접속되고, 상기 매립형 포토 다이오드에서 발생한 전하를 축적하는 용량 소자와,
    상기 반도체 기판에 형성되어 상기 매립형 포토 다이오드에 접속된 전송용 트랜지스터를 구비하고,
    상기 용량 소자는,
    상기 전송용 트랜지스터의 소스 영역에 대응하는 반도체 영역에 접속되는 것을 특징으로 하는 고체 촬상 장치.
  2. 청구항 1에 있어서,
    상기 용량 소자가, 상기 매립형 포토 다이오드의 위쪽에 형성되어 있고, 투명한 한 쌍의 전극층과 이 한 쌍의 전극층의 사이에 끼워진 투명한 유전체층을 포함하고,
    상기 매립형 포토 다이오드가, 상기 용량 소자를 투과하여 입사한 광을 수광하는 것을 특징으로 하는 고체 촬상 장치.
  3. 청구항 1에 있어서,
    상기 복수의 화소부 각각이,
    게이트 단자에 입력하는 전압값에 따른 전압값을 출력하는 증폭용 트랜지스터와,
    상기 용량 소자의 축적 전하량에 따른 전압값을 상기 증폭용 트랜지스터의 게이트 단자에 입력시키는 상기 전송용 트랜지스터와,
    상기 용량 소자의 전하를 방전하는 방전용 트랜지스터와,
    상기 증폭용 트랜지스터로부터 출력되는 전압값을 선택적으로 출력하는 선택용 트랜지스터를 추가로 구비하는 것을 특징으로 하는 고체 촬상 장치.
  4. 청구항 3에 있어서,
    1 개의 화소열에 포함되는 복수의 화소부 각각의 상기 선택용 트랜지스터의 출력에 접속된 배선과,
    상기 배선에 접속되고, 제1 기간에 각 화소부로부터 출력된 명(明)신호 성분을 홀딩하는 제1 홀딩부와,
    상기 배선에 접속되고, 제2 기간에 각 화소부로부터 출력된 암(暗)신호 성분을 홀딩하는 제2 홀딩부와,
    상기 제 1 및 제2 홀딩부의 출력이 입력되고, 입력 신호의 차분을 출력하는 차연산부를 추가로 구비하는 것을 특징으로 하는 고체 촬상 장치.
  5. 청구항 4에 있어서,
    상기 반도체 기판상에 있어서, 상기 매립형 포토 다이오드 및 상기 용량 소자 각각의 배치 영역이 서로 분리되어 있고, 상기 증폭용 트랜지스터, 상기 전송용 트랜지스터, 상기 방전용 트랜지스터 및 상기 선택용 트랜지스터의 배치 영역은 상기 매립형 포토 다이오드의 배치 영역과 상기 용량 소자의 배치 영역으로 둘러싸여 있는 것을 특징으로 하는 고체 촬상 장치.
KR1020127025167A 2005-02-07 2006-02-02 고체 촬상 장치 KR101335142B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2005030804A JP4878123B2 (ja) 2005-02-07 2005-02-07 固体撮像装置
JPJP-P-2005-030804 2005-02-07
PCT/JP2006/301779 WO2006082896A1 (ja) 2005-02-07 2006-02-02 固体撮像装置

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1020077014452A Division KR101214268B1 (ko) 2005-02-07 2006-02-02 고체 촬상 장치

Publications (2)

Publication Number Publication Date
KR20120110159A KR20120110159A (ko) 2012-10-09
KR101335142B1 true KR101335142B1 (ko) 2013-12-03

Family

ID=36777278

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020127025167A KR101335142B1 (ko) 2005-02-07 2006-02-02 고체 촬상 장치
KR1020077014452A KR101214268B1 (ko) 2005-02-07 2006-02-02 고체 촬상 장치

Family Applications After (1)

Application Number Title Priority Date Filing Date
KR1020077014452A KR101214268B1 (ko) 2005-02-07 2006-02-02 고체 촬상 장치

Country Status (7)

Country Link
US (1) US8018515B2 (ko)
EP (1) EP1850387B1 (ko)
JP (1) JP4878123B2 (ko)
KR (2) KR101335142B1 (ko)
CN (1) CN100568519C (ko)
TW (1) TWI413241B (ko)
WO (1) WO2006082896A1 (ko)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7504616B2 (en) 2006-04-10 2009-03-17 Panasonic Corporation Exposure device and image forming apparatus using the same
KR100977834B1 (ko) * 2007-12-31 2010-08-25 인제대학교 산학협력단 넓은 동적 범위을 갖는 씨모스 이미지 센서
JP5150283B2 (ja) * 2008-01-30 2013-02-20 浜松ホトニクス株式会社 固体撮像装置
JP5155759B2 (ja) * 2008-07-17 2013-03-06 浜松ホトニクス株式会社 固体撮像装置
JP5438331B2 (ja) 2009-01-30 2014-03-12 浜松ホトニクス株式会社 固体撮像装置
CN102157533B (zh) * 2011-01-18 2013-07-17 江苏康众数字医疗设备有限公司 具有存储电容结构的非晶硅图像传感器
US8570012B2 (en) * 2011-12-13 2013-10-29 Texas Instruments Incorporated Diode for use in a switched mode power supply
US9967501B2 (en) 2014-10-08 2018-05-08 Panasonic Intellectual Property Management Co., Ltd. Imaging device
JP6527035B2 (ja) 2015-06-30 2019-06-05 浜松ホトニクス株式会社 固体撮像装置
JP6782431B2 (ja) 2016-01-22 2020-11-11 パナソニックＩｐマネジメント株式会社 撮像装置
CN107026961B (zh) * 2016-01-29 2021-02-12 松下知识产权经营株式会社 摄像装置
EP3719840A4 (en) * 2017-11-30 2021-02-24 Panasonic Intellectual Property Management Co., Ltd. IMAGE CAPTURE DEVICE

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09275201A (ja) * 1996-04-04 1997-10-21 Fuji Xerox Co Ltd 固体撮像素子
KR20040034517A (ko) * 2002-10-17 2004-04-28 소니 가부시끼 가이샤 고체 촬상 소자 및 그 제어 방법

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6139569A (ja) * 1984-07-31 1986-02-25 Fuji Photo Film Co Ltd 固体光検出デバイス
JPS61204966A (ja) * 1985-03-08 1986-09-11 Fuji Photo Film Co Ltd 固体撮像デバイス
JPS6353968A (ja) * 1986-08-22 1988-03-08 Nikon Corp イメ−ジセンサ
JPH05160379A (ja) * 1991-12-06 1993-06-25 Fuji Xerox Co Ltd イメージセンサ及び画像読取装置
JPH1098176A (ja) * 1996-09-19 1998-04-14 Toshiba Corp 固体撮像装置
JPH10189908A (ja) * 1996-12-20 1998-07-21 Texas Instr Japan Ltd 金属酸化物キャパシタの作製方法及び半導体メモリ装置の製造方法
JPH11164210A (ja) * 1997-11-28 1999-06-18 Nikon Corp 動き検出用固体撮像装置
JPH11274454A (ja) 1998-03-19 1999-10-08 Canon Inc 固体撮像装置及びその形成方法
US6255680B1 (en) * 1998-03-30 2001-07-03 Nec Corporation Solid-state image sensor
US6963372B1 (en) * 1998-04-24 2005-11-08 Canon Kabushiki Kaisha Solid-state image sensing apparatus and method of operating the same
JP2000224495A (ja) * 1998-11-24 2000-08-11 Canon Inc 撮像装置及びそれを用いた撮像システム
US6204524B1 (en) * 1999-07-14 2001-03-20 Micron Technology, Inc. CMOS imager with storage capacitor
KR100477788B1 (ko) * 1999-12-28 2005-03-22 매그나칩 반도체 유한회사 커패시터가 접속된 포토다이오드를 갖는 씨모스이미지센서 및 그 제조방법
US6730897B2 (en) 2000-12-29 2004-05-04 Eastman Kodak Company Linearity and dynamic range for complementary metal oxide semiconductor active pixel image sensors
JP4130307B2 (ja) * 2001-01-15 2008-08-06 Ｎｅｃエレクトロニクス株式会社 固体撮像装置
FR2820883B1 (fr) 2001-02-12 2003-06-13 St Microelectronics Sa Photodiode a grande capacite
JP3918442B2 (ja) * 2001-02-19 2007-05-23 ソニー株式会社 半導体装置及びその製造方法
JP3734717B2 (ja) * 2001-04-26 2006-01-11 富士通株式会社 イメージセンサ
KR100504562B1 (ko) * 2001-07-18 2005-08-03 매그나칩 반도체 유한회사 씨모스 이미지 센서
JP4006207B2 (ja) 2001-09-27 2007-11-14 シャープ株式会社 電荷検出装置並びにそれを含むｍｏｓ型固体撮像装置およびｃｃｄ型固体撮像装置
US7122408B2 (en) * 2003-06-16 2006-10-17 Micron Technology, Inc. Photodiode with ultra-shallow junction for high quantum efficiency CMOS image sensor and method of formation

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09275201A (ja) * 1996-04-04 1997-10-21 Fuji Xerox Co Ltd 固体撮像素子
KR20040034517A (ko) * 2002-10-17 2004-04-28 소니 가부시끼 가이샤 고체 촬상 소자 및 그 제어 방법

Also Published As

Publication number Publication date
EP1850387B1 (en) 2018-10-10
JP4878123B2 (ja) 2012-02-15
JP2006216907A (ja) 2006-08-17
WO2006082896A1 (ja) 2006-08-10
TW200644229A (en) 2006-12-16
US8018515B2 (en) 2011-09-13
US20080192134A1 (en) 2008-08-14
EP1850387A1 (en) 2007-10-31
TWI413241B (zh) 2013-10-21
KR20070102496A (ko) 2007-10-18
CN100568519C (zh) 2009-12-09
KR101214268B1 (ko) 2012-12-20
KR20120110159A (ko) 2012-10-09
CN101103461A (zh) 2008-01-09
EP1850387A4 (en) 2011-01-12

Similar Documents

Publication Publication Date Title
KR101335142B1 (ko) 고체 촬상 장치
KR100657863B1 (ko) 핑거드 타입 소스 폴로워 트랜지스터를 이용한 상보성금속 산화막 반도체 액티브 픽셀 센서
US6555842B1 (en) Active pixel sensor with intra-pixel charge transfer
JP5258416B2 (ja) 固体撮像装置
CN108389871B (zh) 摄像器件
JP6003291B2 (ja) 固体撮像装置及び電子機器
US8159585B2 (en) Image sensor pixel with gain control
WO2011058683A1 (ja) 固体撮像装置
KR101145075B1 (ko) 가변 동적 범위 픽셀 센서 셀, 설계 구조 및 방법
JP2001177775A (ja) 固体撮像装置、撮像システム及び固体撮像装置の駆動方法
JP4130307B2 (ja) 固体撮像装置
KR20070046790A (ko) 광검출 장치
JP5644433B2 (ja) 固体撮像素子、および、固体撮像素子の製造方法
KR101588907B1 (ko) 고체 촬상 장치
JP2006041189A (ja) 固体撮像素子
EP1712886B1 (en) Photodetector device
JPH0758308A (ja) 固体撮像素子
JP2006303019A (ja) 撮像素子
JP2012074447A (ja) 光センサ、および光センサアレイ
JP2007165530A (ja) 固体撮像素子
US20050023570A1 (en) Image sensor with transparent transistor gates
JP4655785B2 (ja) 固体撮像素子の駆動方法
JP2009141838A (ja) 撮像素子
KR20050123399A (ko) 풀 액티브 바이폴라 이미지 센서

Legal Events

Date Code Title Description
A107 Divisional application of patent
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20171107

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20181101

Year of fee payment: 6