KR101329687B1 - 다층 플렉시블 프린트 배선판 및 그 제조방법 - Google Patents

다층 플렉시블 프린트 배선판 및 그 제조방법 Download PDF

Info

Publication number
KR101329687B1
KR101329687B1 KR1020070107749A KR20070107749A KR101329687B1 KR 101329687 B1 KR101329687 B1 KR 101329687B1 KR 1020070107749 A KR1020070107749 A KR 1020070107749A KR 20070107749 A KR20070107749 A KR 20070107749A KR 101329687 B1 KR101329687 B1 KR 101329687B1
Authority
KR
South Korea
Prior art keywords
layer
signal line
insulating layer
dielectric constant
plane
Prior art date
Application number
KR1020070107749A
Other languages
English (en)
Other versions
KR20080039795A (ko
Inventor
료이치 도요시마
Original Assignee
니폰 메크트론 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 니폰 메크트론 가부시키가이샤 filed Critical 니폰 메크트론 가부시키가이샤
Publication of KR20080039795A publication Critical patent/KR20080039795A/ko
Application granted granted Critical
Publication of KR101329687B1 publication Critical patent/KR101329687B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4688Composite multilayer circuits, i.e. comprising insulating layers having different properties
    • H05K3/4694Partitioned multilayer circuits having adjacent regions with different properties, e.g. by adding or inserting locally circuit layers having a higher circuit density
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/03Use of materials for the substrate
    • H05K1/0393Flexible materials
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4644Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

본 발명은 신호선을 배치한 절연수지의 일부를 제거하고, 저유전율의 수지를 적층함으로써 신호선을 감싸는 저유전율의 절연수지층의 부피를 늘린 다층 플렉시블 프린트 배선판 및 그 제조방법을 제공하는 것으로, 신호선(8), 플레인층(12), 그리고 복수개의 층으로 이루어지며 상기 신호선의 주위 및 상기 신호선과 상기 플레인층 사이에 배치되는 절연층을 가지고, 마이크로 스트립 라인 구조 또는 스트립 라인 구조를 가진 다층 플렉시블 프린트 배선판에 있어서, 신호선 주위에 3층 구성의 절연층(9, 10, 11)을 배치하여 이루어지는 다층 플렉시블 프린트 배선판, 및 그 제조방법을 제공한다.
다층 플렉시블, 프린트 배선판

Description

다층 플렉시블 프린트 배선판 및 그 제조방법{Multilayer flexible printed wiring board and method for manufacturing the same}
본 발명은 다층 플렉시블 프린트 배선판 및 그 제조방법에 관한 것으로, 특히 전기, 전자기기의 소형화, 고성능화에 대한 요구에 대응한 고속신호를 전송하기 위한 다층 프린트 배선판 및 그 제조방법에 관한 것이다.
근래, 전자기기에서의 신호 처리속도가 점점 향상되고 있다. 이 때문에, 프린트 배선판을 통과하는 신호의 전송속도로 빨라지고 있다. 고속신호의 전송에 있어서는 신호선의 특성 임피던스의 정합이 필요하며, 부정합이 발생하면 신호의 반사가 일어나 전송손실을 일으킨다.
원하는 임피던스를 얻기 위하여, 고속신호를 다루는 프린트 배선판에서는 도 7 및 도 8에 나타내는 바와 같이, 신호선 및 플레인(plane)층을 배치한 마이크로 스트립 라인이나 스트립 라인 등을 이용하고 있다. 다층 프린트 배선판에서의 신호선과 플레인층 사이에는, 일반적으로 글라스 에폭시 등이 절연수지로서 충전되어 있다.
하지만, 신호선과 플레인층 사이에서는 절연수지를 통하여 정전용량이 발생 하며, 특히 글라스 에폭시 등의 경우, 비유전율이 4.2~5.0으로 높아 고속신호 지연 등의 문제가 발생한다.
그래서, 절연수지를 저유전율화하는 방법이 제공되고 있으며(일본특허공개 평6-252523호 공보, 일본특허공개 2006-80162호 공보 참조), 또한 저유전율의 절연수지인 액정 폴리머를 적용하는 방법이 제공되고 있다(일본특허공개 2000-138422호 공보 참조).
한편, 전자기기의 경박단소화에 대응하기 위하여, 프린터 배선판에도 소형화, 박형화가 요구되고 있다. 그 결과, 신호선과 플레인층 사이의 절연수지층도 얇아지고, 신호선과 플레인층 사이에 발생하는 정전용량이 증대되는 문제가 있다.
그래서, 신호선과 플레인층 사이의 절연수지층만을 두껍게 하는 방법이 제공되고 있다(일본특허공개 2002-57467호 공보 참조). 또한, 절연수지층 안에 기포를 혼입시켜 비유전율을 낮추는 방법도 제공되고 있다(일본특허공개 2006-80162호 공보 참조).
하지만, 일본특허공개 2006-80162호 공보에 개시된 방법에서는, 국소적으로 보면 기포가 있는 부분과 기포가 없는 부분이 혼재되어 있는 상태로, 신호선과 플레인층에 발생하는 정전용량이 불연속하게 된다. 따라서, 임피던스의 제어가 어려워진다.
그래서, 이 일본특허공개 2006-80162호 공보에 개시된 배선 위의 절연수지의 일부에 공기층을 형성하는 방법에서는, 절연수지를 투과한 수분이 이 공기층에 체류하여 결노하는 등의 우려가 있다. 또한, 공기층을 형성한 절연수지를 신호선 위에 적층할 때 공기층이 변형하여, 원하는 정전용량의 저감이 불가능해진다.
더구나, 이 방법들에서는, 신호선과 대향하는 한면의 절연수지만의 정전용량을 줄이는 것은 가능하지만, 신호선과 플레인층 사이에 발생하는 정전용량은 이들 대향하는 면뿐만 아니라 반대측 면에도 발생하여, 이 저감이 불가능하다. 그 결과, 특히 신호선의 양면에서 플레인층과 대향하는 스트립 라인에서는, 그 영향이 현저해진다.
또한, 일본특허공개 2000-138422호 공보와 같이, 모든 층을 액정 폴리머로 하여 신호선과 플레인층 사이의 정전용량을 줄이는 방법에서는, 내층 기판에 외층을 적층할 때, 내층의 액정 폴리머가 배선 패턴에 의해 눌려 국소적으로 변형된다. 이 때문에, 신호선과 플레인층의 거리를 제어할 수 없게 되어, 안정적인 임피던스를 얻기 어려워진다.
더구나, 일본특허공개 2002-57467호 공보에 나타내는 바와 같이, 절연수지의 두께를 두껍게 하면, 전자기기의 경박단소화에 따른 프린트 배선판의 박형화에 대한 요구를 만족시킬 수 없다.
본 발명은 상술한 점을 고려하여 이루어진 것으로, 신호선을 배치한 절연수지의 일부를 제거하고, 저유전율의 수지를 적층함으로써 신호선을 감싸는 저유전율의 절연수지층의 부피를 늘린 다층 플렉시블 프린트 기판 및 그 제조방법을 제공하는 것을 목적으로 한다.
상기 목적을 달성하기 위하여 본 발명에서는 다음을 제공한다.
제1 발명은,
신호선, 플레인층, 그리고 복수개의 층으로 이루어지며 상기 신호선의 주위 및 상기 신호선과 상기 플레인층 사이에 배치되는 절연층을 가지고, 마이크로 스트립 라인 구조 또는 스트립 라인 구조를 가진 다층 플렉시블 프린트 배선판에 있어서,
상기 절연층의 한층을 구성하는 제1 층으로서, 어느 한쪽 면에 상기 신호선이 설치되고, 또한 상기 신호선 주위의 부분이 제거된 상기 제1 층과,
상기 제1 층보다 열변형온도가 낮은, 저유전율 재료로 형성되는 상기 절연층의 제2 층으로서, 상기 제1 층이 제거된 두께에 상기 신호선의 두께를 더한 두께보다 두껍게 적층되며, 상기 제1 층과 함께 상기 신호선을 노출시킨 상기 제2 층과,
상기 제2 층보다 열변형온도가 낮은, 혹은 상기 제2 층보다 열변형온도가 높 고, 상기 제1 층보다 열변형온도가 낮은, 저유전율 재료로 형성되는 상기 절연층의 제3 층으로서, 상기 제2 층과 대향하여 상기 신호선을 감싸도록 적층되는 상기 제3 층과,
상기 제3 층 위에 형성되는 상기 플레인층을 구비한 것을 특징으로 하는 다층 플렉시블 프린트 배선판이다.
제2 발명은,
신호선, 플레인층, 그리고 복수개의 층으로 이루어지며 상기 신호선의 주위 및 상기 신호선과 상기 플레인층 사이에 배치되는 절연층을 가지고, 마이크로 스트립 라인 구조 또는 스트립 라인 구조를 가진 다층 플렉시블 프린트 배선판의 제조방법에 있어서,
상기 절연층의 한층을 구성하는 층으로서, 어느 한면에 상기 신호선을 가지는 제1 층을 형성하는 공정,
상기 제1 층에서의 상기 신호선 주위 부분을 제거하는 공정,
상기 제1 층보다 열변형온도가 낮은, 저유전율 재료로 형성되는 상기 절연층의 제2 층을, 상기 제1 층이 제거된 두께에 상기 신호선의 두께를 더한 두께보다 두껍게 상기 제1 층과 함께 상기 신호선을 감싸도록 적층하는 공정,
상기 제2 층을 연마하여 상기 신호선을 노출시키는 공정,
상기 제2 층보다 열변형온도가 낮은, 저유전율 재료로 형성되는 상기 절연층의 제3 층을, 상기 제2 층 및 상기 제3 층의 각 열변형온도 사이의 온도에서, 상기 제2 층과 대향하여 상기 신호선을 감싸도록 적층하는 공정, 및
상기 제3 층 위에 상기 플레인층을 형성하는 공정을 구비한 것을 특징으로 하는 다층 플렉시블 프린트 배선판의 제조방법이다.
제3 발명은,
신호선, 플레인층, 그리고 복수개의 층으로 이루어지며 상기 신호선의 주위 및 상기 신호선과 상기 플레인층 사이에 배치되는 절연층을 가지고, 마이크로 스트립 라인 구조 또는 스트립 라인 구조를 가진 다층 플렉시블 프린트 배선판의 제조방법에 있어서,
상기 절연층의 한층을 구성하는 층으로서, 어느 한면에 상기 신호선을 가지는 제1 층을 형성하는 공정,
상기 제1 층에서의 상기 신호선 주위 부분을 제거하는 공정,
상기 제1 층보다 열변형온도가 낮은, 저유전율 재료에 의해 상기 제1 층이 제거된 두께보다 두껍게 형성된 상기 절연층의 제2 층, 상기 제2 층보다 열변형온도가 높고 상기 제1 층보다 열변형온도가 낮은, 저유전율 재료에 의해 구성되는 상기 절연층의 제3 층, 및 상기 플레인층이 차례로 적층되어 구성된 기재를 준비하는 공정, 및
상기 신호선과 상기 기재의 상기 제2 층이 대향하도록 상기 신호선 위에 상기 기재를 겹치고, 상기 제2 층 및 상기 제3 층의 각 열변형온도 사이의 온도에서 적층하는 공정을 구비한 것을 특징으로 하는 다층 플렉시블 프린트 배선판의 제조방법이다.
본 발명은 상술한 바와 같이, 마이크로 스트립 라인 또는 스트립 라인 구조를 가진 다층 플렉시블 프린트 배선판에서의 신호선 주위에 저유전율의 절연층을 배치하였기 때문에, 신호선과 플레인층 사이에 발생하는 정전용량을 줄이고, 고속신호 전송에서의 지연 등의 문제를 줄여, 고속신호의 전송에 적합한 프린트 배선판을 제공할 수 있다.
또한, 신호선과 플레인층 사이, 및 신호선과 절연층의 주위에 저유전율의 절연층을 배치하였기 때문에, 절연층의 박막화 즉, 프린트 배선판의 박형화가 가능해지고, 나아가서는 전기, 전자기기의 소형화에 공헌할 수 있다.
이하, 첨부도면을 참조하여 본 발명의 실시예를 설명한다.
본 발명에서 이용되는 제2, 제3 절연층으로는 예를 들어, 글라스 에폭시 기판에 비하여 저유전율인 액정 폴리머를 생각할 수 있다. 액정 폴리머로서는 예를 들어, 액정 폴리머 단체(單體)에서는 BIAG(저팬고어텍스 가부시키가이샤 제품), Xydar(BP Amoco Chemicals사 제품), 벡트라(Ticona사 제품), 벡스타(가부시키가이샤 쿠라레이사 제품) 등을 들 수 있으며, 동박이 붙은 액정 폴리머에서는 R/Flex 3000(Rogers Corp.사 제품), RF-클래드(저팬고어텍스 가부시키가이샤 제품), 에스파넥스L(신닛테츠카가쿠 가부시키가이샤 제품) 등을 들 수 있다. 이 중에서 본 발명에서는 2개의 절연층의 열변형온도 차이를 이용하고 있기 때문에, 제2 절연층과 제3 절연층의 열변형온도가 서로 다른 것이 바람직하다.
또한, 동박이 붙은 액정 폴리머를 적용함으로써, 플레인층과 절연층의 적층 이 일괄적으로 이루어지기 때문에 효율적이다. 또한, 비유전율이 2.95인 액정 폴리머를 선택하였을 경우, 예를 들어 해당 액정 폴리머의 두께를 66㎛로 함으로써, 비유전율 4.5의 글라스 에폭시 100㎛와 동등한 정전용량이 되기 때문에, 일본특허공개 2002-57467호 공보에 개시된 바와 같이 절연층을 두껍게 할 필요가 없어, 프린트 배선판의 박형화에 유리하다.
또한, 본 발명에서 사용되는 제1 절연층의 제거방법은, 블래스트(blast), 레이저, 플라즈마 등을 생각할 수 있다. 여기서, 블래스트에 사용하는 연마제가 배선에 침투하여 제거하기 어려워지는 문제가 있는 것, 레이저는 큰 면적의 가공에 시간이 걸리고, 또한 플라즈마는 에칭 시간이 긴 것을 고려할 필요가 있다.
그래서, 제1 절연층을 폴리이미드로 하고, 예를 들어 히드라진 등과 같은 화학 에칭에 비하여 안전하고 환경에 대한 부하가 적은 무기 알칼리 성분 및 물을 주성분으로 하는 에칭제 TPE-3000(도레이 엔지니어링 가부시키가이샤 제품) 등에 의한 화학 에칭이, 배선에 대한 손상, 가공시간 즉, 가공비용, 나아가서는 제품 비용의 면에서 유리하다고 할 수 있다.
또한, 이 에칭액이 폴리이미드종에 따라 에칭시간이 변하기 때문에, 폴리이미드는 단일의 것이 바람직하고, 예를 들어, 메타로이얼(토요 메타라이징 가부시키가이샤 제품) 등을 들 수 있다. 혹은, 폴리이미드를 그 두께의 절반까지 에칭하는 경우에는, 막두께 방향의 중앙에 이종(異種) 폴리이미드층을 가지는 네오플렉스 NEX-23FE(25T)(미츠이카가쿠 가부시키가이샤 제품) 등을 이용함으로써, 중앙의 이종 폴리이미드층의 에칭 속도가 느린 것을 이용하여, 에칭을 쉽게 제어할 수 있다.
또한, 제1 절연층 위에 설치된 신호선 주위의 제1 절연층을 제거하고, 제1 절연층보다 저유전율인 제2 절연층을 신호선과 제2 절연층이 대향하도록 적층하며, 제2 절연층을 연마하여 신호선을 노출시켜, 제2 절연층보다 열변형온도가 낮고 제1 절연층보다 저유전율인 제3 절연층을, 제2 절연층과 제3 절연층이 대향하도록 제2 절연층과 제3 절연층의 각 열변형온도 사이의 온도에서 적층하며, 제3 절연층 위에 플레인층을 형성하는 공정에 의해 본 발명을 실현하는 경우, 제2 절연층의 두께는 제1 절연층이 제거된 두께에 신호선의 두께를 더한 두께보다 두껍게 함으로써, 제2 절연층을 적층하였을 때 제1 절연층 및 신호선을 확실하게 덮을 수 있게 된다. 예를 들어, 신호선의 두께가 12㎛, 제1 절연층의 제거하는 두께를 13㎛로 하면, 제2 절연층의 두께는 25㎛ 이상 필요하다.
또한, 제1 절연층 위에 설치된 신호선 주위의 제1 절연층을 제거하고, 제1 절연층보다 저유전율인 제2 절연층과, 제1 절연층보다 저유전율이며 제2 절연층보다 열변형온도가 높은 제3 절연층과, 플레인층이 이 순서로 적층된 기재의 제2 절연층과 신호선이 대향하도록, 제2, 제3 절연층의 각 열변형온도 사이의 온도에서 적층하는 공정에 의해 본 발명을 실현하는 경우, 제2 절연층은 제1 절연층의 제거된 두께보다 두껍고, 제1 절연층이 제거된 두께에 신호선의 두께를 더한 두께보다 얇게 함으로써, 제1 절연층이 제거된 부분을 확실하게 제2 절연층으로 충전할 수 있게 된다. 예를 들어, 신호선의 두께를 12㎛, 제1 절연층의 제거하는 두께를 13㎛로 하면, 제2 절연층의 두께는 13㎛ 이상, 25㎛ 이하일 필요가 있다.
다시 말하면, 제1 절연층을 폴리이미드, 제2, 제3 절연층을 액정 폴리머로 함으로써, 가요성을 가지는 마이크로 스트립 라인이 가능해진다.
(실시예 1)
도 1a 및 도 1b는 본 발명의 제1 실시예의 공정을 나타내는 도면이다. 먼저, 도 1a의 (1)에 나타내는 바와 같이, 두께가 12㎛인 동박을 에칭함으로써 신호선(8)이 되는 배선을 두께가 25㎛인 제1 절연층(9) 위에 형성한다.
이 구조를 형성하기 위하여, 출발재료는, 제1 절연층(9) 및 신호선(8)을 이루는 동박이 일체화되어 있으며, 막두께 방향의 중앙에 이종 폴리이미드층을 가지는 네오플렉스 NEX-23FE(25T)(미츠이카가쿠 가부시키가이샤 제품)를 적용하였다.
이어서, 도 1a의 (2)에 나타내는 바와 같이, 제1 절연층(9)을 화학에칭 방법에 의해 신호선(8)을 마스크로 하여 에칭제 TPE-3000(도레이 엔지니어링 가부시키가이샤 제품)을 사용하여 두께 12.5㎛만큼 제거하였다.
이어서, 도 1a의 (3)에 나타내는 바와 같이, 저유전율의 제2 절연층(10)으로서, 여기서는 액정 폴리머인 두께 50㎛의 벡스타(가부시키가이샤 쿠라레이사 제품, 열변형온도 275℃, 유전율 2.95)를, 액정 폴리머의 열변형온도보다 고온에서 진공 평판 프레스에 의해 가압, 성형한다.
그 후, 도 1b의 (4)에 나타내는 바와 같이, 신호선(8)의 절연층(9)과는 반대측 표면이 노출할 때까지 연마한다. 연마 방법으로는 롤 연마, 바이브레이션 연마, 벨트 연마 등의 기계연마 외에, 플라즈마나 레이저 등의 드라이 에칭이나 알칼리성 수용액에 의한 화학연마, 또는 이들의 조합을 들 수 있다.
또한, 도 1b의 (5)에 나타내는 바와 같이, 저유전율의 제3 절연층(11), 및 플레인층이 되는 동박(12)을 적층한다. 여기서는, 저유전율의 제3 절연층(11)과 플레인층이 되는 동박(12)을 일괄적으로 적층하기 위하여, 액정 폴리머 한쪽면 동피복 적층판 에스파넥스 LC-12-50-00NEP(신닛테츠카가쿠 가부시키가이샤 제품, 열변형온도 240℃, 유전율 2.95)를 240~275℃의 온도하에서 진공 평판 프레스에 의해 적층, 일체화한다.
이에 의해, 도 1b의 (6)에 나타내는 바와 같이, 신호선(8)과 플레인층 사이, 및 신호선(8)과 제1 절연층(9) 주위에, 제1 절연층(8)보다 저유전율인 제2, 제3 절연층(10, 11)을 배치한 마이크로 스트립 라인을 형성할 수 있다.
(실시예 2)
도 2는 본 발명의 제2 실시예의 공정을 나타내는 도면이다. 먼저, 도 2의 (1)에 나타내는 바와 같이, 두께가 12㎛인 동박을 에칭함으로써 신호선(13)이 되는 배선을 두께가 25㎛인 제1 절연층(14) 위에 형성한다.
이 구조를 형성하기 위하여, 출발재료는, 제1 절연층(14) 및 신호선(13)을 이루는 동박이 일체화되어 있으며, 막두께 방향의 중앙에 이종 폴리이미드층을 가지는 네오플렉스 NEX-23FE(25T)(미츠이카가쿠 가부시키가이샤 제품)를 적용하였다.
이어서, 도 2의 (2)에 나타내는 바와 같이, 제1 절연층(14)을 화학에칭 방법에 의해 신호선(13)을 마스크로 하여 에칭제 TPE-3000(도레이 엔지니어링 가부시키가이샤 제품)을 사용하여 두께 13㎛만큼 제거하였다.
이어서, 도 2의 (3)에 나타내는 바와 같이, 저유전율의 제2 절연층(15)으로서의 액정 폴리머인 두께 25㎛의 벡스타(가부시키가이샤 쿠라레이사 제품, 열변형 온도 240℃, 유전율 2.95), 그리고 저유전율의 제3 절연층(16) 및 플레인층이 되는 동박(17)이 일체화되어 이루어지는 액정 폴리머 한쪽면 동피복 적층판 에스파넥스 LC-12-50-00NEP(신닛테츠카가쿠 가부시키가이샤 제품, 열변형온도 275℃, 액정 폴리머 두께 50㎛, 유전율 2.95)를, 240~275℃의 온도하에서 진공 평판 프레스를 사용하여 일체 성형한다. 이에 의해, 저유전율의 제2, 제3 절연층(15, 16)을 가지는 한쪽면 동피복 적층판(18)을 얻는다.
이어서, 도 2의 (4)에 나타내는 바와 같이, 저유전율의 제2, 제3 절연층(15, 16)을 가지는 한쪽면 동피복 적층판(18)을, 제2 절연층(15)과 신호선(13)의 제1 절연층(14)과 반대측 면을 대향시켜, 240~275℃의 온도하에서 진공 평판 프레스를 사용하여 적층, 일체화한다.
이에 의해, 도 2의 (5)에 나타내는 신호선(13)과 플레인층 사이, 및 신호선(13)과 제1 절연층(14)의 주위에, 제1 절연층(14)보다 저유전율인 제2, 제3 절연층(15, 16)을 배치한 마이크로 스트립 라인을 형성할 수 있다.
(실시예 3)
도 3a 및 도 3b는 본 발명의 제3 실시예의 공정을 나타내는 도면이다. 먼저, 도 3a의 (1)에 나타내는 바와 같이, 두께가 12㎛인 동박을 에칭함으로써, 신호선(19)이 되는 배선을, 제1 플레인층(21)이 되는 12㎛의 동박을 가지고 두께가 25㎛인 제1 절연층(20) 위에 형성한다.
이 제3 실시예의 구조를 형성하기 위하여, 출발재료는, 제1 절연층(20)과 신호선(18) 및 제1 플레인층(21)을 이루는 동박이 일체화되어 있으며, 균질한 화학 에칭이 가능한 단일의 폴리이미드층 카프톤 EN으로 이루어지는 메타로이얼(토요 메타라이징 가부시키가이샤 제품) PI-25D-CCW-12D0(#25)을 적용하였다.
이어서, 도 3a의 (2)에 나타내는 바와 같이, 제1 절연층(20)을 화학 에칭 방법에 의해 신호선(19)을 마스크로 하여 에칭제 TPE-3000(도레이 엔지니어링 가부시키가이샤 제품)을 사용하여 제1 플레인층(21)의 면까지 제거하였다.
이어서, 도 3a의 (3)에 나타내는 바와 같이, 저유전율의 제2 절연층(22)으로서의 액정 폴리머인 두께 50㎛의 벡스터(가부시키가이샤 쿠라레이 제품, 열변형온도 275℃, 유전율 2.95)를, 액정 폴리머의 열변형온도보다 고온에서 진공 평판 프레스에 의해 가압, 성형한다.
이어서, 도 3b의 (4)에 나타내는 바와 같이, 신호선(19)의 제1 플레인층(21)과는 반대측 면의 표면이 노출할 때까지 연마한다. 연마 방법으로는 롤 연마, 바이브레이션 연마, 벨트 연마 등의 기계연마 외에, 플라즈마나 레이저 등의 드라이 에칭이나 알칼리성 수용액에 의한 화학연마, 또는 이들의 조합을 들 수 있다.
또한, 도 3b의 (5)에 나타내는 바와 같이, 저유전율의 제3 절연층(23), 및 제2 플레인층이 되는 동박(24)을 적층한다. 여기서는, 저유전율의 제3 절연층(23)과 제2 플레인층이 되는 동박(24)을 일괄적으로 적층하기 때문에, 액정 폴리머 한쪽면 동피복 적층판 에스파넥스 LC-12-50-00NEP(신닛테츠카가쿠 가부시키가이샤 제품, 열변형온도 240℃, 유전율 2.95)를, 240℃~275℃의 온도에서 진공평판 프레스함으로써 적층, 일체화한다.
이에 의해, 도 3b의 (6)에 나타내는 바와 같이, 신호선(19)과 제2 플레인 층(24) 사이, 및 신호선(19)과 제1 절연층(20)의 주위에, 제1 절연층(20)보다 저유전율인 제2, 제3 절연층(22, 23)을 배치한 스트립 라인을 형성할 수 있다.
(실시예 4)
도 4는 본 발명의 제4 실시예의 공정을 나타내는 도면이다. 먼저, 도 4의 (1)에 나타내는 바와 같이, 두께가 12㎛의 동박을 에칭함으로써, 신호선(25)이 되는 배선을 25㎛의 제1 절연층(26) 위에 형성한다.
이 제4 실시예의 구조를 형성하기 위하여, 출발재료는, 제1 절연층(26)과 신호선(25) 및 제1 플레인층(27)을 이루는 동박이 일체화되어 있으며, 균질한 화학 에칭이 가능한 단일의 폴리이미드층 카프톤 EN으로 이루어지는 메타로이얼(토요 메타라이징 가부시키가이샤 제품) PI-25D-CCW-12D0(#25)을 적용하였다.
이어서, 도 4의 (2)에 나타내는 바와 같이, 제1 절연층(26)을 화학 에칭 방법에 의해 신호선(25)을 마스크로 하여 에칭제 TPE-3000(도레이 엔지니어링 가부시키가이샤 제품)을 사용하여 제1 플레인층(27)의 면까지 제거하였다.
이어서, 도 4의 (3)에 나타내는 바와 같이, 저유전율인 제2 절연층(28)으로서의 액정 폴리머인 두께 35㎛의 벡스터(가부시키가이샤 쿠라레이 제품, 열변형온도 240℃, 유전율 2.95), 및 저유전율의 제3 절연층(29)과 제2 플레인층이 되는 동박(30)이 일체화되어 이루어지는 액정 폴리머 한쪽면 동피복 적층판 에스파넥스 LC-12-50-00NE(신닛테츠카가쿠 가부시키가이샤 제품, 열변형온도 275℃, 액정 폴리머 두께 50㎛, 유전율 2.95)를 240℃~275℃의 온도에서 진공 평판 프레스를 이용하여 일체 성형함으로써, 저유전율의 제2, 제3 절연층(28, 29)을 가지는 한쪽면 동피 복 적층판(31)을 얻는다.
그 후, 도 4의 (4)에 나타내는 바와 같이, 저유전율의 제2, 제3 절연층(28, 29)을 가지는 한쪽면 동피복 적층판(31)을, 제2 절연층(28)과 신호선(25)의 제1 플레인층(27)과는 반대측 면을 대향시켜, 240℃~275℃의 온도에서 진공평판 프레스를 사용하여 적층, 일체화한다.
이에 의해, 도 4의 (5)에 나타내는 바와 같이, 신호선(25)과 제2 플레인층 사이, 및 신호선(25)과 제1 절연층(26)의 주위에, 제1 절연층(26)보다 저유전율인 제2, 제3 절연층(28, 29)을 배치한 스트립 라인을 형성할 수 있다.
(실시예 5)
도 5a 및 도 5b는 본 발명의 제5 실시예의 공정을 나타내는 도면이다. 먼저, 도 5a의 (1)에 나타내는 바와 같이, 두께 12㎛의 동박을 에칭함으로써, 신호선(32)이 되는 배선을 두께가 25㎛인 제1 절연층(33) 위에 형성한다.
이 제5 실시예의 구조를 형성하기 위하여, 출발재료는, 제1 절연층(33)과 신호선(32) 및 실장부 배선층(34)을 이루는 동박이 일체화되어 있으며, 균질한 화학 에칭이 가능한 단일의 폴리이미드층 카프톤 EN으로 이루어지는 메타로이얼(토요 메타라이징 가부시키가이샤 제품) PI-25D-CCW-12D0(#25)을 적용하였다.
이어서, 도 5a의 (2)에 나타내는 바와 같이, 제1 절연층(33)을 화학 에칭 방법에 의해 신호선(32)을 마스크로 하여 에칭제 TPE-3000(도레이 엔지니어링 가부시키가이샤 제품)을 사용하여 두께 12.5㎛만큼 제거하였다.
이어서, 도 5a의 (3)에 나타내는 바와 같이, 저유전율의 제2 절연층(35)으로서 액정 폴리머인 두께 50㎛의 벡스터(가부시키가이샤 쿠라레이 제품, 열변형온도 275℃, 유전율 2.95)를, 액정 폴리머의 열변형온도보다 고온에서 진공 평판 프레스에 의해 가압, 성형한다.
이어서, 도 5a의 (4)에 나타내는 바와 같이, 신호선(32)의 실장부 배선층(34)과는 반대측 면의 표면이 노출할 때까지 연마한다. 연마 방법으로는 롤 연마, 바이브레이션 연마, 벨트 연마 등의 기계연마 외에, 플라즈마나 레이저 등의 드라이 에칭이나 알칼리성 수용액에 의한 화학연마, 또는 이들의 조합을 들 수 있다.
또한, 도 5a의 (5)에 나타내는 바와 같이, 저유전율의 제3 절연층(36), 및 플레인층이 되는 동박(37)을 적층한다. 여기서는, 저유전율의 제3 절연층(36)과 플레인층이 되는 동박(37)을 일괄적으로 적층하기 때문에, 액정 폴리머 한쪽면 동피복 적층판 에스파넥스 LC-12-50-00NEP(신닛테츠카가쿠 가부시키가이샤 제품, 열변형온도 240℃, 유전율 2.95)를, 240℃~275℃의 온도에서 진공평판 프레스에 의해 적층, 일체화한다.
이에 의해, 도 5b의 (6)에 나타내는 바와 같이, 신호선(32)과 플레인층(37)의 사이, 및 신호선(32)과 제1 절연층(33)의 주위에, 제1 절연층(33)보다 저유전율인 제2 절연층(35)을 배치한 마이크로 스트립 라인(38)을 형성할 수 있다.
이어서, 도 5b의 (7)에 나타내는 바와 같이, 신호선(32)과 실장부 배선층(34), 및 플레인층(37)과 실장부 배선층(34)을 각각 전기적으로 접속하기 위한 비아홀(39) 또는 쓰루홀(40)을 형성한다.
이에 의해, 도 5b의 (8)에 나타내는 바와 같이, 실장부 배선층(34)과 플레인층(37)의 도체 패턴을 형성함으로써, 단면도가 도 5b의 (8), 또는 실장부 배선층에서 본 상면도가 도 5b의 (9)와 같이 가요부(可撓部)(41)를 가지고, 실장부는 내열성이 뛰어난 폴리이미드(33)이며, 마이크로 스트립 라인의 신호선(32) 주위가 저유전율인 액정 폴리머라는 구성을 가지는 고속전송이 가능한 가요성 다층회로기판을 제조할 수 있게 된다.
열가소성 수지인 액정 폴리머를 실장부에 적용한 경우, 실장온도에는 제약을 가지지만, 실장부에 내열성이 뛰어난 폴리이미드를 적용함으로써, 예를 들어 무연 땜납과 같은 고온이 필요한 실장에도 적용할 수 있게 된다.
(실시예 6)
도 6a 및 도 6b는 본 발명의 제6 실시예의 공정을 나타내는 도면이다. 먼저, 도 6a의 (1)에 나타내는 바와 같이, 두께 12㎛의 동박을 에칭함으로써, 신호선(42)이 되는 배선을 두께가 25㎛인 제1 절연층(43) 위에 형성한다.
이 제6 실시예의 구조를 형성하기 위하여, 출발재료는, 제1 절연층(43)과 신호선(42) 및 실장부 배선층(44)을 이루는 동박이 일체화되어 있으며, 막두께 방향의 중앙에 이종 폴리이미드층을 가지는 네오플렉스 NEX-23FE(25T)(미츠이카가쿠 가부시키가이샤 제품)를 적용하였다.
이어서, 도 6a의 (2)에 나타내는 바와 같이, 제1 절연층(43)을 화학 에칭 방법에 의해 신호선(42)을 마스크로 하여 에칭제 TPE-3000(도레이 엔지니어링 가부시키가이샤 제품)을 사용하여 두께 13㎛만큼 제거하였다.
이어서, 도 6a의 (3)에 나타내는 바와 같이, 저유전율의 제2 절연층(45)으로서의 액정 폴리머인 두께 25㎛의 벡스터(가부시키가이샤 쿠라레이 제품, 열변형온도 240℃, 유전율 2.95), 및 저유전율의 제3 절연층(46)과 플레인층이 되는 동박(47)이 일체화되어 이루어지는 액정 폴리머 한쪽면 동피복 적층판 에스파넥스 LC-12-50-00NE(신닛테츠카가쿠사 제품, 열변형온도 275℃, 액정폴리머 두께 50㎛, 유전율 2.95)를, 240℃~275℃의 온도에서 진공평판 프레스를 사용하여 일체 성형한다. 이에 의해, 저유전율의 제2, 제3 절연층(45, 46)을 가지는 한쪽면 동피복 적층판(48)을 얻는다.
이어서, 도 6a의 (4)에 나타내는 바와 같이, 저유전율의 제2, 제3 절연층(45, 46)을 가지는 한쪽면 동피복 적층판(48)을, 제2 절연층(45)과 신호선(42)의 실장부 배선층(44)과 반대측의 면을 대향시켜, 240℃~275℃의 온도에서 진공평판 프레스에 의해 적층, 일체화한다.
이에 의해, 도 6b의 (5)에 나타내는 바와 같이, 신호선(42)과 플레인층(47) 사이, 및 신호선(42)과 제1 절연층(43)의 주위에, 제1 절연층(43)보다 저유전율의 제2 절연층(45)을 배치한 마이크로 스트립 라인(49)을 형성할 수 있다.
이어서 도 6b의 (6)에 나타내는 바와 같이, 신호선(42)과 실장부 배선층(44), 및 플레인층(47)과 실장부 배선층(44)을 각각 전기적으로 접속하기 위한 비아홀(50) 또는 쓰루홀(51)을 형성한다.
그리고, 도 6b의 (7)에 나타내는 바와 같이, 실장부 배선층(44)과 플레인층(47)의 도체 패턴을 형성함으로써, 단면도가 도 6b의 (8), 또한 실장부 배선층에 서 본 상면도가 도 6b의 (9)에 나타내는 바와 같이 가요부(52)를 가지고, 실장부는 내열성이 뛰어난 폴리이미드(43)이며, 마이크로 스트립 라인의 신호선(42) 주위가 저유전율인 액정 폴리머라는 구성을 가지는 고속전송이 가능한 가요성 다층회로기판을 제조할 수 있게 된다.
열가소성 수지인 액정 폴리머를 실장부에 적용하는 경우, 실장온도에는 제약을 가지지만, 실장부에 내열성이 뛰어난 폴리이미드를 적용함으로써, 예를 들어 무연 땜납과 같은 고온이 필요한 실장에도 적용할 수 있게 된다.
도 1a는 본 발명의 일실시예에 따른 회로기판의 형성방법을 나타내는 단면공정도이다.
도 1b는 본 발명의 일실시예에 따른 회로기판의 형성방법을 나타내는 단면공정도이다.
도 2는 본 발명의 다른 실시예에 따른 회로기판의 형성방법을 나타내는 단면공정도이다.
도 3a는 본 발명의 다른 실시예에 따른 회로기판의 형성방법을 나타내는 단면공정도이다.
도 3b는 본 발명의 다른 실시예에 따른 회로기판의 형성방법을 나타내는 단면공정도이다.
도 4는 본 발명의 다른 실시예에 따른 회로기판의 형성방법을 나타내는 단면공정도이다.
도 5a는 본 발명의 다른 실시예에 따른 회로기판의 형성방법을 나타내는 단면공정도이다.
도 5b는 본 발명의 다른 실시예에 따른 회로기판의 형성방법을 나타내는 단면공정도, 및 이 다른 실시예에 의해 제작되는 가요성 다층회로기판을 실장부 배선층에서 본 상면도이다.
도 6a는 본 발명의 다른 실시예에 따른 회로기판의 형성방법을 나타내는 단면공정도이다.
도 6b는 본 발명의 다른 실시예에 따른 회로기판의 형성방법을 나타내는 단면공정도, 및 이 다른 실시예에 의해 제작되는 가요성 다층회로기판을 실장부 배선층에서 본 상면도이다.
도 7은 종래의 마이크로 스트립 라인의 구조를 나타내는 횡단면도이다.
도 8은 종래의 스트립 라인의 구조를 나타내는 횡단면도이다.
**부호의 설명**
1: 절연층 2: 신호선
3: 플레인층 4: 절연층
5: 신호선 6: 플레인층
7: 플레인층 8: 신호선
9: 제1 절연층 10: 제2 절연층
11: 제3 절연층 12: 플레인층이 되는 동박
13: 신호선 14: 제1 절연층
15: 제2 절연층 16: 제3 절연층
17: 플레인층이 되는 동박
18: 제2, 제3 절연층을 가지는 한쪽면 동피복 적층판
19: 신호선 20: 제1 절연층
21: 제1 플레인층 22: 제2 절연층
23: 제3 절연층 24: 제2 플레인층
25: 신호선 26: 제1 절연층
27: 제1 플레인층 28: 제2 절연층
29: 제3 절연층 30: 제2 플레인층
31: 제2, 제3 절연층을 가지는 한쪽면 동피복 적층판
32: 신호선 33: 제1 절연층
34: 실장부 배선층 35: 제2 절연층
36: 제3 절연층 37: 플레인층이 되는 동박
38: 실시예 5에 의해 형성되는 마이크로 스트립 라인
39: 비아홀 40: 쓰루홀
41: 가요부 42: 신호선
43: 제1 절연층 44: 실장부 배선층
45: 제2 절연층 46: 제3 절연층
47: 플레인층이 되는 동박
48: 제2, 제3 절연층을 가지는 한쪽면 동피복 적층판
49: 실시예 6에 의해 형성되는 마이크로 스트립 라인
50: 비아홀 51: 쓰루홀
52: 가요부

Claims (5)

  1. 신호선, 플레인층, 그리고 복수개의 층으로 이루어지며 상기 신호선의 주위 및 상기 신호선과 상기 플레인층 사이에 배치되는 절연층을 가지고, 마이크로 스트립 라인 구조 또는 스트립 라인 구조를 가진 다층 플렉시블 프린트 배선판에 있어서,
    상기 절연층의 한층을 구성하는 제1 층으로서, 어느 한쪽 면에 상기 신호선이 설치되고, 또한 상기 신호선 주위의 부분이 제거된 상기 제1 층과,
    상기 제1 층보다 열변형온도가 낮고, 상기 제1 층보다 저유전율의 재료로 형성되는 상기 절연층의 제2 층으로서, 상기 제1 층이 제거된 두께에 상기 신호선의 두께를 더한 두께보다 얇게 적층되어 상기 신호선을 노출시킨 상기 제2 층과,
    상기 제2 층보다 열변형온도가 낮은, 혹은 상기 제2 층보다 열변형온도가 높고 상기 제1 층보다 열변형온도가 낮은, 저유전율 재료로 형성되는 상기 절연층의 제3 층으로서, 상기 제2 층과 대향하여 상기 신호선을 감싸도록 적층되는 상기 제3 층과,
    상기 제3 층 위에 형성되는 상기 플레인층을 구비한 것을 특징으로 하는 다층 플렉시블 프린트 배선판.
  2. 신호선, 플레인층, 그리고 복수개의 층으로 이루어지며 상기 신호선의 주위 및 상기 신호선과 상기 플레인층 사이에 배치되는 절연층을 가지고, 마이크로 스트립 라인 구조 또는 스트립 라인 구조를 가진 다층 플렉시블 프린트 배선판의 제조방법에 있어서,
    상기 절연층의 한층을 구성하는 층으로서, 한면에 상기 신호선이 설치된 제1 층을 형성하는 공정,
    상기 제1 층에서의 상기 신호선 주위의 부분을 제거하는 공정,
    상기 제1 층보다 열변형온도가 낮고, 상기 제1 층보다 저유전율의 재료로 형성되는 상기 절연층의 제2 층을, 상기 제1 층이 제거된 두께에 상기 신호선의 두께를 더한 두께보다 두껍게 상기 제1 층과 함께 상기 신호선을 감싸도록 적층하는 공정,
    상기 제2 층을 연마하여 상기 신호선을 노출시키는 공정,
    상기 제2 층보다 열변형온도가 낮고, 상기 제2 층보다 저유전율의 재료로 형성되는 상기 절연층의 제3 층을, 상기 제2 층 및 상기 제3 층의 각 열변형온도 사이의 온도에서, 상기 제2 층과 대향하여 상기 신호선을 감싸도록 적층하는 공정, 및
    상기 제3 층 위에 상기 플레인층을 형성하는 공정을 구비한 것을 특징으로 하는 다층 플렉시블 프린트 배선판의 제조방법.
  3. 제 2 항에 있어서,
    상기 제1 층이 폴리이미드이고, 상기 신호선 주위의 상기 제1 층을 제거하는 방법이 화학 에칭인 것을 특징으로 하는 다층 플렉시블 프린트 배선판의 제조방법.
  4. 신호선, 플레인층, 그리고 복수개의 층으로 이루어지며 상기 신호선의 주위 및 상기 신호선과 상기 플레인층 사이에 배치되는 절연층을 가지고, 마이크로 스트립 라인 구조 또는 스트립 라인 구조를 가진 다층 플렉시블 프린트 배선판의 제조방법에 있어서,
    상기 절연층의 한층을 구성하는 층으로서, 어느 한면에 상기 신호선이 설치된 제1 층을 형성하는 공정,
    상기 제1 층에서의 상기 신호선 주위의 부분을 제거하는 공정,
    상기 제1 층보다 열변형온도가 낮고, 상기 제1 층보다 저유전율의 재료에 의해 상기 제1 층이 제거된 두께보다 두껍게 형성된 상기 절연층의 제2 층, 상기 제2 층보다 열변형온도가 높고 상기 제1 층보다 저유전율의 재료에 의해 구성되는 상기 절연층의 제3 층, 및 상기 플레인층이 차례로 적층되어 구성된 기재를 준비하는 공정, 및
    상기 신호선과 상기 기재의 상기 제2 층이 대향하도록 상기 신호선 위에 상기 기재를 겹치고, 상기 제2 층 및 상기 제3 층의 각 열변형온도 사이의 온도에서 적층하는 공정을 구비한 것을 특징으로 하는 다층 플렉시블 프린트 배선판의 제조방법.
  5. 제 4 항에 있어서,
    상기 제1 층이 폴리이미드이고, 상기 신호선 주위의 상기 제1 층을 제거하는 방법이 화학 에칭인 것을 특징으로 하는 다층 플렉시블 프린트 배선판의 제조방법.
KR1020070107749A 2006-11-01 2007-10-25 다층 플렉시블 프린트 배선판 및 그 제조방법 KR101329687B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2006297726A JP4969993B2 (ja) 2006-11-01 2006-11-01 多層フレキシブルプリント配線板およびその製造法
JPJP-P-2006-00297726 2006-11-01

Publications (2)

Publication Number Publication Date
KR20080039795A KR20080039795A (ko) 2008-05-07
KR101329687B1 true KR101329687B1 (ko) 2013-11-14

Family

ID=39423541

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070107749A KR101329687B1 (ko) 2006-11-01 2007-10-25 다층 플렉시블 프린트 배선판 및 그 제조방법

Country Status (4)

Country Link
JP (1) JP4969993B2 (ko)
KR (1) KR101329687B1 (ko)
CN (1) CN101175366B (ko)
TW (1) TW200838388A (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2284882B1 (en) * 2008-06-06 2013-07-10 National University Corporation Tohoku University Multilayer wiring board
WO2010029611A1 (ja) 2008-09-09 2010-03-18 富士通株式会社 多層フレキシブルプリント配線基板及び電子装置
CN104508902B (zh) * 2013-02-13 2016-08-17 株式会社村田制作所 高频信号传输线路、电子设备及高频信号传输线路的制造方法
KR102576638B1 (ko) 2018-07-02 2023-09-11 삼성전자주식회사 유전 손실이 다른 복수의 유전체들을 갖는 절연층을 포함하는 회로 기판, 및 이를 포함하는 전자 장치
WO2021005966A1 (ja) * 2019-07-08 2021-01-14 株式会社村田製作所 伝送線路、および、伝送線路の製造方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4728962A (en) * 1984-10-12 1988-03-01 Matsushita Electric Works, Ltd. Microwave plane antenna
JP2500235B2 (ja) * 1991-02-07 1996-05-29 富士通株式会社 薄膜回路基板及びその製造方法
JPH09254308A (ja) * 1996-03-26 1997-09-30 Matsushita Electric Works Ltd 樹脂付き金属箔
JP2004014880A (ja) 2002-06-07 2004-01-15 Sumitomo Metal Mining Co Ltd フレキシブル配線基板およびその製造方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61194894A (ja) * 1985-02-25 1986-08-29 松下電工株式会社 高周波用プリント回路板の製造方法
JP4197805B2 (ja) * 1999-07-01 2008-12-17 イビデン株式会社 多層プリント配線板およびその製造方法
US20040211590A1 (en) * 2003-04-25 2004-10-28 Matsushita Electric Industrial Co., Ltd. Multilayer printed wiring board and integrated circuit using the same
JP2006080162A (ja) * 2004-09-07 2006-03-23 Toshiba Corp プリント配線基板
JP4722507B2 (ja) * 2005-02-17 2011-07-13 新日鐵化学株式会社 繰り返し屈曲用途向け両面フレキシブル回路基板

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4728962A (en) * 1984-10-12 1988-03-01 Matsushita Electric Works, Ltd. Microwave plane antenna
JP2500235B2 (ja) * 1991-02-07 1996-05-29 富士通株式会社 薄膜回路基板及びその製造方法
JPH09254308A (ja) * 1996-03-26 1997-09-30 Matsushita Electric Works Ltd 樹脂付き金属箔
JP2004014880A (ja) 2002-06-07 2004-01-15 Sumitomo Metal Mining Co Ltd フレキシブル配線基板およびその製造方法

Also Published As

Publication number Publication date
TW200838388A (en) 2008-09-16
JP4969993B2 (ja) 2012-07-04
KR20080039795A (ko) 2008-05-07
TWI378756B (ko) 2012-12-01
CN101175366B (zh) 2011-02-23
JP2008117846A (ja) 2008-05-22
CN101175366A (zh) 2008-05-07

Similar Documents

Publication Publication Date Title
EP3206229B1 (en) Methods of manufacturing flexible electronic devices
JP3788917B2 (ja) フレキシブル多層配線回路基板の製造方法
JP5516787B2 (ja) 回路基板
KR101329687B1 (ko) 다층 플렉시블 프린트 배선판 및 그 제조방법
KR20040086838A (ko) 다층 인쇄회로기판 및 그 제조방법
JP2017201732A (ja) 回路基板及びその製造方法
WO2011007659A1 (ja) 信号線路及びその製造方法
US8112880B2 (en) Method for manufacturing multilayer printed circuit boards
US20090038828A1 (en) Flexible printed circuit board substrate and flexible printed circuit board fabricated using the same
JP4785473B2 (ja) 多層プリント配線板、多層プリント配線板の製造方法、及び電子装置
JPH09326536A (ja) 金属基板及びその製造方法
JP4398626B2 (ja) 積層回路
JP4033157B2 (ja) 導電路形成方法
JP2001102743A (ja) 一枚基板化構造
JP2004327516A (ja) 多層光電気混載基板およびその製造方法
WO2011043382A1 (ja) 回路基板及びその製造方法
CN102422729B (zh) 电路基板及其制造方法
JP2008311553A (ja) 複合多層プリント配線板の製造方法
JP2008311544A (ja) 複合多層プリント配線板の製造方法
KR101044123B1 (ko) 기판 제조용 캐리어 부재 및 이를 이용한 기판의 제조방법
KR102591926B1 (ko) 회로 기판 및 그 제작 방법
CN116963393A (zh) 基板结构及其制作方法
KR101449022B1 (ko) 인쇄회로기판 및 이의 제조방법
JPH02277286A (ja) 多層プリント基板
KR20090105046A (ko) 액정고분자를 이용한 경연성 인쇄회로기판의 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20161028

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20171018

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20181018

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20191016

Year of fee payment: 7