KR101314020B1 - 온도 센서, 온도 센서의 제조 방법, 반도체 장치, 반도체 장치의 제조 방법 및 반도체 장치의 제어 방법 - Google Patents

온도 센서, 온도 센서의 제조 방법, 반도체 장치, 반도체 장치의 제조 방법 및 반도체 장치의 제어 방법 Download PDF

Info

Publication number
KR101314020B1
KR101314020B1 KR1020120003392A KR20120003392A KR101314020B1 KR 101314020 B1 KR101314020 B1 KR 101314020B1 KR 1020120003392 A KR1020120003392 A KR 1020120003392A KR 20120003392 A KR20120003392 A KR 20120003392A KR 101314020 B1 KR101314020 B1 KR 101314020B1
Authority
KR
South Korea
Prior art keywords
semiconductor device
oxide film
temperature sensor
temperature
aluminum oxide
Prior art date
Application number
KR1020120003392A
Other languages
English (en)
Other versions
KR20120081950A (ko
Inventor
요시쯔구 다나까
Original Assignee
도쿄엘렉트론가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 도쿄엘렉트론가부시키가이샤 filed Critical 도쿄엘렉트론가부시키가이샤
Publication of KR20120081950A publication Critical patent/KR20120081950A/ko
Application granted granted Critical
Publication of KR101314020B1 publication Critical patent/KR101314020B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01K—MEASURING TEMPERATURE; MEASURING QUANTITY OF HEAT; THERMALLY-SENSITIVE ELEMENTS NOT OTHERWISE PROVIDED FOR
    • G01K7/00—Measuring temperature based on the use of electric or magnetic elements directly sensitive to heat ; Power supply therefor, e.g. using thermoelectric elements
    • G01K7/01—Measuring temperature based on the use of electric or magnetic elements directly sensitive to heat ; Power supply therefor, e.g. using thermoelectric elements using semiconducting elements having PN junctions
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01K—MEASURING TEMPERATURE; MEASURING QUANTITY OF HEAT; THERMALLY-SENSITIVE ELEMENTS NOT OTHERWISE PROVIDED FOR
    • G01K7/00—Measuring temperature based on the use of electric or magnetic elements directly sensitive to heat ; Power supply therefor, e.g. using thermoelectric elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/82—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by variation of the magnetic field applied to the device
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B99/00—Subject matter not provided for in other groups of this subclass

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Non-Volatile Memory (AREA)
  • Semiconductor Memories (AREA)

Abstract

본 발명의 과제는 챠지 트랩형 메모리의 구조에 가까운 구조를 갖는 온도 센서를 제공하는 것이다.
기판 상에, 산화실리콘막, 산화알루미늄막, 전극을 갖는 챠지 트랩형 구조체가 적층 형성되어 있고, 상기 산화알루미늄막의 표면은 산소 이온의 주입, 또는 산소를 포함하는 가스에 의한 GCIB 조사가 행해지고 있는 것이며, 상기 챠지 트랩형 구조체의 플랫 밴드 전압을 측정함으로써, 상기 플랫 밴드 전압에 대응하는 온도를 측정할 수 있는 것인 것을 특징으로 하는 온도 센서에 의해 상기 과제를 해결한다.

Description

온도 센서, 온도 센서의 제조 방법, 반도체 장치, 반도체 장치의 제조 방법 및 반도체 장치의 제어 방법{TEMPERATURE SENSOR, MANUFACTURING METHOD FOR TEMPERATURE SENSOR, SEMICONDUCTOR DEVICE, MANUFACTURING METHOD FOR SEMICONDUCTOR DEVICE, AND CONTROL METHOD FOR SEMICONDUCTOR DEVICE}
본 발명은 온도 센서, 온도 센서의 제조 방법, 반도체 장치, 반도체 장치의 제조 방법 및 반도체 장치의 제어 방법에 관한 것이다.
온도를 측정하는 장치로서는, 온도계 등이 있지만, 전자 기기 등의 보급에 수반하여, 현재는, 측정된 온도 정보를 전기 신호로서 측정할 수 있는 서미스터 등이 많이 사용되고 있다.
또한, 일반적으로, 반도체 재료는 온도에 따라서 특성이 변화되므로, 반도체 재료에 의해 형성되는 반도체 장치에 있어서는, 온도 관리나 온도 제어가 필요해지는 경우가 있다.
특허 문헌 1 내지 3에는 반도체 장치에 있어서의 온도 측정을 행하기 위해 반도체 장치의 내부에 서미스터 등을 내장한 구조의 반도체 장치가 개시되어 있다.
일본 특허 출원 공개 소63-80546호 공보 일본 특허 출원 공개 평3-195058호 공보 일본 특허 출원 공개 제2007-134684호 공보
그러나, 서미스터 등의 온도 센서는 메모리나 논리 회로를 구성하는 반도체 장치와는 구성이 크게 다르고, 동일한 기판 상에 배치하기 위해서는, 반도체 장치에 사용되는 재료와는 다른 재료를 사용하여, 반도체 장치를 제작할 때의 공정과는 다른 공정에 의해 제작할 필요가 있다. 이와 같이 하여 제조되는 반도체 장치의 가격은 고가의 것으로 된다.
본 발명은 상기 기재를 감안한 것으로, 메모리나 논리 회로를 구성하는 반도체 장치와 동일한 구조를 갖고 정합성이 높은 온도 센서 및 온도 센서의 제조 방법을 제공하는 것을 목적으로 하는 것이고, 또한 저비용으로 제조할 수 있는 온도 센서가 내장된 반도체 장치, 반도체 장치의 제조 방법 및 반도체 장치의 제어 방법을 제공하는 것을 목적으로 하는 것이다.
본 발명은 기판 상에, 산화실리콘막, 산화알루미늄막, 전극을 갖는 챠지 트랩형 구조체가 적층 형성되어 있고, 상기 산화알루미늄막의 표면은 산소 이온의 주입, 또는 산소를 포함하는 가스에 의한 GCIB 조사가 행해지고 있는 것이며, 상기 챠지 트랩형 구조체의 플랫 밴드 전압을 측정함으로써, 상기 플랫 밴드 전압에 대응하는 온도를 측정할 수 있는 것인 것을 특징으로 한다.
또한, 본 발명은, 상기 챠지 트랩형 구조체는 질화실리콘막을 더 갖는 것을 특징으로 한다.
또한, 본 발명은 기판 상에, 산화실리콘막을 형성하는 공정과, 상기 산화실리콘막 상에 산화알루미늄막을 형성하는 공정과, 상기 산화알루미늄막의 표면에, 산소를 주입하는 공정과, 상기 산소를 주입하는 공정 조사를 행한 후, 상기 산화알루미늄막 상에 전극을 형성하는 공정을 갖는 것을 특징으로 한다.
또한, 본 발명은, 상기 산소를 주입하는 공정은 산소를 포함하는 가스에 의한 GCIB 조사를 행하는 것인 것을 특징으로 한다.
또한, 본 발명은 상기 산화실리콘막 상에 질화실리콘막을 형성하는 공정을 더 갖는 것을 특징으로 한다.
또한, 본 발명은 기판 상에, 산화실리콘막, 산화알루미늄막, 전극이 적층 형성된 것이며, 정보의 기억 및 판독을 행하는 메모리, 또는 전압 또는 전류에 의해 제어되는 반도체 소자가 형성된 반도체 소자 영역과, 온도의 측정을 행하는 온도 센서 영역을 갖고, 상기 온도 센서 영역에 있어서의 상기 산화알루미늄막의 표면에는 산소 이온의 주입, 또는 산소를 포함하는 가스에 의한 GCIB 조사가 행해지고 있고, 상기 반도체 소자 영역에 있어서의 상기 산화알루미늄막의 표면에는 산소 이온의 주입, 또는 산소를 포함하는 가스에 의한 GCIB 조사가 행해지고 있지 않은 것인 것을 특징으로 한다.
또한, 본 발명은, 상기 반도체 소자 영역에는 챠지 트랩형 메모리가 형성되어 있는 것인 것을 특징으로 한다.
또한, 본 발명은 상기 기판 상에 질화실리콘이 더 형성된 것을 특징으로 한다.
또한, 본 발명은 정보의 기억 및 판독을 행하는 메모리, 또는 전압 또는 전류에 의해 제어되는 반도체 소자가 형성된 반도체 소자 영역과, 온도의 측정을 행하는 온도 센서 영역을 갖는 반도체 장치의 제조 방법에 있어서, 기판 상에, 산화실리콘막을 형성하는 공정과, 상기 산화실리콘막 상에 산화알루미늄막을 형성하는 공정과, 상기 반도체 소자 영역에 있어서의 상기 산화알루미늄막의 표면에는 산소를 주입하는 일 없이, 상기 온도 센서 영역에 있어서의 상기 산화알루미늄막의 표면에 산소를 주입하는 공정과, 상기 산소를 주입하는 공정을 행한 후, 상기 산화알루미늄막 상에 전극을 형성하는 공정을 갖는 것을 특징으로 한다.
또한, 본 발명은, 상기 산소를 주입하는 공정은 산소를 포함하는 가스에 의한 GCIB 조사를 행하는 것인 것을 특징으로 한다.
또한, 본 발명은, 상기 반도체 소자 영역에는 챠지 트랩형 메모리가 형성되어 있는 것인 것을 특징으로 한다.
또한, 본 발명은 상기 산화실리콘막 상에 질화실리콘막을 형성하는 공정을 더 갖는 것을 특징으로 한다.
또한, 본 발명은 기판 상에, 산화실리콘막, 산화알루미늄막, 전극이 적층 형성되어 있고, 정보의 기억 및 판독을 행하는 메모리, 또는 전압 또는 전류에 의해 제어되는 반도체 소자가 형성된 반도체 소자 영역과, 온도의 측정을 행하는 온도 센서 영역을 갖는 반도체 장치의 제어 방법에 있어서, 상기 온도 센서 영역에 있어서 온도를 측정하는 공정과, 상기 측정된 온도가 소정의 온도 이상인 경우에는, 상기 반도체 장치의 냉각, 또는 상기 반도체 소자 영역에 기억되어 있는 정보의 퇴피를 행하는 공정을 갖는 것을 특징으로 한다.
또한, 본 발명은 기판 상에 산화실리콘막, 산화알루미늄막, 전극이 적층 형성되어 있고, 정보의 기억 및 판독을 행하는 메모리, 또는 전압 또는 전류에 의해 제어되는 반도체 소자가 형성된 반도체 소자 영역과, 온도의 측정을 행하는 온도 센서 영역을 갖는 반도체 장치의 제어 방법에 있어서, 상기 온도 센서 영역에 있어서 온도를 측정하는 공정과, 상기 측정된 온도에 기초하여, 상기 반도체 소자 영역에 있어서 정보를 기입할 때의 전압 또는 펄스 폭을 설정하는 공정과, 상기 설정된 전압 또는 펄스 폭에 의해, 상기 반도체 소자 영역에 정보를 기입하는 공정을 갖는 것을 특징으로 한다.
또한, 본 발명은, 상기 반도체 소자 영역에는 챠지 트랩형 메모리가 형성되어 있는 것인 것을 특징으로 한다.
또한, 본 발명은 상기 기판 상에 질화실리콘이 더 형성된 것을 특징으로 한다.
본 발명에 따르면, 메모리나 논리 회로를 구성하는 반도체 장치와 동일한 구조를 갖고 정합성이 높은 온도 센서 및 온도 센서의 제조 방법을 제공할 수 있고, 또한 저비용으로 제조할 수 있는 온도 센서가 내장된 반도체 장치, 반도체 장치의 제조 방법 및 반도체 장치의 제어 방법을 제공할 수 있다.
도 1은 제1 실시 형태에 있어서의 온도 센서의 구조도.
도 2는 제1 실시 형태에 있어서의 온도 센서의 온도와 플랫 밴드 전압의 상관도.
도 3은 제1 실시 형태에 있어서의 온도 센서의 제조 방법의 흐름도.
도 4는 제2 실시 형태에 있어서의 반도체 장치의 구조도.
도 5는 제2 실시 형태에 있어서의 반도체 장치의 제조 방법의 흐름도.
도 6은 제3 실시 형태에 있어서의 반도체 장치의 제어 방법의 제1 흐름도.
도 7은 제3 실시 형태에 있어서의 반도체 장치의 제어 방법의 제2 흐름도.
발명을 실시하기 위한 형태에 대해, 이하에 설명한다. 또한, 동일한 부재 등에 대해서는, 동일한 번호를 부여하여 설명을 생략한다.
〔제1 실시 형태〕
(온도 센서)
제1 실시 형태에 있어서의 온도 센서에 대해, 도 1에 기초하여 설명한다.
본 실시 형태에 있어서의 온도 센서는 산화실리콘에 의한 소자 분리 영역(15)이 형성된 실리콘 기판(10) 상에, 차례로 산화실리콘막(11), 질화실리콘막(12), 산화알루미늄막(13), 전극(14)이 적층 형성되어 있다. 이와 같이 형성된 것을 챠지 트랩형 구조체라고 부르고, 이 챠지 트랩형 구조체에 있어서, 후술하는 바와 같이 산소의 GCIB의 조사 등을 행함으로써, 온도 센서로 되는 것을 형성할 수 있고, 또한 산소의 GCIB의 조사 등을 행하는 일 없이 게이트 전극 등을 형성함으로써 챠지업형 메모리를 제작할 수 있다. 또한, 본 실시 형태에서는, 기판으로서 실리콘 기판을 사용한 것에 대해 설명하지만, 기판으로서는, Ge, GaAs, InP, GaN, SiC, GeSi, 폴리아세틸렌 등으로 이루어지는 반도체의 기판(반도체 기판)이라도 좋고, 또한 플렉시블 기판 등을 사용한 플렉시블 반도체, 3차원 반도체, 구형 반도체 등이라도 좋다.
산화실리콘막(11)은 실리콘 기판(10)의 표면을 열산화함으로써 형성한 것으로, 막 두께가 약 2㎚로 되도록 형성되어 있다.
또한, 질화실리콘막(12)은 CVD(Chemical Vapor Deposition)에 의해, 막 두께가 약 7㎚로 되도록 형성되어 있다.
산화알루미늄막(13)은 CVD에 의해, 막 두께가 15㎚로 되도록 형성되어 있다. 또한, 산화알루미늄막(13)이 성막된 후, 산화알루미늄막(13)의 표면에는 산소가 주입되어 있고, 구체적으로는, 이온 주입 장치를 사용하여 산소 이온을 주입하는 방법, 또는 산소의 가스 클러스터 이온(GCIB:Gas Cluster Ion Beam)의 조사에 의한 방법에 의해 산소가 주입되어 있다.
또한, 게이트 전극(14)은 폴리실리콘막, 도전성을 갖는 금속 질화물막, 금속막에 의해 형성되어 있다. 도전성을 갖는 금속 질화물막으로서는, TiN막, TaN막을 들 수 있고, 금속막으로서는, 텅스텐(W), 백금(Pt) 등의 금속 재료로 이루어지는 막을 들 수 있다. 또한, 본 실시 형태에서는, 게이트 전극은 TiN막에 의해 형성되어 있다.
또한, 질화실리콘막(12)은, 챠지 트랩형 메모리에 있어서의 전하의 트랩/디트랩을 안정적으로 행하기 위해서는, 챠지 트랩막으로서 형성한 쪽이 바람직하지만, 본 발명의 온도 센서에 있어서는 형성하지 않아도 동일한 효과를 얻을 수 있다.
도 2는 본 실시 형태에 있어서의 온도 센서에 있어서, 온도(T)와 플랫 밴드 전압(Vfb)의 관계를 나타내는 것이다. 플랫 밴드 전압(Vfb)의 측정은 실리콘 기판(10)의 이면과 전극(14) 사이에 전압을 인가하여 용량을 측정함으로써 행한 것으로, 이와 같이 하여 밴드가 플랫해지는 플랫 밴드 전압(Vfb)을 구한 것이다. 온도(T)가 20℃보다도 낮은 범위에 있어서는, 플랫 밴드 전압(Vfb)의 값은 약 －7V이고 대략 일정한 것에 비해, 온도(T)가 20℃로부터 80℃까지의 범위에 있어서는, 플랫 밴드 전압(Vfb)의 값이 급격하게 약 －7V로부터 약 2V까지 변화되고, 또한 온도(T)가 80℃ 이상의 범위에 있어서는, 온도(T)와 플랫 밴드 전압(Vfb)은 직선적인 선형성을 갖는 관계에 있어, T＝α×Vfb＋β에 근사되는 관계를 갖고 있다. 또한, α, β는 상수이다.
또한, 도 2에 도시되는 온도(T)와 플랫 밴드 전압(Vfb)의 관계는 재현성을 갖는 것으로, 온도(T)의 상승과 강하를 반복해서 행하여도 동일한 측정 결과를 얻을 수 있는 것이므로, 온도 센서로서 사용하는 것이 가능하다. 또한, 도 2는 －50℃ 내지 250℃의 온도 범위에 대해 기재되어 있는 것이지만, 500℃까지는 동일한 경향이 있고, 이 온도까지 온도 센서로서 사용할 수 있다.
이로 인해, 본 실시 형태에 있어서의 온도 센서는 플랫 밴드 전압(Vfb)을 측정함으로써, 대응하는 온도의 값을 측정할 수 있는 것이고, 온도 센서로서의 기능을 갖는 것이다. 즉, 실리콘 기판(10)의 이면과 전극(14) 사이에 전압을 인가하여 용량을 측정함으로써 플랫 밴드 전압(Vfb)을 측정하고, 이 플랫 밴드 전압(Vfb)의 값에 기초하여 도 2에 나타내는 상관 관계로부터 온도의 측정을 행하는 것이다.
또한, 본 실시 형태에 있어서의 온도 센서는 플랫 밴드 전압(Vfb)을 측정함으로써, 대응하는 온도의 값을 측정할 수 있지만, 플랫 밴드 전압(Vfb) 대신에, 임계값 전압(Vth)을 측정해도 마찬가지로 대응하는 온도의 값을 측정할 수 있다.
(온도 센서의 제조 방법)
다음에, 도 3에 기초하여 본 실시 형태에 있어서의 온도 센서의 제조 방법에 대해 설명한다.
처음에, 스텝 102(S102)에 있어서, 실리콘 기판(10)의 표면을 열산화함으로써 산화실리콘막(11)을 형성한다.
다음에, 스텝 104(S104)에 있어서, 산화실리콘막(11) 상에 CVD에 의해 질화실리콘막(12)을 성막한다.
다음에, 스텝 106(S106)에 있어서, 질화실리콘막(12) 상에 CVD에 의해 산화알루미늄막(13)을 성막한다.
다음에, 스텝 108(S108)에 있어서, 산화알루미늄막(13)의 표면에, 산소를 주입한다. 구체적으로는, 이온 주입 장치에 의해 산소 이온을 주입함으로써, 또는 산소를 포함하는 가스의 GCIB를 조사함으로써 행한다. 이 GCIB는 산소를 포함하는 것이면 좋고, 바람직하게는 산소 가스이다.
다음에, 스텝 110(S110)에 있어서, 산화알루미늄막(13) 상에 전극(14)을 형성한다. 이 전극(14)은 TiN막과 W막이 적층된 것이다.
이와 같이 하여, 본 실시 형태에 있어서의 온도 센서를 제작할 수 있지만, 스텝 108에 있어서의 GCIB의 조사 등의 공정 후에는, 500℃ 이상의 열처리 등을 행하는 일 없이 사용된다. 500℃ 이상의 열처리를 행해 버리면, 도 2에 도시된 바와 같은 온도(T)와 플랫 밴드 전압(Vfb)의 관계가 없어져 버려, 온도 센서로서의 기능을 갖지 않게 되어 버리는 것이, 발명자에게 있어서의 검토 결과, 지식으로서 얻어지고 있기 때문이다. 또한, 스텝 108에 있어서, 조사되는 GCIB는 산소를 포함하는 것이면 좋고, 또한 희석 가스를 포함하지 않는 산소 가스가 바람직하다. 이 경우, 산소를 포함하지 않는 가스, 예를 들어 Ar의 GCIB를 조사한 경우에는, 도 2에 도시한 바와 같은 온도(T)와 플랫 밴드 전압(Vfb)의 관계를 얻을 수 없다. 또한, GCIB 이외의 처리, 예를 들어 산소의 이온 주입 등을 행한 경우에 있어서도, 도 2에 도시한 바와 같은 온도(T)와 플랫 밴드 전압(Vfb)의 관계를 얻을 수 없다. 이들은 발명자에게 있어서의 검토 결과, 지식으로서 얻어지고 있다.
또한, 질화실리콘막(12)을 형성하지 않는 경우에는, 스텝 104(S104)에 있어서의 공정은 생략할 수 있다.
〔제2 실시 형태〕
(반도체 장치)
다음에, 제2 실시 형태에 대해 설명한다. 본 실시 형태는 제1 실시 형태에 있어서의 온도 센서를 갖는 반도체 장치이다. 구체적으로는 챠지 트랩형 메모리에 있어서의 MOS(Metal Oxide Semiconductor) 캐패시터의 구조는, 도 1에 도시하는 온도 센서의 구조에 가까운 구조의 것이다. 구체적으로는, 도 1에 도시하는 구조의 온도 센서에 있어서, GCIB에 의한 처리를 행하는 일 없이, 게이트 전극을 형성하고, 또한 소스 전극 및 드레인 전극을 형성함으로써 챠지 트랩형 메모리로서 사용되는 트랜지스터를 형성할 수 있다.
즉, 제1 실시 형태에 있어서의 온도 센서와 챠지 트랩형 메모리는, GCIB에 의한 처리를 행하는지 여부가 상이한 것이고, 구조적으로는 동일한 구조의 것이다. 따라서, 본 실시 형태에 있어서의 반도체 장치(20)는, 도 4에 도시된 바와 같이 동일 기판 상에 반도체 소자 영역이 되는 챠지 트랩형 메모리가 복수 형성된 메모리 영역(21)과, 온도 측정을 행하기 위한 온도 센서 영역(22)이 형성되어 있고, 이 온도 센서 영역(22)에는 제1 실시 형태에 있어서의 온도 센서가 형성되어 있다.
또한, 도 1에 도시하는 온도 센서의 구조에서는 제1 실시 형태와 마찬가지로 질화실리콘막(12)을 생략할 수 있다. 온도 센서와 챠지 트랩형 메모리는, 구조적으로는 동일한 구조의 것이므로, 동일 기판 상에 형성하는 경우에는 동일한 공정을 거쳐서 제조하는 것이 바람직하다. 챠지 트랩형 메모리에 있어서 질화실리콘막(12)은 챠지 트랩막으로서 기능하지만, 질화실리콘막(12)을 생략한 경우에는, 산화알루미늄막, 또는 산화실리콘막과 산화알루미늄막의 계면이 질화실리콘막 대신으로서 기능한다.
(반도체 장치의 제조 방법)
다음에, 도 5에 기초하여 본 실시 형태에 있어서의 반도체 장치의 제조 방법에 대해 설명한다. 또한, 편의상, 온도 센서와 챠지 트랩형 메모리의 구조는 모두 도 1에 도시되는 것이다.
처음에, 스텝 202(S202)에 있어서, 실리콘 기판(10)의 표면을 열산화함으로써 산화실리콘막(11)을 형성한다. 또한, 이 산화실리콘막(11)은, 메모리 영역(21)에 있어서는 챠지 트랩형 메모리에 있어서의 터널 산화막으로 되는 것이다.
다음에, 스텝 204(S204)에 있어서, 산화실리콘막(11) 상에 CVD에 의해 질화실리콘막(12)을 성막한다. 또한, 이 질화실리콘막(12)은, 메모리 영역(21)에 있어서는 챠지 트랩형 메모리에 있어서의 챠지 트랩막으로 되는 것이다.
다음에, 스텝 206(S206)에 있어서, 질화실리콘막(12) 상에 CVD에 의해 산화알루미늄막(13)을 성막한다. 또한, 이 산화알루미늄막(13)은, 메모리 영역(21)에 있어서는 챠지 트랩형 메모리에 있어서의 블로킹 절연막으로 되는 것이다.
다음에, 스텝 208(S208)에 있어서, 레지스트 패턴을 형성한다. 구체적으로는, 산화알루미늄막(13) 상에 포토레지스트를 도포하여, 노광 장치에 의한 노광, 현상을 행함으로써, 메모리 영역(21)이 되는 영역의 전체를 덮고, 온도 센서 영역(22)이 되는 영역에 개구부를 갖는 레지스트 패턴을 형성한다.
다음에, 스텝 210(S210)에 있어서, 산소를 포함하는 가스의 GCIB를 조사한다. 이때, 포토레지스트의 개구부가 형성되어 있는 산화알루미늄막(13)이 노출되어 있는 부분의 표면에, 산소를 주입한다. 구체적으로는, 이온 주입 장치에 의해 산소 이온을 주입함으로써, 또는 산소를 포함하는 가스의 GCIB를 조사함으로써 행한다.
다음에, 스텝 212(S212)에 있어서, 산화알루미늄막(13) 상에 전극(14)을 형성한다. 이 전극(14)은 TiN막과 W막이 적층된 것이다. 또한, 이 전극(14)은, 메모리 영역(21)에 있어서는 챠지 트랩형 메모리에 있어서의 게이트 전극으로 되는 것이다. 또한, 질화실리콘막(12)을 형성하지 않는 경우에는, 스텝 204(S204)에 있어서의 공정을 생략할 수 있다.
이와 같이 하여, 본 실시 형태에 있어서의 반도체 장치를 제작할 수 있다. 또한, 본 실시 형태에 있어서의 반도체 장치에서는, 스텝 210에 있어서의 GCIB의 조사의 공정 후에는 온도 센서 영역(22)이 500℃ 이상으로 되는 열처리가 행해지는 일은 없다. 즉, 메모리 영역(21)에 있어서의 챠지 트랩형 메모리에 있어서, 열처리가 행해지는 경우 등에 있어서도, 온도 센서 영역(22)은 500℃ 이상의 온도로는 되지 않는 공정 또는 설비 등을 사용하여 열처리가 행해진다. 예를 들어, 500℃ 미만의 열처리, 국부적으로 방열 등을 하는 것에 의한 열처리가 행해진다.
이상에 의해, 본 실시 형태에 있어서의 반도체 장치를 제조할 수 있다. 본 실시 형태에 있어서의 반도체 장치에서는, 온도 센서가, 챠지 트랩형 메모리의 구조와 대략 동일한 구조이므로, 온도 센서를 형성하기 위한 특별한 공정을 필요로 하는 일이 없고, 또한 온도 센서를 형성하기 위한 다른 반도체 재료 등을 사용할 필요가 없어, 용이하게 온도 센서와 메모리가 혼재된 반도체 장치를 제작할 수 있다.
또한, 상기 이외의 내용에 대해서는, 제1 실시 형태와 마찬가지이다.
〔제3 실시 형태〕
다음에, 제3 실시 형태에 대해 설명한다. 본 실시 형태는 제2 실시 형태에 있어서의 반도체 장치를 사용한 온도 제어 방법이다.
(반도체 장치의 온도 제어 1)
반도체 장치는 온도에 의존하여 특성이 변화되므로, 반도체 장치가 고온으로 되면, 메모리부(21)에 기억되어 있는 정보가 삭제되어 버리는 경우가 있다. 이와 같은 경우에는, 반도체 장치(20)를 냉각하거나, 메모리부(21)에 기억되어 있는 정보를 다른 곳으로 옮겨, 메모리부(21)에 기억되어 있는 정보가 소거되어 버리는 것을 방지할 필요가 있다. 이와 같은 제어를 행하는 경우에 대해, 도 6에 기초하여 설명한다.
처음에, 스텝 302(S302)에 있어서, 반도체 장치(20)의 온도 센서 영역(22)에 있어서의 온도 센서에 의해 온도를 측정한다.
다음에, 스텝 304(S304)에 있어서, 스텝 302에 있어서 온도 센서 영역(22)에 있어서의 온도 센서에 의해 측정된 온도가, 소정의 온도 이상인지 여부가 판단된다. 온도 센서에 의해 측정된 온도가 소정의 온도 이상인 경우에는, 스텝 306으로 이행하고, 온도 센서에 의해 측정된 온도가 소정의 온도 이상이 아닌 경우에는, 스텝 302로 이행하여 다시 온도 센서에 의한 온도 측정이 행해진다.
한편, 스텝 306(S306)에 있어서, 온도 상승 대응 동작이 행해진다. 구체적으로는, 이 경우, 반도체 장치(20)의 온도가 소정의 온도 이상으로 되어 있으므로, 온도 상승 대응 동작으로서, 냉각 팬 등에 의해 반도체 장치(20)를 냉각하는 동작, 또는 반도체 장치(20)의 메모리 영역(21)에 기억되어 있는 정보를 다른 기억 장치로 전송하는 동작을 행한다.
이에 의해, 반도체 장치(20)의 메모리 영역(21)에 기억되어 있던 정보가 손실되는 것을 방지할 수 있다.
(반도체 장치의 온도 제어 2)
또한, 챠지 트랩형 메모리 등의 반도체 장치에서는 온도에 의존하여 기입 특성도 변화된다. 이로 인해, 온도에 대응한 기입 조건으로 정보를 기입할 수 있으면, 보다 신뢰성이 높은 정보의 기입을 행할 수 있다. 이와 같은 제어를 행하는 경우에 대해, 도 7에 기초하여 설명한다.
처음에, 스텝 402(S402)에 있어서, 반도체 장치(20)의 온도 센서 영역(22)에 있어서의 온도 센서에 의해 온도를 측정한다.
다음에, 스텝 404(S404)에 있어서, 스텝 402에 있어서 온도 센서 영역(22)에 있어서의 온도 센서에 의해 측정된 온도에 기초하여, 메모리 영역(21)에 형성되어 있는 챠지 트랩형 메모리의 기입 조건을 설정한다.
다음에, 스텝 406(S406)에 있어서, 스텝 404에 있어서 설정된 기입 조건에 기초하여, 메모리 영역(21)에 형성되어 있는 챠지 트랩형 메모리에 정보의 기입을 행한다.
이에 의해, 메모리 영역(21)에 형성되어 있는 챠지 트랩형 메모리에 있어서, 신뢰성이 높은 정보의 기입을 행할 수 있다.
이상, 본 발명의 실시에 관한 형태에 대해 설명하였지만, 상기 내용은 발명의 내용을 한정하는 것은 아니다.
10 : 실리콘 기판
11 : 산화실리콘막
12 : 질화실리콘막
13 : 산화알루미늄막
14 : 게이트 전극
15 : 소자 분리 영역

Claims (16)

  1. 삭제
  2. 삭제
  3. 삭제
  4. 삭제
  5. 삭제
  6. 기판 상에, 산화실리콘막, 산화알루미늄막, 전극이 적층 형성된 것이며,
    정보의 기억 및 판독을 행하는 메모리, 또는 전압 또는 전류에 의해 제어되는 반도체 소자가 형성된 반도체 소자 영역과, 온도의 측정을 행하는 온도 센서 영역을 갖고,
    상기 온도 센서 영역에 있어서의 상기 산화알루미늄막의 표면에는 산소 이온의 주입, 또는 산소를 포함하는 가스에 의한 GCIB 조사가 행해져 있고, 상기 반도체 소자 영역에 있어서의 상기 산화알루미늄막의 표면에는 산소 이온의 주입, 또는 산소를 포함하는 가스에 의한 GCIB 조사가 행해져 있지 않은 것인 것을 특징으로 하는, 반도체 장치.
  7. 제6항에 있어서, 상기 반도체 소자 영역에는 챠지 트랩형 메모리가 형성되어 있는 것인 것을 특징으로 하는, 반도체 장치.
  8. 제6항 또는 제7항에 있어서, 상기 기판 상에 질화실리콘막이 더 형성된 것을 특징으로 하는, 반도체 장치.
  9. 정보의 기억 및 판독을 행하는 메모리, 또는 전압 또는 전류에 의해 제어되는 반도체 소자가 형성된 반도체 소자 영역과, 온도의 측정을 행하는 온도 센서 영역을 갖는 반도체 장치의 제조 방법에 있어서,
    기판 상에, 산화실리콘막을 형성하는 공정과,
    상기 산화실리콘막 상에, 산화알루미늄막을 형성하는 공정과,
    상기 반도체 소자 영역에 있어서의 상기 산화알루미늄막의 표면에는 산소를 주입하는 일 없이, 상기 온도 센서 영역에 있어서의 상기 산화알루미늄막의 표면에 산소를 주입하는 공정과,
    상기 산소를 주입하는 공정을 행한 후, 상기 산화알루미늄막 상에 전극을 형성하는 공정을 갖는 것을 특징으로 하는, 반도체 장치의 제조 방법.
  10. 제9항에 있어서, 상기 산소를 주입하는 공정은 산소를 포함하는 가스에 의한 GCIB 조사를 행하는 것인 것을 특징으로 하는, 반도체 장치의 제조 방법.
  11. 제9항 또는 제10항에 있어서, 상기 반도체 소자 영역에는 챠지 트랩형 메모리가 형성되어 있는 것인 것을 특징으로 하는, 반도체 장치의 제조 방법.
  12. 제9항 또는 제10항에 있어서, 상기 산화실리콘막 상에 질화실리콘막을 형성하는 공정을 더 갖는 것을 특징으로 하는, 반도체 장치의 제조 방법.
  13. 삭제
  14. 삭제
  15. 삭제
  16. 삭제
KR1020120003392A 2011-01-12 2012-01-11 온도 센서, 온도 센서의 제조 방법, 반도체 장치, 반도체 장치의 제조 방법 및 반도체 장치의 제어 방법 KR101314020B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2011-004342 2011-01-12
JP2011004342A JP5666319B2 (ja) 2011-01-12 2011-01-12 温度センサ、温度センサの製造方法、半導体装置及び半導体装置の製造方法

Publications (2)

Publication Number Publication Date
KR20120081950A KR20120081950A (ko) 2012-07-20
KR101314020B1 true KR101314020B1 (ko) 2013-10-01

Family

ID=46455113

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120003392A KR101314020B1 (ko) 2011-01-12 2012-01-11 온도 센서, 온도 센서의 제조 방법, 반도체 장치, 반도체 장치의 제조 방법 및 반도체 장치의 제어 방법

Country Status (4)

Country Link
US (1) US8570825B2 (ko)
JP (1) JP5666319B2 (ko)
KR (1) KR101314020B1 (ko)
TW (1) TWI449888B (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20140113029A (ko) * 2013-03-15 2014-09-24 삼성전자주식회사 열전소자가 배치된 히트 슬러그 및 이를 구비하는 반도체 패키지
JP6545053B2 (ja) * 2015-03-30 2019-07-17 東京エレクトロン株式会社 処理装置および処理方法、ならびにガスクラスター発生装置および発生方法
US10032683B2 (en) 2015-06-16 2018-07-24 International Business Machines Corporation Time temperature monitoring system
JP6637374B2 (ja) * 2016-04-27 2020-01-29 ルネサスエレクトロニクス株式会社 半導体装置及び温度センサ

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003532349A (ja) 2000-05-02 2003-10-28 エピオン コーポレイション Ｇｃｉｂ処理によるデバイス特性の調整システム及び方法
JP2009267254A (ja) 2008-04-28 2009-11-12 Toshiba Corp チャージトラップ型不揮発性半導体記憶装置およびその製造方法
JP2010192592A (ja) 2009-02-17 2010-09-02 Tokyo Electron Ltd チャージトラップ型メモリ装置の動作制御方法、チャージトラップ型メモリ装置及び動作制御プログラム
JP2011023097A (ja) 2009-06-16 2011-02-03 Tokyo Electron Ltd チャージトラップ型メモリ装置における書き込み方法、消去方法及びチャージトラップ型メモリ装置

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6380546A (ja) 1986-09-25 1988-04-11 Agency Of Ind Science & Technol 半導体集積回路装置
JPH03195058A (ja) 1989-12-25 1991-08-26 Hitachi Ltd 半導体集積回路
JPH08339693A (ja) * 1995-06-15 1996-12-24 Nippondenso Co Ltd 不揮発性半導体記憶装置
KR100505071B1 (ko) 2002-12-31 2005-08-03 미래산업 주식회사 반도체 소자 테스트 핸들러의 소자 온도 측정장치
US6967877B2 (en) * 2003-09-09 2005-11-22 Taiwan Semiconductor Manufacturing Co., Ltd. Temperature detecting circuit for controlling a self-refresh period of a semiconductor memory device
JP5297584B2 (ja) 2005-10-14 2013-09-25 株式会社半導体エネルギー研究所 半導体装置、半導体装置を用いた温度センサー及び半導体装置の作製方法
KR100816690B1 (ko) 2006-04-13 2008-03-27 주식회사 하이닉스반도체 온도 감지장치를 구비하는 반도체메모리소자
KR100875022B1 (ko) * 2007-01-29 2008-12-19 주식회사 풍산마이크로텍 플래시 메모리의 제조방법
JP2008283082A (ja) * 2007-05-11 2008-11-20 Denso Corp 不揮発性半導体記憶装置のデータ書き換え方法
JP2009088236A (ja) * 2007-09-28 2009-04-23 Tokyo Electron Ltd 成膜方法、成膜装置及び記憶媒体
JP4825789B2 (ja) * 2007-12-27 2011-11-30 株式会社東芝 情報処理装置及び不揮発性半導体メモリドライブ
US8252653B2 (en) * 2008-10-21 2012-08-28 Applied Materials, Inc. Method of forming a non-volatile memory having a silicon nitride charge trap layer
JP2010176783A (ja) * 2009-02-02 2010-08-12 Elpida Memory Inc 半導体装置とその制御方法と半導体装置とそれを制御するコントローラとを含む半導体システム

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003532349A (ja) 2000-05-02 2003-10-28 エピオン コーポレイション Ｇｃｉｂ処理によるデバイス特性の調整システム及び方法
JP2009267254A (ja) 2008-04-28 2009-11-12 Toshiba Corp チャージトラップ型不揮発性半導体記憶装置およびその製造方法
JP2010192592A (ja) 2009-02-17 2010-09-02 Tokyo Electron Ltd チャージトラップ型メモリ装置の動作制御方法、チャージトラップ型メモリ装置及び動作制御プログラム
JP2011023097A (ja) 2009-06-16 2011-02-03 Tokyo Electron Ltd チャージトラップ型メモリ装置における書き込み方法、消去方法及びチャージトラップ型メモリ装置

Also Published As

Publication number Publication date
JP5666319B2 (ja) 2015-02-12
JP2012145459A (ja) 2012-08-02
TW201243300A (en) 2012-11-01
KR20120081950A (ko) 2012-07-20
TWI449888B (zh) 2014-08-21
US20120176835A1 (en) 2012-07-12
US8570825B2 (en) 2013-10-29

Similar Documents

Publication Publication Date Title
Chiu A review on conduction mechanisms in dielectric films
Bentarzi Transport in metal-oxide-semiconductor structures: mobile ions effects on the oxide properties
Degraeve et al. Analytical percolation model for predicting anomalous charge loss in flash memories
US20060211205A1 (en) Method of manufacturing a memory device having improved erasing characteristics
KR101314020B1 (ko) 온도 센서, 온도 센서의 제조 방법, 반도체 장치, 반도체 장치의 제조 방법 및 반도체 장치의 제어 방법
US8546222B1 (en) Electrically erasable programmable non-volatile memory
Kaya et al. Influences of Co-60 gamma-ray irradiation on electrical characteristics of Al 2 O 3 MOS capacitors
Dimitrakis et al. Quantum dots for memory applications
Rumberg et al. Efficiency and reliability of Fowler‐Nordheim tunnelling in CMOS floating‐gate transistors
CN105206532A (zh) 用于处理载体的方法、载体和分裂栅极场效应晶体管结构
JP4908843B2 (ja) データ消去方法及び不揮発性半導体記憶装置の製造方法
Karmarkar et al. Aging and baking effects on the radiation hardness of MOS capacitors
Bouazra et al. Current tunnelling in MOS devices with Al2O3/SiO2 gate dielectric
CN108140564B (zh) 在存储器单元中形成多晶硅侧壁氧化物间隔件的方法
KR20060083071A (ko) Ｓｂ，Ｇａ 또는 Ｂｉ가 도핑된 반도체 메모리 소자 및 그제조 방법
US20130016570A1 (en) N-Channel Erasable Programmable Non-Volatile Memory
CN112234062A (zh) 一种反熔丝一次性可编程存储单元
Rao et al. Ionizing radiation effects on electrical and reliability characteristics of sputtered Ta2O5/Si interface
Novkovski et al. Analysis of Conduction and Charging Mechanisms in Atomic Layer Deposited Multilayered HfO2/Al2O3 Stacks for Use in Charge Trapping Flash Memories
Nakamura et al. Narrow distribution of threshold voltage in 4-Mbit MONOS memory-cell array with FN channel write and direct/FN tunneling erase operation as a single transistor structure
Shih et al. Charge‐Trapping Devices Using Multilayered Dielectrics for Nonvolatile Memory Applications
Choi et al. Interface engineering of 9X stacked 3D NAND flash memory using hydrogen post-treatment annealing
Spassov et al. Impact of γ Radiation on Charge Trapping Properties of Nanolaminated HfO 2/Al 2 O 3 ALD Stacks
US11462684B2 (en) Retention improvement by high-k encapsulation of RRAM devices
Ioannou-Sougleridis et al. Charge-trap memories with ion beam modified ONO stacks

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20160831

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee