JP4908843B2 - データ消去方法及び不揮発性半導体記憶装置の製造方法 - Google Patents

データ消去方法及び不揮発性半導体記憶装置の製造方法 Download PDF

Info

Publication number
JP4908843B2
JP4908843B2 JP2005368994A JP2005368994A JP4908843B2 JP 4908843 B2 JP4908843 B2 JP 4908843B2 JP 2005368994 A JP2005368994 A JP 2005368994A JP 2005368994 A JP2005368994 A JP 2005368994A JP 4908843 B2 JP4908843 B2 JP 4908843B2
Authority
JP
Japan
Prior art keywords
charge storage
data
wafer
film
storage unit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2005368994A
Other languages
English (en)
Other versions
JP2007173502A (ja
Inventor
成久 藤井
隆 小野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Lapis Semiconductor Co Ltd
Original Assignee
Lapis Semiconductor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Lapis Semiconductor Co Ltd filed Critical Lapis Semiconductor Co Ltd
Priority to JP2005368994A priority Critical patent/JP4908843B2/ja
Priority to US11/560,363 priority patent/US7955933B2/en
Priority to KR1020060116653A priority patent/KR101350912B1/ko
Priority to CN2006101452779A priority patent/CN1988134B/zh
Publication of JP2007173502A publication Critical patent/JP2007173502A/ja
Application granted granted Critical
Publication of JP4908843B2 publication Critical patent/JP4908843B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/792—Field effect transistors with field effect produced by an insulated gate with charge trapping gate insulator, e.g. MNOS-memory transistors
    • H01L29/7923—Programmable transistors with more than two possible different levels of programmation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/4234—Gate electrodes for transistors with charge trapping gate insulator
    • H01L29/42348—Gate electrodes for transistors with charge trapping gate insulator with trapping site formed by at least two separated sites, e.g. multi-particles trapping site

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Read Only Memory (AREA)

Description

本発明は、データ消去方法及び不揮発性半導体記憶装置の製造方法に関し、特にＯＮＯ（Oxide-Nitride-Oxide）構造の電荷蓄積部を有する不揮発性半導体記憶装置のデータ消去方法及びそれを用いた不揮発性半導体記憶装置の製造方法に関する。
従来、各メモリセルが２つの電荷蓄積部と２つの抵抗変化層とを有する、いわゆる１セル２ビット方式の不揮発性半導体記憶装置が存在する（例えば以下に示す特許文献１参照）。このような不揮発性半導体記憶装置では、電荷蓄積部がゲート電極の両サイド、すなわちドレイン側とソース側とにそれぞれ形成され、抵抗変化層が各電荷蓄積部下の半導体層にそれぞれ形成された構成を有する。
各電荷蓄積部は、窒化膜が２つの酸化膜によってサンドウィッチされた構造を有する。以下、このような構造をＯＮＯ（Oxide-Nitride-Oxide）構造という。この構造において、窒化膜は進入した電荷を保持する電荷蓄積膜として機能する。また、酸化膜は、電荷蓄積膜に電荷を閉じ込めるための電位障壁膜として機能する。
上記のような構造を有する電荷蓄積部への書き込みでは、例えばドレイン側の電荷蓄積部に理論値“０”を書き込む場合、ドレインに正の電位を与え、ゲートにドレインよりも高い電位を与えると共に、ソースを接地電位とする。このような条件とすることで、ドレインよりも不純物濃度が低いドレイン側の抵抗変化層周辺に電界が集中し、これにより、ドレイン側の抵抗変化層において衝突電離によるホットキャリアが発生し、これが電位障壁である酸化膜を突き抜けて窒化膜へ進入して、データが書き込まれる。
また、以上のような不揮発性半導体記憶装置は、出荷前に動作テストを行った後、出荷先の要求に応じたデータを書き込んで出荷される。この動作テストでは、例えば、まず、データを書き込まない状態で読み出しテストを行った後、各メモリセルにおける電荷蓄積部に理論値“０”を書き込み、これを正常に読み出すことができるか否かを確認する。この確認後、テスト用に書き込まれたデータは消去される。なお、データを書き込まない状態では、各電荷蓄積部には理論値“１”が保持されている。また、この動作テストは、一般的にウェハの状態、すなわち不揮発性半導体記憶装置を個片化する前に行われる。
特開２００５−６４２９５号公報
確認用に書き込まれたデータの消去では、通常、高温放置の方法が用いられる。この方法では、複数の不揮発性半導体記憶装置が形成されたウェハが、例えば３００℃から４００℃の高温槽内に、例えば１００時間以上放置される。これにより、各メモリセルに書き込まれたデータを一括消去することができる。
しかしながら、上記のような消去方法では、上述したように、１００時間若しくはそれ以上という長時間の放置が必要であるため、生産性が悪く且つ製造コストが高いという問題が存在する。また、この方法では、書き込まれたデータを充分に消去することができないと言う問題も存在する。
このような問題を回避する方法としては、電気的にデータを消去する方法を用いることができる。この消去方法では、例えばドレインとソースとの間にバイアスの電位が数ｍ秒（ミリ秒）から１秒程度与えられる。これにより、データ書き込み時に用いたホットキャリア（例えばホットエレクトロン）と逆極性のホットキャリア（例えばホットホール）が発生し、これが電位障壁である酸化膜を突き抜けて窒化膜へ進入することで、窒化膜に保持されている電荷が中和され、結果、これに保持されているデータが消去される。
しかしながら、このような電気的な消去方法では、消去の対象となったメモリセルのゲート酸化膜が消去時の電気的なダメージを受けてしまう。このため、不揮発性半導体記憶装置のディスターブ特性が劣化してしまうという問題が存在する。なお、ディスターブ特性とは、他のメモリセルへの書き込みに対して或るメモリセルが受ける影響をいう。したがって、ディスターブ特性が良いとは、他のメモリセルへの書き込みに対して或るメモリセルが受ける影響が小さいことを指す。
また、データの消去方法としては、上記した２つの方法の他に、紫外光（ＵＶ）を用いた方法も存在する。しかしながら、この方法では、電荷蓄積膜である窒化膜の膜厚やその下の抵抗変化層の不純物濃度などの構成に制限が生じるため、設計自由度が低下すると言う問題が存在する。
そこで本発明は、上記の問題に鑑みてなされたものであり、ディスターブ特性を劣化させることなく、生産性を向上することが可能なデータ消去方法及び不揮発性半導体記憶装置の製造方法を提供することを目的とする。
かかる目的を達成するために、本発明によるデータ消去方法は、半導体基板上に形成されたゲート電極と、ゲート電極の両サイドにそれぞれ形成された電荷蓄積部と、半導体基板上部であって電荷蓄積部下にそれぞれ形成された低濃度領域と、ゲート電極下の領域及び低濃度領域を挟む一対の領域にそれぞれ形成された高濃度領域とを有する複数のメモリセルが作り込まれたウェハを準備する工程と、電荷蓄積部に電子を注入することによりデータを書き込む工程と、電気的に電荷蓄積部に正孔を注入することにより、電荷蓄積部が保持するデータを消去する工程と、
ウェハを、温度ｘと時間ｙとが
を満足する条件下の高温下に所定時間放置して、前記電荷蓄積部が保持する前記データを消去する工程とを有して構成される。
これにより、本発明では、不揮発性半導体記憶装置のディスターブ特性を初期状態と同等程度に改善するようにデータを消去することが可能となる。また、本発明では、高温放置による消去（ベーク消去）の前に、電気的な消去（電気的消去）を行っているため、ベーク消去のみを用いた場合と比較して、ベーク温度を低くしたりベーク時間を短くしたりすることができ、この結果、ベーク消去のみを用いた場合よりも不揮発性半導体記憶装置の生産性を向上することが可能となる。
また、本発明による不揮発性半導体記憶装置の製造方法は、半導体基板上に形成されたゲート電極と、ゲート電極の両サイドにそれぞれ形成された電荷蓄積部と、半導体基板上部であって電荷蓄積部下にそれぞれ形成された低濃度領域と、ゲート電極下の領域及び低濃度領域を挟む一対の領域にそれぞれ形成された高濃度領域とを有する複数のメモリセルが作り込まれたウェハを準備する工程と、電荷蓄積部に電子を注入することによりデータを書き込む工程と、電気的にウェハに形成された全てのメモリセルが有する電荷蓄積部に正孔を注入することにより、電荷蓄積部が保持するデータを消去する工程と、この工程後にウェハを、温度ｘと時間ｙとが
を満足する条件下の高温下に所定時間放置して、前記電荷蓄積部が保持する前記データを消去する工程とを有して構成される。
これにより、本発明では、不揮発性半導体記憶装置のディスターブ特性を初期状態と同等程度に改善することができる。また、本発明では、高温放置による消去（ベーク消去）の前に、電気的な消去（電気的消去）を行っているため、ベーク消去のみを用いた場合と比較して、ベーク温度を低くしたりベーク時間を短くしたりすることができ、この結果、ベーク消去のみを用いた場合よりも生産性を向上することが可能となる。
本発明によれば、ディスターブ特性を劣化させることなく、生産性を向上することが可能なデータ消去方法及び不揮発性半導体記憶装置の製造方法を実現することができる。
以下、本発明を実施するための最良の形態を図面と共に詳細に説明する。なお、以下の説明において、各図は本発明の内容を理解でき得る程度に形状、大きさ、および位置関係を概略的に示してあるに過ぎず、従って、本発明は各図で例示された形状、大きさ、および位置関係のみに限定されるものではない。また、各図では、構成の明瞭化のため、断面におけるハッチングの一部が省略されている。さらに、後述において例示する数値は、本発明の好適な例に過ぎず、従って、本発明は例示された数値に限定されるものではない。
まず、本発明による実施例１について図面を用いて詳細に説明する。なお、本実施例では、１つのメモリセルが１セル２ビット方式のＭＯＮＯＳ構造を有する不揮発性半導体記憶装置を例に挙げる。
・概略構成
図１は、本実施例による不揮発性半導体記憶装置における１つのメモリセル１の概略構成を示す図である。なお、図１では、メモリセル１をゲート幅方向と垂直な面で切断した際の断面構造を示す。
図１に示すように、メモリセル１は、半導体基板１１に形成されたウェル領域１２、素子分離絶縁膜１３、一対の低濃度拡散領域１６及び一対の高濃度拡散領域１７と、半導体基板１１上に形成されたゲート絶縁膜１４、ゲート電極１５及び電荷蓄積部１８とを有する。
半導体基板１１は、例えばｐ型の不純物を含み、基板抵抗が８〜２２Ω（オーム）程度のシリコン基板である。ただし、これに限定されず、種々の半導体基板を適用することができる。
ウェル領域１２は、半導体基板１１の素子形成面上部をアクティブ化するための領域であり、例えばｐ型の導電性を有する不純物（例えばボロンイオン）を例えば１×１０17／ｃｍ3程度の濃度となるように注入することで形成された領域である。ただし、これに限定されず、ウェル領域１２が、ｎ型の導電性を有する不純物（例えばリンイオン）を例えば１×１０17／ｃｍ3程度の拡散濃度となるように注入することで形成された領域であってもよい。
素子分離絶縁膜１３は、半導体基板１１表面に、素子形成領域であるアクティブ領域を区画するための絶縁膜である。この素子分離絶縁膜１３には、例えばＬＯＣＯＳ（LocalOxidation of Silicon）法を用いて形成されたシリコン酸化膜を適用することができる。ただし、これに限定されず、例えばＳＴＩ（Shallow Trench Isolation）法を用いて形成されたシリコン酸化膜など、種々の絶縁膜を適用することが可能である。
ゲート絶縁膜１４は、半導体基板１１のアクティブ領域上に形成された、例えば膜厚が１００Å（オングストローム）程度のシリコン酸化膜である。また、ゲート電極１５は、ゲート絶縁膜１４上に形成されたポリシリコン膜である。ただし、このポリシリコン膜は、所定の不純物を含むことで導電性を有している。このゲート電極１５の膜厚は、例えば３０００Åとすることができる。また、ゲート電極１５のゲート長方向の長さ、すなわちゲート長は、例えば０．１５μｍ程度とすることができる。なお、ゲート電極１５上部は、例えばサリサイド膜１５ａが形成されることで低抵抗化されていてもよい。
低濃度拡散領域１６は、半導体基板１１のアクティブ領域上部であって、ゲート電極１５下を挟む一対の領域にそれぞれ形成される。この低濃度拡散領域１６は、例えばｎ型の導電性を有する不純物（例えばリンイオン）を例えば１×１０17／ｃｍ3程度の拡散濃度となるように注入することで形成することができる。ただし、これに限定されず、低濃度拡散領域１６が、ｐ型の導電性を有する不純物（例えばボロンイオン）を例えば１×１０17／ｃｍ3程度の拡散濃度となるように注入することで形成された領域であってもよい。また、低濃度拡散領域１６は、その一部がゲート電極１５下に延在していても良い。なお、ゲート電極１５と低濃度拡散領域１６とが上下で重なる領域をオーバラップ領域とも言う。
電荷蓄積部１８は、データを保持するための構成であり、低濃度拡散領域１６上であって、ゲート電極１５の両サイドにそれぞれ形成される。それぞれの電荷蓄積部１８は、１ビットずつのデータを保持する。電荷蓄積部１８は、例えばシリコン窒化膜１８ｂを２つのシリコン酸化膜（シリコン酸化膜１８ａ及びシリコン酸化膜１８ｃ）で挟む構造を有する。すなわち、電荷蓄積部１８はＯＮＯ構造を有する。このＯＮＯ構造において、シリコン窒化膜１８ｂは、電荷をトラップすることでデータを保持するための電荷蓄積膜である。その膜厚は、例えば１００Å程度とすることができる。また、このシリコン窒化膜１８ｂを挟む２つのシリコン酸化膜のうち下層側のシリコン酸化膜１８ａは、シリコン窒化膜１８ｂにトラップされた電荷が半導体基板１１及びゲート電極１５へ流れ出すことを防止するための電位障壁として機能する膜である。その膜厚は、例えば１００Å程度とすることができる。一方、シリコン窒化膜１８ｂを挟む２つのシリコン酸化膜のうち上層側のシリコン酸化膜１８ｃは、シリコン窒化膜１８ｂにトラップされた電荷が上層へ流れ出すことを防止するための電位障壁として機能する膜である。その膜厚は、例えば２７００Å程度とすることができる。なお、シリコン酸化膜１８ａ及び１８ｃそれぞれの膜厚は、上記に限定されず、シリコン窒化膜１８ｂに蓄積された電荷を閉じ込めることが可能な程度の膜厚であれば如何様にも変形することができる。また、本実施例では、電荷蓄積部１８のゲート長方向の長さ（以下、これを幅という）を例えば５００Å程度とする。ただし、これに限定されず、必要に応じて種々変形することができる。
以上のような構成を有する電荷蓄積部１８に電荷を蓄積させると、電荷蓄積部１８下に存在する低濃度拡散領域１６の抵抗値が変化する。ＭＯＮＯＳ構造のメモリセル１は、この原理を利用することで、電荷蓄積部１８に記憶されたデータを読み出す。なお、電荷蓄積部１８下の低濃度拡散領域１６は、抵抗変化層とも呼ばれる。また、本実施例による電荷蓄積部１８は、ソース／ドレインとして機能する高濃度拡散領域１７とゲート電極１５とを電気的に隔離するためのサイドウォールスペーサとしても機能する。
高濃度拡散領域１７は、半導体基板１１のアクティブ領域上部であって、ゲート電極下及び電荷蓄積部１８下を挟む領域にそれぞれ形成される。この高濃度拡散領域１７は、上述したように、それぞれソース又はドレインとして機能する領域である。高濃度拡散領域１７は、例えばｎ型の導電性を有する不純物（例えばリンイオン）を例えば１×１０20／ｃｍ3程度の拡散濃度となるように注入することで形成することができる。ただし、これに限定されず、高濃度拡散領域１７が、ｐ型の導電性を有する不純物（例えばボロンイオン）を例えば１×１０20／ｃｍ3程度の拡散濃度となるように注入することで形成された領域であってもよい。また、高濃度拡散領域１７上部は、例えばサリサイド膜１７ａが形成されることで低抵抗化されている。
以上のような構造を有するメモリセル１上には、例えば中間絶縁膜２１が形成される。この中間絶縁膜２１には、例えばシリコン酸化膜などの絶縁膜を適用することができる。また、その膜厚は、例えばゲート電極１５（サリサイド膜１５ａを含む）表面からの厚さを８０００Å程度とすることができる。なお、中間絶縁膜２１の上面は、例えばＣＭＰ（Chemical and Mechanical Polishing）法などを用いて平坦化されている。
また、メモリセル１における高濃度拡散領域１７のサリサイド膜１７ａ上には、中間絶縁膜２１を貫通するコンタクトホールが形成され、この内部にタングステン（Ｗ）などの導電体が充填されることで、コンタクト内配線３１が形成されている。また、中間絶縁膜２１上には、コンタクト内配線３１と電気的に接続された上層配線３２が形成される。これにより、メモリセル１における高濃度拡散領域１７（ソース／ドレイン）が中間絶縁膜（層間絶縁膜とも言う）２１上に電気的に引き上げられている。
以上のようにコンタクト内配線３１及び上層配線３２が形成された中間絶縁膜２１上には、パッシベーション２３が形成される。このパッシベーション２３には、例えば膜厚が５０００Å程度のシリコン窒化膜などを適用することができる。また、パッシベーション２３の上面は、例えばＣＭＰ法などを用いて平坦化されていてもよい。
・データ書込み／読出し／消去方法
次に、以上のような構成を有するメモリセル１に、データの書き込み／読み出し／消去を行う際の動作を説明する。なお、本実施例では、個片化される前の不揮発性半導体記憶装置、すなわちウェハに２次元的に配列するように形成された複数の不揮発性半導体記憶装置それぞれのメモリセル１に対するデータ書込み／読出し／消去方法について説明する。
図２（ａ）は、本実施例によるメモリセル１の等価回路を示す図である。図２（ａ）に示すように、メモリセル１は、コアとなるＭＯＳＦＥＴ（Metal-Oxide Semiconductor FieldEffect Transistor）１ａと、このＭＯＳＦＥＴ１ａのドレインＤ側に接続された可変抵抗Ｒｄと、ソースＳ側に接続された可変抵抗Ｒｓとを有する。可変抵抗Ｒｄ及びＲｓは、それぞれ図１における電荷蓄積部１８下に設けられた低濃度拡散領域１６により形成される抵抗である。したがって、可変抵抗Ｒｄ及びＲｓそれぞれの抵抗値は、各低濃度拡散領域１６上に位置する電荷蓄積部１８の電位により制御される。なお、この等価回路において、バックゲートＢは図１におけるウェル領域１２を指し、ゲートＧは同じく図１におけるゲート電極１５を指す。本実施例による不揮発性半導体記憶装置は、上記のような等価回路で表されるメモリセル１を複数有して構成される。また、本説明におけるウェハには、複数のメモリセル１を有する不揮発性半導体記憶装置が２次元的に配列するように形成されている。
・・データ書き込み方法
次に、本実施例によるメモリセル１にデータの書き込みを行う際の動作を説明する。なお、本説明では、データを書き込む前の初期状態を、電荷蓄積部１８にデータが書き込まれていない状態、すなわち全電荷蓄積部１８に理論値「１」が保持されている状態とする。また、以下では、各メモリセル１におけるドレインＤ側の電荷蓄積部１８に、データとして理論値「０」を書き込む場合について例を挙げて説明する。
ドレインＤ側の電荷蓄積部１８に理論値「０」を書き込む場合、図２（ｂ）の表における『書込み』に示すように、図２（ａ）におけるゲートＧの電位（以下、ゲート電位という）Ｖｇを例えば１０Ｖ（ボルト）とし、ソースＳの電位（以下、ソース電位という）Ｖｓを例えば接地電位（０Ｖ）とし、ドレインＤの電位（以下、ドレイン電位という）Ｖｄを例えば６Ｖとし、バックゲートＢの電位（以下、バックゲート電位という）Ｖｂを例えば接地電位（０Ｖ）とする。
以上のような条件とした場合、ドレインＤ側において、高濃度拡散領域１７よりも不純物濃度（この場合はｎ型の導電性を有する不純物の濃度）が低い低濃度拡散領域１６周辺に電界が集中する。このため、ドレインＤ側の低濃度拡散領域１６において、衝突電離によるホットキャリア（この場合はホットエレクトロン）が集中して発生する。
このように発生したホットエレクトロンは、ドレインＤ側の電荷蓄積部１８におけるシリコン酸化膜１８ａによる電位障壁を突き抜けて、これの電荷蓄積膜であるシリコン窒化膜１８ｂに注入される。シリコン窒化膜１８ｂに注入されたキャリア（この場合はエレクトロン）は、上述のように、シリコン酸化膜１８ａ及び１８ｂによる電位障壁によってシリコン窒化膜１８ｂ内に閉じ込められる。これにより、ドレインＤ側の電荷蓄積部１８に理論値「０」が書き込まれる。
なお、ドレインＤ側の電荷蓄積部１８に理論値「０」を書き込む際にドレインＤに印加する電圧（すなわちドレイン電位Ｖｄ）は、上述した値に限らず、ドレインＤ側の低濃度拡散領域１６においてホットエレクトロンを発生させることができる程度の値、例えば２Ｖ程度以上、好ましくは５〜１０Ｖ程度とすることができる。また、この際にゲートＧに印加する電圧（すなわちゲート電位Ｖｇ）も、上述した値に限らず、チャネルが形成される領域（すなわちウェル領域１２上部：これをチャネル形成領域とも言う）に充分なキャリアを発生させ、且つドレインＤ側に発生したホットエレクトロンを電荷蓄積部１８におけるシリコン窒化膜１８ｂ（電荷蓄積膜）に注入することができる程度の値であればよい。
・・データ読出し方法
次に、本実施例によるメモリセル１からデータを読み出す際の動作を説明する。なお、本説明では、上述したデータ書込み方法によりドレインＤ側の電荷蓄積部１８に理論値「０」が書き込まれたメモリセル１からデータを読み出す場合について例を挙げて説明する。
ドレインＤ側の電荷蓄積部１８からデータを読み出す場合、図２（ｂ）の表における『読出し』に示すように、図２（ａ）におけるゲート電位Ｖｇを例えば３．０Ｖとし、ソース電位Ｖｓを例えば１．５Ｖとし、ドレイン電位Ｖｄを例えば接地電位（０Ｖ）とし、バックゲート電位Ｖｂを例えば接地電位（０Ｖ）とする。
ここで、以上したように、ドレインＤ側の電荷蓄積部１８に電荷が保持されていると、これの下に位置する低濃度拡散領域１６の抵抗値が変化する。本説明の場合、理論値「０」が書き込まれているため、低濃度拡散領域１６（抵抗Ｒｄ）の抵抗値が増加する。この結果、データを読み出す際にチャネル形成領域にチャネルが形成され難くなり、これに流れる電流量が減少する。
なお、電荷蓄積部１８に理論値「１」が保持されている場合（例えば初期状態の場合）、低濃度拡散領域１６の抵抗値は、これの上方に位置する電荷蓄積部１８に理論値「０」が保持されている場合と比べて低い。このため、電荷蓄積部１８に理論値「０」が保持されている場合と比較して、データを読み出す際にチャネル形成領域にチャネルが形成され易い。すなわち、ドレインＤ側に比較的大きな電流が流れる。本実施例では、この際の電流値の違い、すなわち、電荷蓄積部１８に理論値「１」が保持されている場合にドレインＤ側に流れる電流と、電荷蓄積部１８に理論値「０」が保持されている場合にドレインＤ側に流れる電流との電流値の違いを利用して、各メモリセル１からデータを読み出す。
・・データ消去方法
次に、本実施例による不揮発性半導体記憶装置の全メモリセル１におけるデータを消去する際の動作を説明する。
本実施例では、不揮発性半導体記憶装置の全メモリセル１におけるデータを消去する際、電気的な消去（以下、電気的消去という）と高温放置による消去（以下、ベーク消去という）との両方を用いることで、不揮発性半導体記憶装置のディスターブ特性を劣化させることなく、効率的且つ充分に消去する。
・・・電気的消去（第１段階）
本実施例では、不揮発性半導体記憶装置の全メモリセル１におけるデータを消去する際、まず、電気的消去を行う。以下、この電気的消去について説明する。なお、以下では、メモリセル１におけるドレインＤ側の電荷蓄積膜１８に理論値「０」が保持されている場合（すなわち、ドレインＤ側に保持されたデータを消去する場合）と、メモリセル１におけるドレインＤ側及びソースＳ側の両方の電荷蓄積膜１８に理論値「０」が保持されている場合（すなわちドレインＤ側及びソースＳ側の両方にそれぞれ保持されたデータを消去する場合）とのそれぞれについて例に挙げて説明する。
・・・・ドレインＤ側に保持されたデータを消去する場合
まず、ドレインＤ側の電荷蓄積部１８に保持された理論値「０」を消去する場合、例えば図２（ｂ）の表における『消去１、２』に示すように、図２（ａ）におけるゲート電位Ｖｇを例えば−６Ｖとし、ソース電位Ｖｓを例えば接地電位（０Ｖ）又は不定状態（これをｏｐｅｎ状態とも言う）とし、ドレイン電位Ｖｄを例えば６Ｖとし、バックゲート電位Ｖｂを例えば接地電位（０Ｖ）とする。
以上のような条件を用いてドレインＤ・ゲートＧ間にバイアス電位を数ｍ秒〜１秒程度印加すると、この期間、ドレインＤ側において、高濃度拡散領域１７よりも不純物濃度が低い低濃度拡散領域１６周辺に、書込み時の電界と逆方向の電界が集中する。このため、ドレインＤ側の低濃度拡散領域１６において、書込み時のホットキャリアと逆極性のホットキャリア（この場合はホットホール）が衝突電離により集中して発生する。
このように発生したホットホールは、ドレインＤ側の電荷蓄積膜１８におけるシリコン酸化膜１８ａによる電位障壁を突き抜けて、これの電荷蓄積膜であるシリコン窒化膜１８ｂに注入される。このようにシリコン窒化膜１８ｂにホールが注入されると、これに保持されていたエレクトロンが電気的に中和される。これにより、ドレインＤ側の電荷蓄積部１８に保持されていた理論値「０」が消去される。
・・・・ドレインＤ側及びソースＳ側の両方にそれぞれ保持されたデータを消去する場合
また、ドレインＤ側及びソースＳ側の両方の電荷蓄積部１８にそれぞれ保持された理論値「０」を消去する場合、例えば図２（ｂ）における『消去３』に示すように、図２（ａ）におけるゲート電位Ｖｇを例えば−６Ｖ程度とし、ソース電位Ｖｓを例えば６Ｖとし、ドレイン電位Ｖｄを例えば６Ｖとし、バックゲート電位Ｖｂを例えば接地電位（０Ｖ）とする。
以上のような条件を用いてドレインＤ・ゲートＧ間及びソースＳ・ゲートＧ間それぞれにバイアス電位を数ｍ秒〜１秒程度印加すると、この期間、ドレインＤ側とソースＳ側との両方において、高濃度拡散領域１７よりも不純物濃度が低い低濃度拡散領域１６周辺に、書込み時の電界と逆方向の電界が集中する。このため、ドレインＤ側及びソースＳ側の低濃度拡散領域１６において、書込み時のホットキャリアと逆極性のホットキャリア（この場合はホットホール）が衝突電離により集中して発生する。
このように発生したホットホールは、ドレインＤ側及びソースＳ側それぞれの電荷蓄積部１８におけるシリコン酸化膜１８ａによる電位障壁を突き抜けて、これらにおける電荷蓄積膜であるシリコン窒化膜１８ｂに注入される。このようにシリコン窒化膜１８ｂにホールが注入されると、これらにそれぞれ保持されていたエレクトロンが電気的に中和される。これにより、ドレインＤ側及びソースＳ側の電荷蓄積部１８にそれぞれ保持されていた理論値「０」が消去される。
なお、電荷蓄積部１８に保持されているデータを消去する際にドレインに印加する電圧（すなわちドレイン電位Ｖｄ）は、上述した値に限らず、低濃度拡散領域１６においてホットホールを発生させることができる程度の値、例えば２Ｖ以上、好ましくは４〜１０Ｖ程度とすることができる。また、この際にゲートＧに印加する電圧（すなわちゲート電位Ｖｇ）は、発生したホットホールを効率的にそれぞれのシリコン酸化膜１８ａ周辺に集めるための電圧である。この値は、上述した値に限らず、例えば−１０〜０Ｖ程度とすることができる。
・・ベーク消去（第２段階）
また、本実施例では、以上のような電気的消去を用いて不揮発性半導体記憶装置における全てのメモリセル１からデータを消去した後、ベーク消去を行う。このベーク消去では、本実施例による不揮発性半導体記憶装置が複数形成されたウェハが、槽内温度が例えば３５０℃の高温槽内に例えば２時間放置される。なお、以下の説明では、槽内温度をベーク温度と言い、放置時間をベーク時間という。
・電気的消去のみを用いた場合と実施例１による消去を用いた場合との特性比較
ここで、電気的な書き込み（以下、単に書込みと言う）（１）を経た後に電気的消去（２）のみを経たメモリセル１のサブスレッシュホールド特性と、書込み（１）を経た後に本実施例による消去方法（２、３）、すなわち電気的消去（２）とベーク消去（３）との両方を経たメモリセル１のサブスレッシュホールド特性とを、図３に示す。また、図３に、参考として、初期、すなわち書込み（１）や電気的消去（２）及びベーク消去（３）を経ていないメモリセル１のサブスレッシュホールド特性と、書込み（１）のみを経たメモリセル１のサブスレッシュホールド特性とを示す。なお、本説明では、サブスレッシュホールド特性を、読出し時のゲート電位Ｖｇと、メモリセル１から読み出されるセル電流Ｉｃとの関係で表す。また、セル電流Ｉｃとは、読出し時にメモリセル１のドレインＤ・ソースＳ間に流れる電流を指す。
また、本説明における書込み（１）では、ゲート電位Ｖｇを１０Ｖとし、ソース電位Ｖｓを接地電位（０Ｖ）とし、ドレイン電位Ｖｄを６Ｖとし、バックゲート電位Ｖｂを接地電位（０Ｖ）とする（図２（ｂ）の表における『書き込み』参照）と共に、書き込み時間を２０μｓ（マイクロ秒）とした。これにより、ドレインＤ側の電荷蓄積部１８にのみ理論値「０」が書き込まれる。また、電気的消去（２）では、ゲート電位Ｖｇを−６Ｖとし、ソース電位Ｖｓを接地電位（０Ｖ）とし、ドレイン電位Ｖｄを６Ｖとし、バックゲート電位Ｖｂを接地電位（０Ｖ）とする（図２（ｂ）の表における『消去１』参照）と共に、消去時間を２０ｍｓ（ミリ秒）とした。これにより、ドレインＤ側の電荷蓄積部１８に保持されている理論値「０」のデータが消去される。さらに、ベーク消去（３）では、ベーク温度を３５０℃とし、ベーク時間を２時間とした。
さらに、電気的消去（２）及びベーク消去（３）のいずれも経由していないメモリセル１、すなわち初期状態のメモリセル１におけるドレインＤ側にデータを書き込んだ後のディスターブ特性を図４に示し、電気的消去（２）のみを経由したメモリセル１におけるドレインＤ側にデータを書き込んだ後のディスターブ特性を図５に示し、本実施例による消去（２、３）を経由したメモリセル１におけるドレインＤ側にデータを書き込んだ後のディスターブ特性を図６に示す。なお、本説明では、ディスターブ特性を、データ書き込み時の書き込み用パルスの時間幅（以下、パルス持続時間という）と、メモリセル１から読み出されるセル電流Ｉｃとの関係で表す。また、図４から図６では、縦軸を規格化したセル電流Ｉｃとすると共に、データ書き込みの際に使用するドレイン電位Ｖｄを０，１，２，３，４，５及び６とした場合それぞれについてのディスターブ特性を示す。
図３に示すように、書込み（１）を経た後に電気的消去（２）のみを経たメモリセル１のサブスレッシュホールド特性と、書込み（１）を経た後に本実施例による消去（２、３）を経たメモリセル１のサブスレッシュホールド特性とを比較すると、本実施例による消去（２、３）を用いた場合の方が、サブスレッシュホールド特性が初期のメモリセル１のサブスレッシュホールド特性に近づいている。すなわち、本実施例による消去（２、３）を用いた場合の方が、サブスレッシュホールド特性が改善されている。
このため、図４から図６にも示すように、書込み（１）を経た後に電気的消去（２）のみを経たメモリセル１のディスターブ特性（図５参照）と、書込み（１）を経た後に本実施例による消去（２、３）を経たメモリセル１のディスターブ特性（図６参照）とでは、書込み（１）を経た後に本実施例による消去（２、３）を経たメモリセル１のディスターブ特性（６参照）の方が、電気的消去（２）及びベーク消去（３）のいずれも経由していないメモリセル１のディスターブ特性（図４参照）に近い。すなわち、本実施例による消去（２、３）を用いることで、メモリセル１のディスターブ特性を、データの書き込みなどによるダメージを受けていない初期状態のメモリセル１のディスターブ特性と略同等にまで改善することができる。この傾向は、特に、データ書き込み時のパルス持続時間を長くした場合や書き込み時のドレイン電位Ｖｄを大きくした場合に強く現れる。
このように、本実施例では、電気的消去（２）の後にベーク消去（３）を行うため、不揮発性半導体記憶装置のディスターブ特性を初期状態と同等程度に改善することができる。また、本実施例では、ベーク消去（３）の前に、電気的消去（２）を行っているため、ベーク消去（３）のみを用いた場合と比較して、ベーク温度を低くしたりベーク時間を短くしたりすることができ、この結果、ベーク消去（３）のみを用いた場合よりも生産性を向上することが可能となる。
・ベーク消去時の条件
なお、本実施例におけるベーク消去（３）時の条件は、上述した条件に限らない。以下に、ベーク消去（３）時の好ましい条件を説明する。
図７は、電気的消去（２）後のベーク消去（３）時におけるベーク時間ＨＢと閾値電圧変化値ΔＶｔとの関係であって、ベーク温度ＴＢを１５０℃、２５０℃、３５０℃それぞれとした場合の関係を示すグラフである。なお、閾値電圧変化値ΔＶｔとは、各条件で消去を行ったメモリセル１が持つ閾値電圧Ｖｔと初期状態のメモリセル１が持つ閾値電圧Ｖｔとの差の絶対値である。また、本説明における書込み（１）では、ゲート電位Ｖｇを１０Ｖとし、ソース電位Ｖｓを接地電位（０Ｖ）とし、ドレイン電位Ｖｄを６Ｖとし、バックゲート電位Ｖｂを接地電位（０Ｖ）とする（図２（ｂ）の表における『書き込み』参照）と共に、書き込み時間を２０μｓとした。これにより、ドレインＤ側の電荷蓄積部１８にのみ理論値「０」が書き込まれる。また、電気的消去（２）では、ゲート電位Ｖｇを−６Ｖとし、ソース電位Ｖｓを接地電位（０Ｖ）とし、ドレイン電位Ｖｄを６Ｖとし、バックゲート電位Ｖｂを接地電位（０Ｖ）とする（図２（ｂ）の表における『消去１』参照）と共に、消去時間を２０ｍｓとした。これにより、ドレインＤ側の電荷蓄積部１８に保持されている理論値「０」のデータが消去される。さらに、ベーク消去（３）では、ベーク温度を３５０℃とし、ベーク時間を２時間とした。
図７を参照すると明らかなように、ベーク温度ＴＢを高くするほど、短いベーク時間ＨＢで閾値電圧変化量ΔＶｔが０Ｖに近づいている。すなわち、ベーク温度ＴＢが高いほど、短時間でメモリセル１の閾値電圧Ｖｔを初期状態に戻すことができる。
ここで、閾値電圧変化量ΔＶｔは、０Ｖであることが好ましい。これにより、初期状態と同じサブスレッシュホールド特性を得ることができる。ただし、閾値電圧変化量ΔＶｔは０．２Ｖ以下であればよい。閾値電圧変化量ΔＶｔが０．２Ｖ以下であれば、ドレインディスターブの影響を無視できる程度に低減することが可能だからである。
図８に、閾値電圧変化量ΔＶｔが０．２Ｖに戻る際のベーク温度ＴＢとベーク時間ＨＢとの関係（１）を示す。また、図９に、閾値電圧変化量ΔＶｔが０．２Ｖに戻る際のベーク温度ＴＢとベーク時間ＨＢとの関係（２）を示す。なお、図８では、関係（１）、（２）をそれぞれアレニウス・プロットで表示する。また、図８では、縦軸をベーク時間ＨＢとし、横軸を１／ｋＴＢ（ｋ：ボルツマン係数）とする。さらに、図９では、縦軸をベーク時間ＨＢとし、横軸をベーク温度Ｔ（Ｔはベーク温度ＴＢを摂氏（℃）で表した値）とする。
以上のアレニウス・プロット（図８及び図９）に基づいて、閾値電圧変化量ΔＶｔが０．２Ｖに戻る際のベーク温度ＴＢとベーク時間ＨＢとの関係を求めると、この関係は、以下の式１に近似できることが分かる。なお、式１において、ｙはベーク時間ＨＢであり、ｘはベーク温度ＴＢ（Ｋ）であり、ｅは自然対数の底である。
従って、閾値電圧変化量ΔＶｔが０．２Ｖ以下となる条件は、以下の式２で表すことができる。
・不揮発性半導体記憶装置の製造方法
次に、本実施例によるメモリセル１を含む不揮発性半導体記憶装置の製造方法を以下に説明する。図１０は、本実施例による製造方法を示すフローチャートである。
本製造方法では、まず、ウェハ状態の不揮発性半導体記憶装置を製造する（ステップＳ１０１）。言い換えれば、半導体基板１１上に形成されたゲート電極１５と、ゲート電極１５の両サイドにそれぞれ形成された電荷蓄積部１８と、半導体基板１１上部であって電荷蓄積部１８下にそれぞれ形成された低濃度拡散領域１６と、ゲート電極１５下の領域及び低濃度拡散領域１６を挟む一対の領域にそれぞれ形成された高濃度拡散領域１７とを有する複数のメモリセル１が作り込まれたウェハを準備する（第１工程）。なお、ウェハ状態の不揮発性半導体記憶装置とは、２次元的に配列するように複数の不揮発性半導体記憶装置が形成されたウェハを指す。また、本実施例による構造（図１参照）を有するメモリセル１を複数有する不揮発性半導体記憶装置の製造方法は、従来技術より明白であるため、ここでは詳細な説明を省略する。
次に、ウェハに作り込まれた全てのメモリセル１からの読み出しテストを行う（ステップＳ１０２）。この読み出しテストでは、上述したデータ読出し方法を用いて、各メモリセル１から順次データが読み出される。この段階では、全てのメモリセル１が初期状態であるため、全てのメモリセル１が正常である場合、各メモリセル１におけるドレインＤ側及びソースＳ側からは、それぞれデータ＝「１」が読み出される。なお、正常にデータを読み出すことができなかったメモリセル１がある場合、例えばこのメモリセル１を含む不揮発性半導体記憶装置を不良と判断する。
次に、ウェハ状態の不揮発性半導体記憶装置における一部のメモリセル１が有する少なくとも一方の電荷蓄積部１８へ理論値「０」を書き込む（ステップＳ１０３）。例えば全メモリセル１におけるドレインＤ側の電荷蓄積部１８それぞれへ理論値「０」を書き込む。ただし、これに限定されず、不揮発性半導体記憶装置における一部のメモリセル１が有する２つの電荷蓄積部１８それぞれに理論値「０」を書き込んでも良い。
次に、ウェハに作り込まれた全てのメモリセル１からの読出しテストを行う（ステップＳ１０４）。この読み出しテストでは、ステップＳ１０２と同様に、上述したデータ読出し方法を用いて、各メモリセル１から順次データが読み出される。この段階では、ステップＳ１０３において一部の電荷蓄積部１８に理論値「０」が書き込まれているため、全てのメモリセル１が正常である場合、ステップＳ１０３で書き込んだデータと同じデータが読み出される。なお、書き込んだデータと同じデータを読み出すことができなかった場合、例えばこのメモリセルを含む不揮発性半導体記憶装置を不良と判断する。
次に、ステップＳ１０３において理論値「０」を書き込まなかった電荷蓄積部１８へ理論値「０」を書き込む（ステップＳ１０５）。これにより、全メモリセル１それぞれにおける２つの電荷蓄積部１８それぞれに保持されている理論値が「０」となる。
次に、ウェハに作り込まれた全てのメモリセル１からの読出しテストを行う（ステップＳ１０６）。この読み出しテストでは、ステップＳ１０２及びＳ１０４と同様に、上述したデータ読出し方法を用いて、各メモリセル１から順次データが読み出される。この段階では、ステップＳ１０５においてメモリセル１における全ての各電荷蓄積部１８に理論値「０」が書き込まれているため、全てのメモリセル１が正常である場合、全てのメモリセル１から理論値「０」が読み出される。なお、全てのメモリセル１から理論値「０」を読み出すことができなかった場合、例えばこのメモリセル１を含む不揮発性半導体記憶装置を不良と判断する。
次に、全メモリセル１が保持するデータを電気的に消去する（ステップＳ１０７）。すなわち、全メモリセル１それぞれにおける電荷蓄積部１８に保持された理論値「０」を、電気的消去（２）を用いて消去する（ステップＳ１０７）。なお、本ステップでは、例えば図２（ｂ）における『消去３』で示す条件を用いて、全電荷蓄積部１８における理論値が消去される。これにより、全メモリセル１における電荷蓄積部１８が理論値「１」を保持した状態となる。
次に、メモリセル１が作り込まれたウェハを高温下に所定時間放置する（ステップＳ１０８）。すなわち、メモリセル１が保持するデータを、ベーク消去（３）を用いて消去する。なお、本ステップでは、上述において説明したベーク消去（３）による方法が用いられる。
このように、ステップＳ１０７とステップＳ１０８とを経る、すなわち電気的消去（２）とベーク消去（３）とを経ることで、上述したように、不揮発性半導体記憶装置のディスターブ特性を初期状態と同等程度に改善することができる。また、本実施例では、ベーク消去（３）（ステップＳ１０８）の前に、電気的消去（２）（ステップＳ１０７）を行っているため、ベーク消去（３）のみを用いた場合と比較して、ベーク温度を低くしたりベーク時間を短くしたりすることができ、この結果、ベーク消去（３）のみを用いた場合よりも生産性を向上することが可能となる。
次に、ウェハ状態の不揮発性半導体記憶装置を個片化し（ステップＳ１０９）、個片化された不揮発性半導体記憶装置をパッケージングする（ステップＳ１１０）。なお、個片化の方法及びパッケージングの方法は、従来技術による方法を用いることが可能であるため、ここでは詳細な説明を省略する。
その後、顧客からの注文に応じてパッケージングされた不揮発性半導体記憶装置にデータを書き込む（ステップＳ１１１）。したがって、本実施例による不揮発性半導体記憶装置はデータが書き込まれた状態で出荷される。ただし、これに限定されず、ステップＳ１１０の工程後、データが書き込まれていない状態で出荷されてもよい。
以上のような工程を経ることで、本実施例による構造を有するメモリセル１を複数含む不揮発性半導体記憶装置が製造される。
・作用効果
以上のように、本実施例による不揮発性半導体記憶装置の製造方法では、半導体基板１１上に形成されたゲート電極１５と、ゲート電極１５の両サイドにそれぞれ形成された電荷蓄積部１８と、半導体基板１１上部であって電荷蓄積部１８下にそれぞれ形成された低濃度拡散領域１６と、ゲート電極１５下の領域及び低濃度拡散領域１６を挟む一対の領域にそれぞれ形成された高濃度拡散領域１７とを有する複数のメモリセル１が作り込まれたウェハを準備し、ウェハに形成された全てのメモリセル１が有する電荷蓄積部１８が保持するデータを電気的に消去し（電気的消去（２））、その後、ウェハを高温下に所定時間放置（ベーク消去（３））する。すなわち、本実施例による不揮発性半導体記憶装置の製造方法は、ウェハに形成された全てのメモリセル１が有する電荷蓄積部１８が保持するデータを電気的に消去（電気的消去（２））した後、ウェハを高温下に所定時間放置（ベーク消去（３））するデータ消去方法（２、３）を含む。
これにより、本実施例では、不揮発性半導体記憶装置のディスターブ特性を初期状態と同等程度に改善することができる。また、本実施例では、ベーク消去（３）の前に、電気的消去（２）を行っているため、ベーク消去（３）のみを用いた場合と比較して、ベーク温度を低くしたりベーク時間を短くしたりすることができ、この結果、ベーク消去（３）のみを用いた場合よりも生産性を向上することが可能となる。
また、上記した実施例１は本発明を実施するための例にすぎず、本発明はこれらに限定されるものではなく、これらの実施例を種々変形することは本発明の範囲内であり、更に本発明の範囲内において、他の様々な実施例が可能であることは上記記載から自明である。
本発明の実施例１による不揮発性半導体記憶装置におけるメモリセル１の構造を示す断面図である。 （ａ）は本発明の実施例１によるメモリセル１の等価回路を示す図であり、（ｂ）はメモリセル１へのデータ書込み／読出し／消去方法それぞれにおけるゲート電位Ｖｇとソース電位Ｖｓとドレイン電位Ｖｄとバックゲート電位Ｖｂとを示すテーブルである。 書込み（１）を経た後に電気的消去（２）のみを経たメモリセル１のサブスレッシュホールド特性と、書込み（１）を経た後に本発明の実施例１による消去方法（２、３）を経たメモリセル１のサブスレッシュホールド特性とを示すグラフである。 初期状態のメモリセル１におけるドレインＤ側にデータを書き込んだ後のディスターブ特性を示すグラフである。 電気的消去（２）のみを経由したメモリセル１におけるドレインＤ側にデータを書き込んだ後のディスターブ特性を示すグラフである。 本発明の実施例１による消去（２、３）を経由したメモリセル１におけるドレインＤ側にデータを書き込んだ後のディスターブ特性を示すグラフである。 本発明の実施例１における、電気的消去（２）後のベーク消去（３）時におけるベーク温度ＴＢごとのベーク時間ＨＢと閾値電圧変化値ΔＶｔとの関係を示すグラフである。 本発明の実施例１における、閾値電圧変化値ΔＶｔ＝０．２に戻る際のベーク温度ＴＢとベーク時間ＨＢとの関係（１）を示すアレニウス・プロットである。 本発明の実施例１における、閾値電圧変化値ΔＶｔ＝０．２に戻る際のベーク温度ＴＢとベーク時間ＨＢとの関係（２）を示すアレニウス・プロットである。 本発明の実施例１によるメモリセル１を複数有する不揮発性半導体記憶装置の製造方法を示すフローチャートである。
符号の説明
１ メモリセル
１ａ ＭＯＳＦＥＴ
１１ 半導体基板
１２ ウェル領域
１３ 素子分離絶縁膜
１４ ゲート絶縁膜
１５ ゲート電極
１５ａ、１７ａ サリサイド膜
１６ 低濃度拡散領域
１７ 高濃度拡散領域
１８ 電荷蓄積部
１８ａ、１８ｃ シリコン酸化膜
１８ｂ シリコン窒化膜
２１ 中間絶縁膜
２３ パッシベーション
３１ コンタクト内配線
３２ 上層配線
Ｇ ゲート
Ｄ ドレイン
Ｓ ソース
Ｂ バックゲート
Ｒｄ、Ｒｓ 可変抵抗

Claims (9)

  1. 半導体基板上に形成されたゲート電極と、前記ゲート電極の両サイドにそれぞれ形成された電荷蓄積部と、前記半導体基板上部であって前記電荷蓄積部下にそれぞれ形成された低濃度領域と、前記ゲート電極下の領域及び前記低濃度領域を挟む一対の領域にそれぞれ形成された高濃度領域とを有する複数のメモリセルが作り込まれたウェハを準備する工程と、
    前記電荷蓄積部に電子を注入することによりデータを書き込む工程と、
    電気的に前記電荷蓄積部に正孔を注入することにより、前記電荷蓄積部が保持するデータを消去する工程と、
    前記ウェハを、温度ｘと時間ｙとが
    を満足する条件下の高温下に所定時間放置して、前記電荷蓄積部が保持する前記データを消去する工程と
    を有することを特徴とするデータ消去方法。
  2. 前記電荷蓄積部が保持するデータは、前記ゲート電極と少なくとも一方の前記高濃度領域との間にバイアスの電位を印加することで電気的に消去されることを特徴とする請求項１記載のデータ消去方法。
  3. 前記電荷蓄積部は、電荷蓄積膜と、当該電荷蓄積膜を挟む２つの電位障壁膜とを含んでなることを特徴とする請求項１または２記載のデータ消去方法。
  4. 前記電荷蓄積膜は窒化膜であり、
    前記電位障壁膜は酸化膜であることを特徴とする請求項３記載のデータ消去方法。
  5. 半導体基板上に形成されたゲート電極と、前記ゲート電極の両サイドにそれぞれ形成された電荷蓄積部と、前記半導体基板上部であって前記電荷蓄積部下にそれぞれ形成された低濃度領域と、前記ゲート電極下の領域及び前記低濃度領域を挟む一対の領域にそれぞれ形成された高濃度領域とを有する複数のメモリセルが作り込まれたウェハを準備する第１工程と、
    前記電荷蓄積部に電子を注入することによりデータを書き込む第２工程と、
    電気的に前記ウェハに形成された全てのメモリセルが有する前記電荷蓄積部に正孔を注入することにより、前記電荷蓄積部が保持するデータを消去する第３工程と、
    前記第３工程後に前記ウェハを高温下に所定時間放置 前記ウェハを、温度ｘと時間ｙとが
    を満足する条件下の高温下に所定時間放置して、前記電荷蓄積部が保持する前記データを消去する第４工程と
    を有することを特徴とする不揮発性半導体記憶装置の製造方法。
  6. 前記第３工程は、前記ゲート電極と少なくとも一方の前記高濃度領域との間にバイアスの電位を印加することで前記電荷蓄積部が保持するデータを電気的に消去することを特徴とする請求項５記載の不揮発性半導体記憶装置の製造方法。
  7. 前記電荷蓄積部は、電荷蓄積膜と、当該電荷蓄積膜を挟む２つの電位障壁膜とを含んでなることを特徴とする請求項５または６記載の不揮発性半導体記憶装置の製造方法。
  8. 前記電荷蓄積膜は窒化膜であり、
    前記電位障壁膜は酸化膜であることを特徴とする請求項７記載の不揮発性半導体記憶装置の製造方法。
  9. 前記ウェハにおける全てのメモリセルからの読み出しをテストする第５工程と、
    前記ウェハにおける一部のメモリセルが有する少なくとも一方の電荷蓄積部に第１の理論値を書き込んだ後、前記ウェハにおける全てのメモリセルからの読み出しをテストする第６工程と、
    前記第１の理論値が書き込まれなかった電荷蓄積部に前記第１の理論値を書き込んだ後、前記ウェハにおける全てのメモリセルからの読み出しをテストする第７工程とをさらに有し、
    前記第３工程は前記第７工程後に実行されることを特徴とする請求項５から８の何れか１項に記載の不揮発性半導体記憶装置の製造方法。
JP2005368994A 2005-12-22 2005-12-22 データ消去方法及び不揮発性半導体記憶装置の製造方法 Expired - Fee Related JP4908843B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2005368994A JP4908843B2 (ja) 2005-12-22 2005-12-22 データ消去方法及び不揮発性半導体記憶装置の製造方法
US11/560,363 US7955933B2 (en) 2005-12-22 2006-11-16 Method of manufacturing nonvolatile semiconductor memory device
KR1020060116653A KR101350912B1 (ko) 2005-12-22 2006-11-24 데이터 소거방법 및 불휘발성 반도체 기억장치의 제조방법
CN2006101452779A CN1988134B (zh) 2005-12-22 2006-11-24 数据擦除方法以及非易失性半导体存储器件的制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005368994A JP4908843B2 (ja) 2005-12-22 2005-12-22 データ消去方法及び不揮発性半導体記憶装置の製造方法

Publications (2)

Publication Number Publication Date
JP2007173502A JP2007173502A (ja) 2007-07-05
JP4908843B2 true JP4908843B2 (ja) 2012-04-04

Family

ID=38184860

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005368994A Expired - Fee Related JP4908843B2 (ja) 2005-12-22 2005-12-22 データ消去方法及び不揮発性半導体記憶装置の製造方法

Country Status (4)

Country Link
US (1) US7955933B2 (ja)
JP (1) JP4908843B2 (ja)
KR (1) KR101350912B1 (ja)
CN (1) CN1988134B (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4354498B2 (ja) 2007-03-30 2009-10-28 Ｏｋｉセミコンダクタ株式会社 半導体メモリ装置の製造方法及び半導体メモリ装置の再生方法及び半導体メモリ装置の再出荷方法
US20090179256A1 (en) * 2008-01-14 2009-07-16 Sung-Bin Lin Memory having separated charge trap spacers and method of forming the same
JP5477284B2 (ja) * 2008-03-25 2014-04-23 日本電気株式会社 半導体記憶装置、メモリセルアレイ、半導体記憶装置の製造方法および駆動方法
US9029822B2 (en) * 2012-11-17 2015-05-12 Avalanche Technology, Inc. High density resistive memory having a vertical dual channel transistor

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2880695B2 (ja) * 1996-09-27 1999-04-12 松下電子工業株式会社 半導体記憶装置の加速試験方法
US6128232A (en) * 1998-09-21 2000-10-03 Texas Instruments Incorporated Method for erasing a non-volatile memory array
JP3945930B2 (ja) * 1999-02-08 2007-07-18 松下電器産業株式会社 フラッシュメモリ混載マイコンの検査方法
US6493261B1 (en) * 2001-01-31 2002-12-10 Advanced Micro Devices, Inc. Single bit array edges
US6344994B1 (en) * 2001-01-31 2002-02-05 Advanced Micro Devices Data retention characteristics as a result of high temperature bake
US6456533B1 (en) * 2001-02-28 2002-09-24 Advanced Micro Devices, Inc. Higher program VT and faster programming rates based on improved erase methods
US6307784B1 (en) * 2001-02-28 2001-10-23 Advanced Micro Devices Negative gate erase
US6442074B1 (en) * 2001-02-28 2002-08-27 Advanced Micro Devices, Inc. Tailored erase method using higher program VT and higher negative gate erase
JP3984109B2 (ja) * 2001-06-11 2007-10-03 株式会社ルネサステクノロジ 半導体装置の製造方法
US6687648B1 (en) * 2001-11-02 2004-02-03 Cypress Semiconductor Corporation Method of predicting reliabilty of oxide-nitride-oxide based non-volatile memory
US6800493B2 (en) * 2001-12-20 2004-10-05 Macronix International Co., Ltd. Pre-erase manufacturing method
CN1438654A (zh) * 2002-02-10 2003-08-27 旺宏电子股份有限公司 快闪存储器的数据擦除方法
JP2003309191A (ja) 2002-04-10 2003-10-31 Macronix Internatl Co Ltd プリイレーズ方法
JP2004335026A (ja) 2003-05-09 2004-11-25 Sharp Corp 電気的にプログラム可能でかつ電気的に消去可能な半導体記憶装置
JP2005064295A (ja) 2003-08-14 2005-03-10 Oki Electric Ind Co Ltd 半導体不揮発性メモリ、この半導体不揮発性メモリへの情報の記録方法、及びこの半導体不揮発性メモリからの情報の読み出し方法

Also Published As

Publication number Publication date
KR101350912B1 (ko) 2014-01-13
KR20070066863A (ko) 2007-06-27
CN1988134A (zh) 2007-06-27
CN1988134B (zh) 2010-08-25
US7955933B2 (en) 2011-06-07
JP2007173502A (ja) 2007-07-05
US20070161188A1 (en) 2007-07-12

Similar Documents

Publication Publication Date Title
KR101773727B1 (ko) 실리콘-금속 플로팅 게이트를 갖는 스플릿 게이트 비휘발성 플래시 메모리 셀 및 이를 제조하는 방법
JP5878797B2 (ja) 半導体装置およびその製造方法
TWI512951B (zh) Nonvolatile semiconductor memory device
JP5524632B2 (ja) 半導体記憶装置
CN106024797B (zh) 半导体器件及其制造方法
JP3586332B2 (ja) 不揮発性半導体記憶装置及びその製造方法
US20110006357A1 (en) Non-volatile memory device and method of manufacturing same
TWI663658B (zh) 半導體裝置之製造方法
JP4405489B2 (ja) 不揮発性半導体メモリ
JP4908843B2 (ja) データ消去方法及び不揮発性半導体記憶装置の製造方法
JP5161494B2 (ja) 半導体記憶装置
US20050035393A1 (en) Split-gate non-volatile memory
US9299569B2 (en) Manufacturing method of semiconductor device
US7633115B2 (en) Electrically erasable programmable read only memory (EEPROM) cell
KR100757326B1 (ko) 비휘발성 메모리 장치, 그 제조 방법 및 동작 방법
US20080237689A1 (en) Nonvolatile semiconductor memory device, method for manufacturing the same, and semiconductor device
JP2004087770A (ja) 不揮発性半導体メモリ装置およびその電荷注入方法
JP2016034045A (ja) 半導体装置
KR20170130344A (ko) 반도체 장치 및 그 제조 방법
JP2004342852A (ja) 半導体記憶装置及びその製造方法、半導体装置、携帯電子機器、並びにｉｃカード
JP6783447B2 (ja) 不揮発性半導体記憶装置のデータ書き込み方法
JP2014160846A (ja) 半導体記憶装置
US7638393B2 (en) Non-volatile memory device including nitrogen pocket implants and methods for making the same
JPH10223783A (ja) 半導体装置及びその製造方法
KR20090070269A (ko) 플래시 메모리 소자와 그 제조 방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080729

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20081210

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20090206

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100917

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100928

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101129

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20110726

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111026

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20111102

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120110

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120113

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150120

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 4908843

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees