KR101278364B1 - 안테나 회로, ｉｃ 인렛, 멀티 태그 및 멀티 태그 제조 방법 - Google Patents

Abstract

본 발명의 안테나 회로는, 회로기재 상에 복수개의 안테나 회로부를 구비하되, 회로 사이즈가 큰 대안테나 회로부의 내측으로, 대안테나 회로부보다 회로 사이즈가 작은 소안테나 회로부를 상기 대안테나 회로부와 분리 가능하도록 구성한 것을 기술적 특징으로 한다.

태그, 표면인자, 인렛, 점퍼, 안테나

Description

안테나 회로, ＩＣ 인렛, 멀티 태그 및 멀티 태그 제조 방법{ANTENNA CIRCUIT, IC INLET, MULTI TAG, AND METHOD FOR PRODUCING MULTI TAG}

도 1은 제1 실시 형태와 관련되는 안테나 회로의 구성도이다.

도 2는 제1 실시 형태와 관련되는 IC 인렛의 구성도이다.

도 3은 제1 실시 형태와 관련되는 IC 태그의 구성도이다.

도 4는 제1 실시 형태와 관련되는 IC 태그의 단면도이다.

도 5는 제1 실시 형태와 관련되는 실시예에 이용한 IC태그의 구성도이다.

도 6a는 분리부의 변형예를 나타내는 도면이다.

도 6b는 분리부의 변형예를 나타내는 도면이다.

도 6c는 분리부의 변형예를 나타내는 도면이다.

도 7은 인자처리의 변형예를 나타내는 도면이다.

본 발명은 안테나 회로, IC 인렛, 멀티 태그 및 멀티 태그 제조 방법에 관한 것이다.

최근, 개인 인증, 상품 관리, 물류 관리 또는 도난 대책 등의 각종 처리에 있어, 비접촉형의 IC 태그가 이용되고 있다.

예를 들면, 물품 관리에 이용하는 경우, 1매의 IC 태그를 물품에 붙여, 확인기(예를 들면, 리더 라이터 장치 등)에 의해, IC 태그가 탑재되는 IC 칩의 내부 정보를 읽거나 또는 내부 정보를 고쳐 쓰거나 할 수 있다. 이것에 의해, 현재 물건의 물품에 관한 정보를 상위 데이타 베이스 상의 관리 데이터와 일치시켜 검증·관리할 수 있다.

통상의 비접촉 IC 태그 등에서는, 형성된 1개의 안테나 회로에, 1개의 IC 칩을 실장시켜, 표면 보호층 등을 적층시킨 후, 리더 라이터 장치에 의해 정보의 기입을 행하거나 표면인자(表面印字) 등을 행하고 있다.

특허 문헌 1(일본 특허 출원 공개 제2001－101370호 공보) 및 특허 문헌 2(일본 특허 출원 공개 제11－328344호 공보)는 모두, 안테나 구조를 기재하고 있고, 특허 문헌 1에는, 전자결합에 의해 통신 특성의 안정화를 도모하기 위한 대소의 회로 디자인을 구비하는 안테나 구조가 개시되고 있고, 특허 문헌 2에는, 복수의 안테나와 IC 모듈을 이용하여 다른 주파수에도 응답할 수 있는 IC카드 구조가 개시되어 있다.

또한, 특허 문헌 3(일본 특허 출원 공개 제2002－342728호 공보)은, IC 태그의 라벨 구조를 기재하고 있어 태그의 개구부 내에 있는 접착제층이 피착물에 접착 되는 구조가 개시되어 있다.

그런데, IC 태그의 이용 형태에 따라서는, 예를 들면 복수의 물품의 각각에 동일 정보가 기입된 IC 태그를 붙여 이용하는 경우도 생각할 수 있다.

예를 들면, 어느 물품과 거기에 관련하는 다른 물품을 동시에 관리하려고 하는 경우, 같은 IC 태그를 각각의 물품에 붙여 개개의 데이터의 동일성이나 관련성을 검증·관리하는 이용 형태 등이 고려된다.

그렇지만, 특허 문헌 1 내지 3을 포함하는 종래 구조의 IC 태그로 이러한 이용을 도모하려고 하면, 동일 정보가 기입된 IC 태그를, 붙이는 물품의 수에 따른 매수만큼 준비할 필요가 있다.

그렇기 때문에, IC 태그의 비용은 그 매수에 따라 증가하는 것과 동시에, 데이터 기입 처리나 표면인자 처리 등의 IC 태그의 동일 가공 작업이 필요하기 때문에, 작업 부담도 증대한다. 또한, 태그 폐기물의 증가를 가져오는 문제가 있다. 게다가 IC 태그 제조에 대해서는, 큰 사이즈가 되면 1번에 생산할 수 있는 IC 태그 매수가 감소하기 때문에, 생산성의 저하, 재료의 손실이 발생할 수 있다.

본원발명은, 상술한 바와 같은 내용을 고려하여 된 것으로, 동시에 이용 가능한 복수의 태그를 제작하기 위한 안테나 회로 및 IC 인렛, 이것으로부터 제작되는 멀티 태그 및 그 제조 방법의 제공을 기술적 목적으로 한다.

청구항 1에 기재된 안테나 회로는, 회로기재(回路基材) 상에 복수개의 안테 나 회로부를 구비하되, 회로 사이즈가 큰 대안테나 회로부의 내측으로, 대안테나 회로부보다 회로 사이즈가 작은 소안테나 회로부를 상기 대안테나 회로부와 분리 가능하도록 설계한 것을 특징으로 한다.

청구항 2에 기재된 안테나 회로는, 청구항 1에 있어, 소안테나 회로부를 분리 가능하게 하도록 하는 분리부를 구비한 것을 특징으로 한다.

청구항 3에 기재된 IC 인렛은, 회로기재 상에 복수개의 안테나 회로부를 구비하되, 회로 사이즈가 큰 대안테나 회로부의 내측으로, 대안테나 회로부보다 회로 사이즈가 작은 소안테나 회로부를 상기 대안테나 회로부와 분리 가능하도록 구성하는 안테나 회로부에 IC 칩을 실장하여 구성한 것을 특징으로 한다.

청구항 4에 기재된 IC 인렛은, 청구항 3에 있어, 소안테나 회로부를 분리 가능하도록 하는 분리부를 구비하는 것을 특징으로 한다.

청구항 5에 기재된 멀티 태그는, 복수개의 태그를 구비하되, 회로 사이즈가 큰 대태그의 내측으로, 상기 대태그보다 회로 사이즈가 작은 소태그를 상기 대태그와 분리 가능하도록 한 것을 특징으로 한다.

청구항 6에 기재된 멀티 태그는, 청구항 5에 있어, 상기 소태그를 분리 가능하도록 하는 분리부를 구비하는 것을 특징으로 한다.

청구항 7에 기재된 멀티 태그는, 청구항 5 또는 6에 있어, 상기 복수개의 태그가 IC 태그인 것을 특징으로 한다.

청구항 8에 기재된 멀티 태그 제조 방법은, 회로 사이즈가 큰 대안테나 회로부와, 그 내측으로 상기 대안테나 회로부보다 회로 사이즈가 작은 소안테나 회로부 를 상기 회로기재 상에 형성하는 안테나 회로부 형성공정과, 상기 대안테나 회로부와 소안테나 회로부에 IC 칩을 실장하는 IC 칩 실장 공정과, 상기 각 안테나 회로를 밀봉하고, 소정의 태그 가공 처리를 실시하는 태그 가공공정과, 상기 태그 가공공정으로 형성된 상기 소태그를 분리 가능하게 하도록 하는 분리부를 형성하는 분리부형성 공정을 구비하는 것을 특징으로 한다.

청구항 9에 기재된 멀티 태그 제조 방법은, 청구항 8에 있어, 제작된 대태그와 각 소태그와의 형성 공정을 동시에 실행하는 것을 특징으로 한다.

이상과 같이 하는 것으로, 회로기재 상에 복수의 회로부를 형성할 수 있으므로, 큰 회로부의 내측으로 작은 회로부를 동일 제조 공정으로 형성하는 것으로, 종래의 회로 제조에 필요한 재료량이나 작업 부담을 주는 것 없이, 동일 기능 및/또는 대응하는 기능을 구비하는 복수의 회로를 동시에 제작할 수 있으므로, 동시에 이용되는 복수의 태그를 효율적으로 제조할 수 있다.

(A) 제1 실시 형태

이하, 본원발명의 안테나 회로, IC 인렛, 멀티 태그 및 멀티 태그 제조 방법의 제1 실시 형태를 도면을 참조하여 설명한다.

(A－1) 제1 실시 형태의 구성

도 1은 본 실시 형태와 관련되는 안테나 회로의 구성을 도시하고, 도 2는 본 실시 형태와 관련되는 IC 인렛의 구성을 도시하며, 도 3은 본 실시 형태와 관련되 는 태그 가공한 멀티 태그 형상을 도시한다.

여기서, IC 인렛이라는 것은, 도 1에 있어서의 대안테나 회로부(1A) 및/또는 소안테나 회로부(1B)의 IC 칩 실장용 접속 단자(41)에 IC 칩(4)이 실장된 도 2의 회로를 말한다. 또한, 도 3은, 태그 가공 후의 태그 형상이고, 그 단면 구성은 도 4에 도시된다.

도 1에 도시된 바와 같이, 본 실시 형태의 안테나 회로(1)는 회로기재(5)의 동일 평면 상에, 각각 크기가 다른 대소 2개의 대안테나 회로부(1A) 및 소안테나 회로부(1B)가 설치되고 있다. 대안테나 회로부(1A)의 사이즈는 소안테나 회로부(1B)의 사이즈보다 크고, 대안테나 회로부(1A)를 구성하는 면상 코일(21) 내측으로 상기 소안테나 회로부(1B)가 형성되고 있다.

소안테나 회로부(1B)는 대안테나 회로부(1A)의 면상 코일(21)의 내측 및 IC 칩 실장용 접속 단자(41) 보다, 이간(離間)하여 분리 가능하도록 설계한다. 이와 같이 이간하는 것으로, 가위나 커터 등의 분리 수단을 이용하여 상기 면상 코일(21)을 분단(分斷)하는 일없이 분리하는 것이 가능하다. 상기 이간 거리는 0.5 mm 이상이 바람직하고, 2 mm 이상이 한층 더 바람직하다.

대안테나 회로부(1A) 및 소안테나 회로부(1B) 각각은, 기본적으로 동일한 구성이고, 동일한 제조 공정에 의해 동시에 형성할 수 있으며, 또한 후술하는 도 2의 IC 인렛(2) 및 도 3의 IC 태그(3)도 대소의 인렛 및 대소의 태그를 동시에 형성할 수 있다. 이하, 도 1에 도시되는 대안테나 회로부(1A) 및 소안테나 회로부(1B)의 구성에 대하여 설명한다.

대안테나 회로부(1A) 및 소안테나 회로부(1B)는 각각, 회로기재(5)의 평면 상에 면상 코일(21), 점퍼(jumper, 22), 절연 레지스터(23), IC 칩 실장용 접속 단자(41)를 구비하고, 그 후 IC 칩 실장용 접속 단자(41)에 상기 IC 칩을 실장하면 폐회로가 된다.

회로기재(5)로는 폴리에틸렌, 폴리프로필렌, 폴리에틸렌 테레프탈레이트, 폴리염화비닐, 폴리이미드, 폴리카보네이트 등의 합성 수지 필름이나, 상질지(上質紙), 코트지, 글라신(glassine)지, 부직포 등의 종이 재료 등의 시트 재료를 이용할 수 있다. 회로기재(5)의 두께는, 한정되는 것은 아니지만, 5~300μm가 바람직하고, 특히 10~200μm가 바람직하다.

면상 코일(21)은 주로 안테나 기능을 담당하는 것으로, 예를 들면, 동이나 알루미늄 등의 금속이나 은 페이스트 등의 도전성 잉크 등의 도전재료가 구형 형상의 소용돌이 상으로 연속적으로 감겨 형성된다. 또한, 대안테나 회로부(1A)와 소안테나 회로부(1B)의 면상 코일(21)의 각각의 권수, 선폭, 선간은, 그 각각이 요구하는 공진 주파수를 구비하도록 미리 설정된다. 덧붙여, 본원발명의 실시 형태에서, 면상 코일(21)의 외측에 위치하는 단부(최외단부)는 점퍼(22)를 통하여 면상 코일(21)의 내측에 위치하는 IC 칩 실장용 접속 단자(41)의 한편의 전극에 접속한다. 또한, 면상 코일(21)의 내측에 위치하는 단부(최내단부)는, IC 칩 실장용 접속 단자(41)의 다른 한편의 전극에 접속한다.

점퍼(22)로는 은 또는 니켈 등의 금속 입자를 분산시킨 도전성 페이스트 또는 도전성 잉크를 이용할 수 있다.

점퍼(22)는 면상 코일(21)의 외측 단부와 내측을 전기적으로 접속하기 위한 것이다. 또한, 점퍼(22)의 하부에는 절연 레지스터(23)가 배설되고 있고, 상기 절연 레지스터(23)는 점퍼(22)와 면상 코일(21)의 각 루프 사이에서 절연을 행하고 있다.

절연 레지스터(23)로는 아크릴 수지, 우레탄 수지, 아크릴 우레탄 수지 등을 주성분으로 하는 절연성 수지를 이용할 수 있다.

IC 칩 실장용 접속 단자(41)는 IC 칩(4)을 실장하기 위한 한 쌍의 전극이다. 상술한 바와 같이, 도 1의 안테나 회로(1A, 1B)의 각각의 IC 칩 실장용 접속 단자(41)에, IC 칩(4)이 실장되면 폐회로를 구성한다. 상기 IC 칩 실장용 접속 단자(41)는, 상기 면상 코일(21)로 이용되는 금속이나 도전재료를 이용할 수 있다.

도 2에 있어, 대 IC 인렛(2A) 및 소 IC 인렛(2B)은 도 1의 대안테나 회로부(1A) 및 소안테나 회로부(1B) 각각의 IC 칩 실장용 접속 단자(41)에 IC 칩(4)이 실장된 상태이다. 대안테나 회로부(1A) 및 소안테나 회로부(1B)의 각각에 실장되는 IC 칩(4)은, 각각 동일한 것이어도, 또는 각각 다른 것이어도 좋다. 다른 IC 칩을 실장하는 경우에 IC 칩 실장기로 설정하는 칩 종류를 바꿀 필요는 있지만, 각각 같은 제조 공정으로 형성할 수 있다.

IC 칩(4)의 실장에 이용하는 접속재로는, 땜납, 이방도전성 접착제, 이방도전성 접착 필름 등을 이용할 수 있다. 이방도전성 접착제, 이방도전성 접착 필름으로는, 금속 입자 등을 분산시킨 에폭시 수지 등을 주성분으로 한 것 등을 이용할 수 있다.

도 3 및 도 4는 대안테나 회로부(1A) 및 소안테나 회로부(1B), 각각의 IC 칩 실장용 접속 단자(41)에 IC 칩(4)을 실장한 후, IC 칩(4)과 대안테나 회로부(1A) 및 소안테나 회로부(1B)를 밀봉하는 양면 점착재(6)를 붙여 맞추는 것과 동시에, 다른 한편의 면에는 가시(可視) 정보를 인자하기 위한 인쇄용 표면기재(9)를 붙여 맞추고, 그 후 소정의 형상으로 가공한 경우의 IC 태그(3)의 구성예를 도시한다.

인쇄용 표면기재(9)는 필요에 따라 붙여 맞출 수 있으나, 특별히 마련하지 않아도 괜찮다. 양면 점착재(6)는 항상 IC 칩(4) 실장면과 반대 측에 붙이도록 하는 것이 좋고, 이 경우, 인쇄용 표면기재(9)는 IC 칩(4) 실장면에 필요에 따라 부착시키면 좋다.

도 3에 있어, IC 태그(3)는 동일한 제조 공정으로, 대 IC 태그(3A)와 소 IC 태그(3B)를 동시에 형성한 것이고, 소 태그(3B)를 대 태그(3A)와 이간하여 형성하여 분리 가능하도록 한 멀티 태그이다. 또한 IC태그(3)는 대태그(3A)의 내측으로 소태그(3B)를 형성한다.

덧붙여, 대태그(3A) 및 소태그(3B) 각각의 가공 처리와 관련하여, 태그 형상을 임의로 할 수 있는 바, 예를 들면, 환형, 삼각형, 사각형, 육각형 등으로 할 수 있다. 또한, 가공 처리에 의한 대태그(3A)와 소태그(3B)의 형상은 동일한 형상이어도 좋고 또는 다른 형상이어도 좋다.

대태그(3A) 및 소태그(3B) 각각의 IC 칩(4)에는 동일한 정보 및/또는 대응하는 정보를 기입하고, 크기는 다르지만, 대태그(3A)와 소태그(3B)는 각각 동일 기능 및/또는 대응하는 기능을 발휘하는 IC 태그로 이용할 수 있다. 즉, 동일 및/또는 대응 기능을 가지는 IC 태그를 1회의 제조 공정으로 2매 제조할 수 있으며, 덧붙여, 소태그(3B)는 대태그(3A)의 내측으로 회로기재(5) 등을 유효하게 이용하여 제작할 수 있으므로, 생산 효율, 재료 효율을 높여 복수매의 IC 태그를 제조할 수 있다.

또한, 제조 공정 중, 인쇄 처리나 가공 처리 등에 있어, 대태그(3A)로부터 소태그(3B)를 떼어낼 수 있도록, 분리부(10)를 형성하는 것이 바람직하다. 이 분리부(10)는 소태그(3B)를 떼어내도록 하는 것이 가능하다면, 그 적용범위가 매우 넓게 되는 바, 예를 들면, 미싱눈금금(目) 또는 하프 컷(half cut)에 의해 구멍을 뚫는(打拔) 등에 적용할 수 있다. 또한, 우표와 같이 목적물의 주위에 작은 구멍을 펀칭 등으로 성형하는 것에도 좋고, 분리 가능하면 그 형상은 특별히 한정되지 않는다.

다음으로, 도 4를 참조하여, 도 3의 IC 태그(3)의 태그 가공 후의 단면 구성에 대하여 설명한다.

양면 점착재(6)는 지지체(7), 점착제층(6a)과 접착제층(6b)을 구비하여 구성된다. 양면 점착재(6)의 변형예로, 지지체(7)가 없는 점착제층 단층으로 구성하여도 괜찮다.

양면 점착재(6)를 구성하는 지지체(7)는 예를 들면, 합성 수지 필름, 종이, 부직포 등을 이용할 수 있다. 예를 들면, 합성 수지 필름을 이용하는 경우, 그 재료는 여러 가지 재료를 이용할 수 있지만, 예를 들면, 폴리에틸렌 테레프탈레이트, 폴리프로필렌, 폴리염화비닐, 폴리우레탄, 폴리이미드 등의 재료를 이용할 수 있 다. 또한, 이러한 재료를 이용한 지지체(7)의 두께는 10~100μm가 바람직하고, 그 중에서도 특히 12~80μm가 바람직하다.

점착제층(6a)은 지지체(7)의 한 면에 설치되고, 대안테나 회로부(1A) 및 소안테나 회로부(1B) 각각에 실장되는 IC 칩(4)과 요철로 추종(追從)하여 밀봉하기 위한 층이다. 점착제층(6a)은 IC 칩(4)과 대안테나 회로부(1A) 및 소안테나 회로부(1B)를 지지체(7)에 접착할 수 있는 충분한 접착력이 있으면, 그 재질은 한정되지 않고 넓게 적용할 수 있는 바, 예를 들면, 고무계, 아크릴계, 실리콘계, 폴리우레탄계 등의 점착제를 이용할 수 있다. 그 중에서, 아크릴계 점착제는 접착력의 면에서 우수하다. 또한, 점착제층(6a)의 두께는 5~100μm가 바람직하고, 그 중에서도 특히 10~70μm가 바람직하다.

접착제층(6b)은 지지체(7)의 한 면에 설치되어, IC 태그(3)와 피착(被着)체(예를 들면, 상품 등의 물품)를 붙여 맞추기 위한 점착제층이다. 또한, 접착제층(6b)의 표면에는 접착제층(6b)을 보호하기 위해, 박리(剝離)재(8)가 설치되고 있다. 또한, 접착제층(6b)은 피착체로부터 용이하게 IC 태그(3)를 상기 피착체에 붙여 맞출 수 있으면, 그 재질은 넓게 적용할 수 있는 바, 예를 들면, 고무계, 아크릴계, 실리콘계, 폴리우레탄계 등의 점착제를 이용할 수 있다. 접착제층(6b)의 두께는 점착제층(6a)의 두께와 같도록, 5~100μm가 바람직하고, 그 중에서도 특히 10~70μm가 바람직하다.

박리제(8)는 접착제층(6b)을 보호하기 위한 것이고, 적어도 접착제층(6b)에 접하는 면에 박리제층을 설계하는 것이 바람직하다. 박리제(8)로는 예를 들면, 폴 리에틸렌 래미네이트지, 코트지, 글라신지 등의 종이 또는 폴리에틸렌, 폴리프로필렌, 폴리에틸렌 테레프탈레이트 등의 합성 수지 필름 등을 이용할 수 있다. 또한, 박리제층에 이용하는 박리제로는 예를 들면, 실리콘계 수지, 불소계 수지, 장쇄(長鎖) 알킬계 수지 등을 이용할 수 있다. 박리제(8)의 두께는 5~300μm가 바람직하고, 10~200μm가 특히 바람직하다. 박리제층의 두께는 상기 수치로 한정되는 것은 아니고, 용도에 맞추어 적절히 선택하는 것이 좋다.

인자(印字)용 표면기재(基材)(9)는 필요에 따라 IC 인렛의 한 면에 설치되고, 예를 들면 상품 정보 등의 가시 정보를 인쇄하기 위해 또는 IC 인렛을 보호하기 위한 기재이다. 인자용 표면기재(9)는 예를 들면, 상품 정보(예를 들면 상품 번호나 상품명 등 ), 가격, 바코드, 모양, 마크 등의 가시 정보가 인쇄된다. 또한, 인자용 표면기재(9)는 그 표면에 인자 적정(適正)을 구비하는 것이 바람직하고, 그 재질은 넓게 적용하는 것이 가능한 바, 예를 들면, 합성 수지 필름, 합성지, 부직포, 종이 등을 이용할 수 있다. 또한, 필요에 따라, 이것들에 감열(感熱) 기록, 감압(感壓) 기록, 열전사 기록, 레이저광 기록, 잉크젯 기록 등의 각종 기록층을 형성하는 것을 이용하는 것이 가능하다. 또한, 인자용 표면기재(9)는 투명기재로 하여도 좋고, 또한 불투명기재이어도 좋다. 인자용 표면기재(9)의 두께는 상술한 내용으로 한정되는 것은 아니고, 5~200μm가 바람직하고, 10~150μm가 특히 바람직하다. 인자용 표면기재(9)는 예를 들면, 폴리에틸렌, 폴리프로필렌, 폴리에스텔 등의 접착제나 상기 점착제층(6a)와 같은 점착제를 이용하여 적층 할 수 있다. 이러한 접착제나 점착제(도시하지 않음)의 두께는 점착제층(6a)과 같도록 5~100μm가 바람직하고, 그 중에서도 특히 10~70μm가 바람직하다.

(A－2) 제1 실시 형태와 관련되는 IC태그의 제조 방법

다음에 본원발명의 제1 실시 형태와 관련되는 IC 태그(3)의 제조 방법을 이하 설명한다.

공정 1： 회로기재(5)가 되는 시트 재료 상에 대안테나 회로부(1A)의 면상 코일(21), IC 칩 실장용 접속 단자(41)의 도전층, 소안테나 회로부(1B)의 면상 코일(21), IC 칩 실장용 접속 단자(41)의 도전층을 동시에 형성한다.

이 도전층의 형성은, 회로기재(5) 상에 미리 타발(打拔) 등으로 소정의 코일 형상으로 형성한 동박 또는 알루미늄박을 접착층(도시하지 않음)을 통하여 붙여 일치시키는 것에 의한 형성 방법, 또는 회로기재(5) 상에, 예를 들면 이온 도금 또는 증착 등으로 금속층을 형성한 후에, 상기 금속층에 대해서 스크린 인쇄 등에 의해 에칭 레지스트 인쇄를 실시하여 노출부를 에칭 처리하는 것에 의해, 코일 모양으로 형성하는 형성 방법, 혹은 은페이스트 등의 금속 페이스트를 이용하여 소정의 코일 형상으로 스크린 인쇄 등에 의한 형성 등의 형성 방법을 적용할 수 있으며, 도전재료의 종류도 한정되는 것이 아니다.

덧붙여, 도전층의 형성 방법에 있어, 미리 동박이나 알루미늄박 등에 접착층이 제작되어 있는 것을 이용해도 좋다.

공정 2：대안테나 회로부(1A)의 절연 레지스트(23)가 되는 절연층과 소안테나 회로부(1B)의 절연 레지스트(23)가 되는 절연층을 동시에 형성한다.

상기 절연층의 형성 방법은 기존의 다른 방법을 적용할 수 있으며, 절연 재 료의 종류도 한정되는 것은 아니다. 덧붙여, 형성되는 면적이 작기 때문에, 스크린 인쇄가 적용되기 쉽다.

공정 3：대안테나 회로부(1A)의 점퍼(22)가 되는 도전층과 소안테나 회로부 (1B)의 점퍼(22)가 되는 도전층을 동시에 형성한다.

상기 도전층의 형성은 금속 페이스트를 이용한 스크린 인쇄 등에 의한 인쇄 처리, 금속박의 부착 등의 어떠한 다른 형성 방법을 적용하는 것도 가능하며, 도전재료의 종류도 한정되는 것이 아니다.

상술한 바와 같이, 대안테나 회로부(1A)와 소안테나 회로부(1B)를 구성하는 도전층이나 절연층을 같은 형성공정에서 제작하는 것이 가능하다. 상기 공정 1, 공정 2, 공정 3은 안테나 회로부 형성공정에 상당한다.

공정 4：대안테나 회로부(1A) 및 소안테나 회로부(1B) 각각의 IC 칩 실장용 접속 단자(41)에 대해, 소정의 IC 칩(4)을 동시에 실장하고, 대 IC 인렛(2A) 및 소 IC 인렛(2B)을 동시에 제작한다. 여기서, IC 칩 실장용 접속 단자(41)에 접속재(예를 들면, 땜납, 이방성 도전재 또는 이방도전성 접착제 등)를 미리 붙인 후에 IC 칩(4)을 실장한다. 공정 4는 IC 칩 실장 공정에 상당한다.

공정 5：전기적인 회로 요소의 형성 또는 실장이 종료하면, 인자용 표면기재(9)로 점착제 또는 접착제 등을 이용하여 표피 피복 등을 실시하고, 예를 들면, 카드 형상, 라벨 형상, 씰 형상 등 임의의 형상, 형식의 대태그(3A) 및 소태그(3B)를 동시에 제작한다. 공정 5가 태그 가공 공정에 상당한다.

공정 6：상기 제작한 대태그(3A) 및 소태그(3B)의 인쇄용 표면기재(9)에 대 하여 소정의 가시 정보를 인쇄하고, 상기 대태그(3A)와 소태그(3B)를 떼어내기 위한 분리부(10)를 형성하여, 본원발명의 실시 형태와 관련되는 IC 태그를 완성한다. 분리부(10)의 형성에는 펀칭이나 칼날에 의한 타발 등을 이용하여 실시하는 것이 가능하다. 공정 6은 분리부 형성공정에 상당한다.

(A－3) 제1 실시 형태와 관련되는 IC태그의 사용예

다음에, 도 3에 도시되는 제1 실시 형태와 관련된 분리 가능한 멀티 태그인 대태그(3A) 및 소태그(3B)의 사용 방법 예를 설명한다.

예를 들면, 사용 시 세트 관리해야 하는 2개의 물품의 어느 한쪽의 한편에 IC 태그를 붙이고, 그 후 다른 한쪽의 물품에 나머지 IC 태그를 붙여 사용한다.

이러한 사용 예로, 예를 들면 호텔의 클로크(cloak)에 소지품을 맡기는 경우에, 그 소지품의 한편에 IC 태그를 붙이고 소지품 교환권의 한편에 IC 태그를 호텔 맨이 붙여 손님에게 그 교환권을 건네준다. 그리고, 양자의 IC 태그의 정보를 서버에 기록시켜, 소지품을 인도하는 경우 양자의 IC 태그의 내부 정보를 이용하여 서버 내의 정보와의 조합을 행하는 것에 의해, 상기 소지품을 관리하는 시스템에 적용하는 것이 가능하다. 또한, 예를 들면 유원지나 관광지 등에서, 가족동반의 손님의 티켓 가운데 보호자의 티켓에 IC 태그(관리용)를 붙이고 아이의 티켓에 다른 IC 태그(피관리용)를 붙인다. 그리고, 예를 들면 아이가 미아가 되었을 경우에, 상기 양 IC 태그의 내부 정보를 이용하여 보호자 또는 아이를 찾는 시스템에 적용하는 것이 가능하다.

부가하여, 중심부가 빠져 있는 태그의 경우, 세트로 관리해야 하는 다른 한 쪽의 물품이 존재하는 것이 용이하게 시인(視認)하도록 하는 것이 가능하다. 양 IC 태그에 관련한 가시 정보를 인쇄하도록 하는 것에 의해, 상기 양 IC 태그의 관련성을 시인하도록 할 수 있다.

이상과 같이, 본원발명의 실시 형태에 의하면, 대 회로의 내측으로 소 회로를 동일 제조 공정으로 형성하는 것으로, 종래의 회로 제조에 필요한 재료량이나 작업 부담을 변화를 주는 것 없이, 복수의 회로를 동시에 제작할 수 있으므로, 동시에 이용되는 복수의 IC 태그를 효율적으로 제조할 수 있다.

또한, 본원발명의 실시 형태에 의하면, 복수의 물품의 각각에 IC 태그를 1조의 IC 태그로부터 배분하여 붙이는 것이 가능하므로, 상술한 바와 같은 물품세트 관리가 용이하게 된다.

(B) 다른 실시 형태

(B－1) 상술한 실시 형태로는 회로기재(5)의 한편의 면상만 회로를 형성하는 편측(片側) 회로에 의한 경우를 예로 들어 설명했지만, 회로 요소의 일부를 다른 면에 형성하여, 회로기재(5)의 양면에 회로를 제작하는 것을 방해하는 것은 아니다. 예를 들면, 소 IC 태그의 전부 또는 일부를 회로기재(5)의 다른 면에 형성하여도 좋다. 또한, 예를 들면, IC 태그의 점퍼 부분을 스루홀 등을 이용하여 회로기재(5)의 다른 면 상에 마련하도록 하여도 괜찮다. 덧붙여 점퍼 부분이나 IC 칩 실장용 접속 단자 등의 위치는 한정되는 것은 아니다.

또한, 도 1에 있어 상술한 실시 형태로는, 대안테나 회로부 1개의 회로의 내측으로 소안테나 회로부 1개를 형성한 경우를 도시하고 있지만, 소안테나 회로부를 2개 이상 형성하여도 좋다. 부가하여, 대안테나 회로부 내측의 소안테나 회로부의 내측에, 더 작은 1개 또는 복수의 안테나 회로부를 형성하여도 좋다. 이 경우, 크기가 작은 2개 이상의 안테나 회로부 각각의 크기는 서로 차이가 발생하여도 좋다.

또한, 회로의 형상을 네모(矩) 형상으로 도시하였지만, 이용하는 형상에 따라 다른 형상(예를 들면, 환형, 삼각형, 사각형, 육각형 등)으로 하여도 좋고, 부가하여 큰 사이즈의 회로의 형상과 작은 사이즈의 회로의 형상이 각각 달라도 좋다.

(B－2) 상술한 실시 형태에서는, 대태그(3A) 및 소태그(3B) 각각에 실장하는 IC 칩(4)에 각각 동일 정보를 기입하는 것으로 설명하고 있다. 그러나, 각각 다른 정보를 기입하여도 좋다. 이 경우 정보의 기입 방법은, 예를 들면, 각각의 IC 칩(4)의 식별 정보를 이용하여, 라이터(writer)기에서 기입하는 정보를 식별 정보로 지정하여 기입하는 방법이 있다.

또한, 각 대태그(3A) 및 소태그(3B)에 종류가 다른 IC 칩(4)을 실장하도록 하여도 좋다. 예를 들면, 대태그(3A)에 실장하는 IC 칩(4)의 메모리 용량을 소태그(3B)의 것보다 크게 하는 것으로, 대태그(3A)가 소태그(3B)의 IC 칩(4)의 격납(格納) 정보도 관리하도록 하는 것이 가능하다.

(B－3) 도 6은 소태그(3B)의 분리부(10)의 예를 도시하고 있다. 상술한 실시예에서는, 분리부(10)의 예로 미싱눈금 또는 하프 컷에 의한 타발 등을 들고 있지만, 소 IC 태그(3B)를 분할 분리하는 것이 가능하다면, 상술한 방법 외에 다른 방법을 사용하는 것이 가능하다.

도 6A의 분리부(10)의 예는, 예를 들면 우표 등에 이용되고 있는 바와 같이, 미싱눈금의 형상이 펀칭 등으로 형성되는 원형인 경우를 도시한다. 또한, 도 6B의 분리부(10)의 예는, 예를 들면, 소태그(3B)를 4곳에서 지지 접속하고, 그 이외의 부분에는 절삭 깊이를 형성한 경우를 도시한다. 부가하여, 도 6B에서는, 각 변에 1개소씩의 지지 접속부를 마련한 경우를 도시하고 있지만, 그 외의 예로는, 각 각(角)에 지지 접속부를 마련하도록 하여도 괜찮다.

또한, 도 6C는 소태그(3B)를 분리하거나 또는 박리하기 쉽게 하기 위해, 손잡이부(10A)를 마련한 경우를 도시한다. 이와 같이, 상기 손잡이부(10A)를 마련하는 것으로, 실장하는 IC 칩(4)을 훼손하는 일 없이, IC 태그(3B)를 분할 분리하도록 하는 것이 가능하다. 덧붙여, IC 칩(4)의 훼손을 방지하는 관점으로부터, 대안테나 회로부(1A) 및 소안테나 회로부(1B) 각각의 IC 칩 실장용 접속 단자(41)의 형성 위치는 회로기재(5) 상에서 동일한 측에 형성하는 것이 바람직하다.

(B－4) 도 7은 인자용 표면기재(9)에서 바코드인자 예를 도시한다. 도 7에 도시된 바와 같이, 대태그(3A)와 소태그(3B)의 공통되는 부분에 바코드를 인자하는 것으로, 동일 정보를 동일한 인자 처리로 양 대태그(3A) 및 소태그(3B)에 할부(割符)인자하는 것이 가능하다. 이것에 의해, 2개의 IC 태그의 관련성을 시인할 수 있다. 덧붙여, 도 7에서는 1차원 바코드를 예시하고 있지만, 이것으로 한정되는 것은 아니고, 2차원 바코드를 사용하여도 좋으며, 또한 양 대태그(3A) 및 소태그(3B)에 공통으로 인자하는 다른 가시 정보이어도 좋다.

(실시예)

계속하여, 제1 실시 형태의 IC 태그(3)를 제작하였는 바, 그 제조 방법이나 특성에 대하여 설명한다.

우선, 회로기재(5)로 폴리에틸렌 테레프탈레이트(PET) 수지 필름(두께 50μm)에 미리 동박(두께 35μm)을 붙이는 것이 가능한 동박 래미네이트 필름(닛칸공업(주)：상품명 「니카후렉스」)을 사용한다.

상기 동박면에 안테나 회로를 형성하기 위해 스크린 인쇄법으로 에칭 레지스트 패턴을 인쇄한다. 이 때, 외측의 대안테나 회로부(1A)의 사이즈는 세로 32 mm, 가로 61 mm로 하고, 면상 코일 21의 선폭은 200μm, 선간은 400μm로 하며, 권수를 7회로 한다. 한편, 안쪽의 소안테나 회로부(1B)의 사이즈는 세로 16 mm, 가로 22 mm로 하고, 면상 코일(21)의 선폭은 130μm, 선간은 120μm로 하며, 권수를 14회로 한다. 그 후, 에칭에서 불필요한 동박을 제거하고, 대안테나 회로부(1A) 및 소안테나 회로부(1B)의 도전층을 동시에 형성한다.

다음으로, 아크릴 수지계 절연 레지스트제(일본 애치슨(주) 제：상품명 「ML25089」)를 이용하여, 스크린 인쇄에 의해, 대안테나 회로부(1A) 및 소안테나 회로부(1B) 각각의 절연 레지스트(23)를 동시에 형성한다.

부가하여, 은페이스트(토요 방적(주) 제：상품명 「DW250L－1」)를 이용하여, 스크린 인쇄에 의해, 대안테나 회로부(1A) 및 소안테나 회로부(1B) 각각의 점퍼(22)를 동시에 형성한다. 이것에 의해 도 1에 도시되는 회로를 제작한다.

이어서, 대안테나 회로부(1A) 및 소안테나 회로부(1B) 각각의 IC 칩 실장용 접속 단자(41)에 RFID－IC 칩(4)(필립스(주) 제：상품명 「I－CODE」)을 플립 칩 실장기(큐슈 마츠시타(주) 제：상품명 「FB30T－M」)를 이용하여 실장하도록 한다. 이 때, 접속재로 이방 도전성 접착제(쿄세라 화학(주) 제：상품명 「TAP0402E」)를 사용하여, 온도 200℃, 압력 300gf, 시간 10sec의 조건으로 열압착하도록 하여 실장한다. 이것에 의해, 도 2에 도시되는 IC 인렛을 제작한다.

IC 칩(4)의 실장 후, 회로기재(5) 상의 IC 칩(4), 대안테나 회로부(1A) 및 소안테나 회로부(1B)를 양면 점착재(6)(린텍(주) 제：상품명 「PET25W　PAT1」)로 밀봉하고, 또한 회로기재(5)의 한 면에 미리 점착제가 설치되어 있는 인자용 표면기재(9)(린텍(주) 제：상품명 「FR3412－50」)를 붙여 일치시키는 태그 가공을 하며, 가공기(린텍(주) 제：상품명 「LPM－300. 55. D. R」)를 사용하여 펀칭에 의해 소정의 형상으로 형성하도록 한다. 또한, 미싱눈금을 설계한 칼날을 이용하여 대안테나 회로부(1A)와 소안테나 회로부(1B) 간에 분리를 행하기 위해, 도 4에 있어서, 박리재(8)를 제외한 인자용 표면기재(9)로부터 접착제층(6b)까지 칼날로 미싱눈금을 형성한다. 이것에 의해, 도 3에 도시되는 IC 태그를 20개 제작한다. 덧붙여, 본원발명의 실시예에서 IC태그(3A)의 크기는 세로 35×가로 65 mm로 하고, IC태그(3B)의 크기는 20×30 mm로 한다.

상술한 제조 방법에 의해 제작한 대태그(3A) 및 소태그(3B)의 IC 태그 기능을 다음의 시험 방법을 사용하여 확인한다.

RFID에 관한 Read/Write 시험, 복수의 대태그(3A) 및 소태그(3B)의 동시 독해 시험에 관해서는 필립스(주)제의 I－CODE 평가 킷(kit)인 상품명 「SLEV400」를 사용하도록 한다.

또한, 공진 파형/공진 주파수 시험과 관련하여서는, 아지렌트(주)제의 상품명「네트워크 애널라이저 8712 ET」에 동축 케이블을 연결하고, 그 선단에 루프 모양의 치구(治具)를 달아 그 루프 모양 치구를 샘플에 가까이하도록 하여 측정한다.

우선 처음에, 도 3에 도시된 바와 같이, 소태그(3B)를 분리하지 않고, 소태그(3B)를 대태그(3A)의 내측으로 넣은 상태에서 시험을 한다. 이 경우, 공진 파형/공진 주파수 시험 결과는 대태그(3A)의 공진 주파수는 12.7 MHz이고, 소태그(3B)의 공진 주파수는 14.7 MHz다.

다음에, 도 5에 도시된 바와 같이, 소태그(3B)를 분리하고, 각각의 대태그(3A) 및 소태그(3B)에 대하여 시험한다. 이 경우, 공진 파형/공진 주파수 시험 결과는 대태그(3A)의 공진 주파수는 13.6 MHz이고, 소태그(3B)의 공진 주파수는 13.8 MHz다.

분리 전 및 분리 후의 어느 경우에서도 대태그(3A) 및 소태그(3B)는 동시에, RFID 회로로서 동작을 확인한 바, 분리 전후에 있어 공진 주파수가 약간 다른 것에도 불구하고, 모든 IC 태그로 충분한 Read/Write 기능을 가지고 있는 것을 확인할 수 있다. 부가하여, 분리 후의 대태그(3A)는 중심이 빠지고 있음에도 불구하고, Read/Write 기능에는 문제가 없는 것을 확인할 수 있었다.

이상에서의 서술은 특정의 실시 예와 관련한 것으로, 청구범위에 의해 나타난 발명의 사상 및 영역으로부터 벗어나지 않는 한도 내에서 다양한 개조 및 변화가 가능하다는 것을 당 업계에서 통상의 지식을 가진 자라면 누구나 쉽게 알 수 있 을 것이다.

Claims (9)

1. 회로기재 상에 복수개의 안테나 회로부와, 분리부를 구비하되, 회로 사이즈가 큰 대안테나 회로부의 내측으로, 상기 대안테나 회로부 보다 회로 사이즈가 작은 소안테나 회로부가 상기 분리부에 의해 상기 대안테나 회로부와 분리 가능하도록 설계한 것을 특징으로 하는 안테나 회로.
2. 삭제
3. 회로기재 상에 복수개의 안테나 회로부와, 분리부를 구비하되, 회로 사이즈가 큰 대안테나 회로부 내측으로, 상기 대안테나 회로부보다 회로 사이즈가 작은 소안테나 회로부가 상기 분리부에 의해 상기 대안테나 회로부와 분리 가능하도록 설계한 안테나 회로에 IC칩을 실장하도록 한 것을 특징으로 하는 IC 인렛.
4. 삭제
5. 복수개의 태그와, 분리부를 구비하되, 회로 사이즈가 큰 대태그의 내측으로, 상기 대태그보다 회로 사이즈가 작은 소태그가 상기 분리부에 의해 상기 대태그와 분리 가능하도록 설계한 것을 특징으로 하는 멀티 태그.
6. 삭제
7. 제5항에 있어서,

   상기 복수개의 태그는 IC 태그인 것을 특징으로 하는 멀티 태그.
8. 회로 사이즈가 큰 대안테나 회로부와 그 내측으로 상기 대안테나 회로부보다 회로 사이즈가 작은 소안테나 회로부를 회로기재 상에 마련하는 안테나 회로부 형성 공정;

   상기 대안테나 회로부와 상기 소안테나 회로부에 IC 칩을 실장하는 IC 칩 실장 공정;

   상기 각 안테나 회로부를 밀봉하고, 소정의 태그 가공 처리를 실시하는 태그 가공 공정; 및

   상기 태그 가공 공정으로 형성된 소태그를 분리 가능하도록 분리부를 형성하는 분리부 형성 공정을 구비하는 것을 특징으로 하는 멀티 태그 제조 방법.
9. 제8항에 있어서,

   상기 소태그와 대태그의 형성 공정을 동시에 실행하는 것을 특징으로 하는 멀티 태그 제조 방법.

Images