KR101261070B1 - 반도체 웨이퍼의 분할 방법, 및 반도체 소자의 제조 방법 - Google Patents

반도체 웨이퍼의 분할 방법, 및 반도체 소자의 제조 방법 Download PDF

Info

Publication number
KR101261070B1
KR101261070B1 KR1020077006799A KR20077006799A KR101261070B1 KR 101261070 B1 KR101261070 B1 KR 101261070B1 KR 1020077006799 A KR1020077006799 A KR 1020077006799A KR 20077006799 A KR20077006799 A KR 20077006799A KR 101261070 B1 KR101261070 B1 KR 101261070B1
Authority
KR
South Korea
Prior art keywords
wafer
semiconductor wafer
mask
dividing
semiconductor
Prior art date
Application number
KR1020077006799A
Other languages
English (en)
Other versions
KR20070058521A (ko
Inventor
히로시 하지
기요시 아리타
아키라 나카가와
가즈히로 노다
Original Assignee
파나소닉 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 파나소닉 주식회사 filed Critical 파나소닉 주식회사
Publication of KR20070058521A publication Critical patent/KR20070058521A/ko
Application granted granted Critical
Publication of KR101261070B1 publication Critical patent/KR101261070B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Dicing (AREA)

Abstract

반도체 웨이퍼 상에 격자 형상으로 각각 배치된 가상 분할선과 상기 반도체 웨이퍼의 외주 윤곽인 원주선(圓周線)에 의하여 구분되는 복수의 가상 분할 영역을 포함하는 반도체 웨이퍼에 있어서, 상기 가상 분할 영역 중에서, 상기 웨이퍼의 상기 원주선과 상기 각각의 가상 분할선에 의하여 구분된 대략 삼각형상의 영역인 각각의 제거 영역에 해당하는, 상기 웨이퍼의 표면 전체를 노출하도록 마스크를 배치하고, 마스크 배치측 표면에 플라즈마 에칭을 실시하여, 상기 반도체 웨이퍼를 분할선을 따라서 각각의 개별 반도체 소자로 분할하는 동시에, 이 반도체 웨이퍼에서의 각각의 제거 영역에 해당하는 부분을 제거한다.

Description

반도체 웨이퍼의 분할 방법, 및 반도체 소자의 제조 방법{METHOD FOR DIVIDING SEMICONDUCTOR WAFER AND MANUFACTURING METHOD FOR SEMICONDUCTOR DEVICES}
본 발명은, 복수의 반도체 소자를 갖는 반도체 웨이퍼를, 각각이 상기 반도체 소자의 하나인 개별 소자로 분할하는 반도체 웨이퍼의 분할 방법, 및 반도체 소자의 제조 방법에 관한 것이다.
이러한 종류의 반도체 웨이퍼의 분할 처리, 즉, 반도체 소자 제조 프로세스에 있어서의 다이싱(dicing) 처리는 여러 가지 방법이 공지되어 있다. 예로서, 다이아몬드 등을 이용한, 다이서(dicer)라고 하는 원반형 커터를 사용하여, 반도체 웨이퍼를 분할선을 따라서 기계적으로 절단함으로써, 반도체 웨이퍼에 각각 형성된 반도체 소자를 각각의 반도체 소자로 분할하는 방법이 있다(예로서, 일본국 특허 공개 공보 제2003-173987호 참조). 또한, 이러한 다이서를 사용하여 다이싱을 실행하는 방법 이외에도, 분할선을 따라서 레이저 광을 조사함으로써 반도체 웨이퍼를 분할하는 방법도 있다(예로서, 일본국 특허 공개 공보 제2003-151924호 참조).
상기와 같이 다이서 또는 레이저를 사용한 종래의 반도체 웨이퍼의 분할 방법에 있어서는, 반도체 웨이퍼의 표면상에 격자(格子) 형상으로 배치된 복수의 분 할선을 따라서, 반도체 웨이퍼를 격자 형상으로 절단함으로써, 반도체 웨이퍼가 각각의 구형상(矩形狀)의 반도체 소자인 개별 소자로 분할된다.
상기와 같은 종래의 다이싱 공정에 있어서는, 대략 원형상의 반도체 웨이퍼를, 격자 형상으로 배치된 각각의 분할선을 따라서 절단하므로, 반도체 웨이퍼의 원주 부근에는 구형상의 반도체 소자 영역이 되지 않는 복수의 웨이퍼의 작은 조각이 반드시 생긴다. 이러한 조각은 반도체 소자로서 사용할 수 없고, 분할된 반도체 웨이퍼로부터 각각의 반도체 소자가 픽업(pick up)된 후, 최종적으로는 폐기물로서 처리된다.
최근에, 웨이퍼에 형성되는 반도체 소자의 소형화가 더욱더 진행되고 있으며, 이에 따라서 다이싱 공정에 의하여 발생하는 웨이퍼의 조각도 소형화되었다. 그러나, 웨이퍼의 조각이 이와 같이 소형화되면, 다이싱 공정이 실시된 반도체 웨이퍼를 부착하는 웨이퍼 시트를 확장할 때에, 이 웨이퍼 시트의 확장에 의해서, 웨이퍼 시트에 부착되어 있는 웨이퍼의 작은 조각이 튀어 올라서, 그 결과, 그 조각이 반도체 소자의 표면에 부착되고, 또한 어떤 경우에는, 이 반도체 소자의 실장 불량을 일으킬 수도 있는 문제가 발생한다.
특히, 이러한 경향은, 상기와 같이 웨이퍼의 조각이 소형화됨에 따라서 현저하게 된다. 또한, 어떤 경우에는, 웨이퍼 시트를 확장할 때뿐만 아니라, 각각의 반도체 소자를 픽업할 때에 이 픽업 동작에 의해서 발생하는 웨이퍼 시트의 진동으로 인하여, 웨이퍼의 작은 조각이 튀어 오른다.
따라서, 본 발명의 목적은, 상기 문제를 해결하는 것으로서, 복수의 반도체 소자를 갖는 반도체 웨이퍼를, 각각이 상기 반도체 소자의 하나인 개별 소자로 분할하고, 이 분할 처리에 의해서 발생하는 웨이퍼의 조각이, 개별 소자로 분할된 상기 각각의 반도체 소자의 표면에 부착되는 것을 방지할 수 있는 반도체 웨이퍼의 분할 방법 및 반도체 소자의 제조 방법을 제공하는 것이다.
상기 목적을 달성하기 위하여, 본 발명은 이하와 같이 구성되어 있다.
본 발명의 제1형태에 의하면, 반도체 웨이퍼 상에 격자 형상으로 각각 배치된 가상 분할선과 상기 반도체 웨이퍼의 외주 윤곽인 원주선(圓周線)에 의하여 구분되는 복수의 가상 분할 영역 중에서, 상기 각각의 가상 분할선에 의하여 구분된 구형상의 각각의 영역을 단위 소자 형성 영역으로 하여, 각각의 단위 소자 형성 영역에 각각 형성된 복수의 반도체 소자를 갖는 상기 반도체 웨이퍼의 마스크 배치측 표면에, 상기 각각의 반도체 소자를 개별 소자로 분할하기 위한 분할선을 상기 각각의 가상 분할선에 맞추어 웨이퍼 상에 배치함으로써 상기 분할선을 확정하도록, 또한 상기 웨이퍼의 원주선 및 가상 분할선에 의해 구분되는 사각형상 또는 오각형상의 영역이며, 상기 단위 소자 형성 영역에 포함되지 않은 영역인 각각의 잔존 영역(remaining-region)에 해당하는 상기 웨이퍼의 표면 전체를 덮도록, 또한 상기 각각의 가상 분할 영역 중에서 상기 웨이퍼의 상기 원주선과 상기 각각의 가상 분할선에 의하여 구분된 삼각형상의 각각의 영역을 제거 영역으로 하여, 각각의 제거 영역에 해당하는 상기 웨이퍼의 표면 전체를 노출하도록 마스크를 배치하는 단계, 및
상기 반도체 웨이퍼의 상기 마스크가 배치된 마스크 배치측 표면에 플라즈마 에칭을 실시하여, 상기 반도체 웨이퍼를 상기 확정된 분할선을 따라서 상기 각각의 반도체 소자로 분할하는 동시에, 상기 반도체 웨이퍼에서의 상기 각각의 제거 영역에 해당하는 부분을 제거하는 단계를 포함하는 반도체 웨이퍼의 분할 방법을 제공한다.
본 발명의 제2형태에 의하면, 제1형태에 있어서, 상기 각각의 제거 영역을 구분하는 상기 각각의 가상 분할선으로 구성되는 각각의 선분은, 상기 각각의 단위 소자 형성 영역을 구분하는 각각의 선분의 길이보다 짧은 길이를 갖는 것을 특징으로 하는 반도체 웨이퍼의 분할 방법을 제공한다.
본 발명의 제3형태에 의하면, 제1형태에 있어서, 마스크 배치 단계에서, 상기 마스크 배치측 표면에, 상기 웨이퍼의 상기 각각의 가상 분할선이 배치된 위치에 해당하는 표면 전체를 노출하도록, 상기 마스크를 배치함으로써 분할선을 확정하는 것을 특징으로 하는 반도체 웨이퍼의 분할 방법을 제공한다.
본 발명의 제4형태에 의하면, 제1형태에 있어서, 상기 각각의 가상 분할 영역 중에서, 상기 각각의 단위 소자 형성 영역에 해당하지 않는 모든 영역을 상기 제거 영역으로 하고, 상기 각각의 제거 영역에 해당하는 웨이퍼의 표면 전체를 노출하도록 상기 표면상에 상기 마스크를 배치하는 것을 특징으로 하는 반도체 웨이퍼의 분할 방법을 제공한다.
본 발명의 제5형태에 의하면, 제1형태에 있어서, 웨이퍼 상에의 마스크의 배치 단계에서, 상기 마스크 배치측 표면의 전체를 피복하도록 상기 마스크를 배치한 후, 상기 웨이퍼의 각각의 분할선을 따라서 상기 마스크를 부분적으로 제거하여 상기 웨이퍼의 표면을 노출하는 동시에, 상기 마스크를 부분적으로 제거하여 상기 각각의 제거 영역에 해당하는 표면을 노출하는 것을 특징으로 하는 반도체 웨이퍼의 분할 방법을 제공한다.
본 발명의 제6형태에 의하면, 제1형태에 있어서, 웨이퍼 상에의 마스크의 배치 단계에서, 상기 웨이퍼에서의 상기 각각의 제거 영역의 위치 정보를 취득하고, 이 취득한 위치 정보에 따라서, 이 각각의 제거 영역에 해당하는 표면의 전체를 노출하도록 상기 마스크를 배치하는 것을 특징으로 하는 반도체 웨이퍼의 분할 방법을 제공한다.
본 발명의 제7형태에 의하면, 제1형태 내지 제6형태 중 어느 한 형태에 기재된 반도체 웨이퍼의 분할 방법에 따라서, 상기 반도체 웨이퍼의 상기 각각의 제거 영역을 제거하면서, 상기 분할선을 따라서 상기 반도체 웨이퍼를 각각의 반도체 소자로 분할하는 단계, 및
상기 웨이퍼의 상기 마스크 배치측 표면에 대하여 애싱(ashing) 처리를 실시하여 상기 마스크를 제거함으로써, 상기 각각의 반도체 소자를 개별 소자로서 형성하는 단계를 포함하는 반도체 소자의 제조 방법을 제공한다.
본 발명의 제1형태에 의하면, 각각의 가상 분할 영역에서 단위 소자 형성 영역이 되지 않는 영역 중에서 비교적 작은 영역인 대략 삼각형상의 영역을 제거 영역으로 하여, 이 제거 영역에 해당하는 반도체 웨이퍼의 표면 부분(영역)을 노출하도록 배치된 마스크를 이용하여 플라즈마 에칭을 실시함으로써, 상기 반도체 웨이퍼에서의 상기 각각의 제거 영역에 해당하는 부분을 제거할 수 있다. 따라서, 상기 반도체 웨이퍼에 비교적 작은 조각이 형성되는 것을 방지할 수 있어서, 이 웨이퍼 조각에 기인하는 문제, 예로서, 이 조각이 반도체 소자의 표면에 부착되는 문제의 발생을 확실하게 방지할 수 있다.
또한, 이러한 상기 각각의 제거 영역의 제거 처리는, 각각의 반도체 소자를 개별 소자로 분할하기 위한 플라즈마 에칭에 의해서 실행되므로, 이 제거를 위한 별도의 공정을 추가할 필요가 없어서, 효율적인 처리를 실행할 수 있다.
본 발명의 제2형태에 의하면, 상기 각각의 제거 영역을 구분하는 선분의 길이가, 상기 단위 소자 형성 영역을 구분하는 선분의 길이보다 작은 바와 같이, 상기 각각의 제거 영역은 상기 단위 소자 형성 영역에 비하여 작은 영역이므로, 상기 제거 영역을 제거함으로써, 비교적 튀어 오르기 쉬운 조각을 확실하게 제거할 수 있어서, 이러한 웨이퍼 조각의 튀어 오르는 등의 문제를 효과적으로 방지할 수 있다.
본 발명의 제3형태에 의하면, 상기 마스크 배치측 표면에, 배치된 상기 각각의 가상 분할선 전체를 노출하도록 상기 마스크를 배치함으로써, 상기 반도체 웨이퍼에서의 상기 각각의 단위 소자 형성 영역을 둘러싸도록 배치되는 영역으로서, 단위 소자 형성 영역도 제거 영역도 되지 않는 영역을, 상기 각각의 분할선을 따라서 각각의 분할된 조각으로서 절단할 수 있다. 상기와 같이, 상기 단위 소자 형성 영역, 즉, 상기 각각의 반도체 소자를 둘러싸도록 배치된 영역을 큰 덩어리로서 남겨 두는 것 아니고, 개별 조각으로 분할한 상태로 남겨 둠으로써, 상기 각각의 반도체 소자를 픽업할 때 웨이퍼 시트(부착 시트)를 원활하게 확장할 수 있게 된다.
본 발명의 제4형태에 의하면, 상기 각각의 가상 분할 영역 중에서, 상기 각각의 단위 소자 형성 영역이 되지 않는 모든 영역을 제거 영역으로 하여, 플라즈마 에칭으로써 제거함으로써, 상기 반도체 웨이퍼에서의 상기 각각의 반도체 소자 이외의 부분을 완전히 제거할 수 있어서, 폐기물 조각이 발생하지 않는 분할 처리를 실행할 수 있다.
본 발명의 또 다른 형태에 의하면, 이러한 반도체 웨이퍼의 분할 처리 후에, 상기 마스크를 제거하기 위하여, 애싱 처리를 실시함으로써, 반도체 소자를 개별 소자로서 형성하는 반도체 소자의 제조 방법을 제공할 수 있다.
도 1은 본 발명의 하나의 실시형태에 의한 반도체 소자의 제조 공정에 사용되는 플라즈마 처리 장치를 나타내는 개략 구성도.
도 2는 상기 실시형태에 의한 반도체 소자의 제조 공정에 사용되는 레이저 처리 장치를 나타내는 개략 구성도.
도 3은 상기 실시형태에 의한 반도체 소자의 제조 공정의 순서를 나타내는 플로차트.
도 4A 내지 도 4D는 도 3의 플로차트의 각 공정을 설명하기 위한 개략 설명도로서, 도 4A는 반도체 소자가 형성된 상태의 반도체 웨이퍼를 나타내는 도면이고, 도 4B는 보호 시트 부착 공정에서 보호 시트가 부착된 상태의 반도체 웨이퍼를 나타내는 도면이고, 도 4C는 연마 공정이 실행되고 있는 상태의 반도체 웨이퍼를 나타내는 도면이고, 도 4D는 손상층(損傷層; damaged layer) 제거 공정이 실행되고 있는 상태의 반도체 웨이퍼를 나타내는 도면.
도 5A 내지 도 5F는 도 3의 플로차트의 각 공정을 설명하기 위한 개략 설명 도로서, 도 5A는 마스크 층 형성 공정에서 마스크 층이 형성된 상태의 반도체 웨이퍼를 나타내는 도면이고, 도 5B는 마스크 층 부분 제거 공정에서 제거되는 분할선용 마스크 제거부와 제거 영역용 마스크 제거부가 형성되어 있는 상태의 반도체 웨이퍼를 나타내는 도면이고, 도 5C는 플라즈마 다이싱 공정에서 에칭이 실행되고 있는 상태의 반도체 웨이퍼를 나타내는 도면이고, 도 5D는 각각의 반도체 소자인 개별 소자로 분할되어 있는 상태의 반도체 웨이퍼를 나타내는 도면이고, 도 5E는 마스크 층 제거 공정에서 마스크가 제거된 상태의 반도체 웨이퍼를 나타내는 도면이고, 도 5F는 다이 본딩(die bonding) 시트가 부착된 상태의 반도체 웨이퍼를 나타내는 도면.
도 6은 반도체 웨이퍼에서의 가상 분할 영역의 구분 방법을 설명하는 개략 설명도로서, 각각의 가상 분할선이 격자 형상으로 배치된 상태를 나타내는 도면.
도 7은 반도체 웨이퍼에서 제거되는 제거 영역을 나타내는 개략도.
도 8은 마스크 층이 부분적으로 제거된 상태의 마스크 패턴이 형성된 반도체 웨이퍼의 개략 평면도.
도 9는 도 8의 반도체 웨이퍼의 개략적인 사시도.
도 10은 플라즈마 에칭에 의해서, 각각의 반도체 소자인 개별 소자로 분할되고, 또한 제거 영역에 해당하는 부분이 제거된 상태의 반도체 웨이퍼를 나타내는 개략 평면도.
도 11은 상기 실시형태의 변형예에 의한 분할 방법을 나타내는 개략도로서, 단위 소자 형성 영역이 되지 않는 모든 영역을 제거하는 마스크 패턴이 반도체 웨 이퍼 상에 배치된 상태의 반도체 웨이퍼를 나타내는 개략 평면도.
본 발명의 설명을 진행하기 전에 첨부 도면에 걸쳐서 동일한 부분은 동일한 참조 번호를 붙인 것을 유념해야 한다.
이하, 본 발명의 하나의 실시형태를 도면을 참조하여 상세히 설명한다.
본 발명의 하나의 실시형태에 의한 반도체 웨이퍼의 분할 방법 및 반도체 소자의 제조 방법을 이하에 설명하는 데에 있어서, 우선, 반도체 웨이퍼의 분할 방법 및 반도체 소자의 제조 방법에 사용되는 장치의 구성을 우선 설명한다.
도 1은 본 실시형태의 반도체 웨이퍼의 분할 방법을 실행하는 반도체 웨이퍼 분할 장치의 일례인, 플라즈마 처리 장치(101)의 구성을 개략적으로 나타내는 개략 구성도이다. 이 플라즈마 처리 장치(101)는, 복수의 반도체 소자가 형성된 반도체 웨이퍼에 대하여 플라즈마 에칭을 실시함으로써, 반도체 웨이퍼를 각각의 개별 반도체 소자로 분할하는 분할 처리(플라즈마 다이싱 공정)를 실행하는 장치이다. 우선, 이 플라즈마 처리 장치(101)의 개략 구성에 대하여 도 1을 참조하여 이하에 설명한다.
도 1에 나타내는 바와 같이, 플라즈마 처리 장치(101)는, 반도체 웨이퍼(1)에 대하여 플라즈마 처리를 실행하기 위한 밀폐된 공간인 처리실(12)을 포함하는 진공 챔버(11)를 구비하고 있다. 이 진공 챔버(11)의 내부에는, 하부 전극(13)과 상부 전극(14)이 서로 대향하여 평행하게 배치되어 있다. 또한, 도면에 나타내는 바와 같이, 하부 전극(13)의 상면에는, 대략 원반 형상의 반도체 웨이퍼(1)를 장착 할 수 있는 장착면(13a)이 형성되어 있고, 이 장착면(13a)에는, 반도체 웨이퍼(1)가, 절연 링(ring)(18)에 의해서 그 주위 전체가 둘러싸인 상태로 장착된다. 또한, 이 장착면(13a)은, 장착된 반도체 웨이퍼(1)를 진공 흡착 또는 정전 흡착에 의해서 해제 가능하게 흡착 지지하는 기능이 있다. 하부 전극(13)은, 절연체(12a)를 사이에 두고 처리실(12) 내에 배치되어 있어서, 하부 전극(13)과 처리실(12)은 절연체(12a)에 의하여 전기적으로 절연되어 있다.
또한, 상부 전극(14)에는, 이 상부 전극(14)과 하부 전극(13)과의 사이에 형성된 공간(방전 공간) 내에 플라즈마 발생용 가스를 공급하기 위한 통로인 가스 공급 구멍(14a)이 상부 전극(14)의 내부를 통과하도록 형성되어 있다. 또한, 진공 챔버(11)의 외부에 연결하도록 형성된, 상부 전극(14)의 가스 공급 구멍(14a)의 일단(一端)은, 진공 챔버(11)의 외부에 설치된 플라즈마 발생용 가스 공급부(17)에 연결되어서, 플라즈마 발생용 가스 공급부(17)로부터, 예로서 불화(弗化) 플라즈마 발생용 가스를 가스 공급 구멍(14a)을 통하여 처리실(12)에 공급할 수 있게 되어 있다. 플라즈마 발생용 가스 공급부(17)와 가스 공급 구멍(14a)의 상기 일단과의 사이의 가스 공급용 통로의 도중에는, 공급 가스 유량을 원하는 유량으로 조절하는 가스 유량 조절부의 일례인 유량 조절 밸브(16)가 설치되어 있는 것을 염두에 두어야 한다. 또한, 도면에 나타내는 바와 같이, 상부 전극(14)의 하면에는 다공질(多孔質) 플레이트(15)가 설치되어 있어서, 가스 공급 구멍(14a)을 통하여 처리실(12) 내에 공급된 플라즈마 발생용 가스를, 이 다공질 플레이트(15)를 통하여, 하부 전극(13)의 장착면(13a)에 장착된 반도체 웨이퍼(1)에 균일하게 분사하도록 공급할 수 있게 되어 있다.
또한, 플라즈마 처리 장치(101)는, 처리실(12) 내를 배기함으로써, 처리실(12) 내의 압력을 원하는 압력으로 감소시키는(즉, 처리실(12)을 진공화하는) 배기 장치의 일례인 진공 펌프(19)를 구비하고 있다. 또한, 하부 전극(13)에는 고주파 전원부(20)가 전기적으로 접속되어 있어서, 고주파 전원부(20)로부터 하부 전극(13)에 고주파 전압을 인가할 수 있게 되어 있다.
이와 같이 구성된 플라즈마 처리 장치(101)에서는, 하부 전극(13)의 장착면(13a)에 반도체 웨이퍼(1)를 장착하여 진공 챔버(11)를 밀폐한 후, 진공 펌프(19)로써 처리실(12)을 배기하여 진공화하고, 플라즈마 발생용 가스 공급부(17)로부터 처리실(12)에 소정 량의 플라즈마 발생용 가스를 공급하면서 고주파 전원부(20)를 구동하여 하부 전극(13)에 고주파 전압을 인가함으로써, 상부 전극(14)과 하부 전극(13)과의 사이의 전기 방전 공간에 불화 플라즈마가 발생한다. 이와 같이 발생된 플라즈마를 반도체 웨이퍼(1)의 표면에 조사함으로써, 조사된 표면의 에칭(즉, 플라즈마 에칭)을 실시할 수 있다. 또한, 플라즈마 처리 장치(101)는, 하부 전극(13) 내부에 냉매를 순환시킴으로써 하부 전극(13)의 장착면(13a)에 장착된 반도체 웨이퍼(1)를 장착면(13a)을 통하여 냉각시키는 냉각 장치(21)를 구비하고 있는 것을 염두에 두어야 한다. 이와 같이, 냉각 장치(21)가 있음으로써 플라즈마 처리시에 발생된 열로 인하여 반도체 웨이퍼(1)의 온도가 소정의 온도 이상으로 상승하는 것을 방지할 수 있게 한다.
이어서, 이러한 플라즈마 처리 장치(101)로써 플라즈마 다이싱을 실행할 때, 반도체 웨이퍼(1)의 표면에 배치된 마스크 층을 각각의 반도체 소자의 다이싱 위치를 따라서 레이저 빔으로써 처리하여 다이싱 라인을 형성하는 반도체 웨이퍼 다이싱 마스크 형성 장치의 일례인 레이저 처리 장치(102)의 구성에 대하여, 도 2의 개략 블록도를 참조하여 설명한다.
도 2에 나타내는 바와 같이, 레이저 처리 장치(102)는 마스크 층(5)이 형성된 반도체 웨이퍼(1)를 노출되어 있는 상태에서 해제할 수 있게 지지하는 웨이퍼 지지부(40)(웨이퍼 지지 장치)를 구비하고 있다. 웨이퍼 지지부(40)의 상방에는, 레이저 조사부(39)와 카메라(38)가 부착된 이동판 이동 헤드(37)가 배치되어 있고, 또한 웨이퍼 지지부(40)에 의해서 지지되어 있는 상태의 반도체 웨이퍼(1)의 표면을 따라서, 이동판 이동 헤드(37)를 웨이퍼 지지부(40)에 대하여 상대적으로 이동시키는 이동 장치(기구)(35)가 배치되어 있다. 따라서, 이동판 이동 헤드(37)를 이동시키는 이동 장치(35)로 인하여 이동판 이동 헤드(37)에 부착된 레이저 조사부(39)와 카메라(38)가 웨이퍼 지지부(40)에 대하여 상대적으로 이동할 수 있다. 또한, 레이저 조사부(39)는 하방에 배치된 반도체 웨이퍼(1)에 레이저 발생부(36)에 의해서 발생된 레이저 빔을 조사할 수 있다.
카메라(38)는 하방에 배치된 반도체 웨이퍼(1)의 영상을 촬상하는 적외선 카메라이다. 이 경우에, 반도체 웨이퍼(1)의 회로 형성면 상의 회로 패턴 또는 인식 마크를 마스크 층(5)을 통하여 포착할 수 있다. 이어서, 영상 촬상 결과는, 제어 장치의 일례인 레이저 처리 제어 장치(30)에 포함된 인식부(34)에 입력되고, 여기서 인식 처리가 실행되어서 반도체 웨이퍼(1)의 위치와 회로 패턴 배열을 검출한 다.
또한, 레이저 처리 제어 장치(30)는, 레이저 발생부(36)에 의한 레이저 발생 동작, 이동 장치(35)에 의한 이동 동작, 및 인식부(34)에 의한 인식 처리를 제어하는 제어부(33)와, 제어부(33)에 의한 제어를 조작하고 명령하는 조작/입력부(31)와, 제어부(33)에 의한 제어 동작시에 관련되는 데이터를 저장하는 가공 데이터 기억부(32)를 포함하고 있다. 가공 데이터 기억부(32)에는, 반도체 웨이퍼(1) 상의 각각의 반도체 소자의 다이싱 위치(다이싱 라인 또는 분할선)에 대한 데이터, 및 다이싱 위치에 형성된 다이싱 라인의 폭(다이싱 폭), 즉, 다이싱 위치를 따라서 제거되는 마스크 층의 제거 폭에 대한 데이터를 저장한다. 가공 데이터 기억부(32)에의 데이터 기록은 조작/입력부(31)로써 실행할 수 있다.
이러한 구성의 레이저 처리 장치(102)에서 반도체 웨이퍼(1)의 레이저 처리를 실행하는 경우, 제어부(33)는 인식부(34)에 의해서 검출된 반도체 웨이퍼(1)의 실제의 위치 데이터, 및 가공 데이터 기억부(32)에 저장된 다이싱 위치에 관한 데이터에 따라서 이동 장치(35)를 제어한다. 이렇게 함으로써, 이동 장치(35)는 레이저 조사부(39)를 반도체 웨이퍼(1)의 상면 상의 다이싱 위치를 따라서 이동할 수 있게 한다. 또한, 제어부(33)가 다이싱 라인의 폭에 관한 데이터에 따라서 레이저 발생부(36)를 제어함으로써, 레이저 조사부(39)로부터, 마스크 층(5)을 다이싱 라인의 폭에 해당하는 제거 폭으로 제거하는 데에 적합한 출력을 갖는 레이저 빔을 조사할 수 있게 된다. 이러한 레이저 처리를 실행함으로써, 반도체 웨이퍼(1)의 표면상의 마스크 층(5)에서, 반도체 소자를 서로 분리하기 위한 다이싱 라인에 대응 하는 부분만이 제거되는 마스크 패턴을 형성할 수 있게 된다.
이어서, 이와 같이 구성된 레이저 처리 장치(102) 및 플라즈마 처리 장치(101)를 사용하여 실행되는 반도체 웨이퍼(1)의 다이싱을 포함하는 각각의 반도체 소자의 일련의 제조 공정에 대하여 설명한다. 설명을 위하여, 도 3은 반도체 제조 공정에서의 처리를 나타내는 플로차트를 나타내고, 또한 도 4A, 4B, 4C, 4D, 5A, 5B, 5C, 5D, 5E, 및 5F는 제조 공정의 처리를 설명하기 위한 개략적인 설명도를 나타낸다.
우선, 도 3의 플로차트의 단계 S1에서, 반도체 웨이퍼(1)의 제1면인, 회로 형성면(1a)에 막(膜) 형성, 노출 및 에칭 등의 처리를 실행하여, 도 4A에 나타내는 바와 같이 반도체 소자가 되는 복수의 회로 형성부(2)를 형성한다(반도체 소자 형성 공정). 또한, 회로 형성부(2)의 각각에, 회로 형성면(1a)으로부터 노출되어 있는 상태로 도전 재료로써 복수의 외부 접속 전극(3)을 형성한다.
이어서, 각각의 회로 형성부(2) 및 외부 접속 전극(3)이 형성된 반도체 웨이퍼(1)가 그 형성 상태에 어떠한 결함이 있는가 아닌가를 판단하기 위하여, 각각의 회로 형성부(2) 및 외부 접속 전극(3)의 형성 상태를 검사한다(반도체 소자 검사 공정, 단계 S2). 이 검사에서는, 회로 형성부(2) 및 외부 접속 전극(3)에 전기적 특성의 결함이 있는가 아닌가를 주로 검사한다. 검사 결과에 따라서, 회로 형성부(2)마다 품질 검사를 실행하고, 결함이 있는 것으로 판단된 회로 형성부(2)에 대하여, 반도체 웨이퍼(1)에 대한 그 위치 정보를 형성하여 저장한다. 이러한 위치 정보는, 검사를 실행하는 검사 장치에 포함된 기억 장치에 저장하거나, 또는 반도 체 소자의 전체 제조 공정을 관리하는 관리 시스템에 포함된 기억 장치 등에 저장할 수도 있다. 기억 형태의 종류는, 위치 정보가 이후의 공정에서 액세스할 수 있는 상태로 저장되는 한, 여러 가지 형태로 될 수 있다. 또한, 위치 정보는, 결함이 있는 것으로 판단된 회로 형성부(2)의 위치 정보의 경우뿐만 아니라, 반대로, 허용할 수 있는 것으로 판단된 회로 형성부(2)의 위치 정보의 경우에도, 생성되고 유지되어서, 허용할 수 있는 회로 형성부(2)와 결함이 있는 회로 형성부(2)를 구별할 수도 있다.
이어서, 도 4B에 나타내는 바와 같이, 검사 공정 완료 후에 이후의 각각의 처리시에 반도체 웨이퍼(1)의 회로 형성면(1a)이 손상되는 것을 방지하도록 접착제를 이용하여 보호 시트(4)를 회로 형성면(1a)에 부착한다(보호 시트 부착 공정, 단계 S3). 사용하는 보호 시트(4)는, 회로 형성면(1a) 전체를 피복하고 또한 반도체 웨이퍼(1)의 단부(端部)로부터 돌출하지 않도록 반도체 웨이퍼(1)의 외형과 거의 동일한 형상으로 형성되는 것을 염두에 두어야 한다. 이러한 형상의 보호 시트(4)를 사용함으로써, 플라즈마 처리 등 이후의 처리시에, 반도체 웨이퍼(1)로부터 돌출하는 보호 시트가 플라즈마에 의해서 소손되는 손상이 발생하는 것을 방지할 수 있게 된다.
이어서, 도 3의 단계 S41에서, 반도체 웨이퍼(1)의 두께를 얇게 하는 연마 공정을 실행한다. 더욱 상세하게는, 도 4C에 나타내는 바와 같이, 반도체 웨이퍼(1)의 회로 형성면(1a)이 도면에서 볼 때 하측에 위치하도록 하여, 반도체 웨이퍼(1)를 보호 시트(4)를 사이에 두고 지지 테이블(42)에 장착하고 장착 위치를 유 지한다. 이 상태에서, 반도체 웨이퍼(1)의 회로 형성면(1a)의 반대쪽의 표면인, 처리 대상면(1b)(이후의 공정에서 마스크가 배치되는 제2면 또는 마스크 배치측 표면)을 그라인딩 휠(grinding wheel)(41)을 사용하여 연마한다. 도면에서 볼 때, 그라인딩 휠(41)의 하면에는, 지석(砥石)이 부착되어 있고, 지석은 처리 대상면(1b)에 접촉되어 있는 상태에서 반도체 웨이퍼(1)의 처리 대상면(1b)을 따라서 회전하여, 처리 대상면(1b)의 연마를 실행한다. 이러한 연마 처리에 의해서, 반도체 웨이퍼(1)는, 약 100㎛ 이하, 예로서, 본 실시형태에서는 50㎛의 두께로 얇아진다.
상기 연마 공정 처리된 반도체 웨이퍼(1)의 처리 대상면(1b)의 표면 부근에는, 그라인딩 휠(41)에 의한 연마에 의해서 부여된 응력을 갖는 손상층이 형성된다. 상기 형성된 반도체 소자에 잔류하는 이러한 손상층은 반도체 소자의 내구성을 열화(劣化)시켜서, 그 품질의 열화를 일으킨다. 이러한 품질의 열화를 방지하기 위하여, 반도체 웨이퍼(1)의 처리 대상면(1b) 상에 형성된 손상층을 도 4D에 나타내는 바와 같이 제거한다(손상층 제거 공정, 단계 S42). 예로서, 도 4D에 나타내는 바와 같이, 에칭 용액(황산, 질산, 인산, 불산 등)(51)을 반도체 웨이퍼(1)의 처리 대상면(1b) 상에 형성된 손상층과 접촉시켜서 손상층을 화학 반응(습식 에칭 처리)에 의해서 부식(腐蝕)시킴으로써 손상층을 제거한다. 손상층의 제거 처리로서 습식 에칭 처리를 이용하는 대신에, 처리 대상면(1b)에 플라즈마 에칭을 실행하여 손상층을 제거할 수도 있고(플라즈마 에칭 공정), 또는 처리 대상면(1b)에 연마를 실시하여 손상층을 제거할 수도 있는 것을 염두에 두어야 한다. 또한, 단계 S4의 시닝(thinning) 공정은 단계 S41의 연마 공정과 단계 S42의 손상층 제거 공정을 결합 한 공정으로 되어 있다.
이러한 시닝 공정을 실행한 후, 도 5에 나타내는 바와 같이, 반도체 웨이퍼(1)의 처리 대상면(1b) 상에 마스크 층(5)을 형성한다(마스크 층 형성 공정, 단계 S51). 마스크 층(5)은 이후에 설명하는 플라즈마 다이싱 공정에 사용하는 마스크 패턴을 형성하기 위한 것이고, 마스크 패턴은, 불화 가스를 사용하여 발생된 플라즈마에 대하여 내성을 갖는 알루미늄 및 레진 등의 재료로 형성한다.
알루미늄을 사용하는 경우에, 처리 대상면(1b) 상에 증착에 의해서 알루미늄 박막을 형성하는 방법, 및 박상(箔狀)의 알루미늄 박막을 부착하는 방법을 사용한다. 레진을 사용하는 경우에는, 막상(膜狀)으로 형성된 레진을 부착하는 방법, 및 처리 대상면(1b)을 스핀 코팅법(spin coat method)을 이용하여 액체 레진으로써 코팅하는 방법 등을 사용할 수도 있다.
이어서, 도 5B에 나타내는 바와 같이, 레이저 처리에 의하여 마스크 층(5)의 부분적인 제거를 실행한다(마스크 층 부분 제거 공정, 단계 S52). 더욱 상세하게는, 도 2에 나타내는 레이저 처리 장치(102)에서, 처리 대상면(1b) 상에 마스크 층(5)이 형성된 반도체 웨이퍼(1)를, 회로 형성면(1a)에 부착되어 있는 보호 시트(4)를 사이에 두고 웨이퍼 지지부(40)에 장착하고, 그 장착 위치를 유지한다. 이후에, 이동 장치(35)로써 카메라(38)를 반도체 웨이퍼(1)의 표면을 따라서 이동시키면서, 반도체 웨이퍼(1)의 회로 패턴의 영상을 취득한다. 인식부(34)에서, 취득한 영상의 인식 처리를 실행함으로써, 반도체 웨이퍼(1)의 실제 위치를 인식한다. 제어부(33)는, 인식 처리 결과, 및 가공 데이터 기억부(32)에 저장된 다이싱 위치 (다이싱 라인의 위치)에 관한 위치 데이터에 따라서 이동 장치(35)를 제어하여, 반도체 웨이퍼(1)의 다이싱 위치를 따라서 레이저 조사부(39)를 이동시킨다. 제어부(33)는, 레이저 조사부(39)를 이동시키면서, 다이싱 라인의 폭에 관한 데이터에 따라서 레이저 발생부(36)를 제어하여, 그 폭에 해당하는 제거 폭으로 마스크 층(5)을 제거하기에 적합한 출력으로 레이저 빔을 조사한다. 이러한 레이저 빔(39a)의 조사에 의해서, 도 5B에 나타내는 바와 같이, 각각의 반도체 소자의 다이싱 위치에, 마스크 층(5)이 부분적으로 제거된 다이싱 마스크 제거부(5a)가 형성된다.
여기서, 반도체 웨이퍼(1)에서의 상기 분할선(분할 위치)의 결정 방법, 즉, 각각의 반도체 소자의 배치 결정 방법에 대하여 상세히 설명한다. 이 설명을 위하여, 도 6에 반도체 웨이퍼(1)의 개략 평면도를 나타낸다.
도 6에 나타내는 바와 같이, 반도체 웨이퍼(1)는, 대략 원형상의 외형 형상으로 되어 있고, 이 도면의 하단부에는 직선상의 단부(端部)인 배향(配向) 플랫(orientation flat) F가 형성되어 있다. 이 반도체 웨이퍼(1) 상에, 도 6에 나타내는 바와 같이, 가상 직선인 복수의 가상 분할선(51)을 격자 형상으로 배치함으로써, 각각의 가상 분할선(51)과, 반도체 웨이퍼(1)의 외주 윤곽인 원주선(52)과, 배향 플랫 F에 의해서, 반도체 웨이퍼(1)의 표면을 복수의 영역으로 구분한다. 여기서, 이와 같이 구분된 각각의 영역을 가상 분할 영역 R이라고 한다.
상세하게는, 도 6에 나타내는 바와 같이, 가상 분할선(51)을, 소정의 간격으로, 또한 서로 직교하는 방향으로 배치한다. 예로서, 배향 플랫 F에 평행한 방향으 로, 복수의 가상 분할선(51)을 간격 "a"로 배치하고, 또한 배향 플랫 F에 직교하는 방향으로 복수의 가상 분할선(51)을 간격 "b"로 배치함으로써, 반도체 웨이퍼(1)를 복수의 가상 분할 영역 R로 구분한다.
이러한 가상 분할 영역 R 중에서, 원주선(52)을 포함하지 않고, 각각의 가상 분할선(51)으로써만 구분된 구형상(矩形狀)의 영역을 단위 소자 형성 영역 R1으로 한다. 이 단위 소자 형성 영역 R1은, 세로 방향의 치수가 "a"이고, 가로 방향의 치수가 "b"인 구형상의 영역이고, 각각 반도체 소자가 되는 회로 형성부(2)가 형성되는 영역이다. 따라서, 1매의 반도체 웨이퍼(1)로부터 최대수의 단위 소자 형성 영역 R1을 취득할 수 있도록 상기 가상 분할선(51)의 배치를 결정하는 것이 바람직하다. 여기서, 이러한 배치 결정은, 예로서, 컴퓨터와 연산 프로그램 등을 포함하는 반도체 소자 배치 결정 장치를 이용하여 실행할 수 있고, 이러한 방법으로 결정된 배치를 반도체 소자의 제조 공정에서의 배치 데이터로서 이용할 수 있다. 따라서, 도 3의 플로차트의 반도체 소자 형성 공정(단계 S1)에서는, 상기와 같이 각각의 가상 분할선(51)에 의하여 구분된 각각의 단위 소자 형성 영역 R1의 배치 데이터에 따라서, 각각의 회로 형성부(2)가 형성된다.
한편, 반도체 웨이퍼(1)에서의 구분된 각각의 가상 분할 영역 R 중에는, 단위 소자 형성 영역 R1 이외의 영역도 포함되어 있다. 이들 영역 중에서, 서로 직교하는 2개의 가상 분할선(51)과 원주선(52)에 의하여 구분된 대략 삼각형상의 영역은 제거해야 하는 제거 영역 R2가 된다. 이러한 제거 영역 R2는, 이후에 설명하는 플라즈마 다이싱 공정에서, 반도체 웨이퍼(1)로부터 제거되는 영역이다.
여기서, 이 제거 영역 R2에 대하여 반도체 웨이퍼(1)의 일부를 나타내는 도 7의 확대 개략도를 참조하여 상세히 설명한다. 도 7에 나타내는 바와 같이, 반도체 웨이퍼(1)의 원주선(52)의 근방에는, 단위 소자 형성 영역 R1이 될 수 없는 복수의 가상 분할 영역 R이 있다. 이 영역들 중에서, 원주선(52)을 그 가상적인 사변(斜邊)(직선으로 간주함)으로 하고, 서로 직교하는 2개의 가상 분할선(51)을 삼각형의 다른 2변으로 하여 확정되어 있는 대략 삼각형상의 영역(도 7에 빗금으로 나타낸 영역)이 제거 영역 R2이다. 제거 영역 R2에서의 상기 2개의 가상 분할선(51)에 의하여 확정된 각각의 선분(변)의 길이는, 단위 소자 형성 영역 R1의 하나의 선분의 길이 "a" 및 "b"보다 각각 짧다. 또한, 제거 영역 R2 이외에도, 몇몇의 가상 분할 영역 R은, 단위 소자 형성 영역 R1에 포함되지 않으며, 이러한 영역은, 4개 이상의 변으로 구성되고, 대략 삼각형상의 영역인 제거 영역 R2와 비교하여, 그 면적이 비교적 크다.
또한, 이러한 제거 영역 R2의 배치 데이터는, 예로서, 각각의 단위 소자 형성 영역 R1의 배치 데이터와 함께 작성되고, 또한 출력 가능하게 저장되어서, 이후에 설명하는 공정에서 활용된다. 여기서, 도 6에서, 반도체 웨이퍼(1) 상에 격자 형상으로 배치된 각각의 가상 분할선(51)의 배치가 분할선의 위치 데이터로서, 레이저 처리 장치(102)에 입력되어서, 마스크 층 부분 제거 공정이 실행된다.
또한, 상기 배치 결정의 결과로서 작성된 각각의 제거 영역 R2의 배치 데이터는, 조작/입력부(31)를 통하여 레이저 처리 장치(102)의 가공 데이터 기억부(32)에 입력된다. 이러한 위치 정보는 무선통신 수단, 유선통신 수단, 또는 기억 매체 를 통하여 입력할 수 있다. 분할선을 따른 마스크 층(5)의 상기 부분의 제거 처리시에, 제어부(33)는 가공 데이터 기억부(32)에 저장되어 있는 제거 영역 R2의 배치 데이터에 따라서, 이동 장치(35), 레이저 발생부(36), 및 레이저 조사부(39)를 제어하여, 각각의 제거 영역 R2에 배치된 마스크 층(5) 부분에 레이저 빔(39a)을 조사하고, 이 제거 영역 R2에서의 반도체 웨이퍼(1)의 처리 대상면(1b) 전체를 노출하도록 마스크 층(5)의 상기 부분을 제거한다. 이에 따라서, 마스크 층(5)의 각각의 제거 영역 R2에 해당하는 영역에 제거 영역용 마스크 제거부(5b)가 형성된다.
더욱 상세하게는, 도 5B에 나타내는 반도체 웨이퍼(1)에 있어서, 도면의 좌우 양 단부 근방의 각각의 영역이 제거 영역 R2인 경우에는, 각각의 제거 영역 R2에서의 반도체 웨이퍼(1)의 처리 대상면(1b)에 배치되어 있는 마스크 층(5) 전체를 제거하여, 이 처리 대상면(1b) 전체를 노출한다. 도 8은, 상기 방법으로 마스크 층(5)의 상기 부분을 제거한 상태의 반도체 웨이퍼(1)를 나타내는 개략 평면도이다. 또한, 도 9는 도 8의 반도체 웨이퍼(1)를 나타내는 개략적인 사시도이다. 여기서, 도 9에는 반도체 웨이퍼(1) 상의 분할선이 간략화되어 있다.
도 8 및 도 9에 나타내는 바와 같이, 반도체 웨이퍼(1)의 처리 대상면(1b)에 배치된 마스크 층(5)에는, 분할선용 마스크 제거부(5a), 제거 영역용 마스크 제거부(5b), 및 마스크 층(5)이 제거되지 않고 남아 있는 마스크 부분(5c)이 형성된 마스크 패턴(5d)이 형성되어 있다. 이 상태에서, 각각의 분할선용 마스크 제거부(5a)에 의해서 각각의 분할선에 해당하는 반도체 웨이퍼(1)의 처리 대상면(1b)이 노출되고, 또한 동시에, 각각의 마스크 제거부(5b)에 의해서 각각의 제거 영역 R2에 해 당하는 반도체 웨이퍼(1)의 처리 대상면(1b)이 노출된다.
이어서, 상기와 같이 마스크 패턴(5d)이 형성된 반도체 웨이퍼(1)에 대하여 플라즈마 에칭을 실시함으로써, 각각 별개의 반도체 소자로의 분할 처리를 실행한다(플라즈마 다이싱 공정, 단계 S6).
더욱 상세하게는, 도 1에 나타낸 플라즈마 처리 장치(101)에서는, 반도체 웨이퍼(1)를, 하부 전극(13)의 장착면(13a) 상에, 마스크 패턴(5d)이 형성된 처리 대상면(1b)을 상면으로 하여 보호 시트(4)를 사이에 두고 장착한다. 이어서, 진공 챔버(11)를 밀폐하고, 진공 펌프(19)를 구동하여 처리실(12)을 진공화(예로서, 약 100 Pa까지 진공화)하는 동시에, 플라즈마 발생용 가스 공급부(17)로부터, 유량 조절 밸브(16)에 의해서 유량이 조절된 가스를 가스 공급 구멍(14a) 및 다공질 플레이트(15)를 통하여 처리실(12)의 내부에 공급한다. 이러한 상태에서 고주파 전원부(20)로부터 하부 전극(13)에 고주파 전압을 인가함으로써, 상부 전극(14)과 하부 전극(13)과의 사이의 방전 공간에 플라즈마를 발생시킬 수 있다.
도 5C에 나타내는 바와 같이, 상기 방전 공간에 발생된 플라즈마(61)는, 하부 전극(13)의 장착면(13a) 상에 장착되어 있는 상태의 반도체 웨이퍼(1)의 처리 대상면(1b) 상에 형성된 마스크 패턴(5d)에 조사된다. 이러한 플라즈마(61)의 조사에 의해서, 마스크(5c)가 배치되어 있지 않은 노출된 표면인 분할선용 마스크 제거부(5a)와, 제거 영역용 마스크 제거부(5b)에 해당하는 처리 대상면(1b)에 플라즈마(61)가 조사된다. 이러한 플라즈마의 조사에 의해서, 노출된 처리 대상면(1b)에 에칭이 실시된다.
반도체 웨이퍼(1)의 노출된 처리 대상면(1b)에 대하여 플라즈마 에칭을 실시함으로써, 이 노출 표면에 해당하는 부분의 반도체 웨이퍼(1)의 두께가 감소하여, 최종적으로는 이 부분이 제거된다. 이에 따라서, 도 5D에 나타내는 바와 같이, 반도체 웨이퍼(1)는 분할선(1c)을 따라서 각각의 개별 반도체 소자(1d)로 분할되는 동시에, 각각의 제거 영역용 마스크 제거부(5b)에 의해서, 제거 영역 R2에 해당하는 반도체 웨이퍼(1)의 부분이 제거된다.
이후, 도 5E에 나타내는 바와 같이, 분할된 각각의 반도체 소자(1d)의 처리 대상면(1b) 상에 잔류하는 마스크(5c)를, 예로서, 애싱(ashing) 처리를 실시하여 제거한다(마스크 층 제거 공정, 단계 S7). 도 10은 이 마스크 층 제거 공정이 실시된 반도체 웨이퍼(1)의 개략적인 평면도이다. 도 10에 나타내는 바와 같이, 각각의 반도체 소자(1d)는 개별 소자로 분할되고, 또한 각각의 제거 영역 R2에 상당하는 부분의 반도체 웨이퍼(1)가 제거되어 있다. 그 결과, 분할 처리된 반도체 웨이퍼(1)에는, 대략 삼각형상의 작은 영역인 조각이 존재하지 않는다.
이어서, 도 5F에 나타내는 바와 같이, 반도체 웨이퍼(1)의 처리 대상면(1b)에 부착 시트(다이 본딩 시트)(6)를 부착하고(다이 본딩 시트 부착 공정, 단계 S8), 또한 동시에 반도체 웨이퍼(1)의 회로 형성면(1a)을 보호하는 보호 시트(4)를 박리(剝離)한다. 여기서, 이 부착 시트(6)는 그 크기가 반도체 웨이퍼(1)의 크기보다 크고, 또한 도면에 나타내지 않은 웨이퍼 링(지그)에 의해서 반도체 웨이퍼 주위에 고정되어 있어서, 이 웨이퍼 링을 지지함으로써 반도체 웨이퍼(1)의 취급이 가능하다. 상기와 같이, 반도체 소자의 제조 공정이 완료된다.
상기와 같이, 부착 시트(6)에 부착된 상태의 각각의 반도체 소자(1d)의 회로 형성면(1a)을, 예로서 흡착 노즐로써 흡착 지지하고, 이 상태에서 흡착 노즐을 상승시킴으로써, 흡착 노즐에 의해서 흡착 지지된 반도체 소자(1d)를 부착 시트(6)로부터 박리하여 픽업할 수 있다. 상기와 같은 흡착 노즐에 의한 흡착 및 픽업시에는, 반도체 소자(1d)의 회로 형성면(1a)의 화상을 촬상 장치로써 취득하여, 이 화상에 대하여 인식 처리를 실행함으로써, 픽업해야 할 반도체 소자(1d)가 지정된다.
또한, 이러한 방법으로 반도체 소자(1d)가 픽업될 때에, 반도체 웨이퍼(1)에 부착된 부착 시트(6)를 외측으로 방사상으로 확장하는 소위 확장 동작이 실행되어서, 이 확장 동작에 의해서 인접하는 각각의 반도체 소자(1d)들 사이에 간극이 형성되고, 이 간극의 형성에 의하여 픽업되는 반도체 소자(1d)가 인접하는 반도체 소자(1d)에 간섭하는 것을 방지할 수 있어서, 반도체 소자(1d)를 확실하게 픽업할 수 있다.
또한, 어떤 경우에는, 부착 시트(6)에 대하여 확장 동작이 실행될 때, 또는 상기와 같이 픽업시에, 부착 시트(6)에 진동이 발생한다. 이러한 진동이 발생하는 경우에도, 분할 처리가 실시된 반도체 웨이퍼(1)로부터, 작은 조각이 생기지 않도록 각각의 제거 영역 R2에 해당하는 부분이 제거되어 있으므로, 작은 조각이 튀어 오르는, 종래 기술에서 일어나는 문제의 발생을 확실하게 방지할 수 있다.
또한, 마스크 패턴 형성 공정에서 분할선을 확정하는 분할선용 마스크 제거부(5a)와 함께 형성되는 제거 영역용 마스크 제거부(5b)를 이용하여 플라즈마 다이싱 공정을 실행함으로써 이러한 작은 조각을 제거할 수 있다. 따라서, 특히 이러한 작은 조각의 제거를 위하여 별도의 공정을 실행할 필요가 없어서, 반도체 소자의 제조 공정을 효율적으로 실행할 수 있다.
또한, 대략 삼각형상의 영역인 각각의 제거 영역 R2는, 가상 분할선(51)을 사이에 두고 단위 소자 형성 영역 R1에 인접하지 않는 영역이므로, 마스크 층(5)에서의 각각의 제거 영역 R2에 해당하는 제거 영역용 마스크 제거부(5b)가 형성되는 경우에도, 이 상태에서, 각각의 반도체 소자(1d)의 4변에 분할선용 마스크 제거부(5a)가 반드시 형성된다. 상기와 같이, 제거 영역용 마스크 제거부(5b)의 형성에도 불구하고, 반도체 웨이퍼(1) 상의 인접하는 각 쌍의 반도체 소자 사이에 분할선용 마스크 제거부(5a)가 형성된 상태에서, 플라즈마 에칭이 실시됨으로써 에칭 상태를 거의 균일하게 유지할 수 있다. 따라서, 플라즈마 다이싱을 균일한 조건으로 실행할 수 있어서, 고품질의 반도체 소자를 제조할 수 있다.
여기서, 상기 설명에서는, 대략 삼각형상의 영역을 제거 영역 R2로 하고, 이러한 제거 영역 R2에 해당하는 반도체 웨이퍼(1)의 부분을 제거하는 경우를 설명했지만, 본 실시형태는 이러한 경우에만 한정되는 것은 아니다. 이러한 경우 대신에, 예로서, 도 11에 나타내는 바와 같이, 각각의 가상 분할 영역 R 중에서, 단위 소자 형성 영역 R1이 되지 않는 모든 영역(제거 영역 R2도 포함하는 영역)을 제거 영역 R3으로 하고, 이러한 제거 영역 R3을 모두 플라즈마 다이싱 공정(S6)에서 제거하는 마스크 패턴(5d)을 사용하는 경우라도 좋다. 이러한 경우에는, 플라즈마 다이싱 공정을 실시함으로써, 반도체 웨이퍼(1)를 각각의 개별 반도체 소자(1d)로 분할하는 동시에, 반도체 웨이퍼(1)의 반도체 소자(1d)가 되지 않는 모든 부분을 제거할 수 있다.
상기 제거 공정 결과, 반도체 웨이퍼(1)의 불필요한 부분을 완전히 제거할 수 있어서, 이후에 실행되는 각각의 반도체 소자(1d)의 픽업 동작 등에 있어서, 조각 및 불필요한 부분이 튀어 올라서 반도체 소자(1d)의 표면에 부착되는 것을 방지할 수 있다. 또한, 이것과 함께, 반도체 소자의 제조 공정에서 발생하는 폐기물을 제거할 수 있어서, 환경 친화적인 반도체 소자의 제조 공정을 제공할 수 있다.
여기서, 상기 각각의 실시형태에서는, 반도체 웨이퍼(1)에 형성된 마스크 층(5)을, 단위 소자 형성 영역 R1 및 제거 영역 R2의 배치 데이터에 따라서, 레이저 빔으로써 처리하는 경우에 대하여 설명했지만, 본 발명은 이러한 경우에만 한정되는 것은 아니다.
이러한 경우 대신에, 상기 배치 데이터에 따라서 마스크 패턴이 이미 작성된 마스크를, 반도체 웨이퍼(1)의 처리 대상면(1b)에 배치함으로써, 제거 영역 R2에서의 반도체 웨이퍼(1)의 표면 전체를 노출하는 경우라도 좋다.
즉, 플라즈마 다이싱 공정에 이용되는 마스크 패턴에 제거 영역 R2의 표면이 노출되도록 마스크가 배치되어 있으면, 여러 가지 형태의 플라즈마 다이싱 공정용 마스크 형성 기술을 이용할 수 있다.
또한, 상기 설명에서는, 반도체 웨이퍼(1)에 배향 플랫 F가 형성된 경우에 대하여 설명했지만, 배향 플랫 F가 형성되어 있지 않은 반도체 웨이퍼에도 본 실시형태에 의한 분할 방법 및 제조 방법을 적용할 수 있다.
상기의 각종 실시형태 중의 임의의 실시형태를 적절하게 조합함으로써, 그것 들이 갖는 효과를 발휘할 수 있는 것을 염두에 두어야 한다.
본 발명을 첨부 도면을 참조하여 그 바람직한 실시형태와 함께 충분히 설명하였지만, 당업자에게는 각종 변경 및 변형이 있을 수 있는 것이 명백한 것을 염두에 두어야 한다. 이러한 변경 및 변형은 본 발명의 범위로부터 벗어나지 않는 한 첨부된 청구범위에 의해서 정의된 본 발명의 범위내에 포함되는 것으로 이해하여야 한다.
2004년 10월 5일에 출원된, 명세서, 도면 및 청구범위를 포함하는 일본국 특허 출원 제2004-292181호의 개시는 여기에 참조로서 전체적으로 포함된다.

Claims (7)

  1. 반도체 웨이퍼 상에 격자 형상으로 각각 배치된 가상 분할선과 상기 반도체 웨이퍼의 외주 윤곽인 원주선(圓周線)에 의하여 구분되는 복수의 가상 분할 영역 중에서, 상기 각각의 가상 분할선에 의하여 구분된 구형상(矩形狀)의 각각의 영역을 단위 소자 형성 영역으로 하여, 각각의 단위 소자 형성 영역에 각각 형성된 복수의 반도체 소자를 갖는 상기 반도체 웨이퍼의 마스크 배치측 표면에,
    상기 각각의 반도체 소자를 개별 소자로 분할하기 위한 분할선을 상기 각각의 가상 분할선에 맞추어 웨이퍼 상에 배치함으로써 상기 분할선을 확정하도록,
    또한, 상기 웨이퍼의 원주선 및 가상 분할선에 의해 구분되는 사각형상 또는 오각형상의 영역이며, 상기 단위 소자 형성 영역에 포함되지 않은 영역인 각각의 잔존 영역(remaining-region)에 해당하는 상기 웨이퍼의 표면 전체를 덮도록,
    또한, 상기 각각의 가상 분할 영역 중에서 상기 웨이퍼의 상기 원주선과 상기 각각의 가상 분할선에 의하여 구분된 삼각형상의 각각의 영역을 제거 영역으로 하여, 각각의 제거 영역에 해당하는 상기 웨이퍼의 표면 전체를 노출하도록,
    마스크를 배치하는 단계; 및
    상기 반도체 웨이퍼의 상기 마스크가 배치된 마스크 배치측 표면에 플라즈마 에칭을 실시하여, 상기 반도체 웨이퍼를 상기 확정된 분할선을 따라서 상기 각각의 반도체 소자로 분할하는 동시에, 상기 웨이퍼에서의 상기 각각의 제거 영역에 해당하는 부분만을 제거하고, 상기 웨이퍼에서의 상기 잔존 영역에 해당하는 부분은 남겨두는 단계를 포함하는 반도체 웨이퍼의 분할 방법.
  2. 제1항에 있어서,
    상기 각각의 제거 영역을 구분하는 상기 각각의 가상 분할선으로 구성되는 각각의 선분은, 상기 각각의 단위 소자 형성 영역을 구분하는 각각의 선분의 길이보다 짧은 길이를 갖는 것을 특징으로 하는 반도체 웨이퍼의 분할 방법.
  3. 제1항에 있어서,
    마스크 배치 단계에서, 상기 마스크 배치측 표면에, 상기 웨이퍼의 상기 각각의 가상 분할선이 배치된 위치에 해당하는 표면 전체를 노출하도록, 상기 마스크를 배치함으로써 분할선을 확정하는 것을 특징으로 하는 반도체 웨이퍼의 분할 방법.
  4. 삭제
  5. 제1항에 있어서,
    웨이퍼 상에의 마스크의 배치 단계에서, 상기 마스크 배치측 표면의 전체를 피복하도록 상기 마스크를 배치한 후, 상기 웨이퍼의 각각의 분할선을 따라서 상기 마스크를 부분적으로 제거하여 상기 웨이퍼의 표면을 노출하는 동시에, 상기 마스크를 부분적으로 제거하여 상기 각각의 제거 영역에 해당하는 표면을 노출하는 것을 특징으로 하는 반도체 웨이퍼의 분할 방법.
  6. 제1항에 있어서,
    웨이퍼 상에의 마스크의 배치 단계에서, 상기 웨이퍼에서의 상기 각각의 제거 영역의 위치 정보를 취득하고, 상기 취득한 위치 정보에 따라서, 상기 각각의 제거 영역에 해당하는 표면의 전체를 노출하도록 상기 마스크를 배치하는 것을 특징으로 하는 반도체 웨이퍼의 분할 방법.
  7. 제1항에 기재된 반도체 웨이퍼의 분할 방법에 따라서, 상기 반도체 웨이퍼의 상기 제거 영역만을 제거하면서, 상기 분할선을 따라서 상기 반도체 웨이퍼를 각각의 개별 반도체 소자로 분할하는 단계; 및
    상기 웨이퍼의 상기 마스크 배치측 표면에 대하여 애싱(ashing) 처리를 실시하여 상기 마스크를 제거함으로써, 상기 각각의 반도체 소자를 개별 소자로서 형성하는 단계를 포함하는 반도체 소자의 제조 방법.
KR1020077006799A 2004-10-05 2005-10-04 반도체 웨이퍼의 분할 방법, 및 반도체 소자의 제조 방법 KR101261070B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2004-00292181 2004-10-05
JP2004292181A JP4018096B2 (ja) 2004-10-05 2004-10-05 半導体ウェハの分割方法、及び半導体素子の製造方法

Publications (2)

Publication Number Publication Date
KR20070058521A KR20070058521A (ko) 2007-06-08
KR101261070B1 true KR101261070B1 (ko) 2013-05-06

Family

ID=35501299

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020077006799A KR101261070B1 (ko) 2004-10-05 2005-10-04 반도체 웨이퍼의 분할 방법, 및 반도체 소자의 제조 방법

Country Status (7)

Country Link
US (1) US7927973B2 (ko)
JP (1) JP4018096B2 (ko)
KR (1) KR101261070B1 (ko)
CN (1) CN100589239C (ko)
DE (1) DE112005002441T5 (ko)
TW (1) TW200618088A (ko)
WO (1) WO2006038699A1 (ko)

Families Citing this family (102)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4544231B2 (ja) 2006-10-06 2010-09-15 パナソニック株式会社 半導体チップの製造方法
JP4985199B2 (ja) * 2007-08-07 2012-07-25 パナソニック株式会社 半導体ウェハの個片化方法
KR20120098869A (ko) * 2009-12-07 2012-09-05 제이피 서셀 어소시에트, 인코퍼레이티드 레이저 가공과 스크라이빙 시스템 및 방법
US20130256286A1 (en) * 2009-12-07 2013-10-03 Ipg Microsystems Llc Laser processing using an astigmatic elongated beam spot and using ultrashort pulses and/or longer wavelengths
US8642448B2 (en) * 2010-06-22 2014-02-04 Applied Materials, Inc. Wafer dicing using femtosecond-based laser and plasma etch
JP5240301B2 (ja) * 2011-01-25 2013-07-17 三星ダイヤモンド工業株式会社 被加工物載置固定用テーブルおよび被加工物載置固定用ガラスチャック
US8557682B2 (en) 2011-06-15 2013-10-15 Applied Materials, Inc. Multi-layer mask for substrate dicing by laser and plasma etch
US8598016B2 (en) 2011-06-15 2013-12-03 Applied Materials, Inc. In-situ deposited mask layer for device singulation by laser scribing and plasma etch
US8912077B2 (en) 2011-06-15 2014-12-16 Applied Materials, Inc. Hybrid laser and plasma etch wafer dicing using substrate carrier
US8703581B2 (en) 2011-06-15 2014-04-22 Applied Materials, Inc. Water soluble mask for substrate dicing by laser and plasma etch
US8759197B2 (en) 2011-06-15 2014-06-24 Applied Materials, Inc. Multi-step and asymmetrically shaped laser beam scribing
US8507363B2 (en) 2011-06-15 2013-08-13 Applied Materials, Inc. Laser and plasma etch wafer dicing using water-soluble die attach film
US9129904B2 (en) 2011-06-15 2015-09-08 Applied Materials, Inc. Wafer dicing using pulse train laser with multiple-pulse bursts and plasma etch
US9126285B2 (en) 2011-06-15 2015-09-08 Applied Materials, Inc. Laser and plasma etch wafer dicing using physically-removable mask
US9029242B2 (en) 2011-06-15 2015-05-12 Applied Materials, Inc. Damage isolation by shaped beam delivery in laser scribing process
US8557683B2 (en) 2011-06-15 2013-10-15 Applied Materials, Inc. Multi-step and asymmetrically shaped laser beam scribing
US8951819B2 (en) 2011-07-11 2015-02-10 Applied Materials, Inc. Wafer dicing using hybrid split-beam laser scribing process with plasma etch
US9064883B2 (en) 2011-08-25 2015-06-23 Intel Mobile Communications GmbH Chip with encapsulated sides and exposed surface
JP5939752B2 (ja) * 2011-09-01 2016-06-22 株式会社ディスコ ウェーハの分割方法
US8652940B2 (en) 2012-04-10 2014-02-18 Applied Materials, Inc. Wafer dicing used hybrid multi-step laser scribing process with plasma etch
US8946057B2 (en) 2012-04-24 2015-02-03 Applied Materials, Inc. Laser and plasma etch wafer dicing using UV-curable adhesive film
US8969177B2 (en) 2012-06-29 2015-03-03 Applied Materials, Inc. Laser and plasma etch wafer dicing with a double sided UV-curable adhesive film
US9048309B2 (en) 2012-07-10 2015-06-02 Applied Materials, Inc. Uniform masking for wafer dicing using laser and plasma etch
US8859397B2 (en) 2012-07-13 2014-10-14 Applied Materials, Inc. Method of coating water soluble mask for laser scribing and plasma etch
US8940619B2 (en) 2012-07-13 2015-01-27 Applied Materials, Inc. Method of diced wafer transportation
US8993414B2 (en) 2012-07-13 2015-03-31 Applied Materials, Inc. Laser scribing and plasma etch for high die break strength and clean sidewall
US8845854B2 (en) 2012-07-13 2014-09-30 Applied Materials, Inc. Laser, plasma etch, and backside grind process for wafer dicing
US9159574B2 (en) 2012-08-27 2015-10-13 Applied Materials, Inc. Method of silicon etch for trench sidewall smoothing
US9252057B2 (en) 2012-10-17 2016-02-02 Applied Materials, Inc. Laser and plasma etch wafer dicing with partial pre-curing of UV release dicing tape for film frame wafer application
US8975162B2 (en) 2012-12-20 2015-03-10 Applied Materials, Inc. Wafer dicing from wafer backside
US8980726B2 (en) 2013-01-25 2015-03-17 Applied Materials, Inc. Substrate dicing by laser ablation and plasma etch damage removal for ultra-thin wafers
US9236305B2 (en) 2013-01-25 2016-01-12 Applied Materials, Inc. Wafer dicing with etch chamber shield ring for film frame wafer applications
WO2014159464A1 (en) 2013-03-14 2014-10-02 Applied Materials, Inc. Multi-layer mask including non-photodefinable laser energy absorbing layer for substrate dicing by laser and plasma etch
US8883614B1 (en) 2013-05-22 2014-11-11 Applied Materials, Inc. Wafer dicing with wide kerf by laser scribing and plasma etching hybrid approach
US9105710B2 (en) 2013-08-30 2015-08-11 Applied Materials, Inc. Wafer dicing method for improving die packaging quality
US9224650B2 (en) 2013-09-19 2015-12-29 Applied Materials, Inc. Wafer dicing from wafer backside and front side
US9460966B2 (en) 2013-10-10 2016-10-04 Applied Materials, Inc. Method and apparatus for dicing wafers having thick passivation polymer layer
US9041198B2 (en) 2013-10-22 2015-05-26 Applied Materials, Inc. Maskless hybrid laser scribing and plasma etching wafer dicing process
US9312177B2 (en) 2013-12-06 2016-04-12 Applied Materials, Inc. Screen print mask for laser scribe and plasma etch wafer dicing process
US9299614B2 (en) 2013-12-10 2016-03-29 Applied Materials, Inc. Method and carrier for dicing a wafer
US9293304B2 (en) 2013-12-17 2016-03-22 Applied Materials, Inc. Plasma thermal shield for heat dissipation in plasma chamber
US9012305B1 (en) 2014-01-29 2015-04-21 Applied Materials, Inc. Wafer dicing using hybrid laser scribing and plasma etch approach with intermediate non-reactive post mask-opening clean
US8927393B1 (en) 2014-01-29 2015-01-06 Applied Materials, Inc. Water soluble mask formation by dry film vacuum lamination for laser and plasma dicing
US9018079B1 (en) 2014-01-29 2015-04-28 Applied Materials, Inc. Wafer dicing using hybrid laser scribing and plasma etch approach with intermediate reactive post mask-opening clean
US9299611B2 (en) 2014-01-29 2016-03-29 Applied Materials, Inc. Method of wafer dicing using hybrid laser scribing and plasma etch approach with mask plasma treatment for improved mask etch resistance
US8991329B1 (en) 2014-01-31 2015-03-31 Applied Materials, Inc. Wafer coating
US9236284B2 (en) 2014-01-31 2016-01-12 Applied Materials, Inc. Cooled tape frame lift and low contact shadow ring for plasma heat isolation
US20150255349A1 (en) 2014-03-07 2015-09-10 JAMES Matthew HOLDEN Approaches for cleaning a wafer during hybrid laser scribing and plasma etching wafer dicing processes
US9130030B1 (en) 2014-03-07 2015-09-08 Applied Materials, Inc. Baking tool for improved wafer coating process
US9275902B2 (en) 2014-03-26 2016-03-01 Applied Materials, Inc. Dicing processes for thin wafers with bumps on wafer backside
US9076860B1 (en) 2014-04-04 2015-07-07 Applied Materials, Inc. Residue removal from singulated die sidewall
US8975163B1 (en) 2014-04-10 2015-03-10 Applied Materials, Inc. Laser-dominated laser scribing and plasma etch hybrid wafer dicing
US8932939B1 (en) 2014-04-14 2015-01-13 Applied Materials, Inc. Water soluble mask formation by dry film lamination
US8912078B1 (en) 2014-04-16 2014-12-16 Applied Materials, Inc. Dicing wafers having solder bumps on wafer backside
US8999816B1 (en) 2014-04-18 2015-04-07 Applied Materials, Inc. Pre-patterned dry laminate mask for wafer dicing processes
US8912075B1 (en) 2014-04-29 2014-12-16 Applied Materials, Inc. Wafer edge warp supression for thin wafer supported by tape frame
US9159621B1 (en) 2014-04-29 2015-10-13 Applied Materials, Inc. Dicing tape protection for wafer dicing using laser scribe process
US8980727B1 (en) 2014-05-07 2015-03-17 Applied Materials, Inc. Substrate patterning using hybrid laser scribing and plasma etching processing schemes
US9112050B1 (en) 2014-05-13 2015-08-18 Applied Materials, Inc. Dicing tape thermal management by wafer frame support ring cooling during plasma dicing
US9034771B1 (en) 2014-05-23 2015-05-19 Applied Materials, Inc. Cooling pedestal for dicing tape thermal management during plasma dicing
US9130057B1 (en) 2014-06-30 2015-09-08 Applied Materials, Inc. Hybrid dicing process using a blade and laser
US9093518B1 (en) 2014-06-30 2015-07-28 Applied Materials, Inc. Singulation of wafers having wafer-level underfill
US9165832B1 (en) 2014-06-30 2015-10-20 Applied Materials, Inc. Method of die singulation using laser ablation and induction of internal defects with a laser
US9142459B1 (en) 2014-06-30 2015-09-22 Applied Materials, Inc. Wafer dicing using hybrid laser scribing and plasma etch approach with mask application by vacuum lamination
US9349648B2 (en) 2014-07-22 2016-05-24 Applied Materials, Inc. Hybrid wafer dicing approach using a rectangular shaped two-dimensional top hat laser beam profile or a linear shaped one-dimensional top hat laser beam profile laser scribing process and plasma etch process
US9117868B1 (en) 2014-08-12 2015-08-25 Applied Materials, Inc. Bipolar electrostatic chuck for dicing tape thermal management during plasma dicing
US9196498B1 (en) 2014-08-12 2015-11-24 Applied Materials, Inc. Stationary actively-cooled shadow ring for heat dissipation in plasma chamber
US9281244B1 (en) 2014-09-18 2016-03-08 Applied Materials, Inc. Hybrid wafer dicing approach using an adaptive optics-controlled laser scribing process and plasma etch process
US11195756B2 (en) 2014-09-19 2021-12-07 Applied Materials, Inc. Proximity contact cover ring for plasma dicing
US9177861B1 (en) 2014-09-19 2015-11-03 Applied Materials, Inc. Hybrid wafer dicing approach using laser scribing process based on an elliptical laser beam profile or a spatio-temporal controlled laser beam profile
US9196536B1 (en) 2014-09-25 2015-11-24 Applied Materials, Inc. Hybrid wafer dicing approach using a phase modulated laser beam profile laser scribing process and plasma etch process
US9130056B1 (en) 2014-10-03 2015-09-08 Applied Materials, Inc. Bi-layer wafer-level underfill mask for wafer dicing and approaches for performing wafer dicing
US9245803B1 (en) 2014-10-17 2016-01-26 Applied Materials, Inc. Hybrid wafer dicing approach using a bessel beam shaper laser scribing process and plasma etch process
US10692765B2 (en) 2014-11-07 2020-06-23 Applied Materials, Inc. Transfer arm for film frame substrate handling during plasma singulation of wafers
US9330977B1 (en) 2015-01-05 2016-05-03 Applied Materials, Inc. Hybrid wafer dicing approach using a galvo scanner and linear stage hybrid motion laser scribing process and plasma etch process
US9159624B1 (en) 2015-01-05 2015-10-13 Applied Materials, Inc. Vacuum lamination of polymeric dry films for wafer dicing using hybrid laser scribing and plasma etch approach
US9355907B1 (en) 2015-01-05 2016-05-31 Applied Materials, Inc. Hybrid wafer dicing approach using a line shaped laser beam profile laser scribing process and plasma etch process
US9601375B2 (en) 2015-04-27 2017-03-21 Applied Materials, Inc. UV-cure pre-treatment of carrier film for wafer dicing using hybrid laser scribing and plasma etch approach
US9478455B1 (en) 2015-06-12 2016-10-25 Applied Materials, Inc. Thermal pyrolytic graphite shadow ring assembly for heat dissipation in plasma chamber
US9721839B2 (en) 2015-06-12 2017-08-01 Applied Materials, Inc. Etch-resistant water soluble mask for hybrid wafer dicing using laser scribing and plasma etch
JP2017052135A (ja) * 2015-09-08 2017-03-16 セイコーエプソン株式会社 Ｍｅｍｓデバイス、液体噴射ヘッド、液体噴射装置、ｍｅｍｓデバイスの製造方法、及び液体噴射ヘッドの製造方法
JP6672647B2 (ja) 2015-09-08 2020-03-25 セイコーエプソン株式会社 Ｍｅｍｓデバイス、液体噴射ヘッド、及び液体噴射装置
KR20170122185A (ko) * 2015-11-09 2017-11-03 후루카와 덴키 고교 가부시키가이샤 반도체 칩의 제조방법 및 이것에 이용하는 마스크 일체형 표면 보호 테이프
US9972575B2 (en) 2016-03-03 2018-05-15 Applied Materials, Inc. Hybrid wafer dicing approach using a split beam laser scribing process and plasma etch process
US9852997B2 (en) 2016-03-25 2017-12-26 Applied Materials, Inc. Hybrid wafer dicing approach using a rotating beam laser scribing process and plasma etch process
US9793132B1 (en) 2016-05-13 2017-10-17 Applied Materials, Inc. Etch mask for hybrid laser scribing and plasma etch wafer singulation process
JP6714851B2 (ja) * 2016-06-28 2020-07-01 セイコーエプソン株式会社 Ｍｅｍｓデバイス、液体噴射ヘッド、ｍｅｍｓデバイスの製造方法、及び、液体噴射ヘッドの製造方法
JP6796983B2 (ja) * 2016-09-30 2020-12-09 株式会社ディスコ マスクの形成方法及びウエーハの加工方法
JP6765949B2 (ja) * 2016-12-12 2020-10-07 株式会社ディスコ ウェーハの加工方法
US11158540B2 (en) 2017-05-26 2021-10-26 Applied Materials, Inc. Light-absorbing mask for hybrid laser scribing and plasma etch wafer singulation process
US10363629B2 (en) 2017-06-01 2019-07-30 Applied Materials, Inc. Mitigation of particle contamination for wafer dicing processes
US11101140B2 (en) * 2017-11-10 2021-08-24 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and method of manufacture
US10535561B2 (en) 2018-03-12 2020-01-14 Applied Materials, Inc. Hybrid wafer dicing approach using a multiple pass laser scribing process and plasma etch process
US11355394B2 (en) 2018-09-13 2022-06-07 Applied Materials, Inc. Wafer dicing using hybrid laser scribing and plasma etch approach with intermediate breakthrough treatment
CN109920759B (zh) * 2019-02-03 2021-03-09 中国科学院微电子研究所 芯片的切割方法
JP7307001B2 (ja) * 2019-06-17 2023-07-11 東レエンジニアリング株式会社 レーザ加工装置および方法、チップ転写装置および方法
US11011424B2 (en) 2019-08-06 2021-05-18 Applied Materials, Inc. Hybrid wafer dicing approach using a spatially multi-focused laser beam laser scribing process and plasma etch process
US11342226B2 (en) 2019-08-13 2022-05-24 Applied Materials, Inc. Hybrid wafer dicing approach using an actively-focused laser beam laser scribing process and plasma etch process
US10903121B1 (en) 2019-08-14 2021-01-26 Applied Materials, Inc. Hybrid wafer dicing approach using a uniform rotating beam laser scribing process and plasma etch process
US11600492B2 (en) 2019-12-10 2023-03-07 Applied Materials, Inc. Electrostatic chuck with reduced current leakage for hybrid laser scribing and plasma etch wafer singulation process
US11211247B2 (en) 2020-01-30 2021-12-28 Applied Materials, Inc. Water soluble organic-inorganic hybrid mask formulations and their applications
JP2022085738A (ja) * 2020-11-27 2022-06-08 パナソニックＩｐマネジメント株式会社 チップの製造方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004055684A (ja) 2002-07-17 2004-02-19 Shinko Electric Ind Co Ltd 半導体装置及びその製造方法
JP2004221423A (ja) * 2003-01-16 2004-08-05 Renesas Technology Corp 半導体装置の製造方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1285708A (en) * 1968-10-28 1972-08-16 Lucas Industries Ltd Semi-conductor devices
FR2081250A1 (en) * 1970-03-23 1971-12-03 Silec Semi Conducteurs Abrasive jet cutting of semiconductor slices - using resin mask
JPS57114251A (en) * 1981-01-07 1982-07-16 Toshiba Corp Manufacture of semiconductor device
JPS62109352A (ja) 1985-11-07 1987-05-20 Fuji Electric Co Ltd 半導体装置の製造方法
JP4347960B2 (ja) * 1999-09-14 2009-10-21 株式会社ディスコ ダイシング方法
ATE424040T1 (de) 2000-03-30 2009-03-15 Nitto Denko Corp Wasserdurchlässiges klebeband für die verarbeitung von halbleitern
JP2003151924A (ja) 2001-08-28 2003-05-23 Tokyo Seimitsu Co Ltd ダイシング方法およびダイシング装置
JP2003173987A (ja) 2001-12-04 2003-06-20 Disco Abrasive Syst Ltd 半導体チップの製造方法
KR20040086725A (ko) * 2002-02-25 2004-10-12 가부시기가이샤 디스코 반도체 웨이퍼의 분할 방법
US7778533B2 (en) * 2002-09-12 2010-08-17 Applied Materials, Inc. Semiconductor thermal process control
US6897128B2 (en) * 2002-11-20 2005-05-24 Matsushita Electric Industrial Co., Ltd. Method of manufacturing semiconductor device, plasma processing apparatus and plasma processing method
JP4013753B2 (ja) * 2002-12-11 2007-11-28 松下電器産業株式会社 半導体ウェハの切断方法
US6908830B2 (en) * 2003-06-23 2005-06-21 International Business Machines Corporation Method for printing marks on the edges of wafers
US20050266661A1 (en) * 2004-05-26 2005-12-01 Lei Li Semiconductor wafer with ditched scribe street
US7442624B2 (en) * 2004-08-02 2008-10-28 Infineon Technologies Ag Deep alignment marks on edge chips for subsequent alignment of opaque layers

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004055684A (ja) 2002-07-17 2004-02-19 Shinko Electric Ind Co Ltd 半導体装置及びその製造方法
JP2004221423A (ja) * 2003-01-16 2004-08-05 Renesas Technology Corp 半導体装置の製造方法

Also Published As

Publication number Publication date
JP4018096B2 (ja) 2007-12-05
WO2006038699A1 (en) 2006-04-13
US7927973B2 (en) 2011-04-19
CN100589239C (zh) 2010-02-10
TW200618088A (en) 2006-06-01
JP2006108339A (ja) 2006-04-20
KR20070058521A (ko) 2007-06-08
CN101036224A (zh) 2007-09-12
US20090197393A1 (en) 2009-08-06
DE112005002441T5 (de) 2007-09-06

Similar Documents

Publication Publication Date Title
KR101261070B1 (ko) 반도체 웨이퍼의 분할 방법, 및 반도체 소자의 제조 방법
KR101141877B1 (ko) 반도체 소자 제조 방법
KR101153637B1 (ko) 반도체 칩의 제조 방법
JP5023614B2 (ja) 半導体チップの製造方法及び半導体ウエハの処理方法
JP2008159985A (ja) 半導体チップの製造方法
JP2001127011A (ja) 半導体ウェーハの分割方法
KR20040086725A (ko) 반도체 웨이퍼의 분할 방법
JP7133633B2 (ja) 処理システム及び処理方法
US7989803B2 (en) Manufacturing method for semiconductor chips and semiconductor wafer
WO2020017599A1 (ja) 基板処理システム及び基板処理方法
US20070125751A1 (en) Stripping device and stripping apparatus
JP2004235626A (ja) 半導体装置の製造装置及びその製造方法
JP6903375B2 (ja) デバイスチップの製造方法
KR20160018227A (ko) 웨이퍼 처리 시스템 및 이를 이용한 웨이퍼 처리 방법
KR20230004254A (ko) 칩의 제조 방법
JP6758508B2 (ja) 基板処理方法及び基板処理システム
JP4942329B2 (ja) 半導体ウェーハの処理用治具及び半導体ウェーハの処理方法
US11456213B2 (en) Processing method of wafer
JP2006032465A (ja) 半導体ウェハの分割方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee