CN100589239C - 分割半导体晶片的方法和半导体器件的制造方法 - Google Patents
分割半导体晶片的方法和半导体器件的制造方法 Download PDFInfo
- Publication number
- CN100589239C CN100589239C CN200580033895A CN200580033895A CN100589239C CN 100589239 C CN100589239 C CN 100589239C CN 200580033895 A CN200580033895 A CN 200580033895A CN 200580033895 A CN200580033895 A CN 200580033895A CN 100589239 C CN100589239 C CN 100589239C
- Authority
- CN
- China
- Prior art keywords
- wafer
- semiconductor wafer
- mask
- zone
- cut
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Dicing (AREA)
Abstract
在包括由在半导体晶片上分别网格状排列的假想分割线以及作为半导体晶片外边界轮廓的圆周线划分的多个假想分割区域的半导体晶片中,放置掩模来使得与各个去除区域相对应的全部晶片表面露出,其中去除区域是由晶片的圆周线和假想分割线划分的近似三角形区域以及一些假想分割区域,然后在掩模放置侧表面执行等离子体蚀刻,由此半导体晶片沿分割线被分割成单独的半导体器件,同时晶片中对应于去除区域的部分被去除。
Description
技术领域
本发明涉及一种分割半导体晶片的方法和一种半导体器件的制造方法,其中根据第一种方法具有多个半导体器件的半导体晶片被分割成单独的片,使得每一片都是上述半导体器件之一。
背景技术
分割这种半导体晶片的不同工艺,也就是半导体器件制造过程中切片工艺的不同方式已经为人们所知。例如,有一种方法通过使用圆盘状切割器沿分割线机械地切割半导体晶片,来将已经分别在半导体晶片上形成的半导体器件切割成单独的半导体器件,其中切割器使用钻石或类似的材料并被称为切片机(参见例如日本未经审查的专利公开No.2003-173987)。除了这种使用切片机的切片方法,还有一种通过沿着分割线辐射激光束的分割半导体晶片的方法(参见例如日本未经审查的专利公开No.2003-151924)。
依照以上描述的这些使用切片机或激光束分割半导体晶片的传统方法,半导体晶片沿着在半导体晶片表面上以网格状排列的分割线被切割,因此,半导体晶片被分割成单独的片,每一片都是长方形的半导体器件。
发明内容
如上所述,在传统的切片工艺中,大约呈圆形的半导体晶片沿着以网格状排列的分割线被切割,因此,在半导体晶片圆周附近,不可避免的有一些晶片的小片没有成为长方形的半导体器件区域。这些片不能被用作半导体器件,并且最后在半导体器件从分割的半导体晶片中被各自捡起后,这些片被当作废料处理。
直到近年以来,在晶片中形成的半导体器件的小型化已经有了进步,并且与此一道,通过切片工艺制造的晶片的小片也已经被小型化。但是,在晶片的片以该种方式小型化的情况中,因为在晶片衬片被扩展时的晶片衬片的扩展,使得粘附到晶片衬片上的晶片中的小片跳起(其中已经对晶片执行了切片工艺),结果小片粘住半导体器件的表面,并且在一些情况中发生了问题,可能导致这些半导体器件封装中的失败。
特别地,如上所述晶片的片被小型化时这种趋势变得很显著。此外,在一些情况下,因为晶片衬片的振动,晶片的小片会跳起,振动除了在晶片薄片被扩展时之外,还会由半导体器件被各自捡起时的捡起操作所导致。
因此,本发明的目的是解决上述问题并给出一种分割半导体晶片的方法以及一种半导体器件的制造方法,根据该方法,具有多个半导体器件的半导体晶片被分割成单独的片,使得每一片都是上述半导体器件之一,同时防止通过这种分割工艺产生的晶片的片粘住任何一个被分割成单独的半导体器件片的表面。
为了实现上述目的,本发明给出如下配置。
根据本发明的第一方面,给出一种分割半导体晶片的方法,包括:
在具有多个半导体器件的半导体晶片的掩模放置侧表面上放置掩模,其中每个半导体器件在每个单元器件形成区域中形成,单元器件形成区域是由假想分割线划分的矩形区域,以及由半导体晶片上分别网格状排列的假想分割线和作为半导体晶片外边界轮廓的圆周线划分的多个假想分割区域中的一些区域,放置掩模使得通过在晶片上排列分割线并和假想分割线对准来限定用于分割成单独的半导体器件片的分割线,并使得与各个去除区域相对应的全部晶片表面露出,其中去除区域是由晶片的圆周线和假想分割线划分的近似三角形区域以及一些假想分割区域,以及
对其上放置了掩模的晶片掩模放置侧表面执行等离子体蚀刻,由此半导体晶片沿所限定的分割线被分割成单独的半导体器件,同时晶片中对应于去除区域的部分被去除。
根据本发明的第二方面,给出如第一方面中所述的分割半导体晶片的方法,其中划分各个去除区域的各条假想分割线形成的各条线段的长度小于划分各个单元器件形成区域的各条线段的长度。
根据本发明的第三方面,给出如第一方面中所述的分割半导体晶片的方法,其中在放置掩模的步骤中,通过在掩模放置侧表面上放置掩模来使得与设置有假想分割线的位置相对应的全部晶片表面露出,从而限定分割线。
根据本发明的第四方面,给出如第一方面中所述的分割半导体晶片的方法,其中假想分割区域中没有和单元器件形成区域相对应的所有区域被假定为去除区域,然后在表面上放置掩模使得与各个去除区域对应的全部晶片表面露出。
根据本发明的第五方面,给出如第一方面中所述的分割半导体晶片的方法,其中在晶片上放置掩模的步骤中,掩模的放置使得覆盖整个掩模放置侧表面,然后沿着晶片的分割线部分去除掩模,以露出晶片的表面,同时部分去除掩模,以露出与去除区域相对应的表面。
根据本发明的第六方面,给出如第一方面中所述的分割半导体晶片的方法,其中在晶片上放置掩模的步骤中,获得晶片中去除区域的位置信息,然后根据获得的位置信息放置掩模以露出与去除区域对应的全部表面。
根据本发明的第七方面,给出一种半导体器件的制造方法,包括:
根据第一到第六方面中的任意一个方面所述的分割半导体晶片的方法,沿着分割线将半导体晶片分割成单独的半导体器件,同时去除晶片的去除区域,以及
通过在晶片掩模放置侧表面执行灰化工艺来去除掩模,从而半导体器件被制造成单独的片。
根据本发明的第一方面,在各个假想分割区域中没有成为单元器件形成区域中的相对小的并近似三角形的区域被假定为将被去除的去除区域,并且使用已被放置以露出半导体晶片表面与去除区域相对应的部分(区域)的掩模来执行等离子体蚀刻,从而与上述半导体晶片中去除区域对应的部分能被去除和消除。因此能防止半导体晶片中相对小片的形成,从而能可靠地防止由晶片的这些片造成的问题的发生,例如这些片粘住半导体器件表面的问题。
此外,去除区域的去除过程通过用于将半导体器件切割成单独片的等离子体蚀刻执行,因此,不需要增加一个单独的工艺来去除它们,从而可以执行一个高效的工艺。
根据本发明的第二方面,各个去除区域和各个单元器件形成区域相比都是小区域,使得分割各个去除区域的线段长度小于分割各个单元器件形成区域的线段长度,从而通过去除去除区域,相对容易跳起的微粒能被可靠的去除,从而能有效防止像例如晶片的片跳起的问题。
根据本发明的第三模式,放置上述掩模来使得在放置掩模一侧的表面上排列的全部假想分割线露出,从而能沿着分割线来切割出被定位为环绕半导体晶片中单元器件形成区域并且既没有成为单元器件形成区域也没有成为去除区域的区域,作为单独的分割片。如上所述,被定位为环绕单元器件形成区域也就是半导体器件的区域,没有作为大块留置,而是以分割成单独的片的状态来留置,从而当捡起每个半导体器件时,平稳的扩展晶片衬片(带粘性的衬片)成为可能。
根据本发明的第四方面,假想分割区域中的所有没成为单元器件形成区域的区域作为去除区域,通过等离子体蚀刻被去除,从而半导体晶片中除了半导体器件的其它部分可以被完全去除,因此可以实现不产生废片的分割工艺。
根据本发明的另一方面,在已经完成了半导体晶片的分割工艺后,完成灰化工艺,来去除掩模,从而能给出一种半导体器件的制造方法,根据该方法半导体器件形成为单独的片。
附图说明
根据如下参考附图并结合其优选实施例的具体描述,本发明的上述和其他方面及特征将变得显而易见,附图中:
图1是示出了根据本发明的一个实施例用于半导体器件制造工艺中的等离子体处理设备的概略配置图;
图2是示出了根据实施例的用于半导体器件制造工艺中的激光处理设备的概略配置图;
图3是示出了根据上述实施例的半导体器件制造工艺过程的流程图;
图4A到4D是用于阐释图3流程图的每个过程的概略解释视图;
图4A是示出了半导体器件已形成的状态中的半导体晶片的视图;
图4B是示出了保护薄片贴覆工艺中保护薄片已经被贴覆的状态中的半导体晶片的视图;
图4C是示出了正在执行抛光工艺的状态中的半导体晶片的视图,以及
图4D是示出了正在执行损坏层去除工艺的状态中的半导体晶片的视图;
图5A到5F是用于阐释图3流程图的每个过程的概略解释视图;
图5A是示出了掩模层形成工艺中掩模已经形成的状态中的半导体晶片的视图;
图5B是示出了在掩模层部分去除工艺中将被去除的用于分割线的掩模去除部分和用于去除区域的掩模去除部分已形成的状态中的半导体晶片的视图;
图5C是示出了等离子体切片工艺中蚀刻正在被执行的状态中半导体晶片的视图;
图5D是示出了被分割成片其中每片都成为半导体器件的状态中的半导体晶片的视图;
图5E是示出了掩模层去除工艺中掩模已经被去除的状态中的半导体晶片的视图;以及
图5F是示出了芯片焊接薄片已经被贴覆到半导体晶片的状态中的半导体晶片的视图;
图6是用于阐释分割半导体晶片中假想分割区域的方法的概略解释视图,它示出了假想分割线分别网格状排列的状态;
图7是示出了半导体晶片中将被去除的去除区域的概略图;
图8是示出了掩模层被部分去除状态中形成掩模图案的半导体晶片的概略俯视图;
图9是图8的半导体晶片的概略立体图;
图10是示出了通过等离子体蚀刻过程被分割成片其中每片都成为半导体器件、并且处于与将被去除的区域相对应的部分已经被去除的状态中的半导体晶片的概略俯视图;
图11是示出了根据上述实施例的修改的分割方法的概略图,并且是示出了掩模图案已经在半导体晶片上排列的状态中的半导体晶片的概略俯视图,其中掩模图案用于去除所有没有成为单元器件形成区域的区域。
具体实施方式
在本发明的描述进行之前,要注意的是全部附图中同样的部分由同样的参考序号指定。
在下文中,参考附图详细描述了本发明的一个实施例。
下面描述了根据本发明一个实施例的分割半导体晶片的方法和半导体器件的制造方法,其中首先描述了分割半导体晶片的方法和半导体器件的制造方法中使用的设备配置。
图1是概略示出了等离子体处理设备101配置的概略配置图,该设备是根据本实施例的分割半导体晶片方法的半导体晶片分割单元的一个示例。该等离子体处理设备101是用于在已形成多个半导体器件的半导体晶片上执行等离子体蚀刻工艺的设备,从而在半导体晶片上执行分割工艺(等离子体切片工艺),晶片被分割成单独的半导体器件片。首先,以下参考图1描述等离子体处理设备101的概略配置。
如图1所示,等离子体处理设备101有真空室11,真空室包括用于对半导体晶片1应用等离子体处理的封闭空间的处理室12。在真空室11内部,下电极13和上电极14平行设置彼此面对。此外,如图中所示的下电极13的上表面上,形成放置面13a,在其上可安装几乎圆盘状的半导体晶片1,而放置面13a上半导体晶片1的安装状态是其整个外围被绝缘环18所包围。此外,放置面13a通过真空吸入或静电吸入具有以可释放的方式吸住和持住所安装的半导体晶片1的功能。下电极13通过绝缘体12a设置在处理室12的内部,下电极13和处理室12通过绝缘体12a电绝缘。
此外,在上电极14中,在上电极14和下电极13之间形成的作为向空间(放电空间)内部提供等离子体产生气体的通道的供气孔14a的形成方式使得其通过上电极14的内部。此外,上电极14中形成用来连接到真空室11外部的供气孔14a的一端连接到设置在真空室11外部的等离子体产生气体供给单元17,这使得通过供气孔14a从等离子体产生气体供给单元17向处理室12供给例如氟化等离子体产生气体成为可能。要注意的是,在等离子体产生气体供给单元17和供气孔14a的一端之间延伸的供气通道的大致中点,设置了流量调节阀16作为气体流速调节部分的示例,用于调节供气流速到所希望的流速。此外,如图所示多孔板15位于上电极14的下表面,这使得通过供气孔14a以通过多孔板15均匀的喷溅到半导体晶片1的方式向处理室12的内部供给等离子体产生气体成为可能,其中半导体晶片1安装在下电极13的放置面13a上。
此外,等离子体处理设备101具有真空泵19,作为用于通过抽空处理室12来减小处理室12中的压力到想要的压力(也就是将处理室12抽真空)的抽空设备的示例。此外,RF电源单元20电连接到下电极13,这使得将高频电压从RF电源单元20施加到下电极13成为可能。
在该种结构的等离子体处理设备101中,在半导体晶片1安装在下电极13的放置面13a上并且真空室11被封闭之后,处理室12被真空泵19抽气并抽成真空,并通过驱动RF电源单元20将高频电压施加到下电极13,同时从等离子体产生气体供给单元17供给指定量的等离子体产生气体到处理室12,据此在上电极14和下电极13之间的放电空间之间产生氟化等离子体。通过将半导体晶片1的表面暴露于如此产生的等离子体,可以实现暴露表面的蚀刻(也就是等离子体蚀刻)。要注意的是,等离子体处理设备101有冷却单元21,通过在下电极13内部循环冷却液,来冷却通过放置面13a安装在下电极13的放置面13a上的半导体晶片1。因此,冷却单元21的存在使得防止半导体晶片1的温度由于等离子体处理期间产生的热量而上升超过指定温度成为可能。
现在参考图2中的概略框图,给出激光处理设备102的结构的描述,作为半导体晶片切片掩模的形成设备的例子,其中在通过这个等离子体处理设备101进行等离子体切片期间,用激光束沿着各个半导体器件的切片位置处理放置于半导体晶片1表面上的掩模层来形成切片线。
如图2中所示,激光处理设备102有晶片托持单元40(晶片托持装置),用于以可释放的方式托持具有在被曝光状态下形成的掩模层5的半导体晶片1。在晶片托持单元40上设置配备了激光辐射单元39和摄像机38的移动板移动头37,此外沿着处于被晶片托持单元40托持状态中的半导体晶片1的表面设置用于相对晶片托持单元40移动移动板移动头37的移动设备(装置)35。因此,移动移动板移动头37的移动设备35使得附于移动板移动头37的激光辐射单元39和摄像机38能相对晶片托持单元40被移动。此外,激光辐射单元39能够向下面设置的半导体晶片1辐射由激光产生单元36产生的激光束。
摄像机38是红外摄像机用于通过红外光捕捉处于下方的半导体晶片1的图像。在这种情况下,通过掩模层5可以捕捉到半导体晶片1的电路形成表面上的电路图案或区别标记的图像。然后,将图像捕捉结果输入到作为控制装置示例的激光处理控制单元30中所包括的识别部分34,其中执行识别处理来探测半导体晶片1的位置和电路图案排列。
此外,激光处理控制单元30包括:控制部分33,用于控制激光产生单元36的激光产生操作、移动设备35的移动操作和识别部分34的识别处理;操作/输入部分31,用于操作和命令控制部分33的控制;以及工作数据存储部分32,用于存储控制部分33的控制操作期间参考的数据。工作数据存储部分32存储半导体晶片1上各个半导体器件的切片位置(切片线或分割线)的数据以及切片位置处形成的切片线宽度(切片宽度)的数据,也就是沿着切片位置去除的掩模层的去除宽度。操作/输入部分31可执行写数据到工作数据存储部分32。
当在具有该结构的激光处理设备102中执行半导体晶片1的激光处理时,控制部分33根据由识别部分34探测的半导体晶片1的实际位置数据以及存储在工作数据存储部分32中的切片位置数据,控制移动设备35。以此,移动设备35使得沿着半导体晶片1上表面上的切片位置移动激光辐射单元39成为可能。此外,通过控制部分33根据切片线宽度数据控制激光产生单元36,从激光辐射单元39中辐射出输出适于以和切片线宽度对应的去除宽度来去除掩模层5的激光束变为可能。通过执行该激光处理,在半导体晶片1表面上的掩模层5中,形成只有与用来相互分开半导体器件的切片线相对应的部分被去除的掩模图案变为可能。
下面给出各个半导体器件的一系列制造工艺的描述,包括使用这种结构的激光处理设备102和等离子体处理设备101所执行的半导体晶片1的切片工艺。描述中,图3示出了示出半导体器件制造工艺过程的流程图,此外图4A、4B、4C、4D、5A、5B、5C、5D、5E和5F示出了阐释了制造工艺过程的概略解释视图。
首先,在图3流程图的步骤S 1中,将例如薄膜形成、曝光和蚀刻的处理应用到电路形成表面1a,来形成多个成为如图4A中所示的半导体器件的电路形成部分2(半导体器件形成工艺),其中电路形成表面1a是半导体晶片1的第一表面。此外,在各个电路形成部分2中,以从电路形成表面1a露出的状态由导电材料形成多个外连接电极3。
接下来,为了确定其上形成有各个电路形成部分2以及外连接电极3的半导体晶片1在形成状态中是否有任何的缺陷部分,要检查各个电路形成部分2和外连接电极3的形成状态(半导体器件检查工艺,步骤S2)。在检查中,主要检查电路形成部分2和外连接电极3是否在它们的电特性上有缺陷。根据检查结果,各个电路形成部分2执行质量检查,并且关于那些将被确定为有缺陷的电路形成部分2,形成和存储它们对半导体晶片1的位置信息。这些位置信息可以存储于用于执行检查的检查设备中所包括的存储设备里,或者也可以存储于用于管理半导体器件的整个制造工艺等的管理系统中所包括的存储设备里。这种存储配置可采取不同的形式,只要位置信息的存储处于在下面的工艺中可存取的状态。此外,不仅对于那些被确定为有缺陷的电路形成部分2的位置信息的情况,而且对于那些相反被确定为满足要求的电路形成部分2的位置信息的情况,都要产生和维护位置信息,这样满足要求的电路形成部分2可以与有缺陷的电路形成部分2区分开来。
接下来,如图4B中所示,通过粘合剂将保护薄片4贴覆到电路形成表面1a,来防止半导体晶片1的电路形成表面1a在检查工艺完成后在其后的各个处理中被破坏(保护薄片贴覆工艺)。要注意的是,使用的保护薄片4形成为和半导体晶片1的外部形状几乎相同来覆盖整个电路形成表面1a,并且没有从半导体晶片1的末端部分向外突出。通过使用这种形状的保护薄片4,可以防止出现在下面的如等离子体处理的处理中从半导体晶片1突出的保护薄片4被等离子体烧毁的破坏。
接下来,在图3中的步骤S41中,执行用来使半导体晶片1的厚度变薄的抛光工艺。更具体地,如图4C中所示,半导体晶片1的电路形成表面1a位于下侧,如图所示,通过保护薄片4将半导体晶片1放置在托持台42上,并且保持放置位置。在该状态中,处理目标表面1b(第二表面或掩模放置侧表面,在下面的工艺中在其上放置掩模)通过使用砂轮41被抛光,处理目标表面1b是位于半导体晶片1的电路形成表面1a的相反侧的表面。如图中所示,在砂轮41的下表面,固定一磨石,而且磨石在与表面接触的状态中沿着半导体晶片1的处理目标表面1b转动来执行处理目标表面1b的抛光工艺。通过该抛光处理,半导体晶片1被削薄到具有大约100μm的厚度或者更少,例如在本实施例中的50μm。
在半导体晶片1经受抛光工艺的处理目标表面1b的表面附近,形成了保持由使用砂轮41的抛光施加的压力的破坏层。在形成的半导体器件上留下的该破坏层降低了半导体器件的电阻,并造成它们质量的恶化。为了防止这样的质量恶化,如图4D中所示,半导体晶片1的处理目标表面1b上形成的破坏层被去除(破坏层去除工艺,步骤S42)。例如,如图4D中所示,将蚀刻溶液(硫酸、硝酸、磷酸、氟酸等)51和半导体晶片1的处理目标表面1b上形成的破坏层接触,通过化学反应腐蚀破坏层来去除破坏层(湿法蚀刻处理)。要注意的是,不是使用湿法蚀刻处理作为破坏层的去除处理,可通过将等离子体蚀刻应用到处理目标表面1b来去除破坏层(等离子体蚀刻工艺),或者通过在处理目标表面1b执行抛光来去除破坏层。而且,结合步骤S41中抛光工艺和步骤S42中破坏层去除工艺组成步骤S4中的变薄工艺。
应用了变薄工艺后,如图5中所示,在半导体晶片1的处理目标表面1b上形成掩模层5(掩模层形成工艺,步骤S51)。掩模层5是用于形成在稍后描述的等离子体切片工艺中使用的掩模图案,掩模图案由例如铝或树脂等具有和使用氟化气体产生的等离子体对抗的耐性的材料形成。
在使用铝的情况中,使用了通过沉积在处理目标表面1b上形成铝薄膜的方法和贴覆箔状铝薄膜的方法。在使用树脂的情况中,可以使用贴覆形成为薄膜形状的树脂的方法和用液态树脂通过旋涂方法涂布处理目标表面1b的方法等。
接下来,如图5B中所示,通过激光处理执行掩模层5的部分去除(掩模层部分去除工艺,步骤S52)。更具体地,在图2中示出的激光处理设备102中,在处理目标表面1b上形成有掩模层5的半导体晶片1通过保护薄片4被放置在晶片托持单元40上,其中保护薄片4被贴覆到电路形成表面1a,同时保持住放置位置。此后,当移动设备35沿着半导体晶片1的表面移动摄像机38时,就获得了半导体晶片1的电路图案的图像。通过在识别部分34中执行获得图像的识别处理,可识别出半导体晶片1的实际位置。控制部分33根据识别处理的结果和存储在工作数据存储部分32中的切片位置(切片线的位置)的位置数据来控制移动设备35,并沿着半导体晶片1的切片位置移动激光辐射单元39。当移动激光辐射单元39时,控制部分33根据切片线宽度的数据来控制激光产生单元36,并辐射输出适于以和该宽度对应的去除宽度来去除掩模层5的激光束。如图5B中示出的,随着激光束39a的辐射,掩模层5被部分去除的切片掩模去除部分5a在各半导体器件的切片位置处形成。
这里,具体描述确定半导体晶片1中的上述分割线(分割位置)的方法,也就是确定各半导体器件排列方式的方法。为了该描述,图6示出了半导体晶片1的概略俯视图。
如图6中所示,半导体晶片1具有接近圆形的外形,并且是线形末端部分的定向边(orientation flat)F在图中底端部分处形成。多条是假想直线的假想分割线51在半导体晶片1上以网格状排列,如图6中所示,因此,半导体晶片1的表面通过各条假想分割线51、作为半导体晶片1外围轮廓的圆周线52以及定向边F被分成多个区域。此处,各个以该种方式分割的区域被称作假想分割区域R。
具体地,如图6中所示,假想分割线51以预定间距并按相互垂直的方向排列。一些假想分割线51以间距“a”并按例如平行于定向边F的方向排列,剩下的假想分割线51以间距“b”并按和定向边F垂直的方向排列,因此半导体晶片1被分割成多个假想分割区域R。
假想分割区域R中仅用假想分割线51而不包含圆周线52分割的长方形区域被假定为单元器件形成区域R1。这些单元器件形成区域R1是具有纵向尺寸“a”和横向尺寸“b”的长方形区域,并且是电路形成部分2形成的区域,其中每个电路形成部分2成为半导体器件。因此,优选的是以能从一个半导体晶片1中获得最大数目的单元器件形成区域R1的方式确定上述假想分割线51的排列方式。这里,可以使用半导体器件排列方式确定设备完成排列方式的确定,设备包括例如电脑、可运行程序等等,并且已经以该种方式确定的排列方式可作为排列方式数据在半导体器件制造工艺中使用。因此,在各自的单元器件形成区域R1的排列方式数据的基础上,形成各自的电路形成部分2,其中如上文图3流程图中半导体器件形成工艺(步骤S1)中所述,用各自的假想分割线51分割单元器件形成区域R1。
同时,半导体晶片1中已被分割的假想分割区域R除了单元器件形成区域R1外还包括其它区域。在这些区域中,用两条互相垂直的假想分割线51和圆周线52分割的接近三角形形状的区域被假定为将被去除的去除区域R2。这些去除区域R2是下述等离子体切片工艺中从半导体晶片1去除的区域。
这里,参考示出了半导体晶片1一部分的放大概略图图7来具体描述这些去除区域R2。如图7中所示,在半导体晶片1的圆周线52的附近,有不包含在单元器件形成区域R1中的假想分割区域R。在这些区域中,由作为假想斜边的圆周线52(认为是直线)和作为三角形另两条边的两条互相垂直的假想分割线51确定的接近三角形形状的区域(图7中阴影示出的区域)为去除区域R2。去除区域R2中由上述两条假想分割线51确定的线段(边)各自的长度分别比单元器件形成区域R1的线段长度“a”和“b”短。此外,除了去除区域R2,还有一些假想分割区域R不包含在单元器件形成区域R1中,且这些区域由四条或者更多条边确定,具有和将被去除的区域R2的面积相比较大的面积,其中区域R2是接近三角形形状的区域。
此外,准备和存储去除区域R2的排列方式数据加之例如各个单元器件形成区域R1的排列方式数据,使得它在下述的工艺中能被输出使用。这里,在图6中,在半导体晶片1上对准的假想分割线51的网格状排列的排列方式作为分割线的位置数据输入到激光处理设备102中,从而执行掩模层部分去除工艺。
此外,已准备好的作为上述排列方式确定结果的各个去除区域R2排列方式数据,通过操作/输入部分31输入到激光处理设备102的工作数据存储部分32中。该位置信息可通过无线通信方式、有线通信方式或存储介质来输入。在执行沿着分割线去除部分掩模层5的工艺的时候,控制部分33根据存储在工作数据存储部分32中的去除区域R2的排列方式数据,控制移动设备35、激光产生单元36和激光辐射单元39,并且用激光束39a对掩模层5中已被设置在各自的去除区域R2的部分曝光,从而掩模层5的该部分被去除来使得去除区域R2中半导体晶片1的全部处理目标表面1b露出。结果,在掩模层5中与各个去除区域R2相对应的区域上形成了用于去除区域的掩模去除部分5b。
更具体地,图5B中示出的半导体晶片1中,在图中左和右两个末端部分附近的各个区域是将被去除的区域R2的情况下,在各个去除区域R2中的设置在半导体晶片1处理目标表面1b上的全部掩模层5被去除,来使得全部处理目标表面1b露出。图8是示出了处于掩模层5的部分已用上述方式被去除的状态中的半导体晶片1的概略俯视图。此外,图9是示出了图8的半导体晶片1的概略立体图。这里,半导体晶片1上的分割线在图9中被简化。
如图8和9中所示,被设置在半导体晶片1的处理目标表面1b上的掩模层5具有针对分割线的掩模去除部分5a、针对去除区域的掩模去除部分5b和掩模层5保留而未被去除的掩模部分5c的掩模图案5d。在该状态中,对应于各条分割线的半导体晶片1处理目标表面1b通过针对分割线的各个掩模去除部分5a而露出,而同时,对应于各个去除区域R2的半导体晶片1处理目标表面1b通过各个掩模去除部分5b而露出。
接下来,在如上所述掩模图案5d已经形成的半导体晶片1上执行等离子体蚀刻,因此,执行了用于分割成半导体器件片的工艺(等离子体切片工艺,步骤S6)。
更具体地,在图1中所示的等离子体处理设备101中,通过保护薄片4在下电极13的放置面13a上放置半导体晶片1,而处理目标表面1b作为上表面,其上已形成掩模图案5d。此后,封闭真空室11并通过驱动真空泵19对处理室12的内部抽真空(例如抽真空到约100Pa),而同时,通过供气孔14a和多孔板15,将气体流量依靠流量调节阀16调节的气体从等离子体产生气体供给单元17供给到处理室12的内部。在此状态中,依靠RF电源单元20将高频电压施加到下电极13,从而在上电极14和下电极13之间的放电空间中能产生等离子体。
如图5C中所示,放置在下电极13的放置面13a上的半导体晶片1的处理目标表面1b上形成的掩模图案5d暴露于上述放电空间中产生的等离子体61。作为暴露于等离子体61的结果,针对分割线的掩模去除部分5a,作为其上不放置掩模5c的暴露表面,与和针对去除区域的掩模去除部分5b对应的处理目标表面1b,被暴露于等离子体61。通过暴露于等离子体在暴露的处理目标表面1b上执行蚀刻。
在半导体晶片1的暴露处理目标表面1b上执行等离子体蚀刻,因此,在和这些暴露表面对应的部分,半导体晶片1的厚度减小,最后,这些部分被去除和消解。结果,如图5D所示,沿着分割线1c将半导体晶片1分割成半导体器件片1d,同时将和去除区域R2对应的半导体晶片1的部分从各自的针对去除部分的掩模去除部分5b中去除。
此后,如图5E中所示,通过执行例如灰化处理(掩模层去除工艺,步骤S7)去除留存在各个分割半导体器件1d的处理目标表面1b上的掩模片5c。图10是示出了其上已执行了此掩模层去除工艺的半导体晶片1的概略俯视图。如图10中所示,半导体器件1d被分割成片,另外,从和各个去除区域R2对应的部分中去除半导体晶片1的片。此结果是,在执行了分割工艺的半导体晶片1上,不存在接近三角形小区域的片。
此后,如图5F中所示,将粘合薄片(芯片焊接薄片)6贴覆到半导体晶片1的处理目标表面1b上(芯片焊接薄片贴覆工艺,步骤S8),同时保护了半导体晶片1的电路形成表面1a的保护薄片4被剥除。这里,粘合薄片6的尺寸大于半导体晶片1的尺寸,并且被未示出的晶片环(夹具)固定到半导体晶片的周围,从而通过抓住该晶片环操纵半导体晶片1变为可能。如上所述完成半导体器件制造工艺。
如上所述,处于被粘附到粘合薄片6的状态的每个半导体器件1d的电路形成表面1a被例如吸嘴吸住和持住,且吸嘴以这样的状态竖立,从而被吸嘴吸住和持住的半导体器件1d能从粘合薄片6剥离而被取出(捡起)。在如上述依靠吸嘴抽吸和取出的时候,用成像装置获取半导体器件1d的电路形成表面1a的图像,并且对这些图像执行识别处理,从而指定了将被取出的半导体器件1d。
此外,当半导体器件1d用这种方式被捡起时,执行被称为扩展的操作,其中向外辐射扩展粘附到半导体晶片1的粘合薄片6,并且此扩展操作在邻近的半导体器件1d之间形成空隙,此空隙的形成能防止半导体器件1d妨碍邻近正被捡起的半导体器件1d,因此半导体器件1d被可靠地捡起。
此外,在一些情况中,如上所述,当在粘合薄片6上执行扩展操作时,或者在捡起操作时,在粘合薄片6中产生振动。即使在产生此振动的情况中,对应于去除区域R2的部分从已经执行了分割工艺的半导体晶片1中去除,这样没有产生小片,因此可靠地防止了根据现有技术造成的小片跳起的问题。
此外,如上所述,可通过使用针对去除区域的掩模去除部分5b执行等离子体切片工艺来去除小片,其中针对去除区域的掩模去除部分5b和针对分割线的掩模去除区域5a(确定分割线)在形成掩模图案的工艺中一起形成。所以,不需要执行额外的特殊工艺来去除这些小片,并且半导体器件制造工艺可高效执行。
此外,作为接近三角形形状区域的各个去除区域R2,为没有通过假想分割线51与单元器件形成区域R1邻近的区域,因此,即使在与掩模层5中各个去除区域R2相对应的、针对去除区域的掩模去除部分5b形成的情况中,以此状态,针对分割线的掩模去除部分5a在各个半导体器件1a的四边上不可避免的形成。以这样的状态执行等离子体蚀刻,即半导体晶片1上每一对相邻半导体器件之间形成针对分割线的掩模去除部分5a,尽管如上所述形成了针对去除区域的掩模去除部分5b,从而蚀刻条件可保持近似的一致。因此,可在一致的条件下执行等离子体切片,并且能制造出高质量的半导体器件。
这里,虽然在以上的描述中,描述的情况是近似三角形形状的区域被假定为去除区域R2并且去除了半导体晶片1与这些去除区域R2对应的部分,但是本实施例并不仅限于这种情况。与此情况不同,可以是这样的情况,如图11中所示,例如,各个假想分割区域R中没变为单元器件形成区域R1的所有区域(包括去除区域R2的区域)被假定为去除区域R3,并且使用了在等离子体切片工艺(S6)中去除所有这些去除区域R3的掩模图案5d。在这种情况中,半导体晶片1通过执行等离子体切片工艺被分割成单独的半导体器件片1d,而与此同时,可去除所有半导体晶片1的没变成半导体器件1d的部分。
作为上述去除工艺的结果,可完全去除半导体晶片1不需要的部分,而且在接下来执行的各个半导体器件1d的捡起操作等操作中,如上所述,可防止片和不需要的部分跳起并粘到半导体器件1d的表面。此外,在半导体器件制造工艺中产生的废料与此一道被清除,从而能提供一种环境友好的半导体器件制造工艺。
这里,虽然在上述各个实施例中,描述的情况是半导体晶片1上已形成的掩模层5根据单元器件形成区域R1和去除区域R2的排列方式数据使用激光束来处理,但是本发明并不仅限于这些情况。
和此情况不同,可以是这样的情况,根据上述排列方式数据已准备好掩模图案的掩模被放置在半导体晶片1的处理目标表面1b上,因此去除区域R2中的半导体晶片1的全部表面被露出。
也就是说,在掩模片以等离子体切片工艺使用的掩模图案排列使得去除区域R2的表面露出的情况中,可使用形成等离子体切片工艺掩模的多种技术中的任意一种。
此外,虽然在上面的描述中,描述的情况是半导体晶片1具有定向边F,但是可以将根据本实施例的分割方法和制造方法应用到没有形成定向边F的半导体晶片上。
要注意的是,通过恰当地组合上述不同实施例的任意实施例,可产生它们具有的效果。
尽管结合其优选的实施例参考附图已完整描述了本发明,但是要注意的是多种变化和修改对本领域技术人员来说是显而易见的。这种变化和修改应被理解为包含在所附权利要求限定的本发明范围内,除非它们背离此范围。
2004年10月5日提出申请的日本专利申请No.2004-292181包含说明书、附图和权利要求在内的公开内容在此通过引用全部并入本申请。
Claims (7)
1.一种分割半导体晶片的方法,包括:
在具有多个半导体器件的半导体晶片的掩模放置侧表面上放置掩模,其中每个半导体器件在每个单元器件形成区域中形成,单元器件形成区域是由假想分割线划分的矩形区域,以及由半导体晶片上分别网格状排列的假想分割线和作为半导体晶片外边界轮廓的圆周线划分的多个假想分割区域中的一些区域,放置掩模使得通过在晶片上排列分割线并和假想分割线对准来限定用于分割成单独的半导体器件片的分割线,并使得与各个去除区域相对应的全部晶片表面露出,其中去除区域是假想分割区域中由晶片的圆周线和假想分割线划分的近似三角形区域,以及
对其上放置了掩模的晶片掩模放置侧表面执行等离子体蚀刻,由此半导体晶片沿所限定的分割线被分割成单独的半导体器件,同时晶片中对应于去除区域的部分被去除。
2.如权利要求1所述的分割半导体晶片的方法,其中由划分各个去除区域的各条假想分割线形成的各条线段的长度小于划分各个单元器件形成区域的各条线段的长度。
3.如权利要求1所述的分割半导体晶片的方法,其中在放置掩模的步骤中,通过在掩模放置侧表面上放置掩模来使得与设置有假想分割线的位置相对应的全部晶片表面露出,从而限定分割线。
4.如权利要求1所述的分割半导体晶片的方法,其中假想分割区域中没有和单元器件形成区域相对应的所有区域被假定为去除区域,然后在表面上放置掩模使得与各个去除区域对应的全部晶片表面露出。
5.如权利要求1所述的分割半导体晶片的方法,其中在晶片上放置掩模的步骤中,放置掩模,使得覆盖整个掩模放置侧表面,然后沿着晶片的分割线部分地去除掩模,以露出晶片的表面,同时部分地去除掩模,以露出与去除区域相对应的表面。
6.如权利要求1所述的分割半导体晶片的方法,其中在晶片上放置掩模的步骤中,获得晶片中去除区域的位置信息,然后根据获得的位置信息放置掩模以露出与去除区域对应的全部表面。
7.一种半导体器件的制造方法,包括:
根据权利要求1-6中任意一项所述的分割半导体晶片的方法,沿着分割线将半导体晶片分割成单独的半导体器件,同时去除晶片的去除区域,以及
通过在晶片的掩模放置侧表面上执行灰化工艺来去除掩模,从而半导体器件被制造成单独的片。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004292181A JP4018096B2 (ja) | 2004-10-05 | 2004-10-05 | 半導体ウェハの分割方法、及び半導体素子の製造方法 |
JP292181/2004 | 2004-10-05 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN101036224A CN101036224A (zh) | 2007-09-12 |
CN100589239C true CN100589239C (zh) | 2010-02-10 |
Family
ID=35501299
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN200580033895A Active CN100589239C (zh) | 2004-10-05 | 2005-10-04 | 分割半导体晶片的方法和半导体器件的制造方法 |
Country Status (7)
Country | Link |
---|---|
US (1) | US7927973B2 (zh) |
JP (1) | JP4018096B2 (zh) |
KR (1) | KR101261070B1 (zh) |
CN (1) | CN100589239C (zh) |
DE (1) | DE112005002441T5 (zh) |
TW (1) | TW200618088A (zh) |
WO (1) | WO2006038699A1 (zh) |
Families Citing this family (102)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4544231B2 (ja) * | 2006-10-06 | 2010-09-15 | パナソニック株式会社 | 半導体チップの製造方法 |
JP4985199B2 (ja) * | 2007-08-07 | 2012-07-25 | パナソニック株式会社 | 半導体ウェハの個片化方法 |
TW201143947A (en) * | 2009-12-07 | 2011-12-16 | J P Sercel Associates Inc | Laser machining and scribing systems and methods |
US20130256286A1 (en) * | 2009-12-07 | 2013-10-03 | Ipg Microsystems Llc | Laser processing using an astigmatic elongated beam spot and using ultrashort pulses and/or longer wavelengths |
US8642448B2 (en) | 2010-06-22 | 2014-02-04 | Applied Materials, Inc. | Wafer dicing using femtosecond-based laser and plasma etch |
JP5240301B2 (ja) * | 2011-01-25 | 2013-07-17 | 三星ダイヤモンド工業株式会社 | 被加工物載置固定用テーブルおよび被加工物載置固定用ガラスチャック |
US9029242B2 (en) | 2011-06-15 | 2015-05-12 | Applied Materials, Inc. | Damage isolation by shaped beam delivery in laser scribing process |
US8507363B2 (en) | 2011-06-15 | 2013-08-13 | Applied Materials, Inc. | Laser and plasma etch wafer dicing using water-soluble die attach film |
US9129904B2 (en) | 2011-06-15 | 2015-09-08 | Applied Materials, Inc. | Wafer dicing using pulse train laser with multiple-pulse bursts and plasma etch |
US8912077B2 (en) | 2011-06-15 | 2014-12-16 | Applied Materials, Inc. | Hybrid laser and plasma etch wafer dicing using substrate carrier |
US8703581B2 (en) | 2011-06-15 | 2014-04-22 | Applied Materials, Inc. | Water soluble mask for substrate dicing by laser and plasma etch |
US8759197B2 (en) | 2011-06-15 | 2014-06-24 | Applied Materials, Inc. | Multi-step and asymmetrically shaped laser beam scribing |
US8557682B2 (en) | 2011-06-15 | 2013-10-15 | Applied Materials, Inc. | Multi-layer mask for substrate dicing by laser and plasma etch |
US9126285B2 (en) | 2011-06-15 | 2015-09-08 | Applied Materials, Inc. | Laser and plasma etch wafer dicing using physically-removable mask |
US8598016B2 (en) | 2011-06-15 | 2013-12-03 | Applied Materials, Inc. | In-situ deposited mask layer for device singulation by laser scribing and plasma etch |
US8557683B2 (en) | 2011-06-15 | 2013-10-15 | Applied Materials, Inc. | Multi-step and asymmetrically shaped laser beam scribing |
US8951819B2 (en) | 2011-07-11 | 2015-02-10 | Applied Materials, Inc. | Wafer dicing using hybrid split-beam laser scribing process with plasma etch |
US9064883B2 (en) | 2011-08-25 | 2015-06-23 | Intel Mobile Communications GmbH | Chip with encapsulated sides and exposed surface |
JP5939752B2 (ja) * | 2011-09-01 | 2016-06-22 | 株式会社ディスコ | ウェーハの分割方法 |
US8652940B2 (en) | 2012-04-10 | 2014-02-18 | Applied Materials, Inc. | Wafer dicing used hybrid multi-step laser scribing process with plasma etch |
US8946057B2 (en) | 2012-04-24 | 2015-02-03 | Applied Materials, Inc. | Laser and plasma etch wafer dicing using UV-curable adhesive film |
US8969177B2 (en) | 2012-06-29 | 2015-03-03 | Applied Materials, Inc. | Laser and plasma etch wafer dicing with a double sided UV-curable adhesive film |
US9048309B2 (en) | 2012-07-10 | 2015-06-02 | Applied Materials, Inc. | Uniform masking for wafer dicing using laser and plasma etch |
US8940619B2 (en) | 2012-07-13 | 2015-01-27 | Applied Materials, Inc. | Method of diced wafer transportation |
US8993414B2 (en) | 2012-07-13 | 2015-03-31 | Applied Materials, Inc. | Laser scribing and plasma etch for high die break strength and clean sidewall |
US8845854B2 (en) | 2012-07-13 | 2014-09-30 | Applied Materials, Inc. | Laser, plasma etch, and backside grind process for wafer dicing |
US8859397B2 (en) | 2012-07-13 | 2014-10-14 | Applied Materials, Inc. | Method of coating water soluble mask for laser scribing and plasma etch |
US9159574B2 (en) | 2012-08-27 | 2015-10-13 | Applied Materials, Inc. | Method of silicon etch for trench sidewall smoothing |
US9252057B2 (en) | 2012-10-17 | 2016-02-02 | Applied Materials, Inc. | Laser and plasma etch wafer dicing with partial pre-curing of UV release dicing tape for film frame wafer application |
US8975162B2 (en) | 2012-12-20 | 2015-03-10 | Applied Materials, Inc. | Wafer dicing from wafer backside |
US8980726B2 (en) | 2013-01-25 | 2015-03-17 | Applied Materials, Inc. | Substrate dicing by laser ablation and plasma etch damage removal for ultra-thin wafers |
US9236305B2 (en) | 2013-01-25 | 2016-01-12 | Applied Materials, Inc. | Wafer dicing with etch chamber shield ring for film frame wafer applications |
WO2014159464A1 (en) | 2013-03-14 | 2014-10-02 | Applied Materials, Inc. | Multi-layer mask including non-photodefinable laser energy absorbing layer for substrate dicing by laser and plasma etch |
US8883614B1 (en) | 2013-05-22 | 2014-11-11 | Applied Materials, Inc. | Wafer dicing with wide kerf by laser scribing and plasma etching hybrid approach |
US9105710B2 (en) | 2013-08-30 | 2015-08-11 | Applied Materials, Inc. | Wafer dicing method for improving die packaging quality |
US9224650B2 (en) | 2013-09-19 | 2015-12-29 | Applied Materials, Inc. | Wafer dicing from wafer backside and front side |
US9460966B2 (en) | 2013-10-10 | 2016-10-04 | Applied Materials, Inc. | Method and apparatus for dicing wafers having thick passivation polymer layer |
US9041198B2 (en) | 2013-10-22 | 2015-05-26 | Applied Materials, Inc. | Maskless hybrid laser scribing and plasma etching wafer dicing process |
US9312177B2 (en) | 2013-12-06 | 2016-04-12 | Applied Materials, Inc. | Screen print mask for laser scribe and plasma etch wafer dicing process |
US9299614B2 (en) | 2013-12-10 | 2016-03-29 | Applied Materials, Inc. | Method and carrier for dicing a wafer |
US9293304B2 (en) | 2013-12-17 | 2016-03-22 | Applied Materials, Inc. | Plasma thermal shield for heat dissipation in plasma chamber |
US9018079B1 (en) | 2014-01-29 | 2015-04-28 | Applied Materials, Inc. | Wafer dicing using hybrid laser scribing and plasma etch approach with intermediate reactive post mask-opening clean |
US9012305B1 (en) | 2014-01-29 | 2015-04-21 | Applied Materials, Inc. | Wafer dicing using hybrid laser scribing and plasma etch approach with intermediate non-reactive post mask-opening clean |
US9299611B2 (en) | 2014-01-29 | 2016-03-29 | Applied Materials, Inc. | Method of wafer dicing using hybrid laser scribing and plasma etch approach with mask plasma treatment for improved mask etch resistance |
US8927393B1 (en) | 2014-01-29 | 2015-01-06 | Applied Materials, Inc. | Water soluble mask formation by dry film vacuum lamination for laser and plasma dicing |
US9236284B2 (en) | 2014-01-31 | 2016-01-12 | Applied Materials, Inc. | Cooled tape frame lift and low contact shadow ring for plasma heat isolation |
US8991329B1 (en) | 2014-01-31 | 2015-03-31 | Applied Materials, Inc. | Wafer coating |
US9130030B1 (en) | 2014-03-07 | 2015-09-08 | Applied Materials, Inc. | Baking tool for improved wafer coating process |
US20150255349A1 (en) | 2014-03-07 | 2015-09-10 | JAMES Matthew HOLDEN | Approaches for cleaning a wafer during hybrid laser scribing and plasma etching wafer dicing processes |
US9275902B2 (en) | 2014-03-26 | 2016-03-01 | Applied Materials, Inc. | Dicing processes for thin wafers with bumps on wafer backside |
US9076860B1 (en) | 2014-04-04 | 2015-07-07 | Applied Materials, Inc. | Residue removal from singulated die sidewall |
US8975163B1 (en) | 2014-04-10 | 2015-03-10 | Applied Materials, Inc. | Laser-dominated laser scribing and plasma etch hybrid wafer dicing |
US8932939B1 (en) | 2014-04-14 | 2015-01-13 | Applied Materials, Inc. | Water soluble mask formation by dry film lamination |
US8912078B1 (en) | 2014-04-16 | 2014-12-16 | Applied Materials, Inc. | Dicing wafers having solder bumps on wafer backside |
US8999816B1 (en) | 2014-04-18 | 2015-04-07 | Applied Materials, Inc. | Pre-patterned dry laminate mask for wafer dicing processes |
US8912075B1 (en) | 2014-04-29 | 2014-12-16 | Applied Materials, Inc. | Wafer edge warp supression for thin wafer supported by tape frame |
US9159621B1 (en) | 2014-04-29 | 2015-10-13 | Applied Materials, Inc. | Dicing tape protection for wafer dicing using laser scribe process |
US8980727B1 (en) | 2014-05-07 | 2015-03-17 | Applied Materials, Inc. | Substrate patterning using hybrid laser scribing and plasma etching processing schemes |
US9112050B1 (en) | 2014-05-13 | 2015-08-18 | Applied Materials, Inc. | Dicing tape thermal management by wafer frame support ring cooling during plasma dicing |
US9034771B1 (en) | 2014-05-23 | 2015-05-19 | Applied Materials, Inc. | Cooling pedestal for dicing tape thermal management during plasma dicing |
US9093518B1 (en) | 2014-06-30 | 2015-07-28 | Applied Materials, Inc. | Singulation of wafers having wafer-level underfill |
US9130057B1 (en) | 2014-06-30 | 2015-09-08 | Applied Materials, Inc. | Hybrid dicing process using a blade and laser |
US9142459B1 (en) | 2014-06-30 | 2015-09-22 | Applied Materials, Inc. | Wafer dicing using hybrid laser scribing and plasma etch approach with mask application by vacuum lamination |
US9165832B1 (en) | 2014-06-30 | 2015-10-20 | Applied Materials, Inc. | Method of die singulation using laser ablation and induction of internal defects with a laser |
US9349648B2 (en) | 2014-07-22 | 2016-05-24 | Applied Materials, Inc. | Hybrid wafer dicing approach using a rectangular shaped two-dimensional top hat laser beam profile or a linear shaped one-dimensional top hat laser beam profile laser scribing process and plasma etch process |
US9117868B1 (en) | 2014-08-12 | 2015-08-25 | Applied Materials, Inc. | Bipolar electrostatic chuck for dicing tape thermal management during plasma dicing |
US9196498B1 (en) | 2014-08-12 | 2015-11-24 | Applied Materials, Inc. | Stationary actively-cooled shadow ring for heat dissipation in plasma chamber |
US9281244B1 (en) | 2014-09-18 | 2016-03-08 | Applied Materials, Inc. | Hybrid wafer dicing approach using an adaptive optics-controlled laser scribing process and plasma etch process |
US9177861B1 (en) | 2014-09-19 | 2015-11-03 | Applied Materials, Inc. | Hybrid wafer dicing approach using laser scribing process based on an elliptical laser beam profile or a spatio-temporal controlled laser beam profile |
US11195756B2 (en) | 2014-09-19 | 2021-12-07 | Applied Materials, Inc. | Proximity contact cover ring for plasma dicing |
US9196536B1 (en) | 2014-09-25 | 2015-11-24 | Applied Materials, Inc. | Hybrid wafer dicing approach using a phase modulated laser beam profile laser scribing process and plasma etch process |
US9130056B1 (en) | 2014-10-03 | 2015-09-08 | Applied Materials, Inc. | Bi-layer wafer-level underfill mask for wafer dicing and approaches for performing wafer dicing |
US9245803B1 (en) | 2014-10-17 | 2016-01-26 | Applied Materials, Inc. | Hybrid wafer dicing approach using a bessel beam shaper laser scribing process and plasma etch process |
US10692765B2 (en) | 2014-11-07 | 2020-06-23 | Applied Materials, Inc. | Transfer arm for film frame substrate handling during plasma singulation of wafers |
US9159624B1 (en) | 2015-01-05 | 2015-10-13 | Applied Materials, Inc. | Vacuum lamination of polymeric dry films for wafer dicing using hybrid laser scribing and plasma etch approach |
US9355907B1 (en) | 2015-01-05 | 2016-05-31 | Applied Materials, Inc. | Hybrid wafer dicing approach using a line shaped laser beam profile laser scribing process and plasma etch process |
US9330977B1 (en) | 2015-01-05 | 2016-05-03 | Applied Materials, Inc. | Hybrid wafer dicing approach using a galvo scanner and linear stage hybrid motion laser scribing process and plasma etch process |
US9601375B2 (en) | 2015-04-27 | 2017-03-21 | Applied Materials, Inc. | UV-cure pre-treatment of carrier film for wafer dicing using hybrid laser scribing and plasma etch approach |
US9721839B2 (en) | 2015-06-12 | 2017-08-01 | Applied Materials, Inc. | Etch-resistant water soluble mask for hybrid wafer dicing using laser scribing and plasma etch |
US9478455B1 (en) | 2015-06-12 | 2016-10-25 | Applied Materials, Inc. | Thermal pyrolytic graphite shadow ring assembly for heat dissipation in plasma chamber |
JP2017052135A (ja) * | 2015-09-08 | 2017-03-16 | セイコーエプソン株式会社 | Memsデバイス、液体噴射ヘッド、液体噴射装置、memsデバイスの製造方法、及び液体噴射ヘッドの製造方法 |
JP6672647B2 (ja) | 2015-09-08 | 2020-03-25 | セイコーエプソン株式会社 | Memsデバイス、液体噴射ヘッド、及び液体噴射装置 |
JP6469854B2 (ja) * | 2015-11-09 | 2019-02-13 | 古河電気工業株式会社 | 半導体チップの製造方法及びこれに用いるマスク一体型表面保護テープ |
US9972575B2 (en) | 2016-03-03 | 2018-05-15 | Applied Materials, Inc. | Hybrid wafer dicing approach using a split beam laser scribing process and plasma etch process |
US9852997B2 (en) | 2016-03-25 | 2017-12-26 | Applied Materials, Inc. | Hybrid wafer dicing approach using a rotating beam laser scribing process and plasma etch process |
US9793132B1 (en) | 2016-05-13 | 2017-10-17 | Applied Materials, Inc. | Etch mask for hybrid laser scribing and plasma etch wafer singulation process |
JP6714851B2 (ja) * | 2016-06-28 | 2020-07-01 | セイコーエプソン株式会社 | Memsデバイス、液体噴射ヘッド、memsデバイスの製造方法、及び、液体噴射ヘッドの製造方法 |
JP6796983B2 (ja) * | 2016-09-30 | 2020-12-09 | 株式会社ディスコ | マスクの形成方法及びウエーハの加工方法 |
JP6765949B2 (ja) * | 2016-12-12 | 2020-10-07 | 株式会社ディスコ | ウェーハの加工方法 |
US11158540B2 (en) | 2017-05-26 | 2021-10-26 | Applied Materials, Inc. | Light-absorbing mask for hybrid laser scribing and plasma etch wafer singulation process |
US10363629B2 (en) | 2017-06-01 | 2019-07-30 | Applied Materials, Inc. | Mitigation of particle contamination for wafer dicing processes |
US11101140B2 (en) * | 2017-11-10 | 2021-08-24 | Taiwan Semiconductor Manufacturing Company, Ltd. | Semiconductor device and method of manufacture |
US10535561B2 (en) | 2018-03-12 | 2020-01-14 | Applied Materials, Inc. | Hybrid wafer dicing approach using a multiple pass laser scribing process and plasma etch process |
US11355394B2 (en) | 2018-09-13 | 2022-06-07 | Applied Materials, Inc. | Wafer dicing using hybrid laser scribing and plasma etch approach with intermediate breakthrough treatment |
CN109920759B (zh) * | 2019-02-03 | 2021-03-09 | 中国科学院微电子研究所 | 芯片的切割方法 |
JP7307001B2 (ja) * | 2019-06-17 | 2023-07-11 | 東レエンジニアリング株式会社 | レーザ加工装置および方法、チップ転写装置および方法 |
US11011424B2 (en) | 2019-08-06 | 2021-05-18 | Applied Materials, Inc. | Hybrid wafer dicing approach using a spatially multi-focused laser beam laser scribing process and plasma etch process |
US11342226B2 (en) | 2019-08-13 | 2022-05-24 | Applied Materials, Inc. | Hybrid wafer dicing approach using an actively-focused laser beam laser scribing process and plasma etch process |
US10903121B1 (en) | 2019-08-14 | 2021-01-26 | Applied Materials, Inc. | Hybrid wafer dicing approach using a uniform rotating beam laser scribing process and plasma etch process |
US11600492B2 (en) | 2019-12-10 | 2023-03-07 | Applied Materials, Inc. | Electrostatic chuck with reduced current leakage for hybrid laser scribing and plasma etch wafer singulation process |
US11211247B2 (en) | 2020-01-30 | 2021-12-28 | Applied Materials, Inc. | Water soluble organic-inorganic hybrid mask formulations and their applications |
JP2022085738A (ja) * | 2020-11-27 | 2022-06-08 | パナソニックIpマネジメント株式会社 | チップの製造方法 |
Family Cites Families (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
GB1285708A (en) * | 1968-10-28 | 1972-08-16 | Lucas Industries Ltd | Semi-conductor devices |
FR2081250A1 (en) * | 1970-03-23 | 1971-12-03 | Silec Semi Conducteurs | Abrasive jet cutting of semiconductor slices - using resin mask |
JPS57114251A (en) * | 1981-01-07 | 1982-07-16 | Toshiba Corp | Manufacture of semiconductor device |
JPS62109352A (ja) | 1985-11-07 | 1987-05-20 | Fuji Electric Co Ltd | 半導体装置の製造方法 |
JP4347960B2 (ja) * | 1999-09-14 | 2009-10-21 | 株式会社ディスコ | ダイシング方法 |
EP1139415B1 (en) | 2000-03-30 | 2009-02-25 | Nitto Denko Corporation | Water-permeable adhesive tape for semiconductor processing |
JP2003151924A (ja) | 2001-08-28 | 2003-05-23 | Tokyo Seimitsu Co Ltd | ダイシング方法およびダイシング装置 |
JP2003173987A (ja) | 2001-12-04 | 2003-06-20 | Disco Abrasive Syst Ltd | 半導体チップの製造方法 |
AU2003246348A1 (en) * | 2002-02-25 | 2003-09-09 | Disco Corporation | Method for dividing semiconductor wafer |
JP4286497B2 (ja) * | 2002-07-17 | 2009-07-01 | 新光電気工業株式会社 | 半導体装置の製造方法 |
US7778533B2 (en) * | 2002-09-12 | 2010-08-17 | Applied Materials, Inc. | Semiconductor thermal process control |
US6897128B2 (en) * | 2002-11-20 | 2005-05-24 | Matsushita Electric Industrial Co., Ltd. | Method of manufacturing semiconductor device, plasma processing apparatus and plasma processing method |
JP4013753B2 (ja) * | 2002-12-11 | 2007-11-28 | 松下電器産業株式会社 | 半導体ウェハの切断方法 |
JP2004221423A (ja) * | 2003-01-16 | 2004-08-05 | Renesas Technology Corp | 半導体装置の製造方法 |
US6908830B2 (en) * | 2003-06-23 | 2005-06-21 | International Business Machines Corporation | Method for printing marks on the edges of wafers |
US20050266661A1 (en) * | 2004-05-26 | 2005-12-01 | Lei Li | Semiconductor wafer with ditched scribe street |
US7442624B2 (en) * | 2004-08-02 | 2008-10-28 | Infineon Technologies Ag | Deep alignment marks on edge chips for subsequent alignment of opaque layers |
-
2004
- 2004-10-05 JP JP2004292181A patent/JP4018096B2/ja active Active
-
2005
- 2005-10-04 DE DE112005002441T patent/DE112005002441T5/de not_active Withdrawn
- 2005-10-04 US US11/663,543 patent/US7927973B2/en active Active
- 2005-10-04 TW TW094134646A patent/TW200618088A/zh unknown
- 2005-10-04 KR KR1020077006799A patent/KR101261070B1/ko not_active IP Right Cessation
- 2005-10-04 WO PCT/JP2005/018713 patent/WO2006038699A1/en active Application Filing
- 2005-10-04 CN CN200580033895A patent/CN100589239C/zh active Active
Also Published As
Publication number | Publication date |
---|---|
DE112005002441T5 (de) | 2007-09-06 |
US20090197393A1 (en) | 2009-08-06 |
WO2006038699A1 (en) | 2006-04-13 |
KR20070058521A (ko) | 2007-06-08 |
KR101261070B1 (ko) | 2013-05-06 |
TW200618088A (en) | 2006-06-01 |
JP4018096B2 (ja) | 2007-12-05 |
CN101036224A (zh) | 2007-09-12 |
JP2006108339A (ja) | 2006-04-20 |
US7927973B2 (en) | 2011-04-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN100589239C (zh) | 分割半导体晶片的方法和半导体器件的制造方法 | |
CN100576504C (zh) | 半导体器件的制造方法以及半导体晶片分割掩膜的形成装置 | |
JP4387007B2 (ja) | 半導体ウェーハの分割方法 | |
JP2008159985A (ja) | 半導体チップの製造方法 | |
JP2003257896A (ja) | 半導体ウェーハの分割方法 | |
US20060019416A1 (en) | Manufacturing method for semiconductor devices, arrangement determination method and apparatus for semiconductor device formation regions, and program for determining arrangement of semiconductor device formation regions | |
JP2001148358A (ja) | 半導体ウェーハ及び該半導体ウェーハの分割方法 | |
JP2006179768A (ja) | 半導体チップの製造方法 | |
US10410923B2 (en) | Method of processing wafer | |
US7989803B2 (en) | Manufacturing method for semiconductor chips and semiconductor wafer | |
US10991622B2 (en) | Wafer processing method | |
KR20210044893A (ko) | 처리 시스템 및 처리 방법 | |
US20230005792A1 (en) | Method of manufacturing chips | |
JP6903375B2 (ja) | デバイスチップの製造方法 | |
JP2015133460A (ja) | ウェーハの分割方法 | |
US20200234961A1 (en) | Substrate processing method | |
JP2015220366A (ja) | ウェーハの加工方法 | |
TW201921545A (zh) | 基板處理系統及基板處理方法 | |
US20240079245A1 (en) | Method for processing device wafer | |
JP2005347675A (ja) | 微小な構造を有する素子の製造方法 | |
US20220406602A1 (en) | Substrate processing method and substrate processing system | |
CN108878284B (zh) | 被加工物的加工方法 | |
JP2022021712A (ja) | ウェーハの加工方法 | |
JP2006019374A (ja) | 真空処理方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant |