KR101227235B1 - 기판 처리 시스템의 세정 방법, 기억 매체 및 기판 처리 시스템 - Google Patents

기판 처리 시스템의 세정 방법, 기억 매체 및 기판 처리 시스템 Download PDF

Info

Publication number
KR101227235B1
KR101227235B1 KR1020090018091A KR20090018091A KR101227235B1 KR 101227235 B1 KR101227235 B1 KR 101227235B1 KR 1020090018091 A KR1020090018091 A KR 1020090018091A KR 20090018091 A KR20090018091 A KR 20090018091A KR 101227235 B1 KR101227235 B1 KR 101227235B1
Authority
KR
South Korea
Prior art keywords
lot
processing
predetermined
cleaning
executions
Prior art date
Application number
KR1020090018091A
Other languages
English (en)
Other versions
KR20090099461A (ko
Inventor
마사히로 누마쿠라
히로아키 모치즈키
기요히토 이이지마
Original Assignee
도쿄엘렉트론가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 도쿄엘렉트론가부시키가이샤 filed Critical 도쿄엘렉트론가부시키가이샤
Publication of KR20090099461A publication Critical patent/KR20090099461A/ko
Application granted granted Critical
Publication of KR101227235B1 publication Critical patent/KR101227235B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/67207—Apparatus for manufacturing or treating in a plurality of work-stations comprising a chamber adapted to a particular process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67028—Apparatus for fluid treatment for cleaning followed by drying, rinsing, stripping, blasting or the like
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67253—Process monitoring, e.g. flow or thickness monitoring

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Drying Of Semiconductors (AREA)
  • Chemical Vapour Deposition (AREA)
  • Cleaning Or Drying Semiconductors (AREA)

Abstract

본 발명은, 적절한 조건하에서 수용실을 적절히 세정할 수 있는 기판 처리 시스템의 세정 방법을 제공하는 것을 과제로 한다. 그 해결 수단으로서, 기판 처리 시스템(10)에 있어서, 시스템 컨트롤러(25)의 CPU는, 앞으로 실행될 제품 처리가 로트에서 실행되는 최초의 제품 처리에 해당하는 경우로서, 뒤의 로트 및 앞의 로트의 시간적 간격이 미리 설정된 소정 시간 이내이고, 또한 앞의 로트에서 실행된 최후의 제품 처리의 종류가 뒤의 로트에서 실행되는 최초의 제품 처리의 종류와 같은 경우, 제품 처리의 실행 횟수를 「1」만 누계하고, 누계된 제품 처리의 실행 횟수가 미리 설정된 제품 처리의 실행 횟수 이상인 경우, 직전에 제품 처리가 실시된 웨이퍼 W가 포함되는 로트에 대하여 설정된 시스템 레시피를 참조하여, 그 시스템 레시피에 기술된 챔버(21)에 대응하는 세정 처리를 실행한다.

Description

기판 처리 시스템의 세정 방법, 기억 매체 및 기판 처리 시스템{CLEANING METHOD OF SUBSTRATE PROCESSING SYSTEM, STORAGE MEDIUM AND SUBSTRATE PROCESSING SYSTEM}
본 발명은, 기판 처리 시스템의 세정 방법, 기억 매체 및 기판 처리 시스템에 관한 것이고, 특히, 복수의 로트의 기판에 소정의 처리를 실시하는 기판 처리 시스템의 세정 방법에 관한 것이다.
기판 처리 시스템은 기판으로서의 웨이퍼를 수용하는 챔버를 갖고, 그 챔버 내에 플라즈마를 발생시켜 웨이퍼에 플라즈마 처리, 예컨대, 에칭 처리나 CVD 처리를 실시한다. 그 챔버에서는 매엽식으로 복수의 웨이퍼에 대해 연속적으로 플라즈마 처리가 실시되는데, 그동안에 챔버 내의 구성 부품의 표면 등에 플라즈마 처리에 있어서 발생한 반응 생성물이나 챔버 내를 부유하는 입자가 부착된다. 그래서, 기판 처리 시스템에서는 정기적으로 챔버 내에 세정 처리를 실시한다.
챔버 내의 세정 처리로서는, 챔버 내에 클리닝 가스를 도입하여, 그 클리닝 가스로부터 플라즈마를 발생시키고, 그 플라즈마에 의해 부착된 입자 등을 에칭하 는 처리가 알려져 있다(예컨대, 특허 문헌 1 참조). 또한, 클리닝 가스로부터 플라즈마를 발생시킬 때에도 챔버 내에 웨이퍼가 수용된다.
통상, 기판 처리 시스템에서는 25매의 웨이퍼에 의해 1로트가 구성되고, 기판 처리 시스템은, 그 기판 처리 시스템의 동작을 규정하는 프로그램에 따라 1로트에 포함되는 각 웨이퍼에 대해 그 웨이퍼로부터 반도체 디바이스 등의 제품을 제조하기 위한 플라즈마 처리(이하, 「제품 처리」라고 한다)를 실시한다. 여기서, 기판 처리 시스템은, 복수, 예컨대, 2개의 챔버를 구비하므로, 1로트에서는 각 챔버에 있어서 6~7매의 웨이퍼에 제품 처리가 실시된다. 또한, 동일 로트에서는 각 웨이퍼에 같은 제품 처리가 실시된다.
처리의 효율화의 관점에서 복수의 웨이퍼의 제품 처리와 세정 처리를 연속하여 실행하는 것이 요구되고 있고, 이에 대응하여 본 발명자 등은 1로트분의 웨이퍼에 관하여 제품 처리와 세정 처리를 연속하여 그 기판 처리 시스템에 실행시키는 제 1 프로그램을 개발했다. 그 제 1 프로그램에서는 각 챔버에 있어서 6~7매의 웨이퍼에 제품 처리를 실시할 때, 적어도 1회는 세정 처리가 실행된다.
그런데 챔버 내의 구성 부품의 표면 등에 대한 입자의 부착량은 제품 처리의 내용(처리 가스의 종류나 압력 등)에 따라 다르므로, 1로트에 있어서의 각 챔버로의 할당 매수인 6~7매의 웨이퍼에 제품 처리를 실시하더라도 입자의 부착량이 적어, 각 챔버가 세정 처리를 필요로 하지 않는 경우가 있다. 이러한 경우에 있어서 상기 제 1 프로그램을 이용하면, 1로트에 있어서 각 챔버에서는 적어도 1회는 세정 처리가 실행되므로, 웨이퍼의 처리 효율, 즉, 반도체 디바이스의 제조 효율이 저하 된다.
그래서, 본 발명자 등은, 세정 처리를 행하는 일 없이 1로트에 있어서의 각 챔버로의 할당 매수 이상의 웨이퍼에 제품 처리를 연속하여 실시하기 위한 제 2 프로그램을 개발했다. 그 제 2 프로그램은, 기판 처리 시스템에 각 챔버에 있어서의 제품 처리의 실행 횟수를 로트가 변하더라도 누계시켜, 그 실행 횟수가 미리 설정된 횟수를 초과하면 각 챔버에 있어서 세정 처리를 실행시킨다. 이에 따라, 입자의 부착량이 적은 제품 처리가 각 웨이퍼에 실시되는 경우, 복수의 로트에 걸쳐 연속적으로 각 웨이퍼에 제품 처리를 실시한 후, 세정 처리를 실행할 수 있다. 즉, 입자의 부착량이 어느 양에 달하여 세정 처리가 필요해지는 타이밍에 각 챔버를 세정할 수 있다.
이 제 2 프로그램에서는 각 챔버에 대하여 미리 1종류의 세정 처리만이 설정 가능하고, 또한, 각 로트의 웨이퍼에 실시되는 제품 처리의 내용에 관계없이, 제품 처리의 실행 횟수가 누계된다.
(특허 문헌 1) 일본 특허 공개 평 8-176828 호 공보
그러나, 복수의 로트의 웨이퍼의 처리에 있어서 각 로트의 웨이퍼에 실시되는 제품 처리의 종류가 다른 경우가 있다. 이 경우, 챔버에 대하여 미리 설정된 종류의 세정 처리가 그 세정 처리의 실행 직전의 제품 처리에 적합한 것이 아닐 때, 예컨대, 제품 처리에 있어서 발생하는 반응 생성물이 CF계임에도 불구하고, 실행되는 세정 처리가 수지계의 부착물의 제거에 적합한 것일 때, 챔버를 적절히 세정할 수 없다고 하는 문제가 있다.
또한, 챔버에 대하여 미리 설정된 종류의 세정 처리가, 그 세정 처리의 실행 직전의 제품 처리에 적합한 것이더라도, 이전의 로트의 웨이퍼에 실시되는 제품 처리의 종류가 상기 세정 처리의 실행 직전의 제품 처리의 종류와 다른 경우가 있다. 이 경우, 미리 설정된 종류의 세정 처리가 적합한 제품 처리가 세정 처리의 실행까지 실행되는 횟수는 미리 설정된 횟수에 미치지 못하므로, 부적절한 조건(입자의 부착량이 적은, 또는 많은 상태)으로 세정 처리가 실행된다고 하는 문제가 있다.
본 발명의 목적은, 적절한 조건하에서 수용실을 적절히 세정할 수 있는 기판 처리 시스템의 세정 방법, 기억 매체 및 기판 처리 시스템을 제공하는 것에 있다.
상기 목적을 달성하기 위해, 본 발명의 제 1 국면의 기판 처리 시스템의 세정 방법은, 기판을 수용하는 수용실을 구비하고, 복수의 로트가 포함하는 상기 기판에 연속적으로 소정의 처리를 실시하고 또한, 상기 수용실의 세정 처리를 실행하는 기판 처리 시스템의 세정 방법으로서, 상기 세정 처리를 실행하는 타이밍에 대응하는 실행 횟수를 미리 설정하는 횟수 설정 단계와, 각 로트에 대하여 상기 소정의 처리의 종류 및 그 소정의 처리에 적합한 세정 처리의 종류를 미리 설정하는 처 리 설정 단계와, 연속하는 2개의 로트에 있어서, 앞의 로트에 있어서의 상기 소정의 처리의 종류와, 뒤의 로트에 있어서의 상기 소정의 처리의 종류가 같은지 여부를 판별하는 종류 판별 단계와, 상기 앞의 로트에 있어서의 상기 소정의 처리의 종류와, 상기 뒤의 로트에 있어서의 상기 소정의 처리의 종류가 같은 경우에, 당해 소정의 처리의 실행 횟수를 누계하는 횟수 누계 단계와, 상기 누계된 상기 소정의 처리의 실행 횟수가 상기 미리 설정된 실행 횟수에 도달했을 때에, 직전에 상기 소정의 처리가 실시된 상기 기판이 포함되는 로트에 대하여 상기 설정된 종류의 세정 처리를 실행하는 것을 특징으로 한다.
제 2 국면의 기판 처리 시스템의 세정 방법은, 제 1 국면의 세정 방법에 있어서, 상기 횟수 누계 단계에서는, 상기 앞의 로트와 상기 뒤의 로트의 시간적 간격이 소정 시간 이내인 경우에만, 상기 소정의 처리의 실행 횟수를 누계하는 것을 특징으로 한다.
제 3 국면의 기판 처리 시스템의 세정 방법은, 제 1 국면 또는 제 2 국면의 세정 방법에 있어서, 상기 종류 판별 단계에서는, 상기 앞의 로트에 있어서의 상기 소정의 처리의 명칭 및 상기 뒤의 로트에 있어서의 상기 소정의 처리의 명칭에 근거하여, 상기 앞의 로트에 있어서의 상기 소정의 처리의 종류와, 상기 뒤의 로트에 있어서의 상기 소정의 처리의 종류가 같은지 여부를 판별하는 것을 특징으로 한다.
제 4 국면의 기판 처리 시스템의 세정 방법은, 제 1 국면 또는 제 2 국면의 세정 방법에 있어서, 상기 횟수 누계 단계에서는, 상기 앞의 로트에 있어서의 상기 소정의 처리의 종류가 상기 뒤의 로트에 있어서의 상기 소정의 처리의 종류와 동일 또는 유사한 경우에, 당해 소정의 처리의 실행 횟수를 누계하는 것을 특징으로 한다.
상기 목적을 달성하기 위해, 제 5 국면의 기억 매체는, 기판을 수용하는 수용실을 구비하고, 복수의 로트가 포함하는 상기 기판에 연속적으로 소정의 처리를 실시하고 또한, 상기 수용실의 세정 처리를 실행하는 기판 처리 시스템의 세정 방법을 컴퓨터에 실행시키는 프로그램을 저장하는 컴퓨터로 판독 가능한 기억 매체로서, 상기 세정 방법은, 상기 세정 처리를 실행하는 타이밍에 대응하는 실행 횟수를 미리 설정하는 횟수 설정 단계와, 각 로트에 대하여 상기 소정의 처리의 종류 및 그 소정의 처리에 적합한 세정 처리의 종류를 미리 설정하는 처리 설정 단계와, 연속하는 2개의 로트에 있어서, 앞의 로트에 있어서의 상기 소정의 처리의 종류와, 뒤의 로트에 있어서의 상기 소정의 처리의 종류가 같은지 여부를 판별하는 종류 판별 단계와, 상기 앞의 로트에 있어서의 상기 소정의 처리의 종류와, 상기 뒤의 로트에 있어서의 상기 소정의 처리의 종류가 같은 경우에, 당해 소정의 처리의 실행 횟수를 누계하는 횟수 누계 단계와, 상기 누계된 상기 소정의 처리의 실행 횟수가 상기 미리 설정된 실행 횟수에 도달했을 때에, 직전에 상기 소정의 처리가 실시된 상기 기판이 포함되는 로트에 대하여 상기 설정된 종류의 세정 처리를 실행하는 것을 특징으로 한다.
상기 목적을 달성하기 위해, 제 6 국면의 기판 처리 시스템은, 기판을 수용하는 수용실과, 제어부를 구비하고, 복수의 로트가 포함하는 상기 기판에 연속적으로 소정의 처리를 실시하고 또한, 상기 수용실의 세정 처리를 실행하는 기판 처리 시스템에 있어서, 상기 제어부는, 상기 세정 처리를 실행하는 타이밍에 대응하는 실행 횟수를 미리 설정하고, 각 로트에 대하여 상기 소정의 처리의 종류 및 그 소정의 처리에 적합한 세정 처리의 종류를 미리 설정하여, 연속하는 2개의 로트에 있어서, 앞의 로트에 있어서의 상기 소정의 처리의 종류와, 뒤의 로트에 있어서의 상기 소정의 처리의 종류가 같은지 여부를 판별하여, 상기 앞의 로트에 있어서의 상기 소정의 처리의 종류와, 상기 뒤의 로트에 있어서의 상기 소정의 처리의 종류가 같은 경우에, 당해 소정의 처리의 실행 횟수를 누계하여, 상기 누계된 상기 소정의 처리의 실행 횟수가 상기 미리 설정된 실행 횟수에 도달했을 때에, 직전에 상기 소정의 처리가 실시된 상기 기판이 포함되는 로트에 대하여 상기 설정된 종류의 세정 처리를 실행하는 것을 특징으로 한다.
제 1 국면의 기판 처리 시스템의 세정 방법, 제 5 국면의 기억 매체, 및 제 6 국면의 기판 처리 시스템에 의하면, 직전에 소정의 처리가 실시된 기판이 포함되는 로트에 대하여 설정된 종류의 세정 처리가 실행된다. 각 로트에 대하여 소정의 처리의 종류 및 그 소정의 처리에 적합한 세정 처리의 종류가 설정되어 있으므로, 실행되는 세정 처리는 소정의 처리에 적합한 것이 된다. 이에 따라, 수용실을 적절히 세정할 수 있다. 또한, 연속하는 2개의 로트에 있어서, 앞의 로트에 있어서의 소정의 처리의 종류와, 뒤의 로트에 있어서의 소정의 처리의 종류가 같은 경우에, 당해 소정의 처리의 실행 횟수가 누계되고, 누계된 소정의 처리의 실행 횟수가 미리 설정된 실행 횟수에 도달했을 때에, 직전에 소정의 처리가 실시된 기판이 포함되는 로트에 대하여 설정된 종류의 세정 처리가 실행된다. 즉, 세정 처리의 실행까지, 그 세정 처리가 적합한 소정의 처리가 미리 설정된 실행 횟수까지 실행되므로, 적절한 조건하에서 수용실을 세정할 수 있다.
제 2 국면의 기판 처리 시스템의 세정 방법에 의하면, 앞의 로트와 뒤의 로트의 시간적 간격이 소정 시간 이내인 경우에만, 소정의 처리의 실행 횟수가 누계되므로, 소정의 처리의 실행 횟수가 누계되는 경우에는 챔버 내의 상태가 거의 변화하지 않는다. 따라서, 보다 적절한 조건하에서 수용실을 세정할 수 있다.
제 3 국면의 기판 처리 시스템의 세정 방법에 의하면, 앞의 로트에 있어서의 소정의 처리의 명칭 및 뒤의 로트에 있어서의 소정의 처리의 명칭에 근거하여, 앞의 로트에 있어서의 소정의 처리의 종류와, 뒤의 로트에 있어서의 소정의 처리의 종류가 같은지 여부가 판별되므로, 그 판별을 용이하고 확실하게 행할 수 있다.
제 4 국면의 기판 처리 시스템의 세정 방법에 의하면, 앞의 로트에 있어서의 소정의 처리의 종류가 뒤의 로트에 있어서의 소정의 처리의 종류와 유사한 경우이더라도, 소정의 처리의 실행 횟수가 누계된다. 소정의 처리의 종류가 유사한 경우에는 챔버 내의 상태가 그다지 변화하지 않는다. 따라서, 적절한 조건을 유지하면서 세정 처리의 실행 조건을 완화할 수 있어, 수용실의 세정 빈도를 저하시킬 수 있다.
이하, 본 발명의 실시예에 대하여 도면을 참조하면서 설명한다.
우선, 본 발명의 실시예에 따른 기판 처리 시스템에 대하여 설명한다.
도 1은, 본 발명의 실시예에 따른 기판 처리 시스템의 구성을 개략적으로 나타내는 평면도이다.
도 1에 있어서, 기판 처리 시스템(10)은, 반도체 디바이스용의 웨이퍼(이하, 간단히 「웨이퍼」라고 한다) W에 반응성 이온 에칭(이하, 「RIE」라고 한다) 처리 등을 실시하는 2개의 프로세스쉽(11)과, 2개의 프로세스쉽(11)이 각각 접속된 직사각형 형상의 공통 반송실로서의 로더 모듈(12)을 구비한다.
로더 모듈(12)에는, 상술한 프로세스쉽(11) 외에, 1로트를 구성하는 25매의 웨이퍼 W를 수용하는 용기로서의 FOUP(Front Opening Unified Pod)(13)가 각각 탑재되는 3개의 FOUP 탑재대(14)와, FOUP(13)로부터 반출된 웨이퍼 W의 위치를 프리얼라인먼트하는 오리엔터(15)가 접속되어 있다.
2개의 프로세스쉽(11)은, 로더 모듈(12)의 길이 방향을 따르는 측벽에 접속되고 또한 로더 모듈(12)을 사이에 두고 3개의 FOUP 탑재대(14)와 대향하도록 배치되고, 오리엔터(15)는 로더 모듈(12)의 길이 방향에 관한 일단부에 배치된다.
로더 모듈(12)은, 내부에 배치된, 웨이퍼 W를 반송하는 스칼라형 듀얼암 타입의 반송암 기구(16)와, 각 FOUP 탑재대(14)에 대응하도록 측벽에 배치된 웨이퍼 W의 투입구로서의 3개의 로드포트(17)를 갖는다. 반송암 기구(16)는, FOUP 탑재대(14)에 탑재된 FOUP(13)로부터 웨이퍼 W를 로드포트(17)를 경유하여 집어내고, 그 집어낸 웨이퍼 W를 프로세스쉽(11)이나 오리엔터(15)에 반출입한다.
프로세스쉽(11)은, 웨이퍼 W에 RIE 처리를 실시하는 프로세스 모듈(18)과, 그 프로세스 모듈(18)에 웨이퍼 W를 주고받는 링크형 심플픽 타입의 반송암(19)을 내장하는 로드록 모듈(20)을 갖는다.
프로세스 모듈(18)은, 웨이퍼 W를 매엽식으로 수용하여, 내부에 있어서 그 웨이퍼 W에 RIE 처리를 실시하는 원통 형상의 챔버(21)(수용실)와, 그 챔버(21) 내에 배치된 탑재대(22)를 갖는다. 프로세스 모듈(18)에서는, 탑재대(22)에 웨이퍼 W가 탑재된 후, 챔버(21) 내에 처리 가스, 예컨대, CF4 가스 및 아르곤 가스를 포함하는 혼합 가스가 도입되고, 또한, 챔버(21) 내에 전계를 발생시킨다. 이때, 도입된 처리 가스로부터 플라즈마를 발생시켜, 그 플라즈마 중의 이온 및 라디칼에 의해 웨이퍼 W에 RIE 처리를 실시한다.
프로세스쉽(11)에서는, 로더 모듈(12)의 내부의 압력은 대기압으로 유지되는 한편, 챔버(21)의 내부 압력은 진공으로 유지된다. 그 때문에, 로드록 모듈(20)은, 프로세스 모듈(18)과의 연결부에 진공 게이트 벨브(23)를 구비하고 또한, 로더 모듈(12)과의 연결부에 대기 게이트 벨브(24)를 구비한다.
로드록 모듈(20)의 내부에는, 대략 중앙부에 반송암(19)이 설치되고, 그 반송암(19)이, 챔버(21)에 있어서, RIE 처리가 되지 않은 웨이퍼 W와 RIE 처리가 된 웨이퍼 W의 교체를 행한다.
또한, 기판 처리 시스템(10)은, 프로세스쉽(11), 로더 모듈(12) 및 로드록 모듈(20)(이하, 정리하여 「각 구성 요소」라고 한다)의 동작을 제어하는 시스템 컨트롤러(25)(제어부)와, 오퍼레이션 패널(26)을 구비한다.
시스템 컨트롤러(25)는, 후술하는 시스템 레시피 등을 저장하는 메모리나 그 시스템 레시피 등에 따라 RIE 처리를 실행하는 CPU(모두 도시하지 않는다)를 갖고, 시스템 레시피 등에 따라 기판 처리 시스템(10)의 각 구성 요소의 동작을 제어한다. 또한, 오퍼레이션 패널(26)은, 예컨대, LCD(Liquid Crystal Display)로 이루어지는 표시부를 갖고, 각 구성 요소의 동작 상황을 표시한다.
시스템 컨트롤러(25)의 메모리는, 상기 시스템 레시피에 더하여, 하기에 설명하는 3개의 기능에 각각 대응한 제 1~제 3의 세정 방법 실행 프로그램을 더 저장한다.
(로트 내 클리닝 기능)
본 기능은 1로트분의 웨이퍼 W에 관하여, 각 챔버(21)에 있어서, RIE 처리(이하, 「제품 처리」라고 한다)(소정의 처리)와 세정 처리를 연속하여 실행하는 기능이다. 세정 처리란, 챔버(21) 내의 구성 부품의 표면 등에 부착된 입자 등을 클리닝 가스로부터 발생시킨 플라즈마에 의해 에칭하는 처리이다.
본 기능에서는, 각 챔버(21)에 있어서 1로트에 있어서의 각 챔버(21)로의 할당 매수인 6~7매의 웨이퍼 W에 제품 처리를 실시할 때, 반드시 1회는 세정 처리가 실행된다. 예컨대, 도 2(a)에 나타내는 바와 같이, 각 로트(27a, 27b 및 27c)에서 1~6매째까지의 웨이퍼 W에는 명칭 「A」의 제품 처리가 실시되고, 7매째의 웨이퍼 W(도면 중 해칭으로 나타낸다)를 챔버(21)에 수용했을 때에 세정 처리가 실행된다. 또, 본 기능에서는 1로트의 사이이면 세정 처리를 실행하는 타이밍을 임의로 설정할 수 있어, 예컨대, 4매째의 웨이퍼 W를 챔버(21)에 수용했을 때에 세정 처리를 실행하도록 설정하는 것도 가능하다.
본 기능은, 시스템 컨트롤러(25)의 CPU가 제 1 세정 방법 실행 프로그램에 따라 기판 처리 시스템(10)의 각 구성 요소의 동작을 제어함으로써 실현된다.
(프로세스 모듈(PM) 사용 횟수 클리닝 기능)
본 기능은 복수의 로트분의 웨이퍼 W에 관하여, 각 챔버(21)에 있어서, 제품 처리를 연속하여 실행하는 기능이다.
본 기능에서는, 미리, 세정 처리를 실행하기까지의 제품 처리의 실행 횟수를 설정하고, 각 챔버(21)에 있어서 복수의 로트에 걸쳐 연속적으로 웨이퍼 W에 제품 처리를 실시할 때, 당해 챔버(21)에 있어서의 제품 처리의 실행 횟수를 로트가 변하더라도 누계시킨다. 예컨대, 세정 처리를 실행하기까지의 제품 처리의 실행 횟수를 16회로 설정한 경우, 도 2(b)에 나타내는 바와 같이, 로트(28a)의 모든 웨이퍼 W, 로트(28b)의 모든 웨이퍼 W 및 로트(28c)의 1매째 및 2매째의 웨이퍼 W에는 명칭 「A」의 제품 처리가 실시되지만, 이때, 명칭 「A」의 제품 처리의 실행 횟수는, 도면 중 위쪽에 나타내는 바와 같이, 로트(28a), 로트(28b) 및 로트(28c)에서 연속하여 누계된다.
이어서, 명칭 「A」의 제품 처리의 실행 횟수가 16회에 달한 직후의 웨이퍼 W를 챔버(21)에 수용했을 때에 세정 처리를 실행한다. 또, 본 기능에서는 세정 처리를 실행하기까지의 제품 처리의 실행 횟수를 임의로 설정할 수 있다.
본 기능으로 실행되는 세정 처리의 내용은 각 챔버(21)에 대하여 미리 1종류만 설정 가능하고, 세정 처리의 실행까지 실행된 제품 처리의 종류에 관계없이 미리 설정된 1종류의 세정 처리가 실행된다. 예컨대, 도 2(c)에 나타내는 바와 같이, 로트(28a)의 모든 웨이퍼 W에 명칭 「A」의 제품 처리를 실시하고, 로트(28b)의 모든 웨이퍼 W 및 로트(28c)의 1매째 및 2매째의 웨이퍼 W에 종류 「B」의 제품 처리를 실시하더라도, 제품 처리의 종류에 관계없이 제품 처리의 실행 횟수가 누적되고, 그 누적된 실행 횟수가 16회에 달한 직후의 웨이퍼 W를 챔버(21)에 수용했을 때에, 미리 설정된 1종류의 세정 처리가 실행된다.
본 기능은, 시스템 컨트롤러(25)의 CPU가 제 2 세정 방법 실행 프로그램에 따라 기판 처리 시스템(10)의 각 구성 요소의 동작을 제어함으로써 실현된다.
(매수 지정 클리닝 카운터 계승 기능)
본 기능은, 상술한 PM 사용 횟수 클리닝 기능과 같이, 복수의 로트분의 웨이퍼 W에 관하여, 각 챔버(21)에 있어서 제품 처리를 연속하여 실행하는 기능이지만, 각 로트의 웨이퍼 W에 실시되는 제품 처리의 종류나 연속하는 2개의 로트에 있어서의 앞의 로트와 뒤의 로트의 시간적 간격에 따라 세정 처리가 실행되는 타이밍이 변화한다.
본 기능에서는, 미리, 세정 처리를 실행하기까지의 제품 처리의 실행 횟수를 설정하고, 각 챔버(21)에 있어서 복수의 로트에 걸쳐 연속적으로 웨이퍼 W에 제품 처리를 실시할 때, 이하의 2개의 조건을 만족시키는 경우에, 당해 챔버(21)에 있어서의 제품 처리의 실행 횟수를 로트가 변하더라도 누계시킨다.
(조건 1) 연속하는 2개의 로트에 있어서, 앞의 로트와 뒤의 로트의 시간적 간격이 소정 시간 이내인 경우
(조건 2) 연속하는 2개의 로트에 있어서, 앞의 로트에서 실행된 최후의 제품 처리의 종류와, 뒤의 로트에서 실행되는 최초의 제품 처리의 종류가 같은 경우
본 기능에서는 현상이 상기 조건 1이나 조건 2에 해당하는지 여부를 판별하기 위해, 이하에 설명하는 로트 안정 더미 처리 기능을 이용한다.
도 3(a)~3(c)는 로트 안정 더미 처리 기능을 설명하기 위한 도면이다.
새로운 로트의 각 웨이퍼 W에 제품 처리를 실시하기 전에, 챔버(21) 내의 상태를 새로운 로트의 제품 처리에 적합한 상태로 안정시키기 위해, 당해 새로운 로트의 1매째의 웨이퍼로서 더미 웨이퍼를 설정하고, 그 더미 웨이퍼에 새로운 로트의 제품 처리(이하, 「안정 처리」라고 한다)를 실시하는 것이 일반적으로 행해지고 있다. 여기서, 앞의 로트의 제품 처리와 새로운 로트의 제품 처리가 같으면, 챔버(21) 내의 상태를 변경할 필요가 없다.
그래서, 로트 안정 더미 처리 기능에서는, 연속하는 2개의 로트에 있어서 뒤의 로트에 있어서의 1매째의 웨이퍼로서 더미 웨이퍼가 설정되어 있는 경우에, 앞의 로트에서 실행된 최후의 제품 처리의 종류가 뒤의 로트에서 실행되는 최초의 제품 처리의 종류가 같은지 여부를 판정하여, 같을 때에 뒤의 로트에 있어서의 1매째 의 웨이퍼로서의 더미 웨이퍼를 이용한 안정 처리를 생략한다. 본 기능에서는, 특별히, 앞의 로트에서 실행된 최후의 제품 처리의 명칭 및 뒤의 로트에서 실행되는 최초의 제품 처리의 명칭에 근거하여 앞의 로트에서 실행된 최후의 제품 처리의 종류가 뒤의 로트에서 실행되는 최초의 제품 처리의 종류와 같은지 여부가 판정된다.
예컨대, 도 3(a)에 나타내는 바와 같이, 앞의 로트(29a)에서의 최후의 웨이퍼 W에 명칭 「A」의 제품 처리가 실시되고, 또한 뒤의 로트(29b)에서의 최초의 웨이퍼 W에 명칭 「A」의 제품 처리가 실시될 때에, 제품 처리의 명칭(「A」)이 같으므로, 뒤의 로트(29b)에서의 1매째의 웨이퍼로서 설정된 더미 웨이퍼를 이용한 안정 처리를 생략한다. 한편, 도 3(c)에 나타내는 바와 같이, 앞의 로트(29a)에서 실행된 최후의 제품 처리의 명칭(「A」)이 뒤의 로트(29b)에서 실행되는 최초의 제품 처리의 명칭(「B」)과 다를 때에는 더미 웨이퍼를 이용한 안정 처리를 생략하지 않는다.
또한, 앞의 로트의 제품 처리와 뒤의 로트의 제품 처리가 같더라도, 이들 2개의 로트의 시간적 간격이 길면, 챔버(21) 내의 상태가 변화할 우려가 있다. 그래서, 로트 안정 더미 처리 기능에서는, 도 3(b)에 나타내는 바와 같이, 앞의 로트(29a)에서 실행된 최후의 제품 처리의 명칭(「A」)이 뒤의 로트(29b)에서 실행되는 최초의 제품 처리의 명칭(「A」)과 같더라도, 앞의 로트(29a)와 뒤의 로트(29b)의 시간적 간격 T2가 미리 설정된 소정 시간 T보다 길 때에는 더미 웨이퍼를 이용한 안정 처리를 생략하지 않는다.
즉, 로트 안정 더미 처리 기능은, 연속하는 2개의 로트에 있어서, 앞의 로트 와 뒤의 로트의 시간적 간격이 소정 시간 이내인지 여부를 판정하는 공정과, 연속하는 2개의 로트에 있어서, 앞의 로트에서 실행된 최후의 제품 처리의 종류 및 뒤의 로트에서 실행되는 최초의 제품 처리의 종류가 같은지 여부를 판정하는 공정을 갖는다. 매수 지정 클리닝 카운터 계승 기능은 이들 공정을 이용한다.
매수 지정 클리닝 카운터 계승 기능에서는, 예컨대, 세정 처리를 실행하기까지의 제품 처리의 실행 횟수를 16회로 설정한 경우, 연속하는 3개의 로트(30a, 30b, 30c)에서, 도 4(a)에 나타내는 바와 같이, 앞의 로트(30a나 30b)에서 실행된 최후의 제품 처리의 명칭(「A」)이 뒤의 로트(30b나 30c)에서 실행되는 최초의 제품 처리의 명칭(「A」)과 같으며, 또한 앞의 로트(30a나 30b)와 뒤의 로트(30b나 30c)의 시간적 간격 T1이 소정 시간 T 이내일 때, 로트(30a)로부터 로트(30c)에 걸쳐 챔버(21)에서의 명칭 「A」의 제품 처리의 실행 횟수가, 도면 중 위쪽에 나타내는 바와 같이, 누계된다(1~16). 또한, 이때, 로트 안정 더미 처리 기능에 의해 뒤의 로트(30b나 30c)에 있어서 1매째의 웨이퍼로서의 더미 웨이퍼를 이용한 안정 처리를 생략한다.
이어서, 명칭 「A」의 제품 처리의 실행 횟수가 16회에 달한 직후의 웨이퍼 W를 챔버(21)에 수용했을 때에 세정 처리를 실행한다. 또, 본 기능에서도 세정 처리를 실행하기까지의 제품 처리의 실행 횟수를 임의로 설정할 수 있다.
단, 매수 지정 클리닝 카운터 계승 기능에서는, 예컨대, 연속하는 2개의 로트(30a, 31a)에서, 도 4(b)에 나타내는 바와 같이, 앞의 로트(30a)에서 실행된 최후의 제품 처리의 명칭(「A」)이 뒤의 로트(31a)에서 실행되는 최초의 제품 처리의 명칭(「B」)과 다를 때, 앞의 로트(30a)로부터 뒤의 로트(31a)에 챔버(21)에 있어서의 제품 처리의 실행 횟수가, 도면 중 위쪽에 나타내는 바와 같이, 누계되지 않고, 뒤의 로트(31a)에서, 제품 처리의 실행 횟수가 리셋되어 「1」부터 개시된다. 그 후, 이후의 연속하는 3개의 로트(31a, 31b, 31c)에서, 제품 처리의 명칭이 그대로 「B」이며, 또한 연속하는 2개의 로트의 시간적 간격 T1이 소정 시간 T 이내일 때, 챔버(21)에 있어서의 명칭 「B」의 제품 처리의 실행 횟수가, 도면 중 위쪽에 나타내는 바와 같이, 누계된다(1~16).
또한, 매수 지정 클리닝 카운터 계승 기능에서는, 예컨대, 연속하는 2개의 로트(30a, 30b)에서, 도 4(c)에 나타내는 바와 같이, 앞의 로트(30a)와 뒤의 로트(30b)의 시간적 간격 T2가 소정 시간보다 길 때에도, 앞의 로트(30a)로부터 뒤의 로트(30b)에 챔버(21)에 있어서의 제품 처리의 실행 횟수가, 도면 중 위쪽에 나타내는 바와 같이, 누계되지 않고, 뒤의 로트(30b)에서, 제품 처리의 실행 횟수가 리셋되어 「1」로부터 개시된다.
그런데, 상술한 PM 사용 횟수 클리닝 기능에서는, 제품 처리의 종류에 관계없이, 챔버(21)에 대하여 미리 설정된 1종류의 세정 처리가 실행되므로, 미리 설정된 종류의 세정 처리가 챔버(21)에서 실행된 제품 처리에 적합한 것이 아닐 때, 챔버(21)를 적절히 세정할 수 없다. 매수 지정 클리닝 카운터 계승 기능에서는, 이에 대응하여, 각 로트에 대하여 챔버(21)의 세정 처리의 종류를 설정한다. 구체적으로는, 각 로트에 대하여, 각 챔버(21)에서 실행되는 당해 로트의 제품 처리의 종류(명칭) 및 세정 처리의 종류(명칭)를 기술한, 시스템 레시피가 설정된다. 그 시 스템 레시피는 시스템 컨트롤러(25)의 메모리에 저장되어 있다. 여기서, 본 실시예에서는, 시스템 레시피에 종류가 기술되어 있는 어떤 챔버(21)의 세정 처리는, 같은 시스템 레시피에 종류가 기술되어 있는 같은 챔버(21)의 세정 처리에 적합한 것이다.
도 5 및 6은, 매수 지정 클리닝 카운터 계승 기능에 있어서의 각 로트에 대한 챔버의 세정 처리의 설정을 설명하기 위한 도면이다. 이하, 명칭 「X」의 세정 처리는 명칭 「A」의 제품 처리에 적합한 것이며, 명칭 「Y」의 세정 처리는 명칭 「B」의 제품 처리에 적합한 것으로 한다.
우선, 도 5에 나타내는 바와 같이, 연속하는 3개의 로트(32a, 32b, 32c)에 대하여 시스템 레시피(33a, 33b, 33c)가 각각 설정되고, 모든 시스템 레시피(33a~33c)에서는, 기판 처리 시스템(10)에 있어서의 각 챔버(21)(도면 중에 있어 「챔버 A」 및 「챔버 B」로 나타낸다)에서 실행되는 각 로트의 제품 처리의 종류(명칭)(도면 중에 있어 「PR」로 나타낸다)가 「A」로 설정되고 또한, 각 로트의 세정 처리의 종류(명칭)(도면 중에 있어 「CR」로 나타낸다)가 「X」로 설정되어 있는 경우로서, 세정 처리를 실행하기까지의 제품 처리의 실행 횟수가 16회로 설정되어 있는 경우, 명칭 「A」의 제품 처리의 실행 횟수가 16회에 달한 직후의 웨이퍼 W를 챔버 A에 수용했을 때에 세정 처리를 실행한다. 이때, 세정 처리의 실행 직전에 명칭 「A」의 제품 처리가 실시된 웨이퍼 W(16회째의 명칭 「A」의 제품 처리가 실시된 웨이퍼 W)가 포함되는 로트(32c)에 대하여 설정된 시스템 레시피(33c)가 참조되고, 그 시스템 레시피(33c)에 기술된 챔버 A에 대응하는 명칭 「X」의 세 정 처리가 실행된다.
또한, 도 6에 나타내는 바와 같이, 연속하는 4개의 로트(32a, 34a, 34b, 34c)에 대하여 시스템 레시피(33a, 35a, 35b, 35c)가 각각 설정되고, 시스템 레시피(33a)에서는, 기판 처리 시스템(10)에 있어서의 각 챔버(21)에서 실행되는 각 로트의 제품 처리의 종류(명칭)가 「A」로 설정되고 또한, 각 로트의 세정 처리의 종류(명칭)가 「X」로 설정되고, 시스템 레시피(35a~35c)에서는, 기판 처리 시스템(10)에 있어서의 각 챔버(21)에서 실행되는 각 로트의 제품 처리의 종류(명칭)가 「B」로 설정되고 또한, 각 로트의 세정 처리의 종류(명칭)가 「Y」로 설정되어 있는 경우로서, 세정 처리를 실행하기까지의 제품 처리의 실행 횟수가 16회로 설정되어 있는 경우, 명칭 「B」의 제품 처리의 실행 횟수가 16회에 달한 직후의 웨이퍼 W를 챔버 A에 수용했을 때에 세정 처리를 실행한다. 이때, 세정 처리의 실행 직전에 명칭 「B」의 제품 처리가 실시된 웨이퍼 W(16회째의 명칭 「B」의 제품 처리가 실시된 웨이퍼 W)가 포함되는 로트(34c)에 대하여 설정된 시스템 레시피(35c)가 참조되고, 그 시스템 레시피(35c)에 기술된 챔버 A에 대응하는 명칭 「Y」의 세정 처리가 실행된다.
상술한 매수 지정 클리닝 카운터 계승 기능은, 시스템 컨트롤러(25)의 CPU가 제 3 세정 방법 실행 프로그램에 따라 기판 처리 시스템(10)의 각 구성 요소의 동작을 제어함으로써 실현된다.
다음으로, 본 실시예에 따른 기판 처리 시스템의 세정 방법으로서의 챔버 세정 처리에 대하여 설명한다.
도 7은, 본 실시예에 따른 기판 처리 시스템의 세정 방법으로서의 챔버 세정 처리를 나타내는 흐름도이다. 본 처리는, 시스템 컨트롤러(25)의 CPU가 제 3 세정 방법 실행 프로그램에 근거하여 실행한다. 또한, 본 챔버 세정 처리의 실행까지, 세정 처리를 실행하는 타이밍에 대응하는 제품 처리의 실행 횟수가 미리 설정되고(횟수 설정 단계), 각 로트에 대하여 시스템 레시피가 설정되어 있다(처리 설정 단계).
도 7에 있어서, 우선, 누계된 제품 처리의 실행 횟수가 미리 설정된 제품 처리의 실행 횟수 이상인지 여부를 판별하고(단계 S701), 누계된 제품 처리의 실행 횟수가 미리 설정된 제품 처리의 실행 횟수보다 작은 경우, 앞으로 실행될 제품 처리가 로트에서 실행되는 최초의 제품 처리에 해당하는지 여부를 판별한다(단계 S702).
앞으로 실행될 제품 처리가 로트에서 실행되는 최초의 제품 처리에 해당하지 않는 경우(단계 S702에서 아니오), 제품 처리의 실행 횟수를 「1」만 누계한다(단계 S703)(횟수 누계 단계).
한편, 단계 S702의 판별의 결과, 앞으로 실행될 제품 처리가 로트에서 실행되는 최초의 제품 처리에 해당하는 경우(단계 S702에서 예), 앞으로 실행될 제품 처리가 실시되는 웨이퍼 W를 포함하는 로트(이하, 「뒤의 로트」라고 한다) 및 앞의 로트의 시간적 간격이 미리 설정된 소정 시간보다 긴지 여부를 판별하고(단계 S704), 그 시간적 간격이 소정 시간보다 긴 경우(단계 S704에서 예), 제품 처리의 실행 횟수를 「1」로 리셋한다(단계 S705).
단계 S704의 판별의 결과, 상기 시간적 간격이 소정 시간 이내인 경우, 각 로트에 대하여 설정된 시스템 레시피를 참조하여, 앞의 로트에서 실행된 최후의 제품 처리의 명칭을 뒤의 로트에서 실행되는 최초의 제품 처리의 명칭과 비교하여 앞의 로트에서 실행된 최후의 제품 처리의 종류가 뒤의 로트에서 실행되는 최초의 제품 처리의 종류와 같은지 여부를 판별한다(단계 S706)(종류 판별 단계).
단계 S706의 판별의 결과, 제품 처리의 종류가 같은 경우(단계 S706에서 예), 제품 처리의 실행 횟수를 「1」만 누계하고(단계 S703)(횟수 누계 단계), 제품 처리의 종류가 다른 경우(단계 S706에서 아니오), 제품 처리의 실행 횟수를 「1」로 리셋한다(단계 S705).
이어서, 뒤의 로트에 대하여 설정된 시스템 레시피를 참조하여, 그 시스템 레시피에 기술된 챔버(21)에 대응하는 제품 처리를 실행하고(단계 S707), 단계 S701로 되돌아간다.
단계 S701의 판별의 결과, 누계된 제품 처리의 실행 횟수가 미리 설정된 제품 처리의 실행 횟수 이상인 경우, 직전에 제품 처리가 실시된 웨이퍼 W가 포함되는 로트에 대하여 설정된 시스템 레시피를 참조하여(단계 S708), 그 시스템 레시피에 기술된 챔버(21)에 대응하는 세정 처리를 실행하고(단계 S709), 본 처리를 종료한다.
도 7의 처리에 의하면, 세정 처리의 실행 직전에 제품 처리가 실시된 웨이퍼 W가 포함되는 로트에 대하여 설정된 시스템 레시피가 참조되어, 그 시스템 레시피에 기술된 챔버(21)에 대응하는 세정 처리가 실행된다. 각 로트에 대하여 제품 처 리의 종류 및 그 제품 처리에 적합한 세정 처리의 종류를 기술한 시스템 레시피가 설정되어 있으므로, 실행되는 세정 처리는 직전까지 실행되고 있던 제품 처리에 적합한 것이 된다. 이에 따라, 챔버(21)를 적절히 세정할 수 있다.
상술한 도 7의 처리에서는, 연속하는 2개의 로트에 있어서, 앞의 로트 및 뒤의 로트의 시간적 간격이 미리 설정된 소정 시간 이내이며, 또한 앞의 로트에 있어서의 제품 처리의 종류와, 뒤의 로트에 있어서의 제품 처리의 종류가 같은 경우에, 당해 제품 처리의 실행 횟수가 「1」만 누계되고, 또한, 누계된 제품 처리의 실행 횟수가 미리 설정된 제품 처리의 실행 횟수 이상이 된 경우, 직전에 제품 처리가 실시된 웨이퍼 W가 포함되는 로트에 대하여 설정된 시스템 레시피가 참조되어, 그 시스템 레시피에 기술된 챔버(21)에 대응하는 세정 처리가 실행된다. 즉, 세정 처리의 실행까지, 그 세정 처리가 적합한 제품 처리가 미리 설정된 실행 횟수까지 실행되므로, 적절한 조건하에서 챔버(21)를 세정할 수 있다. 또한, 제품 처리의 실행 횟수가 누계되는 경우에는 챔버(21) 내의 상태가 거의 변화하지 않는다. 따라서, 챔버(21) 내의 상태가 제품 처리의 실행에 의해 세정 처리에 적합한 상태가 된 채로, 즉, 보다 적절한 조건하에서 챔버(21)를 세정할 수 있다.
또한, 상술한 도 7의 처리에서는, 앞의 로트에 있어서의 제품 처리의 명칭 및 뒤의 로트에 있어서의 제품 처리의 명칭에 근거하여, 앞의 로트에 있어서의 제품 처리의 종류와, 뒤의 로트에 있어서의 제품 처리의 종류가 같은지 여부가 판별되므로, 챔버(21) 내의 상태를 실제로 확인하는 일 없이, 상기 판별을 용이하고 또한 확실하게 행할 수 있다.
상술한 도 7의 처리에서는, 앞의 로트에 있어서의 제품 처리의 종류와, 뒤의 로트에 있어서의 제품 처리의 종류가 같은 경우에만, 제품 처리의 실행 횟수가 누계되었지만, 앞의 로트에 있어서의 제품 처리의 종류와 뒤의 로트에 있어서의 제품 처리의 종류가 유사한 경우, 즉, 앞의 로트에 있어서의 제품 처리의 내용과 뒤의 로트에 있어서의 제품 처리의 내용이 동일하지는 않지만 비슷한 경우에도, 제품 처리의 실행 횟수를 누계하더라도 좋다. 앞의 로트에 있어서의 제품 처리의 내용과 뒤의 로트에 있어서의 제품 처리의 내용이 비슷한 경우에도 챔버 내의 상태가 그다지 변화하지 않으므로, 제품 처리의 실행 횟수를 누계하여 세정 처리를 실행하더라도, 적절한 조건으로 챔버(21)를 세정할 수 있다. 따라서, 적절한 조건을 유지하면서 챔버(21)의 세정 처리의 실행 조건을 완화할 수 있어, 챔버(21)의 세정 빈도를 저하시킬 수 있다.
또한, 도 7의 처리에 있어서, 세정 처리의 실행 후, 웨이퍼 W를 이용하여 챔버(21) 내의 상태를 새로운 제품 처리에 적합한 상태로 안정시키기 위한 시즈닝 처리를 실행하더라도 좋고, 이에 따라, 챔버(21) 내의 상태를 신속히 안정시킬 수 있다. 또한, 이때, 상술한 로트 안정 더미 처리 기능에 있어서의 제품 처리의 종류가 같은지 여부를 판정하는 공정을 이용하여, 세정 처리의 실행 전후에 있어서의 제품 처리의 종류가 같은지 여부를 판별하더라도 좋고, 제품 처리의 종류가 같은 경우에는, 시즈닝 처리를 생략하더라도 좋다.
또한, 본 실시예에서 웨이퍼 W에 실시되는 제품 처리는 RIE 처리였지만, 실시되는 제품 처리는 다른 플라즈마 처리나 플라즈마를 이용하지 않는 처리로서, 챔 버(21) 내에서 반응 생성물이나 입자를 생기게 하는 처리도 해당한다.
또, 상술한 본 실시예에서는, 에칭 처리가 실시되는 기판이 반도체 웨이퍼 W였지만, 에칭 처리가 실시되는 기판은 이것에 한정되지 않고, 예컨대, LCD(Liquid Crystal Display)나 FPD(Flat Panel Display) 등의 유리 기판이더라도 좋다.
또한, 본 발명의 목적은, 상술한 본 실시예의 기능을 실현하는 소프트웨어의 프로그램을 기록한 기억 매체를, 컴퓨터(예컨대, 시스템 컨트롤러(25))에 공급하고, 컴퓨터의 CPU가 기억 매체에 저장된 프로그램을 판독하여 실행하는 것에 의해서도 달성된다.
이 경우, 기억 매체로부터 판독된 프로그램 자체가 상술한 본 실시예의 기능을 실현하게 되어, 프로그램 및 그 프로그램을 기억한 기억 매체는 본 발명을 구성하게 된다.
또한, 프로그램을 공급하기 위한 기억 매체로서는, 예컨대, RAM, NV-RAM, 플로피(등록 상표) 디스크, 하드 디스크, 광 자기 디스크, CD-ROM, CD-R, CD-RW, DVD(DVD-ROM, DVD-RAM, DVD-RW, DVD+RW) 등의 광 디스크, 자기 테이프, 비휘발성의 메모리 카드, 다른 ROM 등의 상기 프로그램을 기억할 수 있는 것이면 좋다. 혹은, 상기 프로그램은, 인터넷, 상용 네트워크, 또는 LAN 등에 접속되는 도시하지 않은 다른 컴퓨터나 데이터베이스 등으로부터 다운로드함으로써 컴퓨터에 공급되더라도 좋다.
또, 컴퓨터가 판독한 프로그램을 실행함으로써, 상기 본 실시예의 기능이 실현되는 것뿐만 아니라, 그 프로그램의 지시에 근거하여, CPU상에서 가동되고 있는 OS(operating system) 등이 실제의 처리의 일부 또는 전부를 행하고, 그 처리에 의해 상술한 본 실시예의 기능이 실현되는 경우도 포함된다.
또한, 기억 매체로부터 판독된 프로그램이, 컴퓨터에 삽입된 기능 확장 보드나 컴퓨터에 접속된 기능 확장 유닛에 구비되는 메모리에 기입된 후, 그 프로그램의 지시에 근거하여, 그 기능 확장 보드나 기능 확장 유닛에 구비되는 CPU 등이 실제의 처리의 일부 또는 전부를 행하고, 그 처리에 의해 상술한 본 실시예의 기능이 실현되는 경우도 포함된다.
상기 프로그램의 형태는, 오브젝트 코드, 인터프리터에 의해 실행되는 프로그램, OS에 공급되는 스크립트 데이터 등의 형태로 이루어지더라도 좋다.
도 1은 본 발명의 실시예에 따른 기판 처리 시스템의 구성을 개략적으로 나타내는 평면도,
도 2는 도 1의 기판 처리 시스템에 있어서의 로트 내 클리닝 기능 및 PM 사용 횟수 클리닝 기능을 설명하기 위한 도면으로, 도 2(a)는 로트 내 클리닝 기능의 일례를 나타내는 도면이며, 도 2(b) 및 도 2(c)는 각각 PM 사용 횟수 클리닝 기능의 일례를 나타내는 도면,
도 3은 도 1의 기판 처리 시스템에 있어서의 로트 안정 더미 처리 기능을 설명하기 위한 도면으로, 도 3(a)~3(c)는 각각 로트 안정 더미 처리 기능의 일례를 나타내는 도면,
도 4는 도 1의 기판 처리 시스템에 있어서의 매수 지정 클리닝 카운터 계승 기능을 설명하기 위한 도면으로, 도 4(a)~4(c)는 각각 매수 지정 클리닝 카운터 계승 기능의 일례를 나타내는 도면,
도 5는 도 4의 매수 지정 클리닝 카운터 계승 기능에 있어서의 각 로트에 대한 챔버의 세정 처리의 설정의 일례를 설명하기 위한 도면,
도 6은 도 4의 매수 지정 클리닝 카운터 계승 기능에 있어서의 각 로트에 대한 챔버의 세정 처리의 설정의 일례를 설명하기 위한 도면,
도 7은 본 실시예에 따른 기판 처리 시스템의 세정 방법으로서의 챔버 세정 처리를 나타내는 흐름도이다.
도면의 주요 부분에 대한 부호의 설명
W : 웨이퍼 10 : 기판 처리 시스템
21 : 챔버 25 : 시스템 컨트롤러
27a~27c, 28a~28c, 29a, 29b, 30a~30c, 31a~31c, 32a~32c, 34a~34c : 로트
33a~33c, 35a~35c : 시스템 레시피

Claims (6)

  1. 기판을 수용하는 수용실을 구비하고, 복수의 로트가 포함하는 상기 기판에 연속적으로 소정의 처리를 실시하고 또한, 상기 수용실의 세정 처리를 실행하는 기판 처리 시스템의 세정 방법으로서,
    상기 세정 처리를 실행하는 타이밍에 대응하는 실행 횟수를 미리 설정하는 횟수 설정 단계와,
    각 로트에 대하여 상기 소정의 처리의 종류 및 그 소정의 처리에 대응하는 세정 처리의 종류를 미리 설정하는 처리 설정 단계와,
    연속하는 2개의 로트에 있어서, 앞의 로트에 있어서의 상기 소정의 처리의 종류와, 뒤의 로트에 있어서의 상기 소정의 처리의 종류가 같은지 여부를 판별하는 종류 판별 단계와,
    상기 앞의 로트에 있어서의 상기 소정의 처리의 종류와, 상기 뒤의 로트에 있어서의 상기 소정의 처리의 종류가 같은 경우에, 당해 소정의 처리의 실행 횟수를 누계하는 횟수 누계 단계와,
    상기 누계된 상기 소정의 처리의 실행 횟수가 상기 미리 설정된 실행 횟수에 도달했을 때에, 직전에 상기 소정의 처리가 실시된 상기 기판이 포함되는 로트에 대하여 상기 설정된 종류의 세정 처리
    를 실행하는 것을 특징으로 하는 기판 처리 시스템의 세정 방법.
  2. 제 1 항에 있어서,
    상기 횟수 누계 단계에서는, 상기 앞의 로트와 상기 뒤의 로트 사이의 시간적 간격이 소정 시간 이내인 경우에만, 상기 소정의 처리의 실행 횟수를 누계하는 것을 특징으로 하는 기판 처리 시스템의 세정 방법.
  3. 제 1 항 또는 제 2 항에 있어서,
    상기 종류 판별 단계에서는, 상기 앞의 로트에 있어서의 상기 소정의 처리의 명칭 및 상기 뒤의 로트에 있어서의 상기 소정의 처리의 명칭에 근거하여, 상기 앞의 로트에 있어서의 상기 소정의 처리의 종류와, 상기 뒤의 로트에 있어서의 상기 소정의 처리의 종류가 같은지 여부를 판별하는 것을 특징으로 하는 기판 처리 시스템의 세정 방법.
  4. 삭제
  5. 기판을 수용하는 수용실을 구비하고, 복수의 로트가 포함하는 상기 기판에 연속적으로 소정의 처리를 실시하고 또한, 상기 수용실의 세정 처리를 실행하는 기판 처리 시스템의 세정 방법을 컴퓨터에 실행시키는 프로그램을 저장하는 컴퓨터로 판독 가능한 기억 매체로서,
    상기 세정 방법은,
    상기 세정 처리를 실행하는 타이밍에 대응하는 실행 횟수를 미리 설정하는 횟수 설정 단계와,
    각 로트에 대하여 상기 소정의 처리의 종류 및 그 소정의 처리에 대응하는 세정 처리의 종류를 미리 설정하는 처리 설정 단계와,
    연속하는 2개의 로트에 있어서, 앞의 로트에 있어서의 상기 소정의 처리의 종류와, 뒤의 로트에 있어서의 상기 소정의 처리의 종류가 같은지 여부를 판별하는 종류 판별 단계와,
    상기 앞의 로트에 있어서의 상기 소정의 처리의 종류와, 상기 뒤의 로트에 있어서의 상기 소정의 처리의 종류가 같은 경우에, 당해 소정의 처리의 실행 횟수를 누계하는 횟수 누계 단계와,
    상기 누계된 상기 소정의 처리의 실행 횟수가 상기 미리 설정된 실행 횟수에 도달했을 때에, 직전에 상기 소정의 처리가 실시된 상기 기판이 포함되는 로트에 대하여 상기 설정된 종류의 세정 처리
    를 실행하는 것을 특징으로 하는 기억 매체.
  6. 기판을 수용하는 수용실과, 제어부를 구비하고, 복수의 로트가 포함하는 상기 기판에 연속적으로 소정의 처리를 실시하고 또한, 상기 수용실의 세정 처리를 실행하는 기판 처리 시스템에 있어서,
    상기 제어부는,
    상기 세정 처리를 실행하는 타이밍에 대응하는 실행 횟수를 미리 설정하고,
    각 로트에 대하여 상기 소정의 처리의 종류 및 그 소정의 처리에 대응하는 세정 처리의 종류를 미리 설정하고,
    연속하는 2개의 로트에 있어서, 앞의 로트에 있어서의 상기 소정의 처리의 종류와, 뒤의 로트에 있어서의 상기 소정의 처리의 종류가 같은지 여부를 판별하고,
    상기 앞의 로트에 있어서의 상기 소정의 처리의 종류와, 상기 뒤의 로트에 있어서의 상기 소정의 처리의 종류가 같은 경우에, 당해 소정의 처리의 실행 횟수를 누계하고,
    상기 누계된 상기 소정의 처리의 실행 횟수가 상기 미리 설정된 실행 횟수에 도달했을 때에, 직전에 상기 소정의 처리가 실시된 상기 기판이 포함되는 로트에 대하여 상기 설정된 종류의 세정 처리를 실행하는 것
    을 특징으로 하는 기판 처리 시스템.
KR1020090018091A 2008-03-17 2009-03-03 기판 처리 시스템의 세정 방법, 기억 매체 및 기판 처리 시스템 KR101227235B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2008067806A JP5220447B2 (ja) 2008-03-17 2008-03-17 基板処理システムの洗浄方法、記憶媒体及び基板処理システム
JPJP-P-2008-067806 2008-03-17

Publications (2)

Publication Number Publication Date
KR20090099461A KR20090099461A (ko) 2009-09-22
KR101227235B1 true KR101227235B1 (ko) 2013-01-28

Family

ID=41061644

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090018091A KR101227235B1 (ko) 2008-03-17 2009-03-03 기판 처리 시스템의 세정 방법, 기억 매체 및 기판 처리 시스템

Country Status (5)

Country Link
US (1) US8382910B2 (ko)
JP (1) JP5220447B2 (ko)
KR (1) KR101227235B1 (ko)
CN (1) CN101540274B (ko)
TW (1) TWI464792B (ko)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101192676B1 (ko) * 2006-01-27 2012-10-19 가부시키가이샤 히다치 고쿠사이 덴키 기판 처리 장치
JP5947030B2 (ja) 2010-12-28 2016-07-06 キヤノンアネルバ株式会社 基板処理方法、基板処理装置
CN103215572B (zh) * 2012-01-19 2016-12-14 北京北方微电子基地设备工艺研究中心有限责任公司 半导体设备工艺控制方法和半导体设备工艺控制装置
JP5954108B2 (ja) * 2012-10-23 2016-07-20 東京エレクトロン株式会社 基板処理装置
JP2016103496A (ja) * 2014-11-27 2016-06-02 株式会社日立ハイテクノロジーズ プラズマ処理装置
CN111118458B (zh) * 2019-12-04 2022-03-22 北京北方华创微电子装备有限公司 腔室清洁方法及装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09298152A (ja) * 1996-05-07 1997-11-18 Nikon Corp 加工方法
JPH10199817A (ja) * 1997-01-10 1998-07-31 Kokusai Electric Co Ltd 成膜装置
KR100464579B1 (ko) * 2001-03-29 2005-01-03 가부시끼가이샤 도시바 반도체 장치 제조 방법
KR20070093878A (ko) * 2006-03-15 2007-09-19 동경 엘렉트론 주식회사 기판 처리 장치의 클리닝 방법, 기판 처리 장치,프로그램을 기록한 기록 매체

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3350264B2 (ja) * 1994-12-22 2002-11-25 松下電器産業株式会社 プラズマクリーニング方法
JPH10135094A (ja) * 1996-10-28 1998-05-22 Canon Sales Co Inc 半導体製造装置
US6168672B1 (en) * 1998-03-06 2001-01-02 Applied Materials Inc. Method and apparatus for automatically performing cleaning processes in a semiconductor wafer processing system
JP4017463B2 (ja) * 2002-07-11 2007-12-05 株式会社荏原製作所 洗浄方法
JP2006319041A (ja) * 2005-05-11 2006-11-24 Tokyo Electron Ltd プラズマクリーニング方法、成膜方法
JP4822048B2 (ja) * 2005-12-08 2011-11-24 富士通セミコンダクター株式会社 半導体製造装置のプリメンテナンス方法
JP4963842B2 (ja) * 2006-02-13 2012-06-27 東京エレクトロン株式会社 基板処理室の洗浄方法、記憶媒体及び基板処理装置
US20070215180A1 (en) * 2006-03-15 2007-09-20 Tokyo Electron Limited Cleaning method of substrate processing equipment, substrate processing equipment, and recording medium for recording program thereof

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09298152A (ja) * 1996-05-07 1997-11-18 Nikon Corp 加工方法
JPH10199817A (ja) * 1997-01-10 1998-07-31 Kokusai Electric Co Ltd 成膜装置
KR100464579B1 (ko) * 2001-03-29 2005-01-03 가부시끼가이샤 도시바 반도체 장치 제조 방법
KR20070093878A (ko) * 2006-03-15 2007-09-19 동경 엘렉트론 주식회사 기판 처리 장치의 클리닝 방법, 기판 처리 장치,프로그램을 기록한 기록 매체

Also Published As

Publication number Publication date
KR20090099461A (ko) 2009-09-22
JP5220447B2 (ja) 2013-06-26
US8382910B2 (en) 2013-02-26
JP2009224580A (ja) 2009-10-01
CN101540274A (zh) 2009-09-23
TW201003751A (en) 2010-01-16
TWI464792B (zh) 2014-12-11
CN101540274B (zh) 2012-06-13
US20090229635A1 (en) 2009-09-17

Similar Documents

Publication Publication Date Title
KR101227235B1 (ko) 기판 처리 시스템의 세정 방법, 기억 매체 및 기판 처리 시스템
JP5445006B2 (ja) 基板処理装置、基板処理方法及び記憶媒体
KR101494923B1 (ko) 고애스펙트비 구조의 식각시 마이크로로딩의 감소 방법
EP2733558B1 (en) Processing indicating device, processing indicating method, computer program and processing device
TWI728981B (zh) 半導體製造裝置及基板運送方法
US9583352B2 (en) Method of etching and cleaning wafers
KR102490646B1 (ko) 기판 처리 장치의 제어 장치 및 기판 처리 표시 방법
JP5463066B2 (ja) ロット処理開始判定方法及び制御装置
US20180358249A1 (en) Substrate accommodating container, control device, and abnormality detection method
US20090292388A1 (en) Semiconductor manufacturing system
JP2011119610A (ja) 枚葉式の基板液処理装置における循環ラインの液交換方法
TWI747456B (zh) 物料加工路徑選擇方法及裝置
KR102364319B1 (ko) 기판 처리 장치, 기판 처리 방법 및 기판 처리 프로그램
US8785303B2 (en) Methods for depositing amorphous silicon
KR101723264B1 (ko) 기판 처리 시간 설정 방법 및 기억 매체
US7474934B2 (en) Methods and apparatus for enhancing electronic device manufacturing throughput
US8364422B2 (en) Method of presuming interior situation of process chamber and storage medium
KR102168365B1 (ko) 스케줄러, 기판 처리 장치 및 기판 반송 방법
JP6842828B2 (ja) 処理システム及び処理プログラム
KR20030010529A (ko) 시스템 프로세싱 시간 계산 방법, 시스템 프로세싱 시간계산 장치, 및 시스템 프로세싱 시간 계산 프로그램이기록된 기록 매체
JP2020123675A (ja) 半導体製造装置の管理システム及びその方法
TW201703178A (zh) 控制傳送至半導體機台的方法、裝置及系統
KR20130138277A (ko) 플라즈마 프로세싱 시스템을 통합 및 제어하는 방법 및 장치
JP2019071359A (ja) 被処理体を処理する方法
US20080190446A1 (en) Control of dry clean process in wafer processing

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20151217

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20161221

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20180104

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20190117

Year of fee payment: 7