KR101211076B1 - ＧａＮ계 반도체 발광 소자 및 그 제조 방법 - Google Patents

ＧａＮ계 반도체 발광 소자 및 그 제조 방법 Download PDF

Info

Publication number
KR101211076B1
KR101211076B1 KR1020077015674A KR20077015674A KR101211076B1 KR 101211076 B1 KR101211076 B1 KR 101211076B1 KR 1020077015674 A KR1020077015674 A KR 1020077015674A KR 20077015674 A KR20077015674 A KR 20077015674A KR 101211076 B1 KR101211076 B1 KR 101211076B1
Authority
KR
South Korea
Prior art keywords
gan
compound semiconductor
semiconductor layer
layer
top surface
Prior art date
Application number
KR1020077015674A
Other languages
English (en)
Other versions
KR20070089735A (ko
Inventor
히로유키 오쿠야마
고시 비와
Original Assignee
소니 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 소니 가부시끼가이샤 filed Critical 소니 가부시끼가이샤
Publication of KR20070089735A publication Critical patent/KR20070089735A/ko
Application granted granted Critical
Publication of KR101211076B1 publication Critical patent/KR101211076B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0093—Wafer bonding; Removal of the growth substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/16—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular crystal structure or orientation, e.g. polycrystalline, amorphous or porous
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/14—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)
  • Semiconductor Lasers (AREA)

Abstract

활성층의 두께 방향에서의 피에조(piezo) 자발 분극(自發分極)의 발생을 억제할 수가 있고, 게다가 발광 다이오드의 구동 전압의 저전압화를 도모할 수 있는 GaN계 반도체 발광 소자를 제공한다. GaN계 반도체 발광 소자는, 꼭대기면(頂面)이 A면과 평행하며, 제1 도전형을 가지는 제1 GaN계 화합물 반도체층(21), 꼭대기면이 A면과 평행한 활성층(22), 꼭대기면이 A면과 평행하고, 제2 도전형을 가지는 제2 GaN계 화합물 반도체층(23), GaN계 화합물 반도체로 이루어지며, 꼭대기면이 A면과 평행한 컨택트층(24)이, 순차(順次) 적층되어 이루어지며, 제1 GaN계 화합물 반도체층(21) 위에 형성된 제1 전극(25) 및, 컨택트층(24) 위에 형성된 제2 전극(26)을 구비한다.

Description

ＧａＮ계 반도체 발광 소자 및 그 제조 방법{GaN-BASED SEMICONDUCTOR LIGHT-EMITTING ELEMENT AND METHOD FOR FABRICATING SAME}
본 발명은, GaN계 반도체 발광 소자 및 그 제조 방법에 관한 것이다.
예를 들면, n형 GaN층과, InGaN으로 이루어지는 활성층과, p형 GaN층이 적층된 청색(靑色) 혹은 녹색(綠色)을 발광하는 발광 다이오드(LED)를 상정한 경우, InGaN 결정의 격자 정수(格子定數)는, GaN 결정의 격자 정수보다도 조금 크다. 따라서, 꼭대기면(頂面)이 C면과 평행한 n형 GaN층과, 꼭대기면이 C면과 평행한 InGaN으로 이루어지는 활성층과, 꼭대기면이 C면과 평행한 p형 GaN층이 적층된 경우, 활성층에 압축 압력이 가해진다. 그 결과, 활성층의 두께 방향에 피에조(piezo) 자발 분극(自發分極)이 생기고, 이와 같은 발광 다이오드로부터의 발광 파장에 시프트가 생기거나, 동작 전압의 상승, 발광 효율의 저하, 휘도 포화(輝度飽和)라고 하는 현상이 발생한다.
　이와 같은 활성층의 두께 방향에 피에조 자발 분극이 생기는 현상을 억제하기 위한 기술이, 일본 특개 제2003-158294호 공보에 개시(開示)되어 있다. 이 특허 공개 공보에 개시된 기술에 의하면, 활성층의 꼭대기면이, 예를 들면 A면과 평행하며, 혹은 또 M면과 평행하며, 혹은 또, {2-1-14}면과 평행한 경우, 피에조 자발 분극이 활성층의 두께 방향과 수직인 방향에 생긴다고 되어 있다.
한편, 요즈음(최근), 결정 결함 밀도가 낮은 GaN계 화합물 반도체층을 형성하기 위해서, GaN계 화합물 반도체층을 사파이어 기판 위에 횡방향으로 성장시키는 방법[이하, 횡방향 에피택셜 성장, 혹은 ELOG 성장법(Epitaxial Lateral OverGrowh법)이라고 부름]이, 여러 가지 검토되고 있다. 일반적으로, 사파이어 기판 위에, GaN계 화합물 반도체로 이루어지는, 이간(離間; 간격을 두고 서로 떨어짐)된 시드층을 복수 형성하면, 이 시드층으로부터 GaN계 화합물 반도체층이 횡방향으로 성장한다. 그리고, GaN계 화합물 반도체층이 횡방향으로 성장하는 영역에서, 전위(轉位)는, GaN계 화합물 반도체층의 성장과 함께 횡방향으로만 진행하고, GaN계 화합물 반도체층의 종방향(두께 방향)으로는 관통하지 않기 때문에, 결정 결함 밀도가 낮은 GaN계 화합물 반도체층을 얻을 수가 있다.
이와 같은 ELOG법의 하나가, 예를 들면 일본 특개 제2002-100579호 공보에 개시되어 있다. 이 일본 특개 제2002-100579호 공보에 개시된 기술에 있어서는, 질화물 반도체와 다른 이종(異種) 기판 위에, 질화물 반도체로 이루어지는 성장핵(成長核)을, 주기적(周期的)인 스트라이프 모양, 섬 모양(島狀) 또는 격자 모양으로 형성하는 공정과, 성장핵으로부터, 성장핵끼리 대략 중앙부에서 서로 접합(接合)해서 기판 전면(全面)을 덮도록, 질화물 반도체층을 성장시키는 성장 공정을 구비하고 있으며, 이 성장 공정에서, 질화물 반도체층의 성장을 도중(途中)까지 성장시킨 후에, 성장핵의 위쪽(上方)에 보호막을 형성하고, 또 질화물 반도체층을 성장시킨다.
[특허 문헌 1] 일본 특개 제2003-158294호 공보
[특허 문헌 2] 일본 특개 제2002-100579호 공보
사파이어 기판의 C면 위에 ELOG 성장법에 의거해서 형성된 GaN계 화합물 반도체층은, 그의 꼭대기면이 C면으로 되며, 측면이 A면으로 된다. 즉, GaN계 화합물 반도체층의 꼭대기면은, GaN계 화합물 반도체 결정의 {0001}면과 평행하게 되며, GaN계 화합물 반도체층의 측면은, GaN계 화합물 반도체 결정의
[수학식 1]
Figure 112007049797018-pct00001
과 평행하게 된다. 또, 이와 같은 결정면(結晶面)을, 편의상 이하, {11-20}면으로 표기한다. 또, 육방정계(六方晶系)에 있어서의 예를 들면 이하에 예시하는 결정면의 표기,
[수학식 2]
Figure 112007049797018-pct00002
을, 편의상 본 명세서에서는, {hk-il}면, {h-kil}면으로 표기하고, 이하에 예시하는 방향의 표기,
[수학식 3]
Figure 112007049797018-pct00003
을, 편의상 본 명세서에서는, ＜hk-il＞방향, ＜h-kil＞방향으로 표기한다.
상술한 일본 특개 제2003-158294호 공보에 있어서는, 활성층의 두께 방향에서의 피에조 자발 분극의 발생을 억제할 수가 있지만, 활성층 위에 형성된 p형층(24)에, 직접 p컨택트(26)가 접속되어 있으므로, 발광 다이오드의 구동 전압을 소망의(원하는) 값(値)까지 저감하는 것이 곤란하다고 하는 문제를 가진다.
또, 상술한 일본 특개 제2002-100579호 공보에는, GaN계 화합물 반도체층이 피에조 자발 분극을 나타낸 경우의 문제점이나 그 해결 수단에 대해서, 전혀 언급되어 있지 않다.
따라서, 본 발명의 제1 목적은, 활성층의 두께 방향에서의 피에조 자발 분극의 발생을 억제할 수가 있고, 게다가 발광 다이오드의 구동 전압의 저전압화를 도모할 수 있는 GaN계 반도체 발광 소자를 제공하는 것에 있다. 또, 본 발명의 제2 목적은, 제1 목적에 더하여, 결정 결함 밀도가 낮은 GaN계 화합물 반도체층을 형성할 수 있는 GaN계 반도체 발광 소자의 제조 방법을 제공하는 것에 있다.
상기의 제1 목적을 달성하기 위한 본 발명의 제1 양태(態樣)에 관계된 GaN계 반도체 발광 소자는,
(A) 꼭대기면이 A면과 평행하며, 제1 도전형을 가지는 제1 GaN계 화합물 반도체층,
(B) 제1 GaN계 화합물 반도체층 위에 형성되며, 꼭대기면이 A면과 평행한 활성층,
(C) 활성층 위에 형성되고, 꼭대기면이 A면과 평행하며, 제2 도전형을 가지는 제2 GaN계 화합물 반도체층,
(D) 제1 GaN계 화합물 반도체층 위에 형성된 제1 전극 및,
(E) 제2 전극,
을 구비하고, 또
(F) 제2 GaN계 화합물 반도체층과 제2 전극 사이에 형성되고, GaN계 화합물 반도체로 이루어지며, 꼭대기면이 A면과 평행한 컨택트층
을 구비하는 것을 특징으로 한다.
또, 상기의 제1 목적을 달성하기 위한 본 발명의 제2 양태에 관계된 GaN계 반도체 발광 소자는,
(A) 꼭대기면이 M면과 평행하며, 제1 도전형을 가지는 제1 GaN계 화합물 반도체층,
(B) 제1 GaN계 화합물 반도체층 위에 형성되며, 꼭대기면이 M면과 평행한 활성층,
(C) 활성층 위에 형성되고, 꼭대기면이 M면과 평행하며, 제2 도전형을 가지는 제2 GaN계 화합물 반도체층,
(D) 제1 GaN계 화합물 반도체층 위에 형성된 제1 전극 및,
(E) 제2 전극
을 구비하고, 또
(F) 제2 GaN계 화합물 반도체층과 제2 전극 사이에 형성되고, GaN계 화합물 반도체로 이루어지며, 꼭대기면이 M면과 평행한 컨택트층
을 구비하는 것을 특징으로 한다.
나아가서는, 상기의 제1 목적을 달성하기 위한 본 발명의 제3 양태에 관계된 GaN계 반도체 발광 소자는,
(A) 꼭대기면이 무극성면(無極性面)과 평행하며, 제1 도전형을 가지는 제1 GaN계 화합물 반도체층,
(B) 제1 GaN계 화합물 반도체층 위에 형성되며, 꼭대기면이 무극성면과 평행한 활성층,
(C) 활성층 위에 형성되며, 꼭대기면이 무극성면과 평행하며, 제2 도전형을 가지는 제2 GaN계 화합물 반도체층,
(D) 제1 GaN계 화합물 반도체층 위에 형성된 제1 전극 및,
(E) 제2 전극
을 구비하고, 또
(F) 제2 GaN계 화합물 반도체층과 제2 전극 사이에 형성되고, GaN계 화합물 반도체로 이루어지며, 꼭대기면이 무극성면과 평행한 컨택트층
을 구비하는 것을 특징으로 한다.
화합물 반도체는 캐티온(양이온)(예를 들면 Ga)과 아니온(음이온)(예를 들면 N)으로 이루어지지만, Ga는 +3가(價)이며, N은 +5가 혹은 -3가라고 말할 수 있다. 그리고, Ga원자 및 N원자가 많이 출현하는 부분, 적게 출현하는 부분이 존재하는 면을 극성(極性)이 있는 면이라고 말한다. 예를 들면, C+면에서는, Ga면과 N면이 교대로(번갈아) 나타나서 성장하지만, 이 때, +가의 캐티온과 -가의 아니온 사이에서 면과 수직으로 방향성이 나타난다. 이것이 극성이다. 이것에 대해서, 예를 들면 A면에서는, Ga원자와 N원자의 원자 배열의 모양(樣子)에 대칭성이 있으며, 한쪽편(片方) 원자의 치우침(偏)나, 방향성이 없기 때문에 무극성이라고 불리며, 이와 같은 면을 무극성면이라고 부른다. 그리고, 무극성면에서는, A면 등과 같이, 캐티온, 아니온에서의 면과 수직인 대칭성이 없다.
보다 구체적으로는, 본 명세서에서의 무극성면으로서, {11-20}면인 A면, {1-100}면인 M면 및, {11-2n}면을 들 수가 있다. 단, {11-2n}면이라는것은, 거의 C면에 대해서 40도를 이루는 무극성면을 의미한다. 여기서, 활성층의 꼭대기면을 무극성면과 평행하게 함으로써, 활성층에 비록 피에조 자발 분극이 생긴 경우이더라도, 활성층의 두께 방향에 피에조 자발 분극이 생기는 일은 없고, 활성층의 두께 방향과는 대략 직각(예를 들면, 90도 혹은 90도±5도)의 방향에 피에조 자발 분극이 생길 뿐이다.
상기의 제2 목적을 달성하기 위한 본 발명의 제1 양태에 관계된 GaN계 반도체 발광 소자의 제조 방법은,
(a) 사파이어 기판의 R면 위에, GaN계 화합물 반도체로 이루어지며, 이간된 시드층을 복수 형성한 후,
(b) 꼭대기면이 A면과 평행한 제1 하지(下地; underlaying) GaN계 화합물 반도체층을, 각 시드층으로부터 횡방향 에피택셜 성장시키고, 다음에
(c) 시드층의 위쪽에 위치하는 제1 하지 GaN계 화합물 반도체층의 꼭대기면 부분에, 마스크층을 형성한 후,
(d) 제1 하지 GaN계 화합물 반도체층의 꼭대기면 위 및 마스크층 위에, 꼭대기면이 A면과 평행한 제2 하지 GaN계 화합물 반도체층을 제1 하지 GaN계 화합물 반도체층의 꼭대기면으로부터 횡방향 에피택셜 성장시키고, 그 후,
(e) 제2 하지 GaN계 화합물 반도체층 위에,
(1) 꼭대기면이 A면과 평행하며, 제1 도전형을 가지는 제1 GaN계 화합물 반도체층,
(2) 꼭대기면이 A면과 평행한 활성층,
(3) 꼭대기면이 A면과 평행하며, 제2 도전형을 가지는 제2 GaN계 화합물 반도체층,
(4) GaN계 화합물 반도체로 이루어지며, 꼭대기면이 A면과 평행한 컨택트층을, 순차(順次) 형성하는,
각 공정을 적어도 구비하는 것을 특징으로 한다.
또, 상기의 제2 목적을 달성하기 위한 본 발명의 제2 양태에 관계된 GaN계 반도체 발광 소자의 제조 방법은,
(a) LiAlO2 기판 위에, GaN계 화합물 반도체로 이루어지며, 이간된 시드층을 복수(複數) 형성한 후
(b) 꼭대기면이 M면과 평행한 제1 하지 GaN계 화합물 반도체층을, 각 시드층으로부터 횡방향 에피택셜 성장시키고, 다음에
(c) 시드층의 위쪽에 위치하는 제1 하지 GaN계 화합물 반도체층의 꼭대기면 부분에, 마스크층을 형성한 후,
(d) 제1 하지 GaN계 화합물 반도체층의 꼭대기면 위 및 마스크층 위에, 꼭대기면이 M면과 평행한 제2 하지 GaN계 화합물 반도체층을 제1 하지 GaN계 화합물 반도체층의 꼭대기면으로부터 횡방향 에피택셜 성장시키고, 그 후,
(e) 제2 하지 GaN계 화합물 반도체층 위에,
(1) 꼭대기면이 M면과 평행하며, 제1 도전형을 가지는 제1 GaN계 화합물 반도체층,
(2) 꼭대기면이 M면과 평행한 활성층,
(3) 꼭대기면이 M면과 평행하며, 제2 도전형을 가지는 제2 GaN계 화합물 반도체층,
(4) GaN계 화합물 반도체로 이루어지며, 꼭대기면이 M면과 평행한 컨택트층을 순차 형성하는, 각 공정을 적어도 구비하는 것을 특징으로 한다.
본 발명의 제1 양태 혹은 제2 양태에 관계된 GaN계 반도체 발광 소자의 제조 방법(이하, 이들을 총칭해서, 단순히 본 발명의 GaN계 반도체 발광 소자의 제조 방법이라고 부른다)에 있어서는,
상기 공정(b)에서, 제1 하지 GaN계 화합물 반도체층을, 각 시드층으로부터 횡방향 에피택셜 성장시키고, 각 제1 하지 GaN계 화합물 반도체층의 대향하는 측면이 상호(相互) 접촉하기 전에, 횡방향 에피택셜 성장을 중지하고,
상기 공정(d)에서, 제2 하지 GaN계 화합물 반도체층을 횡방향 에피택셜 성장시킴과 동시에, 제1 하지 GaN계 화합물 반도체층의 대향하는 측면으로부터 제3 하지 GaN계 화합물 반도체층을 횡방향 에피택셜 성장시키는 것이 바람직하지만, 이것에 한정되는 것은 아니다. 여기서, 한정하는 것은 아니지만, 제1 하지 GaN계 화합물 반도체층의 대향하는 측면 사이의 거리를 L, 복수의 시드층의 형성 피치를 PS로 했을 때, 0.5≤L/PS≤0.99, 바람직하게는, 0.6≤L/PS≤0.8을 만족시키는 것이, 결함을 줄인다고 하는 관점, 혹은 사파이어 기판이나 LiAlO2 기판으로부터의 GaN계 화합물 반도체층의 박리(剝離)를 방지한다고 하는 관점에서 바람직하다.
상기의 각종 바람직한 형태를 포함하는 본 발명의 GaN계 반도체 발광 소자의 제조 방법에 있어서는, 컨택트층을 형성한 후, 컨택트층 위에 제2 전극을 형성하는 것이 바람직하고, 이 경우 제2 전극을, 제1 하지 GaN계 화합물 반도체층의 꼭대기면 위에 형성된 제2 하지 GaN계 화합물 반도체층 부분의 위쪽에 형성하는 것이 한층더 바람직하다. 그리고 나아가서는, 제2 전극의 사영상(射影像; 투영상)은, 제1 하지 GaN계 화합물 반도체층의 꼭대기면 위에 형성된 제2 하지 GaN계 화합물 반도체층 부분의 사영상에 포함되는 것이 보다 한층더 바람직하고, 이 경우에는, 시드층의 평면 형상(形狀)을 폭 WS의 띠모양(帶狀)으로 하고, 마스크층의 평면 형상을 폭 WM의 띠모양으로 하고, 복수의 시드층의 형성 피치를 PS, 제2 전극의 폭을 WE2로 했을 때, 1＜WM/WS, 바람직하게는, 1＜WM/WS≤2를 만족시키고, 또한 WE2/(PS-WM)＜1, 바람직하게는, WE2/(PS-WM)＜0.5를 만족시키는 것이 더욱더 한층 바람직하다.
혹은 또, 상기의 각종 바람직한 형태를 포함하는 본 발명의 GaN계 반도체 발광 소자의 제조 방법에 있어서는, 제2 GaN계 화합물 반도체층을 형성한 후, 시드층, 제1 하지 GaN계 화합물 반도체층(및 제3 하지 GaN계 화합물 반도체층)을 사파이어 기판의 R면 혹은 LiAlO2 기판으로부터 박리하는 것이 바람직하고, 나아가서는, 시드층, 제1 하지 GaN계 화합물 반도체층(및 제3 하지 GaN계 화합물 반도체층)을 사파이어 기판의 R면 혹은 LiAlO2 기판으로부터 박리한 후, 시드층, 제1 하지 GaN계 화합물 반도체층, (제3 하지 GaN계 화합물 반도체층), 제2 하지 GaN계 화합물 반도체층 및 마스크층을 제거하고, 제1 GaN계 화합물 반도체층을 노출(露出)시키는 것이 바람직하고, 나아가서는, 노출한 제1 GaN계 화합물 반도체층 위에 제1 전극을 형성하는 것이 한층더 바람직하다.
또, 상기의 각종 바람직한 형태, 구성을 포함하는 본 발명의 GaN계 반도체 발광 소자의 제조 방법에 있어서는, 제1 하지 GaN계 화합물 반도체층의 횡방향 에피택셜 성장을, 유기 갈륨원(gallium source) 가스와 질소원(窒素源) 가스를 이용한 유기 금속 화학적 기상 성장법(MOCVD 법)에 의해서 행하는 것이 바람직하다. 그리고, 이 경우, 질소원 가스의 유기 갈륨원 가스에 대한 공급 몰비(mol ratio)인 V/III비를, 1×10 내지 3×103, 바람직하게는, 1×102 내지 1×103으로 하는 구성으로 하는 것이 바람직하고, 혹은 또, 이 경우, 유기 금속 화학적 기상 성장법에 의거하는 제1 하지 GaN계 화합물 반도체층의 횡방향 에피택셜 성장에 있어서, 사파이어 기판 혹은 LiAlO2 기판 1㎠ 당(當), 1분당의 유기 갈륨원 가스의 공급 몰수를, 0.5×10-6몰?㎝-2?min-1 내지 5×10-6몰?㎝-2?min-1, 바람직하게는, 0.5×10-6몰?cm-2?min-1 내지 2×10-6몰?㎝-2?min-1로 하는 것이 바람직하고, 혹은 또, 이 경우 유기 금속 화학적 기상 성장법에 의거하는 제1 하지 GaN계 화합물 반도체층의 횡방향 에피택셜 성장에 있어서, 질소원 가스의 압력을, 1×103Pa 내지 3×104Pa, 바람직하게는, 1×103Pa 내지 1×104Pa로 하는 것이 바람직하다. V/III비, 유기 갈륨원 가스의 공급 몰수, 질소원 가스의 압력을 상술한 범위로 하는 것에 의해서, 제1 하지 GaN계 화합물 반도체층의 횡방향 에피택셜 성장을 확실하게, 안정적으로 행할 수가 있다. 또, 질소원 가스의 압력은, MOCVD 장치에서의 GaN계 화합물 반도체층을 성막하기 위한 성막 챔버내의 GaN계 화합물 반도체층을 형성하는 영역에서의 압력을 가리킨다. 이하에 있어서도, 「질소원 가스의 압력」을 마찬가지 의미로 이용한다.
혹은 또, 상기의 각종 바람직한 형태, 구성을 포함하는 본 발명의 GaN계 반도체 발광 소자의 제조 방법에 있어서는, 제2 하지 GaN계 화합물 반도체층(및 제3 하지 GaN계 화합물 반도체층)의 횡방향 에피택셜 성장을, 유기 갈륨원 가스와 질소원 가스를 이용한 유기 금속 화학적 기상 성장법(MOCVD법)에 의해서 행하는 것이 바람직하다. 그리고, 이 경우, 질소원 가스의 유기 갈륨원 가스에 대한 공급 몰비인 V/III비를, 1×10 내지 3×103, 바람직하게는, 1×102 내지 1×103으로 하는 것이 바람직하고, 혹은 또, 이 경우, 유기 금속 화학적 기상 성장법에 의거하는 제2 하지 GaN계 화합물 반도체층(및 제3 하지 GaN계 화합물 반도체층)의 횡방향 에피택셜 성장에 있어서, 사파이어 기판 혹은 LiAlO2 기판 1㎠당, 1분당의 유기 갈륨원 가스의 공급 몰수를, 0.5×10-6몰?㎝-2?min-1 내지 5×10-6몰?㎝-2?min-1, 바람직하게는, 0.5×10-6몰?㎝-2?min-1 내지 2×10-6몰?㎝-2?min-1로 하는 것이 바람직하고, 혹은 또, 이 경우 유기 금속 화학적 기상 성장법에 의거하는 제2 하지 GaN계 화합물 반도체층(및 제3 하지 GaN계 화합물 반도체층)의 횡방향 에피택셜 성장에 있어서, 질소원 가스의 압력을, 1×103Pa 내지 3×104Pa, 바람직하게는, 1×103Pa 내지 1×104Pa로 하는 것이 바람직하다. V/III비, 유기 갈륨원 가스의 공급 몰수, 질소원 가스의 압력을 상술한 범위로 하는 것에 의해서, 제2 하지 GaN계 화합물 반도체층 및 제3 하지 GaN계 화합물 반도체층의 횡방향 에피택셜 성장을, 확실하게, 안정적으로 행할 수가 있다.
이상으로 설명한 각종 바람직한 형태, 구성을 포함하는 본 발명의 GaN계 반도체 발광 소자의 제조 방법에 있어서는, 시드층 및 마스크층의 평면 형상은 띠모양인 것이 바람직하다. 또한, 시드층의 사영상과 마스크층의 사영상은 평행한 것이 바람직하다. 나아가서는, 시드층의 사영상은, 마스크층의 사영 상에 포함되는 것이 바람직하고, 나아가서는, 시드층의 폭을 WS, 마스크층의 폭을 WM으로 했을 때, 1＜WM/WS, 바람직하게는, 1＜WM/WS≤2를 만족시키는 것이 한층더 바람직하다. 또, 복수의 시드층의 형성 피치를 PS로 했을 때, 0.01≤WS/PS≤0.5, 바람직하게는, 0.1≤WS/PS≤0.3을 만족시키는 것이 바람직하다. 1＜WM/WS를 만족시키는 것에 의해서, 얻어진 제2 하지 GaN계 화합물 반도체층에서의 결정 결함 밀도를 확실하게 저감시킬 수가 있다. 제1 도전형을 가지는 제1 GaN계 화합물 반도체층의 꼭대기면을 A면과 평행하게 하는 경우, 띠모양의 시드층이 연장(延)하는 방향을 ＜1-100＞방향으로 하는 것이 바람직하다.
　본 발명의 제1 양태～제3 양태에 관계된 GaN계 반도체 발광 소자(이하, 이들을 총칭해서, 본 발명의 GaN계 반도체 발광 소자라고 부르는 경우가 있다)에 있어서는 또, 이상으로 설명한 각종 바람직한 형태, 구성을 포함하는 본 발명의 GaN계 반도체 발광 소자의 제조 방법(또, 이하 이들을 총칭해서 단순히, 본 발명이라고 부르는 경우가 있다)에 있어서는, 컨택트층을 구성하는 GaN계 화합물 반도체는, InXGa(1-X)N(Al을 포함하고 있어도 좋다)인 것이 바람직하다. 여기서, X의 값은, 예를 들면 0.01≤X≤0.3을 만족시키는 것이 바람직하다. 컨택트층에는, 불순물로서의 원자(原子)가 도핑되어 있어도 좋고, 아무것도 도핑되어 있지 않아도 좋지만, 전자(前者)의 경우, 제1 도전형을 n형으로 하고, 제2 도전형을 p형으로 했을 때, 컨택트층에서의 Mg원자 농도는, 1×1019/㎤ 내지 1×1021/㎤인 것이 바람직하다.
이상으로 설명한 각종 바람직한 형태, 구성을 포함하는 본 발명에 있어서는, 제1 도전형을 n형으로 하고, 제2 도전형을 p형으로 했을 때, 제2 GaN계 화합물 반도체층에서의 Mg원자 농도는, 1×1019/㎤ 내지 1×1021/㎤, 바람직하게는, 5×1019/㎤ 내지 2×1020/㎤인 것이 바람직하다. 또, 활성층은, InYGaN(1-Y)층/GaN층의 단일(單一) 양자 우물 구조(量子井戶構造)(QW 구조), 혹은 2층 내지 5층의 InYGaN(1-Y)층/GaN층의 다중(多重) 양자 우물 구조(MQW 구조)를 가지는 것이, 발광 효율의 향상이라고 하는 관점에서, 바람직하다. 여기서, Y의 값은, 예를 들면 발광 파장이 440㎚ 내지 470㎚인 경우에는 0.13≤Y≤0.20을 만족시키고, 발광 파장이 500㎚ 내지 530㎚인 경우에는 0.20≤Y≤0.30을 만족시키는 것이 바람직하다.
횡방향 에피택셜 성장이라 함은, ELOG 성장법(Epitaxial Lateral OverGrowh법)을 의미한다. 또, 이하 편의상, 꼭대기면이 A면과 평행하면「A면 성장」이라고 부르고, 꼭대기면이 M면과 평행하면「M면 성장」이라고 부르고, 꼭대기면이 C면과 평행하면「C면 성장」이라고 부른다. 또, 육방정계에서의 A면, M면, {11-2n}면 및 C면, R면과 S면을 각각, 도 6a～6d에 도시한다. 또, 본 명세서에서는, 사파이어 기판의 R면 및 A면, M면, 무극성면 등과 평행한 GaN계 화합물 반도체층의 꼭대기면에는, 오프각 ±5(도) 이내의 면이 포함된다.
이상으로 설명한 각종 바람직한 형태, 구성을 포함하는 본 발명에서, 제1 GaN계 화합물 반도체층, 활성층, 제2 GaN계 화합물 반도체층으로서, 또 제1 하지 GaN계 화합물 반도체층, 제2 하지 GaN계 화합물 반도체층 및 제3 하지 GaN계 화합물 반도체층으로서, GaN층, AlGaN층, InGaN층, AlInGaN층, 이들 화합물 반도체층에 붕소(B) 원자나 탈륨(Tl) 원자가 포함된 GaN계 화합물 반도체층을 들 수가 있다.
GaN계 화합물 반도체로 이루어지는 시드층은, 사파이어 기판의 R면 혹은 LiAlO2 기판 위에, GaN계 화합물 반도체층(예를 들면, 꼭대기면이 A면과 평행한 GaN층이나 꼭대기면이 M면과 평행한 GaN층)을 형성한 후, 리소그래피 기술 및 에칭 기술에 의해서 이 GaN계 화합물 반도체층을 패터닝 함으로써, 얻을 수가 있다. 혹은 또, GaN계 화합물 반도체로 이루어지는 시드층은, 사파이어 기판의 R면 혹은 LiAlO2 기판 위에, GaN계 화합물 반도체층(예를 들면, 꼭대기면이 A면과 평행한 GaN층이나 꼭대기면이 M면과 평행한 GaN층)을 형성하고, 또 그 위에 비성장층(GaN계 화합물 반도체층이 그 위에서는 성장하지 않는 층)을 형성한 후, 리소그래피 기술 및 에칭 기술에 의해서 이 비성장층을 패터닝하고, GaN계 화합물 반도체층을 노출시킴으로써, 얻을 수가 있다. 또한, 비성장층을 구성하는 재료는, 후술하는 마스크층을 구성하는 재료로부터 적당히, 선택하면 좋다. 또, 시드층을 구성하는 GaN계 화합물 반도체층의 형성 방법으로서, MOCVD법이나 분자선(分子線) 에피택시법(MBE법), 할로겐이 수송(輸送) 혹은 반응에 기여하는 하이드라이드 기상 성장법 등을 예시할 수가 있다.
본 발명의 GaN계 반도체 발광 소자의 제조 방법에 있어서, 마스크층 위에서는 GaN계 화합물 반도체층의 형성은 생기지 않는다. 제2 하지 GaN계 화합물 반도체층은, 제1 하지 GaN계 화합물 반도체층의 꼭대기면 위에서 형성되기 시작하고, 그리고 마스크층 위를 연장해 간다. 마스크층의 구체적인 구성으로서, 산화 실리콘층(SiOx층), 질화 실리콘층(SiNy층), Ta2O5층, ZrO2층, AlN층, Al2O3층, 이들 층의 적층 구조(예를 들면, 아래로부터 산화 실리콘층, 질화 실리콘층의 적층 구조), Ni층이나 텅스텐층이라고 하는 고융점(高融点) 금속 재료층을 들 수가 있고, 화학적 기상 성장법(CVD법), 혹은 예를 들면 진공 증착법이나 스퍼터링법이라고 하는 물리적 기상 성장법(PVD법)으로 형성할 수가 있다.
각종 바람직한 형태, 구성을 포함하는 본 발명의 GaN계 반도체 발광 소자의 제조 방법에 있어서, 제1 GaN계 화합물 반도체층, 활성층, 제2 GaN계 화합물 반도체층, 컨택트층의 형성 방법으로서, MOCVD법이나 MBE법, 할로겐이 수송 혹은 반응에 기여하는 하이드라이드 기상 성장법 등을 들 수가 있다.
　유기 갈륨원 가스로서, 트리메틸갈륨(TMG) 가스나 트리에틸갈륨(TEG) 가스를 들 수가 있고, 질소원 가스로서, 암모니아 가스나 히드라진 가스를 들 수가 있다. 또, 일반적으로는, 제1 도전형과 제2 도전형의 조합(組合)으로서, n형과 p형의 조합, 혹은 p형과 n형의 조합을 들 수가 있다. 여기서, n형 GaN계 화합물 반도체층의 형성에 있어서는, 예를 들면 n형 불순물로서 규소(Si)를 첨가하면 좋고, p형 GaN계 화합물 반도체층의 형성에 있어서는, 예를 들면 p형 불순물로서 마그네슘(Mg)을 첨가하면 좋다. 또, GaN계 화합물 반도체층의 구성 원자로서 알루미늄(Al) 혹은 인듐(In)이 포함되는 경우, Al원으로서 트리메틸 알루미늄(TMA) 가스를 이용하면 좋고, In원으로서 트리메틸 인듐(TMI) 가스를 이용하면 좋다. 나아가서는, Si원으로서 모노실란 가스(SiH4 가스)를 이용하면 좋고, Mg원으로서 시클로펜타디에닐마그네슘 가스를 이용하면 좋다. 또, 일반적으로 n형 불순물로서, Si 이외에, Ge, Se, Sn, C, Ti를 들 수가 있고, p형 불순물로서, Mg 이외에, Zn, Cd, Be, Ca, Ba, O를 들 수가 있다.
각종 바람직한 형태, 구성을 포함하는 본 발명에 있어서, 제2 도전형을 p형으로 하는 경우, 제2 전극은, 팔라듐(Pd), 백금(Pt), 니켈(Ni), 금(Au) 및 은(Ag)으로 이루어지는 군에서 선택된 적어도 1종류의 금속을 포함하는, 단층 구성 또는 다층 구성을 가지고 있는 것이 바람직하다. 한편, 제1 도전형을 n형으로 하는 경우, 제1 전극은, 금(Au), Al(알루미늄), Ti(티탄), 텅스텐(W), Cu(구리), Zn(아연), 주석(Sn) 및 인듐(In)으로 이루어지는 군으로부터 선택된 적어도 1종류의 금속을 포함하는, 단층 구성 또는 다층 구성을 가지는 것이 바람직하고, 예를 들면 Ti/Au, Ti/Al, Ti/Pt/Au를 예시할 수가 있다. 제1 전극이나 제2 전극은, 진공 증착법 등의 PVD법으로 형성할 수가 있다.
각종 바람직한 형태, 구성을 포함하는 본 발명의 GaN계 반도체 발광 소자의 제조 방법에 있어서, 시드층, 제1 하지 GaN계 화합물 반도체층(및 제3 하지 GaN계 화합물 반도체층)의 사파이어 기판의 R면 혹은 LiAlO2 기판으로부터의 박리 방법으로서, 사파이어 기판 혹은 LiAlO2 기판을 거쳐서, 사파이어 기판 혹은 LiAlO2 기판과 시드층, 제1 하지 GaN계 화합물 반도체층(및 제3 하지 GaN계 화합물 반도체층)과의 계면(界面)에 레이저광(예를 들면, 파장 248㎚의 KrF 엑시머 레이저광)을 조사(照射)하는 방법을 들 수가 있다. 또, 시드층, 제1 하지 GaN계 화합물 반도체층, (제3 하지 GaN계 화합물 반도체층,) 제2 하지 GaN계 화합물 반도체층 및 마스크층을 제거하는 방법으로서, 시드층, 제1 하지 GaN계 화합물 반도체층, (제3 하지 GaN계 화합물 반도체층,) 제2 하지 GaN계 화합물 반도체층 및 마스크층을 에칭하는 방법, 연마(硏磨)하는 방법, 에칭법 및 연마를 조합한 방법을 들 수가 있다.
본 발명의 GaN계 반도체 발광 소자 혹은 그 제조 방법에 의거해서 얻어지는 발광 소자로서, 발광 다이오드(LED), 반도체 레이저(LD)를 예시할 수가 있다. GaN계 화합물 반도체층의 적층 구조가 발광 다이오드 구조 혹은 레이저 구조를 가지는 한, GaN계 화합물 반도체의 종류, 조성(組成)에 특별히 제약은 없고, GaN계 화합물 반도체층의 구조, 구성에도 특별히 제약은 없다.
본 발명에 있어서는, GaN계 반도체 발광 소자를 구성하는 각 GaN계 화합물 반도체층의 꼭대기면을, A면 혹은 M면 혹은 무극성면과 평행하게 하므로, 활성층에 비록 피에조 자발 분극이 생긴 경우이더라도, 활성층의 두께 방향에 피에조 자발 분극이 생기는 일은 없고, 활성층의 두께 방향과는 대략 직각 방향에 피에조 자발 분극이 생기므로, 발광 다이오드로부터의 발광 파장에 시프트가 생기거나, 동작 전압의 상승, 발광 효율의 저하, 휘도 포화라고 하는 현상이 발생하는 것을 억제할 수가 있다. 게다가, 활성층 위에 형성된 제2 GaN계 화합물 반도체층과 제2 전극 사이에 컨택트층이 형성되어 있기 때문에, 구동 전압의 저하를 확실히 도모할 수가 있다.
또, 일반적으로, 예를 들면 GaN계 화합물 반도체층의 A면 성장이나 M면 성장은 사파이어 기판의 R면이나 LiAlO2 기판 위에서 행할 수가 있지만, 얻어진 GaN계 화합물 반도체층은 결정 결함을 극히 많이 포함하고 있으며, 표면에는 오목볼록(凹凸; ununiformity, irregular shape)이 존재한다. 그러므로, 그대로, 이 GaN계 화합물 반도체층 위에 GaN계 화합물 반도체층으로 이루어지는 활성층 등을 형성하면, 오목볼록이 더욱 더 확대되고, 얻어진 GaN계 반도체 발광 소자의 발광도 극히 약해질 우려가 있다.
본 발명의 GaN계 반도체 발광 소자의 제조 방법에 있어서는, 먼저, 시드층으로부터, 제1 하지 GaN계 화합물 반도체층을 횡방향 에피택셜 성장시키므로, 기본적으로는, 결정 결함 밀도가 극히 낮은 제1 하지 GaN계 화합물 반도체층을 얻을 수가 있다. 단, 시드층 위에 성장한 제1 하지 GaN계 화합물 반도체층 부분에서의 결정 결함 밀도는 높다. 그러므로, 본 발명의 GaN계 반도체 발광 소자의 제조 방법에 있어서는, 시드층 위에 성장한 제1 하지 GaN계 화합물 반도체층의 결정 결함 밀도가 높은 부분인 꼭대기면을 마스크층으로 덮은 상태에서, 제1 하지 GaN계 화합물 반도체층의 꼭대기면 위에 제2 하지 GaN계 화합물 반도체층을 형성한다. 그 결과, 얻어진 제2 하지 GaN계 화합물 반도체층에서의 결정 결함 밀도는, 전체적으로 극히 낮아진다.
게다가, 이렇게 해서 얻어진 제2 하지 GaN계 화합물 반도체층의 꼭대기면은 A면 혹은 M면 혹은 무극성면과 평행하며, 측면은 C면 등이다. 따라서, 제2 하지 GaN계 화합물 반도체층 위에 순차 형성되는, 제1 GaN계 화합물 반도체층, GaN계 화합물 반도체로 이루어지는 활성층, 제2 GaN계 화합물 반도체층, 컨택트층에 있어서도, 이들 꼭대기면은 A면 혹은 M면 혹은 무극성면과 평행하며, 측면(예를 들면 C면)은 계면과 수직인 상태로 된다. 따라서, 활성층에 비록 피에조 자발 분극이 생긴 경우이더라도, 활성층의 두께 방향에 피에조 자발 분극이 생기는 일은 없고, 활성층의 두께 방향과는 대략 직각 방향에 피에조 자발 분극이 생기므로, 발광 파장에 시프트가 생기거나, 동작 전압의 상승, 발광 효율의 저하, 휘도 포화라고 하는 현상이 발생하는 것을 억제할 수가 있다.
　GaN계 화합물 반도체 결정에서의 c축 방향의 열팽창 계수는, 사파이어 기판 등의 열팽창 계수보다도 극히 작다. 따라서, 온도의 큰 변화에 기인해서, GaN계 화합물 반도체층이 사파이어 기판 등으로부터 박리될 우려가 있다. 그러므로, 공정(b)에서, 제1 하지 GaN계 화합물 반도체층을, 각 시드층으로부터 횡방향 에피택셜 성장시키고, 각 제1 하지 GaN계 화합물 반도체층의 대향하는 측면이 상호 접촉하기 전에, 횡방향 에피택셜 성장을 중지하는 형태를 채용하면, 예를 들면 마스크층을 형성하기 위해서 사파이어 기판 등을 강온(降溫)했을 때에 열팽창 계수의 상위(相違; 서로 다름)에 의해서 GaN계 화합물 반도체층이 사파이어 기판 등으로부터 박리되는 것을, 확실하게 방지할 수가 있다.
도 1은, 실시예 1 혹은 실시예 4의 GaN계 반도체 발광 소자의 모식적인 일부 단면도(斷面圖),
도 2a는, 실시예 1 혹은 실시예 4의 GaN계 반도체 발광 소자의 제조 방법을 설명하기 위한 사파이어 기판 등의 모식적인 일부 단면도(端面圖),
도 2b는, 실시예 1 혹은 실시예 4의 GaN계 반도체 발광 소자의 제조 방법을 설명하기 위한 사파이어 기판 등의 모식적인 일부 단면도,
도 2c는, 실시예 1 혹은 실시예 4의 GaN계 반도체 발광 소자의 제조 방법을 설명하기 위한 사파이어 기판 등의 모식적인 일부 단면도,
도 2d는, 실시예 1 혹은 실시예 4의 GaN계 반도체 발광 소자의 제조 방법을 설명하기 위한 사파이어 기판 등의 모식적인 일부 단면도,
도 3a는, 실시예 2 혹은 실시예 5의 GaN계 반도체 발광 소자의 제조 방법을 설명하기 위한 사파이어 기판 등의 모식적인 일부 단면도,
도 3b는, 실시예 2 혹은 실시예 5의 GaN계 반도체 발광 소자의 제조 방법을 설명하기 위한 사파이어 기판 등의 모식적인 일부 단면도,
도 3c는, 실시예 2 혹은 실시예 5의 GaN계 반도체 발광 소자의 제조 방법을 설명하기 위한 사파이어 기판 등의 모식적인 일부 단면도,
도 3d는, 실시예 2 혹은 실시예 5의 GaN계 반도체 발광 소자의 제조 방법을 설명하기 위한 사파이어 기판 등의 모식적인 일부 단면도,
도 4는, 실시예 2 에서, 활성층을 구성하는 양자 우물에서의 양자 우물 수(數)와, GaN계 반도체 발광 소자의 구동 전압의 관계를 조사한 결과를 도시하는 그래프,
도 5는, 실시예 1～실시예 6의 GaN계 반도체 발광 소자의 제조 방법 에서의 시드층의 형성 방법의 변형을 설명하기 위한 사파이어 기판 등의 모식적인 일부 단면도,
도 6a는, 육방정계의 결정에서의 각 면을 설명하기 위한 도면,
도 6b는, 육방정계의 결정에서의 각 면을 설명하기 위한 도면,
도 6c는, 육방정계의 결정에서의 각 면을 설명하기 위한 도면,
도 6d는, 육방정계의 결정에서의 각 면을 설명하기 위한 도면.
　
　이하, 도면을 참조해서, 실시예에 의거해서 본 발명을 설명한다.
실시예 1
실시예 1은, 본 발명의 제1 양태 및 제3 양태에 관계된 GaN계 반도체 발광 소자와, 본 발명의 제1 양태에 관계된 GaN계 반도체 발광 소자의 제조 방법에 관한 것이다. 도 1에 실시예 1의 GaN계 반도체 발광 소자, 보다 구체적으로는, 발광 다이오드(LED)의 모식적인 단면도를 도시한다.
실시예 1의 GaN계 반도체 발광 소자는, 제1 GaN계 화합물 반도체층(21), 활성층(22), 제2 GaN계 화합물 반도체층(23), 컨택트층(24)이, 적층된 구조를 가진다. 여기서, 제1 GaN계 화합물 반도체층(21)은, 그의 꼭대기면이 A면 혹은 무극성면과 평행하며, 제1 도전형(구체적으로는, n형)을 가진다. 또, 활성층(22)은, 제1 GaN계 화합물 반도체층(21) 위에 형성되고, 그의 꼭대기면이 A면 혹은 무극성면과 평행하며, 실시예 1에 있어서는, InYGaN(1-Y)층/GaN층(Y=0.20)의 다중 양자 우물 구조(단, 우물수=5)를 가진다. 나아가서는, 제2 GaN계 화합물 반도체층(23)은, 활성층(22) 위에 형성되고, 그의 꼭대기면이 A면 혹은 무극성면과 평행하며, 제2 도전형(구체적으로는, p형)을 가진다. 보다 구체적으로는, 제2 GaN계 화합물 반도체층(23)에서의 Mg원자 농도는, 8×1019/㎤이다.
두께 10㎚의 컨택트층(24)은, 제2 GaN계 화합물 반도체층(23) 위에 형성되고, GaN계 화합물 반도체(보다 구체적으로는, InXGa(1-X)N, 단, X=0.15)로 이루어지며, 그의 꼭대기면이 A면 혹은 무극성면과 평행하다. 또한, 컨택트층(24)에서의 Mg원자 농도는, 5×1019/㎤이다.
실시예 1에 있어서는, 제1 전극(25)이 제1 GaN계 화합물 반도체층(21) 위에 형성되어 있으며, 제2 전극(26)이 컨택트층(24) 위에 형성되어 있다.
이하, 사파이어 기판 등의 모식적인 일부 단면도인 도 2a～2d를 참조해서, 실시예 1의 GaN계 반도체 발광 소자의 제조 방법을 설명한다. 또한, 이하의 각 실시예의 설명에서 가스 유량(단위：SLM)에 의거해서 설명을 행하겠지만, 이 가스 유량에 계수를 곱(乘)함으로써, 가스의 공급 몰수(단위：10-6몰?㎝-2?min-1)를 얻을 수가 있다. 여기서, 가스 유량 1SLM은 4.5×10-2몰?min-1이며, 계수는 또 이 값을 등가 면적(等價面積) S로 나눔(除)으로써 얻을 수가 있다. 실시예 1에서, 등가 면적 S를 60㎠로 했다.
[공정-100]
먼저, 사파이어 기판(10)(도면에서는 기판(10)으로 도시한다)의 R면 위에, GaN계 화합물 반도체로 이루어지며, 이간된 시드층(11)을 복수 형성한다(도 2a 참조). 여기서, 사파이어 기판(10)의 R면이라는 것은, {1-102}면이다. 구체적으로는, 사파이어 기판(10)을 MOCVD 장치에 반입하고, 유기 갈륨원 가스로서 트리메틸갈륨(TMG) 가스를 사용하고, 질소원 가스로서 암모니아 가스를 사용한 MOCVD법에 의거해서, 질소원 가스의 유기 갈륨원 가스에 대한 공급 몰비인 V/III비를 적절하게 선택함으로써 피트 등이 가능한 한 발생하지 않도록 경면(鏡面)으로 성장하는 조건에서, 두께 약 2㎛의 평탄한 GaN계 화합물 반도체층을 사파이어 기판(10)의 R면 위에 성막한다. 구체적으로는, 꼭대기면이 A면과 평행한 GaN층을 사파이어 기판(10)의 R면 위에 성막한다. 단, 이 GaN계 화합물 반도체층에는, 적층 결함 등의 고밀도 결함이 존재하고 있다. 다음에, 사파이어 기판(10)을 MOCVD 장치로부터 반출하고, 리소그래피 기술 및 RIE 기술에 의거해서, 이 GaN계 화합물 반도체층을, 평면 형상이 띠모양으로 되도록 패터닝함으로써, 이간된 시드층(11)을 복수 형성할 수가 있다. 여기서, 시드층(11)은 ＜1-100＞방향으로 연장하고, 시드층(11)의 평면 형상을 폭 WS의 띠모양으로 하고, 복수의 시드층의 형성 피치를 PS로 했을 때,
WS=10㎛
PS=40㎛
이다.
[공정-110]
다음에, 꼭대기면(12A)이 A면과 평행하며, 측면(12B)이 C면과 평행한 제1 하지 GaN계 화합물 반도체층(12)을, 각 시드층(11)으로부터 횡방향 에피택셜 성장시킨다(도 2b 참조). 실시예 1에 있어서는, 각 제1 하지 GaN계 화합물 반도체층(12)의 대향하는 측면(12B)이 상호 접촉한 시점에서, 제1 하지 GaN계 화합물 반도체층(12)의 횡방향 에피택셜 성장을 중지한다. 구체적으로는, 사파이어 기판(10)을 다시, MOCVD 장치에 반입하고, 유기 갈륨원 가스로서 트리메틸갈륨(TMG) 가스를 사용하고, 질소원 가스로서 암모니아 가스를 사용한 MOCVD법에 의거해서, 꼭대기면(12A)이 A면과 평행하며, 측면(12B)이 C면과 평행한 제1 하지 GaN계 화합물 반도체층(12)을, 각 시드층(11)으로부터 횡방향 에피택셜 성장시킨다. 성막 조건을, 이하의 표 1에 예시한다.
[표 1]
V/III비　　　：약 500
유기 갈륨원 가스의 공급량：4.5×10-6몰?㎝-2?min-1
질소원 가스의 공급량　　：1SLM
정미(正味; 알맹이)의 성장 속도　：12㎛/hr
질소원 가스의 압력　　　：1×104Pa
또한, 질소원 가스의 압력을 9×104Pa로 한 결과, 제1 하지 GaN계 화합물 반도체층(12)의 꼭대기면은, S면, {1-101}면으로 되었다.
[공정-120]
다음에, 사파이어 기판(10)을 MOCVD 장치로부터 반출하고, 시드층(11)의 위쪽에 위치하는 제1 하지 GaN계 화합물 반도체층(12)의 꼭대기면(12A) 부분에, 마스크층(13)을 형성한다(도 2c 참조). 마스크층(13)은, 아래(下)로부터, 산화 실리콘층, 질화 실리콘층의 적층 구조를 가지고, 플라즈마 CVD법, 리소그래피 기술 및 웨트 에칭 기술에 의거해서 형성할 수가 있다. 평면 형상이 띠모양인 마스크층(13)의 폭 WM을 16㎛로 한다. 즉, 시드층(11)의 사영상은, 마스크층(13)의 사영상에 포함되고, WM/WS=1.6이다.
또한, 시드층(11)의 사영상과 마스크층(13)의 사영상은 평행하다. 시드층(11)의 중심선 바로 위(眞上)에 마스크층(13)의 중심선이 위치하고 있어도 좋고, 시드층(11)의 중심선 바로 위 이외의 위치에 마스크층(13)의 중심선이 위치하고 있어도 좋다. 즉, 제1 하지 GaN계 화합물 반도체층(12)의 성장 조건에 따라서는, 시드층(11) 위에 위치하는 제1 하지 GaN계 화합물 반도체층(12) 부분에서의 결정 결함이, 시드층(11)의 중심선보다도 제1 하지 GaN계 화합물 반도체층(12)의 ＜0001＞방향에 많이 발생하는 경우가 있고, 혹은 또, ＜000-1＞방향에 많이 발생하는 경우가 있으며, 이와 같은 경우에는, 시드층(11)의 중심선 바로 위 이외의 위치에 마스크층(13)의 중심선을 위치시키고, 시드층(11) 위에 위치하는 제1 하지 GaN계 화합물 반도체층(12) 부분에서의 결정 결함을 가능한 한 덮도록 마스크층(13)의 위치를 조정해서, 마스크층(13)을 형성한다.
또, 시드층(11) 위에 위치하는 제1 하지 GaN계 화합물 반도체층(12) 부분에서의 결정 결함을 식별하기 어려운 경우, 이하의 표 2에 예시하는 성막 조건에서, 예를 들면 두께 1㎛ 정도의 제1 하지 GaN계 화합물 반도체층(12)을 더욱 더 성막하면, 제1 하지 GaN계 화합물 반도체층(12)의 결정 결함 부분에 피트가 발생하기 쉬워지며, 결정 결함을 용이하게 식별하는 것이 가능하게 된다.
[표 2]
V/III비　　　：약 8000
질소원 가스의 공급량：6SLM
횡방향 성장 속도　　：4㎛/hr
질소원 가스의 압력　：9×104Pa
　[공정-130]
　그 후, 제1 하지 GaN계 화합물 반도체층(12)의 꼭대기면(12A) 위 및 마스크층(13) 위에, 꼭대기면(14A)이 A면과 평행하며, 측면(14B)이 C면과 평행한 제2 하지 GaN계 화합물 반도체층(14)을 제1 하지 GaN계 화합물 반도체층(12)의 꼭대기면(12A) 위로부터 횡방향 에피택셜 성장시킨다(도 2d 참조). 구체적으로는, 사파이어 기판(10)을 다시, MOCVD 장치에 반입하고, 유기 갈륨원 가스로서 트리메틸갈륨(TMG) 가스를 사용하고, 질소원 가스로서 암모니아 가스를 사용한 MOCVD법에 의거해서, 꼭대기면(14A)이 A면과 평행하며, 측면(14B)이 C면과 평행한 제2 하지 GaN계 화합물 반도체층(14)의 성막을, 제1 하지 GaN계 화합물 반도체층(12)의 꼭대기 면(12A)으로부터 개시(開始)시키고, 제2 하지 GaN계 화합물 반도체층(14)을 횡방향으로 성장시킨다. 성막 조건은 표 1과 마찬가지로 하면 좋다.
이렇게 해서, GaN계 화합물 반도체층을 형성할 수가 있다.
[공정-140]
다음에, 같은 MOCVD 장치내에서, 사파이어 기판(10)을 낮은 온도로 강온하는 일 없이, 제2 하지 GaN계 화합물 반도체층(14) 위에, 제1 GaN계 화합물 반도체층(21)(구체적으로는, 예를 들면 Si를 도핑한 두께 약 1㎛의 GaN층), GaN계 화합물 반도체로 이루어지는 활성층(22)(구체적으로는, 예를 들면 두께 2～3㎚의 InYGaN(1-Y)층/두께 7～20㎚의 GaN층이 적층된 다중 양자 우물 구조[MQW 구조]), 제2 GaN계 화합물 반도체층(23)(구체적으로는, 예를 들면 Mg을 도핑한 두께 5～20㎚의 AlGaN층과, Mg을 도핑한 두께 100㎚의 GaN층), 컨택트층(24)(구체적으로는, 예를 들면 Mg을 도핑한 두께 10㎚의 InXGa(1-X) N층)을 순차, 주지(周知)의 MOCVD법으로 형성한다. 또한, 제1 GaN계 화합물 반도체층은, 결정 결함이 적어지는 이하의 표 3에 나타내는 성장 조건에서 성막하는 것이 바람직하다.
[표 3]
V/III비　　：1000이상
질소원 가스의 압력：5×104Pa 이상
[공정-150]
그 후, 컨택트층(24) 위에 제2 전극(26)을 형성한다. 제2 전극(26)은, Ni층 /Ag층/Au층의 적층 구조를 가지고, 진공 증착법으로 형성할 수가 있다. 또한, 제2 전극(26)을, 제1 하지 GaN계 화합물 반도체층(12)의 꼭대기면(12A) 위에 형성된 제2 하지 GaN계 화합물 반도체층(14) 부분의 위쪽에 형성한다. 제2 전극(26)의 사영상은, 제1 하지 GaN계 화합물 반도체층(12)의 꼭대기면(12A) 위에 형성된 제2 하지 GaN계 화합물 반도체층(14) 부분의 사영상에 포함된다. 제2 전극(26)의 평면 형상은, 띠모양, 원형, 타원형 등으로 할 수가 있고, 제2 전극(26)의 폭 WE2(마스크층(13)의 폭과 같은 방향의 폭이다)를, 14㎛로 한다. 또, 제2 전극(26)은, 마스크층(13)의 위쪽에 위치하는 제2 하지 GaN계 화합물 반도체층(14) 부분에 형성하지 않는 것이 바람직하고, 나아가서는, 제2 하지 GaN계 화합물 반도체층(14)과 제2 하지 GaN계 화합물 반도체층(14)과 접합부를 넘(跨; straddle, crossing)지 않게 형성하는 것이 한층더 바람직하다.
[공정-160]
다음에, 전면에 지지층을 형성하거나, 혹은 전면에 지지체(支持體)를 접착한 후, 시드층(11), 제1 하지 GaN계 화합물 반도체층(12)을 사파이어 기판(10)의 R면으로부터 박리한다. 구체적으로는, 사파이어 기판(10)을 거쳐서, 사파이어 기판(10)과 시드층(11), 제1 하지 GaN계 화합물 반도체층(12)과의 계면에 레이저광(예를 들면, 파장 248㎚의 KrF 엑시머 레이저광)을 조사하면 좋다. 그 후, 시드층(11), 제1 하지 GaN계 화합물 반도체층(12), 마스크층(13), 제2 하지 GaN계 화합물 반도체층(14)을, 에칭법 및 연마법을 조합한 방법에 의해서 제거하고, 제1 GaN 계 화합물 반도체층(21)을 노출시킨다. 다음에, 노출된 제1 GaN계 화합물 반도체층(21) 위에 제1 전극(25)을 형성한다. 제1 전극(25)은, Ti층/Au층의 적층 구조를 가진다. 또, 제1 전극(25)에 접속된 ITO로 이루어지는 투명 전극(도시하지 않음)을 형성한다.
[공정-170]
그 후, 제1 GaN계 화합물 반도체층(21), GaN계 화합물 반도체로 이루어지는 활성층(22), 제2 GaN계 화합물 반도체층(23), 컨택트층(24)으로 이루어지는 적층 구조를 벽개(劈開; 쪼개져서 갈라짐), 절단해서 LED칩으로 하고, 투명 전극이 위로 되도록 마운트하고, 배선(配線)을 행하고, 수지(樹脂) 몰드를 행함으로써, 포탄형(砲彈型)의 LED 디바이스로 이루어지는 GaN계 반도체 발광 소자를 얻을 수가 있다.
또한, 활성층(22)을 구성하는 InYGa(1-Y)N층에서의 In조성(Y의 값)을 조정하는 것에 의해서, LED 디바이스에서의 발광 파장을 450㎚～530㎚의 범위에서 제어할 수가 있다.
한편, 제1 GaN계 화합물 반도체층(21)을 AlGaN층으로 하고, 활성층(22)을 GaN층 혹은 InGaN층 혹은 AlInGaN층으로 하고, 제2 GaN계 화합물 반도체층(23)을 AlGaN층으로 함으로써, LED 디바이스에서의 발광 파장을 360㎚～400㎚의 범위에서 제어할 수가 있다.
[실시예 2]
실시예 2는, 실시예 1의 변형이다.
실시예 1에 있어서는, 각 제1 하지 GaN계 화합물 반도체층(12)의 대향하는 측면(12B)이 상호 접촉한 시점에서, 제1 하지 GaN계 화합물 반도체층(12)의 횡방향 에피택셜 성장을 중지한다. 그런데, GaN계 화합물 반도체 결정에서의 c축 방향의 열팽창 계수는, 사파이어 기판의 열팽창 계수보다도 극히 작다. 따라서, 온도의 큰 변화에 기인해서, 시드층(11)이나 제1 하지 GaN계 화합물 반도체층(12)이 사파이어 기판(10)으로부터 박리될 우려가 있다.
실시예 2에 있어서는, 실시예 1의 [공정-110]과 마찬가지 공정에서, 제1 하지 GaN계 화합물 반도체층(12)을, 각 시드층(11)으로부터 횡방향 에피택셜 성장시키고, 각 제1 하지 GaN계 화합물 반도체층(12)의 대향하는 측면(12B)이 상호 접촉하기 전에, 횡방향 에피택셜 성장을 중지한다. 또, 실시예 1의 [공정-130]과 마찬가지 공정에서, 제2 하지 GaN계 화합물 반도체층(14)을 횡방향 에피택셜 성장시킴과 동시에, 제1 하지 GaN계 화합물 반도체층(12)의 대향하는 측면(12B)으로부터 제3 하지 GaN계 화합물 반도체층(15)을 횡방향 에피택셜 성장시킨다. 이것에 의해서, 실시예 1의 [공정-110]과 마찬가지 공정에서, 마스크층(13)을 형성하기 위해서 사파이어 기판(10)을 강온시켰을 때에 열팽창 계수의 상위에 의해서 제1 하지 GaN계 화합물 반도체층(12)이나 시드층(11)이 사파이어 기판(10)으로부터 박리되는 것을, 확실하게 방지할 수가 있다.
이하, 사파이어 기판 등의 모식적인 일부 단면도인 도 3a～3d를 참조해서, 실시예 2의 GaN계 반도체 발광 소자의 제조 방법을 설명한다.
[공정-200]
먼저, 실시예 1의 [공정-100]과 마찬가지로 해서, 사파이어 기판(10)의 R면 위에, GaN계 화합물 반도체로 이루어지며, 이간된 시드층(11)을 복수 형성한다(도 3a 참조).
[공정-210]
다음에, 꼭대기면(12A)이 A면과 평행하며, 측면(12B)이 C면과 평행한 제1 하지 GaN계 화합물 반도체층(12)을, 각 시드층(11)으로부터 횡방향 에피택셜 성장시킨다(도 3b 참조). 실시예 2에 있어서는, 제1 하지 GaN계 화합물 반도체층(12)을, 각 시드층(11)으로부터 횡방향 에피택셜 성장시키고, 각 제1 하지 GaN계 화합물 반도체층(12)의 대향하는 측면(12B)이 상호 접촉하기 전에, 횡방향 에피택셜 성장을 중지한다. 구체적으로는, 실시예 1의 [공정-110]과 마찬가지 공정을 실행한다. 단, 성막 시간을, 실시예 1보다도 짧게 한다.
[공정-220]
다음에, 실시예 1의 [공정-120]과 마찬가지로 해서, 시드층(11)의 위쪽에 위치하는 제1 하지 GaN계 화합물 반도체층(12)의 꼭대기면(12A) 부분에, 마스크층(13)을 형성한다(도 3c 참조).
[공정-230]
그 후, 실시예 1의 [공정-130]과 마찬가지로 해서, 제2 하지 GaN계 화합물 반도체층(14)을 제1 하지 GaN계 화합물 반도체층(12)의 꼭대기면(12A)으로부터 횡방향 에피택셜 성장시킴과 동시에, 제1 하지 GaN계 화합물 반도체층(12)의 대향하는 측면(12B)으로부터 제3 하지 GaN계 화합물 반도체층(15)을 횡방향 에피택셜 성 장시킨다(도 3d 참조).
이렇게 해서, GaN계 화합물 반도체층을 형성할 수가 있다.
[공정-240]
그 후, 실시예 1의 [공정-140]～[공정-170]과 마찬가지 공정을 실행함으로써, GaN계 반도체 발광 소자를 얻을 수가 있다.
실시예 2에서, 활성층을 구성하는 양자 우물수와, 구동 전압의 관계를 조사한 결과를, 도 4에 도시한다. 또, 활성층(22)을 구성하는 양자 우물을, 구체적으로는 두께 2.5㎚의 InYGaN(1-Y)층(Y=0.20)과, 두께 7.5㎚의 GaN층으로 구성했다. 도 4로부터도 분명한 바와 같이, 양자 우물수가 증가함에 따라서, 5층까지에서는 3볼트 이하로, 그 이상의 층수에서는 약간 증가하는 것을 알 수 있다.
또, 컨택트층(24)의 형성을 생략한 GaN계 반도체 발광 소자를 시작(試作; 시험적으로 만듦)하고, 비교예 2로 했다. 실시예 2 및 비교예 2에서 얻어진 GaN계 반도체 발광 소자(활성층(22)을 구성하는 양자 우물의 사양(仕樣; specification)은 상기와 같으며, 양자 우물수를 3으로 했다)의 구동 전압을, 약 50A/㎠의 전류 밀도에서 측정한 결과, 이하의 표 4와 같이 되었다.
[표 4]
실시예 2　　2.8볼트
비교예 2　　3.8볼트
[실시예 3]
실시예 3은 실시예 2의 변형이다. 실시예 3이 실시예 2와 상위한(다른) 주된 점은, 제1 하지 GaN계 화합물 반도체층(12)을, 각 시드층(11)으로부터 횡방향 에피택셜 성장시킬 때의 성막 조건, 특히 질소원 가스의 공급량을 증가시킨 점에 있다.
[공정-300]
먼저, 실시예 1의 [공정-100]과 마찬가지로 해서, 사파이어 기판(10)의 R면 위에, GaN계 화합물 반도체로 이루어지며, 이간된 시드층(11)을 복수 형성한다. 또, 실시예 3에서는,
WS=6㎛
PS=24㎛
로 한다.
[공정-310]
다음에, 꼭대기면(12A)이 A면과 평행하며, 측면(12B)이 C면과 평행한 제1 하지 GaN계 화합물 반도체층(12)을, 실시예 2의 [공정-210]과 마찬가지로 해서, 각 시드층(11)으로부터 횡방향 에피택셜 성장시킨다. 실시예 3에 있어서도, 제1 하지 GaN계 화합물 반도체층(12)을, 각 시드층(11)으로부터 횡방향 에피택셜 성장시키고, 각 제1 하지 GaN계 화합물 반도체층(12)의 대향하는 측면(12B)이 상호 접촉하기 전에, 횡방향 에피택셜 성장을 중지한다. 구체적으로는, 실시예 1의 [공정-110]과 마찬가지 공정을 실행한다. 단, 성막 시간을, 실시예 1보다도 짧게 한다. 또, 표 1의 성막 조건에서는, 경우에 따라서는, 얻어진 제1 하지 GaN계 화합물 반도체층(12)에 점결함(点缺陷)이 많이 존재하고, 또 유기 갈륨원 가스중의 탄소가 제1 하지 GaN계 화합물 반도체층(12)에 많이 포함되고, 황색(黃色)의 발광이 증가해 버리는 경우가 있다. 그러므로, 실시예 3에 있어서는, 표 1에서의 질소원 가스의 공급량을 1SLM에서 2SLM으로 변경했다. 또, 실시예 1에 나타낸 제1 하지 GaN계 화합물 반도체층(12)의 성장 조건에서는, 횡방향 성장 속도가 빠르고, 질소원 가스 유량이 적은 경우도 있으며, 제1 하지 GaN계 화합물 반도체층(12)이 갈색(褐色)으로 착색되는 경우가 있지만, 실시예 3의 제1 하지 GaN계 화합물 반도체층(12)의 성장 조건에서는, 제1 하지 GaN계 화합물 반도체층(12)이 착색하지 않고, 투명하게 된다. 게다가, 질소원 가스 유량을 2SLM으로 함으로써, 횡방향 성장 속도가 상대적으로 느려지며, 각 제1 하지 GaN계 화합물 반도체층(12)의 대향하는 측면(12B)이 상호 접촉하기 어렵게될 경향에 있다.
[공정-320]
다음에, 실시예 1의 [공정-120]과 마찬가지로 해서, 시드층(11)의 위쪽에 위치하는 제1 하지 GaN계 화합물 반도체층(12)의 꼭대기면(12A) 부분에, 마스크층(13)을 형성한다. 또한, 평면 형상이 띠모양인 마스크층(13)의 폭 WM을 9㎛로 한다. 즉, 시드층(11)의 사영상은, 마스크층(13)의 사영상에 포함되고, WM/WS=1.5이다.
[공정-330]
그 후, 실시예 1의 [공정-130]과 마찬가지로 해서, 제2 하지 GaN계 화합물 반도체층(14)을 제1 하지 GaN계 화합물 반도체층(12)의 꼭대기면(12A)으로부터 횡방향 에피택셜 성장시킴과 동시에, 제1 하지 GaN계 화합물 반도체층(12)의 대향하는 측면(12B)으로부터 제3 하지 GaN계 화합물 반도체층(15)을 횡방향 에피택셜 성장시킨다.
이렇게 해서, GaN계 화합물 반도체층을 형성할 수가 있다.
[공정-340]
그 후, 실시예 1의 [공정-140]～[공정-170]과 마찬가지 공정을 실행함으로써, GaN계 반도체 발광 소자를 얻을 수가 있다.
[실시예 4]
실시예 4는, 본 발명의 제2 양태 및 제3 양태에 관계된 GaN계 반도체 발광 소자와, 본 발명의 제2 양태에 관계된 GaN계 반도체 발광 소자의 제조 방법에 관한 것이다. 또한, 실시예 4의 GaN계 반도체 발광 소자, 보다 구체적으로는, 발광 다이오드(LED)의 모식적인 단면도는, 도 1에 도시한 것과 마찬가지이다.
실시예 4의 GaN계 반도체 발광 소자는, 제1 GaN계 화합물 반도체층(21), 활성층(22), 제2 GaN계 화합물 반도체층(23), 컨택트층(24)이, 적층된 구조를 가진다. 여기서, 제1 GaN계 화합물 반도체층(21)은, 그의 꼭대기면이 M면 혹은 무극성면과 평행하며, 제1 도전형(구체적으로는, n형)을 가진다. 또, 활성층(22)은, 제1 GaN계 화합물 반도체층(21) 위에 형성되고, 그의 꼭대기면이 M면 혹은 무극성면과 평행하며, 실시예 4에 있어서는, 실시예 1과 마찬가지인 다중 양자 우물 구조를 가 진다. 나아가서는, 제2 GaN계 화합물 반도체층(23)은, 활성층(22) 위에 형성되고, 그의 꼭대기면이 M면 혹은 무극성면과 평행하며, 제2 도전형(구체적으로는, p형)을 가진다. 제2 GaN계 화합물 반도체층(23)에서의 Mg원자 농도는, 실시예 1과 마찬가지이다.
두께 10㎚의 컨택트층(24)은, 제2 GaN계 화합물 반도체층(23) 위에 형성되고, GaN계 화합물 반도체(보다 구체적으로는, InXGa(1-X)N, 단, X=0.1)로 이루어지며, 그의 꼭대기면이 M면 혹은 무극성면과 평행하다. 또, 컨택트층(24)에서의 Mg원자 농도는, 실시예 1과 마찬가지이다.
실시예 4에 있어서도, 제1 전극(25)이 제1 GaN계 화합물 반도체층(21) 위에 형성되어 있으며, 제2 전극(26)이 컨택트층(24) 위에 형성되어 있다.
이하, LiAlO2 기판 등의 모식적인 일부 단면도인 도 2a～2d를 다시 참조해서, 실시예 4의 GaN계 반도체 발광 소자의 제조 방법을 설명한다.
[공정-400]
먼저, LiAlO2 기판(10)(도면에서는 기판(10)으로 나타낸다)의 γ(감마) 면 위에, GaN계 화합물 반도체로 이루어지며, 이간된 시드층(11)을 복수 형성한다(도 2a 참조). 구체적으로는, LiAlO2 기판(10)을 MOCVD 장치에 반입하고, 실시예 1의 [공정-100]과 마찬가지로 해서, 두께 약 2㎛의 평탄한 GaN계 화합물 반도체층(보다 구체적으로는, 꼭대기면이 M면과 평행한 GaN층)을 LiAlO2 기판(10) 위에 성막한다. 다음에, LiAlO2 기판(10)을 MOCVD 장치로부터 반출하고, 리소그래피 기술 및 RIE 기술에 의거해서, 이 GaN계 화합물 반도체층을, 평면 형상이 띠모양으로 되도록 패터닝함으로써, 이간된 시드층(11)을 복수 형성할 수가 있다.
[공정-410]
다음에, 실시예 1의 [공정-110]과 마찬가지로 해서, 꼭대기면(12A)이 M면과 평행하며, 측면(12B)이 C면과 평행한 제1 하지 GaN계 화합물 반도체층(12)을, 각 시드층(11)으로부터 횡방향 에피택셜 성장시킨다(도 2b 참조). 실시예 4에 있어서도, 각 제1 하지 GaN계 화합물 반도체층(12)의 대향하는 측면(12B)이 상호 접촉한 시점에서, 제1 하지 GaN계 화합물 반도체층(12)의 횡방향 에피택셜 성장을 중지한다. 성막 조건은 표 1에 예시한 것과 마찬가지로 하면 좋다.
[공정-420]
다음에, 실시예 1의 [공정-120]과 마찬가지로 해서, LiAlO2 기판(10)을 MOCVD 장치로부터 반출하고, 시드층(11)의 위쪽에 위치하는 제1 하지 GaN계 화합물 반도체층(12)의 꼭대기면(12A) 부분에, 마스크층(13)을 형성한다(도 2c 참조). 평면 형상이 띠모양인 마스크층(13)의 폭 WM을 16㎛로 한다. 즉, 시드층(11)의 사영상은, 마스크층(13)의 사영상에 포함되고, WM/WS=1.6이다. 또한, 시드층(11) 위에 위치하는 제1 하지 GaN계 화합물 반도체층(12) 부분에서의 결정 결함을 식별하기 어려운 경우, 표 2에 예시한 성막 조건에서, 예를 들면 두께 1㎛ 정도의 제1 하지 GaN계 화합물 반도체층(12)을 더욱 더 성막하면 좋다.
[공정-430]
그 후, 실시예 1의 [공정-130]과 마찬가지로 해서, 제1 하지 GaN계 화합물 반도체층(12)의 꼭대기면(12A) 위 및 마스크층(13) 위에, 꼭대기면(14A)이 M면과 평행하며, 측면(14B)이 C면과 평행한 제2 하지 GaN계 화합물 반도체층(14)을 제1 하지 GaN계 화합물 반도체층(12)의 꼭대기면(12A) 위로부터 횡방향 에피택셜 성장시킨다(도 2d 참조). 성막 조건은 표 1과 마찬가지로 하면 좋다.
이렇게 해서, GaN계 화합물 반도체층을 형성할 수가 있다.
[공정-440]
다음에, 실시예 1의 [공정-140]과 마찬가지로 해서, 같은 MOCVD 장치내에서, 사파이어 기판(10)을 낮은 온도로 강온시키는 일 없이, 제2 하지 GaN계 화합물 반도체층(14) 위에, 제1 GaN계 화합물 반도체층(21)(구체적으로는, 예를 들면 Si를 도핑한 두께 약 1㎛의 GaN층), GaN계 화합물 반도체로 이루어지는 활성층(22)(구체적으로는, 예를 들면 두께 2～3㎚의 InYGaN(1-Y)층/두께 7～20㎚의 GaN층이 적층된 다중 양자 우물 구조[MQW 구조]), 제2 GaN계 화합물 반도체층(23)(구체적으로는, 예를 들면 Mg을 도핑한 두께 5～20㎚의 AlGaN층과, Mg을 도핑한 두께 100㎚의 GaN층), 컨택트층(24)(구체적으로는, 예를 들면 Mg을 도핑한 두께 10㎚의 InXGa(1-X)N층)을 순차, 주지의 MOCVD법으로 형성한다.
[공정-450]
그 후, 실시예 1의 [공정-150]과 마찬가지로 해서, 컨택트층(24) 위에 제2 전극(26)을 형성한다.
[공정-460]
다음에, 실시예 1의 [공정-160]과 마찬가지로 해서, 전면에 지지층을 형성하거나 혹은 전면에 지지체를 접착한 후, 시드층(11), 제1 하지 GaN계 화합물 반도체층(12)을 LiAlO2 기판(10)으로부터 박리한다. 구체적으로는, LiAlO2 기판(10)을 거쳐서, LiAlO2 기판(10)과 시드층(11), 제1 하지 GaN계 화합물 반도체층(12)과의 계면에 레이저광(예를 들면, 파장 248㎚의 KrF 엑시머 레이저광)을 조사하면 좋다. 그 후, 시드층(11), 제1 하지 GaN계 화합물 반도체층(12), 마스크층(13), 제2 하지 GaN계 화합물 반도체층(14)을, 에칭법 및 연마법을 조합한 방법에 의해서 제거하고, 제1 GaN계 화합물 반도체층(12)을 노출시킨다. 다음에, 노출된 제1 GaN계 화합물 반도체층(21) 위에 제1 전극(25)을 형성한다. 또, 제1 전극(25)에 접속된 ITO로 이루어지는 투명 전극(도시하지 않음)을 형성한다.
[공정-470]
그 후, 실시예 1의 [공정-170]과 마찬가지로 해서, 제1 GaN계 화합물 반도체층(21), GaN계 화합물 반도체로 이루어지는 활성층(22), 제2 GaN계 화합물 반도체층(23), 컨택트층(24)으로 이루어지는 적층 구조를 벽개, 절단해서 LED 칩으로 하고, 투명 전극이 위로 되도록 마운트하고, 배선을 행하고, 수지 몰드를 행함으로써, 포탄형의 LED 디바이스로 이루어지는 GaN계 반도체 발광 소자를 얻을 수가 있다.
실시예 4에 있어서도, 활성층(22)을 구성하는 InYGa(1-Y)N층에서의 In조성(Y의 값)을 조정하는 것에 의해서, LED 디바이스에서의 발광 파장을 450㎚～530㎚의 범위에서 제어할 수가 있다.
　한편, 제1 GaN계 화합물 반도체층(21)을 AlGaN층으로 하고, 활성층(22)을 GaN층 혹은 InGaN층 혹은 AlInGaN층으로 하고, 제2 GaN계 화합물 반도체층(23)을 AlGaN층으로 함으로써, LED 디바이스에서의 발광 파장을 360㎚～400㎚의 범위에서 제어할 수가 있다.
[실시예 5]
실시예 5는, 실시예 4의 변형이다. 실시예 5에 있어서는, 실시예 4의 [공정-410]과 마찬가지 공정에서, 제1 하지 GaN계 화합물 반도체층(12)을, 각 시드층(11)으로부터 횡방향 에피택셜 성장시키고, 각 제1 하지 GaN계 화합물 반도체층(12)의 대향하는 측면(12B)이 상호 접촉하기 전에, 횡방향 에피택셜 성장을 중지한다. 또, 실시예 4의 [공정-430]과 마찬가지 공정에서, 제2 하지 GaN계 화합물 반도체층(14)을 횡방향 에피택셜 성장시킴과 동시에, 제1 하지 GaN계 화합물 반도체층(12)의 대향하는 측면(12B)으로부터 제3 하지 GaN계 화합물 반도체층(15)을 횡방향 에피택셜 성장시킨다.
이하, LiAlO2 기판 등의 모식적인 일부 단면도인 도 3a～3d를 다시 참조해서, 실시예 5의 GaN계 반도체 발광 소자의 제조 방법을 설명한다.
[공정-500]
먼저, 실시예 4의 [공정-400]과 마찬가지로 해서, LiAlO2 기판(10) 위에, GaN계 화합물 반도체로 이루어지며, 이간된 시드층(11)을 복수 형성한다(도 3a 참조).
[공정-510]
다음에, 실시예 2의 [공정-210]과 마찬가지로 해서, 꼭대기면(12A)이 M면과 평행하며, 측면(12B)이 C면과 평행한 제1 하지 GaN계 화합물 반도체층(12)을, 각 시드층(11)으로부터 횡방향 에피택셜 성장시킨다(도 3b 참조). 실시예 5에 있어서는, 제1 하지 GaN계 화합물 반도체층(12)을, 각 시드층(11)으로부터 횡방향 에피택셜 성장시키고, 각 제1 하지 GaN계 화합물 반도체층(12)의 대향하는 측면(12B)이 상호 접촉하기 전에, 횡방향 에피택셜 성장을 중지한다. 구체적으로는, 실시예 4의 [공정-410]과 마찬가지 공정을 실행한다. 단, 성막 시간을 실시예 4보다도 짧게 한다.
[공정-520]
다음에, 실시예 4의 [공정-420]과 마찬가지로 해서, 시드층(11)의 위쪽에 위치하는 제1 하지 GaN계 화합물 반도체층(12)의 꼭대기면(12A) 부분에, 마스크층(13)을 형성한다(도 3c 참조).
[공정-530]
그 후, 실시예 4의 [공정-430]과 마찬가지로 해서, 제2 하지 GaN계 화합물 반도체층(14)을 제1 하지 GaN계 화합물 반도체층(12)의 꼭대기면(12A)으로부터 횡 방향 에피택셜 성장시킴과 동시에, 제1 하지 GaN계 화합물 반도체층(12)의 대향하는 측면(12B)으로부터 제3 하지 GaN계 화합물 반도체층(15)을 횡방향 에피택셜 성장시킨다(도 3d 참조).
이렇게 해서, GaN계 화합물 반도체층을 형성할 수가 있다.
[공정-540]
그 후, 실시예 4의 [공정-440]～[공정-470]과 마찬가지 공정을 실행함으로써, GaN계 반도체 발광 소자를 얻을 수가 있다.
[실시예 6]
실시예 6은 실시예 5의 변형이다. 실시예 6이 실시예 5와 상위한 주된 점은, 제1 하지 GaN계 화합물 반도체층(12)을, 각 시드층(11)으로부터 횡방향 에피택셜 성장시킬 때의 성막 조건, 특히 질소원 가스의 공급량을 증가시킨 점에 있다.
[공정-600]
먼저, 실시예 4의 [공정-400]과 마찬가지로 해서, LiAlO2 기판(10) 위에, GaN계 화합물 반도체로 이루어지며, 이간된 시드층(11)을 복수 형성한다. 또한, 실시예 6에서는,
WS=6㎛
PS=24㎛
로 한다.
[공정-610]
다음에, 꼭대기면(12A)이 M면과 평행하며, 측면(12B)이 C면과 평행한 제1 하지 GaN계 화합물 반도체층(12)을, 실시예 5의 [공정-510]과 마찬가지로 해서, 각 시드층(11)으로부터 횡방향 에피택셜 성장시킨다. 실시예 6에 있어서도, 제1 하지 GaN계 화합물 반도체층(12)을, 각 시드층(11)으로부터 횡방향 에피택셜 성장시키고, 각 제1 하지 GaN계 화합물 반도체층(12)의 대향하는 측면(12B)이 상호 접촉하기 전에, 횡방향 에피택셜 성장을 중지한다. 구체적으로는, 실시예 4의 [공정-410]과 마찬가지 공정을 실행한다. 단, 성막 시간을, 실시예 4보다도 짧게 한다. 또, 표 1의 성막 조건에서는, 경우에 따라서는, 얻어진 제1 하지 GaN계 화합물 반도체층(12)에 점결함이 많이 존재하고, 또 유기 갈륨원 가스중의 탄소가 제1 하지 GaN계 화합물 반도체층(12)에 많이 포함되고, 황색 발광이 증가해 버리는 경우가 있다. 그러므로, 실시예 6에 있어서는, 표 1에서의 질소원 가스의 공급량을 1SLM에서 2 SLM으로 변경했다. 또한, 실시예 4에 나타낸 제1 하지 GaN계 화합물 반도체층(12)의 성장 조건에서는, 횡방향 성장 속도가 빠르고, 질소원 가스 유량이 적은 경우도 있으며, 제1 하지 GaN계 화합물 반도체층(12)이 갈색으로 착색되는 경우가 있지만, 실시예 6의 제1 하지 GaN계 화합물 반도체층(12)의 성장 조건에서는, 제1 하지 GaN계 화합물 반도체층(12)이 착색되지 않고, 투명하게 된다. 게다가, 질소원 가스 유량을 2SLM으로 함으로써, 횡방향 성장 속도가 상대적으로 느려지며, 각 제1 하지 GaN계 화합물 반도체층(12)의 대향하는 측면(12B)이 상호 접촉하기 어려워지는 경향에 있다.
[공정-620]
다음에, 실시예 4의 [공정-420]과 마찬가지로 해서, 시드층(11)의 위쪽에 위치하는 제1 하지 GaN계 화합물 반도체층(12)의 꼭대기면(12A) 부분에, 마스크층(13)을 형성한다. 또한, 평면 형상이 띠모양인 마스크층(13)의 폭 WM을 9㎛로 한다. 즉, 시드층(11)의 사영상은, 마스크층(13)의 사영상에 포함되고, WM/WS=1.5이다.
[공정-630]
그 후, 실시예 4의 [공정-430]과 마찬가지로 해서, 제2 하지 GaN계 화합물 반도체층(14)을 제1 하지 GaN계 화합물 반도체층(12)의 꼭대기면(12A)으로부터 횡방향 에피택셜 성장시킴과 동시에, 제1 하지 GaN계 화합물 반도체층(12)의 대향하는 측면(12B)으로부터 제3 하지 GaN계 화합물 반도체층(15)을 횡방향 에피택셜 성장시킨다.
이렇게 해서, GaN계 화합물 반도체층을 형성할 수가 있다.
[공정-640]
그 후, 실시예 4의 [공정-440]～[공정-470]과 마찬가지 공정을 실행함으로써, GaN계 반도체 발광 소자를 얻을 수가 있다.
이상, 본 발명을 바람직한 실시예에 의거해서 설명했지만, 본 발명은 이들 실시예에 한정되는 것은 아니다. 실시예에서 설명한 기판, GaN계 화합물 반도체층의 종류, 조성, 막 두께, 구성, 구조 등은 예시이며, 적당히 변경할 수가 있다. 또, 실시예에서 설명한 조건이나 각종 수치, 사용한 재료 등은 예시이며, 적당히 변경할 수가 있다.
무극성면으로서 {11-2n}면(거의 C면에 대해서 40도를 이루는 무극성면)을 이용하는 경우, 실시예 1～실시예 3과 마찬가지 공정에 있어서는, 벌크의 GaN 기판의 {11-2n}면을 파셋으로 해서, 이 파셋 위에 각종 GaN계 화합물 반도체층을 성장시키면 좋다.
또, 실시예 1의 [공정-140]이나, 실시예 4의 [공정-440]에서, 제1 GaN계 화합물 반도체층(21)을 형성한 후, 활성층(22)을 형성하기 전에, 피에조 자발 분극의 발생 억제를 위해서, 두께 100㎚～300㎚의 InzGa(1-z)N층(z=0.01～02)를 형성해도 좋다.
실시예에 있어서는, GaN계 화합물 반도체로 이루어지는 시드층(11)의 형성 방법을, 기판(10) 위에 GaN계 화합물 반도체층을 형성한 후, 리소그래피 기술 및 에칭 기술에 의해서 이 GaN계 화합물 반도체층을 패터닝하는 방법으로 했지만, 시드층(11)의 형성 방법은 이와 같은 방법에 한정되는 것은 아니다. 도 5에 기판(10) 등의 모식적인 일부 단면도를 도시하는 바와 같이, GaN계 화합물 반도체로 이루어지는 시드층(111)은, 기판(10) 위에, GaN계 화합물 반도체층(111A)(예를 들면, 꼭대기면이 A면 혹은 M면과 평행한 GaN층)을 형성하고, 또 그 위에 비성장층(GaN계 화합물 반도체층이 그 위에서는 성장하지 않는 층)(111B)을 형성한 후, 리소그래피 기술 및 에칭 기술에 의해서 이 비성장층(111B)을 패터닝하고, GaN계 화합물 반도체층(111A)을 노출시킴으로써, 얻을 수도 있다.
또, 경우에 따라서는, 실시예 1 혹은 실시예 4에서 설명한 구성, 구조를 가지는 GaN계 반도체 발광 소자를, 종래 방법, 즉 MOCVD법에 의거해서, 기판 위에 버퍼층을 형성하고, 그 위에 제1 GaN계 화합물 반도체층, 활성층, 제2 GaN계 화합물 반도체층, 컨택트층을 순차 형성함으로써 얻을 수도 있다.
나아가서는, 본 발명의 제1 양태 혹은 제2 양태에 관계된 GaN계 반도체 발광 소자의 제조 방법은, 이하와 같이 표현할 수도 있다. 즉,
(a) 기판의 소정의 면 위에, GaN계 화합물 반도체로 이루어지며, 이간된 시드층을 복수 형성한 후,
(b) 꼭대기면이 무극성면과 평행한 제1 하지 GaN계 화합물 반도체층을, 각 시드층으로부터 횡방향 에피택셜 성장시키고, 그 다음에,
(c) 시드층의 위쪽에 위치하는 제1 하지 GaN계 화합물 반도체층의 꼭대기면 부분에, 마스크층을 형성한 후,
(d) 제1 하지 GaN계 화합물 반도체층의 꼭대기면 위 및 마스크층 위에, 꼭대기면이 무극성면과 평행한 제2 하지 GaN계 화합물 반도체층을 제1 하지 GaN계 화합물 반도체층의 꼭대기면으로부터 횡방향 에피택셜 성장시키고, 그 후,
(e) 제2 하지 GaN계 화합물 반도체층 위에,
(1) 꼭대기면이 무극성면과 평행하며, 제1 도전형을 가지는 제1 GaN계 화합물 반도체층,
(2) 꼭대기면이 무극성면과 평행한 활성층,
(3) 꼭대기면이 무극성면과 평행하고, 제2 도전형을 가지는 제2 GaN계 화합 물 반도체층,
(4) GaN계 화합물 반도체로 이루어지며, 꼭대기면이 무극성면과 평행한 컨택트층을
순차 형성하는
각 공정을 적어도 구비한다.
본 발명은, GaN계 반도체 발광 소자 및 그 제조 방법에 관한 기술분야 등에 이용가능하다.

Claims (24)

  1. GaN계 반도체 발광 소자의 제조 방법으로서,
    (a) 사파이어 기판의 R면 위에, GaN계 화합물 반도체로 이루어지며, 이간(離間)된 시드층을 복수 형성한 후,
    (b) 꼭대기면(頂面)이 A면과 평행한 제1 하지(下地) GaN계 화합물 반도체층을, 각 시드층으로부터 횡방향 에피택셜 성장시키고, 그 다음에,
    (c) 시드층의 위쪽에 위치하는 제1 하지 GaN계 화합물 반도체층의 꼭대기면 부분에, 마스크층을 형성한 후,
    (d) 제1 하지 GaN계 화합물 반도체층의 꼭대기면 위 및 마스크층 위에, 꼭대기면이 A면과 평행한 제2 하지 GaN계 화합물 반도체층을 제1 하지 GaN계 화합물 반도체층의 꼭대기면으로부터 횡방향 에피택셜 성장시키고, 그 후,
    (e) 제2 하지 GaN계 화합물 반도체층 위에,
    (1) 꼭대기면이 A면과 평행하며, 제1 도전형을 가지는 제1 GaN계 화합물 반도체층,
    (2) 꼭대기면이 A면과 평행한 활성층,
    (3) 꼭대기면이 A면과 평행하며, 제2 도전형을 가지는 제2 GaN계 화합물 반도체층,
    (4) GaN계 화합물 반도체로 이루어지며, 꼭대기면이 A면과 평행한 컨택트층
    을 순차(順次) 형성하는
    각 공정을 적어도 구비하는 것을 특징으로 하는 GaN계 반도체 발광 소자의 제조 방법.
  2. 제1항에 있어서,　
    상기 공정 (b)에서, 제1 하지 GaN계 화합물 반도체층을, 각 시드층으로부터 횡방향 에피택셜 성장시키고, 각 제1 하지 GaN계 화합물 반도체층의 대향하는 측면이 상호 접촉하기 전에, 횡방향 에피택셜 성장을 중지하고,
    상기 공정 (d)에서, 제2 하지 GaN계 화합물 반도체층을 횡방향 에피택셜 성장시킴과 동시에, 제1 하지 GaN계 화합물 반도체층의 대향하는 측면으로부터 제3 하지 GaN계 화합물 반도체층을 횡방향 에피택셜 성장시키는 것을 특징으로 하는 GaN계 반도체 발광 소자의 제조 방법.
  3. 제1항에 있어서,　
    컨택트층을 형성한 후, 컨택트층 위에 제2 전극을 형성하는 것을 특징으로 하는 GaN계 반도체 발광 소자의 제조 방법.
  4. 제3항에 있어서,　
    제2 전극을, 제1 하지 GaN계 화합물 반도체층의 꼭대기면 위에 형성된 제2 하지 GaN계 화합물 반도체층 부분의 위쪽에 형성하는 것을 특징으로 하는 GaN계 반도체 발광 소자의 제조 방법.
  5. 제4항에 있어서,　
    제2 전극의 사영상(射影像; 투영상)은, 제1 하지 GaN계 화합물 반도체층의 꼭대기면 위에 형성된 제2 하지 GaN계 화합물 반도체층 부분의 사영상에 포함되는 것을 특징으로 하는 GaN계 반도체 발광 소자의 제조 방법.
  6. 제5항에 있어서,
    시드층의 평면 형상을 폭 WS의 띠모양(帶狀)으로 하고, 마스크층의 평면 형상을 폭 WM의 띠모양으로 하고, 복수(複數)의 시드층의 형성 피치를 PS, 제2 전극의 폭을 WE2로 했을 때,
    WM/WS＞1
    WE2/(PS-WM)＜1
    을 만족시키는 것을 특징으로 하는 GaN계 반도체 발광 소자의 제조 방법.
  7. 제2항에 있어서,
    제2 GaN계 화합물 반도체층을 형성한 후, 시드층, 제1 하지 GaN계 화합물 반도체층 및 제3 하지 GaN계 화합물 반도체층을 사파이어 기판의 R면으로부터 박리(剝離)하는 것을 특징으로 하는 GaN계 반도체 발광 소자의 제조 방법.
  8. 제7항에 있어서,
    시드층, 제1 하지 GaN계 화합물 반도체층 및 제3 하지 GaN계 화합물 반도체층을 사파이어 기판의 R면으로부터 박리한 후, 시드층, 제1 하지 GaN계 화합물 반도체층, 제3 하지 GaN계 화합물 반도체층, 제2 하지 GaN계 화합물 반도체층 및 마스크층을 제거하고, 제1 GaN계 화합물 반도체층을 노출(露出)시키는 것을 특징으로 하는 GaN계 반도체 발광 소자의 제조 방법.
  9. 제8항에 있어서,
    노출된 제1 GaN계 화합물 반도체층 위에 제1 전극을 형성하는 것을 특징으로 하는 GaN계 반도체 발광 소자의 제조 방법.
  10. 제1항에 있어서,
    시드층 및 마스크층의 평면 형상은 띠모양인 것을 특징으로 하는 GaN계 반도체 발광 소자의 제조 방법.
  11. 제10항에 있어서,　
    시드층의 사영상은, 마스크층의 사영상에 포함되는 것을 특징으로 하는 GaN계 반도체 발광 소자의 제조 방법.
  12. 제11항에 있어서,
    시드층의 폭을 WS, 마스크층의 폭을 WM으로 했을 때,
    WM/WS＞1
    을 만족시키는 것을 특징으로 하는 GaN계 반도체 발광 소자의 제조 방법.
  13. GaN계 반도체 발광 소자의 제조 방법으로서,
    (a) LiAlO2 기판 위에, GaN계 화합물 반도체로 이루어지며, 이간된 시드층을 복수 형성한 후,
    (b) 꼭대기면이 M면과 평행한 제1 하지 GaN계 화합물 반도체층을, 각 시드층으로부터 횡방향 에피택셜 성장시키고, 그 다음에,
    (c) 시드층의 위쪽에 위치하는 제1 하지 GaN계 화합물 반도체층의 꼭대기면 부분에, 마스크층을 형성한 후,
    (d) 제1 하지 GaN계 화합물 반도체층의 꼭대기면 위 및 마스크층 위에, 꼭대기면이 M면과 평행한 제2 하지 GaN계 화합물 반도체층을 제1 하지 GaN계 화합물 반도체층의 꼭대기면으로부터 횡방향 에피택셜 성장시키고, 그 후,
    (e) 제2 하지 GaN계 화합물 반도체층 위에,
    (1) 꼭대기면이 M면과 평행하며, 제1 도전형을 가지는 제1 GaN계 화합물 반도체층,
    (2) 꼭대기면이 M면과 평행한 활성층,
    (3) 꼭대기면이 M면과 평행하며, 제2 도전형을 가지는 제2 GaN계 화합물 반도체층,
    (5) GaN계 화합물 반도체로 이루어지며, 꼭대기면이 M면과 평행한 컨택트층
    을 순차 형성하는
    각 공정을 적어도 구비하는 것을 특징으로 하는 GaN계 반도체 발광 소자의 제조 방법.
  14. 제13항에 있어서,　
    상기 공정 (b)에서, 제1 하지 GaN계 화합물 반도체층을, 각 시드층으로부터 횡방향 에피택셜 성장시키고, 각 제 1 하지 GaN계 화합물 반도체층의 대향하는 측면이 상호 접촉하기 전에, 횡방향 에피택셜 성장을 중지하고,
    상기 공정 (d)에서, 제2 하지 GaN계 화합물 반도체층을 횡방향 에피택셜 성장시킴과 동시에, 제1 하지 GaN계 화합물 반도체층의 대향하는 측면으로부터 제3 하지 GaN계 화합물 반도체층을 횡방향 에피택셜 성장시키는 것을 특징으로 하는 GaN계 반도체 발광 소자의 제조 방법.
  15. 제13항에 있어서,　
    컨택트층을 형성한 후, 컨택트층 위에 제2 전극을 형성하는 것을 특징으로 하는 GaN계 반도체 발광 소자의 제조 방법.
  16. 제15항에 있어서,
    제2 전극을, 제1 하지 GaN계 화합물 반도체층의 꼭대기면 위에 형성된 제2 하지 GaN계 화합물 반도체층 부분의 위쪽에 형성하는 것을 특징으로 하는 GaN계 반도체 발광 소자의 제조 방법.
  17. 제16항에 있어서,　
    제2 전극의 사영상은, 제1 하지 GaN계 화합물 반도체층의 꼭대기면 위에 형성된 제2 하지 GaN계 화합물 반도체층 부분의 사영상에 포함되는 것을 특징으로 하는 GaN계 반도체 발광 소자의 제조 방법.
  18. 제17항에 있어서,
    시드층의 평면 형상을 폭 WS의 띠모양으로 하고, 마스크층의 평면 형상을 폭 WM의 띠모양으로 하고, 복수의 시드층의 형성 피치를 PS, 제2 전극의 폭을 WE2로 했을 때,
    WM/WS＞1
    WE2/(PS-WM)＜1
    을 만족시키는 것을 특징으로 하는 GaN계 반도체 발광 소자의 제조 방법.
  19. 제14항에 있어서,　
    제2 GaN계 화합물 반도체층을 형성한 후, 시드층, 제1 하지 GaN계 화합물 반도체층 및 제3 하지 GaN계 화합물 반도체층을 LiAlO2 기판으로부터 박리하는 것을 특징으로 하는 GaN계 반도체 발광 소자의 제조 방법.
  20. 제19항에 있어서,
    시드층, 제1 하지 GaN계 화합물 반도체층 및 제3 하지 GaN계 화합물 반도체층을 LiAlO2 기판으로부터 박리한 후, 시드층, 제1 하지 GaN계 화합물 반도체층, 제3 하지 GaN계 화합물 반도체층, 제2 하지 GaN계 화합물 반도체층 및 마스크층을 제거하고, 제1 GaN계 화합물 반도체층을 노출시키는 것을 특징으로 하는 GaN계 반도체 발광 소자의 제조 방법.
  21. 제20항에 있어서,
    노출된 제1 GaN계 화합물 반도체층 위에 제1 전극을 형성하는 것을 특징으로 하는 GaN계 반도체 발광 소자의 제조 방법.
  22. 삭제
  23. 삭제
  24. 삭제
KR1020077015674A 2005-01-11 2005-12-26 ＧａＮ계 반도체 발광 소자 및 그 제조 방법 KR101211076B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2005003436A JP4140606B2 (ja) 2005-01-11 2005-01-11 ＧａＮ系半導体発光素子の製造方法
JPJP-P-2005-00003436 2005-01-11

Publications (2)

Publication Number Publication Date
KR20070089735A KR20070089735A (ko) 2007-08-31
KR101211076B1 true KR101211076B1 (ko) 2012-12-12

Family

ID=36677541

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020077015674A KR101211076B1 (ko) 2005-01-11 2005-12-26 ＧａＮ계 반도체 발광 소자 및 그 제조 방법

Country Status (7)

Country Link
US (1) US20080048195A1 (ko)
EP (1) EP1837922A4 (ko)
JP (1) JP4140606B2 (ko)
KR (1) KR101211076B1 (ko)
CN (1) CN100557831C (ko)
TW (1) TW200711165A (ko)
WO (1) WO2006075511A1 (ko)

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5113330B2 (ja) 2005-11-30 2013-01-09 ローム株式会社 窒化ガリウム半導体発光素子
US8013320B2 (en) * 2006-03-03 2011-09-06 Panasonic Corporation Nitride semiconductor device and method for fabricating the same
JP2008153285A (ja) * 2006-12-14 2008-07-03 Rohm Co Ltd 窒化物半導体装置および窒化物半導体製造方法
JP2008159606A (ja) * 2006-12-20 2008-07-10 Rohm Co Ltd 窒化物半導体発光素子およびその製造方法
JP5353113B2 (ja) * 2008-01-29 2013-11-27 豊田合成株式会社 Ｉｉｉ族窒化物系化合物半導体の製造方法
WO2009141724A1 (en) * 2008-05-23 2009-11-26 S.O.I.Tec Silicon On Insulator Technologies Formation of substantially pit free indium gallium nitride
KR100957724B1 (ko) * 2008-06-05 2010-05-12 우리엘에스티 주식회사 화합물 반도체 발광소자 및 발광소자를 위한 발광소자의화합물 반도체 조성비 결정방법
JP2010206063A (ja) * 2009-03-05 2010-09-16 Sony Corp ＧａＮ系半導体発光素子の駆動方法、画像表示装置におけるＧａＮ系半導体発光素子の駆動方法、面状光源装置の駆動方法、及び、発光装置の駆動方法
EP2458654B1 (en) * 2009-07-22 2018-10-03 Panasonic Intellectual Property Management Co., Ltd. Light emitting diode
WO2011135866A1 (ja) 2010-04-28 2011-11-03 パナソニック株式会社 窒化物系半導体素子およびその製造方法
EP2565942B1 (en) 2010-04-28 2018-10-24 Panasonic Intellectual Property Management Co., Ltd. Nitride-type semiconductor element
JP2012064728A (ja) 2010-09-15 2012-03-29 Stanley Electric Co Ltd 光源装置
CN102064261B (zh) * 2010-11-03 2012-09-05 中国科学院半导体研究所 栅极调制垂直结构GaN基发光二极管的器件结构及制备方法
WO2012137462A1 (ja) 2011-04-08 2012-10-11 パナソニック株式会社 窒化物系半導体素子およびその製造方法
JP5813448B2 (ja) * 2011-10-07 2015-11-17 シャープ株式会社 窒化物半導体素子の製造方法
JP6392498B2 (ja) * 2013-03-29 2018-09-19 富士通株式会社 化合物半導体装置及びその製造方法
WO2015194243A1 (ja) * 2014-06-17 2015-12-23 ソニー株式会社 発光素子及びその製造方法
MY190127A (en) * 2016-10-31 2022-03-30 Univ Malaya Method for producing a non-polar a-plane gallium nitride (gan) thin film on an r-plane sapphire substrate
US20230127257A1 (en) * 2020-04-17 2023-04-27 The Regents Of The University Of California Method for removing a device using an epitaxial lateral overgrowth technique
CN111862886A (zh) * 2020-08-03 2020-10-30 京东方科技集团股份有限公司 驱动基板及其制作方法和显示装置
KR102689679B1 (ko) * 2022-11-09 2024-07-30 웨이브로드 주식회사 그룹3족 질화물 반도체 템플릿의 제조 방법

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001274518A (ja) 2000-03-23 2001-10-05 Fuji Photo Film Co Ltd 半導体素子用基板およびその製造方法およびそれを用いた半導体素子
JP2003046127A (ja) 2001-05-23 2003-02-14 Sanyo Electric Co Ltd 窒化物系半導体発光素子
JP2004111514A (ja) 2002-09-17 2004-04-08 Sanyo Electric Co Ltd 窒化物系半導体発光素子およびその製造方法
JP2004335559A (ja) 2003-04-30 2004-11-25 Nichia Chem Ind Ltd Ｉｉｉ族窒化物基板を用いる半導体素子

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6348096B1 (en) * 1997-03-13 2002-02-19 Nec Corporation Method for manufacturing group III-V compound semiconductors
CN1159750C (zh) * 1997-04-11 2004-07-28 日亚化学工业株式会社 氮化物半导体的生长方法
US6566231B2 (en) * 2000-02-24 2003-05-20 Matsushita Electric Industrial Co., Ltd. Method of manufacturing high performance semiconductor device with reduced lattice defects in the active region
KR100708081B1 (ko) * 2000-05-18 2007-04-16 삼성전자주식회사 선택적 산화법에 의한 표면광 레이저의 어퍼쳐 제조 장치및 방법
JP4385504B2 (ja) 2000-07-13 2009-12-16 日亜化学工業株式会社 窒化物半導体基板及びその製造方法
JP2002100579A (ja) 2000-07-17 2002-04-05 Nichia Chem Ind Ltd 窒化物半導体基板及びその製造方法
JP3556916B2 (ja) * 2000-09-18 2004-08-25 三菱電線工業株式会社 半導体基材の製造方法
JP2004262757A (ja) * 2001-04-24 2004-09-24 Sony Corp 窒化物半導体、半導体素子およびこれらの製造方法
US6939730B2 (en) * 2001-04-24 2005-09-06 Sony Corporation Nitride semiconductor, semiconductor device, and method of manufacturing the same
JP3862602B2 (ja) * 2001-05-18 2006-12-27 松下電器産業株式会社 半導体装置の製造方法
US6649942B2 (en) * 2001-05-23 2003-11-18 Sanyo Electric Co., Ltd. Nitride-based semiconductor light-emitting device
UA82180C2 (uk) * 2001-10-26 2008-03-25 АММОНО Сп. с о. о Об'ємний монокристал нітриду галію (варіанти) і основа для епітаксії
US6683327B2 (en) 2001-11-13 2004-01-27 Lumileds Lighting U.S., Llc Nucleation layer for improved light extraction from light emitting devices
US7186302B2 (en) * 2002-12-16 2007-03-06 The Regents Of The University Of California Fabrication of nonpolar indium gallium nitride thin films, heterostructures and devices by metalorganic chemical vapor deposition
US7372077B2 (en) * 2003-02-07 2008-05-13 Sanyo Electric Co., Ltd. Semiconductor device
JP2004288799A (ja) * 2003-03-20 2004-10-14 Sony Corp 半導体発光素子およびその製造方法、集積型半導体発光装置およびその製造方法、画像表示装置およびその製造方法ならびに照明装置およびその製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001274518A (ja) 2000-03-23 2001-10-05 Fuji Photo Film Co Ltd 半導体素子用基板およびその製造方法およびそれを用いた半導体素子
JP2003046127A (ja) 2001-05-23 2003-02-14 Sanyo Electric Co Ltd 窒化物系半導体発光素子
JP2004111514A (ja) 2002-09-17 2004-04-08 Sanyo Electric Co Ltd 窒化物系半導体発光素子およびその製造方法
JP2004335559A (ja) 2003-04-30 2004-11-25 Nichia Chem Ind Ltd Ｉｉｉ族窒化物基板を用いる半導体素子

Also Published As

Publication number Publication date
CN100557831C (zh) 2009-11-04
JP4140606B2 (ja) 2008-08-27
KR20070089735A (ko) 2007-08-31
CN101142693A (zh) 2008-03-12
TW200711165A (en) 2007-03-16
EP1837922A1 (en) 2007-09-26
WO2006075511A1 (ja) 2006-07-20
EP1837922A4 (en) 2013-03-20
US20080048195A1 (en) 2008-02-28
JP2006196490A (ja) 2006-07-27
TWI312585B (ko) 2009-07-21

Similar Documents

Publication Publication Date Title
KR101211076B1 (ko) ＧａＮ계 반도체 발광 소자 및 그 제조 방법
US7695991B2 (en) Method for manufacturing GaN semiconductor light-emitting element
US7250320B2 (en) Semiconductor light emitting element, manufacturing method thereof, integrated semiconductor light emitting device, manufacturing method thereof, image display device, manufacturing method thereof, illuminating device and manufacturing method thereof
JP4092927B2 (ja) Ｉｉｉ族窒化物系化合物半導体、ｉｉｉ族窒化物系化合物半導体素子及びｉｉｉ族窒化物系化合物半導体基板の製造方法
US6984841B2 (en) Nitride semiconductor light emitting element and production thereof
JPWO2003025263A1 (ja) 窒化物半導体基板、その製造方法、およびそれを用いた半導体光素子
US7452789B2 (en) Method for forming underlayer composed of GaN-based compound semiconductor, GaN-based semiconductor light-emitting element, and method for manufacturing GaN-based semiconductor light-emitting element
JP3545197B2 (ja) 半導体素子およびその製造方法
JP2006059973A (ja) 窒化物半導体発光素子
JP2005209925A (ja) 積層半導体基板
US7795118B2 (en) Gallium nitride based compound semiconductor device including compliant substrate and method for manufacturing the same
JP2007131527A (ja) 窒化物半導体基板、窒化物半導体レーザ素子、窒化物半導体基板の製造方法、および窒化物半導体レーザ素子の製造方法
JP4588380B2 (ja) 半導体発光素子
JP4698053B2 (ja) Ｉｉｉ族窒化物系化合物半導体の製造方法
JP3884969B2 (ja) 半導体発光素子およびその製造方法
JP2011009382A (ja) 半導体発光素子
JP4857616B2 (ja) ＧａＮ系化合物半導体層の形成方法、及び、ＧａＮ系半導体発光素子の製造方法
JP2006005044A (ja) 窒化物系半導体発光素子及びその製造方法
JP2001345281A (ja) Ｉｉｉ族窒化物系化合物半導体の製造方法及びｉｉｉ族窒化物系化合物半導体素子
JPH10289877A (ja) 化合物半導体の形成方法及び半導体装置
JP4548117B2 (ja) 半導体発光素子の製造方法、集積型半導体発光装置の製造方法、画像表示装置の製造方法および照明装置の製造方法
JP2008273835A (ja) 窒化物半導体レーザ素子および窒化物半導体レーザ素子の製造方法
JP2006013476A (ja) ３−５族化合物半導体とその製造方法および半導体素子
JP2005302980A (ja) 窒化物系半導体発光素子及びその製造方法
JP4806999B2 (ja) ＧａＮ系化合物半導体から成る下地層の形成方法

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee