KR101205664B1 - 벌크 금속 유리 솔더, 발포 벌크 금속 유리 솔더, 칩 패키지에서 발포 솔더 결합 패드와 이를 포함한 시스템 및 조립 방법 - Google Patents

벌크 금속 유리 솔더, 발포 벌크 금속 유리 솔더, 칩 패키지에서 발포 솔더 결합 패드와 이를 포함한 시스템 및 조립 방법 Download PDF

Info

Publication number
KR101205664B1
KR101205664B1 KR1020087031046A KR20087031046A KR101205664B1 KR 101205664 B1 KR101205664 B1 KR 101205664B1 KR 1020087031046 A KR1020087031046 A KR 1020087031046A KR 20087031046 A KR20087031046 A KR 20087031046A KR 101205664 B1 KR101205664 B1 KR 101205664B1
Authority
KR
South Korea
Prior art keywords
foamed
bmg
metallic glass
bulk metallic
bump
Prior art date
Application number
KR1020087031046A
Other languages
English (en)
Other versions
KR20090019852A (ko
Inventor
용기 민
대웅 서
Original Assignee
인텔 코오퍼레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 인텔 코오퍼레이션 filed Critical 인텔 코오퍼레이션
Publication of KR20090019852A publication Critical patent/KR20090019852A/ko
Application granted granted Critical
Publication of KR101205664B1 publication Critical patent/KR101205664B1/ko

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C22—METALLURGY; FERROUS OR NON-FERROUS ALLOYS; TREATMENT OF ALLOYS OR NON-FERROUS METALS
    • C22C—ALLOYS
    • C22C45/00—Amorphous alloys
    • C22C45/10—Amorphous alloys with molybdenum, tungsten, niobium, tantalum, titanium, or zirconium or Hf as the major constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/09—Use of materials for the conductive, e.g. metallic pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05541—Structure
    • H01L2224/05548—Bonding area integrally formed with a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05551—Shape comprising apertures or cavities
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05567—Disposition the external layer being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1301—Shape
    • H01L2224/13011—Shape comprising apertures or cavities, e.g. hollow bump
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13024—Disposition the bump connector being disposed on a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13075—Plural core members
    • H01L2224/1308—Plural core members being stacked
    • H01L2224/13082—Two-layer arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/1354—Coating
    • H01L2224/1357—Single coating layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/1354—Coating
    • H01L2224/13599—Material
    • H01L2224/136—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/812—Applying energy for connecting
    • H01L2224/8121—Applying energy for connecting using a reflow oven
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H01L2224/81815—Reflow soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01018—Argon [Ar]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01022—Titanium [Ti]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01024—Chromium [Cr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01027—Cobalt [Co]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0104—Zirconium [Zr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01041—Niobium [Nb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01042—Molybdenum [Mo]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01045—Rhodium [Rh]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01072—Hafnium [Hf]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01073—Tantalum [Ta]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01327—Intermediate phases, i.e. intermetallics compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1433—Application-specific integrated circuit [ASIC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0104—Properties and characteristics in general
    • H05K2201/0116—Porous, e.g. foam
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227—Other objects, e.g. metallic pieces
    • H05K2201/10234—Metallic balls
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Powder Metallurgy (AREA)
  • Wire Bonding (AREA)

Abstract

발포 벌크 금속 유리 전기 연결부는 집적 회로 패키지의 기판상에 형성된다. 발포 벌크 금속 유리 전기 연결부는 쇼크 및 동적 하중 동안에 크래킹에 저항하는 낮은 율(modulus)을 보인다. 발포 벌크 금속 유리 전기 연결부는 집적 회로 장치와 외부 구조 사이에 통신을 위해 솔더 범프로서 사용된다. 발포 벌크 금속 유리 전기연결부의 형성 처리는 발포제로써 벌크 금속 유리를 혼합하는 것을 포함한다.
집적 회로, 발포 벌크 금속 유리 전기 연결부, 솔더 범프

Description

벌크 금속 유리 솔더, 발포 벌크 금속 유리 솔더, 칩 패키지에서 발포 솔더 결합 패드와 이를 포함한 시스템 및 조립 방법{BULK METALLIC GLASS SOLDERS, FOAMED BULK METALLIC GLASS SOLDERS, FOAMED-SOLDER BOND PADS IN CHIP PACKAGES, METHODS OF ASSEMBLING SAME AND SYSTEMS CONTAINING SAME}
실시예들은 일반적으로 집적 회로 제조에 관한 것이다. 특히 실시예들은 집적 회로 제조시에 전기연결부에 관한 것이다.
전기연결부는 패키지 IC(packaged integrated circuit)의 중요 부분이다. IC 다이(die)가 종종 프로세서와 같은 마이크로 전자 장치 내로 제조된다. 전기연결부는 IC 다이의 동작 동안에 열응력(thermal stress)을 받는다. 또한 제조 및 처리 동안에, 패키지 IC 다이는 전기연결부의 무결성(integrity)을 손상시킬 수 있는 물리적 쇼크(shock)를 받을 수 있다.
도 1은 실시예에 따라 발포 결합 패드를 포함한 물품의 입면 단면도.
도 2는 실시예에 따라서 발포 결합 핑거(bond finger) 및 트레이스를 포함한 물품의 입면 단면도.
도 3은 실시예에 따라서 발포 결합 패드 및 전기 범프를 포함한 물품의 입면 단면도.
도 4는 실시예에 따라서 발포 금속화 상호연결부를 포함한 물품의 입면 단면도.
도 5는 실시예에 따라서 발포 결합 패드 및 전기 범프를 포함하고, 솔더 셸에 발포 솔더 코어로서 전기 범프를 포함하는 물품의 입면 단면도.
도 6은 실시예에 따라서 솔더 기판 제2 물질 상에 배치된 발포 솔더 코어 제1 물질을 포함한 물품의 입면 단면도.
도 7은 실시예에 따라서 발포 BMG를 형성하는 프로세스 도면.
도 8은 다양한 실시예에 따라서 프로세스 흐름을 기술하는 흐름도.
도 9는 실시예에 따라서 다공성 BMG 전기연결부를 형성하는 프로세스 도면.
도 10은 실시예에 따라서 BMG 전구체를 처리하는 프로세스 흐름도.
도 11은 실시예에 따라서 컴퓨팅 시스템을 도시하는 절단 사시도.
도 12는 실시예에 따른 컴퓨팅 시스템의 개략도.
실시예를 얻는 방식을 도시하기 위하여, 첨부 도면에 도시된 특정 실시예를 참조하여 간단히 전술한 실시예의 보다 특정한 설명을 할 것이다. 이들 도면은 반드시 스케일(scale)에 맞게 그려지지 않았으며 그의 범주를 제한하지 않는 전형적인 실시예만을 도시한다고 할 시에, 첨부 도면을 사용하여 부가적인 특이성 및 상세사항으로써 실시예를 기술 및 설명할 것이다.
본 개시물에서 실시예는 IC에 사용되는 BMG(bulk metallic glass)와 관련있 다. 또한 실시예는 폐쇄 셀(closed-cell) 및 망상(reticulated) BMG 솔더를 형성하는 데 유용한 BMG의 발포 솔더 야금술(foamed solder metallurgy)에 관한 것이다.
후속된 설명은, 제한하려 구성된 것이 아니라 설명만을 위해 사용되는 상부, 하부, 제1, 제2 등과 같은 용어를 포함한다. 여기에 기술되는 장치 또는 물품의 실시예는 다수의 위치 및 방위로 제조, 사용 또는 선적될 수 있다. 용어 "다이(die)" 및 "칩"은 일반적으로, 다양한 프로세스 동작에 의해 원하는 집적 회로 장치로 변형되는 기본 가공물인 물리적 객체(physical object)를 언급한다. 다이는 주로 웨이퍼로부터 개별 분리되고, 웨이퍼는 반도체 물질, 비반도체 물질, 또는 반도체와 비반도체 물질의 결합으로 만들어질 수 있다. 보드는 전형적으로 다이를 위한 장착 기판으로 동작하는 수지 함침된(resin-impregnated) 섬유유리 구조물이다.
본 개시물은 발포 전기연결부 또는 BMG 전기연결부의 적어도 하나와 관련있다. BMG는 기본적으로 금속 조성물이지만, 통상적인 금속과 같은 금속 격자를 형성하지는 않는다. 실시예에서, 전기연결부는 결합 패드(bond pad)이다. 실시예에서, 전기연결부는 전기 범프(electrical bump)이다. 실시예에서, 전기연결부는 금속화 상호연결부(metallization interconnect)이다. 실시예에서, 전기연결부는 트레이스(trace)이다. 본 개시물을 통해, 매크로구조(macrostructural) 구성의 전기연결부는 발포 전기연결부 또는 BMG 전기연결부의 적어도 하나를 포함할 수 있다.
실시예에서, 전기연결부는 BMG 물질이다. 실시예에서, BMG는 지르코늄 함유 BMG 유형이다. 실시예에서, BMG는 지르코늄-알루미늄 함유 BMG 유형이다. 선택된, 그러나 총망라한 것은 아닌 지르코늄-알루미늄 함유 BMG는 ZrAlCuO, ZrAlNiCuO, ZrTiAlNiCuO, ZrAlNiCu(Cr,Mo), ZrAlNiCu(Ag,Pd,Au,Pt), ZrAlNiCu(Nb,Ta,V), ZrAlNi(Ag,Pd,Au,Pt), ZrAlCuPd 및 ZrAlCu(Pd,Au,Pt)를 포함한다. 표 1은 지르코늄-알루미늄 BMG 실시예의 예를 도시한다.
Figure 112008087597738-pct00001
실시예에서, BMG는 지르코늄-니켈 함유 BMG 유형이다. 선택된, 그러나 총망라한 것은 아닌 지르코늄-니켈 함유 BMG는 ZrNi(Fe,Co)와 ZrNi(Pd,Au,Pt)를 포함한다. 표 2는 지르코늄-니켈 BMG 실시예의 예를 도시한다.
Figure 112008087597738-pct00002
실시예에서, BMG는 지르코늄-플래티늄 그룹 함유 BMG 유형이다. 선택된, 그러나 총망라한 것은 아닌 지르코늄-플래티늄 그룹 함유 BMG는 ZrCuPd, ZrPd 및 ZrPt를 포함한다. 표 3은 지르코늄-플래티늄 그룹 BMG 실시예의 예를 도시한다.
Figure 112008087597738-pct00003
실시예에서, BMG는 하프늄 함유 BMG 유형이다. 선택된, 그러나 총망라한 것은 아닌 하프늄 함유 BMG는 HfAlNiCu, HfAlNiCuPd, HfAlNiAg 및 HfCu(Pd, Pt)를 포함한다. 표 4는 지르코늄-하프늄 BMG 실시예의 예를 도시한다.
Figure 112008087597738-pct00004
실시예에서, BMG는 티타늄 함유 BMG 유형이다. 선택된, 그러나 총망라한 것은 아닌 티타늄 함유 BMG는 TiZrNi 및 TiZrNiCu를 포함한다. 표 5는 지르코늄 함유 BMG 실시예의 예를 도시한다.
Figure 112008087597738-pct00005
실시예에서, BMG는 철(iron) 함유 BMG 유형이다. 선택된, 그러나 총망라한 것은 아닌 철 함유 BMG는 Fe(Nb,W,Ta)B를 포함한다. 철 함유 BMG 실시예의 도시된 예(예 21)는 Fe60(Nb,W,Ta)10B30이다.
실시예에서, 전술한 적어도 두 BMG 유형의 결합이 전기연결부로서 사용된다. 실시예에서, 전술한 적어도 세 BMG 유형의 결합이 전기연결부로서 사용된다. 실시예에서, 전술한 적어도 네 BMG 유형의 결합이 전기연결부로서 사용된다. 실시예에서, 전술한 적어도 다섯 BMG 유형의 결합이 전기연결부로서 사용된다.
실시예에서, 전기연결부는 제1 물질의 발포 BMG이고, 발포 BMG의 상대 밀도는 약 0.1 내지 0.9의 범위에 있다. "상대 밀도"라는 것은 발포 BMG의 밀도를 동일 물질의 고체 BMG와 비교한다는 것을 의미한다. 동일 물질의 고체 BMG는 아르키메데스 방법에 의해 또는 기준 물질에서 발견할 수 있는 순수 금속 및 합금과 같은 물질의 고전 물리학 밀도를 검토하여 확인할 수 있다.
실시예에서, 제1 물질의 발포 금속은 약 0.5의 상대 밀도를 가진다. 실시예에서, 제1 물질의 발포 금속은 약 0.6의 상대 밀도를 가진다. 실시예에서, 제1 물질의 발포 금속은 약 0.7의 상대 밀도를 가진다. 실시예에서, 제1 물질의 발포 금속은 약 0.8의 상대 밀도를 가진다.
IC 패키지에서 충격에 저항하는 한가지 방법은 전기연결부에서 BMG의 영률(Young's modulus(m))을 개선하는 것이다. IC 패키지 검사가 수행되는 충격 하중 조건(shock loading condition)하에서, 변형률(strain rate)은 동적 및 충격 하중(impact loading)의 모두에 대해 약 102/초 정도일 수 있다. 이 변형률하의 실시예에서, 발포 BMG 전기연결부 실시예는 소위 변형률 감도를 보인다. 환언하면, 발포 BMG 전기연결부 실시예는 변형률이 증가함에 따라 보다 강해진다. 구현된 발포 BMG 전기연결부 물질이 동작 동안에 높은 상동 온도(homologous temperature)를 겪을 때, 변형률 감도가 상당해진다. 예를 들면 약 0.2의 m 일시, 102/초의 변형률은 준정적 항복강도(quasi-static yield strength)의 약 250% 까지 항복강도를 증가시킨다. 이 발견으로 인하여, 소성 변형(plastic deformation)이 억제되고, 발포 BMG 전기연결부 실시예의 응력-변형 행동(behavior)이 충격 하중 조건하에서 준정적 항복강도에 있어 금속의 고전 응력-변형 행동으로부터 긍정적으로 발산된다. 율(modulus)은 발포 BMG 전기연결부를 사용하여 열 및 물리적 쇼크에 보다 더 저항력이 있는 패키지를 만들기 위해 더 개선된다.
이제 도면을 참조할 것이며, 여기서 유사한 구조는 동일한 참조번호로써 제공될 것이다. 다양한 실시예의 구조를 가장 명확히 도시하기 위하여, 여기에 포함된 도면은 집적 회로 구조의 개략적 표현이다. 따라서 예를 들면 현미경 사진에서, 제조된 구조의 실제 외형은 도시된 실시예의 본질적인 구조를 여전히 사용하면서 상이하게 나타날 수 있다. 또한 도면은 도시된 실시예를 설명하기 위해 필요한 구조만을 보여준다. 본 기술분야에 알려진 추가 구조는 도면의 명료성을 위하여 포함하지 않았다.
도 1은 실시예에 따라서 발포 결합 패드를 포함한 물품의 단면 입면도이다. 물품(100)은 기판(110)을 포함한다. 실시예에서, 기판(110)은 IC 다이이다. 실시예에서, 기판(110)은 보드 또는 인터포저(interposer)와 같은 장착 기판이다. 또한 물품(100)은 솔더 마스크(116)를 통해 노출되는 기판(110)상에 또는 내에 배치되는 매크로구조 전기연결부와 같은 결합 패드(112)를 포함한다. 도시된 바와 같이, 결합 패드(112)는 기판(110)내에 내장되지만, 결합 패드(112)는 또한 정해진 선택 애플리케이션에 따라 기판(110)의 표면상에 배치될 수 있다. 발포 셀(foam cell)(114) 마이크로구조 전기연결부가 결합 패드(112)내에 밀폐되는 것으로 도시되도록, 결합 패드(112)는 발포되는(foamed) 것으로 도시된다. 실시예에서, 발포 셀(114)은 밀폐형 발포 셀(closed-cell foam)이다. 실시예에서, 발포 셀(114)은 망상 발포(reticulated foam)로도 언급되는 개방형 발포 셀(open-cell foam)이다.
실시예에서, 결합 패드(112)는 발포되지 않지만 본 개시물에 설명된 적어도 하나의 BMG 유형을 포함한다. 실시예에서, 결합 패드(112)는 발포되고, 본 개시물에 설명된 바와 같은 적어도 하나의 BMG 유형을 포함한다.
또한 물품(100)은 실시예에 따라서 전기 범프(118) 매크로구조 전기연결부를 포함한다. 실시예에서, 전기 범프(118)는 발포 마이크로구조 전기연결부이다. 실시예에서, 전기 범프(118)는 BMG이다. 실시예에서, 전기 범프(118)는 발포 및 BMG의 모두이다. 이후로부터, 결합 패드 및 범프와 같은 구조는 매크로구조 전기연결부 구성임을 이해하고, 발포 실시예는 마이크로구조 전기연결부 구성임을 이해한다. 실시예에서, 전기 범프(118)는 제1 전기 범프이고, 약 0.8 밀리미터 또는 이보다 적은 피치에 의해 제2 전기 범프로부터 이격된다. 실시예에서, 전기 범프(118)의 매크로구조 구성은 다이측 전기 범프이고, 기판(110)은 플립칩(flip chip)이다. 실시예에서, 전기 범프(118)의 매크로구조 구성은 보드측 전기 범프이고, 기판(110)은 인터포저와 같은 장착 기판이다.
도 2는 실시예에 따라서 발포 결합 핑거 및 트레이스를 포함하는 물품(200)의 입면 단면도이다. 물품(200)은 기판(210)을 포함한다. 실시예에서, 기판(210)은 IC 다이이다. 실시예에서, 기판(210)은 보드 또는 인터포저와 같은 장착 기판이다. 또한 물품(200)은 기판(210)상 또는 내에 배치되어 솔더 마스크(216)를 통해 노출되는 트레이스 및 노출 결합 핑거(212)를 포함한다. 도시된 바와 같이, 트레이스 및 노출 결합 핑거(212)는 기판(210)내에 내장되지만, 결합 핑거(212)의 노출 부분은 또한 주어진 선택 애플리케이션에 따라서 기판(210)의 표면상에 배치될 수 있다. 발포 셀(214)이 트레이스 및 노출 결합 핑거(212)내에 밀폐된 것으로 도시되도록, 트레이스 및 노출 결합 핑거(212)는 발포된 것으로 도시된다. 실시예에서, 발포 셀(214)은 밀폐형 발포 셀이다. 실시예에서, 발포 셀(214)은 망상 발포로도 언급되는 개방형 발포 셀이다.
실시예에서, 트레이스 및 노출 결합 핑거(212)는 발포되지 않지만 본 개시물에 설명된 적어도 하나의 BMG 유형을 포함한다. 실시예에서, 트레이스 및 노출 결합 핑거(212)는 본 개시물에 설명된 적어도 하나의 BMG 유형을 포함한다.
물품(200)은 또한 실시예에 따라서 전기 범프(218)를 포함한다. 실시예에서, 전기 범프(218)는 발포된다. 실시예에서, 전기 범프(218)는 BMG이다. 실시예에서, 전기 범프(218)는 발포 및 BMG의 모두이다.
도 3은 실시예에 따라서 발포 결합 패드와 전기 범프를 포함한 물품(300)의 단면 입면도이다. 물품(300)은 기판(310)을 포함한다. 실시예에서, 기판(310)은 IC 다이이다. 실시예에서, 기판(310)은 보드 또는 인터포저와 같은 장착 기판이다. 또한 물품(300)은 기판(310)상 또는 내에 배치되고 솔더 마스크(316)를 통해 노출되는 결합 패드(312)를 포함한다. 도시된 바와 같이, 결합 패드(312)는 기판(310)내에 내장되지만, 주어진 선택 애플리케이션에 따라 결합 패드(312)는 또한 기판(310)의 표면상에 배치될 수 있다. 패드 발포 셀(314)이 결합 패드(312)내 밀폐된 것으로 도시되도록, 결합 패드(312)는 발포된 것으로 도시된다. 실시예에서, 패드 발포 셀(314)은 밀폐형 발포 셀이다. 실시예에서, 패드 발포 셀(314)은 망상 발포로도 불리는 개방형 발포 셀이다.
실시예에서, 결합 패드(312)는 발포되지는 않지만 본 개시물에서 설명된 적어도 하나의 BMG 유형을 포함한다. 실시예에서, 결합 패드(312)는 발포되고, 본 개시물에 설명된 적어도 하나의 BMG 유형을 포함한다.
또한 물품(300)은 실시예에 따라서 발포 전기 범프(318)를 포함한다. 발포 전기 범프(318)는 패드 발포 셀(314)로서 도시된 것보다 더 큰 발포 셀 크기를 가진 범프 발포 셀(320)로써 도시된다. 실시예에서, 발포 크기는 비교적 동일하다. 실시예에서, 범프 발포 셀(320)은 크기에 있어 패드 발포 셀(314)보다 작다.
도 4는 실시예에 따라서 발포 금속화 상호연결부를 포함한 물품(400)의 단면 입면도이다. 물품(400)은 장착 기판(410) 상에 배치된 와이어-결합 다이(wire-bond die)(422)로서 도시된다. 또한 물품(400)은 장착 기판(410) 상 또는 내에 배치된 장착 기판 결합 패드(412)를 포함한다.
도시된 금속화 상호연결부(424)는 실시예에 따라 발포 금속으로서 도시된다. 실시예에서, 금속화 상호연결부(424)는 발포되지 않지만, 이 개시물에서 설명되는 적어도 하나의 BMG 유형을 포함한다. 실시예에서, 금속화 상호연결부(424)는 본 개시물에 설명된 적어도 하나의 BMG 유형의 발포 BMG이다.
결합 와이어(426)는 장착 기판(410)에 와이어-결합 다이(422)를 연결시킨다. 결합 와이어(426)는 다이 결합 패드(428)와 장착 기판 결합 패드(412) 간의 전기적 결합(electrical coupling)을 형성한다. 실시예에서, 장착 기판(410)은 예를 들어, 보드에 장착하기 위해 장착 기판 전기 범프(430)에 의해 더 결합될 수 있다. 실시예에서, 장착 기판 전기 범프(430)가 발포된다. 실시예에서, 장착 기판 전기 범프(430)는 본 개시물에 설명된 바와 같은 BMG 유형이다. 실시예에서, 장착 기판 전기 범프(430)는 본 개시물에 설명된 바와 같이 발포 BMG 유형이다.
실시예에서, 물품(400)은 무선 통신기와 같은 핸드헬드 장치에 사용된다. 물품(400)은 적어도 하나의 BMG 실시예 또는 발포 상호연결부 실시예로 인해 상당한 물리적 쇼크를 견딜 수 있다.
도 5는 실시예에 따라서 발포 결합 패드 및 전기 범프를 포함하고, 또한 솔더 셸(solder shell)에 발포 솔더 코어로서 전기 범프를 포함한 물품(500)의 입면 단면도이다. 물품(500)은 기판(510)을 포함한다. 실시예에서, 기판(510)은 IC 다이이다. 실시예에서, 기판(510)은 보드 또는 인터포저와 같은 장착 기판이다. 물품(500)은 또한 기판(510) 상 또는 내에 배치되고 솔더 마스크(516)를 통해 노출되는 결합 패드(512)를 포함한다. 도시된 바와 같이, 결합 패드(512)는 기판(510)내에 내장되지만, 결합 패드(512)는 또한 주어진 선택 애플리케이션에 따라 기판(510)의 표면상에 배치될 수 있다. 발포 셀(514)이 결합 패드(512)내에 밀폐된 것으로 도시되도록, 결합 패드(512)는 발포되는 것으로 도시된다. 실시예에서, 발포 셀(514)은 밀폐형 발포 셀이다. 실시예에서 발포 셀(514)은 망상 발포로도 언급되는 개방형 발포 셀이다.
실시예에서, 솔더 범프(518)는 발포 솔더 코어(532) 및 솔더 셸(534)과 함께 도시된다. 실시예에서, 솔더 범프(518)는 약 0.2와 약 0.7 사이 범위의 영률을 보인다.
실시예에서, 솔더 셸(534)은 발포 솔더 코어(532)의 금속간 유도체(intermetallic derivative)이다. 발포 솔더 코어(532)는 범프 발포 셀(533)을 포함한다. 금속간 유도체는 금속간 물질을 형성하기 위해 리플로우(reflow)와 같은 처리 조건하에서 발포 솔더 코어(532)와 혼합되는 임의 조성물일 수 있다. 실시예에서, 발포 솔더 코어(532)는 BMG이다. 실시예에서, 솔더 셸(534)은 BMG이다. 실시예에서, 발포 솔더 코어(532)와 솔더 셸(534)은 둘다 BMG이다.
실시예에서, 발포 솔더 코어(532)는 직경(536)(a diameter of unity)을 가지고, 솔더 셸(534)의 두께(538)는 약 1 퍼센트(about 1 percent of unity) 내지 약 100 퍼센트(about 100 percent of unity)의 범위에 있다. 실시예에서, 솔더 셸(534)은 약 5 퍼센트(about 5 percent of unity) 내지 약 20 퍼센트(about 20 percent of unity) 범위의 두께를 가진다. 실시예에서, 솔더 셸(534)은 약 6 퍼센트(about 6 percent of unity) 내지 약 19 퍼센트(about 19 percent of unity) 범위인 두께를 가진다.
실시예에서, 솔더 범프(518)의 크기, 따라서 발포 솔더 코어(532) 및 솔더 셸(534)의 근사 치수는, 결합 패드(512)의 크기에 의해 확정될 수 있다. 실시예에서, 결합 패드(512)는 약 106 마이크로미터(μm)이다. 실시예에서, 발포 솔더 코어(532)의 직경(536) 및, 솔더 셸(534)의 두께(538)의 두배가 또한 약 106 μm이다. 다른 치수는 애플리케이션에 따라 선택될 수 있다.
도 6은 실시예에 따라서 솔더 기판 제2 물질에 배치된 발포 솔더 코어 제1 물질을 포함한 물품(600)의 입면 단면도이다. 물품(600)은 장착 기판(610)을 포함한다. 실시예에서, 장착 기판(610)은 IC 다이이다. 실시예에서, 장착 기판(610)은 보드 또는 인터포저와 같은 장착 기판이다. 또한 물품(600)은 기판(610)상 또는 내에 배치된 결합 패드(612)를 포함한다. 도시된 바와 같이, 결합 패드(612)는 기판(610)내에 내장되지만, 결합 패드(612)는 또한 주어진 선택 애플리케이션에 따라 기판(610)의 표면상에 배치될 수 있다. 발포 셀(614)이 결합 패드(612)내에 밀폐되는 것으로 도시되도록, 결합 패드(612)는 발포되는 것으로 도시된다. 실시예에서, 발포 셀(614)은 밀폐형 발포 셀이다. 실시예에서, 발포 셀(614)은 망상 발포로도 언급되는 개방형 발포 셀이다.
발포 솔더 코어(632)는 솔더 기판(634) 제2 물질상에 장착된다. 실시예에서, 발포 솔더 코어(632) 제1 물질은 BMG이다. 발포 솔더 코어(632)는 범프 발포 셀(633)을 포함한다. 실시예에서, 솔더 기판(634) 제2 물질은 BMG이다. 실시예에서, 솔더 기판(634) 제2 물질은 발포 솔더 코어(632) 제1 물질보다 더 밀도있는 리플로우(reflowed) 솔더이다. 실시예에서, 솔더 기판(634) 제2 물질의 리플로우는 발포 솔더 코어(632) 제1 물질의 액상 온도(liquidus temperature) 아래의 온도에서 수행된다.
발포 솔더 코어(632) 제1 물질이 개략적으로 도시되지만, 실시예에 따라서 셀형 발포 솔더(cellular-foamed solder) 또는 망상 발포 솔더(reticulated-foamed solder)일 수 있다. 실시예에서, 발포 솔더 코어(632) 제1 물질은 BMG이다. 실시예에서, 결합 패드(612)는 도금 처리의 특성인 연장 원주 입자 형태(elongated columnar grain morphology)를 보인다.
실시예에서, 상부 기판(642) 및 상부 결합 패드(644)는 실시예에 따라서 발포 솔더 코어(632) 제1 물질 위에 위치된다. 실시예에서, 상부 기판(642)은 IC 다이이다. 실시예에서, 상부 기판(642)은 인쇄배선기판과 같은 장착 기판이다. 실시예에서, 발포 솔더 코어(632) 제1 물질은 약 0.2와 약 0.7 사이 범위의 영률을 보인다.
실시예에서, 발포 솔더 코어(632) 제1 물질은 약 25μm 내지 약 200μm 범위의 직경(636)을 가진다. 실시예에서, 발포 솔더 코어(632) 제1 물질은 약 106 μm의 직경(636)을 가진다. 실시예에서, 발포 솔더 코어(632) 제1 물질의 크기는 결합 패드(612)의 크기에 의해 확인될 수 있다. 실시예에서, 결합 패드(612)는 약 106 μm이다. 다른 치수는 애플리케이션에 따라 선택될 수 있다.
실시예에서, 리플로우전에 솔더 기판(634) 제2 물질은 약 2nm 내지 50nm 범위의 크기를 가진 입자(particle)를 포함한다. 실시예에서, 솔더 기판(634) 제2 물질은 약 10nm 내지 약 30nm 범위의 크기를 가진 입자를 포함한다. 실시예에서, 솔더 기판(634) 제2 물질은 약 20nm와 동일하거나 또는 약 98% 적은 범위의 크기를 가진 입자를 포함한다.
실시예에서, 솔더 기판(634) 제2 물질은 약 400℃와 동일하거나 또는 이보다 낮은 융해 온도를 포함한다. 금속 유형 및 입자 크기에 따라, 솔더 기판(634) 제2 물질은 수백 도의 융해 온도의 변동을 가질 수 있다.
솔더 기판(634) 제2 물질 및 발포 솔더 코어(632) 제1 물질이 상이한 금속 또는 상이한 합금으로 이루어질 시에, 그들 사이에 금속간 영역(648)이 형성될 수 있다.
도 7은 실시예에 따라서 발포 BMG를 형성하는 공정(700)을 도시한다. 공정은 먼저, 발포 BMG 전구체(foamed BMG precursor)(711)와 압축성 가스(713)를 혼합함으로써 시작된다. 실시예에서, 발포 BMG 전구체(711)는 금속 미립자이다. 실시예에서, 압축성 가스(713)는 발포 BMG 전구체의 금속에 비활성이다. 실시예에서, 압축성 가스(713)는 아르곤(argon)이다.
도 7에서, 발포 BMG 전구체(711)는 금속 압밀(metal-consolidation) 분야에 알려진 바와 같이 캔(can)(738)속으로 배치된다. 그 후, 발포 BMG 전구체(711)와 압축성 가스(713)를 포함한 고압 캔(739)을 얻기 위하여 채워진 캔(738)을 압축하여 처리한다. 실시예에서, 고압 캔(739)은 금속 압밀 분야에 알려진 바와 같이 HIP(hot-isostatic pressing)에 의해 성취된다. HIP 후에, 상당히 제한된 외부 압력없이 고압 캔(739)을 더 가열하고, 고압 캔(739)은 발포 BMG가 셀형 발포 BMG인 경우에 금속 챔버(712) 및 금속벽(714)을 포함하는 발포 BMG(710)가 형성되도록 팽창한다. 이 대신에, HIP후에, 상당히 제한된 외부 압력없이 고압 캔(739)을 더 가열하고, 고압 캔(739)은 발포 BMG가 망상 발포 BMG인 경우에 형성된 금속 신경절(metal ganglia)(714')을 포함하는 발포 금속(710')이 형성되도록 팽창한다.
실시예에서, 채워진 캔(738)을 HIP하지 않고, 금속 압밀 분야에서 알 수 있는 바와 같이, 오히려 먼저 발포 BMG 전구체(711)의 소결(sinter)을 일으키도록 가열한다. 소결은 발포 BMG 전구체(711)의 완전한 리플로우를 일으키지 않고 오히려 발포 BMG 전구체(711)의 두 발생들 간에 접촉점(740)의 핵생성(nucleation)을 일으킨다. 발포 BMG 전구체(711)의 두번째 가열은 발포 BMG의 제1 소결 및 제2 가열 팽창을 발생시키도록 BMG 발포(710)를 형성한다. 실시예에서, 제1 소결은 발포 금속(710)이 셀형 발포 BMG이도록 발포 BMG을 얻는다. 이 대신에, 제1 가열은 금속 신경절(714')을 가진 발포 금속(710')을 형성하도록 발포 BMG을 얻는다.
실시예에서, 채워진 캔(738)을 먼저 상당한 외부 가열없이 압밀화시키고, 두 번째로 가열하여 BMG 전구체(711)를 팽창시킨다. 실시예에서, 제2 가열은 발포 금속(710)이 셀형 발포 BMG이도록 발포 BMG을 얻는다. 이 대신에, 제2 가열은 금속 신경절(714')을 가진 발포 금속(710')을 형성하도록 발포 BMG을 얻는다.
발포 BMG을 형성하기 위해 다른 기법을 사용할 수 있다. 실시예에서, 본 기술분야에 알려진 정밀주조(investment casting)를 사용한다. 실시예에서, 발포 BMG에 기공(porosity)을 생성하는 가스를 형성하는 금속 수소화물의 분해와 함께 융해 공정을 사용한다. 실시예에서, 금속 수소화물의 분해를 활용하는 분말 공정(powder processing)을 사용한다. 실시예에서, 보이딩제(voiding agent) 임시 지지 구조물로서 폴리머 프리폼(polymer prefoam)을 사용하여 그것이 응고될 때 발포 BMG를 지지하며, 그 후 폴리머 프리폼이 퇴출된다. 실시예에서, 보이딩제는 영구적이며, 가능하다면 처리 동안에 BMG의 흡수성 습윤을 억제시킨다.
실시예에서, 금속분말을 캔으로 패킹시키고(pack), 가스를 뺀 후에 아르곤 가스로써 가압시킨다. 캔은 금속분말로 압밀되도록 HIP된다. 압밀 후에, 캔을 가열하여 HIP된 분말에서 주변 매트릭스(surrounding matrix)의 크리프(creep)에 의해 갇힌 가스를 팽창시킨다. 이 기법은 약 0.6 내지 약 0.8의 범위에서 벌크 밀도를 가진 다공성 금속을 생성하는 데 사용될 수 있다. 기공의 크기 및 분포는 적절한 가스 압력, 금속 계면활성제 함유량, 가열시간, 온도 및 다른 매개변수를 사용하여 정밀하게 제어될 수 있다.
실시예에서, 발포 금속(710) 또는 발포 금속(710')의 형성 후에, 발포 금속(이후로부터 "발포 금속(710)")은 솔더 범프를 준비하도록 더 처리된다. 실시예에서, 발포 금속(710)은 먼저 발포 품질을 파괴하지 않고서 압출되고, 와이어가 사실상 입방체 또는 원통형 고체일 때까지 헤딩머신(heading machine)에 의해 짧은 부분으로 와이어로서 잘려진다. 발포 BMG의 사실상 입방체 또는 원통형 고체 조각의 처리는 더 많은 구형을 성취하기 위한 텀블링(tumbling), 또는 분쇄기에서 그라인딩(grinding)을 포함한다. 실시예에서, 사실상 입방체 또는 원통형 고체 발포 BMG의 자동 그라인딩은 텀블링 분쇄기에서 행해진다. 실시예에서, 사실상 입방체 또는 원통형 고체 발포 BMG의 반자동(semi-autogenous) 그라인딩은 세라믹 볼과 같은 제1 그라인딩 매체 량의 존재와 함께 텀블링 분쇄기에서 행해진다. 실시예에서, 사실상 입방체 또는 원통형 고체 발포 BMG의 분쇄기-그라인딩(mill-grinding)은 제1 그라인딩 매체 량보다 큰 제2 그라인딩 매체 량으로써 텀블링 분쇄기에서 행해진다. 실시예에서 구형을 얻기 위하여 발포 BMG의 제1 그라인딩 후에, 덜 과격한 텀블링 환경에서 표면 마감처리(surface finishing)가 수행된다.
일단 발포 BMG 코어 또는 발포 BMG 구가 만들어지면, 솔더는 실시예에 따라서 전기도금으로써 발포 BMG상에 코팅될 수 있다.
도 8은 다양한 실시예에 따라서 프로세스 흐름(800)을 설명하는 흐름도이다.
단계(810)에서, 프로세스는 혼합 가스와 함께 캔에서 발포 BMG 전구체를 형성하는 단계를 포함한다.
단계(820)에서, 프로세스는 캔을 압축하는 단계를 포함한다. 프로세스는 등방 압착(isostatic pressing) 또는 HIP를 포함할 수 있다.
단계(830)에서, 프로세스는 발포 BMG 전구체가 셀형 발포 또는 망상 발포를 형성하도록 하기 위한 조건하에서 캔을 팽창시키는 단계를 포함한다. 실시예에서, 프로세스는 단계(830)에서 종료된다.
단계(840)에서, 프로세스는 발포 BMG 금속을 솔더 범프 속으로 또는 발포 연장 금속 패드(foamed-elongate metal pad) 속으로 형성하는 단계를 포함한다.
단계(850)에서, 프로세스 실시예는 결합 패드 상에 중간 솔더층을 형성하는 단계를 포함한다. 실시예에서, 중간 솔더층은 BMG 프리폼이다.
단계(852)에서, 프로세스는 중간 솔더층 상에 발포 BMG 연장 패드 또는 발포 BMG 범프와 같은 발포 솔더를 형성하는 단계를 포함한다.
단계(854)에서, 프로세스는 발포 BMG에 결합하기 위해 BMG 금속층을 리플로우시키는 단계를 포함한다. 실시예에서, 프로세스는 단계(854)에서 종료된다.
도 9는 실시예에 따라서 다공성 BMG 전기연결부를 형성하는 처리(900)를 도시한다. 프로세스는 먼저, 발포제(blowing agent)(913)로써 발포 BMG 전구체(911)를 혼합함으로써 시작된다. 실시예에서, 발포 BMG 전구체(911)는 약 5nm로부터 약 50 nm까지의 범위의 평균 입자 직경을 가진 금속 미립자(metal particulate)이다. 실시예에서, 발포 BMG 전구체(911)는 약 10nm로부터 약 40nm까지 범위의 평균 입자 직경을 가진 금속 미립자이다. 실시예에서, 발포 BMG 전구체(911)는 약 15nm로부터 약 30nm까지 범위의 평균 입자 직경을 가진 금속 미립자이다. 실시예에서, 발포 BMG 전구체(911)는 약 99%가 20nm를 통과하고 약 98%가 약 5nm보다 큰(about 99% passing 20nm and about 98% larger than about 5nm) 평균 입자 직경을 가진 금속 미립자이다.
실시예에서, 발포제(913)는 티타늄 수소화물(TiH2)과 같은 금속 수소화물이다. 실시예에서, 발포제(913)는 지르코늄 수소화물(ZrH2)과 같은 금속 수소화물이다. 실시예에서, 발포제(913)는 하프늄 수소화물(HfH2)과 같은 금속 수소화물이다. 실시예에서, 발포제(913)는 RH2로서 표현되는 내화성 금속 수소화물이다. 실시예에서, 발포제(913)는 발포 솔더 전구체의 입자 크기 분포를 실질적으로 매칭한다. 실시예에서, 발포 BMG 전구체(911)는 발포 BMG의 형성을 용이하게 하는 금속 계면활성제를 포함한다.
도 9에서, 발포 BMG 전구체(911) 및 발포제(913), 또는 고체인 경우에 보이딩제가 금속 분쇄(metal comminution) 분야에 알려진 바와 같이 혼합조(938)에 배치된다. 그 후, 혼합조(938)는 발포 BMG 전구체(911)와 발포제(913)를 혼합시킴으로써 동작되어, 전구체-발포제 혼합물을 성취한다. 이후로부터, "발포제" 및 "보이딩제"는 "발포제"로서 언급될 것이지만, 명확히 언급하지 않는 것을 의미한다.
실시예에서, BMG 전구체-발포제 혼합물은 축압축 다이(axial-compression die)(940)에서 압축된다. 압축 다이는 예를 들면 분말 야금 강화(powder metallurgy consolidation) 분야에서 사용된다. 앤빌(anvil)(942)은 BMG 전구체-발포제 혼합물(944)을 수신하여, 램로드(ramrod)(946)에 의해 앤빌(942)속으로 압착된다. 후속된 결과의 축 압축이 축압축된 BMG 펠릿(pellet)(948)이다.
실시예에서, BMG 전구체-발포제 혼합물(944)은 압출다이(950)에서 압축된다. 압출은 예를 들면 분말 야금 압출 분야에 알려져 있다. BMG 전구체-발포제 혼합물(944)은 램로드(946)에 의해 압출 다이(950) 속으로 압축된다. 압출후의 결과가 압출된 BMG 펠릿(952)이다.
실시예에서, 축압착된 BMG 펠릿(948) 또는 압출된 BMG 펠릿(952)은 연판 스탁(rolled sheet stock)(954 또는 956)을 얻기 위하여 압연(rolling)과 같이 더 처리된다. 실시예에서, BMG 펠릿(948 또는 952) 또는 BMG 연판 스탁(954 또는 956)d은 후속 처리를 위해 BMG 전구체의 BMG 펠릿(948 또는 952) 속으로 스탬핑(stamping)된다.
압착되거나 또는 압출된 펠릿으로부터의 BMG 전구체의 사실상 입방체 또는 원통형 고체 조각의 처리는 보다 구형으로 만들기 위한 텀블링, 또는 분쇄기에서의 그라인딩을 포함한다. 실시예에서, BMG 전구체의 자동 그라인딩은 텀블링 분쇄기에서 행해진다. 실시예에서, BMG 전구체의 반자동 그라인딩은 세라믹 볼과 같은 제1 그라인딩 매체 량의 존재로써 텀블링 분쇄기에서 행해진다. 실시예에서, BMG 전구체의 분쇄기-그라인딩은 제1 그라인딩 매체 량보다 큰 제2 그라인딩 매체 량으로써 텀블링 분쇄기에서 행해진다. 실시예에서, 구형을 얻기 위하여 먼저 BMG 전구체를 분쇄한 후에, 덜 과격한 텀블링 환경에서 표면 마감 처리가 수행된다.
BMG 전구체를 원하는 형태로 형성한 후에, BMG(958)를 얻기 위하여 가열하에서 원하는 형태를 더 처리한다.
도 10은 실시예에 따라서 BMG 전구체를 처리하기 위한 프로세스 흐름도(1000)를 도시한다.
단계(1010)에서, 프로세스는 BMG 전구체와 발포제를 혼합시키는 단계를 포함한다.
단계(1020)에서, 프로세스는 발포 BMG 전구체속으로 BMG 전구체를 컴팩트시키는(compacting) 단계를 포함한다.
단계(1030)에서, 프로세스는 장착 기판 및 다이 중의 하나 상에 발포 BMG 전구체를 배치하는 단계를 포함한다.
단계(1040)에서, 프로세스는 BMG를 얻기 위하여 발포 BMG 솔더를 팽창시키는 단계를 포함한다.
도 11은 실시예에 따라서 컴퓨팅 시스템(1100)을 도시하는 절단 사시도이다. 발포 솔더 범프, 발포 BMG 연장 패드 또는 BMG 구(spheres)의 하나 이상의 전술한 실시예는 도 11의 컴퓨팅 시스템(1100)과 같은 컴퓨팅 시스템에 활용될 수 있다. 이후로부터, 임의 발포 BMG 전기연결부, 발포 BMG 연장 패드 전기연결부, 또는 BMG 구 실시예 단독으로, 또는 임의 다른 실시예와 결합하여 실시예(들) 구성으로 언급된다.
컴퓨팅 시스템(1100)은 예를 들면 패키지(1110)에 밀폐된 적어도 하나의 프로세서(도시되지 않음), 데이터 저장시스템(1112), 키보드(1114)와 같은 적어도 하나의 입력장치, 그리고 모니터(1116)와 같은 적어도 하나의 출력장치를 포함한다. 컴퓨팅 시스템(1100)은 데이터 신호를 처리하는 프로세서를 포함하고, 예를 들면 인텔사로부터 사용가능한 마이크로프로세서를 포함할 수 있다. 컴퓨팅 시스템(1110)은 키보드(1114)에 부가적으로 예를 들면 마우스(1118)와 같은 또 다른 사용자 입력 장치를 포함할 수 있다.
본 개시를 위하여, 청구된 주제에 따라서 구성요소를 구현하는 컴퓨팅 시스템(1100)은 예를 들면 DRAM(dynamic random access memory), 폴리머 메모리, 플래시 메모리 및 상 변화 메모리(phase-change memory)와 같은 데이터 저장소에 연결된 BMG 범프, 발포 BMG 연장 패드 또는 BMG 구 실시예 중의 적어도 하나를 포함할 수 있는 마이크로 전자 장치 시스템을 이용하는 임의 시스템을 포함할 수 있다. 이 실시예에서, 실시예(들)는 프로세서에 연결되는 것에 의해 이들 기능의 임의 결합부와 결합된다. 그러나 실시예에서, 본 개시물에 설명되는 실시예(들) 구성은 이들 임의 기능성에 연결된다. 실시예를 예를 들면, 데이터 저장소는 다이상에 내장된 DRAM 캐시를 포함한다. 실시예에 부가적으로, 프로세서(도시되지 않음)에 연결된 실시예(들) 구성은 DRAM 캐시의 데이터 저장소(1112)에 연결된 실시예(들) 구성을 갖는 시스템의 일부이다. 실시예에서 부가적으로, 실시예(들) 구성은 데이터 저장소(1112)에 연결된다.
실시예에서, 컴퓨팅 시스템(1100)은 또한 DSP(digital signal processor), 마이크로 컨트롤러, ASIC(application specific integrated circuit) 또는 마이크로프로세서를 포함한 다이를 포함할 수 있다. 이 실시예에서, 실시예(들) 구성은 프로세서에 연결되는 것에 의해 이들 기능의 임의 결합에 연결된다. 실시예를 예를 들면, DSP(도시되지 않음)는 보드(1120)상에 칩셋의 개별 부분으로 DSP 및 단독 프로세서를 포함할 수 있는 칩셋 부분이다. 이 실시예에서, 실시예(들) 구성은 DSP에 연결되고, 개별 실시예(들) 구성은 패키지(1110)에서 프로세서에 연결되어 제공될 수 있다. 이 실시예에서 부가적으로, 실시예(들) 구성은 패키지(1110)와 동일 보드(1120)상에 장착된 DSP로 연결된다. 이제, 실시예(들) 구성은 본 개시물 및 그 등가물 내에서 발포 BMG 범프, 발포 BMG 연장 패드 또는 BMG 솔더 구의 다양한 실시예에 의해 설명되는 바와 같은 실시예(들) 구성과 함께, 컴퓨팅 시스템(1100)에 대하여 설명한 바와 같이 결합될 수 있다는 것을 알 수 있다.
도 12는 실시예에 따른 컴퓨팅 시스템의 개략도이다. 도시된 바와 같이, 전자 시스템(1200)은 도 11에 도시된 컴퓨팅 시스템(1100)을 구현할 수 있지만 전자 시스템은 개략적으로 도시된다. 전자 시스템(1200)은 도 3 내지 도 6에 도시된 IC 패키지와 같은 적어도 하나의 전자 어셈블리(1210)를 포함한다. 실시예에서, 전자 시스템(1200)은 전자 시스템(1200)의 다양한 구성소자를 전기적으로 연결하기 위하여 시스템 버스(1220)를 포함한 컴퓨터 시스템이다. 시스템 버스(1220)는 다양한 실시예에 따라서 단일 버스 또는 버스의 임의 결합이다. 전자 시스템(1200)은 집적 회로(1210)로 전력을 공급하는 전압원(1230)을 포함한다. 소정 실시예에서, 전압원(1230)은 시스템 버스(1220)를 통해 집적 회로(1210)로 전류를 공급한다.
집적 회로(1210)는 시스템 버스(1220)에 전기적으로 연결되고, 실시예에 따라서 임의 회로 또는 회로들의 결합을 포함한다. 실시예에서, 집적 회로(1210)는 임의 유형일 수 있는 프로세서(1212)를 포함한다. 여기에 사용된 바와 같이, 프로세서(1212)는 마이크로프로세서, 마이크로컨트롤러, 그래픽 프로세서, DSP 또는 다른 프로세서와 같은 임의 유형의 회로를 의미하는데, 이로 제한되지는 않는다. 집적 회로(1210)에 포함될 수 있는 임의 유형의 회로는 셀룰러 전화, 페이저, 휴대용 컴퓨터, 양방향 라디오, 및 유사한 전자 시스템과 같은 무선장치에 사용하기 위한 통신회로(1214)와 같은 ASIC 또는 주문형 회로이다. 실시예에서, 집적 회로(1210)는 SRAM과 같은 온다이(on-die) 메모리(1216)를 포함한다. 실시예에서, 프로세서(1210)는 eDRAM(embedded DRAM)과 같은 온다이 메모리(1216)를 포함한다.
실시예에서, 전자 시스템(1200)은 또한 RAM 형태의 주 메모리(1242), 하나 이상의 하드 드라이브(1244), 및/또는 디스켓, CD(compact disks), DVD(digital video disks), 플래시 메모리키, 및 기술분야에 알려진 다른 착탈가능 매체와 같은 착탈가능 매체(1246)를 처리하는 하나 이상의 드라이브와 같은 특정 애플리케이션에 적당한 하나 이상의 메모리 소자를 포함할 수 있는 외부 메모리(1240)를 포함한다.
실시예에서, 전자 시스템(1200)은 또한 디스플레이 장치(1250) 및 오디오 출력(1260)을 포함한다. 실시예에서, 전자 시스템(1200)은 키보드, 마우스, 트랙볼, 게임 컨트롤러, 마이크로폰, 음성 인식장치, 또는 전자장치(1200)로 정보를 입력하는 임의 다른 장치와 같은 컨트롤러(1270)를 포함한다.
여기에 도시된 바와 같이, 집적 회로(1210)는 전자 패키지, 전자 시스템, 컴퓨터 시스템, 집적 회로를 제조하는 하나 이상의 방법, 그리고 다양한 실시예 및 그들 분야에서 인식되는 등가물에서 본원에 설명되는 바와 같은 집적 회로 및 발포 BMG 전기 연결부 실시예들을 포함한 전자 어셈블리를 제조하는 하나 이상의 방법을 포함한, 다수의 상이한 실시예에서 구현될 수 있다. 소자, 재료, 기하학, 치수 및 동작 시퀀스의 모두는 특정 패키징 요건에 맞도록 변경될 수 있다.
이제, 본 개시물에 설명된 BMG 전기연결부 실시예는 종래 컴퓨터 이외의 디바이스 및 장치에 적용될 수 있다는 것을 알 수 있다. 예를 들면, 다이는 실시예(들) 구성과 패키지화되어, PDA(personnel data assistant) 등과 같은 핸드헬드 장치 또는 무선 통신기와 같은 휴대용 장치에 배치될 수 있다. 또 다른 예는 실시예(들) 구성과 패키지화되어, 자동차, 기관차, 선박, 항공기 또는 우주선과 같은 차량에 배치될 수 있는 다이이다.
요약서는 읽는 사람이 기법적 개시물의 특성 및 요점을 신속히 확인할 수 있게 하는 요약서를 요구하는 37 C.F.R. §1.72(b)를 따라 제공된다. 이것은 청구범위의 범주 또는 의미를 해석 또는 제한하는 데 사용되지 않는다는 전제하에 제공된다.
전술한 상세한 설명에서, 다양한 특징은 개시물의 능률화를 위하여 단일 실시예에서 함께 그룹화된다. 본 개시물의 방법은 본 발명의 청구된 실시예가 각 청구항에서 명확히 기재되는 것보다 많은 특징을 요구하는 의도를 반영하도록 해석되지 않는다. 오히려, 후속된 청구범위가 반영하는 바와 같이, 본 발명의 주제는 개시된 단일 실시예의 모든 특징보다 작다. 따라서 후속된 청구범위는 이에 의해 개별 바람직한 실시예로서 가지는 각 특허청구범위로써 상세한 설명에 병합된다.
본 발명의 특성을 설명하기 위하여 기술 및 도시되었던 상세사항, 재료 및 부분 배치 및 방법 단계에서 다양한 다른 변경은 추가된 청구범위에서 표현된 대로 본 발명의 원리 및 범주로부터 벗어나지 않고서도 행해질 수 있다는 것을 쉽게 알 수 있을 것이다.

Claims (30)

  1. 벌크 금속 유리(bulk metallic glass)
    를 포함하고,
    상기 벌크 금속 유리는 전기 범프, 금속화 상호연결부, 트레이스(trace) 및 결합 패드(bond pad)로부터 선택된 구성인
    물품(article).
  2. 제1항에 있어서,
    상기 벌크 금속 유리는 셀형 발포(cellular foam) 및 망상 발포(reticulated foam)로부터 선택된 발포 구성인 물품.
  3. 제1항에 있어서,
    상기 벌크 금속 유리는 ZrAlCuO, ZrAlNiCuO, ZrTiAlNiCuO, ZrAlNiCu(Cr,Mo), ZrAlNiCu(Ag,Pd,Au,Pt), ZrAlNiCu(Nb,Ta,V), ZrAlNi(Ag,Pd,Au,Pt), ZrAlCuPd, ZrNi(Fe,Co), ZrNi(Pd,Au,Pt), ZrCuPd, ZrPd, ZrPt 또는 그의 결합으로부터 선택된 지르코늄 합금인 물품.
  4. 제1항에 있어서,
    상기 벌크 금속 유리는 HfAlNiCu, HfAlNiCuPd, HfAlNiAg, HfCu(Pd,Pt), 또는 그의 결합으로부터 선택된 하프늄 합금인 물품.
  5. 제1항에 있어서,
    상기 벌크 금속 유리는 TiZrNi, TiZrNiCu 또는 그의 결합으로부터 선택된 티타늄 합금인 물품.
  6. 제1항에 있어서,
    상기 벌크 금속 유리는 철(iron) 합금인 물품.
  7. 제1항에 있어서,
    상기 벌크 금속 유리는 지르코늄 합금, 하프늄 합금, 티타늄 합금, 철 합금 또는 그의 결합으로부터 선택되는 물품.
  8. 제1항에 있어서,
    상기 구성은 1μm로부터 300μm까지 범위의 범프 직경을 가진 전기 범프인 물품.
  9. 제1항에 있어서,
    상기 구성은 전기 범프이고, 상기 전기 범프는,
    발포 솔더 코어 제1 물질(foamed solder core first material), 및
    상기 발포 솔더 코어 제1 물질이 배치된 솔더 기판 제2 물질
    을 포함하는 물품.
  10. 제1항에 있어서,
    상기 구성은 전기 범프이고, 상기 전기 범프는,
    발포 솔더 코어 제1 물질, 및
    상기 발포 솔더 코어 제1 물질을 덮는 솔더 셸 제2 물질
    을 포함하는 물품.
  11. 제1항에 있어서,
    상기 구성은 금속화 상호연결부이고, 상기 벌크 금속 유리는 셀형 발포 및 망상 발포로부터 선택된 발포 구성을 가지는 물품.
  12. 제1항에 있어서,
    상기 구성은 전기 범프이고, 상기 범프는 제1 전기 범프, 및 상기 제1 전기 범프로부터 이격된 제2 전기 범프를 포함하는 물품.
  13. 제1항에 있어서,
    상기 구성은 제1 전기 범프, 및 상기 제1 전기 범프로부터 이격된 제2 전기 범프를 포함하고, 상기 제1 전기 범프 및 상기 제2 전기 범프는 인접하며, 0.8 밀리미터보다 작거나 또는 이와 동일한 피치(pitch)로 이격되는 물품.
  14. 제1항에 있어서,
    상기 구성은 보드측에서 장착 기판상에 구성되는 전기 범프인 물품.
  15. 제1항에 있어서,
    상기 구성은 다이 측(die side)에서 장착 기판상에 구성되는 전기 범프인 물품.
  16. 집적 회로 장치 내 결합 패드
    를 포함하고,
    상기 결합 패드는 발포 금속 구성을 갖는
    물품.
  17. 제16항에 있어서,
    상기 결합 패드는 벌크 금속 유리를 포함하는 물품.
  18. 제16항에 있어서,
    상기 결합 패드는 지르코늄 합금, 하프늄 합금, 티타늄 합금, 철 합금 및 그 의 결합으로부터 선택된 벌크 금속 유리를 포함하는 물품.
  19. 제16항에 있어서,
    상기 발포 금속 구성은 셀형 발포 및 망상 발포로부터 선택되는 물품.
  20. 제16항에 있어서,
    상기 결합 패드는 보드측에서 장착 기판상에 구성되는 물품.
  21. 제16항에 있어서,
    상기 결합 패드는 다이측에서 장착 기판상에 구성되는 물품.
  22. 전기연결부들을 형성하기 위한 방법으로서,
    벌크 금속 유리 전구체 입자를 보이딩제 입자(voiding-agent particle)와 공동 퇴적시키는(co-depositing) 단계
    를 포함하는 방법.
  23. 제22항에 있어서,
    상기 보이딩제 입자는 다공성 입자이고, 상기 공동 퇴적은 전기 범프, 금속화 상호연결부(metallization interconnect), 트레이스 및 결합 패드로부터 선택된 구성의 공동퇴적인 방법.
  24. 제22항에 있어서,
    상기 보이딩제 입자는 발포제 입자(blowing-agent particle)이고, 상기 공동 퇴적은 전기 범프, 금속화 상호연결부, 트레이스 및 결합 패드로부터 선택된 구성의 공동퇴적인 방법.
  25. 다이,
    집적 회로 장치 내 결합 패드, 및
    상기 결합 패드를 통해 상기 다이에 연결되는 DRAM(dynamic random-access memory)
    를 포함하고,
    상기 결합 패드는 발포 금속 구성을 갖는
    시스템.
  26. 제25항에 있어서,
    상기 시스템은 컴퓨터, 무선 통신기, 핸드헬드 장치, 자동차, 기관차, 항공기, 선박, 또는 우주선 중의 하나에 배치되는 시스템.
  27. 제25항에 있어서,
    상기 다이는 데이터 저장장치, DSP(digital signal processor), 마이크로 컨 트롤러, ASIC(application specific integrated circuit) 또는 마이크로프로세서로부터 선택되는 시스템.
  28. 다이,
    상기 다이에 연결된 벌크 금속 유리, 및
    상기 다이에 연결된 DRAM
    를 포함하고,
    상기 벌크 금속 유리는 전기 범프, 금속화 상호연결부, 트레이스 및 결합 패드로부터 선택된 구성인
    컴퓨팅 시스템.
  29. 제28항에 있어서,
    상기 컴퓨팅 시스템은 컴퓨터, 무선 통신기, 핸드헬드 장치, 자동차, 기관차, 항공기, 선박, 또는 우주선 중의 하나에 배치되는 컴퓨팅 시스템.
  30. 제28항에 있어서,
    상기 다이는 데이터 저장장치, DSP, 마이크로 컨트롤러, ASIC 또는 마이크로프로세서로부터 선택되는 컴퓨팅 시스템.
KR1020087031046A 2006-06-20 2007-06-12 벌크 금속 유리 솔더, 발포 벌크 금속 유리 솔더, 칩 패키지에서 발포 솔더 결합 패드와 이를 포함한 시스템 및 조립 방법 KR101205664B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US11/425,353 US7705458B2 (en) 2006-06-20 2006-06-20 Bulk metallic glass solders, foamed bulk metallic glass solders, foamed-solder bond pads in chip packages, methods of assembling same, and systems containing same
US11/425,353 2006-06-20
PCT/US2007/071002 WO2007149737A2 (en) 2006-06-20 2007-06-12 Bulk metallic glass solders, foamed bulk metallic glass solders, foamed- solder bond pads in chip packages, methods of assembling same and systems containing same

Publications (2)

Publication Number Publication Date
KR20090019852A KR20090019852A (ko) 2009-02-25
KR101205664B1 true KR101205664B1 (ko) 2012-11-27

Family

ID=38834252

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020087031046A KR101205664B1 (ko) 2006-06-20 2007-06-12 벌크 금속 유리 솔더, 발포 벌크 금속 유리 솔더, 칩 패키지에서 발포 솔더 결합 패드와 이를 포함한 시스템 및 조립 방법

Country Status (6)

Country Link
US (1) US7705458B2 (ko)
JP (2) JP4947817B2 (ko)
KR (1) KR101205664B1 (ko)
CN (2) CN101473424A (ko)
TW (1) TWI351086B (ko)
WO (1) WO2007149737A2 (ko)

Families Citing this family (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7628871B2 (en) * 2005-08-12 2009-12-08 Intel Corporation Bulk metallic glass solder material
US20090032970A1 (en) * 2007-07-31 2009-02-05 Park Chang-Min Stacking of integrated circuits using glassy metal bonding
DE102008017157B4 (de) 2008-04-03 2022-10-06 Vitesco Technologies GmbH Kontaktelement und Leiterplattenordnung
US7755200B2 (en) * 2008-09-15 2010-07-13 National Semiconductor Corporation Methods and arrangements for forming solder joint connections
JP5623022B2 (ja) * 2009-03-25 2014-11-12 国立大学法人熊本大学 溶接方法の設計方法、溶接方法及び溶接接合体
US8895358B2 (en) * 2009-09-11 2014-11-25 Stats Chippac, Ltd. Semiconductor device and method of forming cavity in PCB containing encapsulant or dummy die having CTE similar to CTE of large array WLCSP
CN101737760B (zh) * 2009-12-28 2012-08-22 广东昭信光电科技有限公司 一种led照明模块的水密性封装方法
JP5882069B2 (ja) * 2011-03-29 2016-03-09 エスアイアイ・セミコンダクタ株式会社 半導体装置及びその製造方法
CN102779767B (zh) * 2011-05-09 2015-06-03 群成科技股份有限公司 半导体封装结构及其制造方法
JP2013247295A (ja) * 2012-05-28 2013-12-09 Fujitsu Ltd 導電性接合材料、並びに電子部品及び電子機器
KR20140050390A (ko) * 2012-10-19 2014-04-29 삼성전자주식회사 열전모듈, 이를 구비한 열전장치, 및 열전모듈의 제조방법
EP2925484A4 (en) * 2012-11-29 2016-07-27 Corning Inc MEETING METHODS FOR MASSIVE METALLIC GLASSES
CN103286406B (zh) * 2013-05-31 2015-10-07 哈尔滨工业大学 一种Zr基块体金属玻璃与Sn基钎料的低温连接方法
CN103273157B (zh) * 2013-05-31 2015-08-19 哈尔滨工业大学 一种加快Zr基块体金属玻璃与Sn基钎料冶金结合的方法
US9970079B2 (en) 2014-04-18 2018-05-15 Apple Inc. Methods for constructing parts using metallic glass alloys, and metallic glass alloy materials for use therewith
US10161025B2 (en) * 2014-04-30 2018-12-25 Apple Inc. Methods for constructing parts with improved properties using metallic glass alloys
US10056541B2 (en) 2014-04-30 2018-08-21 Apple Inc. Metallic glass meshes, actuators, sensors, and methods for constructing the same
US10000837B2 (en) 2014-07-28 2018-06-19 Apple Inc. Methods and apparatus for forming bulk metallic glass parts using an amorphous coated mold to reduce crystallization
CN105436724B (zh) * 2014-09-23 2020-03-03 苹果公司 通过焊接整修块体金属玻璃(bmg)制品中的表面特征的方法
US9888584B2 (en) 2014-12-31 2018-02-06 Invensas Corporation Contact structures with porous networks for solder connections, and methods of fabricating same
EP3120954B1 (fr) * 2015-07-24 2022-04-06 The Swatch Group Research and Development Ltd. Methode de revetement de piece
CH711353A2 (fr) * 2015-07-24 2017-01-31 Swatch Group Res & Dev Ltd Assemblage de pièce en matériau fragile.
TWI613147B (zh) * 2015-11-28 2018-02-01 三維有序多孔微結構製造方法
TWI575623B (zh) * 2015-12-10 2017-03-21 南茂科技股份有限公司 凸塊結構與其製作方法
CN106216873A (zh) * 2016-08-12 2016-12-14 哈尔滨工业大学深圳研究生院 一种基于金属锡填充泡沫银的高温钎料制备方法
DE102018100843A1 (de) * 2018-01-16 2019-07-18 Infineon Technologies Ag Halbleitervorrichtungen mit Metallisierungen aus porösem Kupfer und zugehörige Herstellungsverfahren

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4222434A (en) * 1978-04-27 1980-09-16 Clyde Robert A Ceramic sponge heat-exchanger member
US4377622A (en) * 1980-08-25 1983-03-22 General Electric Company Method for producing compacts and cladding from glassy metallic alloy filaments by warm extrusion
JPS57157144A (en) * 1981-03-25 1982-09-28 Nippon Oil Co Ltd Measuring method for moisture amount of hydrous system hydraulic liquid
JPS6079742A (ja) * 1983-10-05 1985-05-07 Nec Corp 集積回路
JPS61208848A (ja) * 1985-03-14 1986-09-17 Toshiba Corp 半導体装置
JPH05186868A (ja) * 1991-03-28 1993-07-27 Sony Corp アモルファス金属の形成方法、アモルファス金属膜を有す る半導体装置及びアモルファス金属の形成装置
US6286206B1 (en) * 1997-02-25 2001-09-11 Chou H. Li Heat-resistant electronic systems and circuit boards
US5869895A (en) * 1997-12-15 1999-02-09 Micron Technology, Inc. Embedded memory assembly
JP3650722B2 (ja) * 2000-05-18 2005-05-25 株式会社アドバンテスト プローブカードおよびその製造方法
US6623566B1 (en) * 2001-07-30 2003-09-23 The United States Of America As Represented By The Secretary Of The Air Force Method of selection of alloy compositions for bulk metallic glasses
JP3827569B2 (ja) * 2001-12-06 2006-09-27 旭化成エレクトロニクス株式会社 微細パターン接続用回路部品およびその形成方法
US20050084407A1 (en) * 2003-08-07 2005-04-21 Myrick James J. Titanium group powder metallurgy
JP4484105B2 (ja) * 2004-10-26 2010-06-16 国立大学法人東北大学 金属ガラス積層体からなる金型成形体、及びその製造方法
JP2006002195A (ja) * 2004-06-16 2006-01-05 Tohoku Univ ポーラス金属ガラスの製造方法とポーラス金属ガラス

Also Published As

Publication number Publication date
CN104681521A (zh) 2015-06-03
JP2012164984A (ja) 2012-08-30
JP2009533886A (ja) 2009-09-17
JP5182682B2 (ja) 2013-04-17
JP4947817B2 (ja) 2012-06-06
US20070290339A1 (en) 2007-12-20
WO2007149737A3 (en) 2008-02-21
CN101473424A (zh) 2009-07-01
TW200818431A (en) 2008-04-16
KR20090019852A (ko) 2009-02-25
US7705458B2 (en) 2010-04-27
WO2007149737A2 (en) 2007-12-27
TWI351086B (en) 2011-10-21

Similar Documents

Publication Publication Date Title
KR101205664B1 (ko) 벌크 금속 유리 솔더, 발포 벌크 금속 유리 솔더, 칩 패키지에서 발포 솔더 결합 패드와 이를 포함한 시스템 및 조립 방법
US7745013B2 (en) Solder foams, nano-porous solders, foamed-solder bumps in chip packages, methods of assembling same, and systems containing same
US11969797B2 (en) Syntactic metal matrix materials and methods
US6277326B1 (en) Process for liquid-phase sintering of a multiple-component material
CN101698909B (zh) 一种制备钼铜合金的方法
WO2011007608A1 (ja) ３金属成分型複合ナノ金属ペースト、接合方法及び電子部品
CN101760664A (zh) 粉末冶金用青铜粉末及其制造方法
JP2024521093A (ja) 固体金属発泡体熱界面材料
CN106498220A (zh) 碳酸镍用于改善烧结锰铜阻尼合金性能的方法
CN110576180B (zh) 一种低氧含量钼粉的制备方法
CN106424712A (zh) 一种提高锰铜烧结阻尼合金组织和性能均匀性的工艺
JPH0524843B2 (ko)
JPS59157201A (ja) 亜鉛−アルミニウム合金粉末の成形体の製造方法
CN106392064A (zh) 用草酸镍改善高锰锰铜阻尼合金烧结性能的方法
JPH108164A (ja) 低熱膨張・高熱伝導性アルミニウム複合材料の製造方法及びその複合材料
JP2004043937A (ja) ポーラス金属及びその製造方法
JPH07278693A (ja) タングステン基焼結重合金の製造方法
JPH01203800A (ja) 水素吸蔵合金の充填方法
Abdulkadim Sintering And production of A porous Material
Nicolicescu et al. Powder Manufacturing I: Researches Concerning the Mechanical Alloying Process of the W-Cu Composite Powders
JPH0931503A (ja) 水素吸蔵合金成形体の製造方法
JPS603186A (ja) ハイブリツドｉｃ用基板

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20151030

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20161028

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20171027

Year of fee payment: 6