KR101204562B1 - 적층 세라믹 전자 부품 제조 방법 - Google Patents

적층 세라믹 전자 부품 제조 방법 Download PDF

Info

Publication number
KR101204562B1
KR101204562B1 KR1020100117613A KR20100117613A KR101204562B1 KR 101204562 B1 KR101204562 B1 KR 101204562B1 KR 1020100117613 A KR1020100117613 A KR 1020100117613A KR 20100117613 A KR20100117613 A KR 20100117613A KR 101204562 B1 KR101204562 B1 KR 101204562B1
Authority
KR
South Korea
Prior art keywords
cell
pattern
printing
electrode
pattern cell
Prior art date
Application number
KR1020100117613A
Other languages
English (en)
Other versions
KR20120056087A (ko
Inventor
윤혜선
김두영
장동익
김기룡
이기우
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020100117613A priority Critical patent/KR101204562B1/ko
Priority to JP2011248449A priority patent/JP2012114434A/ja
Publication of KR20120056087A publication Critical patent/KR20120056087A/ko
Application granted granted Critical
Publication of KR101204562B1 publication Critical patent/KR101204562B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/30—Stacked capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/12—Ceramic dielectrics
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H1/00—Constructional details of impedance networks whose electrical mode of operation is not specified or applicable to more than one type of network
    • H03H2001/0021—Constructional details
    • H03H2001/0085—Multilayer, e.g. LTCC, HTCC, green sheets

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Inorganic Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Ceramic Capacitors (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Manufacture Or Reproduction Of Printing Formes (AREA)
  • Printing Methods (AREA)
  • Printing Plates And Materials Therefor (AREA)

Abstract

본 발명은 적층 세라믹 전자 부품 제조 방법에 관한 것으로, 더욱 상세하게는 그라비어 인쇄(Gravure) 방식을 이용하여 세라믹 그린 시트에 형성되는 전극의 두께를 균일하게 제조할 수 있는 적층 세라믹 전자 부품 제조 방법에 관한 것이다.
본 발명을 활용하면 그라비어 인쇄(Gravure) 방식을 이용하여 그린 시트에 전극을 형성하는 과정에서 패턴 셀 형상을 간단하게 변경하여 패턴 셀의 센터부에서 블레이드(Blade)가 긁어내는 페이스트(paste) 양을 종래 기술에 비해 감소시켜 균일한 두께의 전극이 인쇄될 수 있는 장점이 있다.

Description

적층 세라믹 전자 부품 제조 방법{Multi-layer Ceramic Electronic Component Producing Method}
본 발명은 적층 세라믹 전자 부품 제조 방법에 관한 것으로, 더욱 상세하게는 그라비어 인쇄(Gravure) 방식을 이용하여 세라믹 그린 시트에 형성되는 전극의 두께를 균일하게 제조할 수 있는 적층 세라믹 전자 부품 제조 방법에 관한 것이다.
일반적으로 적층형 세라믹 캐패시터(Multi-Layered Ceramic Capacitor: MLCC)는 이동통신 단말기, 노트북, 컴퓨터, 개인용 휴대용 단말기 등의 여러 전자제품의 인쇄회로기판에 장착되어 전기를 충전 또는 방전시키는 중요한 역할을 하는 칩 형태의 콘덴서이며, 사용 용도 및 용량에 따라 다양한 크기 및 적층형태를 취하고 있다.
이러한 적층 세라믹 전자 부품의 제조 공정은 세라믹 파우더, 폴리머, 용제 등을 혼합하여 세라믹 슬러리를 제조하는 단계, 세라믹 슬러리를 캐리어 필름 위에 도포한 후 건조시켜 수 ㎛ 두께의 세라믹 그린 시트를 제조하는 단계, 세라믹 그린 시트 표면에 내부 전극, 절단 인덱스 등의 인쇄 패턴을 형성하는 단계, 세라믹 그린 시트를 캐리어 필름으로부터 분리하고, 수십~ 수백층으로 겹쳐 쌓아올려 세라믹 적층체를 형성하는 단계, 상기 세라믹 적층체를 고온, 고압으로 압착하여 딱딱한 바(bar) 형태로 만드는 단계 및 상기 바(bar) 형태의 적층체를 절단하는 단계로 이루어진다.
최근, 전자 제품들의 소형화 추세에 따라, 적층 세라믹 전자 부품 역시 소형화되고, 대용량화될 것이 요구되고 있다. 이에 따라, 세라믹 적층체의 박막화, 다층화가 다양한 방법으로 시도되고 있으며, 근래에는 유전체층의 두께가 2㎛ 이하이면서 적층수가 500 층 이상인 적층 세라믹 전자 부품들이 제조되고 있다.
그런데, 이와 같이, 박막화, 다층화된 적층 세라믹 전자 부품의 경우, 박막화로 인해 시트 강도가 현저하게 저하되어, 적층시에 시트가 찢어지거나, 주름지거나, 늘어나는 등의 변형이 발생하기 쉽고, 적층수가 많아지면서, 적층 얼라인먼트가 어긋나는 현상이 나타나 불량율이 높다는 문제점이 있다.
특히, 도 1에서 보듯이, 그라비어 인쇄(Gravure) 방식으로 전자부품용 전극을 인쇄하는 과정에서 전극 형성용 도전성 페이스트(Paste)막을 인쇄 롤(roll)의 외주면에 형성시에 페이스트 버킷(8)에 잠긴 상태로 인쇄 롤(roll, 1)을 회전시켜 외주면에 페이스트(paste, 9)가 도포되게 한 후 고속으로 인쇄 롤(Roll, 1)이 회전하면서 인쇄 롤(1)에 감긴 잉여 페이스트(paste)를 블레이드(Blade, 5)가 적절한 압력으로 눌러주며 도전성 페이스트(Paste)를 긁어주게 된다. 즉, 인쇄 롤(1)에 새겨진 전자제품의 인쇄 패턴을 구성하는 패턴 셀(cell, 2)에 채워진 페이스트는 그대로 남기고 인쇄가 되지 않는 부분의 페이스트는 전량 긁어내는 역할을 하는 것이 블레이드(5)이다. 이후 프레스 롤(press roll, 7)과 인쇄 롤(1) 사이로 그린 시트(green sheet, 6)를 공급하여 압착하면서 그린 시트(6)에 전극(셀)(4)을 형성하게 된다.
이때, 도 3의 (b)에서 보듯이, 패턴 셀(cell, 2)에서 인쇄가 되지 않는 부분과 멀어지는 센터부에서 블레이드의 압력이 크게 작용하여 스크래핑(scrapping)되는 페이스트 양의 증가로 추후에 그린 시트(6)에 인쇄되는 패턴 셀(2) 형상에서 센터부의 인쇄 두께가 감소되어 패턴 셀(2) 인쇄 형상의 불균일을 초래하게 된다.
그라비어 인쇄(Gravure) 방식으로 전자부품용 전극을 인쇄하는 경우에는 인쇄면 전체의 균일성뿐만 아니라 인쇄면을 구성하는 각 패턴면 자체의 균일성이 요구된다. 따라서 인쇄의 품질을 결정하는 패턴 셀(cell) 형상의 설계가 중요한데 패턴 셀 형상을 어떻게 설계하느냐에 따라 인쇄 번짐이 발생되고 인쇄 패턴 표면의 레벨링(Leveling)성이 결정된다. 인쇄패턴이 번지고 레벨링성이 좋지 않아 인쇄 막 두께가 균일하지 못하면 제품의 용량 산포가 크게 발생되고, 국부적으로 전기적 특성이 약화되는 부분이 형성되고 그것이 전자부품 전체의 전기적 특성을 불안정하게 할 우려가 있다. 따라서 정밀한 전자부품 제조가 가능하도록 셀 설계를 정밀하게 하여 인쇄 번짐이 없고 패턴 표면의 레벨링성을 향상시켜 균일한 두께의 인쇄 막의 구현이 요구된다.
본 발명은 상기한 문제점을 해결하기 위해 안출된 것으로, 그라비어 인쇄(Gravure) 방식을 이용하여 그린 시트에 전극을 형성하는 과정에서 인쇄 롤(roll)에 구비되는 패턴 셀은 센터부의 미세 셀 사이즈가 사이드부의 미세 셀 사이즈보다 더 큰 것으로 하여 용적률을 키움으로써 패턴 셀의 센터부에서 블레이드가 긁어내는 페이스트(paste) 양을 종래 기술에 비해 감소시켜 균일한 두께의 전극이 인쇄되도록 하는데 본 발명의 목적이 있다.
본 발명은 그린 시트 상에 그라비어 인쇄(Gravure) 방법으로 전극을 인쇄하되, 인쇄 롤(Roll)의 외주면에 구비되어 전극을 인쇄하는 패턴 셀은 센터부의 미세 셀 사이즈가 사이드부의 미세 셀 사이즈보다 더 큰 것으로 하여 세라믹 시트를 마련하는 단계와, 상기 세라믹 시트를 다수 적층하여 세라믹 적층체를 마련하는 단계 및 상기 세라믹 적층체를 압착하는 단계를 포함하여 이루어지는 적층 세라믹 전자 부품 제조 방법을 제공한다.
여기서, 상기 패턴 셀은, 사이드부 미세 셀에 비해 센터부 미세 셀의 면적이 1.2~1.5배 더 크게 한다.
또한, 상기 패턴 셀은, 센터부 미세 셀의 영역이 패턴 셀 전체 영역의 20~30% 이내로 한다.
또한, 상기 인쇄 롤은 동판 롤의 외주면에 레이져 가공으로 패턴 셀이 형성된 것을 사용한다.
아울러 본 발명은 그라비어 인쇄(Gravure)로 그린 시트 상에 전극을 인쇄하는데 사용되는 인쇄 롤(Roll)에 관한 것으로서, 전극의 형상에 대응하여 구비되는 패턴 셀은 센터부의 미세 셀 사이즈가 사이드부의 미세 셀 사이즈보다 더 크게 형성된 그라비어 인쇄기용 인쇄 롤도 제공한다.
여기서, 상기 패턴 셀은, 사이드부 미세 셀에 비해 센터부 미세 셀의 면적이 1.2~1.5배 더 크게 한다.
또한, 상기 패턴 셀은, 센터부 미세 셀의 영역이 패턴 셀 전체 영역의 20~30% 이내로 한다.
본 발명을 이용하면, 그라비어 인쇄(Gravure) 방식을 이용하여 그린 시트에 전극을 형성하는 과정에서 패턴 셀 형상을 간단하게 변경하여 패턴 셀의 센터부에서 블레이드(Blade)가 긁어내는 페이스트(paste) 양을 종래 기술에 비해 감소시켜 균일한 두께의 전극이 인쇄될 수 있다.
그리고, 종래 그라비어 인쇄(Gravure) 방식에서 변형되는 부분이 인쇄 롤의 외주면 패턴 형상 중 일부이므로 제조 설비의 교체가 간단하고 종래의 라인을 그대로 활용할 수 있다.
또한, 전자 제품들의 소형화 추세에 따라 세라믹 적층체의 박막화, 다층화가 다양한 방법으로 시도되고 있으며, 이러한 과정에서 발생될 수 있는 문제 중 전극의 불균일할 사이즈에 의해 발생될 수 있는 문제를 해소할 수 있다.
도 1은 그라비어 인쇄 기술을 이용하여 그린 시트에 전극을 인쇄하는 메커니즘을 보여주는 개략도이고,
도 2는 종래 그라비어 인쇄 기술에 적용되는 인쇄 롤의 인쇄 패턴(전개도) 및 인쇄 롤의 인쇄 패턴을 형성하는 패턴 셀의 형상을 도시한 것이고,
도 3의 (a) 내지 (c)는 종래 그라비어 인쇄 기술에 이용되는 인쇄 롤을 이용하여 전자부품용 전극을 인쇄하는 과정에서 발생되는 전극 셀의 높이 불균일 문제를 보여주는 개략도이고,
도 4는 본 발명에 따른 그라비어 인쇄 기술에 적용되는 인쇄 롤의 인쇄 패턴(전개도) 및 인쇄 롤의 인쇄 패턴을 형성하는 패턴 셀을 형성하는 패턴 셀의 형상을 도시한 것이고,
도 5의 (a) 내지 (c)는 본 발명에 따른 그라비어 인쇄 기술에 이용되는 인쇄롤을 이용하여 전자부품용 전극을 인쇄하는 과정에서 전극 셀의 높이가 균일하게 형성됨을 보여주는 개략도이다.
이하, 첨부된 도면을 참조하면서 본 발명에 따른 바람직한 실시예를 상세히 설명한다. 이에 앞서, 본 명세서 및 청구범위에 사용된 용어나 단어는 통상적이거나 사전적인 의미로 해석되어서는 아니 되며, 발명자는 그 자신의 발명을 가장 최선의 방법으로 설명하기 위해 용어의 개념을 적절하게 정의할 수 있다는 원칙에 입각하여, 본 발명의 기술적 사상에 부합되는 의미와 개념으로 해석되어야만 한다.
따라서 본 명세서에 기재된 실시예와 도면에 도시된 구성은 본 발명의 가장 바람직한 일 실시에 불과할 뿐이고 본 발명의 기술적 사상을 모두 대변하는 것은 아니므로, 본 출원시점에 있어서, 이들을 대체할 수 있는 다양한 균등물과 변형예들이 있을 수 있음을 이해해야 한다.
도 4는 본 발명에 따른 그라비어 인쇄 기술에 적용되는 인쇄 롤의 인쇄 패턴(전개도) 및 인쇄 롤의 인쇄 패턴을 형성하는 패턴 셀을 형성하는 패턴 셀의 형상을 도시한 것이고, 도 5의 (a) 내지 (c)는 본 발명에 따른 그라비어 인쇄 기술에 이용되는 인쇄롤을 이용하여 전자부품용 전극을 인쇄하는 과정에서 전극 셀의 높이가 균일하게 형성됨을 보여주는 개략도이다.
본 발명은 그라비어 인쇄(Gravure) 방식을 이용하여 세라믹 그린 시트에 형성되는 전극의 두께를 균일하게 제조할 수 있는 적층 세라믹 전자 부품 제조 방법에 관한 것으로서, 그린 시트(6) 상에 그라비어 인쇄(Gravure) 방법으로 전극(4)을 인쇄하되, 인쇄 롤(Roll, 1)의 외주면에 구비되어 전극(4)을 인쇄하는 패턴 셀(2)은 센터부의 미세 셀(3B) 사이즈가 사이드부의 미세 셀(3A) 사이즈보다 더 큰 것으로 하여 세라믹 시트를 마련하는 단계와, 상기 세라믹 시트를 다수 적층하여 세라믹 적층체를 마련하는 단계 및 상기 세라믹 적층체를 압착하는 단계를 포함하여 이루어진다.
여기서, 상기 인쇄 롤(1)은 동판 롤의 외주면에 레이져 가공으로 패턴 셀(2)이 형성된 것을 사용하는 것이 일반적이나 이에 제한된 것은 아니다.
도 4에서 보듯이, 본 발명에 따른 그라비어 인쇄(Gravure) 기술에서는 인쇄 롤(1)의 인쇄 패턴을 형성하는 패턴 셀(2)의 형상을 종래의 것과는 다르게 구성하여 사용하게 된다. 즉, 도시하듯이 패턴 셀(2)은 센터부의 미세 셀(3B) 사이즈가 사이드부의 미세 셀(3A) 사이즈보다 더 크게 구비되도록 한다. 종래기술에서는 미세 셀(3)의 사이즈가 일괄적으로 동일한 것을 사용하였는데, 본 발명에서는 그 사이즈를 변경한 것이고, 특히 센터부의 미세 셀(3B) 사이즈를 더 크게 한 것이다.
이는 도 1에서 보듯이, 인쇄 롤(1)이 페이스트 버킷(8)에 잠긴 상태로 고속회전하여 외주면에 페이스트(9)를 도포하면서 회전하고, 블레이드(5)는 적절한 압력으로 인쇄 롤(1)을 눌러주면서 인쇄 롤(1)의 외주면에 도포된 페이스트(9) 중 패턴 셀(2)에 채워진 것을 제외한 잉여 페이스트를 인쇄 롤(1)에서 긁어내게(scrapping) 된다. 이 중 패턴 셀(2)에 페이스트가 채워진 부분을 긁어내는 과정에서는 블레이드(5)가 패턴 셀(2)의 센터부로 갈수록 압력이 크게 작용하면서(단단한 인쇄 롤의 표면을 긁다가 상대적으로 무른 페이스트를 긁어주게 되기 때문임) 페이스트를 긁어주게 되므로 긁어지는 페이스트 양이 증가하여 추후에 그린 시트(Green Sheet)에 인쇄되는 전극에서 센터부는 두께가 얇게 형성되게 된다.
즉, 인쇄 롤(1)은 통상 동판으로 형성되므로 페이스트(Paste)보다 강도가 강해서 블레이드(5)에서 압력이 가해지더라도 형상이 변형되지 않고 일정하게 유지된다. 하지만, 페이스트의 경우에는 강도가 약해서 인쇄 롤(1)의 외주면을 전체적으로 동일한 압력이 가해지는 블레이드(5)로 긁어주게 되면 패턴 셀(2)에 채워진 페이스트에는 순간적으로 압력이 가해지면서 블레이드(5)가 패턴 셀(2)로 더 깊이 들어가서 더욱 많은 양의 페이스트를 긁어내게 된다. 특히, 이러한 현상은 패턴 셀(2)의 센터부로 갈수록 심해져서 패턴 셀(2) 중 센터부의 페이스트를 가장 많이 긁어내게 된다.
이에 본 발명에서는 상기 블레이드(5)가 순간적으로 상기 패턴 셀(2)을 지나가더라도 패턴 셀(2)이 블레이드(5)의 압력을 버틸 수 있는 구성으로 변경하여 패턴 셀(2)의 각 부분에서 긁어내지는 페이스트의 양이 동일하게 하여, 추후에 인쇄되는 전극이 균일한 두께를 가질 수 있도록 한다.
이를 위해 본 발명에서는 패턴 셀(2)에서 순간적으로 압력의 영향을 가장 많이 받는 센터부를 구성하는 미세 셀(3B)의 사이즈를 사이드부를 구성하는 미세셀(3A)보다 크게 하여 블레이드(5)의 압력이 가해지더라도 압력을 넓게 분산시켜 최대한 지지할 수 있도록 함으로써 패턴 셀(2)로 들어오는 블레이드(5)의 깊이가 일정할 수 있도록 한 것이다. 즉, 패턴 셀(2)은 그 자체로 다수의 미세 셀(3)로 구성되는데, 종래기술에서는 미세 셀(3)의 사이즈를 모두 동일한 것으로 하여 동일 압력이 가해지는 블레이드가 패턴 셀을 지나갈 때 패턴 셀의 센터부에서 페이스트가 다량 긁어지는 단점을 보완하고자, 패턴 셀(2)의 센터부를 구성하는 미세 셀(3B) 사이즈를 사이드부를 구성하는 미세 셀(3A) 사이즈보다 더 크게 한 것이다(도 4 참조).
이렇게 하면 블레이드(5)가 패턴 셀(2)의 페이스트를 긁는 과정에서 대략 균일한 압력이 페이스트에 작용하게 되므로, 도 5의 (c)에서 보듯이 추후에 그린 시트(6)에 인쇄되는 전극(셀)(4)이 균일한 두께로 형성되게 된다.
아울러, 상기 패턴 셀(2)은 사이드부 미세 셀(3A)에 비해 센터부 미세 셀(3B)의 면적이 1.2~1.5배 더 크게 하는 것이 바람직하며, 이를 면적 비로 환산해보면 센터부 미세 셀(3B)이 패턴 셀 전체 영역의 20~30% 이내로 하는 것이 바람직하다. 이렇게 구성하면 추후에 완성된 전자부품에서 그린 시트에 인쇄되는 전극(셀)의 두께 산포가 1% 이내로 감소하는 효과를 볼 수 있다.
이하, 구체적인 실시예와 비교예를 통해 본 발명을 더욱 상세히 설명한다.
균일한 두께의 전극 인쇄 형상을 구현하기 위한 방법으로 그라비어 인쇄(Gravure)공법의 인쇄 롤(1)의 패턴 셀(2) 설계에 있어서 패턴 셀(2)의 센터부를 구성하는 미세 셀(3B) 사이즈를 사이드부를 구성하는 미세 셀(3A) 사이즈보다 1.2~1.5배로 증가시키고 변경되어지는 센터부 미세 셀(3A) 영역은 20~30% 이내로 하여 인쇄 롤(1)을 제작하였다. 상기 인쇄 롤(1)을 적용하여 그라비어 인쇄 공법으로 두께 0.8~1.2㎛로 내부 전극을 형성한 후 300~400층 적층하여 적층체를 만든 후 압착, 절단, 소성 공정을 거쳐 적층형 세라믹 캐패시터(MLCC)를 제작하였다. 적층 형 세라믹 캐패시터의 단면 관찰을 통해 내부전극의 두께를 측정하여 두께 산포를 평가하였다.
하기의 [그림 1]은 본 발명의 구조 설명을 위한 참고도이다. 여기서, A : 미변경 미세 셀 패턴부(사이드부 미세 셀), B : A부 대비셀 사이즈를 1.2~1.5배 키운 미세 셀 패턴부(전체 영역의 20%의 센터부 미세 셀)
[그림 1]
Figure 112010076912088-pat00001

하기의 [표 1]은 다양한 사이즈로 제작된 MLCC의 내부전극의 두께를 측정하여 전극(셀)의 두께 산포를 측정한 것이다. N0.1~7은 본 발명의 실시예에 따라 패턴 셀(2)의 형상을 구성한 것을 이용하고, NO. 8~11은 본 발명의 범위 외에서 비교예로 패턴 셀(2)의 형상을 구성한 것을 이용하여 제작된 MLCC를 대상으로 측정한 것이다.
No.
 해당 부분 셀의 면적(㎟) 면적 비율
(B/A)		 인쇄된 전극 두께 편차
(Max-Min)(㎛)
A B
1 0.015 0.018 1.2 0.6
2 0.0153 0.023 1.5 0.2
3 0.015 0.021 1.4 0.3
4 0.0153 0.0199 1.3 0.4
5 0.015 0.0225 1.5 0.3
6 0.0151 0.0181 1.2 0.5
7 0.015 0.0195 1.3 0.3
8 0.015 0.0165 1.1 1.1
9 0.0149 0.0149 1 1.2
10 0.0151 0.0166 1.1 1.4
11 0.0149 0.0149 1 1.5
[표 1]에서 보듯이, 본 발명의 실시예에 따른 No.1 ~ 7의 경우는 면적비율(B/A)이 1.2~1.5 에 해당하며 인쇄된 전극의 두께 편차가 0.3~0.6으로 나타나는데, No.8 ~ 11의 경우는 면적비율(B/A)이 1 ~ 1.1 에 해당하며 인쇄된 전극의 두께 편차가 1.1 ~ 1.5로 본 발명의 실시예와 비교하여 인쇄된 전극의 두께차가 큼을 알 수 있다.
이상과 같이, 본 발명은 비록 한정된 실시예와 도면에 의해 설명되었으나, 본 발명은 이것에 의해 한정되지 않으며 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에 의해 본 발명의 기술 사상과 아래에 기재될 청구범위의 균등 범위 내에서 다양한 변형 및 수정이 가능함은 물론이다.
1 : 인쇄 롤(Roll)
2 : 패턴 셀
3 : 미세 셀
4 : 전극 셀
5 : 블레이드(Blade)
6 : 그린 시트(Green Sheet)
7 : 프레스 롤(Press Roll)
8 : 페이스트 버킷(Paste Bucket)
9 : 페이스트(Paste)

Claims (7)

  1. 그린 시트 상에 그라비어 인쇄(Gravure) 방법으로 전극을 인쇄하되, 인쇄 롤(Roll)의 외주면에 구비되어 전극을 인쇄하는 패턴 셀은 센터부의 미세 셀 사이즈가 사이드부의 미세 셀 사이즈보다 더 큰 것으로 하여 세라믹 시트를 마련하는 단계;
    상기 세라믹 시트를 다수 적층하여 세라믹 적층체를 마련하는 단계; 및
    상기 세라믹 적층체를 압착하는 단계를 포함하여 이루어지는 적층 세라믹 전자 부품 제조 방법.
  2. 제1항에 있어서, 상기 패턴 셀은,
    사이드부 미세 셀에 비해 센터부 미세 셀의 면적이 1.2~1.5배 더 크게 하는 적층 세라믹 전자 부품 제조 방법.
  3. 제1항에 있어서, 상기 패턴 셀은,
    센터부 미세 셀의 영역이 패턴 셀 전체 영역의 20~30% 이내로 하는 적층 세라믹 전자 부품 제조 방법.
  4. 제1항에 있어서,
    상기 인쇄 롤은 동판 롤의 외주면에 레이져 가공으로 패턴 셀이 형성된 것을 사용하는 적층 세라믹 전자 부품 제조 방법.
  5. 그라비어 인쇄(Gravure)로 그린 시트 상에 전극을 인쇄하는데 사용되는 인쇄 롤(Roll)에 관한 것으로서,
    전극의 형상에 대응하여 구비되는 패턴 셀은 센터부의 미세 셀 사이즈가 사이드부의 미세 셀 사이즈보다 더 크게 형성된 그라비어 인쇄기용 인쇄 롤.
  6. 제5항에 있어서, 상기 패턴 셀은,
    사이드부 미세 셀에 비해 센터부 미세 셀의 면적이 1.2~1.5배 더 크게 하는 그라비어 인쇄기용 인쇄 롤.
  7. 제5항에 있어서, 상기 패턴 셀은,
    센터부 미세 셀의 영역이 패턴 셀 전체 영역의 20~30% 이내로 하는 그라비어 인쇄기용 인쇄 롤.
KR1020100117613A 2010-11-24 2010-11-24 적층 세라믹 전자 부품 제조 방법 KR101204562B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020100117613A KR101204562B1 (ko) 2010-11-24 2010-11-24 적층 세라믹 전자 부품 제조 방법
JP2011248449A JP2012114434A (ja) 2010-11-24 2011-11-14 積層セラミックス電子部品の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100117613A KR101204562B1 (ko) 2010-11-24 2010-11-24 적층 세라믹 전자 부품 제조 방법

Publications (2)

Publication Number Publication Date
KR20120056087A KR20120056087A (ko) 2012-06-01
KR101204562B1 true KR101204562B1 (ko) 2012-11-23

Family

ID=46498260

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100117613A KR101204562B1 (ko) 2010-11-24 2010-11-24 적층 세라믹 전자 부품 제조 방법

Country Status (2)

Country Link
JP (1) JP2012114434A (ko)
KR (1) KR101204562B1 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104608471B (zh) * 2013-11-01 2017-09-12 上海英内物联网科技股份有限公司 一种凹印版辊及其制造方法
JP7465656B2 (ja) * 2019-12-25 2024-04-11 株式会社Ｕａｃｊ製箔 グラビア印刷版
KR102409054B1 (ko) * 2020-11-25 2022-06-16 주식회사 토바 그라비아패턴 및 이의 제조방법

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3196591B2 (ja) * 1995-09-20 2001-08-06 松下電器産業株式会社 電子部品の製造装置
DE19840926B4 (de) * 1998-09-08 2013-07-11 Hell Gravure Systems Gmbh & Co. Kg Anordnung zur Materialbearbeitung mittels Laserstrahlen und deren Verwendung
JP2003048300A (ja) * 2001-08-08 2003-02-18 Tdk Corp グラビア印刷用ロール及びグラビア印刷装置
JP3918085B2 (ja) * 2001-09-13 2007-05-23 株式会社村田製作所 グラビア印刷版および積層電子部品
JP4123301B2 (ja) * 2003-04-17 2008-07-23 株式会社村田製作所 グラビアロール、グラビア印刷機および積層セラミック電子部品の製造方法
JP4419718B2 (ja) * 2004-07-01 2010-02-24 株式会社村田製作所 グラビア印刷用版および積層セラミック電子部品の製造方法
JP4239926B2 (ja) * 2004-08-11 2009-03-18 株式会社村田製作所 グラビアロール、グラビア印刷機および積層セラミック電子部品の製造方法
JP4225260B2 (ja) * 2004-09-22 2009-02-18 株式会社村田製作所 グラビアロール、グラビア印刷機および積層セラミック電子部品の製造方法
JP4042735B2 (ja) * 2004-10-14 2008-02-06 株式会社村田製作所 グラビアロール、グラビア印刷機および積層セラミック電子部品の製造方法
JP4229044B2 (ja) * 2004-10-15 2009-02-25 株式会社村田製作所 グラビア印刷用版、積層セラミック電子部品の製造方法およびグラビア印刷装置
KR100663942B1 (ko) * 2005-03-24 2007-01-02 삼성전기주식회사 적층 세라믹 콘덴서 및 그 제조 방법
JP2009172949A (ja) * 2008-01-28 2009-08-06 Panasonic Corp グラビア印刷版および積層電子部品の製造方法

Also Published As

Publication number Publication date
JP2012114434A (ja) 2012-06-14
KR20120056087A (ko) 2012-06-01

Similar Documents

Publication Publication Date Title
JP5629409B2 (ja) グラビア印刷版
US9245687B2 (en) Multilayer ceramic capacitor and manufacturing method thereof
JP2001185437A (ja) 積層セラミックコンデンサ
KR20120133438A (ko) 적층형 세라믹 전자부품 및 그 제조방법
JP2013222958A (ja) 積層セラミック電子部品及びその製造方法
KR20120045373A (ko) 적층형 세라믹 캐패시터 및 이의 제조방법
KR101204562B1 (ko) 적층 세라믹 전자 부품 제조 방법
KR20090015811A (ko) 세라믹 그린시트 구조 및 적층 세라믹 전자 부품의 제조방법
JP4644796B2 (ja) 積層型電子部品用グリーンシートを用いたグリーンチップの製造方法
KR101762060B1 (ko) 평판 인쇄방법 및 이에 사용되는 평판 인쇄장치
JP4432106B2 (ja) グラビア印刷用インク、及び積層セラミック電子部品の製造方法
JP4285654B2 (ja) セラミック電子部品の製造方法
JP2009172949A (ja) グラビア印刷版および積層電子部品の製造方法
CN211265274U (zh) 一种高压贴片陶瓷电容
KR100558448B1 (ko) 적층 세라믹 캐패시터 제조방법
JP2000269074A (ja) 積層セラミックコンデンサとその製造方法
JP2003347146A (ja) 積層セラミックコンデンサおよびその製造方法
KR101018261B1 (ko) 적층 세라믹 전자 부품 제조 방법
JP2004095687A (ja) 積層セラミックコンデンサ及びその製造方法
JP2013078932A (ja) スクリーン印刷板及びこれを利用した積層型セラミックキャパシタの製造方法及び積層型セラミックキャパシタ
TWI752895B (zh) 積層陶瓷電容之製造方法
US20230114992A1 (en) Method for compressing laminate and method for manufacturing ceramic electronic component including laminate
CN112918077B (zh) 凹版印刷版和使用该凹版印刷版的凹版印刷装置
KR20050075903A (ko) 적층 세라믹 커패시터 및 그 제조 방법
KR100616539B1 (ko) 적층 세라믹 캐패시터 적층장치 및 이를 이용한 적층세라믹 캐패시터의 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20151005

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee