KR101190657B1 - 자기 정렬된 나노 채널-어레이의 제조방법 및 이를 이용한 나노 도트의 제조방법 - Google Patents
자기 정렬된 나노 채널-어레이의 제조방법 및 이를 이용한 나노 도트의 제조방법 Download PDFInfo
- Publication number
- KR101190657B1 KR101190657B1 KR1020030025082A KR20030025082A KR101190657B1 KR 101190657 B1 KR101190657 B1 KR 101190657B1 KR 1020030025082 A KR1020030025082 A KR 1020030025082A KR 20030025082 A KR20030025082 A KR 20030025082A KR 101190657 B1 KR101190657 B1 KR 101190657B1
- Authority
- KR
- South Korea
- Prior art keywords
- layer
- manufacturing
- array
- channel
- alumina layer
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 28
- 239000002096 quantum dot Substances 0.000 title claims description 14
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 claims abstract description 29
- 239000000758 substrate Substances 0.000 claims abstract description 25
- 229910052782 aluminium Inorganic materials 0.000 claims abstract description 24
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims abstract description 24
- 230000003647 oxidation Effects 0.000 claims abstract description 20
- 238000007254 oxidation reaction Methods 0.000 claims abstract description 20
- 238000005530 etching Methods 0.000 claims abstract description 10
- 238000000034 method Methods 0.000 claims description 30
- 238000003491 array Methods 0.000 claims description 9
- 229910052710 silicon Inorganic materials 0.000 claims description 9
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 7
- 238000012545 processing Methods 0.000 claims description 7
- 239000010703 silicon Substances 0.000 claims description 7
- 238000012546 transfer Methods 0.000 claims description 6
- 229920002120 photoresistant polymer Polymers 0.000 claims description 3
- 239000002090 nanochannel Substances 0.000 abstract description 8
- 238000001459 lithography Methods 0.000 description 5
- 229910021417 amorphous silicon Inorganic materials 0.000 description 4
- 239000000463 material Substances 0.000 description 4
- 239000002105 nanoparticle Substances 0.000 description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 3
- 229910052751 metal Inorganic materials 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 229910052814 silicon oxide Inorganic materials 0.000 description 3
- 238000002048 anodisation reaction Methods 0.000 description 2
- 238000000748 compression moulding Methods 0.000 description 2
- 229910021419 crystalline silicon Inorganic materials 0.000 description 2
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 238000000137 annealing Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000000609 electron-beam lithography Methods 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 238000005507 spraying Methods 0.000 description 1
- 238000000992 sputter etching Methods 0.000 description 1
- 238000009827 uniform distribution Methods 0.000 description 1
Images
Classifications
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B82—NANOTECHNOLOGY
- B82B—NANOSTRUCTURES FORMED BY MANIPULATION OF INDIVIDUAL ATOMS, MOLECULES, OR LIMITED COLLECTIONS OF ATOMS OR MOLECULES AS DISCRETE UNITS; MANUFACTURE OR TREATMENT THEREOF
- B82B3/00—Manufacture or treatment of nanostructures by manipulation of individual atoms or molecules, or limited collections of atoms or molecules as discrete units
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B29—WORKING OF PLASTICS; WORKING OF SUBSTANCES IN A PLASTIC STATE IN GENERAL
- B29C—SHAPING OR JOINING OF PLASTICS; SHAPING OF MATERIAL IN A PLASTIC STATE, NOT OTHERWISE PROVIDED FOR; AFTER-TREATMENT OF THE SHAPED PRODUCTS, e.g. REPAIRING
- B29C59/00—Surface shaping of articles, e.g. embossing; Apparatus therefor
- B29C59/02—Surface shaping of articles, e.g. embossing; Apparatus therefor by mechanical means, e.g. pressing
- B29C59/022—Surface shaping of articles, e.g. embossing; Apparatus therefor by mechanical means, e.g. pressing characterised by the disposition or the configuration, e.g. dimensions, of the embossments or the shaping tools therefor
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B82—NANOTECHNOLOGY
- B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
- B82Y30/00—Nanotechnology for materials or surface science, e.g. nanocomposites
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B82—NANOTECHNOLOGY
- B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
- B82Y40/00—Manufacture or treatment of nanostructures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/321—After treatment
- H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
- H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B29—WORKING OF PLASTICS; WORKING OF SUBSTANCES IN A PLASTIC STATE IN GENERAL
- B29C—SHAPING OR JOINING OF PLASTICS; SHAPING OF MATERIAL IN A PLASTIC STATE, NOT OTHERWISE PROVIDED FOR; AFTER-TREATMENT OF THE SHAPED PRODUCTS, e.g. REPAIRING
- B29C59/00—Surface shaping of articles, e.g. embossing; Apparatus therefor
- B29C59/02—Surface shaping of articles, e.g. embossing; Apparatus therefor by mechanical means, e.g. pressing
- B29C59/022—Surface shaping of articles, e.g. embossing; Apparatus therefor by mechanical means, e.g. pressing characterised by the disposition or the configuration, e.g. dimensions, of the embossments or the shaping tools therefor
- B29C2059/023—Microembossing
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B29—WORKING OF PLASTICS; WORKING OF SUBSTANCES IN A PLASTIC STATE IN GENERAL
- B29C—SHAPING OR JOINING OF PLASTICS; SHAPING OF MATERIAL IN A PLASTIC STATE, NOT OTHERWISE PROVIDED FOR; AFTER-TREATMENT OF THE SHAPED PRODUCTS, e.g. REPAIRING
- B29C59/00—Surface shaping of articles, e.g. embossing; Apparatus therefor
- B29C59/02—Surface shaping of articles, e.g. embossing; Apparatus therefor by mechanical means, e.g. pressing
- B29C59/026—Surface shaping of articles, e.g. embossing; Apparatus therefor by mechanical means, e.g. pressing of layered or coated substantially flat surfaces
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B82—NANOTECHNOLOGY
- B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
- B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
Abstract
자기 정렬된 나노 채널 어레이의 제조방법 및 이를 이용한 나노 도트의 제조방법이 개시된다. 개시된 나노 채널 어레이의 제조방법은, 1차 양극 산화에 의해 알루미늄 기판의 표면에 소정 두께의 제1알루미나층을 형성하는 단계; 상기 제1알루니마층을 식각하여 상기 알루미늄 기판에 상기 제1알루미나층의 채널의 바닥에 대응하는 정렬된 다수 요홈을 형성하는 단계; 2차 양극 산화에 의해 상기 알루미늄 기판의 표면에 상기 요홈에 대응하는 다수의 채널을 가지는 제2알루미나층을 형성하는 단계;를 포함한다. 본 발명의 어레이 제조방법은 미세하게 정렬된 공공부를 얻을 수 있고, 이를 이용한 나노스케일의 도트를 형성할 수 있게 된다.
Description
도 1a 내지 1e 는 본 발명에 따라 2 단계 양극 산화법에 의해 자기 정렬 나노 채널 어레이의 제조방법을 보이는 공정도이다.
도 2는 본 발명의 실시 예에 따라 제조된 나노 채널 어레이를 보이는 것으로서 좌측 사진은 단면을 보이며, 우측사진의 홀의 배열상태를 보이는 채널 어레이의 평면을 보인다.
도 3a 내지 도 3g는 본 발명의 실시 예에 따라 도 2에 도시된 채널 어레이를 형판으로 이용해 나노 도트의 제조하는 방법을 보이는 공정도이다.
본 발명은 수직의 나노 채널을 가지는 어레이의 제조방법 및 이를 이용한 나노 도트를 제조하는 방법에 관한 것으로서, 상세하게 2차 양극 산화에 의해 자기 정렬된 나노 채널 어레이를 형성하고 이를 이용해 나노 도트를 형성하는 방법에 관한 것이다.
최근 메모리, 레이저 다이오드(LD; Laser Diode), 포토다이오드(PD; Photo Diode), 트랜지스터, 원적외선 검출기, 태양전지, 광 변조기 등에 나노 크기의 패턴 또는 구조물을 형성하기 위한 연구가 활발히 진행되고 있다. 예를 들어, 전자제어에 연관되는 나노 도트는 그 크기에 따라 속박되는 전자의 개수가 달라진다. 이러한 나노 도트를 이용하는 전자소자는 기존의 전자 소자에 비해 적은 수의 전자 만으로도 구동이 가능하므로 문턱전류가 낮아져 저전압 구동이 가능하며, 저전압으로도 고출력을 쉽게 유도할 수 있는 등의 우수한 효과를 가진다.
종래의 나노 도트 제조방법은 LPCVD(Low pressure chemical vapor deposition) 등을 포함하는 기존의 증착 방법을 이용하여 Si, Si3N4의 핵을 형성시키거나 나노 입자를 기판에 분사하는 방법을 사용한다. 하지만, 상술한 종래의 방법은 나노 입자의 크기를 제어하기가 어렵고 동일한 크기의 나노 입자만 골라 분사한다고 하더라도 균일한 나노 도트의 분포를 얻기 어렵다.
종래 다른 나노 도트 제조방법 중 전자빔 리소그래피 또는 레이저 빔 리소그래피 등이 있는데, 이러한 방법은 리소그래피가 가지는 공정한계에 의해 원하는 크기의 나노 도트를 얻기 어려울 뿐 아니라 그 크기를 줄이는데 한계가 있다. 또한 리소그래피는 잘 알려진 바와 같이 공정이 복잡할 뿐 아니라 소요비용이 큰 결점을 가진다.
한편 Stephen Y. Chou 등은 실리콘 기판에 형성된 PMMA 층을 몰드로 임프린트하여 PMMA 층에 소정 깊이의 채널 어레이를 형성하고, 채널의 바닥에 잔류하는 PMMA를 제거한 후 이 위에 메탈 층을 형성하고, 그리고 기판을 식각액에 담그어서(soak) PMMA층과 이 위에 남아 있는 금속을 리프트 오프하여 실리콘 기판에 메탈 나노 도트를 형성하는 방법을 제안한다(Appl. Phys. Lett., Vol. 67. No. 21. 20 November 1995). 이 방법은 몰드에 의해 나노 도트의 크기가 간격 등이 결정되게 되는데, 이 크기는 몰드에 대한 미세 패터닝 예를 들어 포토리소그래피에 의해 제한되며, 따라서 포토리소그래피가 허용하는 한도 이하로 크기를 줄일 수는 없다.
Hideki Masuda 등은 다양한 나노소자의 개발에 유용하게 사용될 수 있는 나노 채널-어레이의 제조방법을 제안한다(Appl. Phys. Lett. 71(19), 10 November 1997). 이 방법은 알루미늄 기판을 몰드로 얕은 오목자리(shallow)를 압축 성형한 후 양극 산화를 실시하여 정렬된 채널-어레이를 형성한다. 이 방법도 역시 전술한 바와 같이 몰드에 의해 채널의 크기 및 배열의 크기가 제한되는 한계가 있다.
본 발명의 목적은 보다 작고 잘 정렬된 나노 채널 어레이를 자기 정렬에 의해 용이하게 형성하는 방법을 제공한다.
또한 본 발명의 다른 목적은 잘 정렬된 나노 채널 어레이를 이용해 공정소요시간이 짧고 단순할 뿐 아니라 소요 비용도 저렴한 나노 도트 제조방법을 제공하는 것이다
상기 목적을 달성하기 위하여 본 발명의 자기 정렬 채널 어레이의 제조방법은:
가) 1차 양극 산화에 의해 알루미늄 기판의 표면에 다수 공공부에 의한 채널 어레이를 가지는 제1알루미나층을 형성하는 단계;
나) 상기 제1알루미나층을 소정 깊이 식각하여 상기 제1알루미나층의 각 채널에 대응하는 다수 요홈을 상기 알루미늄 기판의 표면에 형성하는 단계;
다) 2차 양극 산화에 의해 상기 요홈에 대응하는 다수의 채널 어레이를 가지는 제2알루미나층을 상기 알루미늄 기판에 형성하는 단계;를 포함한다.
또한 상기 목적을 달성하기 위하여 본 발명의 나노 도트의 제조방법은:
가) 1차 양극 산화에 의해 알루미늄층을 포함하는 형판에 채널 어레이를 가지는 제1알루미나층을 형성하는 단계;
나) 상기 제1알루미나층을 소정 깊이 식각하여 상기 제1알루미나층의 각 채널에 대응하는 다수 요홈을 상기 알루미늄층의 표면에 형성하는 단계;
다) 2차 양극 산화에 의해 상기 요홈에 대응하는 다수의 채널 어레이를 가지는 제2알루미나층을 상기 알루미늄층에 형성하는 단계;
라) 가공대상 층이 형성된 기판의 상면에 상기 가공대상 층을 덮는 마스크층을 형성하는 단계;
마) 상기 형판의 제2알루미나층으로 상기 마스크층을 압축 성형하여 상기 마스크층에 상기 제2알루미나층의 채널-어레이의 형상을 상기 마스크층으로 옮기는 단계;
바) 상기 마스크층으로부터 상기 가공대상 층까지 식각을 행하여 마스크층의 압축 성형면의 형상을 상기 가공대상 층으로 옮기는 단계;를 포함한다.
상기 본 발명의 나노 도트의 형성방법에 있어서, 상기 마스크층은 포토레지스트 또는 PMMA(Polymethylmethyacrylate)로 형성되는 것이 바람직하며, 상기 가공대상 막은 정질 또는 비정질 실리콘 막인 것이 더욱 바람직하다.
이하 첨부된 도면을 참조하면서, 본 발명에 따른 자기 정렬 채널 어레이 및 이를 형판으로 이용한 나노 도트의 제조방법의 바람직한 실시 예를 상세히 설명한다.
먼저 본 발명에 따른 알루미늄 기판에 대한 채널 어레이의 제조방법을 설명한다.
본 발명에 따른 채널 어레이의 제조방법은 2 단계 양극 산화과정을 포함한다.
도 1a에 도시된 바와 같이, 알루미늄 기판(11)을 준비한다. 여기에서 알루미늄 기판은 순수 알루미늄 판으로 형성될 수도 있으나, 별도의 지지 기판 상에 알루미늄이 막의 형태로 형성된 구조를 가질 수 있다.
도 1b에 도시된 바와 같이 양극 산화법에 의해 상기 알루미늄 기판(11)을 소정깊이 산화시킴으로써 다공성 알루미나층을 형성한다. 이때에 1차 양극 산화시 최초 알루미늄 표면으로부터 그 하부로 알루미나층이 확장되는 과정에서 산화가 시작된 알루미늄 기판(11) 표면의 모폴로지의 불균일성에 의해 알루미나층(13)의 표면 부분에서 채널(13a)의 수직 형상이 불균일하게 왜곡 형성된다.
도 1c에 도시된 바와 같이 상기 알루미나층(13)을 식각액으로 제거한다. 이때에 식각된 이후에 노출된 알루미늄 기판의 표면에 균일한 나노 크기의 오목부(11a)가 어레이 형태로 잔류하게 된다.
도 1d에 도시된 바와 같이 앞의 제1차 양극 산화와 동일한 조건으로 제2차 양극 산화를 실시하여 다수의 채널(14a)을 갖는 다공성 알루미나층(14)을 소정 깊이 형성한다.
도 1e에 도시된 바와 같이 제2차 양극 산화 과정에서 용액의 온도 및 농도, 그리고 인가전압의 적절한 조절에 의해 상기 채널(14a)의 크기를 확대한다. 이러한 채널(14a)의 확대는 필요한 경우에만 수행한다.
도 2의 좌측 사진은 상기와 같은 2 단계 양극 산화에 의해 형성된 채널 어레이의 단면 사진이며, 도 2의 우측사진의 채널의 배열상태를 보이는 채널 어레이의 평면사진이다.
상기와 같은 채널 어레이는 후술하는 본 발명에 따른 나노 도트 형성방법의 형판(template)로 사용될 수 있다.
도 3a에 도시된 바와 같이 정질 또는 비정질 실리콘에 의한 가공대상층(4)이 형성되어 있는 기판(5)을 준비한다. 여기에서 기판(5)은 예를 들어 실리콘 기판이며 가공대상층(4)과 실리콘 기판(5) 사이에는 실리콘옥사이드(5a)가 형성되어 있다. 여기에서 실리콘옥사이드(5a)는 가공대상층(4)의 하부에 존재할 수 있는 요소의 한 예이며, 따라서 실리콘옥사이드 외에 다른 소재의 적층이 존재할 수 있다. 또한 상기 가공대상층(4)은 실리콘 외에 다른 물질로도 형성될 수 있다. 즉, 본 발명의 나노도트 제조방법은 가공대상층(4)을 구성하는 물질에 의해 제한되지 않으며, 이러한 물질의 적용은 본 발명의 실시 예에 속하게 된다.
도 3b에 도시된 바와 같이 상기 가공대상층(4) 위에 포토레지스트 또는 PMMA 로 된 마스크층(6)을 소정 두께로 형성한다. 여기에서 마스크층의 두께는 압축 성형을 고려해 설정된다.
도 3c에 도시된 바와 같이, 상기한 본 발명의 방법에 의해 제조된 것으로 알루미늄 기판(11)에 다수의 채널 어레이가 형성된 알루미나층(14)이 형성된 형판(10)을 이용해 상기 마스크층(6)을 압축성형한다. 이때에 알루미나층(14)이 상기 마스크층(6)을 향하도록 하여, 알루미나층(14)의 채널 어레이의 프로파일을 마스크층(6)으로 전사(transfer)한다.
도 3d에 도시된 바와 같이, 형판(10)을 분리한 후, 도 3e에 도시된 바와 같이 마스크층(6)을 전면적으로 에칭한다. 이때에는 RIE 또는 이온 밀링을 행함으로써 전체적으로 고른 두께로 마스크가 에칭되게 한다. 이와 같은 상태로 에칭이 충분히 진행되도록 하여 마스크층(6)에 전사되었던 형판의 프로파일이 가공대상층(4)으로 전사(transfer)되게 한다. 이와 같은 전사에 의해 가공대상물(4)은 나노 도트 형태로 잔류하게 된다.
도 3f에 도시된 바와 같이 가공대상물(4)이 나노 도트 형태로 가공된 이후에 마스크층(6)의 잔류물(6')이 남아 있는 경우, 도 3g에 도시된 바와 같이 에칭에 의해 제거한다. 이 단계는 잔류물(6')이 있을 경우에만 실시되며 그렇지 않을 경우 다음 단계로 넘어간다.
도 3h에 도시된 바와 같이 상기 가공대상물(6)이 비정질 실리콘인 경우 가열에 의해 어닐링한다. 이러한 어닐링은 필요에 의해 수행되며 특히 비정질 실리콘을 정질화할 때에 필요하다.
전술한 과정은 가공대상물(6)을 나노 도트 형태로 가공하는 것으로서 개략적으로 설명되었다. 이러한 과정은 전자 소자를 제조하는 과정의 일부에 해당되며, 따라서 본 발명은 특정전자소자의 제조방법에 의해 제한되지 않는다.
이상과 같은 본 발명의 채널 어레이의 제조방법은 1차 양극 산화 및 에칭에 의해 자기 정렬된 오목부를 형성하고 그리고 2차 양극 산화에 의해 오목부로부터 자기 정렬된 채널을 형성하게 된다. 이러한 방법에 의해 얻어진 채널 어레이를 형틀로 리소그라피에 의해 형성되는 몰드 대신 이용함으로써 값 비싼 리소그라피 공정을 없앨 수 있으며 공정시간이 매우 짧으면서도 대면적에 응용이 가능하다. 또한 채널 어레이의 채널 간격, 크기 등은 양극 산화공정을 통해서 쉽게 조절되고 따라서 이에 의해 제조되는 나노 도트 어레이의 크기, 간격 등을 용이하게 제어 할 수 있다.
본 발명에 따른 채널 어레이의 제조방법 및 이를 이용한 나노 도트의 제조방법은 다양한 형태의 전자소자의 제조에 응용될 수 있으며, 예를 들어 메모리, 레이저 다이오드(LD; Laser Diode), 포토다이오드(PD; Photo Diode), 트랜지스터, 원적외선 검출기, 태양전지, 광변조기 등의 제조에 사용될 수 있다.
본 발명은 도면에 도시된 실시 예를 참고로 설명되었으나, 이는 예시적인 것에 불과하며, 당해 분야에서 통상적 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시 예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위에 한해서 정해져야 할 것이다.
Claims (4)
- 삭제
- 가) 1차 양극 산화에 의해 알루미늄층을 포함하는 형판에 다수 채널 어레이가 자기 정렬적으로 형성되는 제1알루미나층을 형성하는 단계;나) 상기 제1알루미나층을 소정 깊이 식각하여 상기 제1알루미나층의 각 채널의 바닥 부분에 대응하는 다수 요홈을 상기 알루미늄층의 표면에 형성하는 단계;다) 2차 양극 산화에 의해 상기 알루미늄층의 요홈에 대응하는 다수의 채널 어레이가 형성된 제2알루미나층을 상기 알루미늄층에 형성하는 단계;라) 가공대상 층이 형성된 기판의 상면에 상기 가공대상 층을 덮는 마스크층을 형성하는 단계;마) 상기 형판의 제2알루미나층으로 상기 마스크층을 압축 성형하여 상기 마스크층에 상기 제2알루미나층의 채널-어레이의 형상을 상기 마스크층으로 옮기는 단계;바) 상기 마스크층으로부터 상기 가공대상 층까지 식각을 행하여 마스크층의 압축 성형면의 형상을 상기 가공대상 층으로 옮기는 단계;를 포함하는 것을 특징으로 하는 자기 정렬 형판을 이용한 나노 도트의 제조방법
- 제 2 항에 있어서,상기 마스크층은 포토레지스트 또는 PMMA(Polymethylmethyacrylate)로 형성하는 것을 특징으로 하는 자기 정렬 형판을 이용한 나노 도트의 제조방법.
- 제 2 항 또는 제 3 항에 있어서,상기 가공대상 막은 실리콘 막인 것을 특징으로 하는 자기 정렬 형판을 이용한 나노 도트의 제조방법.
Priority Applications (7)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020030025082A KR101190657B1 (ko) | 2003-04-21 | 2003-04-21 | 자기 정렬된 나노 채널-어레이의 제조방법 및 이를 이용한 나노 도트의 제조방법 |
| US10/819,143 US7282446B2 (en) | 2003-04-21 | 2004-04-07 | Method of manufacturing self-ordered nanochannel-array and method of manufacturing nanodot using the nanochannel-array |
| EP04252172A EP1470907B1 (en) | 2003-04-21 | 2004-04-14 | Method of manufacturing self-ordered nanochannel-array and method of manufacturing nanodots using the nanochannel-array |
| DE602004019162T DE602004019162D1 (de) | 2003-04-21 | 2004-04-14 | Verfahren zur Herstellung selbstordnender Nanokanal-Matrix und Verfahren zur Herstellung von Nanopunkten unter Verwendung dieser Nanokanal-Matrix |
| JP2004123814A JP4508711B2 (ja) | 2003-04-21 | 2004-04-20 | 自己整列化ナノチャンネルアレイの製造方法及び自己整列化ナノチャンネルアレイを利用したナノドットの製造方法 |
| CNB2004100368429A CN100456418C (zh) | 2003-04-21 | 2004-04-21 | 制造自排序纳米管道阵列及纳米点的方法 |
| US11/882,112 US7901586B2 (en) | 2003-04-21 | 2007-07-30 | Method of manufacturing self-ordered nanochannel-array and method of manufacturing nanodot using the nanochannel-array |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020030025082A KR101190657B1 (ko) | 2003-04-21 | 2003-04-21 | 자기 정렬된 나노 채널-어레이의 제조방법 및 이를 이용한 나노 도트의 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20040091291A KR20040091291A (ko) | 2004-10-28 |
| KR101190657B1 true KR101190657B1 (ko) | 2012-10-15 |
Family
ID=32960247
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020030025082A KR101190657B1 (ko) | 2003-04-21 | 2003-04-21 | 자기 정렬된 나노 채널-어레이의 제조방법 및 이를 이용한 나노 도트의 제조방법 |
Country Status (6)
| Country | Link |
|---|---|
| US (2) | US7282446B2 (ko) |
| EP (1) | EP1470907B1 (ko) |
| JP (1) | JP4508711B2 (ko) |
| KR (1) | KR101190657B1 (ko) |
| CN (1) | CN100456418C (ko) |
| DE (1) | DE602004019162D1 (ko) |
Families Citing this family (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7384792B1 (en) * | 2003-05-27 | 2008-06-10 | Opto Trace Technologies, Inc. | Method of fabricating nano-structured surface and configuration of surface enhanced light scattering probe |
| KR100611683B1 (ko) | 2005-03-24 | 2006-08-14 | 한국과학기술연구원 | 강유전체 나노 튜브 어레이 고밀도 기록 매체 |
| US20060270201A1 (en) * | 2005-05-13 | 2006-11-30 | Chua Soo J | Nano-air-bridged lateral overgrowth of GaN semiconductor layer |
| US20090214622A1 (en) * | 2005-11-25 | 2009-08-27 | Gerard Eddy Poinern | Nanoporous Membrane and Method of Preparation Thereof |
| CN100529196C (zh) * | 2005-12-06 | 2009-08-19 | 四川大学 | 用于组装纳米-微米阵列材料的金属铝模板制备方法 |
| US20100219079A1 (en) * | 2006-05-07 | 2010-09-02 | Synkera Technologies, Inc. | Methods for making membranes based on anodic aluminum oxide structures |
| KR100856746B1 (ko) * | 2007-03-20 | 2008-09-04 | 명지대학교 산학협력단 | 티타니아 박막의 제조방법 |
| KR101655382B1 (ko) * | 2009-10-09 | 2016-09-07 | 고려대학교 산학협력단 | 점진적 식각법 및 나노 임프린트기술을 이용하여 다양한 크기의 나노 패턴을 단일 기판에 제조하는 방법 |
| JP5442479B2 (ja) * | 2010-02-05 | 2014-03-12 | 株式会社ワコム | 指示体、位置検出装置及び位置検出方法 |
| JP2012048030A (ja) * | 2010-08-27 | 2012-03-08 | Kanagawa Acad Of Sci & Technol | 基板の製造方法 |
| GB2502737A (en) * | 2011-01-27 | 2013-12-04 | Bottlenose Inc | Adaptive system architecture for identifying popular topics from messages |
| CN102693900B (zh) * | 2012-05-31 | 2015-02-11 | 中国科学院上海微系统与信息技术研究所 | 一种具有周期结构的半导体及其制备方法 |
| WO2014120264A1 (en) * | 2013-02-01 | 2014-08-07 | Pratt & Whitney Rocketdyne, Inc. | Additive manufacturing for elevated-temperature ductility and stress rupture life |
| KR20160002702A (ko) * | 2013-02-19 | 2016-01-08 | 알루미플레이트, 인크. | 알루미늄 필름의 접착을 개선시키는 방법 |
| CN104349617B (zh) | 2013-07-30 | 2017-05-24 | 富泰华工业（深圳）有限公司 | 电子装置及其外壳的制造方法 |
| CN104003354B (zh) * | 2014-06-18 | 2015-06-03 | 中山大学 | 一种铝纳米颗粒尺寸的调控方法及其应用 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100309367B1 (ko) * | 1996-08-26 | 2001-09-26 | 미야즈 쥰이치로 | 다공성 양극산화알루미나막의 제작방법 |
Family Cites Families (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61198245A (ja) * | 1985-02-28 | 1986-09-02 | Showa Alum Corp | 電子写真用感光体の下地処理方法 |
| JPS6227829A (ja) | 1985-07-30 | 1987-02-05 | Fujitsu Ltd | 多重ロード命令制御装置 |
| JPS62278294A (ja) * | 1986-05-28 | 1987-12-03 | Showa Denko Kk | 磁気記録媒体用基板の製造方法 |
| JP3714507B2 (ja) * | 1996-08-26 | 2005-11-09 | 日本電信電話株式会社 | 多孔性陽極酸化アルミナ膜の作製方法 |
| US7066234B2 (en) | 2001-04-25 | 2006-06-27 | Alcove Surfaces Gmbh | Stamping tool, casting mold and methods for structuring a surface of a work piece |
| DE10154756C1 (de) * | 2001-07-02 | 2002-11-21 | Alcove Surfaces Gmbh | Verwendung einer anodisch oxidierten Oberflächenschicht |
| DE10020877C1 (de) * | 2000-04-28 | 2001-10-25 | Alcove Surfaces Gmbh | Prägewerkzeug, Verfahren zum Herstellen desselben, Verfahren zur Strukturierung einer Oberfläche eines Werkstücks und Verwendung einer anodisch oxidierten Oberflächenschicht |
| JP2002004087A (ja) * | 2000-06-22 | 2002-01-09 | Canon Inc | ナノ構造体の製造方法及びナノ構造体 |
| JP4647812B2 (ja) * | 2001-03-23 | 2011-03-09 | 財団法人神奈川科学技術アカデミー | 陽極酸化ポーラスアルミナの製造方法 |
| CN1323051A (zh) * | 2001-05-28 | 2001-11-21 | 东南大学 | 硅基片上有序纳米碳管阵列的制备方法 |
| US6813077B2 (en) * | 2001-06-19 | 2004-11-02 | Corning Incorporated | Method for fabricating an integrated optical isolator and a novel wire grid structure |
| US6709929B2 (en) * | 2001-06-25 | 2004-03-23 | North Carolina State University | Methods of forming nano-scale electronic and optoelectronic devices using non-photolithographically defined nano-channel templates |
| JP2003185710A (ja) * | 2001-10-03 | 2003-07-03 | Matsushita Electric Ind Co Ltd | マルチチップモジュール、半導体チップ及びマルチチップモジュールのチップ間接続テスト方法 |
| JP3817471B2 (ja) * | 2001-12-11 | 2006-09-06 | 富士写真フイルム株式会社 | 多孔質構造体および構造体、ならびにそれらの製造方法 |
| JP4214723B2 (ja) | 2002-02-15 | 2009-01-28 | セイコーエプソン株式会社 | 微細構造体の製造方法 |
| US6930053B2 (en) * | 2002-03-25 | 2005-08-16 | Sanyo Electric Co., Ltd. | Method of forming grating microstructures by anodic oxidation |
| JP2004217961A (ja) * | 2003-01-10 | 2004-08-05 | Kanagawa Acad Of Sci & Technol | 陽極酸化ポーラスアルミナ複合体及びその製造方法 |
| ITTO20030167A1 (it) | 2003-03-06 | 2004-09-07 | Fiat Ricerche | Procedimento per la realizzazione di emettitori nano-strutturati per sorgenti di luce ad incandescenza. |
| CN1325698C (zh) * | 2003-10-21 | 2007-07-11 | 东莞理工学院 | 有序多孔阳极氧化铝模板的制备方法 |
-
2003
- 2003-04-21 KR KR1020030025082A patent/KR101190657B1/ko not_active IP Right Cessation
-
2004
- 2004-04-07 US US10/819,143 patent/US7282446B2/en active Active
- 2004-04-14 DE DE602004019162T patent/DE602004019162D1/de not_active Expired - Lifetime
- 2004-04-14 EP EP04252172A patent/EP1470907B1/en not_active Expired - Fee Related
- 2004-04-20 JP JP2004123814A patent/JP4508711B2/ja not_active Expired - Fee Related
- 2004-04-21 CN CNB2004100368429A patent/CN100456418C/zh not_active Expired - Lifetime
-
2007
- 2007-07-30 US US11/882,112 patent/US7901586B2/en not_active Expired - Fee Related
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100309367B1 (ko) * | 1996-08-26 | 2001-09-26 | 미야즈 쥰이치로 | 다공성 양극산화알루미나막의 제작방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2004323975A (ja) | 2004-11-18 |
| CN100456418C (zh) | 2009-01-28 |
| US7282446B2 (en) | 2007-10-16 |
| CN1540714A (zh) | 2004-10-27 |
| JP4508711B2 (ja) | 2010-07-21 |
| EP1470907B1 (en) | 2009-01-21 |
| DE602004019162D1 (de) | 2009-03-12 |
| EP1470907A2 (en) | 2004-10-27 |
| US7901586B2 (en) | 2011-03-08 |
| EP1470907A3 (en) | 2005-12-14 |
| US20070207619A1 (en) | 2007-09-06 |
| KR20040091291A (ko) | 2004-10-28 |
| US20080257861A1 (en) | 2008-10-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101190657B1 (ko) | 자기 정렬된 나노 채널-어레이의 제조방법 및 이를 이용한 나노 도트의 제조방법 | |
| Morton et al. | Wafer-scale patterning of sub-40 nm diameter and high aspect ratio (> 50: 1) silicon pillar arrays by nanoimprint and etching | |
| US7758794B2 (en) | Method of making an article comprising nanoscale patterns with reduced edge roughness | |
| CA2406214A1 (en) | Deposited thin films and their use in separation and sarcrificial layer applications | |
| US7189635B2 (en) | Reduction of a feature dimension in a nano-scale device | |
| GB2442768A (en) | A method of encapsulating low dimensional structures | |
| JP5264237B2 (ja) | ナノ構造体およびナノ構造体の製造方法 | |
| JP2007266193A (ja) | インプリント用の型部材とその作製方法、およびこれらに用いられる積層基板 | |
| JP4469194B2 (ja) | 電鋳用型、電鋳方法、及びその電鋳用型の製造方法 | |
| US7514282B2 (en) | Patterned silicon submicron tubes | |
| TW201201391A (en) | Manufacturing methods of photovoltaic cell and semiconductor device | |
| Harrer et al. | Room temperature nanoimprint lithography using molds fabricated by molecular beam epitaxy | |
| KR20090114653A (ko) | 액상 증착 기술을 이용한 나노구조체의 제조방법 및 그에의해 제조된 나노구조체 | |
| JP2005513812A (ja) | 微細構造製造のためのレジストレスリソグラフィ方法 | |
| Zhao et al. | Multi-silicon ridge nanofabrication by repeated edge lithography | |
| JP4997811B2 (ja) | モールド及びモールドの作製方法 | |
| KR100969988B1 (ko) | 반도체 광학 렌즈 형성 공정 및 이에 의해 제조된 반도체광학 렌즈 | |
| KR101199211B1 (ko) | 매트릭스 구조의 공극들 배열을 갖는 양극 산화물을 이용한 수직형 나노와이어 성장방법 | |
| KR101103484B1 (ko) | 롤 스탬프의 제조방법 | |
| Lugli et al. | Advances in nanoimprint lithography | |
| WO2003015145A1 (fr) | Procede de micro-usinage utilisant un faisceau ionique | |
| JP4942131B2 (ja) | スタンパ及びそれを用いたナノ構造の転写方法 | |
| JPH07202164A (ja) | 半導体微細構造の製作方法 | |
| KR102543615B1 (ko) | 비대칭도 조절이 가능한 표면 제어 구조체 형성방법, 이에 의해 형성된 표면 제어 구조체 그리고 이를 이용한 광전소자 | |
| KR102468450B1 (ko) | 표면 제어 3차원 구조체 형성방법, 이에 의해 형성된 표면 제어 3차원 구조체 그리고 이를 이용한 광전소자 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| AMND | Amendment | ||
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| AMND | Amendment | ||
| E601 | Decision to refuse application | ||
| J201 | Request for trial against refusal decision | ||
| AMND | Amendment | ||
| B90T | Transfer of trial file for re-examination | ||
| B601 | Maintenance of original decision after re-examination before a trial | ||
| J301 | Trial decision |
Free format text: TRIAL DECISION FOR APPEAL AGAINST DECISION TO DECLINE REFUSAL REQUESTED 20100705 Effective date: 20120216 |
|
| AMND | Amendment | ||
| S601 | Decision to reject again after remand of revocation | ||
| AMND | Amendment | ||
| J201 | Request for trial against refusal decision | ||
| GRNT | Written decision to grant | ||
| LAPS | Lapse due to unpaid annual fee |