KR101186474B1 - 고밀도 나노 구조 상호 접속 - Google Patents

고밀도 나노 구조 상호 접속 Download PDF

Info

Publication number
KR101186474B1
KR101186474B1 KR1020050024975A KR20050024975A KR101186474B1 KR 101186474 B1 KR101186474 B1 KR 101186474B1 KR 1020050024975 A KR1020050024975 A KR 1020050024975A KR 20050024975 A KR20050024975 A KR 20050024975A KR 101186474 B1 KR101186474 B1 KR 101186474B1
Authority
KR
South Korea
Prior art keywords
nanostructures
forces
substrate
disposed
attractive
Prior art date
Application number
KR1020050024975A
Other languages
English (en)
Other versions
KR20060044769A (ko
Inventor
나게시 알 바사반핼리
게이몬드 에이 시렐리
로페즈
Original Assignee
알카텔-루센트 유에스에이 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 알카텔-루센트 유에스에이 인코포레이티드 filed Critical 알카텔-루센트 유에스에이 인코포레이티드
Publication of KR20060044769A publication Critical patent/KR20060044769A/ko
Application granted granted Critical
Publication of KR101186474B1 publication Critical patent/KR101186474B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B60—VEHICLES IN GENERAL
    • B60Q—ARRANGEMENT OF SIGNALLING OR LIGHTING DEVICES, THE MOUNTING OR SUPPORTING THEREOF OR CIRCUITS THEREFOR, FOR VEHICLES IN GENERAL
    • B60Q9/00—Arrangement or adaptation of signal devices not provided for in one of main groups B60Q1/00 - B60Q7/00, e.g. haptic signalling
    • B60Q9/008—Arrangement or adaptation of signal devices not provided for in one of main groups B60Q1/00 - B60Q7/00, e.g. haptic signalling for anti-collision purposes
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B7/00—Microstructural systems; Auxiliary parts of microstructural devices or systems
    • B81B7/0006—Interconnects
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/90—Methods for connecting semiconductor or solid state bodies using means for bonding not being attached to, or not being formed on, the body surface to be connected, e.g. pressure contacts using springs or clips
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B60—VEHICLES IN GENERAL
    • B60Y—INDEXING SCHEME RELATING TO ASPECTS CROSS-CUTTING VEHICLE TECHNOLOGY
    • B60Y2200/00—Type of vehicle
    • B60Y2200/10—Road Vehicles
    • B60Y2200/11—Passenger cars; Automobiles
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B60—VEHICLES IN GENERAL
    • B60Y—INDEXING SCHEME RELATING TO ASPECTS CROSS-CUTTING VEHICLE TECHNOLOGY
    • B60Y2400/00—Special features of vehicle units
    • B60Y2400/30—Sensors
    • B60Y2400/301—Sensors for position or displacement
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B60—VEHICLES IN GENERAL
    • B60Y—INDEXING SCHEME RELATING TO ASPECTS CROSS-CUTTING VEHICLE TECHNOLOGY
    • B60Y2400/00—Special features of vehicle units
    • B60Y2400/30—Sensors
    • B60Y2400/303—Speed sensors
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13075—Plural core members
    • H01L2224/13078—Plural core members being disposed next to each other, e.g. side-to-side arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/1319—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16104—Disposition relative to the bonding area, e.g. bond pad
    • H01L2224/16105—Disposition relative to the bonding area, e.g. bond pad the bump connector connecting bonding areas being not aligned with respect to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81193—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed on both the semiconductor or solid-state body and another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81194—Lateral distribution of the bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8134—Bonding interfaces of the bump connector
    • H01L2224/81345—Shape, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8138—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/81385—Shape, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01022—Titanium [Ti]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01027—Cobalt [Co]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01055—Cesium [Cs]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/146—Mixed devices
    • H01L2924/1461—MEMS
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Human Computer Interaction (AREA)
  • Mechanical Engineering (AREA)
  • Wire Bonding (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Micromachines (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

제 1 표면과 제 2 표면이 상기 표면들 중 적어도 하나상에 배치된 복수의 나노 구조체들을 통해 서로 접촉되는 전기적으로 및/또는 열적으로 전도하는 상호 접속을 형성하는 방법 및 장치가 개시된다. 한 실시예에 있어서, 나노 구조체들의 제 1 복수의 영역들은 예시적으로 마이크로프로세서와 같은 전자 패키지의 부품상에 배치된다. 그 후, 제 1 복수의 영역들은 기판상의 나노 구조체들의 대응하는 제 2 복수의 영역들과 접촉되고, 이에 의해 강력한 마찰 본드(bond)를 형성한다. 다른 실시예에 있어서, 복수의 나노 구조체들은 마이크로프로세서와 같은 부품상에 배치되고, 그 후 기판과 접촉된다. 분자간 힘들은 나노 구조체들의 분자들과 기판의 분자들 사이의 인력을 초래하고, 이에 의해 나노 구조체들과 기판 사이의 본드를 생성한다.
나노 구조 상호 접속, 마찰 본딩, 나노 구조체, 분자간 힘들

Description

고밀도 나노 구조 상호 접속{High density nanostructured interconnection}
도 1은 열-압축 본드를 형성하는 종래 기술에 의한 방법을 도시하는 도면.
도 2는 복수의 솔더 범프들을 포함하는 종래 기술에 의한 전자 부품을 도시하는 도면.
도 3은 본 발명의 원리에 따른 예시적인 나노 구조 표면을 도시하는 도면.
도 4a 및 4b는 본 발명의 원리에 따라 도 3의 상기 예시로서의 표면 등의 표면들을 사용하여 압축 본드를 어떻게 생성하는가에 관한 하나의 예시적인 실시예를 도시하는 도면.
도 5는 도 4b의 상호 접속 등의 복수의 상호 접속들이 2개의 부품들 사이에서 어떻게 생성될 수 있는가를 도시하는 도면.
도 6a 및 6b는 도 3의 상기 표면을 기판에 접합하기 위해 분자간 힘을 사용하여 어떻게 본드를 생성하는가에 관한 하나의 예시적인 실시예를 도시하는 도면.
도 7은 분자간 힘들을 사용하여 생성된 본드의 다른 예시적인 실시예를 도시하는 도면.
도면의 간단한 부호
101...부품 102...재료층
104...방향 105...기판
본 발명은 일반적으로 열적 및 전기적 상호 접속에 관한 것으로서, 특히 나노 구조의 열적 및 전기적 상호 접속에 관한 것이다.
예를 들면 전도체 또는 반도체 기판상에 전자 부품들을 열적으로 또는 전기적으로 접속하는 방법들이 본 분야에 잘 공지되어 있다. 예를 들면, 열-압축 및 솔더 범프 본딩(solder bump bonding) 방법이 예시로서 광전자 장치들 및/또는 마이크로 전자 기계(MEMS) 장치들의 부품들 사이의 접속을 생성하도록 사용되어 왔다. 도 1은 열적 또는 전기적 상호 접속으로서 사용하는 열-압축 본드를 형성하는 하나의 예시적인 방법을 도시한다. 특히, 상기 도면에 있어서, 부품(101)은 압축 본딩에 적합한 일반적으로 금(gold)으로 이루어진 재료층(102)을 포함한다. 부품(101)과 예시적인 기판(105)을 본딩하기 위해, 부품(101)상의 층(102)은 예들 들면 기판(105)상의 역시 예시로서 금으로 이루어진 재료층(103)과 접하게 하는 방식으로, 방향(104)로 하향한다. 충분한 온도(예를 들면, 섭씨 300도) 및 압력(예를 들면, 금 영역에서 10kgf/mm2)은 금 층들이 변형되어 서로 본딩되도록 공급된다. 그러나, 상기 금과 금의 열-압축 본딩은 많은 점에서 유용하지만, 상기와 같은 본딩을 생성하기 위해 요구되는 온도 및 압력은 트랜지스터 등의 예민한 전자 부품들을 손상시킬 수 있다. 부품들이 예를 들면 MEMS 장치들에서 보다 소형화 될 수록, 비교적 고온 및 고압은 더욱 파괴되기 쉬운 부품들에 대한 손상을 야기하기가 쉽다.
도 2는 2개의 전자 부품들을 열적으로 또는 전기적으로 접속하는 다른 예시적인 종래 기술을 도시한다. 특히, 상기 도면에서, 기판(200)은 예를 들면 MEMS 패키지의 마이크로프로세서와 같은 전자 칩의 표면이다. 솔더 범프들(201)은 공지의 방법들을 사용하여 칩상에 생성된다. 칩과 인쇄 배선판과 같은 기판 사이의 전기 또는 열 접속(electrical or thermal connection)을 생성하기 위해, 솔더 범프들은 접속점들과 접촉되고 그 후 솔더 범프들이 리플로잉(reflowing)할 때까지 가열된다. 상기 범프들은 그 후 전형적인 인쇄 배선판상의 접속점들과 접촉된다. 상기 솔더 범프 방법들은 전기 및 열 접속을 형성하는데 매우 유익한 것으로 잘 알려져 있다. 그러나, 다시 한번, 솔더를 리플로잉하는데 필요한 온도는 MEMS 패키지의 MEMS 부품들을 손상시킬 수 있다. 또한, 솔더 범프들은 일정한 설계 고려사항들에 의해 제한되어 왔다. 특히, 상기 범프들은, 소요의 범프 높이를 달성하기 위해서, 일정한 크기 이상, 일반적으로는 직경이 20 내지 25 미크론(microns) 보다 더 커야만 한다. 또한, 솔더가 리플로잉 될 때 솔더 범프를 다른 범프에 접촉시키는 것은 바람직하지 않기 때문에, 솔더 범프들은 일반적으로 하나의 범프의 중심으로부터 인접한 범프의 중심까지 예를 들면 50 미크론 정도의 최소 거리만큼 떨어져야 한다.
최종적으로, 2개의 부품들을 서로 본딩하는 다른 하나의 종래 방법은 열적으로 및/또는 전기적으로 전도하는 접착제(conducting adhesive)를 사용하는 것이다. 그러나, 이러한 접착제들은 경화됨에 따라 보통 가스 분출(out-gassing)되기 쉽고, 이는 소형 부품들의 적절한 성능을 방해할 수 있는 중요한 전자 부품상의 유기 재료의 손상을 초래할 수 있다.
본 발명은 접속으로 상기 문제점들을 실질적으로 해결하는, 전자 부품들을 열적으로 및/또는 전기적으로 접속하는 장치 및 방법을 발명하였다. 특히, 전기적으로 및/또는 열적으로 전도하는 상호 접속이 생성되며, 여기서 제 1 표면과 제 2 표면이 상기 제 1 표면과 상기 제 2 표면 중 적어도 하나의 상부에 배치된 복수의 나노 구조체들을 통해 서로 접촉된다. 한 실시예에 있어서, 나노 구조체들의 제 1 복수의 영역들은 예시로서의 마이크로프로세서와 같은 전자 패키지의 부품상에 배치된다. 상기 제 1 복수의 영역들은 그 후 기판상의 나노 구조체들의 대응하는 제 2 복수의 영역들과 접촉된다. 접촉되는 경우에, 상기 제 1 복수의 영역들의 상기 나노 구조체들은 상기 제 2 복수의 영역들의 나노 구조체들에 인터리빙(interleaving)되고, 그에 따라 강력한 마찰 본드(friction bond)를 생성한다. 제 1 및 제 2 복수의 영역들의 나노 구조체들이 열적으로 전도성인 경우, 열적인 상호 접속이 형성된다. 상기 제 1 및 제 2 복수의 영역들의 나노 구조체들이 전기적으로 전도성인 경우에, 전기적 상호 접속이 형성된다.
다른 예시적인 실시예에 있어서, 복수의 나노 구조체들은 마이크로프로세서 등의 부품상에 배치되고, 그 후 기판과 접촉된다. 분자간 힘들은 나노 구조체들의 분자들과 기판의 분자들 사이의 인력을 초래하고, 이에 의해 상기 나노 구조체들과 상기 기판 사이의 본드를 생성한다. 또 다른 예시적인 실시예에 있어서, 2개의 나노 구조 표면들을 갖는 중간층은 부품과 기판 사이에 배치된다. 부품과 기판은 나노 구조 표면들 중 하나와 각각 접촉되어 상기 부품과 중간층 사이의 분자간 힘들 뿐만 아니라 상기 기판과 상기 중간층 사이의 분자간 힘들에 의해 본드가 생성된다. 따라서, 종래 상호 접속 방법들에 필요한 온도 및 힘이 없이도 전자 패키지의 적용에 유용한 강력한 열적 및/또는 전기적 전도성 상호 접속이 생성된다.
도 3은 본 발명의 원리에 따른 하나의 예시적인 표면(300)을 도시하는 것으로서, 복수의 나노 구조체(301)들, 여기서는 나노 기둥(nanopost)들이 실리콘 기판 등의 기판(305)상에서 제조된다. 도 3에 도시된 바와 같은 원통형 나노 기둥들의 어레이는 직경이 10nm 보다 더 작은 각각의 나노 기둥으로 제조된다. 본 분야의 당업자는 여러 방법들을 사용하여 제조될 수 있는 나노 기둥들의 많은 다른 예시적인 구성들(예를 들면, 크기, 피치 및 높이)이 존재하고, 상기 여러 직경의 나노 기둥들이 상이한 규칙성으로 형상화될 수 있다는 점을 인식할 수 있을 것이다. 2001년 2월 13일에 Tonucci 등에게 특허된, 발명의 명칭이 "Nanopost arrays and process for making same"인 미국 특허 제6,185,961호에 개시된 나노 기둥들을 제조하는 예시적인 방법은 참조번호에 의해 그 전체가 본원에 포함된다. 나노 기둥들은 기둥들을 형성하기 위해 템플릿(template)을 사용하는 등의 여러 방법들에 의해, 여러 리소그라피(lithography) 수단에 의해, 및 여러 에칭 방법에 의해 제조되어 왔다.
일반적으로 정의된 바와 같이, "나노 구조"란 1 마이크로미터 보다 더 작은 적어도 1차원을 갖는 미리 정의된 구조이고, "마이크로 구조"란 1 밀리미터 보다 더 작은 적어도 1차원을 갖는 미리 정의된 구조이다. 그러나, 개시된 실시예들은 나노 구조체들 및 나노 구조 표면들을 언급하지만, 마이크로 구조체들이 많은 경우에 대체될 수 있다는 것이 본 발명자에 의해 의도되고 본 분야의 당업자들에게 자명할 것이다. 따라서, 본 발명자는 나노 구조체라는 것을 1 밀리미터 보다 더 작은 적어도 1차원을 갖는 구조체 뿐만 아니라 1 마이크로미터 보다 더 작은 적어도 1차원을 갖는 구조체 양쪽 모두를 포함하는 것으로 정의한다. "특성 패턴"이란 마이크로 구조체들의 패턴 또는 나노 구조체들의 패턴을 말한다.
도 3의 나노 기둥들(301)은 예를 들면 전기 및/또는 열 전도체로서 사용하기에 적합한 박층의 금 또는 다른 재료로 코팅된 폴리머 재료로 된 기둥들이다. 본 분야의 당업자는 많은 적합한 재료들이 나노 기둥들의 소요의 전기 및/또는 열 전도성을 달성하기 위해 선택될 수 있다는 것을 인식할 수 있을 것이다. 여기서, 나노 기둥(301)들은 예시로서 직경이 200nm이고 높이(303)가 예를 들면 2 마이크로미터이다. 상기 나노 기둥(301)들은 예를 들면 10 마이크로미터의 단면폭(304)을 갖는 영역(예를 들면, 상기는 예시로서 원형 직경(circular diametor) 또는 사각형 영역의 한 변의 길이이다)에 배치된다. 본 분야의 당업자는 설명의 관점에서 많은 적합한 구성들이 동일하게 유용하다는 것을 인식할 수 있을 것이다.
도 4는 도 3의 나노 기둥 구조를 사용하여 생성된 전기적 또는 열적 상호 접속의 하나의 예시적인 실시예를 도시한다. 특히, 도 4a에 있어서, 예시로서의 마이크로프로세서 칩의 표면인 표면(401)상의 나노 기둥들(402)은 표면(405)상의 나노 기둥들(404)에 접촉되도록 방향(403)으로 이동된다. 도 4b에서 도시된 바와 같이, 표면(401)상의 나노 기둥(402)들이 나노 기둥(404)들을 접촉하는 경우에 양쪽 표면상의 나노 기둥들은 서로 인터리빙되려 할 것이다. 만일, 도 3의 분리 거리(302) 등의 나노 기둥들 사이의 분리 거리가 알맞게 선택된다면, 표면(401)상의 모든 또는 많은 나노 기둥(402)들은 표면(405)상의 하나 이상의 나노 기둥(404)들을 접촉할 것이다. 따라서, 나노 기둥들(402, 404)이 열적으로 및/또는 전기적으로 전도성 이기 때문에, 열적 또는 전기적 상호 접속은, 2개의 나노 구조 영역들이 서로 접촉하도록 실온 또는 실온에 가까운 온도에서 최소의 압력만을 가함으로써 생성된다. 따라서, 예를 들면, 전기 접속인 경우에, 신호는 표면(405)상의 회로로부터 상호 접속을 통해 표면(401)상의 회로로 전달될 것이다. 유사하게, 열 에너지는, 각각의 표면의 나노 기둥들이 예시로서 금 코팅 등의 적합한 열 전도성 재료로 제조 또는 코팅된다면, 상호 접속을 가로질로 전달될 것이다. 따라서, 예를 들면, 열은 표면(401, 405)의 나노 기둥들 사이의 상호 접속을 가로질러 방출될 것이다. 상기 접촉으로 인한 접착력은, 양쪽 표면상의 나노 구조체들의 넓은 표면 영역이 서로 접촉하고 있기 때문에, 비교적 높다. 상기와 같은 높은 접착력은 나노 기둥들 사이에 생기는 마찰력 뿐만 아니라 각각의 표면들 상의 나노 기둥들의 분자들 사이의 공지의 반데르 발스의 힘(Van Der Waals forces) 등의 분자간 힘 양쪽 모두에 의한 결과이다. 따라서, 전자 패키지의 전자 부품을 접속하는데 사용하기에 적합한 접착 상호 접속이 형성된다.
본 분야의 당업자는 여기서 설명된 상호 접속은 도 2에 도시된 솔더 범프의 구성과 유사하게 부품 또는 기판의 표면상에 배치될 수 있다는 것을 인식할 수 있을 것이다. 특히, 나노 기둥들의 작은 영역들은 솔더 범프 전기 접속 만큼의 기능을 하는 전기 접속을 생성하기 위해 마이크로프로세서 등의 부품의 표면상에 배치될 수 있다. 도 5에 도시된 바와 같이, 나노 기둥(502)들의 복수의 영역들은 재차 예시로서의 마이크로프로세서인 부품(501)의 표면상에 배치될 수 있고 마이크로프로세서(501)가 동작하는데 필요한 전기적 상호 접속을 생성하기 위해 예시로서의 인쇄 배선판의 표면인 표면(504)상에 나노 기둥(503)들의 대응 영역과 접촉될 수 있다. 재차, 상기 상호 접속은 부품(501)상의 나노 기둥들과, 표면(504) 사이의 마찰력 및/또는 분자간 힘에 기인하여 강력한 접속력을 만들어 낸다.
종래의 솔더 범프 상호 접속의 기능과 유사하지만, 도 4b 및 도 5에 도시된 예시적인 상호 접속은 종래 기술의 솔더 범프 접속 보다 훨씬 더 작은 크기로 제조된다는 장점이 있다. 예를 들면, 전술한 바와 같이, 나노 기둥들의 하나의 영역의 단면폭은 예시로서 10 미크론이고 예컨데 그들은 5 미크론 피치로 떨어질 수 있다. 따라서, 예를 들면 마이크로프로세서의 주어진 표면 영역에 대해, 나노 구조체들의 훨씬 큰 밀도가 가능함이 솔더 범프 상호 접속들과 비교하여 달성될 수 있다. 따라서, 예를 들면, 보다 작은 인쇄 배선판 공간을 요구하는 작은 부품들은 본 발명의 원리에 따른 나노 구조 상호 접속을 사용함으로써 유리하게 제조될 수 있다.
도 6a 및 6b는 도 3의 나노 구조 표면과 유사한 나노 구조 표면을 이용하여 가능한 열 또는 전기 접속의 또다른 예시적인 이용을 도시한다. 이전에 언급된 바와 같이, 솔더링 하거나 또는 전도성 접착제를 사용함에 의해 요구된 기판과 칩 등의 전자 부품들 사이에서 열 또는 전기 전도성 접속을 생성하는 일반적인 종래 방법은, 역시 위에서 언급된 바와 같이, MEMS 장치들 등의 소형 장치에 불리할 수 있다. 따라서, 도 6a에 있어서, 본 발명자는 예시로서의 마이크로프로세서인 부품(601)과 예시로서의 알루미늄 박편 등의 열 전도성 금속 박편의 표면인 표면(603) 사이의 열 또는 전기 접속을 생성하는 방법을 발명하였다. 본 분야의 당업자는 전기 전도성 접속을 달성하기 위해, 적합한 전기 전도성 재료는 나노 기둥들(602) 및 기판(603) 양쪽에 대해 사용될 수 있다는 것을 인식할 수 있을 것이다.
이와 같은 예시적인 실시예에서, 열 전도성 상호 접속을 형성하기 위해, 나노 기둥(602)들은 도 6a 및 6b의 예시적인 실시예에서 피로멜릴리타이트 디안하이드라이드-옥시디아닐린 폴리이미드(pyromelitic dianhydride-oxydianiline polyimide) 재료 등의 폴리이미드 재료로 제조된다. 본 분야의 당업자는 많은 다른 공지의 폴리이미드 재료들이 본 발명의 원리에 따라 사용되어 유용한 나노 기둥들을 얻을 수 있다는 것을 인식할 수 있을 것이다. 본 발명의 원리에 따라 사용하기에 적합한 나노 구조 또는 마이크로 구조의 제조 및 사용 방법은 참조번호에 의해 그 전체가 본원에 포함되는, A.K. Geim 등이 저술한, "Microfabricated Adhesive Mimicking Gecko Foot-Hair," Nature Materials, Volume 2(2003.7월. 페이지 461 내지 463, "Geim article")에 포괄적으로 개시되어 있다. 상기 문헌에서 개시된 바와 같이, 도 6a의 나노 구조체(602)를 갖는 표면(601) 등의 나노 구조 표면이 예시로서의 열전도 표면(603) 등의 적합한 기판과 접촉되는 때에, 상기 나노 구조체와 상기 기판 사이에서 비교적 강력한 접착을 달성하는 것이 가능하다. 도 6b에 도시된 상기 접속은 나노 구조체(602)의 분자들과 예시로서의 기판(603)의 분자들 사이의 모세관 및 분자간 인력에 의해 발생된다. 특히, 상기와 같은 접속은 기판에 대한 나노 구조체(601)들의 집합적인 분자 인력에 기인한 소요의 인력을 발생하기 위해, 적합한 나노 구조 직경, 밀도 및 피치를 선택함으로써 생성된다. 상기 방법에 의해 생성된 접속은 예를 들면 나노 구조체의 영역에 3N/cm2의 인력을 만들 수 있다. 분자간 인력은 본 분야에서 공지되어 있고 2004년 3월 25일 이전의 http://www.chemguide.co.uk/atoms/bonding/vdw.html에서 인터넷상에 공표되고 참조번호에 의해 그 전체가 본원에 포함되는 "분자간 본딩-반데르 발스의 힘(Intermolecular Bonding-Van Der Waals Forces)"에 포괄적으로 개시되어 있다.
도 6b에 있어서, 개략 25 내지 50 마이크로미터의 예시적인 두께를 갖는 탄성 박편 기판(603)은, 나노 구조체가 상기 Geim article에 기술된 바와 같이 나노 구조체와 기판 사이의 인력을 향상시키는 기판의 비평탄성을 정합하는 것을 허용하도록 사용된다. 따라서, 도 6b의 나노 기둥들(602)과 기판(605)에 대해 적합한 열 또는 전기 전도성 재료를 사용함으로써, 비교적 강력한 상호 접속이 형성된다. 본 분야의 당업자는 도 6a 및 6b의 부품(601)상에 직접 나노 구조체들을 배치하는 대신에 다른 구성이 가능하다는 것을 인식할 수 있을 것이다. 예를 들면, 도 7에 도시된 바와 같이, 나노 구조체로 된 중간층(702)은 부품(701)과 기판(703) 사이에 배치될 수 있다. 상기 구성에 있어서, 나노 구조체들은 상기 중간층(702)의 양측상에서 제조될 수 있고 그 후 분자간 힘이 상기 부품과 상기 기판을 나노 구조체에 본딩하도록 부품(701) 뿐만 아니라 기판(703)과 접촉될 수 있다. 여기에 개시된 실시예의 설명은 열적 또는 전기적 상호 접속을 생성하기 위해 나노 구조체를 사용하는 모든 방법을 포함하고자 한다.
전술한 설명은 본 발명의 원리를 단지 예시한다. 따라서, 본 분야의 당업자는 여기에 명시적으로 도시되거나 기술되지 않았어도 본 발명의 원리를 구체화하고 본 발명의 취지 및 영역 내에 포함되는 여러 구성들을 이끌어낼 수 있다는 것을 인식하여야 한다. 예를 들면, 본 분야의 당업자는 여기의 여러 실시예에서 기술된 관점에서 본 발명의 원리는 광범위하게 다른 분야 및 응용에서 활용될 수 있다는 것을 인식할 것이다. 본 분야의 당업자는 여기서 모두 포함되도록 의도된 본 발명과 관련된 기본적인 원리의 많은 유사한 사용을 이끌어낼 수 있을 것이다. 예를 들면, 마찰력 및 분자간 인력은 여기서 실시예에서 예시로서 설명되었지만, 상기 표면들이 나노 구조체를 포함하든 아니든 본 분야의 당업자는 전자기, 이온 및/또는 양자력 등의 다른 인력이, 나노 구조체들과 기판들 사이의 상호 접속을 생성하고 유지하는데 유용할 수 있다는 것을 인식할 수 있을 것이다.
여기에서 인용된 모든 예시 및 종래의 언어는 독자가 본 발명의 원리를 이해하는 것을 돕기 위해 확실이 단지 설명하기 위한 것이고, 상기와 같이 특별히 인용된 예시 및 조건들에 대한 제약이 없이 해석되어야 한다. 더욱이, 본 발명의 특정한 예시 뿐만 아니라 본 발명의 특징 및 실시예를 인용하는 여기의 모든 설명은 기능상의 등가 설명을 포함하고자 한다.
보다 작은 인쇄 배선판 공간을 요구하는 작은 부품들은 본 발명의 원리에 따른 나노 구조 상호 접속을 사용함으로써 유리하게 제조될 수 있다

Claims (10)

  1. 전기 부품들에 사용하는 상호 접속에 있어서,
    제 1 표면과,
    제 2 표면과,
    상기 제 1 표면과 상기 제 2 표면 중 적어도 하나상에 배치된 복수의 나노 구조체들을 포함하고,
    상기 복수의 나노 구조체들은 상기 제 1 표면과 상기 제 2 표면 사이에서 적어도 제 1 전도성 접속을 형성하게 하는 방식으로 인력들을 사용하여 상기 제 1 표면과 상기 제 2 표면을 접착하도록 구성되는, 상호 접속.
  2. 제 1 항에 있어서,
    상기 전도성 접속은 열 접속을 포함하는, 상호 접속.
  3. 제 1 항에 있어서,
    상기 전도성 접속은 전기 접속을 포함하는, 상호 접속.
  4. 제 1 항에 있어서,
    상기 복수의 나노 구조체들은,
    상기 제 1 표면의 적어도 제 1 영역상에 배치된 제 1 복수의 나노 구조체들과,
    상기 제 2 표면의 적어도 제 1 영역에 배치된 제 2 복수의 나노 구조체들을 포함하고,
    상기 제 1 복수의 나노 구조체들 및 상기 제 2 복수의 나노 구조체들은 상기 제 1 표면과 상기 제 2 표면을 접착시키도록 구성되고, 상기 제 1 복수의 나노 구조체들로부터 상기 제 2 복수의 나노 구조체들로 열 또는 전기 에너지를 전달하도록 적응되는, 상호 접속.
  5. 제 1 항에 있어서,
    상기 인력들은 모세관력들(capillary forces)을 포함하는, 상호 접속.
  6. 제 1 항에 있어서,
    상기 인력들은 인력성 분자간 힘들을 포함하는, 상호 접속.
  7. 제 6 항에 있어서,
    상기 분자간 힘들은 반데르발스 힘들(Van Der Waals forces)을 포함하는, 상호 접속.
  8. 전기 부품들에 사용하는 상호 접속에 있어서,
    제 1 표면과,
    제 2 표면과,
    중간층의 한쪽 측면상에 배치된 제 1 복수의 나노 구조체들 및 상기 중간층의 반대쪽 측면상에 배치된 제 2 복수의 나노 구조체를 포함하고,
    상기 중간층은 상기 제 1 복수의 나노 구조체들이 인력들을 사용하여 상기 제 1 표면에 접착되고 상기 제 2 복수의 나노 구조체들이 인력들을 사용하여 상기 제 2 표면에 접착되도록 상기 제 1 표면과 상기 제 2 표면 사이에 위치되도록 구성되는, 상호 접속.
  9. 제 8 항에 있어서,
    상기 인력들은 모세관력들을 포함하는, 상호 접속.
  10. 제 8 항에 있어서,
    상기 인력들은 인력성 분자간 힘들을 포함하는, 상호 접속.
KR1020050024975A 2004-04-01 2005-03-25 고밀도 나노 구조 상호 접속 KR101186474B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/816,527 US7327037B2 (en) 2004-04-01 2004-04-01 High density nanostructured interconnection
US10/816527 2004-04-01

Publications (2)

Publication Number Publication Date
KR20060044769A KR20060044769A (ko) 2006-05-16
KR101186474B1 true KR101186474B1 (ko) 2012-09-27

Family

ID=34887764

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050024975A KR101186474B1 (ko) 2004-04-01 2005-03-25 고밀도 나노 구조 상호 접속

Country Status (5)

Country Link
US (3) US7327037B2 (ko)
EP (1) EP1583146A3 (ko)
JP (1) JP2005294844A (ko)
KR (1) KR101186474B1 (ko)
CN (1) CN1775656B (ko)

Families Citing this family (42)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7327037B2 (en) * 2004-04-01 2008-02-05 Lucent Technologies Inc. High density nanostructured interconnection
US7544977B2 (en) * 2006-01-27 2009-06-09 Hewlett-Packard Development Company, L.P. Mixed-scale electronic interface
US7333699B2 (en) * 2005-12-12 2008-02-19 Raytheon Sarcos, Llc Ultra-high density connector
US7456479B2 (en) * 2005-12-15 2008-11-25 United Microelectronics Corp. Method for fabricating a probing pad of an integrated circuit chip
US7371674B2 (en) * 2005-12-22 2008-05-13 Intel Corporation Nanostructure-based package interconnect
JP4744360B2 (ja) * 2006-05-22 2011-08-10 富士通株式会社 半導体装置
DE102006031322A1 (de) * 2006-07-06 2007-09-27 Siemens Ag Elektromechanisches Bauteil
US7581994B2 (en) * 2006-08-10 2009-09-01 The Boeing Company Method and assembly for establishing an electrical interface between parts
WO2008076390A2 (en) * 2006-12-14 2008-06-26 Carnegie Mellon University Dry adhesives and methods for making dry adhesives
US8524092B2 (en) * 2006-12-14 2013-09-03 Carnegie Mellon University Dry adhesives and methods for making dry adhesives
SG149711A1 (en) * 2007-07-12 2009-02-27 Agency Science Tech & Res A method for electrical interconnection and an interconnection structure
TWI362525B (en) * 2007-07-31 2012-04-21 Chunghwa Picture Tubes Ltd Active device array substrate and liquid crystal display panel
US7781260B2 (en) * 2007-09-11 2010-08-24 Intel Corporation Methods of forming nano-coatings for improved adhesion between first level interconnects and epoxy under-fills in microelectronic packages and structures formed thereby
FR2923078B1 (fr) * 2007-10-26 2017-09-01 Centre Nat De La Rech Scient - Cnrs Procede de fabrication d'un element d'interconnexion mecanique conducteur d'electricite.
US20090109628A1 (en) * 2007-10-30 2009-04-30 International Business Machines Corporation Chip Cooling System with Convex Portion
US7760507B2 (en) 2007-12-26 2010-07-20 The Bergquist Company Thermally and electrically conductive interconnect structures
DE102008019692B4 (de) * 2008-04-15 2010-08-12 Technische Universität Ilmenau Verfahren zur Integration eines Polymer-Funktionsbauteils in ein Silizium-Mikrosystem
US8728602B2 (en) 2008-04-28 2014-05-20 The Charles Stark Draper Laboratory, Inc. Multi-component adhesive system
US7960653B2 (en) * 2008-07-25 2011-06-14 Hewlett-Packard Development Company, L.P. Conductive nanowires for electrical interconnect
CN101668383B (zh) * 2008-09-03 2013-03-06 富葵精密组件(深圳)有限公司 电路板以及电路板封装结构
US8206631B1 (en) 2008-09-18 2012-06-26 Carnegie Mellon University Methods of making dry adhesives
JP5239768B2 (ja) 2008-11-14 2013-07-17 富士通株式会社 放熱材料並びに電子機器及びその製造方法
DE102009008772A1 (de) 2009-02-13 2011-01-27 Hochschule Furtwangen University Selbstjustierendes Bondverfahren unter Verwendung nanostrukturierter Oberflächen
EP2442681A1 (en) 2009-06-19 2012-04-25 Under Armour, Inc. Nanoadhesion structures for sporting gear
JP4913853B2 (ja) * 2009-08-31 2012-04-11 Ｓｍｋ株式会社 微細コネクタ
DE102009059304B4 (de) 2009-12-23 2014-07-03 CiS Forschungsinstitut für Mikrosensorik und Photovoltaik GmbH Siliziumchip mit einem daran befestigten Kabel und Verfahen zur Befestigung des Kabels
KR101909490B1 (ko) * 2012-01-19 2018-10-19 삼성전자주식회사 유연 촉각 센서 장치
US9360029B2 (en) 2013-03-01 2016-06-07 The Boeing Company Frictional Coupling
WO2014205193A1 (en) * 2013-06-21 2014-12-24 University Of Connecticut Low-temperature bonding and sealing with spaced nanorods
CN103896207B (zh) * 2014-04-14 2015-11-18 河南省科学院应用物理研究所有限公司 一种基于力电热耦合的碳纳米管阵列键合方法
DE102017104923A1 (de) 2017-03-08 2018-09-13 Olav Birlem Verbindung für einen Halbleiterchip
TWI766072B (zh) * 2017-08-29 2022-06-01 瑞典商斯莫勒科技公司 能量存儲中介層裝置、電子裝置和製造方法
DE102017122865B3 (de) * 2017-10-02 2019-03-14 Infineon Technologies Ag Verfahren zum Bilden einer metallischen Zwischenverbindung, Verfahren zum Herstellen einer Halbleiteranordnung mit einer metallischen Zwischenverbindung und Halbleitervorrichtungsanordnung mit einer metallischen Zwischenverbindung
CN107833839B (zh) * 2017-10-12 2020-04-24 东南大学 一种基于纳米棒结构的按插式键合单元
DE102017126724A1 (de) * 2017-11-14 2019-05-16 Nanowired Gmbh Verfahren und Verbindungselement zum Verbinden von zwei Bauteilen sowie Anordnung von zwei verbundenen Bauteilen
US10833048B2 (en) * 2018-04-11 2020-11-10 International Business Machines Corporation Nanowire enabled substrate bonding and electrical contact formation
DE102018108616A1 (de) * 2018-04-11 2019-10-17 Osram Opto Semiconductors Gmbh Halbleiterbauteile-Anordnung
US11195811B2 (en) 2019-04-08 2021-12-07 Texas Instruments Incorporated Dielectric and metallic nanowire bond layers
DE102019128900A1 (de) * 2019-10-25 2021-04-29 Endress+Hauser SE+Co. KG Verfahren zum Herstellen eines SMD-lötbaren Bauelements, SMD-lötbares Bauelement, Elektronikeinheit und Feldgerät
US11069554B1 (en) 2020-01-22 2021-07-20 Applied Materials, Inc. Carbon nanotube electrostatic chuck
KR102440998B1 (ko) * 2020-04-16 2022-09-13 주식회사 글린트머티리얼즈 양면 패턴부를 포함하는 템포러리 본딩용 미끄럼 방지 패드
WO2023240432A1 (zh) * 2022-06-14 2023-12-21 京东方科技集团股份有限公司 显示面板、超表面透镜及其制备方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6297063B1 (en) 1999-10-25 2001-10-02 Agere Systems Guardian Corp. In-situ nano-interconnected circuit devices and method for making the same
EP1320111A1 (en) 2001-12-11 2003-06-18 Abb Research Ltd. Carbon nanotube contact for MEMS
US7301779B2 (en) 2001-06-06 2007-11-27 Infineon Technologies Ag Electronic chip and electronic chip assembly

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US629763A (en) * 1898-07-07 1899-08-01 Benny Bernstein Trunk-lock.
JP3154713B2 (ja) * 1990-03-16 2001-04-09 株式会社リコー 異方性導電膜およびその製造方法
US6185961B1 (en) 1999-01-27 2001-02-13 The United States Of America As Represented By The Secretary Of The Navy Nanopost arrays and process for making same
US6340822B1 (en) * 1999-10-05 2002-01-22 Agere Systems Guardian Corp. Article comprising vertically nano-interconnected circuit devices and method for making the same
AT408052B (de) 1999-11-10 2001-08-27 Electrovac Verbindungssystem
US6515339B2 (en) * 2000-07-18 2003-02-04 Lg Electronics Inc. Method of horizontally growing carbon nanotubes and field effect transistor using the carbon nanotubes grown by the method
US6407922B1 (en) 2000-09-29 2002-06-18 Intel Corporation Heat spreader, electronic package including the heat spreader, and methods of manufacturing the heat spreader
JP4075409B2 (ja) * 2002-02-28 2008-04-16 日立化成工業株式会社 接着フィルム及びそれを用いた電極の接続構造
US7229847B2 (en) 2002-03-15 2007-06-12 Lucent Technologies Inc. Forming electrical contacts to a molecular layer
US6872439B2 (en) * 2002-05-13 2005-03-29 The Regents Of The University Of California Adhesive microstructure and method of forming same
JP3928488B2 (ja) * 2002-06-04 2007-06-13 富士電機デバイステクノロジー株式会社 半導体装置およびその製造方法
US6828685B2 (en) * 2002-06-14 2004-12-07 Hewlett-Packard Development Company, L.P. Memory device having a semiconducting polymer film
US7067328B2 (en) * 2003-09-25 2006-06-27 Nanosys, Inc. Methods, devices and compositions for depositing and orienting nanostructures
JP4686377B2 (ja) * 2004-01-22 2011-05-25 ボンドテック株式会社 接合方法および接合装置
US7327037B2 (en) 2004-04-01 2008-02-05 Lucent Technologies Inc. High density nanostructured interconnection

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6297063B1 (en) 1999-10-25 2001-10-02 Agere Systems Guardian Corp. In-situ nano-interconnected circuit devices and method for making the same
US7301779B2 (en) 2001-06-06 2007-11-27 Infineon Technologies Ag Electronic chip and electronic chip assembly
EP1320111A1 (en) 2001-12-11 2003-06-18 Abb Research Ltd. Carbon nanotube contact for MEMS

Also Published As

Publication number Publication date
US7560817B2 (en) 2009-07-14
US20060097252A1 (en) 2006-05-11
JP2005294844A (ja) 2005-10-20
KR20060044769A (ko) 2006-05-16
CN1775656B (zh) 2013-06-19
US20050224975A1 (en) 2005-10-13
US20080001306A1 (en) 2008-01-03
EP1583146A3 (en) 2005-10-26
US7327037B2 (en) 2008-02-05
US7402913B2 (en) 2008-07-22
EP1583146A2 (en) 2005-10-05
CN1775656A (zh) 2006-05-24

Similar Documents

Publication Publication Date Title
KR101186474B1 (ko) 고밀도 나노 구조 상호 접속
TWI564980B (zh) 以奈米結構連接和結合相鄰層
US8610290B2 (en) Fabricated adhesive microstructures for making an electrical connection
EP1809716B1 (en) Nanotube-based directionally-conductive adhesive
TWI763666B (zh) 連接電子組件至基板
TW201919104A (zh) 顯示裝置之製造方法、晶片零件之轉印方法、及轉印構件
JP4879276B2 (ja) ３次元電子回路装置
JP4133756B2 (ja) プリント配線基板の接続方法
TW200810644A (en) Method of manufacturing wiring board mounting electric components
KR100679533B1 (ko) 반도체 장치
JP2001203229A (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JP3813766B2 (ja) プリント配線基板の接続構造
Fach et al. Multilayer polyimide film substrates for interconnections in microsystems
JP3977386B2 (ja) 基板の接続構造
JP4216831B2 (ja) 基板の接続構造
US20090045494A1 (en) Method for manufacturing a microelectronic package
JP3724595B2 (ja) 基板の接続構造
CN1971896B (zh) 高分子导电膜结构及其半导体组件封装结构
JP2009071036A (ja) 部品実装基板、複合基板
JP2008024941A (ja) 半導体装置
JP2018148160A (ja) 積層基板
JPH04312774A (ja) 電気接続用コネクタ

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20150911

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20170908

Year of fee payment: 6