KR101101915B1 - 레벨시프트회로 및 이를 구비하는 스위칭회로 - Google Patents

레벨시프트회로 및 이를 구비하는 스위칭회로 Download PDF

Info

Publication number
KR101101915B1
KR101101915B1 KR1020100011778A KR20100011778A KR101101915B1 KR 101101915 B1 KR101101915 B1 KR 101101915B1 KR 1020100011778 A KR1020100011778 A KR 1020100011778A KR 20100011778 A KR20100011778 A KR 20100011778A KR 101101915 B1 KR101101915 B1 KR 101101915B1
Authority
KR
South Korea
Prior art keywords
voltage
circuit
signal
level shift
output
Prior art date
Application number
KR1020100011778A
Other languages
English (en)
Other versions
KR20100098295A (ko
Inventor
유리 혼다
Original Assignee
르네사스 일렉트로닉스 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 르네사스 일렉트로닉스 가부시키가이샤 filed Critical 르네사스 일렉트로닉스 가부시키가이샤
Publication of KR20100098295A publication Critical patent/KR20100098295A/ko
Application granted granted Critical
Publication of KR101101915B1 publication Critical patent/KR101101915B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/003—Changing the DC level
    • H03K5/007—Base line stabilisation
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/06—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider
    • H02M3/07—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider using capacitors charged and discharged alternately by semiconductor devices with control electrode, e.g. charge pumps
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
    • H03K19/018507—Interface arrangements
    • H03K19/018521—Interface arrangements of complementary type, e.g. CMOS

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Nonlinear Science (AREA)
  • Power Engineering (AREA)
  • Dc-Dc Converters (AREA)
  • Logic Circuits (AREA)
  • Electronic Switches (AREA)

Abstract

제1전압과 제1전압보다 높은 제2전압 사이의 레벨로 입력신호의 레벨을 변환하는 레벨시프트회로는, 입력신호에 따라 발진신호의 진동수 또는 진폭 중 적어도 하나가 변화하는 발진신호를 생성하는 선택회로, 선택회로로부터 출력된 발진신호의 DC구성성분을 제거하고 AC구성성분을 출력하는 필터회로, 필터회로의 출력측전압과 제1전압 사이에서 동작하고 발진신호의 AC구성성분 중 진동수나 진폭 중 적어도 하나에 따라 변화하는 신호전압을 구비하는 제어신호를 생성하는 탐지회로, 및 제어신호에 따라 제1전압과 제2전압 사이의 레벨을 가지는 출력신호를 생성하는 출력회로를 구비한다.

Description

레벨시프트회로 및 이를 구비하는 스위칭회로{Level shift circuit and switching circuit including the same}
본 출원은 2009년 2월 27일에 출원된 일본 특허출원 제2009-046579호 및 2009년 11월 30일에 출원된 일본 특허출원 제2009-271292호를 기초로 하고 이로부터 우선권을 주장하며, 이의 개시내용 전체는 참조로 여기에 통합된다.
본 발명은 레벨시프트회로에 관한 것이다.
지금까지 출력신호를 생성하기 위해 입력신호의 전압레벨을 변환하는 레벨시프트가 본 기술분야에서 잘 알려져 있다. 도 6은 미심사청구된 일본공개특허출원 제2000-101403호에 개시된 회로의 구성을 도시한다. 입력단자 IN1은 GND(ground power supply voltage)이고, 입력단자 IN2는 입력전압 Vin이고, 전력공급전압(1)의 마이너스전압은 네거티브전력공급전압 BCP이고, 플러스측 전압은 포지티브전력공급전압 VDD라고 한다. 트랜지스터(2), 레지스터(3), 및 트랜지스터(4)로 구성된 제1전류경로로 흐르는 전류의 값이 IREF1이라고 할 때, 전류 IREF1은 다음 식에 의해 나타낼 수 있다.
Figure 112010008584998-pat00001
Figure 112010008584998-pat00002
W=채널폭
L=채널길이
또한, β가 충분히 클 경우, 상기 식은 다음 식에 의해 나타낼 수 있다.
Figure 112010008584998-pat00003
트랜지스터(4 및 7)가 이상적인 커런트미러를 형성하는 경우, 트랜지스터(9)의 게이트전위는 다음식에 의해 나타내어질 수 있다.
Figure 112010008584998-pat00004
트랜지스터(9)의 입력전압 Vin의 문턱값은 다음식에 의해 나타내어진다.
Figure 112010008584998-pat00005
Figure 112010008584998-pat00006
레지스터(6 및 3)의 값이 동일하게 되는 경우, 트랜지스터(9)가 턴온 및 턴오프되는 문턱값은;
Vin = 0
이 값은 네거티브전력공급전압 BCP에 의존하지 않는다. 따라서, 입력단자 IN2를 위한 출력단자 OUT의 전압은;
Vout(Low) = BCP
Vout(High) = VDD
따라서, 소망의 동작이 달성될 수 있다.
도 7은 미심사청구된 일본 공개특허출원 제11-238379호에 개시된 회로를 나타낸다. 이 회로는 내부전압을 조정할 수 있다. 전력공급회로(100)는 내부전압조정유닛(111), 응답시간조정유닛(113), 전압변환유닛으로서 P채널트랜지스터 T1, P채널트랜지스터들 T2, T3, T4 및 T5, 및 클록신호탐지회로(121)를 구비한다. 이 회로에 있어서, 외부전압 EVcc은 기준전압 Vref에 의해 명시되는 내부전압 IVcc로 변환된다. 내부전압이 변동하더라도 내부전압조정유닛(111)은 이 변동을 보상한다.
내부전압의 변동을 위한 내부전압조정회로의 응답속도는 응답속도시간조정유닛(113)에 의해 조정될 수 있다는 점에 유의하자. 클록신호 CLK에 대한 응답에 있어서, 클록신호탐지회로(121)는 N채널형 트랜지스터 T12를 활성화하고 내부전압조정유닛(111)의 응답속도를 증가시킨다.
본 발명자는 미심사청구된 일본의 공개특허출원 제2000-101403호에 개시된 회로에 있어서, 트랜지스터(2), 레지스터(3), 및 트랜지스터(4)로 구성된 경로가 늘 턴온되고 따라서 큰 전력을 소비한다는 문제점을 발견했다. 이 경로를 흐르는 전류의 값은 IREF1이다. 대략 VT = 0.2V이고 BCP=-7일 경우, 레지스턴스 R3는 1㏁이고 IREF1=6.8㎂이다. 또한, 트랜지스터(4 및 7)가 이상적인 커런트미러를 형성하는 경우, 동일한 전류가 트랜지스터(5), 레지스터(6), 및 트랜지스터(7)로 구성된 경로로 흐를 것이다. 따라서, 미심사청구된 일본 공개특허출원 제2000-101403호에 개시된 회로에 있어서, 13.6㎂의 전체 전류는 늘 계속하여 흐른다.
네거티브전력공급전압이 차지펌프회로에 의해 생성되는 경우, 전류 IREF1는 늘 차지펌프회로로 흐른다. 차지펌프는 유입전류에 따라 변동되어 소정 전압이 되는 네거티브전력공급전압 BCP를 조정한다. 따라서, 차지펌프회로는 크게 로드되고 차지펌프회로의 전력소비는 커지게 된다.
예를 들어, 일본의 미심사청구된 공개특허출원 제2000-101403호에 개시된 4개의 레벨시프트회로들을 회로가 구비하는 경우에 있어서, IREF1 경로가 나누어지더라도 34㎂의 전류는 차지펌프회로로 계속해서 흐른다.
또한, 일본의 미심사청구된 공개특허출원 제11-238379호에 게시된 회로에 있어서, 전류는 트랜지스터 T1 내지 T3를 통해 경로로 흐르고, 트랜지스터 T6, T8 및 T11을 통해 경로로 흐르고 트랜지스터 T7, T9 및 T11을 통해 경로로로 흐른다. 출력신호의 L레벨이 네거티브전력공급전압 BCP라면, 일본의 미심사청구된 공개특허출원 제2000-101403호와 같이, 상술한 경로로부터 네거티브전력공급전압 BCP를 생성하는 차지펌프회로로 전류가 흐르고 큰 전력이 차지펌프회로에 의해 소비된다는 문제가 있다.
본 발명의 예시적인 관점은 제1전압과 제1전압보다 높은 제2전압 사이의 레벨로 입력신호의 레벨을 변환하는 레벨시프트회로이다. 레벨시프트회로는 발진신호의 진동수 및 진폭 중 적어도 하나가 변화하는 입력신호에 따라 발진신호를 생성하는 선택회로, 선택회로로부터 출력된 발진신호의 DC구성요소를 제거하고 AC구성요소를 출력하는 필터회로, 필터회로의 출력측전압과 제1전압 사이에서 동작하고 발진신호의 AC구성요소에서의 진동수 및 진폭 중 적어도 하나의 변화에 따라 변화하는 신호전압을 가진 제어신호를 생성하는 탐지회로, 및 제어신호에 따른 출력신호를 생성하고 출력신호는 제1전압과 제2전압 사이의 레벨을 가지는 출력회로를 구비한다.
적어도 입력신호에 따라 조정되는 진동수나 진폭을 가진 발진신호에 대해 입력신호를 다른 신호레벨로 변환하는 본 발명에 따른 레벨시프트회로에 있어서, 필터회로는 DC구성요소를 필터링하고 탐지회로는 남아있는 AC구성요소에서 진동수나 진폭이 스위칭되는 것을 탐지한다. 다음, 입력신호의 레벨은 제1전압으로 선택회로를 구동하는 전력공급전압으로부터 흐르는 DC구성요소를 필터링하면서 AC구성요소에 의해 다음의 출력회로로 전송될 수 있고, 이에 의해 출력신호가 출력회로에 의해 시프트된 레벨로 출력신호를 생성하게 할 수 있다. 따라서, 제1전압이 차지펌프회로에 의해 생성되면, 예를 들어, 전류가 차지펌프회로로 항상 흐르는 것이 아니라면, 부하가 차지펌프회로에 덜 부가되고 이에 의해 전력소비를 줄일 수 있다.
상기 및 상술한 예시적인 관점, 이점 및 특징이 첨부도면과 함께 예시적인 실시예에 대한 이하의 설명으로부터 더욱 명백해질 것이다.
도 1은 예시적인 실시예에 따른 레벨시프트회로의 구성의 예를 설명하는 회로도이다.
도 2는 예시적인 실시예에 따른 레벨시프트회로의 동작을 나타낸다.
도 3은 예시적인 실시예에 따른 BCP생성회로의 구성의 예를 나타내는 회로도이다.
도 4는 예시적인 실시예의 레벨시프트회로를 포지티브전압 DCDC컨버터로 통합하는 스위칭회로의 구성을 나타낸다.
도 5는 예시적인 실시예의 레벨시프트회로를 네거티브전압 DCDC컨버터로 통합하는 스위칭회로의 구성을 나타낸다.
도 6은 종래기술에 따른 레벨시프트회로의 구성의 예를 나타내는 회로도이다.
도 7은 종래기술에 따른 레벨시프트회로의 구성의 다른 예를 나타내는 회로도이다.
이하, 도면을 참조로 하여 본 발명의 예시적인 실시예가 설명된다. 도 1은 본 발명의 예시적인 실시예에 따른 레벨시프트회로의 구성의 예를 나타내는 회로도이다. 레벨시프트회로는 값이 변화하는 네거티브전력공급전압 BCP를 사용한다. 도면에 있어서, IN은 입력단자를 지시하고 OUT는 출력단자를 지시한다. 입력단자 IN에 입력되는 신호의 전압범위는 0 내지 VDD[V]이다. 출력단자 OUT로부터 출력되는 신호의 전압범위는 BCP내지 VDD[V]이다.
포지티브전력공급전압 VDD, 네거티브전력공급전압 BCP, 및 그라운드전력공급전압 GND인 3개의 전력공급전압이 레벨시프트회로로 공급된다. 이하, "E모드 FET"는 인헨스먼트모드 FET(전계효과트랜지스터)를 지시한다. "D모드 FET"는 디플레션모드 FET를 나타낸다. FET의 문턱값은 Vt로 언급됨에 유의하자.
이 예시적인 실시예에 따른 레벨시프트회로는 제1전압과 제2전압 사이의 신호레벨로 입력신호전압을 변환한다. 제2전압은 제1전압보다 높다. 레벨시프트회로는 발진신호를 생성하는 선택회로(13)를 구비한다. 발진신호의 진동수 또는 진폭의 적어도 하나는 입력신호(Vin)에 따라 변화한다. 레벨시프트회로는 선택회로(13)로부터 출력된 발진신호(Vn1)의 DC구성요소를 제거하고 AC구성요소를 출력하는 필터회로(16), 필터회로(16)의 출력측 전압과 제1전압 사이에서 동작하고 발진신호(Vn1)의 AC구성요소의 진동수 및 진폭 중 적어도 하나에 따라 변화하는 신호전압을 구비하는 제어신호(Vn2)를 생성하는 탐지회로(14), 및 제어신호에 따른 제1전압과 제2전압 사이의 레벨을 가지는 출력신호를 생성하는 출력회로(15)를 구비한다.
본 예시적인 실시예에 있어서, 필터회로(16)는 커패시턴스 C1이다. 제1전압은 네거티브공급전압 BCP이고, 제2전압은 전력공급전압 VDD이다. 제2전압만이 제1전압인 네거티브전력공급전압 BCP보다 크다는 점에 유의하자. 외부적으로 공급되는 포지티브전력공급전압 VDD 이외에, 제2전압은 레벨시프트회로 내부에서 생성되는 내부생성전압 VREG일 수 있다.
도 1에 도시된 레벨시프트회로에는 선택회로(13)의 전 단계에서 발진기회로(11) 및 버퍼회로(12)가 제공된다. 각각의 구성요소는 이하에서 설명된다.
발진기회로(11)에는 레지스터 R10 내지 R13, 커패시턴스 C10 및 C11, 및 E모드 FET E10 내지 E11이 제공된다. 레지스터 R10에 대해서는, 일단이 포지티브전력공급전압 VDD에 접속되고 타단이 커패시턴스 C10을 통해 노드 N2에 접속되고 또한 E모드 FET E10의 드레인에 접속된다. 레지스터 R11에 대해서는, 일단이 포지티브전력공급전압 VDD에 접속되고 타단이 커패시턴스 C11를 통해 노드 N1에 접속되고 또한 E모드 FET E11의 드레인에 접속된다.
레지스터 R12는 E모드 FET E10의 드레인 및 게이트 사이에 접속된다. 또한, 레지스터 R13은 E모드 FET E11의 드레인 및 게이트 사이에 접속된다. E모드 FET E10 및 E11의 소스는 그라운드전력공급전압 GND에 접속된다. E모드 FET E11의 드레인은 다음 단계에 접속된다.
이런 방식으로 구성된 발진기회로(11)에 있어서, 커패시턴스 C10 및 C11은 각각 레지스터 R10 및 R11을 통해 충전된다. 이후, E모드 FET E10 및 E11의 게이트가 문턱값을 초과한다면, E모드 FET E10 및 E11은 교대로 턴온 또는 턴오프된다. 다음, 발진기(11)는 소정의 발진진동수에서 발진한다. 발진기(11)는 이런 방식으로 발진신호를 생성하고 출력하고, 발진신호는 레지스터 R1를 통해 버퍼회로(12)의 E모드 FET E1의 게이트에 입력된다.
버퍼회로(12)는 전단계의 발진기회로(11)로부터 출력된 파형을 형성한다. 버퍼회로(12)에는 레지스터 R1 및 R2, D모드 FET D1, 및 다이오드 DI1이 제공된다. D모드 FET D1, 다이오드 DI1, 및 레지스터 R2는 포지티브전력공급전압 VDD로부터 순서대로 직렬로 접속된다. 출력측은 노드 N3에 접속된다. D모드 FET D1의 게이트는 노드 N3에 접속된다. D1이 디플레션모드 FET를 구성하는 이유는 발진기회로(11)의 동작에 영향을 주지않기 때문이라는 점에 유의하자. E모드 FET E1에 대해서는, 게이트가 레지스터 R1을 통해 전단계의 발진기회로(11)에 접속되고, 소스는 그라운드전력공급전압 GND에 접속되고 드레인은 노드 N3에 접속된다.
이런 방식으로 형성된 버퍼회로(12)에 있어서, E모드 FET E1은 발진기회로(11)로부터의 출력에 따라 턴온 및 턴오프된다. 노드 N3의 전압은, E모드 FET E1의 동작에 따라, 그라운드전력공급전압 GND 및 일정한 전류소스(D1, DI1, 및 R2)의 전압강하에 의해 감소된 포지티브전력공급전압 사이에서 스위칭된다. 노드 N3의 전압은 다음 단계의 선택회로(13)로 출력된다.
노드 N3의 전압은 선택회로(13)의 레지스터 R3를 통해 E모드 FET E2의 게이트로 출력된다. 노드 N3의 전압은 이하에서 또한 레벨시프트회로의 동작에 대한 이후 상세한 설명에서 설명될 VclK이다. 발진기회로(11)의 발진주파수가 다음 단계의 선택회로(13) 및 탐지회로(14)의 접속에 의해 영향을 받지 않도록 하기 위해 버퍼회로(12)가 제공된다는 점에 유의하자. 버퍼회로(12)는 본 예시적인 실시예에 따른 레벨시프트회로에 반드시 요구되는 것은 아니다.
선택회로(13)는 입력단자 IN의 전압레벨에 따른 발진신호의 진폭이나 진동수 중 적어도 하나를 스위칭한다. 즉, 선택회로(13)는 진동수나 진폭을 스위칭하여 다음 단계의 탐지회로(14)에 발진신호를 출력하거나 하지 않도록 스위칭한다.
구체적으로, 선택회로(13)는 제1스위칭유닛 및 제2스위칭유닛을 구비한다. 제1스위칭유닛은 일정한 전류소스로부터 공급된 전류를 게이트에 입력된 발진신호에 따른 탐지회로로 공급하거나 공급하지 않도록 스위칭한다. 제2스위칭유닛은 입력신호에 따른 제1트랜지스터에 전류를 공급하거나 하지 않도록 스위칭한다. 도 1에 있어서, 제1스위칭유닛은 E모드 FET E2로 구성되고 제2스위칭유닛은 E모드 FET E3로 구성된다. 또한, 선택회로(13)에는 레지스터 R3 내지 R6, D모드 FET D2, 다이오드 DI2, 및 커패시턴스 C1이 제공된다. D모드 FET D2, 다이오드 DI2, 및 레지스터 R5는 일정한 전류소스를 형성한다. D모드 FET D2, 다이오드 DI2, 및 레지스터 R5는 포지티브전력공급전압 VDD로부터 순서대로 직렬로 접속된다. D모드 FET D2의 게이트는 노드 N4에 접속된다. 노드 N4는 직렬로 접속된 E모드 FET E2 및 E3를 통해 그라운드전력소스전압 GND에 접속된다.
전단계의 버퍼회로(12)의 출력은 E모드 FET E2의 게이트로 입력된다. 입력단자 IN은 레지스터 R4를 통해 E모드 FET E3의 게이트에 접속된다. 또한, E모드 FET E4는 노드 N4와 그라운드전력소스전압 GND 사이에 접속된다. 입력단자 IN의 상보신호는 레지스터 R6를 통해 E모드 FET E4의 게이트로 입력된다. 즉, E모드 FET E3 및 E4는 상보적으로 동작하고 E모드 FET E3 또는 E4 중 어느 하나가 턴온되면 타방은 턴오프된다.
이런 방식으로 구성된 선택회로(13)에 있어서, 입력단자 IN의 전압이 H레벨이라면, E모드 FET E3는 턴온된다. 따라서, 노드 N4의 전압 Vn1은 노드 N3의 발진파형에 대응한 발진파형을 나타낸다. 구체적으로, 노드 N3의 전압 Vclk에서 나타내는 발진파형은 레지스터 R3를 통해 E모드 FET E2의 게이트로 입력된다.
입력단자 IN의 전압레벨이 H레벨이라면, E모드 FET E3는 턴온되고 E모드 FET E2의 소스는 거의 그라운드전력공급전압 GND로 될 것이다. 따라서, 게이트에 입력된 발진파형(전압 Vclk)이 H레벨로 세팅되면 E모드 FET E2가 턴온되고, 발진파형이 L레벨로 세팅되면 E모드 FET E2는 턴오프된다. 따라서, 전압 Vclk의 발진파형이 H레벨이라면 노드 N4의 전압 Vn1에서 저전위가 나타나고 발진파형이 L레벨이라면 고전위가 나타난다. 전압 Vn1의 발진주파수가 전압 Vclk의 발진주파수의 진동수가 되도록 유지된다는 점에 유의하자.
한편, 입력단자 IN의 전압레벨이 L레벨이라면, E모드 FET E3가 턴오프된다. 즉, E모드 FET E2가 높은 레지스턴스를 통해 그라운드전력소스전압 GND에 접속된다. 따라서, 전단계의 버퍼회로(12)로부터 입력된 전압 Vclk에도 불구하고 E모드 FET E2는 거의 턴오프된다. 따라서, 노드 N4의 전압 Vn1은 일정한 전류소스(D2, DI12, 및 R5)의 전압강하에 의해 감소된 포지티브전력공급전압 VDD인 일정한 전압을 나타낸다.
E모드 FET E4 및 레지스터 R6로 구성된 분류회로가 없더라도 노드 N4의 전압 Vn1은 이상적으로 DC전압이다. 그러나 실제로 E모드 FET E2가 커패시턴스 Cgd를 소진시키는 게이트를 가지는 것처럼 작은 레벨의 AC파형이 나타난다. 따라서, 도 1에 도시된 바와 같이, 노드 N4와 그라운드단자 사이에 E모드 FET E4 및 레지스터 R6로 구성된 분류회로를 삽입하는 것이 바람직하다.
노드 N4의 전압이 필터(16)(커패시턴스 C1)로 입력된다. 필터(16)는 선택회로(13)의 노드 N4와 탐지회로(14)의 노드 N5 사이에 접속된다. 필터(16)는 노드 N4의 발진신호에서 DC구성성분을 필터링하고 다음 단계의 탐지회로(14)에 AC구성성분만을 출력한다. 따라서, 입력단자 IN이 H레벨이면, 전압 Vn1이 커패시턴스 C1DP 의해 노드 N5에 출력된다.
탐지회로(14)는 AC신호가 선택회로(13)의 출력인 전압 Vn1에 포함되어 있는지를 탐지한다. 즉, 탐지회로(14)는 전압 Vn1에 나타난 신호의 진동수나 진폭 중 적어도 하나가 스위칭되는 것을 탐지한다. 탐지회로(14)에는 커패시턴스 C2, E모드 FET E5 및 E6, 및 레지스턴스 R7 및 R8이 제공된다.
노드 N5는 E모드 E5의 드레인측에 접속되고 E모드 FET E5 및 레지스터 R7을 통해 네거티브전압전력공급 BCP에 접속된다. 또한, 노드 N5는 E모드 FET E6의 소스측에 접속되고 E모드 FET E6 및 커패시턴스 C2를 통해 그라운드전력공급전압 GND에 접속되고 또한 E모드 FET E6 및 레지스터 R8를 통해 네거티브전압전력공급 BCP에 접속된다.
이런 방식으로 구성된 탐지회로(14)에 있어서, 입력단자 IN이 H레벨이라면, 노드 N5에 입력된 AC구성성분에서의 네거티브전력공급전압 BCP보다 낮은 전위를 가진 파형구성성분이 E모드 FET E5 및 레지스터 R7을 통해 네거티브전력공급전압 BCP로 흐른다.
또한, 입력단자 IN이 H레벨이면, 노드 N5에 입력된 AC구성성분에서의 네거티브전력공급전압 BCP보다 높은 전위를 가진 파형구성성분이 E모드 FET E6를 통해 노드 N6으로 흐른다. 노드 N6의 전압은 Vn2로 언급된다. 노드 N6으로 흐르는 전류는 노드 N6 및 그라운드전력공급전압 GND 사이에 접속된 커패시턴스 C2에 의해 평활하게 된다. 커패시턴스 C2의 양 단 사이에 생성된 전압이 DC전압 Vdet이고, 전압 Vn2 = BCP + Vdet라고 가정하자. 노드 N6의 전압 Vn2가 전단계의 E모드 FET E7 및 E9의 게이트에 출력된다.
한편, 입력단자 IN이 L레벨이라면, 노드 N4의 DC구성성분은 커패시턴스 C1에 의해 필터링된다. 따라서, 노드 N6가 레지스터 R8를 통해 네거티브전력공급전압 BCP에 접속된다. 이후 전압 Vn2 = 네거티브전력공급전압 BCP이다.
출력회로(15)에는 E모드 FET E7 내지 E9, D모드 FET D3 및 레지스터 R9가 제공된다. E모드 FET E7에 대해서는, 소스가 네거티브전력공급전압 BCP에 접속되고, 게이트는 노드 N6에 접속되고 드레인은 노드 N7에 접속된다. D모드 FET D3와 레지스터 R9으로 구성된 일정한 전류소스는 포지티브전력공급전압 VDD와 노드 N7 사이에 접속된다. 또한, D모드 FET D3의 게이트는 노드 N7에 접속된다. E모드 FET E9에 대해서는 소스는 네거티브전력공급전압 BCP에 접속되고 게이트는 노드 N6에 접속되고 드레인은 출력단자 OUT에 접속된다. 또한, E모드 FET E8에 대해서는 소스는 출력단자 OUT에 접속되고, 게이트는 노드 N7에 접속되고 드레인은 포지티브전력공급전압 VDD에 접속된다.
이런 방식으로 구성된 출력회로(15)에 있어서, 입력단자 IN이 H레벨이고 커패시턴스 C2의 양단 사이에 생성되는 전압 Vdet, E모드 FET E7 및 E9의 문턱값 VtE7 및 VtE9 사이의 관계가 다음을 만족하면;
Vdet〉 VtE7, VtE9
E모드 FET E7 및 E9은 턴온된다. 다음으로, 노드 N7의 전위가 네거티브전압전력소스 BCP가 된다. 따라서, 노드 N7의 전압은 E모드 FET E8의 게이트에 입력되어 E모드 FET E8을 턴오프시킨다. 따라서, BCP전압은 출력단자 OUT에 나타난다.
한편, 입력단자가 L레벨이라면, 전압 Vn2는 레지스터 R8, Vn2 = BCP를 통해 네거티브전력공급전압 BCP에 접속된다. 따라서, E모드 FET E7 및 E9 모두 턴오프된다. 다음으로 노드 N7의 전위가 거의 포지티브공급전압 VDD이되고 E모드 FET E8이 턴온된다. 그 결과, 포지티브공급저압 VDD는 출력전압 OUT에 나타난다.
다음으로, 이런 방식으로 구성된 전체 레벨시프트회로의 동작이 도 2를 참조로 설명된다. 도 2는 본 예시적인 실시예에 따른 레벨시프트회로의 각 노드에서의 전압파형을 나타낸다. 발진파형은 발진기회로(11)로부터 출력된다. 이 출력파형이 퍼버회로(12)에 의해 증폭되지만 버퍼회로(12)의 출력파형은 발진기회로(11)의 출력파형과 거의 동일하다. 이 버퍼회로(12)의 출력파형은 노드 N3의 전압 Vclk에 나타난다.
전압 Vclk에 나타난 발진파형이 레지스터 R3를 통해 E모드 FET E2의 게이트로 입력된다. 입력단자 IN이 H레벨이면, E모드 FET E3는 턴온되고, E모드 FET E2는 거의 그라운드전력공급전압 GND가 된다. 따라서, E모드 FET E2는 게이트에 입력된 발진파형이 H레벨로 세팅되면 턴온되고 발진파형이 L레벨로 세팅되면 턴오프된다.
따라서, 발진파형이 H레벨이면, 저전위는 노드 N4의 전압 Vn1에 나타나고, 발진파형이 L레벨이면, 고전위가 나타난다. 전압 Vn1의 발진파형의 진동수가 전압 Vclk의 발진파형의 진동수가 되도록 유지된다는 점에 유의하자.
(입력단자 IN이 H레벨인 경우)
노드 N4의 전압 Vn1에 나타나는 발진파형에 대해 입력단자 IN이 H레벨이라면, AC구성성분만이 커패시턴스 C1을 통해 노드 N5에 입력되고 네거티브공급전압 BCP 보다 낮은 전위를 가진 파형구성성분이 E모드 FET E5를 통해 네거티브공급전압 BCP로 흐른다. 네거티브전력공급전압 BCP보다 큰 전위로 남아있는 파형구성성분이 E모드 FET E6를 통해 노드 N6로 흐른다. 노드 N6의 전압은 평활커패시턴스 C2에 의해 평활하게 되어 직류전류전압 Vdet가 된다.
따라서, Vn2 = BCP + Vdet이다. Vdet 〉VtE7 및 VtE9 라면, 노드 N6에 접속된 출력회로(15)의 E모드 FET E7 및 E9은 각각 턴온된다. 턴온될 E모드 FET E7에 의해, 노드 N7의 전위가 BCP전위로 옮겨진다. 따라서, E모드 FET E8은 턴오프된다. 그 결과, BCP전압은 출력단자 OUT에 나타난다.
커패시턴스 C2의 양단 사이에 생성된 전압 Vdet이 대략 0.5V이고 R8 = 200㏀라면, 커패시턴스 C2를 통해 흐르는 전류는 2.5㎂이다.
(입력단자 IN이 L레벨인 경우)
입력단자 IN이 L레벨이라면, E모드 FET E3는 턴오프된다. 따라서, E모드 FET E2의 소스가 높은 레지스턴스를 통해 그라운드전력공급전압 GND에 접속되고 E모드 FET E2는 노드 N3의 전압 Vclk에도 불구하고 거의 턴오프된다. 따라서, 일정한 전류소스에서 전압강하에 의해 감소된 포지티브전력공급전압 VDD인 일정한 전압이 노드 N4의 전압 Vn1에 나타난다.
따라서, 전압 Vn1은 DC구성성분만을 포함하지만, 전압 Vn1에서의 DC구성성분은 커패시턴스 C1에 의해 필터링된다. 따라서, 전압 Vn2는 레지스터 R8을 통해 네거티브전력공급전압 BCP에 접속되고 따라서, Vn2 = BCP이다. 이 때, 출력회로 E FET E7 및 E9은 모두 턴오프되고 레지스터 R9 및 E7의 드레인단자 사이의 일정한 전위는 거의 포지티브전력공급전압 VDD로 옮겨진다. 따라서, E모드 FET E8는 턴온되고 포지티브전력공급전압 VDD는 출력전압 Vout(도 2에서 Vout)에 나타난다.
입력단자 IN이 L레벨이라면, Vn2 = BCP 및 전류는 흐르지 않을 것이다. 출력회로(15)의 전류소비의 관점에서, 노드 N6의 전압 Vn2가 BCP + Vdet라면, E모드 FET E7은 턴온되고 D모드 FET D3 및 레지스터 R9로 구성된 일정한 전류소스로부터 네거티브전력공급전압 BCP로 흐른다. D모드 FET D3의 문턱값이 VtD3라면, 전류값은 다음과 같다.
VtD3/R9
레지스턴스값 R9이 충분히 크더라도, D모드 FET D3와 레지스터 R9으로 구성된 일정한 전류소스로부터 네거티브전력공급전압 BCP로 흐르는 전류는 수 ㎂ 내지 수십 ㎂이다.
다음으로, 이런 방식으로 구성된 레벨시프트회로의 효과가 이하에서 설명된다. 출력전압 Vout이 입력전압 Vin에 대해 스위칭되는 동작에 있어서, 출력회로(15)로부터 네거티브전력공급전압 BCP단자로 흐르는 전류에서 배제되는 DC구성성분으로서 네거티브전력공급전압 BCP단자로 흐르는 전류값은, 입력단자 IN이 H레벨에서 Vn2 = BCP + Vdet이다. 이 시간에서 커패시턴스 C2로 흐르는 전류는 Vdet/R8이다.
다음으로 네거티브공급전압 BCP이 차지펌프회로로부터 공급되는 경우가 설명된다. 차지펌프회로의 전류소비값이 차지펌프회로에서의 많은 단계에 의해 네거티브전력공급전압 BCP로 흐르는 전류값의 고정 배수에 의해 계산된다. 차지펌프회로의 전류소비값은 전류소비를 감소하려고 하는 경우 큰 문제가 될 수 있다.
따라서, 노드 N6의 전압 Vn2가 BCP + Vdet라면 D모드 FET D3 및 레지스터 R9으로 구성된 일정한 전류소스로부터 네거티브전력공급전압 BCP로 흐르는 전류가 이하에서 고려된다. 노드 N6의 전압 Vn2이 BCP + Vdet라면, 노드 N7의 전위는 BCP전위이고 E모드 FET E8는 턴오프된다. 따라서, 레지스터 R9으로 흐르는 전류는 전위가 BCP전압의 전위를 가지는 단자인 한 포지티브전력공급전압 VDD에 의해 제공되도록 제한되지 않고 어떠한 단자라도(예를 들어 VREG) 전류를 흐를 수 있다.
보다 구체적으로, 도 3에 도시된 바와 같이, 평활회로는 네거티브전력공급전압 BCP로부터 공급된 전압을 생성하는 차지펌프회로의 중간단계에서 제공된다. 전위는 BCP3이고, BCP3 〉BCP라고 가정한다. 따라서, 이 단자가 레지스터(9)로 흐르는 전류를 흐르게 한다고 생각될 수 있다. 도 3에서 도시된 바와 같이 BCP단자로 흐르는 전류값이 IBCP이고 BCP3로부터 흐르는 전류값이 IBCP3라면, GND단자로부터 볼 경우 BCP3의 좌측에 배치된 부스터회로의 네거티브전류값은 IBCP-IBCP3이다. 따라서, 도 3에서 차지펌프회로의 전류소비값은 예를 들어 다음과 같다.
3 ×(IBCP - IBCP3) + 2 × IBCP
따라서, 이 전류값이 BCP3단자가 제공되지 않는 경우 전류값 5×IBCP보다 작을 수 있다. 또한, 즉, 부하전류값이 작아질수록 출력전압의 절대값은 부스터회로특성에 의해 커질 수 있고, 이는 다음식에 의해 대략 나타내진다.
Figure 112010008584998-pat00007
N=부스트단계의 수, Vt=스위칭소자의 문턱값,
Iout=부하전류, C=압축용량, F=진동수
입력신호를 다른 신호레벨로 변환하는 방식으로 형성된 본 예시적인 실시예의 레벨시프트회로는 입력신호(Vin)에 따라 진폭 또는 진동수 중 적어도 하나가 조정된 발진신호(Vn1)를 필터(커패시턴스 C1)에 의해 AC신호로 변환한다. 탐지회로는 AC신호에 따라 진동수 또는 진폭이 스위칭되는 것을 탐지한다. 다음으로 선택회로(13)를 제1전압(BCP)으로 구동하는 전력공급전압(VDD)으로부터 흐르는 DC전류를 필터링하면서 입력신호의 신호레벨은 AC신호에 의해 다음 단계의 출력회로로 전송되어 레벨시프트된 출력신호가 생성된다.
또한, 전력공급전압(Vdd)으로부터 제1전압(BCP)으로 항상 흐르는 전류는 없기 때문에 제1전압(BCP)을 생성하는 차지펌프회로에 부가되는 부담은 없고 이에 의해 차지펌프회로에 의해 소비되는 전력을 감소시킬 수 있다.
상술한 바와 같이, 본 예시적인 실시예에 따른 레벨시프트회로에 있어서, 출력단자 OUT은 저전류소비로 L/H레벨로 스위칭될 수 있다. 또한, 큰 칩 영역을 요구하는 어떠한 구성요소도 없기 때문에 레벨시프트회로는 소형화될 수 있다 .
기준전압으로서 네거티브전력공급전압 BCP를 사용하여 입력전압 Vin의 L/H에 의해 출력전압이 스위칭되는 한 출력회로(15)는 도 1의 회로구성에 제한되지 않고 어떠한 구성도 될 수 있다는 점에 유의하자. 또한, 제1전압은 네거티브전력공급전압 BCP에 제한되지 않고 어떠한 전압레벨도 될 수 있다.
(응용예)
본 예시적인 실시예에 따른 레벨시프트회로의 응용예가 설명된다. 도 4는 본 예시적인 실시예의 레벨시프트회로를 통합하는 스위칭회로의 구성을 나타낸다. 스위칭회로(100)에 있어서, 안테나(입력단자) ANT에 의해 수신된 신호는 커패시터 C22 및 인덕터 L22로 구성된 하이패스필터를 통해 지점 A에 입력된다. 이 지점 A의 신호는 다수의 FET스위치를 통해 출력단자 OUT1 및 OUT2에 출력된다. 즉, 안테나(입력단자) ANT에 의한 신호입력은 FET스위치에 의해 각각 출력단자 OUT1 및 OUT2로부터 출력된다.
스위칭회로(100)에는 로직을 구비한 포지티브전압 DCDC컨버터(40)와 다수의 FET스위치가 제공된다. 로직을 구비한 포지티브전압 DCDC컨버터(40)는 FET23 및 FET24로 구성된 다수의 FET스위치의 on/off를 제어한다. 로직을 구비한 포지티브전압 DCDC컨버터(40)에는 본 발명의 실시예에 따른 레벨시프트회로(미도시)가 제공된다. 레벨시프트회로는 다수의 FET스위치의 ON/OFF를 제어하는 제어신호를 생성한다.
3비트입력신호가 로직을 구비한 포지티브전압 DCDC컨버터(40)에 입력되도록 하기 위해 레벨시프트회로가 구성되면, 3비트입력신호에 의해 ON/OFF되도록 제어되는 8개의 스위치가 접속될 수 있다. 입력신호 및 스위치의 수는 적절히 구체화될 수 있다는 점에 유의하자. 도 4는 다수개의 FET스위치에서 소스와 드레인 사이에 접속된 게이트와 레지스터에 접속된 게이트레지스터 Rg23을 구비하는 FET23이 턴온되고, 소스와 드레인 사이에 접속된 게이트와 레지스터에 접속된 게이트레지스터 Rg24를구비하는 FET24가 턴오프되는 것을 도시한다.
FET23 및 FET24의 게이트레지스턴스단자에 전압을 인가하는 로직을 구비한 포지티브전압 DCDC컨버터(40)는 플러스전압을 턴온되는 FET23에 인가하고 GND전압을 턴오프되는 FET24에 공급한다. 도 4에 있어서, 구체적인 값으로, +8.2V가 턴온되는 FET23에 인가되고 0V가 턴오프되는 FET24에 인가된다. 이 경우에 있어서, FET23의 소스나 드레인과 FET24의 소스나 드레인이 접속되는 지점 A의 전압은 게이트와 소스 사이 및 FET의 게이트와 드레인 사이에 생성되는 기생용량 D를 통해 결정된다. 보다 구체적으로, FET23의 게이트레지스턴스단자의 전압이 +8.2V이고 FET24의 게이트레지스턴스단자의 전압이 OV이기 때문에 지점 A의 전압은 전진방향에서 레지스터 Rg23로부터 FET23의 기생용량 D 및 레지스터 Rg24에 대한 역방향에서 FET24의 기생용량 D를 통과하는 전류에 의해 결정된다.
전압으로부터 다이오드의 전류특성까지 지점 A의 전압은 ON측 FET23의 레지스터 Rg23 및 FET23의 기생용량 D에 의해 결정된다. 도 4에 있어서, 지점 A의 전압의 특정값은 +7V로 구체화된다. FET23과 FET24의 동작상태는 이하에서 다시 고려된다. 플러스전압이 FET23의 게이트와 소스 사이에 그리고 게이트와 드레인 사이에서 인가되기 때문에 FET23은 턴온된다. 마이너스전압이 FET24의 게이트와 소스 사이에서 그리고 게이트와 드레인 사이에서 인가되고 따라서, FET24는 턴오프된다.
상기 동작으로부터, FET스위치의 게이트레지스터에 인가될 전압을 제어하는 로직을 구비한 포지티브전압 DCDC컨버터(40)에 의해, FET스위치는 턴온되거나 턴오프된다. 그러나, ON측 FET의 게이트레지스터에 인가된 전압에 대응하는 플러스전압은 FET스위치에 대한 접속지점 A에서 나타난다. 지점 A의 전압은 FET의 소스와 드레인 사이에 접속된 레지스터 R을 통해 FET의 소스와 드레인단자에서 나타난다. 따라서, 지점 A로부터 출력단자 OUT1 및 OUT2로 흐르는 전류를 필터링하기 위해 DC C23 및 C24를 필터링하기 위한 커패시턴스가 FET23과 FET24 및 출력단자 OUT1과 OUT2 사이에 제공된다.
지금까지 설명한 바와 같이, 본 예시적인 실시예에 따른 레벨시프트회로는 도 4에 도시된 스위칭회로(100)와 같이 알려진 다양한 스위칭회로에 통합될 수 있다. 이 스위칭회로는 핸드폰단자 등과 같은 전송 및 수신유닛에 통합될 수 있다.
다음으로, 본 예시적인 실시예에 따른 레벨시프트회로의 다른 응용예가 설명된다. 도 5는 상기 예시적인 실시예의 레벨시프트회로를 통합하는 스위칭회로(200)의 구성을 나타낸다. 스위칭회로(200)에 있어서, 안테나(입력단자) ANT에 의해 수신된 신호는 커패시터 C21 및 인덕터 L21로 구성된 하이패스필터에 의해 지점 B에 입력된다. 이 지점 B의 신호는 다수의 FET스위치를 통해 출력단자 OUT1과 OUT2에 출력된다. 스위칭회로(200)에는 로직을 구비한 네거티브전압DCDC컨버터(50) 및 다수의 FET스위치가 제공된다. 로직을 구비한 네거티브전압DCDC컨버터(50)는 FET21과 FET22로 구성된 다수의 FET스위치의 ON/OFF를 제어한다. 로직을 구비한 네거티브전압DCDC컨버터(50)에는 본 발명의 예시적인 실시예에 따른 레벨시프트회로(미도시)가 제공된다. 레벨시프트회로는 다수의 FET스위치의 ON/OFF를 제어하는 제어신호를 생성한다.
도 5는 소스와 드레인 사이에 접속된 레지스터와 게이트에 접속된 게이트레지스터 Rg21을 구비한 FET21은 턴온되고, 소스와 드레인 사이에 접속된 레지스터와와 게이트에 접속된 게이트레지스터 Rg22를 구비한 FET22는 턴오프된다. FET21과 FET22의 게이트레지스턴스단자에 전압을 인가하는 DCDC컨버터는 턴온되는 FET21에 플러스전압을 인가하고 턴오프되는 FET22에 마이너스전압을 인가한다.
도 5에 있어서, 특정값으로서, +1.2V가 턴온되는 FET21에 인가되고 -7V가 턴오프되는 FET22에 인가된다. 이 때, FET21의 드레인의 소스와 FET22의 드레인의 소스에 접속되는 지점 B의 전압은 FET의 게이트와 소스 및 게이트와 드레인 사이에 생성된 기생용량에 의해 결정된다. 보다 구체적으로, FET21의 게이트레지스턴스단자의 전압은 +1.2V이고 FET22의 게이트레지스턴스단자의 전압은 -7V이다. 따라서, 지점 B의 전압은 인덕터 L21에 전진방향에서 레지스터 Rg21로부터 FET21의 기생용량 D를 통과하는 전류에 의해 결정된다. 인덕터 L21의 레지스턴스구성성분이 레지스터 21 보다 충분히 작기 때문에 지점 B의 전위는 GND전위이다.
FET21과 FET22의 동작상태는 이하에서 다시 생각된다. 플러스전압이 FET21의 게이트와 소스 사이 및 게이트와 드레인 사이에 인가되기 때문에, FET21은 턴온된다. 마이너스전압이 FET22의 게이트와 소스 사이 및 게이트와 드레인 사이에 인가되고 따라서, FET22는 턴오프된다. FET스위치의 게이트레지스터에 인가되는 전압을 제어함으로써, FET스위치는 턴온되고 턴오프된다. 이 동작은 포지티브전압DCDC컨버터(40)가 제공된 도 4의 스위칭회로(100)와 동일한 동작이다. 그러나, 지점 B의 전위, FET스위치의 접속지점은 GND이고 FET의 소스와 드레인의 전위도 GND이다. 따라서, 도 5에 도시된 스위칭회로(200)에서 DC를 필터링하는 커패시턴스는 출력단자 OUT1과 OUT2에 대해 불필요하다. 따라서, 스위칭회로(200)는 DC를 필터링하는 커패시턴스에 대해 작은 영역 및 비용을 요구한다는 관점에서 도 4의 스위칭회로(100)에 대한 이점을 가진다.
본 발명은 상기 예시적인 실시예에 제한되지 않고 본 발명의 범위 내에서 적절히 수정될 수 있다.
예를 들어, 도 1의 E모드 FET E3가 구성된 제2스위칭유닛은 트랜지스터의 다수 단계들을 구비한 로직게이트를 구비하여 구성될 수 있다. 제2스위칭유닛이 로직게이트를 구비하여 구성되는 경우, 제2스위칭유닛은 2이상의 제어신호에 의해 제어된다.
본 발명이 몇 개의 예시적인 실시예의 관점에서 설명되었지만 본 기술분야의 숙련자들은 본 발명이 첨부된 청구항의 사상 및 범위 내에서 다양한 변경으로 실시될 수 있고 본 발명이 상술한 예에 제한되지 않는다는 것을 인식할 것이다.
또한, 청구항의 범위는 상기 예시적인 실시예에 제한되지 않는다.
또한, 계류 중 이후 보정되더라도 출원인의 의도는 모든 청구항의 구성요소에 대한 등가물을 포함한다는 점에 유의하자.
11 : 발진회로 12 : 버퍼회로
13 : 선택회로 14 : 탐지회로
15 : 출력회로 100, 200 : 스위칭회로
40 : 로직을 구비한 포지티브전압DCDC컨버터
50 : 로직을 구비한 네거티브전압DCDC컨버터

Claims (12)

  1. 제1전압과 제1전압보다 높은 제2전압 사이의 레벨로 입력신호레벨을 변환하는 레벨시프트회로에 있어서, 레벨시프트회로는,
    입력신호에 따라 발진신호를 생성하는 선택회로로서, 상기 발진신호의 진동수 및 진폭 중 적어도 하나는 변화하는 선택회로;
    선택회로로부터 출력된 발진신호의 DC구성성분을 제거하고 AC구성성분을 출력하는 필터회로;
    필터회로의 출력측전압과 제1전압 사이에서 동작하고 발진신호의 AC구성성분에서 진동수 및 진폭 중 적어도 하나의 변화에 따라 변화하는 신호전압을 가진 제어신호를 생성하는 탐지회로; 및
    제어신호에 따라 출력신호를 생성하고, 상기 출력신호는 제1전압과 제2전압 사이의 레벨을 가지는 출력회로를 포함하는 레벨시프트회로.
  2. 제1항에 있어서, 제1전압은 차지펌프회로에 의해 생성되는 레벨시프트회로.
  3. 제1항에 있어서, 탐지회로는 필터회로를 통해 입력된 발진신호의 AC구성성분으로부터 제1전압보다 낮은 전류구성성분을 필터링하고 제1전압보다 높은 전류구성성분에 따라 제어신호를 생성하는 레벨시프트회로.
  4. 제1항에 있어서, 선택회로는
    게이트에 입력된 발진신호에 따라 일정한 전류소스로부터 탐지회로로 공급된 전류를 공급하거나 공급하지 않도록 스위칭하는 제1스위칭유닛; 및
    입력신호에 따라 제1스위칭유닛에 전류를 공급하거나 공급하지 않도록 스위칭하는 제2스위칭유닛을 포함하는 레벨시프트회로.
  5. 제4항에 있어서, 제2스위칭유닛은 하나의 트랜지스터인 레벨시프트회로.
  6. 제4항에 있어서, 제2스위칭유닛은 복수개의 트랜지스터를 가진 로직게이트인 레벨시프트회로.
  7. 제1항에 있어서, 선택회로는 입력신호의 반전된 신호에 따라 턴온되고 턴오프되고,
    선택회로는 탐지회로에 입력된 노이즈를 필터링하는 분류회로를 포함하는 레벨시프트회로.
  8. 제4항에 있어서, 제1 및 제2스위칭유닛은 인헨스먼트모드FET를 포함하는 레벨시프트회로.
  9. 제1항에 있어서, 제2전압은 전력공급전압 또는 내부생성전압인 레벨시프트회로.
  10. 스위칭회로에 있어서,
    제1항에 따른 레벨시프트회로; 및
    레벨시프트회로로부터 출력된 제어신호에 따라 입력단자로부터 출력단자로 입력된 신호를 선택적으로 출력하는 스위치를 포함하는 스위칭회로.
  11. 제10항에 있어서,
    스위칭회로는 복수개의 스위치를 포함하고,
    레벨시프트회로는 신호가 입력됨에 따라 복수개의 스위치를 제어하는 제어신호를 생성하는 스위칭회로.
  12. 제10항에 있어서, 스위치와 출력단자 사이에 배치된 커패시터를 더 포함하는 스위칭회로.
KR1020100011778A 2009-02-27 2010-02-09 레벨시프트회로 및 이를 구비하는 스위칭회로 KR101101915B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JPJP-P-2009-046572 2009-02-27
JP2009046572 2009-02-27
JPJP-P-2009-271292 2009-11-30
JP2009271292A JP2010226703A (ja) 2009-02-27 2009-11-30 レベルシフト回路及びこれを備えたスイッチ回路

Publications (2)

Publication Number Publication Date
KR20100098295A KR20100098295A (ko) 2010-09-06
KR101101915B1 true KR101101915B1 (ko) 2012-01-02

Family

ID=42655242

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100011778A KR101101915B1 (ko) 2009-02-27 2010-02-09 레벨시프트회로 및 이를 구비하는 스위칭회로

Country Status (4)

Country Link
US (1) US8093939B2 (ko)
JP (1) JP2010226703A (ko)
KR (1) KR101101915B1 (ko)
CN (1) CN101820272B (ko)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102176672B (zh) * 2011-03-18 2012-09-12 电子科技大学 一种电平位移电路
DE102012204651A1 (de) * 2012-03-22 2013-09-26 Osram Gmbh Schaltnetzteil mit einem sperrwandler
KR101350545B1 (ko) 2012-05-31 2014-01-13 삼성전기주식회사 레벨 변환 회로 및 그를 포함하는 게이트 드라이버 회로
CN104734691B (zh) * 2015-01-21 2017-08-04 宁波大学 一种单轨输入双轨输出绝热逻辑电路及一位全加器
TWI643455B (zh) * 2015-06-22 2018-12-01 西凱渥資訊處理科技公司 用於控制射頻開關之設備與方法
KR102575430B1 (ko) * 2016-10-25 2023-09-06 삼성전자 주식회사 전자 장치와 전자 장치가 외부 장치의 접속 단자를 인식하는 방법
US10685727B2 (en) * 2018-08-10 2020-06-16 Ememory Technology Inc. Level shifter
CN112240657B (zh) * 2019-07-16 2022-06-14 青岛海尔智能技术研发有限公司 用于驱动线性压缩机的方法及装置、制冷设备
CN115497277B (zh) * 2022-09-13 2023-11-03 江苏万邦微电子有限公司 基于负电源系统的信号传输装置及方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040237423A1 (en) * 1994-07-25 2004-12-02 Carter Mark C. Collapsible shelter with flexible, collapsible canopy

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4237423A (en) * 1978-12-08 1980-12-02 Rca Corporation Digital phase detector
US4812683A (en) * 1987-05-19 1989-03-14 Gazelle Microcircuits, Inc. Logic circuit connecting input and output signal leads
JPH0645905A (ja) * 1992-07-23 1994-02-18 Matsushita Electron Corp 半導体集積回路装置
JP3547854B2 (ja) * 1995-06-08 2004-07-28 株式会社ルネサステクノロジ 駆動電流調整機能付きバッファ回路
JPH09200021A (ja) * 1996-01-22 1997-07-31 Mitsubishi Electric Corp 集積回路
US5949261A (en) * 1996-12-17 1999-09-07 Cypress Semiconductor Corp. Method and circuit for reducing power and/or current consumption
JPH11238379A (ja) 1998-02-19 1999-08-31 Oki Electric Ind Co Ltd 電源回路およびクロック信号検出回路
JP3319406B2 (ja) 1998-09-18 2002-09-03 日本電気株式会社 比較増幅検出回路
US7113017B2 (en) * 2004-07-01 2006-09-26 Intersil Americas Inc. Floating gate analog voltage level shift circuit and method for producing a voltage reference that operates on a low supply voltage
JP4043409B2 (ja) * 2003-06-17 2008-02-06 三菱電機株式会社 レベル変換回路
KR100972494B1 (ko) * 2005-04-28 2010-07-26 쟈인 에레쿠토로닉스 가부시키가이샤 위상 동기 루프 회로
JP2008005148A (ja) * 2006-06-21 2008-01-10 Nec Electronics Corp スイッチ素子駆動回路および半導体装置
JP4908161B2 (ja) * 2006-11-16 2012-04-04 株式会社東芝 電源回路および半導体記憶装置
JP2008205767A (ja) * 2007-02-20 2008-09-04 Seiko Epson Corp レベルシフト回路および電気光学装置
EP2128986A4 (en) * 2007-02-22 2011-12-21 Fujitsu Ltd INPUT / OUTPUT CIRCUIT DEVICE

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040237423A1 (en) * 1994-07-25 2004-12-02 Carter Mark C. Collapsible shelter with flexible, collapsible canopy

Also Published As

Publication number Publication date
US20100219874A1 (en) 2010-09-02
CN101820272A (zh) 2010-09-01
JP2010226703A (ja) 2010-10-07
US8093939B2 (en) 2012-01-10
CN101820272B (zh) 2014-02-19
KR20100098295A (ko) 2010-09-06

Similar Documents

Publication Publication Date Title
KR101101915B1 (ko) 레벨시프트회로 및 이를 구비하는 스위칭회로
CN107370340B (zh) 电流检测电路和包括该电流检测电路的dcdc转换器
JP4721905B2 (ja) スイッチング電源装置及び携帯機器
US7583133B2 (en) Self-oscillating regulated low-ripple charge pump and method
US8823343B2 (en) Power amplifying circuit, DC-DC converter, peak holding circuit, and output voltage control circuit including the peak holding circuit
JP3614156B2 (ja) 電源回路
US7595616B2 (en) Control circuit for a polarity inverting buck-boost DC-DC converter
TWI419610B (zh) 驅動串聯連接發光二極體串之電子電路與方法
US6404290B1 (en) Fast change charge pump having switchable boost function
KR100895472B1 (ko) 전원 장치의 제어 회로, 전원 장치 및 그 제어 방법
TWI399020B (zh) Switching regulator circuit
JP4666345B2 (ja) チャージポンプ回路
US20080169793A1 (en) Semiconductor apparatus
JP3637904B2 (ja) 電源回路
US20110084675A1 (en) Booster circuit
JP4328290B2 (ja) 電源回路、半導体集積回路装置、電子機器及び電源回路の制御方法
JP6259782B2 (ja) レベルシフト回路
US20090167419A1 (en) Voltage converting circuit
JP4984998B2 (ja) 過電流検出回路、ｄｃ−ｄｃコンバータ、及び過電流検出方法
JP6886343B2 (ja) Ｄｃ／ｄｃコンバータ
US7982490B2 (en) Semiconductor integrated circuit
JP5062188B2 (ja) 電源回路、電子機器、半導体集積回路装置及び電源回路の制御方法
US20100033260A1 (en) Oscillation circuit
KR20200004293A (ko) 전원 회로
JP4545576B2 (ja) スイッチングレギュレータ

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20141205

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20151201

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee