KR101065598B1 - 표시 장치의 제조 방법 - Google Patents

표시 장치의 제조 방법 Download PDF

Info

Publication number
KR101065598B1
KR101065598B1 KR1020030098020A KR20030098020A KR101065598B1 KR 101065598 B1 KR101065598 B1 KR 101065598B1 KR 1020030098020 A KR1020030098020 A KR 1020030098020A KR 20030098020 A KR20030098020 A KR 20030098020A KR 101065598 B1 KR101065598 B1 KR 101065598B1
Authority
KR
South Korea
Prior art keywords
display device
pattern
substrate
wiring
processed
Prior art date
Application number
KR1020030098020A
Other languages
English (en)
Other versions
KR20040060815A (ko
Inventor
이와부치토모유끼
Original Assignee
가부시키가이샤 한도오따이 에네루기 켄큐쇼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 한도오따이 에네루기 켄큐쇼 filed Critical 가부시키가이샤 한도오따이 에네루기 켄큐쇼
Publication of KR20040060815A publication Critical patent/KR20040060815A/ko
Application granted granted Critical
Publication of KR101065598B1 publication Critical patent/KR101065598B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/133351—Manufacturing of individual cells out of a plurality of cells, e.g. by dicing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13452—Conductors connecting driver circuitry and terminals of panels
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136254—Checking; Testing
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2202/00—Materials and properties
    • G02F2202/22—Antistatic materials or arrangements
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2203/00—Function characteristic
    • G02F2203/69—Arrangements or methods for testing or calibrating a device

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Nonlinear Science (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Chemical & Material Sciences (AREA)
  • Power Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Mathematical Physics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Liquid Crystal (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Thin Film Transistor (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)

Abstract

가공될 기판 상에 복수의 표시 장치들을 스텝-앤드-리피트(step-and-repeat) 노광 방법에 의해 형성할 때 생산성을 저하시키지 않고 회로 검사 전후의 표시 장치의 정전 파괴(electrostatic breakdown)를 방지하는 표시 장치의 제조 방법이 개시된다. 표시 장치의 신호 입력 단자들로부터 가공될 기판의 단부까지 인출된 배선 패턴군(wiring pattern group)은 표시 장치 패턴과 일체화된 반복적인 패턴을 통해 노광함으로써 효율적으로 형성된다. 탈착가능한 도전성 기구와의 접촉 또는 비접촉에 대한 배선 패턴군의 상태들에 따라, 표시 장치들의 신호 입력 단자들이 쇼트 상태(short circuited state) 및 비쇼트 상태 간에 용이하게 스위칭될 수 있다. 따라서, 정전 파괴 대책 및 회로 검사 모두는 가공될 기판 상의 표시 장치들에서 달성된다.
정전 파괴, 회로 검사, 능동 매트릭스 표시 장치, 신호 입력 단자, 리드-아웃 배선군, 노광 단위, 레티클

Description

표시 장치의 제조 방법{Manufacturing method of display device}
도 1a 및 1b는 규칙적인 패턴을 통해 가공될 기판을 연속 노광하는 공정을 도시하는 도면.
도 2a 및 2b는 규칙적인 패턴을 통해 가공될 기판을 연속 노광하는 공정을 도시하는 도면.
도 3a 및 3b는 규칙적인 패턴을 통해 가공될 기판을 연속 노광하는 공정을 도시하는 도면.
도 4a 및 4b는 불규칙한 영역을 포함하는 패턴을 통해 가공될 기판을 연속 노광하는 공정을 도시하는 도면.
도 5a 및 5b는 불규칙한 영역을 포함하는 패턴을 통해 가공될 기판을 연속 노광하는 공정을 도시하는 도면.
도 6은 불규칙한 영역을 포함하는 패턴을 통해 가공될 기판을 연속 노광하는 공정을 도시하는 도면.
도 7a 및 7b는 불규칙한 영역을 포함하는 패턴을 통해 가공될 기판을 연속 노광하는 공정을 도시하는 도면.
도 8a 및 8b는 불규칙한 영역을 포함하는 패턴을 통해 가공될 기판을 연속 노광하는 공정을 도시하는 도면.
도 9는 본 발명에 따라 연속 노광에 의해 형성된 쇼트용 배선과 단자들 간의 쇼트 방법을 도시하는 도면.
도 10a 및 10b는 쇼트용 배선 패턴을 포함하는 패턴을 통해 가공될 기판을 연속 노광하는 공정을 도시하는 도면.
도 11은 규칙적인 패턴을 통해 가공될 기판을 연속 노광하는 노광 장치의 도면.
도 12는 TFT의 단면도.
*도면의 주요 부분에 대한 부호의 설명*
101 : 가공될 기판 104 : 신호 입력 단자
901 : 리드-아웃 배선군 902 : 도전성 기구
903 : 부산물 배선군 1001 : 반복적인 배선 패턴군
본 발명은 박막 트랜지스터들(TFT들)을 사용한 능동 매트릭스 표시 장치 및 그 제조 방법에 관한 것이다. 특히, 본 발명은 공정중 및 검사 작업 후에 발생하는 정전기 및 플라스마 방전에 의한 소자의 파괴를 방지하는 방법에 관한 것이다.
최근, 기판 상에 주변 회로가 일체로 형성된 능동 매트릭스 표시 장치가 개발되고 있다. 능동 매트릭스 표시 장치는, TFT로 형성된 표시부를 포함하는 능동 매트릭스 회로와, 또 TFT로 형성된 주변 회로가 기판 상에 일체로 형성되는 구성을 갖는 반도체 장치이다.
제조면에서, 생산성의 향상을 위해, 가공될 기판들이 대형화되어, 근년에는 600×720mm 사이즈의 유리 기판이 주로 사용되고 있다. 앞으로 기판들이 대형화가 더 개발될 거라고 생각한다. 가공될 기판들의 대형화로 인해, 하나의 기판으로 제작되는 표시 장치들의 수가 증가하여(다중 패턴 기술), 생산성이 크게 향상한다.
도 12는 TFT의 단면도의 일예이다. 도면에 도시된 바와 같이, TFT로 형성된 회로는 적층 구조(laminated structure)를 갖는다. 상기 회로의 적층 구조는 가공될 기판 상에의 각 층의 증착과 소망의 회로 패턴들의 형성을 연속함으로써 얻어질 수 있다.
각 층의 회로 패턴은 일반적으로 포토리소그래피(photolithography)에 의해 형성된다. 포토리소그래피로 형성시, 회로 패턴을 포함하는 레티클(reticle)을 통해 포토레지스트에 광을 조사하여, 회로 패턴을 각 층 상에 증착된 포토레지스트에 노광한다. 그 다음, 회로 패턴을 형성하기 위해 얻어진 레지스트막을 보호막으로서 사용하여 에칭 공정을 행한다.
스텝-앤드-리피트 노광 방법은 하나의 대형 가공될 기판 상에 동일한 형상 및 크기를 갖는 복수의 회로들을 형성하는데 사용되는 방법중 하나이다. 도 11은 스텝-앤드-리피트 노광 방법을 행하는 노광 장치(exposure system)의 개략도를 도시한다. 이 노광 장치는 노광하기 위한 광원(1101)과, 광원으로부터 광을 부분적으로 차광하는 것에 의해 레티클 위의 노광 영역을 선택하기 위한 블라인드들(1103 내지 1106)과, 레티클(1102)과, 패턴을 투영하기 위한 투영 렌즈(1108)와, 가공될 기판(1109)을 이동시키기 위한 가동 스테이지(movable stage; 1110)를 포함한다.
이 스텝-앤드-리피트 노광 방법에서, 회로 패턴을 포함하는 레티클을 통해 포토리소그래피로 행하는 포토레지스트(1111)의 노광 및 가공될 기판(1109)의 이동은 교대로 반복된다. 따라서, 가공될 기판 상의 포토레지스트는 동일한 형상 및 크기를 갖는 복수의 회로 패턴들을 형성하기 위해 노광될 수 있다.
이와 같은 방식으로, 도 1b에 도시된 바와 같이, 레티클(102) 상에 형성되고, 표시 장치 패턴(103b) 및 신호 입력 단자 패턴(104b)을 포함하는 노광 단위 Dis(105)를 통해 노광이 연속적으로 행하여진다. 따라서, 복수의 표시 장치들(103a) 및 신호 입력 단자들(104a)은 도 1a에 도시된 바와 같이 가공될 기판 상에 형성될 수 있다.
즉, 회로를 형성하는 각 층의 회로 패턴은 레티클 상에 형성되고, 가공될 기판은 각 층마다 광에 연속 노광된다. 따라서, 복수의 소망의 회로들은 적은 수의 레티클들을 사용하여 형성될 수 있어, 회로 제작 비용이 저감될 수 있다.
일반적으로, 스텝-앤드-리피트 노광 방법에서, 노광 횟수가 적을수록 일련의 노광 공정에 필요한 시간이 짧아진다. 또한, 노광에 사용되는 레티클의 수가 적을수록 노광 시간은 짧아지는데, 그 이유는 레티클들이 자주 변할 필요가 없기 때문이다. 또한, 노광에 사용되는 레티클들의 수가 적을수록 레티클들의 제작 비용이 저감될 수 있다.
표시 장치를 제조할 때, 정전 대책이나 검사 공정의 효율화 등 들을 행하기 위해 표시 장치 이외의 패턴 형성이 필요한 경우가 있다.
예를 들면, 도 2a에 도시된 바와 같이, 가공될 기판(101)은 표시 장치(103a), 신호 입력 단자(104a)뿐만 아니라 정전 대책과 검사 공정에 사용되는 회로군(이하, 패턴 A로 지칭)(201a)을 통해 연속 노광될 수도 있다.
이 경우, 도 2b에 도시된 바와 같이, 레티클(102) 상에 표시 장치 패턴(103b), 신호 입력 단자 패턴(104b), 패턴 A(201b)를 일체로 형성하는 것에 의해 노광이 연속 행하여져 이 패턴들이 동시에 형성될 수 있다. 이 방법을 사용하면, 레티클 상에 표시 장치 이외의 패턴들이 형성된 경우라도, 노광 시간이 길게 되지 않아, 생산성이 저감되지 않는다.
도 3a 및 3b는 표시 장치 이외의 패턴들이 레티클 상에 형성된 상기한 경우의 일예를 도시한다. 도 3에 도시된 바와 같이, 복수의 표시 장치들(103a), 신호 입력 단자들(104a), 쇼트용 배선들 S(301a)가 가공될 기판(101) 상에 형성된다. 쇼트용 배선들 S(301a)는 도 3b에 도시된 바와 같이, 레티클(102)에 형성되고, 쇼트용 배선 패턴 S(301b) 및 표시 장치 패턴(103b)을 포함하는 노광 단위 Dis+S(302)를 통해 가공될 기판(101) 에 연속 노광하는 것에 의해 형성된다. 따라서, 표시 장치 그 자체의 생산성을 저하시키지 않고 쇼트용 배선들 S(301a)가 얻어질 수 있다.
가공될 기판으로서 유기 기판이나 석영 기판을 사용하는 경우, 기판 표면에서의 절연성이 높아진다. 따라서, 플라스마 DVD 성막, 스퍼터링, 드라이 에칭들의 공정에서, 정전 파괴(electrostatic breakdown)가 관찰된다. 정전 파괴는 쇼트를 면한 배선 상에 전하의 정전기 충전에 의해 생긴 전위차(potential difference)로 인해 소자들이 파괴되는 현상이다. 또한, 기판의 정렬 또는 반송중에 생긴 정전기에 의해서도 정전 파괴가 생길 수도 있다.
그러한 정전 파괴 대책으로서, 전하의 정전기 충전으로 인해 전위차가 용이하게 생기는 것을 방지하기 위해서, 공정중 신호 입력 단자를 서로 통상 쇼트시킨다. 도 3에 도시된 바와 같이 표시 장치의 신호 입력선을 서로 쇼트시키기 위해 형성된 쇼트용 배선들 S(301a)는 가공될 기판 상의 표시 장치들을 개개의 장치들로 분리하는 공정에서 일반적으로 제거된다.
한편, 도 4a에 도시된 바와 같이, 표시 장치 패턴 이외의 복수의 패턴들, 예컨대 패턴 B(401a), 패턴 C(402a), 패턴 D(403a), 및 패턴 E(404a)가 있는데, 이들 패턴들은 표시 장치(103a)와 일체되지 않고 반복될 수 있다. 이러한 경우, 후술하는 2개의 노광 방법들이 행해진다.
제 1 노광 방법에서, 레티클 상에는 도 4b에 도시된 바와 같이 표시 장치 패턴(103b), 패턴 B(401b), 패턴 C(402b), 패턴 D(403b) 및 패턴 E(404b)가 각각 형성되는 개별의 노광 단위들인 노광 단위 Dis(105), 노광 단위 B(406), 노광 단위 C(407), 노광 단위 D(408) 및 노광 단위 E(409)가 제공된다.
제 2 노광 방법에서, 도 5a에 도시된 바와 같이, 도 4a와 같은 패턴이 서로 다른 구성들을 갖는 복수의 레티클들(102)을 사용하여 가공될 기판 상에 형성된다. 구체적으로, 각 레티클 상에는, 패턴 B(401b), 패턴 C(402b), 패턴 D(403b) 및 패턴 E(404b)가 표시 장치 패턴(103b)과 각각 조합하여 형성된 노광 단위 Dis+B(501), 노광 단위 Dis+C(502), 노광 단위 Dis+D(503) 및 노광 단위 Dis+E(504)가 제공된다.
도 4b에 도시된 바와 같은 제 1 노광 방법에서, 표시 장치 패턴(103b)만을 포함하는 노광 단위 Dis(105)의 노광뿐만 아니라 다른 노광 단위들(노광 단위 B(406), 노광 단위 C(407), 노광 단위 D(408) 및 노광 단위 E(409))의 노광이 필요로 된다. 그러므로, 노광 시간이 길게 된다.
제 2 방법에서, 레티클들의 수가 증대된다. 따라서, 노광 시간과 레티클들의 제조비용이 증대된다.
따라서, 장치 패턴에 비교하여 불규칙한 패턴을 사용하여 정전 대책이나 검사공정의 효율화를 도모하는 경우에는, 제1 및 제 2 방법들 모두에서 생산성이 저하된다.
또한, 대형의 가공될 기판 상에 복수의 표시 장치들을 형성한 후, 그 제품을 달성하기 위하여 표시 장치들을 개개의 장치들로 분리하는 공정에서, 각 표시 장치가 정상으로 동작하는지를 확인하기 위한 회로 검사가 요구된다. 이 회로 검사는 공정중에 행해지기 때문에, 이 때 각 회로는 독립해있어야 한다. 따라서, 전술한 쇼트용 패턴 S(301)는 이 회로 검사전에 절단될 필요가 있다.
즉, 회로 검사를 한 후의 공정에서 쇼트용 패턴 S(301a)는 더 이상 기능하지 않는다. 따라서, 종래의 쇼트용 패턴 S(301a)가 회로 검사후에 발생하는 정전기에 의한 소자 파괴를 방지할 수 없는 것이 문제가 되었다.
회로 검사에 신호 입력 단자들 간에 쇼트되지 않는 것이 바람직하고, 다른 공정 또는 기판의 반송중 등에는 신호 입력 단자들 간에 쇼트되는 것이 바람직하다.
그런데, 검사 전의 쇼트용 패턴 절단 공정에서, 복수의 쇼트 배선들의 절단부들을 모으는 것에 의해 배선들을 절단하는데 필요한 량의 시간을 단축할 수 있다. 또한, 절단부에서 발생하는 파티클(particle)에 의한 표시 장치에의 영향을 최소한으로 하기 위해서, 절단부는 기판 단부에 배치되는 바람직하다. 이러한 경우, 배선 패턴은 입력 단자로부터 가공될 기판의 단부까지 인출되는 것이 필요하다.
그렇지만, 도 6에 도시된 바와 같이, 각 입력 단자로부터 가공될 기판의 단부까지 인출된 리드-아웃 배선(601)은 표시 장치(103a)에 배해 불규칙적으로 배열된다. 그러므로, 리드-아웃 배선(601)을 형성하기 위해서는 전술한 2개의 방법들이 사용되어야만 한다.
도 7a에 도시된 바와 같이, 제 1 노광 방법에 따라 노광 방법이 얻어질 수 있다. 구체적으로, 이 노광 패턴은 도 7b에 도시된 바와 같이 표시 장치 패턴(103b), 분할 배선 패턴 BB(701), 분할 배선 패턴 BC(702), 분할 배선 패턴 BD(703) 및 분할 배선 패턴 BE(704)을 각각 포함하는 노광 단위 Dis(105), 노광 단위 BB(705), 노광 단위 BC(706), 노광 단위 BD(707) 및 노광 단위 BE(708)을 구비한 레티클을 통해 연속 노광된다. 분할 배선 패턴들이 리드-아웃 배선(601)을 분할함으로써 얻어진다는 것에 유의한다.
또한, 도 8a에 도시된 바와 같이, 제 2 노광 방법에 따라 노광 패턴이 얻어질 수 있다. 구체적으로, 이 노광 패턴은 도 8b에 도시된 바와 같이, 표시 장치 패턴(103b)과 조합하여 분할 배선 패턴 BB(701), 분할 배선 패턴 BC(702), 분할 배선 패턴 BD(703) 및 분할 배선 패턴 BE(704)을 각각 포함하는 노광 단위 Dis+BB(801), 노광 단위 Dis+BC(802), 노광 단위 Dis+BD(803), 노광 단위 Dis+BE(804)을 구비한 복수의 레티클들(102)을 통해 연속 노광된다.
어느 쪽의 방법에서도, 노광 시간의 증대 및 생산성에 직접 영향을 주는 레티클들의 수와 같은 단점이 있다. 결과로서, 입력 단자들로부터 가공될 기판의 단부까지 인출된 배선 패턴을 형성할 때, 표시 장치만을 가공될 기판 상에 형성할 때에 비해 생산성이 저하되는 문제가 있었다.
상술한 점을 고려하여, 본 발명은 신규의 구성 및 방법을 사용하여 정전 파괴를 방지하기 위해 표시 장치 주변에 형성된 입력 단자들로부터 가공될 기판의 단부까지 인출된 배선 패턴을 효율적으로 형성하는 방법을 제공하는 것이다.
본 발명에 따라, 가공될 기판 상에 형성된 복수의 표시 장치와, 표시 장치의 신호 입력 단자들로부터 가공될 기판의 단부까지 인출된 배선 패턴은 표시 장치 패턴 및 배선 패턴의 일부를 포함하는 레티클을 통해 가공될 기판을 연속 노광하는 것에 의해 얻어진다. 노광 동작들의 횟수는 표시 장치의 배열의 수와 같다.
그러한 방식으로, 가공될 기판 상에 형성된 복수의 표시 장치들과, 표시 장치들의 신호 입력 단자들로부터 가공될 기판의 단부까지 인출된 배선 패턴이 노광 시간의 증대 및 생산성의 저하없이 얻어진다.
본 발명에 따라, 표시 장치들의 신호 입력 단자들로부터 가공될 기판의 단부까지 인출된 배선 패턴들의 상태들에 따라, 탈착가능한 도전성 기구와의 접촉과 비접촉에 대하여, 신호 입력 단자들은 쇼트 상태와 비쇼트 상태 간에 용이하게 스위칭된다.
따라서, 표시 장치들에서 회로 검사와 정전 파괴 대책이 모두 달성되어, 수율을 향상시킬 수 있다.
이하에 본 발명의 실시의 형태에 대해 기재한다. 도 9, 10a 및 10b를 참조하여 본 발명의 반도체 장치의 제조 방법을 설명한다. 여기서는, 반도체 장치의 예로서 표시 장치를 예에 들며, 복수의 표시 장치를 가공될 기판 상에 형성하는 제조 공정이 예를 들어 설명된다.
주변 회로와 일체화된 능동 매트릭스 표시 장치를 제조하기 위해서 가공될 기판(101)이 사용된다. 이 가공될 기판(101) 상에, 복수의 배열된 능동 매트릭스 표시 장치들(103a) 및 신호 입력 단자들(104a)로부터 가공될 기판(101)의 단부까지 인출된 배선 패턴인 리드-아웃 배선군(lead-out wiring group; 901)이 형성된다. 리드-아웃 배선군(901)과 가공될 기판(101)의 단부에서 접촉하고 있는 도전성 기구(902)는 각 신호 입력 단자(104a)를 쇼트시키기 위해 탈착가능하게 제공된다.
본 발명에 따라 표시 장치의 제조 방법이 기재된다. 상기 방법을 사용하여, 표시 장치의 주변에 배치된 리드-아웃 배선군(901)이 가공될 기판(101) 상에 효율 적으로 형성될 수 있고, 정전 파괴 대책을 취하기 위해 회로 검사 전후에 각 신호 입력 단자가 쇼트될 수 있다.
능동 매트릭스 표시 장치를 구성하는 TFT 등과, 리드-아웃 배선군(901)은 가공될 기판(101) 상에 형성되고, 각 층의 증착 및 패터닝을 반복하는 것에 의해 형성된 적층 구조를 갖는다.
능동 매트릭스 표시 장치 및 리드-아웃 배선군(901)을 구성하는 각 층의 패턴을 형성하기 위해 레티클이 준비된다. 가공될 가판은 스텝-앤드-리피트 노광 방법에 의해 각 층의 레티클 상에 형성된 노광 단위를 통해 연속 노광되고, 그 다음 능동 매트릭스 표시 장치 및 리드-아웃 배선군(901)이 얻어진다.
리드-아웃 배선군(901)을 형성하는데 사용되는 레티클에 대한 레이아웃 방법은 이하 도 10a 및 10b를 참조로 기재된다.
레티클(102)에 표시 장치 패턴(103b)과 노광의 반복에 의해 리드-아웃 배선군(901)을 형성하는데 사용되는 반복적인 배선 패턴군 R(1001)을 포함하는 노광 단위 Dis+R(1006)을 레이아웃한다.
반복적인 배선 패턴군 R(1001)은 도 10a에 도시된 바와 같이 노광 단위 Dis+R(1006)을 연속 배열할 때 서로 접속하여 리드-아웃 배선군(901)을 형성하도록 레이아웃된다. 즉, 반복적인 배선 패턴군(1001)에 포함되는 반복적인 배선 패턴 RA(1002), 반복적인 배선 패턴 RB(1003), 반복적인 배선 패턴 RC(1004) 및 반복적인 배선 패턴 RD(1005)은 도 10a에 도시된 바와 같이 노광 단위 Dis+R(1006)을 연속 노광 할 때 서로 접속하여, 리드-아웃 배선 RA+RB+RC+RD(1007)이 얻어진다. 반복적인 배선 패턴군 R(1001)내의 그 밖의 반복적인 배선 패턴도 같은 방식으로 레이아웃된다.
상술한 레티클을 사용하여 스텝-앤드-리피트 노광 방법에 희한 표시 장치(103a) 및 리드-아웃 배선군(901)을 형성하는 방법을 이하에 설명한다.
스텝-앤드-리피트 노광 방법을 사용하여, 가공될 기판(101)은 도 10a에 도시된 바와 같이 배열되도록 노광 단위 Dis+R(l006)을 통해 반복적으로 노광된다. 결과로서, 가공될 기판(101) 상에 표시 장치(103a) 및 반복적인 배선 패턴군들 R(1001)의 상호 접속에 의해 형성되는 리드-아웃 배선군(901)이 형성된다. 즉, 도 10a에 도시된 바와 같이 배열되도록 도 10b에 도시된 노광 단위 Dis+R(1006)을 통해 가공될 기판(101)을 반복적으로 노광하여, 반복적인 배선 패턴 RA(1002), 반복적인 배선 패턴 RB(1003), 반복적인 배선 패턴 RC(1004) 및 반복적인 배선 패턴 RD(1005)가 서로 접속되어 반복적인 배선 RA+RB+RC+RD(1007)을 형성한다.
또한, 리드-아웃 배선군(901) 내의 리드-아웃 배선 RA+RB+RC+RD(1007) 이외의 리드-아웃 배선 패턴들은 서로 반복적인 배선 패턴들을 접속함으로써 형성된다.
반복적인 배선 패턴군들 R(1001)을 서로 접속하여 형성되지만 도 10a에 도시된 바와 같이 표시 장치의 신호 입력 단자들과 접속하지 않고 있는 배선 패턴들은 리드-아웃 배선군(901)을 형성하는 공정에서 부산물 배선군(by-product wiring group; 903)을 부수적으로 형성시킨다. 이 부산물 배선군(903)은 특별한 역할이 없다.
그러한 방식으로, 복수의 표시 장치들만이 가공될 기판 상에 형성되는 경우와 같은 노광 시간의 횟수로 복수의 표시 장치들과 각 표시 장치의 신호 입력 단자들로부터 가공될 기판의 단부까지 인출된 리드-아웃 배선군(901)을 얻을 수 있다.
리드-아웃 배선군(901)은 표시 장치의 배선 패턴들을 형성하는 층들을 사용하여 형성하는 것이 바람직하지만, 특히 본 발명은 이에 한정하지 않는다. 공정 및 표시 장치의 구성에 따라 TFT들의 게이트 전극들을 형성하는 층들을 사용하여 리드-아웃 배선군(901)이 형성될 수도 있다.
쇼트 상태 및 비쇼트 상태 간의 신호 입력 단자들을 용이하게 스위칭하는 방법을 이하에 설명한다.
리드-아웃 배선군(901)을 제조하는 공정 후, 도 9에 도시된 도전성 기구(902)는 리드-아웃 배선군(901)에 접촉되어 각 표지 장치의 신호 입력 단자들을 쇼트시킨다. 그 후, 공정들은 가공될 기판(101)의 단부에 도전성 기구(902)가 장착되어 행해진다.
회로들을 검사할 때, 도전성 기구(902)가 가공될 기판(101)의 단부로부터 탈착되어 각 표시 장치의 신호 입력 단자들이 쇼트를 면하게 하고, 그 다음 능동 매트릭스 표시 장치의 회로 검사가 행해진다.
회로 검사후 도전성 기구(902)를 다시 리드-아웃 배선군(901)에 접속시켜 각 표시 장치의 신호 입력 단자들을 쇼트시키고, 그 다음 후속 공정 및 가공될 기판의 반송이 행해진다.
상술한 신규의 구성 및 방법을 사용하여, 가공될 기판(101) 상에 표시 장치의 주변에 배치되고 정전 파괴 방지를 위한 신호 입력 단자들로부터 가공될 기판의 단부까지 인출되는 리드-아웃 배선군(901)이 효율적으로 형성되고, 정전 파괴 대책을 사용하기 위해 TFT 형성에 이어 회로 검사 후에 신호 입력 단자들이 쇼트된다.
본 실시 형태에서, TFT들을 사용한 반도체 장치의 일례로서 표시 장치 및 그 제조 방법을 설명하였지만, 상기 제조 방법이 CPU 및 메모리 등에 적용될 수도 있다.
본 발명은 생산성을 저하시키지 않고 회로 검사 전후의 정전 파괴를 방지하여 수율을 향상시킬 수 있다.

Claims (15)

  1. 삭제
  2. 삭제
  3. 표시 장치의 제조 방법에 있어서:
    가공될 기판 위에 복수의 표시 장치들을 형성하는 단계;
    각 표시 장치의 신호 입력 단자로부터 가공될 상기 기판의 단부 상에 인출된 배선을 형성하는 단계;
    탈착가능한 도전성 기구(detachable and conductive component)를 가공될 상기 기판의 상기 단부 상의 상기 배선과 접촉시키는 단계;
    상기 배선으로부터 상기 도전성 기구를 탈착시키는 단계; 및
    상기 복수의 표시 장치들을 개개의 표시 장치들로 분리시키는 단계를 포함하는, 표시 장치의 제조 방법.
  4. 삭제
  5. 삭제
  6. 표시 장치의 제조 방법에 있어서:
    가공될 기판 위에 복수의 표시 장치들을 형성하는 단계;
    각 표시 장치의 신호 입력 단자로부터 가공될 상기 기판의 단부까지 인출된 배선을 형성하는 단계로서, 상기 배선은 표시 장치 패턴과 일체화된 배선 패턴을 포함하는 반복적인 패턴을 통해 노광함으로써 형성되는, 상기 배선을 형성하는 단계;
    탈착가능한 도전성 기구를 가공될 상기 기판의 상기 단부 상의 상기 배선과 접촉시키는 단계;
    상기 배선으로부터 상기 도전성 기구를 탈착시키는 단계; 및
    상기 복수의 표시 장치들을 개개의 표시 장치들로 분리시키는 단계를 포함하는, 표시 장치의 제조 방법.
  7. 제 3 항 또는 제 6 항에 있어서,
    상기 도전성 기구는 가공될 상기 기판의 상기 단부 상의 상기 배선과 접촉되는 것에 의해 상기 표시 장치들의 신호 입력 단자들을 서로 쇼트시키는, 표시 장치의 제조 방법.
  8. 삭제
  9. 표시 장치의 제조 방법에 있어서:
    레티클(reticle)을 통해 노광함으로써 기판 위에 제 1 표시 장치의 패턴과 제 1 배선 패턴을 형성하는 단계;
    동일한 레티클을 통해 노광함으로써 상기 기판 위에 제 2 표시 장치의 패턴과 제 2 배선 패턴을 형성하는 단계로서, 상기 제 1 및 상기 제 2 배선 패턴들은 동일하고, 상기 제 1 및 상기 제 2 배선 패턴들은 전기적으로 접속된, 상기 제 2 표시 장치 패턴과 제 2 배선 패턴을 형성하는 단계; 및
    상기 제 1 및 제 2 표시 장치들을 개개의 표시 장치들로 분리시키는 단계를 포함하는, 표시 장치의 제조 방법.
  10. 제 3 항, 제 6 항, 또는 제 9 항 중 어느 한 항에 있어서,
    상기 표시 장치는 복수의 TFT들을 포함하는, 표시 장치의 제조 방법.
  11. 표시 장치에 있어서:
    기판 위의 표시 장치 패턴 및 배선 패턴으로서, 상기 배선 패턴은 복수의 반복적인 배선 패턴들을 포함하는, 상기 표시 장치 패턴 및 배선 패턴을 포함하고,
    상기 표시 장치 패턴은 복수의 신호 입력 단자 패턴들을 포함하고,
    상기 복수의 반복적인 배선 패턴들 중 몇몇은 상기 복수의 신호 입력 단자들에 각각 접속되고,
    상기 복수의 반복적인 배선 패턴들 중 다른것은 상기 복수의 신호 입력 단자들에 접속되지 않는, 표시 장치.
  12. 표시 장치에 있어서:
    기판 위의 표시 장치 패턴 및 배선 패턴으로서, 상기 배선 패턴은 복수의 반복적인 배선 패턴들을 포함하는, 상기 표시 장치 패턴 및 배선 패턴을 포함하고,
    상기 표시 장치 패턴은 복수의 신호 입력 단자 패턴들을 포함하고,
    상기 복수의 반복적인 배선 패턴들 중 몇몇은 상기 복수의 신호 입력 단자들에 각각 접속되고,
    상기 복수의 반복적인 배선 패턴들 중 다른것은 상기 복수의 신호 입력 단자들에 접속되지 않고,
    상기 복수의 반복적인 배선 패턴들은 지그-재그 패턴인, 표시 장치.
  13. 표시 장치에 있어서:
    기판 위의 표시 장치 패턴 및 배선 패턴으로서, 상기 배선 패턴은 복수의 반복적인 배선 패턴들을 포함하는, 상기 표시 장치 패턴 및 배선 패턴을 포함하고,
    상기 표시 장치 패턴은 복수의 신호 입력 단자 패턴들을 포함하고,
    상기 복수의 반복적인 배선 패턴들 중 몇몇은 상기 복수의 신호 입력 단자들에 각각 접속되고,
    상기 복수의 반복적인 배선 패턴들 중 다른것은 상기 복수의 신호 입력 단자들에 접속되지 않고,
    상기 복수의 반복적인 배선 패턴들의 적어도 두 부분들은 굽은, 표시 장치.
  14. 제 11 항, 제 12 항, 또는 제 13 항 중 어느 한 항에 있어서,
    상기 표시 장치는 복수의 TFT들을 포함하는, 표시 장치.
  15. 제 11 항, 제 12 항, 또는 제 13 항 중 어느 한 항에 있어서,
    상기 표시 장치는 능동 매트릭스 표시 장치인, 표시 장치.
KR1020030098020A 2002-12-27 2003-12-27 표시 장치의 제조 방법 KR101065598B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2002-00379496 2002-12-27
JP2002379496A JP4294311B2 (ja) 2002-12-27 2002-12-27 表示装置の作製方法および表示装置の加工基板

Publications (2)

Publication Number Publication Date
KR20040060815A KR20040060815A (ko) 2004-07-06
KR101065598B1 true KR101065598B1 (ko) 2011-09-20

Family

ID=32652745

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030098020A KR101065598B1 (ko) 2002-12-27 2003-12-27 표시 장치의 제조 방법

Country Status (5)

Country Link
US (2) US7209208B2 (ko)
JP (1) JP4294311B2 (ko)
KR (1) KR101065598B1 (ko)
CN (1) CN100504599C (ko)
TW (1) TWI336500B (ko)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101255310B1 (ko) * 2006-06-29 2013-04-15 엘지디스플레이 주식회사 Ｇｉｐ 구조의 액정표시장치용 기판 및 ｇｉｐ 구조의 액정표시장치의 제조 방법
KR101327491B1 (ko) * 2006-11-28 2013-11-08 엘지디스플레이 주식회사 영상표시장치의 전원전압생성회로
US8354724B2 (en) * 2007-03-26 2013-01-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and electronic device
US8576370B1 (en) * 2010-06-30 2013-11-05 Rockwell Collins, Inc. Systems and methods for nonplanar laminated assemblies
KR102150881B1 (ko) * 2019-03-21 2020-09-02 동우 화인켐 주식회사 터치센서 및 이를 형성하는 노광 마스크
KR20220022647A (ko) * 2020-08-19 2022-02-28 엘지디스플레이 주식회사 타일링 표시 장치

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09113921A (ja) * 1995-10-16 1997-05-02 Toshiba Corp 液晶表示器の電極基板
JPH09266168A (ja) * 1996-03-28 1997-10-07 Nikon Corp 露光方法及びレチクル
JPH1184353A (ja) * 1997-09-12 1999-03-26 Sharp Corp 液晶パネルの製造方法

Family Cites Families (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03166521A (ja) 1989-11-24 1991-07-18 Seiko Instr Inc 液晶電気光学装置の製造方法
JP2834935B2 (ja) 1992-06-11 1998-12-14 シャープ株式会社 アクティブマトリクス型表示素子及びその製造方法
US5437946A (en) * 1994-03-03 1995-08-01 Nikon Precision Inc. Multiple reticle stitching for scanning exposure system
JPH08152652A (ja) 1994-09-30 1996-06-11 Toshiba Corp フラットパネル表示装置用アレイ基板
US5657139A (en) 1994-09-30 1997-08-12 Kabushiki Kaisha Toshiba Array substrate for a flat-display device including surge protection circuits and short circuit line or lines
JPH08110526A (ja) 1994-10-07 1996-04-30 Matsushita Electric Ind Co Ltd 薄膜トランジスタ基板の集合基板
JPH0950951A (ja) * 1995-08-04 1997-02-18 Nikon Corp リソグラフィ方法およびリソグラフィ装置
JP3642876B2 (ja) * 1995-08-04 2005-04-27 株式会社半導体エネルギー研究所 プラズマを用いる半導体装置の作製方法及びプラズマを用いて作製された半導体装置
JPH09138418A (ja) 1995-09-14 1997-05-27 Citizen Watch Co Ltd 液晶マトリックス表示パネルの検査方法
JPH09113562A (ja) 1995-10-20 1997-05-02 Citizen Watch Co Ltd 液晶マトリックス表示パネルの検査方法
US5859690A (en) 1996-03-28 1999-01-12 Nikon Corporation Method of dividing and exposing patterns
KR100468234B1 (ko) * 1996-05-08 2005-06-22 가부시키가이샤 니콘 노광방법,노광장치및디스크
JPH1012544A (ja) * 1996-06-26 1998-01-16 Nikon Corp 位置計測方法及び露光方法
US6097361A (en) * 1997-01-29 2000-08-01 Advanced Micro Devices, Inc. Photolithographic exposure system and method employing a liquid crystal display (LCD) panel as a configurable mask
JP3250142B2 (ja) 1997-02-06 2002-01-28 三菱電機株式会社 マトリックス型液晶表示装置およびその製造方法
TW493096B (en) * 1997-08-29 2002-07-01 Toshiba Corp Liquid crystal display device and method for manufacturing the same
TW432469B (en) * 1998-02-06 2001-05-01 Nippon Kogaku Kk Exposure apparatus, exposure method, and recording medium
JP3667548B2 (ja) 1998-03-27 2005-07-06 シャープ株式会社 アクティブマトリクス型液晶表示パネル及びその検査方法
JP3807096B2 (ja) 1998-05-15 2006-08-09 セイコーエプソン株式会社 アクティブマトリクス基板及びこれを備えた電気光学パネル
JP3481465B2 (ja) 1998-07-14 2003-12-22 シャープ株式会社 アクティブマトリクス基板の集合基板
US6677171B1 (en) 1998-07-14 2004-01-13 Sharp Kabushiki Kaisha Manufacturing method of collective substrate of active-matrix substrates, manufacturing method of active-matrix substrates, and inspecting method of collective substrates of active-matrix substrates
JP2000180885A (ja) 1998-12-17 2000-06-30 Toshiba Corp アレイ基板およびその検査方法
US6346979B1 (en) * 1999-03-17 2002-02-12 International Business Machines Corporation Process and apparatus to adjust exposure dose in lithography systems
JP2001100167A (ja) 1999-09-29 2001-04-13 Seiko Epson Corp 液晶表示装置の製造方法
JP3888013B2 (ja) 1999-12-10 2007-02-28 セイコーエプソン株式会社 電気光学装置の製造方法
US6844910B2 (en) 1999-12-28 2005-01-18 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device and manufacturing method thereof
JP2001249344A (ja) 1999-12-28 2001-09-14 Semiconductor Energy Lab Co Ltd 液晶表示装置及びその製造方法
JP2002344097A (ja) 2001-05-14 2002-11-29 Matsushita Electric Ind Co Ltd 実装用基板及びこの基板を有する表示装置
JP2002341377A (ja) 2001-05-15 2002-11-27 Matsushita Electric Ind Co Ltd 薄膜トランジスタアレイ基板

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09113921A (ja) * 1995-10-16 1997-05-02 Toshiba Corp 液晶表示器の電極基板
JPH09266168A (ja) * 1996-03-28 1997-10-07 Nikon Corp 露光方法及びレチクル
JPH1184353A (ja) * 1997-09-12 1999-03-26 Sharp Corp 液晶パネルの製造方法

Also Published As

Publication number Publication date
US20070171349A1 (en) 2007-07-26
CN1519793A (zh) 2004-08-11
US20040125310A1 (en) 2004-07-01
US7535535B2 (en) 2009-05-19
CN100504599C (zh) 2009-06-24
TW200411783A (en) 2004-07-01
JP4294311B2 (ja) 2009-07-08
US7209208B2 (en) 2007-04-24
TWI336500B (en) 2011-01-21
KR20040060815A (ko) 2004-07-06
JP2004212472A (ja) 2004-07-29

Similar Documents

Publication Publication Date Title
TWI388912B (zh) 製造陣列基板之方法
EP1011145A2 (en) Customizable semiconductor devices
US7535535B2 (en) Manufacturing method of display device
JP3214556B2 (ja) 集積回路装置、半導体ウェハ、回路検査方法
JPS63106788A (ja) アクテイブマトリツクス駆動型装置の製造方法
JP2005236251A (ja) 薄膜トランジスタアレイの製造方法および装置
JP2812346B2 (ja) 液晶表示装置及びその製造方法
US6569584B1 (en) Methods and structures for protecting reticles from electrostatic damage
CN1459667A (zh) 防止静电破坏的光罩
US6927345B2 (en) Guard ring having electrically isolated lightening bars
US7125755B2 (en) Method and structure for electrostatic discharge protection of photomasks
CN102272885B (zh) 具有静电放电保护结构的光刻掩模版
JPH04340214A (ja) 半導体装置の製造方法
KR100422907B1 (ko) 정전기 방지 모듈을 갖는 마스크
JP2000131823A (ja) 半導体レチクル・マスク
JP4226316B2 (ja) 半導体装置の製造方法
US10978404B2 (en) Semiconductor structure and method for fabricating semiconductor structure
US20090021659A1 (en) Liquid crystal display device having esd protection circuit and method for manufacturing the same
US5871889A (en) Method for elimination of alignment field gap
KR20000033833A (ko) 액정 표시 장치용 박막 트랜지스터 기판 및 그제조 방법
JPH05119356A (ja) 電極基板の製造方法
KR20010046170A (ko) 위상반전마스크 및 그 제조방법
CN116250068A (zh) 一种晶圆
KR20100135461A (ko) 노광 마스크 및 이를 이용한 반도체 소자의 패턴 불량 검출 방법
KR20090122654A (ko) 스크라이브 레인 형성방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20140826

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20150819

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20160804

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20170818

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20180816

Year of fee payment: 8