KR100989568B1 - 적층형 발룬 트랜스포머 - Google Patents

적층형 발룬 트랜스포머 Download PDF

Info

Publication number
KR100989568B1
KR100989568B1 KR1020087028926A KR20087028926A KR100989568B1 KR 100989568 B1 KR100989568 B1 KR 100989568B1 KR 1020087028926 A KR1020087028926 A KR 1020087028926A KR 20087028926 A KR20087028926 A KR 20087028926A KR 100989568 B1 KR100989568 B1 KR 100989568B1
Authority
KR
South Korea
Prior art keywords
transformer
coil
secondary coil
pattern
primary coil
Prior art date
Application number
KR1020087028926A
Other languages
English (en)
Other versions
KR20080112418A (ko
Inventor
코수케 이시다
Original Assignee
가부시키가이샤 무라타 세이사쿠쇼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 무라타 세이사쿠쇼 filed Critical 가부시키가이샤 무라타 세이사쿠쇼
Publication of KR20080112418A publication Critical patent/KR20080112418A/ko
Application granted granted Critical
Publication of KR100989568B1 publication Critical patent/KR100989568B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00—Fixed inductances of the signal type 
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F27/00—Details of transformers or inductances, in general
    • H01F27/28—Coils; Windings; Conductive connections
    • H01F27/2804—Printed windings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F19/00—Fixed transformers or mutual inductances of the signal type
    • H01F19/04—Transformers or mutual inductances suitable for handling frequencies considerably beyond the audio range
    • H01F19/06—Broad-band transformers, e.g. suitable for handling frequencies well down into the audio range
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F27/00—Details of transformers or inductances, in general
    • H01F27/28—Coils; Windings; Conductive connections
    • H01F27/29—Terminals; Tapping arrangements for signal inductances
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
    • H03H7/42—Networks for transforming balanced signals into unbalanced signals and vice versa, e.g. baluns

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Multimedia (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Coils Or Transformers For Communication (AREA)

Abstract

각종의 임피던스를 갖는 선로에 적용가능한 적층형 발룬 트랜스포머를 제공한다. 적층형 발룬 트랜스포머는 자성체 기판(1)과 적층체(2)와 자성체 기판(3)과 외부 전극(4-1∼4-6)을 구비한다. 적층체(2)는 제 1 트랜스포머(5)와 제 2 트랜스포머(6)와 제 1 및 제 2 트랜스포머(5, 6)를 외측으로부터 덮은 절연체(7)를 갖고 있다. 제 1 트랜스포머(5)는 1차측 및 2차측 코일(5-1, 5-2)로 구성되고, 제 2 트랜스포머(6)는 1차측 및 2차측 코일(6-1, 6-2)로 구성되어 있다. 그리고, 제 1 트랜스포머(5)의 1차측 코일(5-1)의 선폭이 내부 전극(52a)측으로부터 내부 전극(51a)측을 향해서 감소하도록 설정되고, 제 2 트랜스포머(6)의 2차측 코일(6-2)의 선폭도 내부 전극(62a)측으로부터 내부 전극(61a)측을 향해서 감소하도록 설정되어 있다.
발룬 트랜스포머, 자성체 기판, 적층체, 절연체

Description

적층형 발룬 트랜스포머{LAYERED TYPE BALLOON TRANSFORMER}
본 발명은 휴대 전화기의 IC나 텔레비젼 수신기의 안테나 등의 평형-불평형 변환기로서 사용할 수 있는 적층형 발룬 트랜스포머에 관한 것이다.
발룬 트랜스포머는 도 22의 등가 회로도에 나타내는 바와 같이 제 1 트랜스포머(100)와 제 2 트랜스포머(200)를 갖고있다. 그리고, 제 1 트랜스포머(100)를 구성하는 코일(101, 102)과 제 2 트랜스포머(200)를 구성하는 코일(201, 202)을 도면에 나타내는 바와 같이 접속함으로써 언밸런스 단자(300)측의 임피던스와 밸런스 단자(301, 302)측의 임피던스 비를 1대4로 하고 있다.
종래, 이러한 종류의 회로 구조를 갖는 적층형 발룬 트랜스포머로서는, 예를 들면 특허 문헌 1이나 특허 문헌 2에 개시된 기술이 있다.
이들 적층형 발룬 트랜스포머는 제 1 및 제 2 트랜스포머(100, 200)의 코일을 형성하기 위한 코일용 도체 패턴이나 자성 시트 및 비자성 시트를 적층함으로써 구성되어 있어 소형화되어 있는 점에 특징을 갖는다.
특허 문헌 1: 일본 특허 공개 평04-206905호 공보
특허 문헌 2: 일본 특허 공개 평06-120428호 공보
그러나, 상술한 종래의 적층형 발룬 트랜스포머에서는 다음과 같은 문제가 있다.
발룬 트랜스포머에서는 일반적으로 언밸런스 단자측의 임피던스를 1로 하면 밸런스 단자측의 임피던스가 트랜스포머 수의 2승의 값이 된다. 예를 들면, 트랜스포머 수가 1인 경우에는 언밸런스 단자측의 임피던스와 밸런스 단자측의 임피던스 비가 1대1로 되고, 도 22에 나타내는 바와 같이, 트랜스포머 수가 2인 경우에는 언밸런스 단자측의 임피던스와 밸런스 단자측의 임피던스 비가 1대4(2의 2승)로 된다. 따라서, 언밸런스 단자에 대한 밸런스 단자측의 임피던스의 비를 변경하고 싶을 경우에는 트랜스포머 수를 변경하면 된다.
그러나, 언밸런스 단자에 대한 밸런스 단자측의 임피던스의 비는 1, 4, 9, …와 같이 이산적인 값을 갖고 또한 비 사이의 차이가 크다. 따라서, 밸런스 단자측의 선로가 언밸런스 단자측의 선로에 대해서 2, 3, 6 …과 같은 임피던스의 비를 가질 경우에는 종래의 발룬 트랜스포머를 사용할 수 없다. 즉, 종래의 발룬 트랜스포머에서는 범용성이 부족하여 각종 임피던스의 선로에 적용할 수 없다.
본 발명은 상술한 과제를 해결하기 위한 것으로서 각종의 임피던스를 갖는 선로에 적용가능한 적층형 발룬 트랜스포머를 제공하는 것을 목적으로 한다.
상기 과제를 해결하기 위한 청구항 1의 발명은, 제 1 자성체 기판과, 이 제 1 자성체 기판상에 적층되고 또한 각각이 서로 마주 향하는 1차측 코일과 2차측 코일로 구성된 제 1 트랜스포머 및 제 2 트랜스포머를 내포하는 적층체와, 이 적층체상에 설치된 제 2 자성체 기판을 구비하는 적층형 발룬 트랜스포머로서, 제 1 트랜스포머의 1차측 코일의 한쪽 끝을 언밸런스 단자로 함과 아울러 1차측 코일의 다른쪽 끝을 제 1 밸런스 단자로 하고, 2차측 코일의 한쪽 끝 및 다른쪽 끝을 각각 그라운드 단자로 하고, 제 2 트랜스포머의 1차측 코일의 한쪽 끝을 제 1 트랜스포머의 1차측 코일의 한쪽 끝에 접속함과 아울러 1차측 코일의 다른쪽 끝을 제 1 트랜스포머의 2차측 코일의 다른쪽 끝에 접속하고, 제 2 트랜스포머의 2차측 코일의 한쪽 끝을 제 1 트랜스포머의 2차측 코일의 한쪽 끝에 접속함과 아울러 2차측 코일의 다른쪽 끝을 제 2 밸런스 단자로 하고, 제 1 트랜스포머의 1차측 코일의 선폭이 한쪽 끝측으로부터 다른쪽 끝측을 향해서 증가 또는 감소하도록 1차측 코일의 형상을 설정함과 아울러 제 2 트랜스포머의 2차측 코일의 선폭이 한쪽 끝측으로부터 다른쪽 끝측을 향해서 증가 또는 감소하도록 2차측 코일의 형상을 설정한 구성으로 한다.
이러한 구성에 의해 제 1 트랜스포머의 1차측 코일의 선폭이 한쪽 끝측으로부터 다른쪽 끝측을 향해서 증가하도록 1차측 코일의 형상을 설정함과 아울러, 제 2 트랜스포머의 2차측 코일의 선폭이 한쪽 끝측으로부터 다른쪽 끝측을 향해서 증가하도록 2차측 코일의 형상을 설정함으로써 언밸런스 단자측의 임피던스와 제 1 및 제 2 밸런스 단자측의 임피던스의 비를 1대3 등과 같이 1대4보다 작게 할 수 있다. 또한, 제 1 트랜스포머의 1차측 코일의 선폭이 한쪽 끝측으로부터 다른쪽 끝측을 향해서 감소하도록 1차측 코일의 형상을 설정함과 아울러 제 2 트랜스포머의 2차측 코일의 선폭이 한쪽 끝측으로부터 다른쪽 끝측을 향해서 감소하도록 2차측 코일의 형상을 설정함으로써 1대6 등과 같이 1대4보다 크게 할 수 있다.
또한, 청구항 2의 발명은, 제 1 자성체 기판과, 이 제 1 자성체 기판상에 적층되고 또한 각각이 서로 마주 향하는 1차측 코일과 2차측 코일로 구성된 1의 트랜스포머를 내포하는 적층체와, 이 적층체상에 설치된 제 2 자성체 기판을 구비하는 적층형 발룬 트랜스포머로서, 트랜스포머의 1차측 코일의 한쪽 끝을 언밸런스 단자로 함과 아울러 1차측 코일의 다른쪽 끝을 제 1 밸런스 단자로 하고, 2차측 코일의 한쪽 끝을 그라운드 단자로 함과 아울러 2차측 코일의 다른쪽 끝을 제 2 밸런스 단자로 하고, 트랜스포머의 1차측 코일의 선폭과 2차측 코일의 선폭이 한쪽 끝측으로부터 다른쪽 끝측을 향해서 증가 또는 감소하도록 1차측 코일 및 2차측 코일의 형상을 설정한 구성으로 한다.
이러한 구성에 의해 1차측 및 2차측 코일의 선폭이 한쪽 끝측으로부터 다른쪽 끝측을 향해서 증가하도록 코일의 형상을 설정함으로써 언밸런스 단자측의 임피던스와 제 1 및 제 2 밸런스 단자측의 임피던스 비를 1대0.5 등과 같이 1대1보다 작게 할 수 있다. 또한, 1차측 및 2차측 코일의 선폭이 한쪽 끝측으로부터 다른쪽 끝측을 향해서 감소하도록 코일의 형상을 설정함으로써 상기 비를 1대2 등과 같이 1대1보다 크게 할 수 있다.
또한, 청구항 3의 발명은, 제 1 자성체 기판과, 이 제 1 자성체 기판상에 적층되며 또한 각각이 서로 마주 향하는 1차측 코일과 2차측 코일로 구성된 제 1 트랜스포머 내지 제 n 트랜스포머(n=3 이상의 정수)를 내포하는 적층체와, 이 적층체 상에 설치된 제 2 자성체 기판을 구비하는 적층형 발룬 트랜스포머로서, 제 1 트랜스포머의 1차측 코일의 한쪽 끝을 언밸런스 단자로 함과 아울러 상기 1차측 코일의 다른쪽 끝을 제 1 밸런스 단자로 하고, 제 n 트랜스포머의 2차측 코일의 한쪽 끝을 그라운드 단자로 함과 아울러 상기 2차측 코일의 다른쪽 끝을 제 2 밸런스 단자로 하고, 제 1 트랜스포머 내지 제 n-1 트랜스포머의 2차측 코일의 한쪽 끝을 제 n 트랜스포머의 2차측 코일의 한쪽 끝에 접속하고, 제 2 트랜스포머 내지 제 n 트랜스포머의 1차측 코일의 한쪽 끝을 제 1 트랜스포머의 1차측 코일의 한쪽 끝에 접속함과 아울러 다른쪽 끝을 전단의 트랜스포머의 2차측 코일의 다른쪽 끝에 각각 접속하고, 제 1 트랜스포머의 1차측 코일의 선폭이 한쪽 끝측으로부터 다른쪽 끝측을 향해서 증가 또는 감소하도록 상기 1차측 코일의 형상을 설정함과 아울러, 제 n 트랜스포머의 2차측 코일의 선폭이 한쪽 끝측으로부터 다른쪽 끝측을 향해서 증가 또는 감소하도록 상기 2차측 코일의 형상을 설정한 구성으로 한다.
이러한 구성에 의해 제 1 트랜스포머의 1차측 코일의 선폭이 한쪽 끝측으로부터 다른쪽 끝측을 향해서 증가하도록 1차측 코일의 형상을 설정함과 아울러 제 n 트랜스포머의 2차측 코일의 선폭이 한쪽 끝측으로부터 다른쪽 끝측을 향해서 증가하도록 2차측 코일의 형상을 설정함으로써 언밸런스 단자측의 임피던스와 밸런스 단자측의 임피던스 비를 1대n2보다 작게 할 수 있다. 또한, 제 1 트랜스포머의 1차측 코일의 선폭이 한쪽 끝측으로부터 다른쪽 끝측을 향해서 감소하도록 1차측 코일의 형상을 설정함과 아울러 제 n 트랜스포머의 2차측 코일의 선폭이 한쪽 끝측으로부터 다른쪽 끝측을 향해서 감소하도록 2차측 코일의 형상을 설정함으로써 1대n2보다 크게 할 수 있다.
이상 상세하게 설명한 바와 같이, 본 발명에 의하면, 언밸런스 단자에 대한 밸런스 단자측의 임피던스의 비를 1, 4, 9, …와 같은 이산적인 값뿐만 아니라 2, 3, 6 …등과 같이 실장한 선로의 임피던스에 맞춘 비로 임의로 설정할 수 있으므로, 각종 임피던스의 선로에 저삽입 손실로 실장할 수 있는 범용성이 뛰어난 적층형 발룬 트랜스포머를 제공할 수 있다는 뛰어난 효과가 있다.
도 1은 본 발명의 제 1 실시예에 따른 적층형 발룬 트랜스포머의 분해 사시도이다.
도 2는 적층형 발룬 트랜스포머의 외관도이다.
도 3은 최하층의 도체 패턴의 평면도이다.
도 4는 절연체층의 평면도이다.
도 5는 2층째의 도체 패턴의 평면도이다.
도 6은 제 1 트랜스포머의 1차측 코일을 전개해서 나타내는 개략 평면도이다.
도 7은 3층째의 도체 패턴의 평면도이다.
도 8은 절연체층의 평면도이다.
도 9는 최상층의 도체 패턴의 평면도이다.
도 10은 제 2 트랜스포머의 2차측 코일을 전개해서 나타내는 개략 평면도이다.
도 11은 제 1 및 제 2 트랜스포머의 전기적 구조를 나타내는 모식도이다.
도 12는 적층형 발룬 트랜스포머를 선로 상에 실장한 상태를 나타내는 평면도이다.
도 13은 본 발명의 제 2 실시예에 따른 적층형 발룬 트랜스포머의 분해 사시도이다.
도 14는 1차측 코일의 하층의 도체 패턴을 나타내는 평면도이다.
도 15는 중간의 절연체층을 나타내는 평면도이다.
도 16은 1차측 코일의 상층의 도체 패턴을 나타내는 평면도이다.
도 17은 2차측 코일의 하층의 도체 패턴을 나타내는 평면도이다.
도 18은 중간의 절연체층을 나타내는 평면도이다.
도 19는 2차측 코일의 상층의 도체 패턴을 나타내는 평면도이다.
도 20은 제 2 실시예의 적층형 발룬 트랜스포머의 등가 회로도이다.
도 21은 본 발명의 제 3 실시예에 따른 적층형 발룬 트랜스포머의 등가 회로도이다.
도 22는 종래예에 따른 1대4형의 발룬 트랜스포머의 등가 회로도이다.
(도면의 주요 부분에 대한 부호의 설명)
1, 3 … 자성체 기판 2 … 적층체
4-1∼4-6 … 외부 전극 5 … 제 1 트랜스포머
5-1, 6-1, 8-1, 9-1 … 1차측 코일 6 … 제 2 트랜스포머
5-2, 6-2, 8-2, 9-2 … 2차측 코일 7 … 절연체
8 … 트랜스포머
51∼54, 61∼64, 81∼84 … 도체 패턴
51a∼54a, 61a∼64a … 내부 전극
51b∼54b, 51c∼54c, 61b∼64b, 61c∼64c … 패턴
71∼76 … 절연체층
이하, 본 발명의 최선의 실시형태에 대해서 도면을 참조해서 설명한다.
실시예 1
도 1은 본 발명의 제 1 실시예에 따른 적층형 발룬 트랜스포머의 분해 사시도이고, 도 2는 적층형 발룬 트랜스포머의 외관도이다.
도 2에 나타내는 바와 같이 이 실시예에서는 적층형 발룬 트랜스포머를 제 1자성체 기판으로서의 자성체 기판(1)과, 이 자성체 기판(1) 상에 적층된 적층체(2)와, 이 적층체(2) 상에 접착된 제 2 자성체 기판으로서의 자성체 기판(3)과, 외부 전극(4-1∼4-6)으로 구성했다.
적층체(2)는 도 1에 나타내는 바와 같이 제 1 트랜스포머(5)와, 이 제 1 트랜스포머(5)와 거의 같은 구조이며 또한 같은 방향을 향하는 제 2 트랜스포머(6)와, 이들 제 1 및 제 2 트랜스포머(5, 6)를 외측으로부터 덮은 절연체(7)(도 2 참조)를 갖고 있다.
절연체(7)는, 예를 들면 유전체이며 절연체층(71∼75)을 적층해서 이루어진다. 그리고, 제 1 및 제 2 트랜스포머(5, 6)는 이러한 절연체층(71∼74) 상에 패턴 형성되어 있다.
구체적으로는 제 1 트랜스포머(5)를 적층 방향으로 서로 마주 향하는 1차측 코일(5-1)과 2차측 코일(5-2)로 구성했다. 그리고, 1차측 코일(5-1)을 도체 패턴(51)과 도체 패턴(52)으로 형성하고, 2차측 코일(5-2)을 도체 패턴(53)과 도체 패턴(54)으로 형성했다.
한편, 제 2 트랜스포머(6)도 적층 방향으로 서로 마주 향하는 1차측 코일(6-1)과 2차측 코일(6-2)로 구성했다. 그리고, 1차측 코일(6-1)을 도체 패턴(63)과 도체 패턴(64)으로 형성하고, 2차측 코일(6-2)을 도체 패턴(61)과 도체 패턴(62)으로 형성했다.
여기에서, 제 1 및 제 2 트랜스포머(5, 6)의 구조에 대해서 상세하게 설명한다.
도체 패턴(51, 64)은 자성체 기판(1) 상에 적층된 절연체층(71) 상에 포토리소 그래픽법 등에 의해 패턴 형성되어 있다. 그리고, 절연체층(72)이 도체 패턴(51, 64) 상에 적층된 후 도체 패턴(52, 63)이 절연체층(72) 상에 패턴 형성되어 있다.
도 3은 도체 패턴(51, 64)의 평면도이고, 도 4는 절연체층(72)의 평면도이며, 도 5는 도체 패턴(52, 63)의 평면도이고, 도 6은 제 1 트랜스포머(5)의 1차측 코일(5-1)을 전개해서 나타내는 개략 평면도이다.
도 3에 나타내는 바와 같이, 도체 패턴(51)은 내측으로부터 인출된 내부 전극(51a)을 갖는 패턴(51b)과 외측의 패턴(51c)으로 형성되어 있다. 또한, 도체 패턴(52)은 도 5에 나타내는 바와 같이 외측으로 인출된 내부 전극(52a)을 갖는 패 턴(52b)과 내측의 패턴(52c)으로 형성되어 있다. 그리고, 도체 패턴(52)의 패턴(52b)의 단부(52b')와 도체 패턴(51)의 패턴(51c)의 단부(51c')가 도 4에 나타내는 절연체층(72)의 스루홀(72a)을 통해서 접속되어 있다. 또한, 패턴(51c)의 단부(51c'')와 패턴(52c)의 단부(52c')가 스루홀(72b)을 통해서 접속되고, 패턴(52c)의 단부(52c'')와 패턴(51b)의 단부(51b')가 스루홀(72c)을 통해서 접속되어 있다. 이와 같이 하여, 내부 전극(51a, 52a)을 양단으로 하는 스파이럴 형상의 1차측 코일(5-1)이 형성되어 있다.
그런데, 이 실시예에서는 패턴(52b)의 선폭이 가장 굵고, 패턴(51c, 52c)의 순서로 선폭이 가늘어지며, 패턴(51b)의 선폭이 가장 가늘게 되도록 형성되어 있다.
즉, 도　6에 나타내는 바와 같이 제 1 트랜스포머(5)의 1차측 코일(5-1)을 전개하면 그 선폭이 한쪽 끝인 내부 전극(52a)측으로부터 다른쪽　끝인 내부 전극(51a)측을 향해서 감소한다.
한편, 도체 패턴(64)은 도 3에 나타내는 바와 같이 인근 도체 패턴(51)의 외측 중앙부(내부 전극(52a)과 대응하는 위치)로 인출된 내부 전극(64a)을 갖는 패턴(64b)과 내측의 패턴(64c)으로 형성되어 있다. 또한, 도체 패턴(63)은 도 5에 나타내는 바와 같이 내측으로부터 도체 패턴(52, 63) 사이의 중앙에까지 인출된 내부 전극(63a)을 갖는 패턴(63b)과 외측의 패턴(63c)으로 형성되어 있다. 그리고, 패턴(64b)의 단부(64b')와 패턴(63c)의 단부(63c')가 스루홀(72d)을 통해서 접속되어 있다. 또한, 패턴(63c)의 단부(63c'')와 패턴(64c)의 단부(64c')가 스루홀(72e)을 통해서 접속되고, 패턴(64c)의 단부(64c'')와 패턴(63b)의 단부(63b')가 스루홀(72f)을 통해서 접속되어 있다. 이와 같이 하여, 내부 전극(64a, 63a)을 양단으로 하고 또한 선폭이 내부 전극(64a)측으로부터 내부 전극(63a)측을 향해서 감소하는 스파이럴 형상의 1차측 코일(6-1)이 형성되어 있다.
또한, 도 1에 나타내는 바와 같이, 도체 패턴(53, 62)은 도체 패턴(52, 63)상에 적층된 절연체층(73)상에 패턴 형성되어 있다. 그리고, 절연체층(74)이 도체 패턴(53, 62)상에 적층된 후 도체 패턴(54, 61)이 절연체층(74)상에 패턴 형성되어 있다.
도 7은 도체 패턴(53, 62)의 평면도이고, 도 8은 절연체층(74)의 평면도이고, 도 9는 도체 패턴(54, 61)의 평면도이고, 도 10은 제 2 트랜스포머(6)의 2차측 코일(6-2)을 전개해서 나타내는 개략 평면도이다.
도 7에 나타내는 바와 같이, 도체 패턴(53)은 내측으로부터 도체 패턴(53, 62) 사이의 중앙까지 인출된 내부 전극(53a)을 갖는 패턴(53b)과 외측의 패턴(5cc)으로 형성되어 있다. 또한, 도체 패턴(54)은 이웃의 도체 패턴(61)의 외측 중앙부(내부 전극(62a)과 대응하는 위치)로 인출된 내부 전극(54a)을 갖는 패턴(54b)과 내측의 패턴(54c)으로 형성되어 있다. 그리고, 도체 패턴(54)의 패턴(54b)의 단부(54b')와 도체 패턴(53)의 패턴(53c)의 단부(53c')가 도 8에 나타내는 절연체층(74)의 스루홀(74a)을 통해서 접속되어 있다. 또한, 패턴(53c)의 단부(53'')와 패턴(54c)의 단부(54c')가 스루홀(74b)을 통해서 접속되고, 패턴(54c)의 단부(54c'')와 패턴(53b)의 단부(53b')가 스루홀(74c)을 통해서 접속되어 있다. 이와 같이 하여, 내부 전극(54a, 53a)을 양단으로 하고 또한 선폭이 내부 전극(54a)측으로부터 내부 전극(53a)측을 향해서 감소하는 스파이럴 형상의 2차측 코일(5-2)이 형성되어 있다.
한편, 도체 패턴(62)은 도 7에 나타내는 바와 같이 외측으로 인출된 내부 전극(62a)을 갖는 패턴(62b)과 내측의 패턴(62c)으로 형성되어 있다. 또한, 도체 패턴(61)은 도 9에 나타내는 바와 같이 내측으로부터 인출된 내부 전극(61a)을 갖는 패턴(61b)과 외측의 패턴(61c)으로 형성되어 있다. 그리고, 패턴(62b)의 단부(62b')와 패턴(61c)의 단부(61c')가 스루홀(74d)을 통해서 접속되어 있다. 또한, 패턴(61c)의 단부(61c'')와 패턴(62c)의 단부(62c')가 스루홀(74e)을 통해서 접속되고, 패턴(62c)의 단부(62c'')와 패턴(61b)의 단부(61b')가 스루홀(74f)을 통해서 접속되어 있다. 이와 같이 하여, 내부 전극(62a, 61a)을 양단으로 하는 스파이럴 형상의 2차측 코일(6-2)이 형성되어 있다.
그런데, 이 실시예에서는 패턴(62b)의 선폭이 가장 굵고, 패턴(61c, 62c)의 순서로 선폭이 가늘어지며, 패턴(61b)의 선폭이 가장 가늘게 되도록 형성되어 있다.
즉, 도 10에 나타내는 바와 같이, 제 2 트랜스포머(6)의 2차측 코일(6-2)을 전개하면 그 선폭이 한쪽 끝인 내부 전극(62a)측으로부터 다른쪽 끝인 내부 전극(61a)측을 향해서 감소하도록 2차측 코일(6-2)의 형상을 설정하고 있다.
그리고, 도 1에 나타내는 바와 같이 절연체층(75)이 도체 패턴(54, 61) 상에 적층되고, 자성체 기판(3)이 이 절연체층(75) 상에 접착되어 있다.
외부 전극(4-1∼4-6)은 상기와 같은 구조의 칩체의 측면에 형성되어 있다.
구체적으로는 외부 전극(4-1)이 도체 패턴(52, 64)의 내부 전극(52a, 64a)의 양쪽에 전기적으로 접속되고, 외부 전극(4-2)이 도체 패턴(51)의 내부 전극(51a)에 전기적으로 접속되어 있다. 그리고, 외부 전극(4-3)이 도체 패턴(61)의 내부 전극(61a)에 전기적으로 접속되고, 외부 전극(4-4)이 도체 패턴(53, 63)의 내부 전극(53a, 63a)의 양쪽에 전기적으로 접속됨과 아울러 외부 전극(4-5)이 도체 패턴(54, 62)의 내부 전극(54a, 62a)의 양쪽에 전기적으로 접속되어 있다.
도 11은 제 1 및 제 2 트랜스포머(5, 6)의 전기적 구조를 나타내는 모식도이다.
상기와 같은 도체 패턴끼리의 접속이나 외부 전극(4-1∼4-6)과 내부 전극의 접속에 의해서 전기적 구조는 도 11에 나타내는 바와 같은 회로 구조로 된다.
즉, 제 1 트랜스포머(5)의 1차측 코일(5-1)의 내부 전극(52a)에 접속한 외부 전극(4-1)을 언밸런스 단자로 함과 아울러 내부 전극(51a)에 접속한 외부 전극(4-2)을 제 1 밸런스 단자로 한다. 그리고, 2차측 코일(5-2)의 양단이 되는 내부 전극(53a, 54a)에 접속된 외부 전극(4-4, 4-5)을 그라운드 단자로 한다. 또한, 제 2 트랜스포머(6)의 1차측 코일(6-1)의 내부 전극(64a)이 1차측 코일의 내부 전극(52a)에 접속하고 있다. 그리고, 내부 전극(63a)이 외부 전극(4-4)을 통해서 제 1 트랜스포머(5)의 2차측 코일(5-2)의 내부 전극(53a)에 접속하고 있다. 그리고, 2차측 코일(6-2)의 내부 전극(62a)이 제 1 트랜스포머(5)의 2차측 코일(5-2)의 내부 전극(54a)에 접속하고 있다. 또한, 2차측 코일(6-2)의 내부 전극(61a)에 접속한 외 부 전극(4-3)을 제 2 밸런스 단자로 한다.
이러한 회로 구조는 도 22에 나타낸 1대4형의 발룬 트랜스포머와 같은 구조이다. 그러나, 이 실시예의 적층형 발룬 트랜스포머는 도 6 및 도 10에 나타내는 바와 같이 제 1 트랜스포머(5)의 1차측 코일(5-1)의 선폭이 내부 전극(52a)측으로부터 내부 전극(51a)측을 향해서 감소하도록 설정되고, 제 2 트랜스포머(6)의 2차측 코일(6-2)의 선폭이 내부 전극(62a)측으로부터 내부 전극(61a)측을 향해서 감소하도록 설정되어 있으므로, 도 1에 있어서 언밸런스 단자인 외부 전극(4-1)측의 임피던스와 제 1 및 제 2 밸런스 단자인 외부 전극(4-2, 4-3)측의 임피던스 비를 1대4가 아닌 1대5나 1대6 등과 같이 1대4보다 크게 할 수 있다.
다음에, 이 실시예의 적층형 발룬 트랜스포머가 나타내는 작용 및 효과에 대해서 설명한다.
도 12는 적층형 발룬 트랜스포머를 선로 상에 실장한 상태를 나타내는 평면도이다.
도 12에 있어서 신호 라인(A1)과 그라운드 라인(A2)으로 이루어지는 선로(A)의 특성 임피던스가 50Ω이고, 신호 라인(B1, B2)과 그라운드 라인(B3)으로 이루어지는 선로(B)의 특성 임피던스가 200Ω인 경우에는 도 22에 나타낸 1대4형의 적층형 발룬 트랜스포머를 이용할 수 있다.
그러나, 실제의 선로에서는 선로(A)측과 선로(B)측의 특성 임피던스의 비가 1대4로 되지 않고 1대4로부터 크게 벗어난 비로 될 경우가 많다. 이와 같은 선로에 종래의 적층형 발룬 트랜스포머를 실장해도 적정한 밸런스 특성을 얻을 수 없고 그 삽입 손실이 크다.
이에 대해서 이 실시예의 적층형 발룬 트랜스포머에서는 상기한 바와 같이 언밸런스 단자인 외부 전극(4-1)측의 임피던스와 제 1 및 제 2 밸런스 단자인 외부 전극(4-2, 4-3)측의 임피던스의 비를 1대6으로 설정함으로써 삽입 손실의 적은 실장이 가능하게 된다.
구체적으로는 제 1 트랜스포머(5)의 1차측 코일(5-1)의 선폭과 제 2 트랜스포머(6)의 2차측 코일(6-2)의 선폭의 변화를 적절하게 설정하고, 외부 전극(4-1)측의 임피던스와 외부 전극(4-2, 4-3)측의 임피던스 비를 1대6으로 설정한다. 그리고, 이러한 설정 상태에서 도 12에 나타내는 바와 같이 언밸런스 단자인 외부 전극(4-1)을 선로(A)측의 신호 라인(A1)에 접속함과 아울러 외부 전극(4-5)을 그라운드 라인(A2)에 접속하고, 제 1 및 제 2 밸런스 단자인 외부 전극(4-2, 4-3)을 선로(B)측의 신호 라인(B1, B2)에 접속함과 아울러 외부 전극(4-4)을 그라운드 라인(B3)에 접속한다. 이에 따라, 적층형 발룬 트랜스포머가 적정한 밸런스 특성을 나타낸다.
발명자는 이러한 상정을 확인하기 위해 시뮬레이션을 수행했다.
시뮬레이션에서는 우선 제 1 트랜스포머(5)의 1차측 코일(5-1)과 제 2 트랜스포머(6)의 2차측 코일(6-2)의 선폭에 도 6이나 도 10에 나타낸 바와 같은 변화를 주지 않고, 선폭을 균일하게 한 1대4형의 적층형 발룬 트랜스포머를 50Ω 선로(A)와 300Ω의 선로(B) 중간에 실장해서 470㎒, 750㎒, 790㎒의 고주파에 대한 삽입 손실(dB)을 계산했다. 그러면, 이 1대4형의 적층형 발룬 트랜스포머에서는 470㎒, 750㎒, 790㎒의 각 고주파에 대해서 -0.894㏈, -1.052㏈, -1.085㏈의 삽입 손실이었다.
다음에, 제 1 트랜스포머(5)의 1차측 코일(5-1)과 제 2 트랜스포머(6)의 2차측 코일(6-2)의 선폭에 도 6이나 도 10에 나타낸 바와 같은 변화를 주어서 임피던스비를 1대6으로 한 이 실시예의 적층형 발룬 트랜스포머를 50Ω 선로(A)와 300Ω의 선로(B) 중간에 실장하여 470㎒, 750㎒㎒, 790㎒의 고주파에 대한 삽입 손실(㏈)을 계산했다. 그러면, 이 실시예의 적층형 발룬 트랜스포머에서는 470㎒, 750㎒, 790㎒의 각 고주파에 대해서 -0.864㏈, -0.909㏈, -0.923㏈의 삽입 손실이며 삽입 손실이 극히 작아지는 것이 확인되었다.
이상과 같이, 이 실시예의 적층형 발룬 트랜스포머에 의하면 언밸런스 단자에 대한 밸런스 단자측의 임피던스의 비를 5, 6, 7 …등과 같이 실장하는 선로의 임피던스에 맞춘 비로 임의로 설정할 수 있으므로 각종 임피던스의 선로에 저삽입 손실로 실장할 수 있다.
또한, 이 실시예에서는 제 1 트랜스포머(5)의 1차측 코일(5-1)과 제 2 트랜스포머(6)의 2차측 코일(6-2)뿐만 아니라 제 1 트랜스포머(5)의 2차측 코일(5-2)이나 제 2 트랜스포머(6)의 1차측 코일(6-1)의 선폭에도 도 6이나 도 10에 나타낸 바와 같은 변화를 준 적층형 발룬 트랜스포머를 예시했지만, 1차측 코일(5-1)과 2차측 코일(6-2)에만 선폭의 변화를 주고 2차측 코일(5-2)이나 1차측 코일(6-1)의 선폭을 균일하게 한 적층형 발룬 트랜스포머에서도 이 실시예와 거의 같은 작용 및 효과를 발휘한다.
실시예 2
다음에 본 발명의 제 2 실시예에 대해서 설명한다.
도 13은 본 발명의 제 2 실시예에 따른 적층형 발룬 트랜스포머의 분해 사시도이고, 도 14는 1차측 코일(8-1)의 하층의 도체 패턴을 나타내는 평면도이고, 도 15는 중간의 절연체층(72)을 나타내는 평면도이며, 도 16은 1차측 코일(8-1)의 상층의 도체 패턴을 나타내는 평면도이며, 도 17은 2차측 코일(8-2)의 하층의 도체 패턴을 나타내는 평면도이며, 도 18은 중간의 절연체층(74)을 나타내는 평면도이며, 도 19는 2차측 코일(8-2)의 상층의 도체 패턴을 나타내는 평면도이다.
도 13에 나타내는 바와 같이 이 실시예의 적층형 발룬 트랜스포머는 1개의 트랜스포머(8)를 내포한 적층체(2)를 자성체 기판(1, 3)에 의해 끼우고, 측면에 4개(4-1∼4-4)를 장착한 구성으로 되어 있다.
구체적으로는 트랜스포머(8)를 상하로 마주 향하는 1차측 코일(8-1)과 2차측 코일(8-2)로 구성하고, 1차측 코일(8-1)을 도체 패턴(81)과 도체 패턴(82)으로 형성하고, 2차측 코일(8-2)을 도체 패턴(83)과 도체 패턴(84)으로 형성했다.
도 14에 나타내는 바와 같이, 도체 패턴(81)은 내측으로부터 인출된 내부 전극(81a)을 갖는 패턴(81b)과 외측의 패턴(81c)으로 형성되어 있다. 또한, 도체 패턴(82)은 도 16에 나타내는 바와 같이 외측으로 인출된 내부 전극(82a)을 갖는 패턴(82b)과 내측의 패턴(82c)으로 형성되어 있다. 그리고, 도체 패턴(82)의 패턴(82b)의 단부(82b')와 도체 패턴(81)의 패턴(81c)의 단부(81c')가 도 15에 나타내는 절연체층(72)의 스루홀(72a)을 통해서 접속되어 있다. 또한, 패턴(81c)의 단 부(81c'')와 패턴(82c)의 단부(82c')가 스루홀(72b)을 통해서 접속되고, 패턴(82c)의 단부(82c'')와 패턴(81b)의 단부(81b')가 스루홀(72c)을 통해서 접속되어 있다. 이와 같이 해서, 내부 전극(81a, 82a)을 양단으로 하는 스파이럴 형상의 1차측 코일(8-1)이 형성되어 있다.
이러한 1차측 코일(8-1)에 있어서도 패턴(82b)의 선폭이 가장 굵고, 패턴(81c, 82c)의 순서로 선폭이 가늘어지며, 패턴(81b)의 선폭이 가장 가늘게 되도록 형성되고, 한쪽 끝인 내부 전극(82a)측으로부터 다른쪽 끝인 내부 전극(81a)측을 향해서 가늘게 되어 있다.
한편, 도체 패턴(83, 84)은 도 13에 나타내는 바와 같이 절연체층(73)을 통해서 도체 패턴(81, 82)의 위쪽에 배치되어 있다.
도 17에 나타내는 바와 같이, 도체 패턴(83)은 내측으로부터 인출된 내부 전극(83a)을 갖는 패턴(83b)과 외측의 패턴(83c)으로 형성되어 있다. 또한, 도체 패턴(84)은 도 19에 나타내는 바와 같이 외측으로 인출된 내부 전극(84a)을 갖는 패턴(84b)과 내측의 패턴(84c)으로 형성되어 있다. 그리고, 도체 패턴(84)의 패턴(84b)의 단부(84b')와 도체 패턴(83)의 패턴(83c)의 단부(83c')가 도 18에 나타내는 절연체층(74)의 스루홀(74a)을 통해서 접속되어 있다. 또한, 패턴(83c)의 단부(83c'')와 패턴(84c)의 단부(84c')가 스루홀(74b)을 통해서 접속되고, 패턴(84c)의 단부(84c'')와 패턴(83b)의 단부(83b')가 스루홀(74c)을 통해서 접속되어 있다. 이와 같이 하여, 내부 전극(83a, 84a)을 양단으로 하는 스파이럴 형상의 2차측 코일(8-2)이 형성되어 있다.
이러한 2차측 코일(8-2)에 있어서도 패턴(84b)의 선폭이 가장 굵고, 패턴(83c, 84c)의 순서로 선폭이 가늘어지며, 패턴(83b)의 선폭이 가장 가늘게 되도록 형성되고, 한쪽 끝인 내부 전극(84a)측으로부터 다른쪽 끝인 내부 전극(83a)측을 향해서 가늘게 되어 있다.
그리고, 도 13에 나타내는 바와 같이, 외부 전극(4-1)이 도체 패턴(82)의 내부 전극(82a)에 전기적으로 접속하고 외부 전극(4-2)이 도체 패턴(81)의 내부 전극(81a)에 전기적으로 접속하고 있다. 그리고, 외부 전극(4-3)이 도체 패턴(83)의 내부 전극(83a)에 전기적으로 접속하고 외부 전극(4-4)이 도체 패턴(84)의 내부 전극(84a)에 전기적으로 접속하고 있다.
도 20은 제 2 실시예의 적층형 발룬 트랜스포머의 등가 회로도이다.
도 20에 나타내는 바와 같이, 1차측 코일(8-1)의 내부 전극(82a)에 접속한 외부 전극(4-1)을 언밸런스 단자로 함과 아울러 내부 전극(81a)에 접속한 외부 전극(4-2)을 제 1 밸런스 단자로 한다. 그리고, 2차측 코일(8-2)의 내부 전극(83a)에 접속한 외부 전극(4-3)을 제 2 밸런스 단자로 함과 아울러 내부 전극(84a)에 접속한 외부 전극(4-4)을 그라운드 단자로 함으로써 1대1형의 발룬 트랜스포머와 같은 구조가 된다.
그러나, 이 실시예의 적층형 발룬 트랜스포머는 트랜스포머(8)의 1차측 코일(8-1)의 선폭이 내부 전극(82a)측으로부터 내부 전극(81a)측을 향해서 감소하도록 설정되고 2차측 코일(8-2)의 선폭도 내부 전극(84a)측으로부터 내부 전극(83a)측을 향해서 감소하도록 설정되어 있으므로, 언밸런스 단자인 외부 전극(4-1)측의 임피던스와 제 1 및 제 2 밸런스 단자인 외부 전극(4-2, 4-3)측의 임피던스 비를 1대1이 아닌 1대1.5나 1대2.0 등과 같이 1대1보다 크게 할 수 있다.
반대로, 외부 전극(4-2)을 언밸런스 단자로 함과 아울러 외부 전극(4-3)을 그라운드 단자로 하고 외부 전극(4-1, 4-4)을 제 1 및 제 2 밸런스 단자로 함으로써 언밸런스 단자인 외부 전극(4-2)측의 임피던스와 제 1 및 제 2 밸런스 단자인 외부 전극(4-1, 4-4)측의 임피던스 비를 1대1이 아닌 1대0.75나 1대0.5 등과 같이 1대1보다 작게 할 수 있다.
그 밖의 구성, 작용 및 효과는 상기 제 1 실시예와 같으므로 그 기재는 생략한다.
실시예 3
다음에, 본 발명의 제 3 실시예에 대해서 설명한다.
도 21은 본 발명의 제 3 실시예에 따른 적층형 발룬 트랜스포머의 등가 회로도이다.
이 실시예는 도 1에 나타낸 적층형 발룬 트랜스포머처럼 자성체 기판(1, 3) 사이에 적층체(2)를 끼우고 그 측면에 외부 전극(4-1∼4-6)을 장착한 구성에 있어서 도 21에 나타내는 바와 같이 n(n=3 이상의 정수)개의 제 1 트랜스포머[9(1)]∼제 n 트랜스포머[9(n)]를 적층체(2)에 내포했다.
구체적으로는, 제 1 트랜스포머[9(1)]의 1차측 코일(9-1)의 좌측 끝을 외부 전극(4-1)에 접속해서 언밸런스 단자로 함과 아울러 우측 끝을 외부 전극(4-2)에 접속해서 제 1 밸런스 단자로 했다. 또한, 최종단의 제 n 트랜스포머[9(n)]에서는 2차측 코일(9-2)의 좌측 끝을 외부 전극(4-5)에 접속해서 그라운드 단자로 함과 아울러 우측 끝을 외부 전극(4-3)에 접속해서 제 2 밸런스 단자로 했다.
그리고, 제 1 트랜스포머[9(1)]∼제 n-1 트랜스포머[9(n-1)]의 각 2차측 코일(9-2)의 좌측 끝을 제 n 트랜스포머[9(n)]의 2차측 코일(9-2)의 좌측 끝에 접속했다. 즉, 제 1 트랜스포머[9(1)]∼제 n 트랜스포머[9(n)]의 모든 2차측 코일(9-2)의 좌측 끝을 외부 전극(4-5)에 접속해서 그라운드 단자로 했다. 또한, 제 2 트랜스포머[9(2)]∼제 n 트랜스포머[9(n)]의 1차측 코일(9-1)의 좌측 끝을 제 1 트랜스포머[9(1)]의 1차측 코일(9-1)의 좌측 끝에 접속했다. 즉, 제 1 트랜스포머[9(1)]∼제 n 트랜스포머[9(n)]의 전체 1차측 코일(9-1)의 좌측 끝을 외부 전극(4-1)에 접속해서 언밸런스 단자로 했다. 그리고, 제 2 트랜스포머[9(2)]∼제 n 트랜스포머[9(n)]의 1차측 코일(9-1)의 우측 끝을 전단의 트랜스포머[9(1)∼9(n-1)]의 2차측 코일(9-2)의 우측 끝에 각각 접속했다.
이러한 전기 회로 구조에 있어서, 1차측 및 2차측 코일(9-1, 9-2)의 선폭이 균일하다면 이 적층형 발룬 트랜스포머는 1대n2형의 적층형 발룬 트랜스포머이지만, 이 실시예에 있어서도 상기 제 1 및 제 2 실시예와 마찬가지로 제 1 트랜스포머[9(1)]의 1차측 코일(9-1)의 선폭을 좌측 끝측으로부터 우측 끝측을 향해서 증가 또는 감소하도록 설정하고, 제 n 트랜스포머[9(n)]의 2차측 코일(9-2)의 선폭을 좌측 끝측으로부터 우측 끝측을 향해서 증가 또는 감소하도록 설정한다. 즉, 이들 코일의 선폭을 언밸런스 단자측으로부터 제 1 및 제 2 밸런스 단자측을 향해서 증가 또는 감소시키고 있다.
이에 따라, 제 1 트랜스포머[9(1)]의 1차측 코일(9-1) 및 제 n 트랜스포머[9(n)]의 2차측 코일(9-2)의 선폭을 언밸런스 단자측으로부터 제 1 및 제 2 밸런스 단자측을 향해서 증가시키는 구조로 하면, 외부 전극(4-1)측의 임피던스와 외부 전극(4-2, 4-3)측의 임피던스 비를 1대n2보다 작게 할 수 있다. 또한 반대로, 선폭을 언밸런스 단자측으로부터 제 1 및 제 2 밸런스 단자측을 향해서 감소시키는 구조로 하면 외부 전극(4-1)측의 임피던스와 외부 전극(4-2, 4-3)측의 임피던스 비를 1대n2보다 크게 할 수 있다.
이 밖의 구성, 작용 및 효과는 상기 제 1 및 제 2 실시예와 마찬가지이므로 그 기재는 생략한다.
또한, 본 발명은 상기 실시예에 한정되는 것은 아니고 발명의 요지의 범위내에 있어서 각각의 변형이나 변경이 가능하다.
예를 들면, 상기 제 1 실시예에서는 언밸런스 단자측으로부터 제 1 및 제 2 밸런스 단자측을 향해서 선폭을 감소시킨 코일을 적용한 적층형 발룬 트랜스포머를 예시했지만 이것에 한정되는 것은 아니고, 선폭을 언밸런스 단자측으로부터 제 1 및 제 2 밸런스 단자측으로 증가시킨 코일을 적용한 적층형 발룬 트랜스포머도 본 발명의 범위에 포함되는 것은 물론이다.

Claims (3)

  1. 제 1 자성체 기판과, 이 제 1 자성체 기판상에 적층되고 또한 각각이 서로 마주 향하는 1차측 코일과 2차측 코일로 구성된 제 1 트랜스포머 및 제 2 트랜스포머를 내포하는 적층체와, 이 적층체상에 설치된 제 2 자성체 기판을 구비하는 적층형 발룬 트랜스포머에 있어서:
    상기 제 1 트랜스포머의 1차측 코일의 한쪽 끝을 언밸런스 단자로 함과 아울러 상기 1차측 코일의 다른쪽 끝을 제 1 밸런스 단자로 하고, 2차측 코일의 한쪽 끝 및 다른쪽 끝을 각각 그라운드 단자로 하고, 상기 제 2 트랜스포머의 1차측 코일의 한쪽 끝을 상기 제 1 트랜스포머의 1차측 코일의 한쪽 끝에 접속함과 아울러 상기 1차측 코일의 다른쪽 끝을 상기 제 1 트랜스포머의 2차측 코일의 다른쪽 끝에 접속하고, 상기 제 2 트랜스포머의 2차측 코일의 한쪽 끝을 상기 제 1 트랜스포머의 2차측 코일의 한쪽 끝에 접속함과 아울러 상기 2차측 코일의 다른쪽 끝을 제 2 밸런스 단자로 하고,
    상기 제 1 트랜스포머의 1차측 코일의 선폭이 상기 한쪽 끝측으로부터 상기 다른쪽 끝측을 향해서 증가 또는 감소하도록 상기 1차측 코일의 형상을 설정함과 아울러 상기 제 2 트랜스포머의 2차측 코일의 선폭이 상기 한쪽 끝측으로부터 상기 다른쪽 끝측을 향해서 증가 또는 감소하도록 상기 2차측 코일의 형상을 설정한 것을 특징으로 하는 적층형 발룬 트랜스포머.
  2. 제 1 자성체 기판과, 이 제 1 자성체 기판 상에 적층되고 또한 각각이 서로 마주 향하는 1차측 코일과 2차측 코일로 구성된 제 1 트랜스포머를 내포하는 적층체와, 이 적층체 상에 설치된 제 2 자성체 기판을 구비하는 적층형 발룬 트랜스포머에 있어서:
    상기 트랜스포머의 1차측 코일의 한쪽 끝을 언밸런스 단자로 함과 아울러 상기 1차측 코일의 다른쪽 끝을 제 1 밸런스 단자로 하고, 2차측 코일의 한쪽 끝을 그라운드 단자로 함과 아울러 상기 2차측 코일의 다른쪽 끝을 제 2 밸런스 단자로 하고,
    상기 트랜스포머의 1차측 코일의 선폭과 2차측 코일의 선폭이 상기 한쪽 끝측으로부터 상기 다른쪽 끝측을 향해서 증가 또는 감소하도록 상기 1차측 코일 및 2차측 코일의 형상을 설정한 것을 특징으로 하는 적층형 발룬 트랜스포머.
  3. 제 1 자성체 기판과, 이 제 1 자성체 기판 상에 적층되고 또한 각각이 서로 마주 향하는 1차측 코일과 2차측 코일로 구성된 제 1 트랜스포머 내지 제 n 트랜스포머(n=3 이상의 정수)를 내포하는 적층체와, 이 적층체 상에 설치된 제 2 자성체 기판을 구비하는 적층형 발룬 트랜스포머에 있어서:
    상기 제 1 트랜스포머의 1차측 코일의 한쪽 끝을 언밸런스 단자로 함과 아울러 상기 1차측 코일의 다른쪽 끝을 제 1 밸런스 단자로 하고, 상기 제 n 트랜스포머의 2차측 코일의 한쪽 끝을 그라운드 단자로 함과 아울러 상기 2차측 코일의 다른쪽 끝을 제 2 밸런스 단자로 하고, 상기 제 1 트랜스포머 내지 제 n-1 트랜스포 머의 2차측 코일의 한쪽 끝을 제 n 트랜스포머의 2차측 코일의 상기 한쪽 끝에 접속하고, 상기 제 2 트랜스포머 내지 제 n 트랜스포머의 1차측 코일의 한쪽 끝을 상기 제 1 트랜스포머의 1차측 코일의 한쪽 끝에 접속함과 아울러 다른쪽 끝을 전단의 트랜스포머의 2차측 코일의 다른쪽 끝에 각각 접속하고,
    상기 제 1 트랜스포머의 1차측 코일의 선폭이 상기 한쪽 끝측으로부터 상기 다른쪽 끝측을 향해서 증가 또는 감소하도록 상기 제 1차측 코일의 형상을 설정함과 아울러 상기 제 n 트랜스포머의 2차측 코일의 선폭이 상기 한쪽 끝측으로부터 상기 다른쪽 끝측을 향해서 증가 또는 감소하도록 상기 2차측 코일의 형상을 설정 한 것을 특징으로 하는 적층형 발룬 트랜스포머.
KR1020087028926A 2006-06-01 2007-04-19 적층형 발룬 트랜스포머 KR100989568B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2006153210 2006-06-01
JPJP-P-2006-153210 2006-06-01

Publications (2)

Publication Number Publication Date
KR20080112418A KR20080112418A (ko) 2008-12-24
KR100989568B1 true KR100989568B1 (ko) 2010-10-25

Family

ID=38778322

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020087028926A KR100989568B1 (ko) 2006-06-01 2007-04-19 적층형 발룬 트랜스포머

Country Status (6)

Country Link
US (1) US7579923B2 (ko)
EP (1) EP2023355B1 (ko)
JP (1) JP4622003B2 (ko)
KR (1) KR100989568B1 (ko)
CN (1) CN101454848B (ko)
WO (1) WO2007138800A1 (ko)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101054902B1 (ko) * 2010-06-29 2011-08-05 전주대학교 산학협력단 평면 변압기
WO2013108862A1 (ja) * 2012-01-20 2013-07-25 株式会社村田製作所 コイル部品
US8912845B2 (en) * 2013-01-07 2014-12-16 Analog Devices, Inc. Multiple winding transformer coupled amplifier
KR101438401B1 (ko) * 2013-04-22 2014-09-12 주식회사 피플웍스 발룬 트랜스포머
JP6513994B2 (ja) * 2015-03-26 2019-05-15 Fdk株式会社 コイル部品
KR101762023B1 (ko) * 2015-11-19 2017-08-04 삼성전기주식회사 코일 부품 및 그 실장 기판
KR102163414B1 (ko) * 2015-12-30 2020-10-08 삼성전기주식회사 코일 전자부품
US20220344260A1 (en) * 2019-10-08 2022-10-27 Murata Manufacturing Co., Ltd. Integrated transformer module
US20220278041A1 (en) * 2019-10-08 2022-09-01 Murata Manufacturing Co., Ltd. Silicon transformer integrated chip

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07176918A (ja) * 1993-12-17 1995-07-14 Murata Mfg Co Ltd チップ型トランス
JPH08191016A (ja) * 1995-01-09 1996-07-23 Murata Mfg Co Ltd チップ型トランス
JP2005333011A (ja) 2004-05-20 2005-12-02 Hitachi Metals Ltd 積層型バラントランス及びそれを用いた高周波スイッチモジュール

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2949244B2 (ja) 1990-11-30 1999-09-13 株式会社村田製作所 積層型トランス
JPH06120428A (ja) 1992-10-02 1994-04-28 Matsushita Electric Ind Co Ltd 集積化バラン
JP3712163B2 (ja) * 1997-12-18 2005-11-02 株式会社村田製作所 コイル部品の設計方法
JPH11214943A (ja) * 1998-01-26 1999-08-06 Murata Mfg Co Ltd バルントランス
JP2001345212A (ja) * 2000-05-31 2001-12-14 Tdk Corp 積層電子部品
JP3800121B2 (ja) * 2001-04-19 2006-07-26 株式会社村田製作所 積層型バラントランス
JP3780414B2 (ja) * 2001-04-19 2006-05-31 株式会社村田製作所 積層型バラントランス
JP3752433B2 (ja) * 2001-05-31 2006-03-08 京セラ株式会社 積層型バラントランス
JP3975840B2 (ja) * 2002-06-27 2007-09-12 株式会社村田製作所 積層型圧電トランス
JP2004350143A (ja) * 2003-03-24 2004-12-09 Kyocera Corp バラントランス
US7283028B2 (en) * 2003-08-07 2007-10-16 Tdk Corporation Coil component
JP2006013063A (ja) * 2004-06-24 2006-01-12 Murata Mfg Co Ltd スパイラル線路及び電気回路部品
JP4381417B2 (ja) * 2004-11-25 2009-12-09 株式会社村田製作所 コイル部品
JP4470191B2 (ja) * 2005-05-20 2010-06-02 株式会社村田製作所 積層型バルントランス

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07176918A (ja) * 1993-12-17 1995-07-14 Murata Mfg Co Ltd チップ型トランス
JPH08191016A (ja) * 1995-01-09 1996-07-23 Murata Mfg Co Ltd チップ型トランス
JP2005333011A (ja) 2004-05-20 2005-12-02 Hitachi Metals Ltd 積層型バラントランス及びそれを用いた高周波スイッチモジュール

Also Published As

Publication number Publication date
WO2007138800A1 (ja) 2007-12-06
JP4622003B2 (ja) 2011-02-02
EP2023355B1 (en) 2016-04-06
CN101454848B (zh) 2012-05-09
US20090072923A1 (en) 2009-03-19
US7579923B2 (en) 2009-08-25
EP2023355A4 (en) 2015-04-15
EP2023355A1 (en) 2009-02-11
JPWO2007138800A1 (ja) 2009-10-01
CN101454848A (zh) 2009-06-10
KR20080112418A (ko) 2008-12-24

Similar Documents

Publication Publication Date Title
KR100989568B1 (ko) 적층형 발룬 트랜스포머
US9035718B2 (en) Directional coupler
US9300023B2 (en) Thin film balun
WO2018051798A1 (ja) コモンモードノイズフィルタ
US7439842B2 (en) Laminated balun transformer
JP2002190410A (ja) 積層型トランス
KR100644788B1 (ko) 적층 세라믹 전자부품
KR20010021239A (ko) Ｌｃ 노이즈 필터
JP2000077915A (ja) 方向性結合器
JP4783996B2 (ja) 積層型複合バラントランス
JPH08335517A (ja) 積層コモンモードチョークコイル
JP2002050910A (ja) バラン素子
JPH03153011A (ja) 積層トランス
JP6507504B2 (ja) インダクタ素子、及び、配線基板
JP3766262B2 (ja) バラントランス
JP2000260621A (ja) 積層型コモンモードチョークコイル
JP2002359507A (ja) 積層型バラントランス
WO1994022281A1 (en) Laminated circuit board
WO2018047486A1 (ja) 積層トロイダルコイルおよびその製造方法
JP2001110638A (ja) 積層電子部品
JPH0536535A (ja) Ｌｃフイルター
JPH10215134A (ja) 積層ｅｍｉフィルタ
JP2009055073A (ja) 高周波回路素子
JP2002299127A (ja) 積層型バルントランス
JP2002135005A (ja) 積層型共用器及びその調整方法

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130924

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20140923

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20151012

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20161007

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20171011

Year of fee payment: 8