JP3752433B2

JP3752433B2 - 積層型バラントランス

Info

Publication number: JP3752433B2
Application number: JP2001165754A
Authority: JP
Inventors: 豊牧野
Original assignee: Kyocera Corp
Current assignee: Kyocera Corp
Priority date: 2001-05-31
Filing date: 2001-05-31
Publication date: 2006-03-08
Anticipated expiration: 2021-05-31
Also published as: JP2002359507A

Description

【０００１】
【発明の属する技術分野】
この発明は積層型バラントランスに関し、特にたとえばＵＨＦ帯以上の高周波回路における伝送線路のインピーダンスを変換するためのインピーダンス変換器や平衡伝送線路の信号及び不平衡伝送線路の信号を相互に変換するための信号変換器、位相変換器などに用いる積層型バラントランスに関する。
【０００２】
【従来の技術】
バラントランス１は、図６に等価回路で示すように入力端子２ａ及び２つの伝送線路導体からなる不平衡伝送線路３、出力端子２ｂ、２ｃを夫々有する平衡伝送線路４ａ，４ｂからなる。このバラントランス１を用いて、不平衡伝送線路３の信号及び平衡伝送線路４ａ，４ｂの信号を相互に変換するためには、例えば、入出力端子２ａに不平衡伝送線路３が接続し、他の２つの出力端子２ｂ，２ｃに一端が接地された平衡伝送線路４ａ，４ｂをそれぞれ接続する。そして、入力端子２ａから不平衡信号を不平衡伝送線路３に入力すると、各伝送線路導体を通じて平衡伝送線路４ａ，４ｂ間で電磁結合が生じ、信号が出力側配線５ａ、５ｂを通じて出力端子２ｂ、２ｃに平衡信号として取り出される。即ち、取り出された信号は、その位相として互いに１８０度ずれ、レベルが等くなる。
【０００３】
このようなバラントランスとしては、ＵＨＦ帯以上の高周波帯域では変換損失を考慮し、同軸構造のバラントランスが一般的に用いられている。
しかしながら、上述した構成の同軸構造のバラントランスにおいては、構造が大型化しやすく移動無線機などのように小型化が要求される回路設計への応用は困難であるため、近年積層タイプの積層型バラントランスが考案されている（特開平７−１７６９１８号）。
図７に積層型バラントランスの構造を分解斜視図で示す。本構造としては、誘電体層１２０ａ〜１２０ｅが積層された積層体の誘電体層１２０ｃ一方主面に、一方が入力端子２００に接続され、他方が開放されて２つの渦巻を形成したλ／２のストリップライン２１０が、誘電体層１２０ｃ他方主面に、一方がアース電極１６０に接続され、他方が出力側となる渦巻状のλ／４のストリップライン２３０，２４０を形成し、アース電極１６１がストリップライン２３０，２４０と対面して形成している。これにより、図５で示す等価回路のバラントランス１を形成している。
【０００４】
このようなバラントランス１では従来の同軸構造バラントランスに比べて小型化が達成できるとともに、上側のアース電極１６０によりストリップライン２１０（不平衡伝送線路）に入るノイズを遮断するように構成されている。
【０００５】
【発明が解決しようとする課題】
しかしながら、特開平７−１７６９１８号の積層型バラントランスは、以下に示す問題点があった。
図８は図７のＡ−Ａ線断面図である。従来の積層型バラントランスは図７、図８に示す様に、ストリップライン２１０はストリップライン２３０、２４０と電磁結合させるために互いに対向する渦巻を一体的に同一の誘電体層上に形成している。
【０００６】
しかしながら、このストリップライン２１０の２つの渦巻が一体的に形成しているために、誘電体層を積層する製造工程において誘電体層１２０ｃ、１２０ｄの何れかに積層ずれが生じた場合には、ストリップライン２1０、ストリップライン２３０間及びストリップライン２１０、ストリップライン２４０間の磁気結合力のバランスが崩れる場合がある。これにより、積層型バラントランスの挿入損失が悪化し、その結果、量産工程における歩留まりが低下するという問題点があった。
【０００７】
また、特開平７−１７６９１８号の積層型のバラントランスは、同軸構造のバラントランスに比較して確かに薄型化に適しているが、上述のように２層に亘るアース電極１６０、１６１と入力端子２００とが別の層に形成されているために、更なる薄型化するには限界があった。
【０００８】
本発明は上述の問題点に鑑みて案出されたものであり、その目的は、積層ずれによる特性の劣化を抑制することができると共に、挿入損失を改善して信頼性を向上し歩留まりを向上させることが可能となる積層型バラントランスを提供することにある。
【０００９】
また、本発明の他の目的は薄型に適した積層型バラントランスを提供することにある。
【００１０】
【課題を解決するための手段】
上述の課題を解決するために本発明は、渦巻状に形成された第１、第２、第３、及び第４ストリップラインを含み、前記各ストリップラインは、その長さが使用周波数のλ／４の長さに設定され、前記第１ストリップラインと前記第４ストリップラインとを接続することにより一次側コイルを構成するとともに、前記第２ストリップラインと前記第３ストリップラインとがそれぞれ二次側コイルを構成し、前記第１ストリップラインには前記第３ストリップラインが、前記第２ストリップラインには前記第４ストップラインがそれぞれ電磁界結合され、前記一次側コイルの一端を信号入力端とし、前記各二次側コイルの一端をアース電極に接地するとともに他端を信号出力端とし、前記第１、第２、第３、及び第４ストリップラインを、第１、第２誘電体層を含む複数の誘電体層を積層してなる積層体の内部に設けた積層型バラントランスであって、前記第１ストリップライン及び第２ストリップラインを前記第１誘電体層の一方主面に、前記第３ストリップライン及び第４ストリップラインを前記第２誘電体層の一方主面にそれぞれ配置したことを特徴とする積層型バラントランスを提供する。
【００１１】
本発明の構成によれば、従来の２つの渦巻を一体的に同一誘電体層上に形成していたλ／２のストリップラインを第１ストリップラインと第４ストリップラインとに分け、更に、夫々異なる第１、第２誘電体層に分離配置しているために、第１、第２誘電体層の何れかに積層ズレが生じても、第１、第４ストリップラインの何れか一方がずれるだけであるため、従来のλ／２ストリップラインがズレる量よりも少なくなり、これにより、磁気結合力のバランスが崩れる割合が低くなって挿入損失が向上し、量産工程における歩留まりが向上できるものである。
【００１２】
また、従来、図６に示すストリップライン２３０，２４０が同一の誘電体層１２０ｄに異なる方向に巻回し、かつ互いの間隔が近接して配置しているために、各ストリップライン２３０，２４０の中心側端部からアース電極１６１側に流れる電流の向きが逆となり、電磁結合が弱められる場合があるのに対して、第２、第３ストリップラインを異なる誘電体層に形成させる事により、第２、第３ストリップライン間の距離が極大化しているため、第２のストリップラインと第４のストリップラインの電磁結合を逆極性である第３のストリップラインで弱める影響を小さくすることができ、バラントランスの挿入損失を改善させることが可能となる。
【００１３】
また、前記二次側コイルの一端が接続されるアース電極が設けられている誘電体層上に前記信号入力端に接続する入力端子を形成しても良い。
【００１４】
即ち、第１ストリップラインが形成された領域に対向する第３誘電体層の領域又は前記第４ストリップラインが形成された領域に対向する第４誘電体層の領域は、何れもアース電極を形成させないので、アース電極を形成する第３誘電体層又は第４誘電体層と同一誘電体層に入力電極が形成できるため、従来に比べて積層型バラントランスの薄型化を図ることができる。
【００１５】
【発明の実施の形態】
本発明の実施の形態を図面により説明する。
図１は本発明の積層型バラントランスの全体構造を示す斜視図、図２は図１の分解斜視図、図３はその等価回路図である。
【００１６】
本発明の積層型バラントランス１０は、誘電体層１２ａ，１２ｂ，１２ｃ，１２ｄを順次積層した積層体１１と、積層体１１の側面の厚み方向に向けて形成した端子電極１５ａ〜１５ｆからなる。
一番上の誘電体層１２ａの一方主面には、略全面にアース電極４０が形成され、ビアホール導体５０と接続されている。また、アース電極４０から誘電体基板１２aの両端面に向かって、２つの引出端子４２、４３が形成される。この引出端子４２は端子電極１５ｆに、引出電極４３は端子電極１５ａに接続されている。
【００１７】
なお、アース電極４０のある一辺には後述する誘電体層１２ｄ上に形成する不平衡信号の入力端子３５が形成できる領域と同等の領域をアース電極４０からくり貫いたくり貫き部４０ａが形成されている。
【００１８】
上から２番目の誘電体層１２ｂの一方主面には、分布定数型線路であるストリップライン３１（第２ストリップライン）及びストリップライン３２（第１ストリップライン）が渦巻状に形成されている。ストリップライン３１においてはその外側端部は誘電体層１２bの端面側に引出されて、そこに形成した平衡信号の出力端子３６（ＯＵＴ１）と接続される。この出力端子３６は端子電極１５ｂに接続されている。なお、ストリップライン３１の中心側端部はビアホール導体５０に接続されている。また、ストリップライン３２の外側端部はビアホール導体５１に接続されている。
【００１９】
上から３番目の誘電体層１２ｃの一方主面には、分布定数型線路であるストリップライン３３（第４ストリップライン）及びストリップライン３４（第３ストリップライン）が渦巻状に形成されている。なお、ストリップライン３３の中心側端部はビアホール導体５１を介し誘電体層１２ｂ上に形成したストリップライン３２の外側端部に接続されており、ストリップライン３３の中心側端部はビアホール導体５２に接続されている。
【００２０】
また、ストリップライン３４においてはその外側端部は誘電体層１２ｃの端面側に引出されて、そこに形成した平衡信号の出力端子３７（ＯＵＴ２）と接続される。出力端子３７は端子電極１５ｄに接続くされている。なお、ストリップライン３４の中心側端部はビアホール導体５３に接続されている。
【００２１】
さらに最下部の誘電体基板１２ｄ上には、略全面にアース電極４１が形成され、ビアホール導体５３と接続されている。また、アース電極４１からは誘電体基板１２ｄの両端面に向かって、２つの引出端子４４、４５が形成される。この引出端子４４は端子電極１５ｆに、引出電極４５は端子電極１５ａに接続されている。なお、アース電極４１の一部には不平衡信号の入力端子３５を形成するために、アース電極４１の一部をくり貫いたくり貫き領域４１ｂが形成されている。また、そのくり貫き領４１ｂ内に入力端子３５が形成されており、入力端子３５は端子電極１５ｃに接続されている。
【００２２】
くり貫き部４０ａ、４１ｂの関係は、同一の面積であって、積層体１１の端子電極１５ａ、１５ｆが形成された各側面と直交する面のうちで、その側面の中央を通過する平面を基準として対称になるアース電極４０又はアース電極４１の領域と対向したアース電極４０又はアース電極４１の領域に形成される。例えば、上述の積層体１１の側面中央を通過する平面と対称になるアース電極４０の領域は点線に示す領域４０ｂであり、領域４０ｂと対向するアース電極４１の領域がくり貫き部４１ｂとなる。
【００２３】
このようにくり貫き部４０ａ、４１ｂを形成することで、例えば、入力端子３５を形成するだけにくり貫き部４１ｂを形成した場合に比べて、出力端子３６，３７からでる平衡信号出力のバランスをよくさせることができる。
【００２４】
なお、上述のようなくり貫き部４０ａ、４１ｂをアース電極４０，４１内に形成して平衡信号出力のバランスをよくさせるようにしたが、この構成限定されず、図５に示すように、誘電体層１２ａに形成するアース電極４０は、ストリップライン３１が形成された領域に対向する誘電体層１２ａの領域にのみ形成するとともに、誘電体層１２ｄに形成するアース電極４１は、ストリップライン３４が形成された領域に対向する誘電体層１２ｄの領域にのみ形成しても良い。
【００２５】
さらに、ストリップライン３３が形成された領域に対向する誘電体層１２ｄの領域はアース電極４１を形成させない（図２ではくり貫き部４１ｂがある。図５ではアース電極４１が形成させない）ので、アース電極４１を形成する誘電体層１２ｄと同一層に入力端子３５が形成できるため、従来に比べて積層型バラントランスの薄型化を図ることができる。
【００２６】
なお、不図示であるがストリップライン３２が形成された領域に対向する誘電体層１２ａの領域に入力端子３５を形成しても良い。その場合には、ストリップライン３２の中心側端部と接続され、ストリップライン３３の中心側端部は開放されることになる。
【００２７】
そして、誘電体層１２ａ〜１２ｄを積層し、その積層体１１の表面は不平衡信号の入力端子３５が露出しているので表面をガラス、樹脂等でコーティングして積層型バラントランス１０を得ることができる。
【００２８】
ここで４本のストリップライン３１、３２、３３、３４は略λ／４の長さに設定されており、使用周波数域では略λ／４の共振状態になっている。
【００２９】
この積層体１０の側面に形成された外部電極１５ａ〜１５ｆのうち、外部電極１５ａ，１５ｆはアース電極４０の引出端子４２、４３及びアース電極４１の引出端子４４、４５にそれぞれ接続される。従って、これらの外部電極１５ａ，１５ｆは、接地用端子として用いられる。また、外部電極１５ｂ、１５ｄはストリップライン３１に接続される出力端子３６、ストリップライン３４に接続される出力端子３７に接続されている。また外部端子１５ｃはストリップライン３３に接続される入力端子３５に接続されている。従って、これらの外部電極１５ｂ，１５ｃ，１５ｄは、それぞれ、入出力端子として用いられる。
【００３０】
図３に本発明の積層型バラントランスの等価回路を示す。ストリップライン３２、３３は積層型バラントランスの一次側コイルを形成し、ストリップライン３１，３４は二次側コイルを形成している。この積層型バラントランス１０では、信号入力端子１５ａから信号が入力されると、一部がストリップライン３１を通って外部電極１５ｂからから出力されるとともに、一部はストリップライン３２、ストリップライン３３において共振し、定在波が発生する。ストリップライン３２、ストリップライン３３で発生した定在波の電力はストリップライン３４に伝達され、外部電極１５ｄから出力される。このとき、外部電極１５ｂ、１５ｄから出力される信号のレベルが等しくなるように、ストリップライン３１〜３４が形成される誘電体層の厚みを適宜設定されている。そして、この外部電極１５ｂ、１５ｄから出力される信号の位相は、互いに１８０度ずれたものになる。このようにして、１つの信号が、レベルが等しく位相が１８０度ずれた２つの信号に分けられることになる。
【００３１】
このように、一次側のコイルを構成するストリップライン３２とストリップライン３３を別の誘電体層に形成させると、誘電体層１２ｂ、誘電体層１２ｃの何れかに積層ズレが生じても、ストリップライン３２，３３の何れか一方がずれるだけであるため、磁気結合力のバランスが崩れる割合が低くなって挿入損失が向上し、量産工程における歩留まりが向上できるものである。
【００３２】
さらに、ストリップライン３２，３３を異なる誘電体層１２ｂ、１２ｃに形成させる事により、ストリップライン３２，３３間の距離が極大化でき、ストリップライン３１とストリップライン３３の電磁結合を逆極性であるストリップライン３４で弱める影響を小さくしてバラントランスの挿入損失を改善させることが可能となる。
【００３３】
このことを証明するために、図４（ａ）、（ｂ）にストリップライン３２、３３を同一の誘電体層に形成させた場合と、ストリップライン３２、３３を別の誘電体層に形成させた積層型バラントランス１０の挿入損失、電圧定在波比ＶＳＷＲ（Voltage Standing Wave Ratio）を調べた。この場合、ＶＳＷＲは反射特性を示し、反射特性が低いほど挿入損失が向上していることを示す。
【００３４】
また、このときの挿入損失の波形６１、ＶＳＷＲの波形６３が従来の回路構成によるバランの特性であるのに対し、挿入損失の波形６０及びＶＳＷＲの波形６２が本発明による異なる誘電体層にストリップライン３２，３３を形成した構成の積層型バラントランスの特性である。
【００３５】
図４でわかるように、ストリップライン３２、３２を同層に形成させた方が挿入損失、ＶＳＷＲが共に良くなっており、汎用性が高くなっていることが理解される。
【００３６】
【発明の効果】
本発明の構成によれば、積層型バラントランスのストリップライン同士の電磁結合が最適化して挿入損失が改善でき、さらに工程過程における積層ずれによる特性の劣化を抑制することができる積層型バラントランスを提供することができる。
【００３７】
また、アース電極を形成する誘電体層に併せて入力端子を形成させることができるので、従来の積層型バラントランスに比べて薄型化を達成させた積層型バラントランスを提供することができるものである。
【図面の簡単な説明】
【図１】本発明の積層型バラントランスの斜視図である。
【図２】本発明の積層型バラントランスの分解斜視図である。
【図３】本発明の積層型バラントランスの等価回路図である。
【図４】本発明に用いるストリップライン３２、３３を同一の誘電体層に形成させた場合と、ストリップライン３２、３３を別の誘電体層に形成させた場合の挿入損失（ａ）、とＶＳＷＲ（ｂ）を調べた結果を説明する図である。
【図５】本発明の積層型バラントランスの他の実施の形態を説明するための分解斜視図である。
【図６】従来の積層型バラントランスの等価回路図である。
【図７】従来の積層型バラントランスの分解斜視図である。
【図８】図７のＡ−Ａ線断面図である。
【符号の説明】
１０：積層型バラントランス
１１：積層体
１２ａ〜１２ｄ：誘電体層
３１：第１ストリップライン
３２：第２ストリップライン
３３：第３ストリップライン
３４：第４ストリップライン

Claims

渦巻状に形成された第１、第２、第３、及び第４ストリップラインを含み、前記各ストリップラインは、その長さが使用周波数のλ／４の長さに設定され、前記第１ストリップラインと前記第４ストリップラインとを接続することにより一次側コイルを構成するとともに、前記第２ストリップラインと前記第３ストリップラインとがそれぞれ二次側コイルを構成し、前記第１ストリップラインには前記第３ストリップラインが、前記第２ストリップラインには前記第４ストップラインがそれぞれ電磁界結合され、前記一次側コイルの一端を信号入力端とし、前記各二次側コイルの一端をアース電極に接地するとともに他端を信号出力端とし、前記第１、第２、第３、及び第４ストリップラインを、第１、第２誘電体層を含む複数の誘電体層を積層してなる積層体の内部に設けた積層型バラントランスであって、
前記第１ストリップライン及び第２ストリップラインを前記第１誘電体層の一方主面に、前記第３ストリップライン及び第４ストリップラインを前記第２誘電体層の一方主面にそれぞれ配置したことを特徴とする積層型バラントランス。
前記二次側コイルの一端が接続されるアース電極が設けられている誘電体層上に前記信号入力端に接続する入力端子を形成したことを特徴とする請求項１記載の積層型バラントランス。