JPH11219824A - 表面実装型バラントランス - Google Patents
表面実装型バラントランスInfo
- Publication number
- JPH11219824A JPH11219824A JP3806498A JP3806498A JPH11219824A JP H11219824 A JPH11219824 A JP H11219824A JP 3806498 A JP3806498 A JP 3806498A JP 3806498 A JP3806498 A JP 3806498A JP H11219824 A JPH11219824 A JP H11219824A
- Authority
- JP
- Japan
- Prior art keywords
- sheet
- balun
- unbalanced
- primary
- electrode layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】
【課題】 低面積かつ薄厚な表面実装型バラントランス
を提供する。 【解決手段】 不平衡端子４が形成された接続シート２
の上下に一次側バラン線路Ｘを構成する単一のスパイラ
ルインダクタＬ1 ，Ｌ2 を夫々担持した一次側誘電体シ
ート５ａ，５ｂを積層し、さらにその外側に二次側バラ
ン線路Ｙを構成する単一のスパイラルインダクタＬ3 ，
Ｌ4 を夫々担持した二次側誘電体シート１３ａ，１３ｂ
を外接し、スパイラルインダクタＬ3 ，Ｌ4 の内端を最
外側に配設した接地シート１８，１８の接地電極層１
９，１９に接続するようにして構成することにより、低
面積かつ薄厚化を図った。
を提供する。 【解決手段】 不平衡端子４が形成された接続シート２
の上下に一次側バラン線路Ｘを構成する単一のスパイラ
ルインダクタＬ1 ，Ｌ2 を夫々担持した一次側誘電体シ
ート５ａ，５ｂを積層し、さらにその外側に二次側バラ
ン線路Ｙを構成する単一のスパイラルインダクタＬ3 ，
Ｌ4 を夫々担持した二次側誘電体シート１３ａ，１３ｂ
を外接し、スパイラルインダクタＬ3 ，Ｌ4 の内端を最
外側に配設した接地シート１８，１８の接地電極層１
９，１９に接続するようにして構成することにより、低
面積かつ薄厚化を図った。
Description
【０００１】
【発明の属する技術分野】本発明は、携帯電話や自動車
電話等の携帯用送受信器等に、インピーダンス変換器等
として用いられる表面実装型バラントランスに関するも
のである。
電話等の携帯用送受信器等に、インピーダンス変換器等
として用いられる表面実装型バラントランスに関するも
のである。
【０００２】
【従来の技術】平衡ー不平衡変換素子であるバラントラ
ンスは、図４で示すように、一次側バラン線路Ｘに不平
衡端子を備え、二次側バラン線路Ｙに二つの平衡端子を
備えているものであり、不平衡端子に不平衡伝送線路を
接続し、二つの平衡端子に夫々平衡伝送線路の２つの信
号線を接続してバラン回路（Marchand Balun) を構成す
る。そして、一次側バラン線路Ｘの不平衡端子から入力
された不平衡信号を変換して、二次側バラン線路Ｙの二
つの平衡端子から出力して、その位相差により平衡信号
を出力したり、逆に平衡端子からの平衡信号を不平衡信
号に変換して、不平衡端子から出力する。
ンスは、図４で示すように、一次側バラン線路Ｘに不平
衡端子を備え、二次側バラン線路Ｙに二つの平衡端子を
備えているものであり、不平衡端子に不平衡伝送線路を
接続し、二つの平衡端子に夫々平衡伝送線路の２つの信
号線を接続してバラン回路（Marchand Balun) を構成す
る。そして、一次側バラン線路Ｘの不平衡端子から入力
された不平衡信号を変換して、二次側バラン線路Ｙの二
つの平衡端子から出力して、その位相差により平衡信号
を出力したり、逆に平衡端子からの平衡信号を不平衡信
号に変換して、不平衡端子から出力する。
【０００３】
【発明が解決しようとする課題】高周波回路に適用され
るバラントランスとしては、従来、フェライト等の磁性
体コアに導線を巻回してなるバラントランスが用いられ
ていた。ところで、この構成にあっては、ＵＨＦ帯域以
上の高周波帯域で変換損失が大きく、また形状が大型と
なる問題があった。
るバラントランスとしては、従来、フェライト等の磁性
体コアに導線を巻回してなるバラントランスが用いられ
ていた。ところで、この構成にあっては、ＵＨＦ帯域以
上の高周波帯域で変換損失が大きく、また形状が大型と
なる問題があった。
【０００４】この問題を解決するために、高周波帯域で
有効な同軸構造のバラントランスが用いられたが、この
構成は長尺状となり、移移無線器等のように小型化が要
求されている分野では適当ではない。
有効な同軸構造のバラントランスが用いられたが、この
構成は長尺状となり、移移無線器等のように小型化が要
求されている分野では適当ではない。
【０００５】そこで、特開平８−１９１０１６号等に開
示されている積層型構造のバラントランスが提案され
た。この構成は、誘電体シートの表面に、二つのスパイ
ラルインダクタを並設して、夫々誘電体シートごとに平
衡線路と、不平衡線路とを構成するようにしてなるもの
である。しかるにこの積層型構造のバラントランスにあ
っては、小型化には適しているものの、プリント基板に
実装した場合に、実装面積が大きいという問題があっ
た。本発明は、かかる問題を解決し得るものであって、
実装面積が少なくて済み、かつ薄厚な表面実装型バラン
トランスを提供することを目的とするものである。
示されている積層型構造のバラントランスが提案され
た。この構成は、誘電体シートの表面に、二つのスパイ
ラルインダクタを並設して、夫々誘電体シートごとに平
衡線路と、不平衡線路とを構成するようにしてなるもの
である。しかるにこの積層型構造のバラントランスにあ
っては、小型化には適しているものの、プリント基板に
実装した場合に、実装面積が大きいという問題があっ
た。本発明は、かかる問題を解決し得るものであって、
実装面積が少なくて済み、かつ薄厚な表面実装型バラン
トランスを提供することを目的とするものである。
【０００６】
【課題を解決するための手段】本発明は、スパイラルイ
ンダクタを担持した二枚の一次側誘電体シートを、不平
衡端子が表面に形成された接続シートを介して積層し
て、両スパイラルインダクタの外端相互を接続し、一方
のスパイラルインダクタの内端を接続シート上の不平衡
端子に接続することにより一次側バラン線路を構成し、
スパイラルインダクタを担持した二枚の二次側誘電体シ
ートを各一次側誘電体シートに夫々外接して配設し、さ
らにその外側に接地電極層が表面に形成された接地シー
トを夫々外接して配設して、両スパイラルインダクタの
内端を夫々外接する接地シートの接地電極層に接続する
と共に、外端をシートの側縁に延出して平衡端子とする
ことにより二次側バラン線路を構成してなることを特徴
とする表面実装型バラントランスである。
ンダクタを担持した二枚の一次側誘電体シートを、不平
衡端子が表面に形成された接続シートを介して積層し
て、両スパイラルインダクタの外端相互を接続し、一方
のスパイラルインダクタの内端を接続シート上の不平衡
端子に接続することにより一次側バラン線路を構成し、
スパイラルインダクタを担持した二枚の二次側誘電体シ
ートを各一次側誘電体シートに夫々外接して配設し、さ
らにその外側に接地電極層が表面に形成された接地シー
トを夫々外接して配設して、両スパイラルインダクタの
内端を夫々外接する接地シートの接地電極層に接続する
と共に、外端をシートの側縁に延出して平衡端子とする
ことにより二次側バラン線路を構成してなることを特徴
とする表面実装型バラントランスである。
【０００７】かかる構成にあって、各スパイラルインダ
クタの線路長はλ／４等、適宜の長さに設計される。そ
して中央の接続シート上の不平衡端子から入力された不
平衡信号は、該接続シートの上下で一次側誘電体シート
上のスパイラルインダクタと二次側誘電体シート上のス
パイラルインダクタとが電磁結合し、両平衡端子から信
号として取り出される。この両平衡端子の位相差は１８
０度であり、このためノイズが相殺される。尚、両平衡
端子からの平衡信号を変換して、不平衡端子から不平衡
信号として出力することもできる。
クタの線路長はλ／４等、適宜の長さに設計される。そ
して中央の接続シート上の不平衡端子から入力された不
平衡信号は、該接続シートの上下で一次側誘電体シート
上のスパイラルインダクタと二次側誘電体シート上のス
パイラルインダクタとが電磁結合し、両平衡端子から信
号として取り出される。この両平衡端子の位相差は１８
０度であり、このためノイズが相殺される。尚、両平衡
端子からの平衡信号を変換して、不平衡端子から不平衡
信号として出力することもできる。
【０００８】この構成にあっては、各誘電体シートごと
に単一のスパイラルインダクタを担持してなるものであ
るから、小面積となる。
に単一のスパイラルインダクタを担持してなるものであ
るから、小面積となる。
【０００９】特に、一次側バラン線路を内側、二次側バ
ラン線路を外側に配置しているから、内側に接地電極層
を配設する必要がなく、このためこの積層シートの数が
減少し、可及的に薄厚化することができる。
ラン線路を外側に配置しているから、内側に接地電極層
を配設する必要がなく、このためこの積層シートの数が
減少し、可及的に薄厚化することができる。
【００１０】前記不平衡端子が形成された接続シート
に、不平衡端子と絶縁してシールド接地電極層を形成す
るようにしても良く、このシールド接地電極層により、
その上下で電磁シールドされて、安定的に信号変換がな
される。
に、不平衡端子と絶縁してシールド接地電極層を形成す
るようにしても良く、このシールド接地電極層により、
その上下で電磁シールドされて、安定的に信号変換がな
される。
【００１１】
【発明の実施の形態】図１，２は本発明に係る表面実装
型バラントランス１ａを示す。この表面実装型バラント
ランス１ａは、中央に配置された接続シート２と、その
上下に配置された中心に向けてストリップラインを渦巻
き状に巻回してなるスパイラルインダクタＬ1 〜Ｌ4 を
備える複数の誘電体シート５ａ，５ｂ，１３ａ，１３ｂ
と、外側位置に配設された接地シート１８ａ，１８ｂ
と、最上層の外装シート２５とを積層してなるものであ
る。各シートはセラミック，樹脂等の誘電体材料により
成形される。
型バラントランス１ａを示す。この表面実装型バラント
ランス１ａは、中央に配置された接続シート２と、その
上下に配置された中心に向けてストリップラインを渦巻
き状に巻回してなるスパイラルインダクタＬ1 〜Ｌ4 を
備える複数の誘電体シート５ａ，５ｂ，１３ａ，１３ｂ
と、外側位置に配設された接地シート１８ａ，１８ｂ
と、最上層の外装シート２５とを積層してなるものであ
る。各シートはセラミック，樹脂等の誘電体材料により
成形される。
【００１２】ここで、各シートの構成を詳細に説明す
る。前記接続シート２には側端縁から中心に至る直線状
の接続電路３が形成され、該側端縁を不平衡端子４とし
ている。この不平衡端子４は、図１で示すように、各シ
ートの積層状態で、導電層２３により上下に延成され
る。
る。前記接続シート２には側端縁から中心に至る直線状
の接続電路３が形成され、該側端縁を不平衡端子４とし
ている。この不平衡端子４は、図１で示すように、各シ
ートの積層状態で、導電層２３により上下に延成され
る。
【００１３】また、この接続シート２の表裏には、一次
側誘電体シート５ａ，５ｂが積層される。この一次側誘
電体シート５ａ，５ｂ上にはストリップラインを渦巻状
に巻回してなるスパイラルインダクタＬ1 ，Ｌ2 が形成
される。このスパイラルインダクタＬ1 ，Ｌ2 の巻回方
向は反対となっているが、同一方向であっても良い。そ
して、上部の一次側誘電体シート５ａのスパイラルイン
ダクタＬ1 の内端を一次側誘電体シート５ａの中心を貫
通するビアホール７を介して接続電路３の内端に接続し
ている。また、スパイラルインダクタＬ1 ，Ｌ2 の外端
相互は、接続シート２及び一次側誘電体シート５ａを貫
通するビアホール８を介して接続する。これにより、上
部のスパイラルインダクタＬ1 の内端から、スパイラル
インダクタＬ1 ，Ｌ2 を経て、スパイラルインダクタＬ
2 の開放内端に至る線路が構成され、これを一次側バラ
ン線路Ｘとしている。
側誘電体シート５ａ，５ｂが積層される。この一次側誘
電体シート５ａ，５ｂ上にはストリップラインを渦巻状
に巻回してなるスパイラルインダクタＬ1 ，Ｌ2 が形成
される。このスパイラルインダクタＬ1 ，Ｌ2 の巻回方
向は反対となっているが、同一方向であっても良い。そ
して、上部の一次側誘電体シート５ａのスパイラルイン
ダクタＬ1 の内端を一次側誘電体シート５ａの中心を貫
通するビアホール７を介して接続電路３の内端に接続し
ている。また、スパイラルインダクタＬ1 ，Ｌ2 の外端
相互は、接続シート２及び一次側誘電体シート５ａを貫
通するビアホール８を介して接続する。これにより、上
部のスパイラルインダクタＬ1 の内端から、スパイラル
インダクタＬ1 ，Ｌ2 を経て、スパイラルインダクタＬ
2 の開放内端に至る線路が構成され、これを一次側バラ
ン線路Ｘとしている。
【００１４】さらには、一次側誘電体シート５ａ，５ｂ
の外側には、二次側誘電体シート１３ａ，１３ｂが外接
されている。この二次側誘電体シート１３ａ，１３ｂに
は、夫々渦巻状としたスパイラルインダクタＬ3 ，Ｌ4
が形成される。
の外側には、二次側誘電体シート１３ａ，１３ｂが外接
されている。この二次側誘電体シート１３ａ，１３ｂに
は、夫々渦巻状としたスパイラルインダクタＬ3 ，Ｌ4
が形成される。
【００１５】そして、前記スパイラルインダクタＬ3 ，
Ｌ4 の外端は二次側誘電体シート１３ａ，１３ｂの端縁
にまで延成され、該端縁を平衡端子１４ａ，１４ｂとし
ている。この平衡端子１４ａ，１４ｂも、図１で示すよ
うに、各シートの積層状態で、導電層２３により上下に
延成される。
Ｌ4 の外端は二次側誘電体シート１３ａ，１３ｂの端縁
にまで延成され、該端縁を平衡端子１４ａ，１４ｂとし
ている。この平衡端子１４ａ，１４ｂも、図１で示すよ
うに、各シートの積層状態で、導電層２３により上下に
延成される。
【００１６】そして、さらに外側に配設される接地シー
ト１８ａ，１８ｂ上には接地電極層１９ａ，１９ｂが形
成される。この接地電極層１９ａ，１９ｂは、接地シー
ト１８ａ及び二次側誘電体シート１３ｂを貫通するビア
ホール２０ａ，２０ｂを介して、夫々スパイラルインダ
クタＬ3 ，Ｌ4 の内端と接続する。また、各接地電極層
１９ａ，１９ｂは、夫々部分的に接地シート１８ａ，１
８ｂの図中左側縁両側位置に延出してアース接続端子２
１，２１が形成され、同様に左側縁中央にアース接続端
子２１が形成されている。このアース接続端子２１，２
１，２１は、シートの積層状態で、図１で示すように導
電層２３により上下に連続する。
ト１８ａ，１８ｂ上には接地電極層１９ａ，１９ｂが形
成される。この接地電極層１９ａ，１９ｂは、接地シー
ト１８ａ及び二次側誘電体シート１３ｂを貫通するビア
ホール２０ａ，２０ｂを介して、夫々スパイラルインダ
クタＬ3 ，Ｌ4 の内端と接続する。また、各接地電極層
１９ａ，１９ｂは、夫々部分的に接地シート１８ａ，１
８ｂの図中左側縁両側位置に延出してアース接続端子２
１，２１が形成され、同様に左側縁中央にアース接続端
子２１が形成されている。このアース接続端子２１，２
１，２１は、シートの積層状態で、図１で示すように導
電層２３により上下に連続する。
【００１７】そしてさらには、接地シート１８ａ上に
は、接地電極層１９ａが露出しないように、外装シート
２５が配設される。この外装シート２５の図中左側縁に
は中央の不平衡端子４と、その両側でアース接続端子２
１，２１が露出し、右側縁には中央のアース接続端子２
１とその両側で平衡端子１４ａ，１４ｂが形成される。
この各端子は、導電層２３を介して、各シートに形成さ
れた当該端子と接続している。而して、前記スパイラル
インダクタＬ3 ，Ｌ4 により、二次側バラン線路Ｙが構
成されることとなる。
は、接地電極層１９ａが露出しないように、外装シート
２５が配設される。この外装シート２５の図中左側縁に
は中央の不平衡端子４と、その両側でアース接続端子２
１，２１が露出し、右側縁には中央のアース接続端子２
１とその両側で平衡端子１４ａ，１４ｂが形成される。
この各端子は、導電層２３を介して、各シートに形成さ
れた当該端子と接続している。而して、前記スパイラル
インダクタＬ3 ，Ｌ4 により、二次側バラン線路Ｙが構
成されることとなる。
【００１８】ここで接続シート２の上方で隣接するスパ
イラルインダクタＬ1 ，Ｌ3 対及び下方で隣接するスパ
イラルインダクタＬ2 ，Ｌ4 対は夫々同一方向に巻回し
ている。これにより、電磁作用による電流の流れる方向
を規定し、平衡端子１４ａ，１４ｂに夫々二次側信号が
出力されるようにしている。
イラルインダクタＬ1 ，Ｌ3 対及び下方で隣接するスパ
イラルインダクタＬ2 ，Ｌ4 対は夫々同一方向に巻回し
ている。これにより、電磁作用による電流の流れる方向
を規定し、平衡端子１４ａ，１４ｂに夫々二次側信号が
出力されるようにしている。
【００１９】かかる構成にあって、各スパイラルインダ
クタＬ1 〜Ｌ4 の線路長はλ／４等、適宜の長さに設計
される。そして、中央の接続シート２上の不平衡端子４
から入力された不平衡信号は、一次側誘電体シート５ａ
上のスパイラルインダクタＬ 1 の内端に入力され、該ス
パイラルインダクタＬ1 とその上下で電磁結合する二次
側誘電体シート１３ａのスパイラルインダクタＬ3 に二
次側の信号が生成される平衡端子１４ａから取り出され
る。同様に、スパイラルインダクタＬ2 とその上下で電
磁結合する二次側誘電体シート１３ｂのスパイラルイン
ダクタＬ4 に二次側の信号が生成され、平衡端子１４ｂ
から取り出される。そして、平衡端子１４ａ，１４ｂの
信号は１８０度位相が異なるため、ノイズが相殺され、
平衡信号として出力される。
クタＬ1 〜Ｌ4 の線路長はλ／４等、適宜の長さに設計
される。そして、中央の接続シート２上の不平衡端子４
から入力された不平衡信号は、一次側誘電体シート５ａ
上のスパイラルインダクタＬ 1 の内端に入力され、該ス
パイラルインダクタＬ1 とその上下で電磁結合する二次
側誘電体シート１３ａのスパイラルインダクタＬ3 に二
次側の信号が生成される平衡端子１４ａから取り出され
る。同様に、スパイラルインダクタＬ2 とその上下で電
磁結合する二次側誘電体シート１３ｂのスパイラルイン
ダクタＬ4 に二次側の信号が生成され、平衡端子１４ｂ
から取り出される。そして、平衡端子１４ａ，１４ｂの
信号は１８０度位相が異なるため、ノイズが相殺され、
平衡信号として出力される。
【００２０】かかる構成にあって、平衡端子１４ａ，１
４ｂに平衡信号を印加することにより、不平衡端子４か
ら不平衡信号に変換して取り出すようにしても良い。
４ｂに平衡信号を印加することにより、不平衡端子４か
ら不平衡信号に変換して取り出すようにしても良い。
【００２１】而して、図４で示すように、不平衡端子４
を備え、一次側スパイラルインダクタＬ1 ，Ｌ2 を直列
接続してなる一次側バラン線路Ｘと、二次側スパイラル
インダクタＬ3 ，Ｌ4 を非接続状に備え、その外端を平
衡端子１４ａ，１４ｂとする二次側バラン線路Ｙとから
なり、かつスパイラルインダクタＬ1 ，Ｌ3 及びスパイ
ラルインダクタＬ2 ，Ｌ4 を夫々電磁結合してなる表面
実装型バラントランス１ａが構成される。そして、積層
体の側面に露出する不平衡端子４に不平衡伝送線路が接
続され、二つの平衡端子１４ａ，１４ｂに夫々平衡伝送
線路の２つの信号線が接続される。また、誘電体シート
１３ａ，１３ｂのアース接続端子２１，２１を、図１で
示すように導電層２３により側面で上下に連続させ、こ
れにアース電路が接続される。
を備え、一次側スパイラルインダクタＬ1 ，Ｌ2 を直列
接続してなる一次側バラン線路Ｘと、二次側スパイラル
インダクタＬ3 ，Ｌ4 を非接続状に備え、その外端を平
衡端子１４ａ，１４ｂとする二次側バラン線路Ｙとから
なり、かつスパイラルインダクタＬ1 ，Ｌ3 及びスパイ
ラルインダクタＬ2 ，Ｌ4 を夫々電磁結合してなる表面
実装型バラントランス１ａが構成される。そして、積層
体の側面に露出する不平衡端子４に不平衡伝送線路が接
続され、二つの平衡端子１４ａ，１４ｂに夫々平衡伝送
線路の２つの信号線が接続される。また、誘電体シート
１３ａ，１３ｂのアース接続端子２１，２１を、図１で
示すように導電層２３により側面で上下に連続させ、こ
れにアース電路が接続される。
【００２２】この構成にあっては、各誘電体シートごと
に単一のスパイラルインダクタＬ1〜Ｌ4 を担持してな
るものであるから各シートが二つのインダクタを担持し
た従来構成に比して小面積となる。
に単一のスパイラルインダクタＬ1〜Ｌ4 を担持してな
るものであるから各シートが二つのインダクタを担持し
た従来構成に比して小面積となる。
【００２３】また、一次側バラン線路を内側、二次側バ
ラン線路を外側に配置しているから、内側に接地電極層
を配設する必要がなく、このためシートの積層数が減少
して総厚が薄くなる。
ラン線路を外側に配置しているから、内側に接地電極層
を配設する必要がなく、このためシートの積層数が減少
して総厚が薄くなる。
【００２４】図３は、他の構成の表面実装型バラントラ
ンス１ｂを示し、前記不平衡端子４が形成された接続シ
ート２に、該不平衡端子４と絶縁してシールド接地電極
層３０を形成するようにした構成に係る。かかる構成は
シールド接地電極層３０を除いて図２に示した構成と同
じであり、同一符号を付して、他の説明を省略する。
ンス１ｂを示し、前記不平衡端子４が形成された接続シ
ート２に、該不平衡端子４と絶縁してシールド接地電極
層３０を形成するようにした構成に係る。かかる構成は
シールド接地電極層３０を除いて図２に示した構成と同
じであり、同一符号を付して、他の説明を省略する。
【００２５】このシールド接地電極層３０は、部分的に
接続シート２の両側縁に延出してアース接続端子３１が
形成され、アース接続を容易としている。また、スパイ
ラルインダクタＬ1 ，Ｌ2 の外端相互を接続するビアホ
ール８周囲の電極層を除いて、該ビアホール８とシール
ド接地電極層３０の絶縁を確保するようにしている。
接続シート２の両側縁に延出してアース接続端子３１が
形成され、アース接続を容易としている。また、スパイ
ラルインダクタＬ1 ，Ｌ2 の外端相互を接続するビアホ
ール８周囲の電極層を除いて、該ビアホール８とシール
ド接地電極層３０の絶縁を確保するようにしている。
【００２６】このシールド接地電極層３０により、接続
シート２の上方で電磁結合されるスパイラルインダクタ
Ｌ1 ，Ｌ3 及び下方で電磁結合されるスパイラルインダ
クタＬ2 ，Ｌ4 相互は、電磁シールドされ干渉しない。
このため、平衡端子１４ａ，１４ｂから、１８０度位相
の異なる信号を夫々取りだすことができ、そのノイズの
相殺により、平衡信号が出力されることとなる。しか
も、接続シート２の表面を利用してシールド接地電極層
３０を形成しているから、シート数の増加がない。
シート２の上方で電磁結合されるスパイラルインダクタ
Ｌ1 ，Ｌ3 及び下方で電磁結合されるスパイラルインダ
クタＬ2 ，Ｌ4 相互は、電磁シールドされ干渉しない。
このため、平衡端子１４ａ，１４ｂから、１８０度位相
の異なる信号を夫々取りだすことができ、そのノイズの
相殺により、平衡信号が出力されることとなる。しか
も、接続シート２の表面を利用してシールド接地電極層
３０を形成しているから、シート数の増加がない。
【００２７】
【発明の効果】本発明は、単一のスパイラルインダクタ
を担持した複数の誘電体シートを積層して構成したもの
であって、不平衡端子４が形成された接続シート２の上
下に一次側バラン線路Ｘを構成する単一のスパイラルイ
ンダクタＬ1 ，Ｌ2 を夫々担持した一次側誘電体シート
５ａ，５ｂを積層し、さらにその外側に二次側バラン線
路Ｙを構成する単一のスパイラルインダクタＬ3 ，Ｌ4
を夫々担持した二次側誘電体シート１３ａ，１３ｂを外
接し、スパイラルインダクタＬ3 ，Ｌ4 の内端を最外側
に配設した接地シート１８ａ，１８ｂの接地電極層１９
ａ，１９ｂに接続するようにしたから、 1) 単一のスパイラルインダクタを担持してなる誘電体
シートを積層してなるため全体として小面積となり、実
装面積が小さくなる。 2) 一次側バラン線路を内側、二次側バラン線路を内側
に配置しているため、内側に接地電極層を配設する必要
がなく、積層シートの数が少なく、単一のスパイラルイ
ンダクタを備える誘電体シートを上下に積層した構成で
あるにもかかわらず、可及的に薄厚化することができ
る。
を担持した複数の誘電体シートを積層して構成したもの
であって、不平衡端子４が形成された接続シート２の上
下に一次側バラン線路Ｘを構成する単一のスパイラルイ
ンダクタＬ1 ，Ｌ2 を夫々担持した一次側誘電体シート
５ａ，５ｂを積層し、さらにその外側に二次側バラン線
路Ｙを構成する単一のスパイラルインダクタＬ3 ，Ｌ4
を夫々担持した二次側誘電体シート１３ａ，１３ｂを外
接し、スパイラルインダクタＬ3 ，Ｌ4 の内端を最外側
に配設した接地シート１８ａ，１８ｂの接地電極層１９
ａ，１９ｂに接続するようにしたから、 1) 単一のスパイラルインダクタを担持してなる誘電体
シートを積層してなるため全体として小面積となり、実
装面積が小さくなる。 2) 一次側バラン線路を内側、二次側バラン線路を内側
に配置しているため、内側に接地電極層を配設する必要
がなく、積層シートの数が少なく、単一のスパイラルイ
ンダクタを備える誘電体シートを上下に積層した構成で
あるにもかかわらず、可及的に薄厚化することができ
る。
【００２８】また、不平衡端子が形成された接続シート
に、不平衡端子と絶縁してシールド接地電極層を形成す
るようにした構成にあっては、前記シールド接地電極層
により、その上下で電磁シールドされて、安定的に信号
変換がなされる。このとき接続シート２の表面を利用し
てシールド接地電極層３０を形成したから、シート数の
増加がなく、薄厚を維持できる。
に、不平衡端子と絶縁してシールド接地電極層を形成す
るようにした構成にあっては、前記シールド接地電極層
により、その上下で電磁シールドされて、安定的に信号
変換がなされる。このとき接続シート２の表面を利用し
てシールド接地電極層３０を形成したから、シート数の
増加がなく、薄厚を維持できる。
【図１】本発明の表面実装型バラントランス１ａの斜視
図である。
図である。
【図２】表面実装型バラントランス１ａの分離斜視図で
ある。
ある。
【図３】表面実装型バラントランス１ｂの分離斜視図で
ある。
ある。
【図４】等価回路図である。
１ａ，１ｂ 表面実装型バラントランス ２ 接続シート ３ 接続電路 ４ 不平衡端子 ５ａ，５ｂ 一次側誘電体シート １３ａ，１３ｂ 二次側誘電体シート １８ａ，１８ｂ 接地シート １９ａ，１９ｂ 接地電極層 ３０ シールド接地電極層 Ｌ1 〜Ｌ4 スパイラルインダクタ
Claims (2)
- 【請求項１】スパイラルインダクタを担持した二枚の一
次側誘電体シートを、不平衡端子が表面に形成された接
続シートを介して積層して、両スパイラルインダクタの
外端相互を接続し、一方のスパイラルインダクタの内端
を接続シート上の不平衡端子に接続することにより一次
側バラン線路を構成し、 スパイラルインダクタを担持した二枚の二次側誘電体シ
ートを各一次側誘電体シートに夫々外接して配設し、さ
らにその外側に接地電極層が表面に形成された接地シー
トを夫々外接して配設して、両スパイラルインダクタの
内端を夫々外接する接地シートの接地電極層に接続する
と共に、外端をシートの側縁に延出して平衡端子とする
ことにより二次側バラン線路を構成してなることを特徴
とする表面実装型バラントランス。 - 【請求項２】前記不平衡端子が形成された接続シート
に、不平衡端子と絶縁してシールド接地電極層を形成し
たことを特徴とする請求項１記載の表面実装型バラント
ランス。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3806498A JPH11219824A (ja) | 1998-02-03 | 1998-02-03 | 表面実装型バラントランス |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3806498A JPH11219824A (ja) | 1998-02-03 | 1998-02-03 | 表面実装型バラントランス |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH11219824A true JPH11219824A (ja) | 1999-08-10 |
Family
ID=12515074
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3806498A Pending JPH11219824A (ja) | 1998-02-03 | 1998-02-03 | 表面実装型バラントランス |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH11219824A (ja) |
Cited By (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002280221A (ja) * | 2001-03-14 | 2002-09-27 | Murata Mfg Co Ltd | 積層型バラントランス |
| JP2002329611A (ja) * | 2001-05-02 | 2002-11-15 | Murata Mfg Co Ltd | 積層型複合バラントランス |
| US6628189B2 (en) * | 2001-04-19 | 2003-09-30 | Murata Manufacturing Co., Ltd. | Laminated balun transformer |
| WO2005117201A1 (ja) * | 2004-05-27 | 2005-12-08 | Murata Manufacturing Co., Ltd. | 積層型バルントランス |
| US7236064B2 (en) | 2004-09-23 | 2007-06-26 | Samsung Electro-Mechanics Co. Ltd. | Laminated balun transformer |
| JP2008167403A (ja) * | 2006-12-08 | 2008-07-17 | Taiyo Yuden Co Ltd | 積層型バラン及び混成集積回路モジュール並びに積層基板 |
| JP2009164482A (ja) * | 2008-01-09 | 2009-07-23 | Sony Corp | バラン共振器、半導体装置および受信装置 |
| JP2010021829A (ja) * | 2008-07-11 | 2010-01-28 | Taiyo Yuden Co Ltd | バラン回路及びバラン回路素子並びにこのバラン回路を備えた回路基板及び回路モジュール |
| US8026777B2 (en) * | 2006-03-07 | 2011-09-27 | X2Y Attenuators, Llc | Energy conditioner structures |
| JP2012165126A (ja) * | 2011-02-04 | 2012-08-30 | Kyocera Corp | 高周波回路とスロットとの接続構造 |
| CN103283086A (zh) * | 2011-01-12 | 2013-09-04 | 株式会社村田制作所 | 定向耦合器 |
| US9001486B2 (en) | 2005-03-01 | 2015-04-07 | X2Y Attenuators, Llc | Internally overlapped conditioners |
| US9019679B2 (en) | 1997-04-08 | 2015-04-28 | X2Y Attenuators, Llc | Arrangement for energy conditioning |
| US9036319B2 (en) | 1997-04-08 | 2015-05-19 | X2Y Attenuators, Llc | Arrangement for energy conditioning |
| US9054094B2 (en) | 1997-04-08 | 2015-06-09 | X2Y Attenuators, Llc | Energy conditioning circuit arrangement for integrated circuit |
| EP3010041A1 (en) | 2014-09-29 | 2016-04-20 | Renesas Electronics Corporation | A semiconductor device |
-
1998
- 1998-02-03 JP JP3806498A patent/JPH11219824A/ja active Pending
Cited By (24)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9373592B2 (en) | 1997-04-08 | 2016-06-21 | X2Y Attenuators, Llc | Arrangement for energy conditioning |
| US9036319B2 (en) | 1997-04-08 | 2015-05-19 | X2Y Attenuators, Llc | Arrangement for energy conditioning |
| US9054094B2 (en) | 1997-04-08 | 2015-06-09 | X2Y Attenuators, Llc | Energy conditioning circuit arrangement for integrated circuit |
| US9019679B2 (en) | 1997-04-08 | 2015-04-28 | X2Y Attenuators, Llc | Arrangement for energy conditioning |
| JP4586282B2 (ja) * | 2001-03-14 | 2010-11-24 | 株式会社村田製作所 | 積層型バラントランス |
| JP2002280221A (ja) * | 2001-03-14 | 2002-09-27 | Murata Mfg Co Ltd | 積層型バラントランス |
| US6628189B2 (en) * | 2001-04-19 | 2003-09-30 | Murata Manufacturing Co., Ltd. | Laminated balun transformer |
| JP2002329611A (ja) * | 2001-05-02 | 2002-11-15 | Murata Mfg Co Ltd | 積層型複合バラントランス |
| WO2005117201A1 (ja) * | 2004-05-27 | 2005-12-08 | Murata Manufacturing Co., Ltd. | 積層型バルントランス |
| US7236064B2 (en) | 2004-09-23 | 2007-06-26 | Samsung Electro-Mechanics Co. Ltd. | Laminated balun transformer |
| US9001486B2 (en) | 2005-03-01 | 2015-04-07 | X2Y Attenuators, Llc | Internally overlapped conditioners |
| US8026777B2 (en) * | 2006-03-07 | 2011-09-27 | X2Y Attenuators, Llc | Energy conditioner structures |
| JP4500840B2 (ja) * | 2006-12-08 | 2010-07-14 | 太陽誘電株式会社 | 積層型バラン及び混成集積回路モジュール並びに積層基板 |
| US7755447B2 (en) | 2006-12-08 | 2010-07-13 | Taiyo Yuden Co., Ltd. | Multilayer balun, hybrid integrated circuit module, and multilayer substrate |
| KR100939755B1 (ko) * | 2006-12-08 | 2010-01-29 | 다이요 유덴 가부시키가이샤 | 적층형 밸룬 및 혼성 집적 회로 모듈 및 적층 기판 |
| JP2008167403A (ja) * | 2006-12-08 | 2008-07-17 | Taiyo Yuden Co Ltd | 積層型バラン及び混成集積回路モジュール並びに積層基板 |
| JP2009164482A (ja) * | 2008-01-09 | 2009-07-23 | Sony Corp | バラン共振器、半導体装置および受信装置 |
| JP2010021829A (ja) * | 2008-07-11 | 2010-01-28 | Taiyo Yuden Co Ltd | バラン回路及びバラン回路素子並びにこのバラン回路を備えた回路基板及び回路モジュール |
| CN103283086A (zh) * | 2011-01-12 | 2013-09-04 | 株式会社村田制作所 | 定向耦合器 |
| US9035718B2 (en) | 2011-01-12 | 2015-05-19 | Murata Manufacturing Co. Ltd. | Directional coupler |
| JP2012165126A (ja) * | 2011-02-04 | 2012-08-30 | Kyocera Corp | 高周波回路とスロットとの接続構造 |
| EP3010041A1 (en) | 2014-09-29 | 2016-04-20 | Renesas Electronics Corporation | A semiconductor device |
| US9589887B2 (en) | 2014-09-29 | 2017-03-07 | Renesas Electronics Corporation | Semiconductor device |
| US10115684B2 (en) | 2014-09-29 | 2018-10-30 | Renesas Electronics Corporation | Semiconductor device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6696911B2 (en) | Multilayered common-mode choke coil | |
| JPH11219824A (ja) | 表面実装型バラントランス | |
| US8773232B2 (en) | High-frequency transformer, high-frequency component, and communication terminal device | |
| JP4034787B2 (ja) | 積層型バルントランス | |
| US6628189B2 (en) | Laminated balun transformer | |
| JPH07106815A (ja) | ストリップライン共振器 | |
| JP2008167403A (ja) | 積層型バラン及び混成集積回路モジュール並びに積層基板 | |
| US8212630B2 (en) | Thin film balun | |
| JP2006094462A (ja) | 積層型バルントランス | |
| US7579923B2 (en) | Laminated balun transformer | |
| EP2805338B1 (en) | Wideband multilayer transmission line transformer | |
| US7439842B2 (en) | Laminated balun transformer | |
| JP2840814B2 (ja) | チップ型トランス | |
| JPH11219825A (ja) | 表面実装型バラントランス | |
| US7504907B2 (en) | Multilayer directional coupler | |
| JP2006014276A (ja) | 積層型バルントランス | |
| JP3752433B2 (ja) | 積層型バラントランス | |
| JPH09153708A (ja) | 方向性結合器 | |
| JP4033852B2 (ja) | コモンモードフィルタ | |
| JP2002260930A (ja) | 積層型バラントランス | |
| JP2002050910A (ja) | バラン素子 | |
| JP3766262B2 (ja) | バラントランス | |
| JP2011015082A (ja) | 薄膜バラン | |
| JPH09260146A (ja) | 高周波用積層バルーントランス | |
| CN219577026U (zh) | 一种适用于特高频频段的叠层片式巴伦 |