KR100967201B1 - 반도체 소자의 소자 분리막 형성 방법 - Google Patents

반도체 소자의 소자 분리막 형성 방법 Download PDF

Info

Publication number
KR100967201B1
KR100967201B1 KR1020030007264A KR20030007264A KR100967201B1 KR 100967201 B1 KR100967201 B1 KR 100967201B1 KR 1020030007264 A KR1020030007264 A KR 1020030007264A KR 20030007264 A KR20030007264 A KR 20030007264A KR 100967201 B1 KR100967201 B1 KR 100967201B1
Authority
KR
South Korea
Prior art keywords
trench
etching
sidewall spacer
silicon substrate
hard mask
Prior art date
Application number
KR1020030007264A
Other languages
English (en)
Other versions
KR20040071346A (ko
Inventor
윤창준
Original Assignee
매그나칩 반도체 유한회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 매그나칩 반도체 유한회사 filed Critical 매그나칩 반도체 유한회사
Priority to KR1020030007264A priority Critical patent/KR100967201B1/ko
Publication of KR20040071346A publication Critical patent/KR20040071346A/ko
Application granted granted Critical
Publication of KR100967201B1 publication Critical patent/KR100967201B1/ko

Links

Images

Classifications

    • F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
    • F24—HEATING; RANGES; VENTILATING
    • F24D—DOMESTIC- OR SPACE-HEATING SYSTEMS, e.g. CENTRAL HEATING SYSTEMS; DOMESTIC HOT-WATER SUPPLY SYSTEMS; ELEMENTS OR COMPONENTS THEREFOR
    • F24D15/00—Other domestic- or space-heating systems
    • F24D15/02—Other domestic- or space-heating systems consisting of self-contained heating units, e.g. storage heaters
    • F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
    • F24—HEATING; RANGES; VENTILATING
    • F24D—DOMESTIC- OR SPACE-HEATING SYSTEMS, e.g. CENTRAL HEATING SYSTEMS; DOMESTIC HOT-WATER SUPPLY SYSTEMS; ELEMENTS OR COMPONENTS THEREFOR
    • F24D17/00—Domestic hot-water supply systems
    • F24D17/0015—Domestic hot-water supply systems using solar energy
    • F24D17/0021—Domestic hot-water supply systems using solar energy with accumulation of the heated water
    • F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
    • F24—HEATING; RANGES; VENTILATING
    • F24D—DOMESTIC- OR SPACE-HEATING SYSTEMS, e.g. CENTRAL HEATING SYSTEMS; DOMESTIC HOT-WATER SUPPLY SYSTEMS; ELEMENTS OR COMPONENTS THEREFOR
    • F24D2200/00—Heat sources or energy sources
    • F24D2200/14—Solar energy
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/40—Solar thermal energy, e.g. solar towers
    • Y02E10/44—Heat exchange systems

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Thermal Sciences (AREA)
  • Chemical & Material Sciences (AREA)
  • Combustion & Propulsion (AREA)
  • Mechanical Engineering (AREA)
  • General Engineering & Computer Science (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Sustainable Development (AREA)
  • Sustainable Energy (AREA)
  • Element Separation (AREA)

Abstract

본 발명은 트렌치 탑코너를 라운딩시켜 형성하고, 트렌치에 버즈빅을 의도적으로 발생시켜 전계 집중 효과에 의한 소자의 비정상적인 동작을 방지함으로써, 소자의 동작의 안정성을 확보할 수 있는 반도체 소자의 소자 분리막에 관한 것으로, 하드 마스크의 측벽에 라운딩 형상의 제 1 사이드월 스페이서를 형성하고 실리콘 기판에 제 1 사이드월 스페이서의 라운딩이 반영되도록 제 1 트렌치를 형성한 후 상기 하드 마스크와 동일 물질로 제 2 사이드월 스페이서를 형성한 다음, 하드 마스크와 제 2 사이드월 스페이서를 마스크로 이용한 식각 공정을 실시하여 실리콘 기판에 제 2 깊이를 갖는 제 2 트렌치를 형성하고 제 2 트렌치 내부 표면에 산화 공정을 진행하여 트렌치에 버즈빅을 형성하는 단계를 포함하는 것을 특징으로 한다.
트렌치, 라운딩, 산화막 스페이서, 질화막 스페이서, 블랭킷, 버즈빅

Description

반도체 소자의 소자 분리막 형성 방법{METHOD FOR FORMING ISOLATION OF SEMICONDUCTOR DEVICE}
도1a 내지 도1c는 종래 기술에 의한 반도체 소자의 소자 분리막 형성 공정을 나타낸 간략도이다.
도2a 내지 도2g는 본 발명에 의한 반도체 소자의 소자 분리막 형성 공정을 나타낸 단면도이다.
- 도면의 주요부분에 대한 부호의 설명 -
200 : 반도체 기판 201 : 패드 산화막
202 : 패드 질화막 203 : 사이드월 스페이서
204 : 질화막 사이드월 스페이서 205 : 산화막
206 : 버즈 빅
본 발명은 반도체 소자의 소자 분리막 형성 방법에 관한 것으로, 보다 상세하게는 소자 분리막 형성을 위한 트렌치 식각시 트렌치 탑코너의 라운딩 프로파일을 구현함으로써 전계의 집중 현상에 의한 소자의 비정상 적인 동작을 방지하여 소자 동작의 안정화를 꾀할 수 있는 반도체 소자의 소자 분리막 형성 방법에 관한 것이다.
일반적으로, 실리콘기판 상에 트렌지스터와 커패시터등을 형성하기 위하여 실리콘기판에는 전기적으로 통전이 가능한 활성영역과 전기적으로 통전되는 것을 방지하고 소자를 서로 분리하도록 하는 소자분리영역을 형성하게 된다.
종래의 소자 분리 영역을 형성하는 방법중 하나인 STI 공정은 실리콘기판에 일정한 깊이를 갖는 트렌치를 형성하고서 이 트렌치에 갭필 산화막을 증착시킨 후 화학 기계적 연마 공정(CMP)으로 갭필 산화막의 불필요한 부분을 식각하여 소자분리영역을 실리콘 기판에 형성시키는 것이다.
이러한 트렌치를 통한 소자분리막을 형성하는 상태를 개략적으로 설명하면, 실리콘 기판 상에 소정의 두께를 갖고서 절연을 하도록 패드산화막을 적층하고, 그 위에 상,하층간에 보호 역할을 하는 질화막을 적층하고서, 그 위에 감광막을 도포하여서 식각공정을 통하여 트렌치를 형성한다.
그리고, 상기 트렌치 내에 갭필링(Gap Filling)공정으로 갭필 산화막을 증착시킨 후에 식각으로 불필요한 부분을 제거하여 소자분리막을 형성하게 되는 것이다.
그런데, 이러한 종래 기술에 의한 소자 분리막 형성 방법에 의하면, 탑 코너(Top Corner) 및 바텀 코너(Bottom Coner)가 날카롭게 형성되어 스트레스가 집중되어 소자 특성이 저하되고, 트렌치의 탑코너 에서의 에지 모트의 발생으로 소자의 비정상적 동작을 유발하는 험프(HUMP), INWE 현상이 발생하는데 험프 현상은 액티브 코너에서 전기장의 집중으로 인해 생기는 현상이고, INWE(Inverse Narrow Width Effect)는 트랜지스터의 폭이 감소함에 따라 문턱 전압이 변화하는 현상이다.
현재 코너 라운딩을 개선하는 방안으로 STI (Shallow Trench Isolation) 식각시 탑 코너 라운딩을 하거나 CMP 후에 HDP 산화막의 밀도를 증가시키기 위한 어닐 공정을 통한 코너 라운딩 방법 등을 이용하지만 STI의 탑코너에서 발생하는 에지 모트(Edge Moat)를 억제할 수 없는 문제점이 있었다.
이와 같은 종래 기술에 의한 소자 분리막 형성 공정시 발생하는 문제점을 아래의 도면을 참고하여 더욱 상세히 설명하면 다음과 같다.
도1a 내지 도1c는 종래 기술에 의한 반도체 소자의 소자 분리막 형성 공정을 나타낸 간략도이다.
상기 종래 기술에 의한 반도체 소자 분리막에 따르면 우선, 도1a에 도시된 바와 같이 상부에 증착되는 막에 대한 반도체 기판(100)의 완충막 역할을 하는 패드 산화막(101)을 형성한 후 패드 질화막(102)을 증착한다. 그리고, 소정의 사진 및 식각 공정을 진행하여 패드 질화막(102) 및 패드 산화막(103)을 패터닝 한다.
그런 다음, 상기의 패터닝된 패드 질화막(102)을 하드 마스크로 이용한 식각 공정을 진행하여 실리콘 기판(100) 내에 소정 깊이로 트렌치(A)를 형성한다.
상기의 트렌치 식각 공정을 진행한 결과물에 대해 도1b에 도시된 바와 같이, 갭필 산화막을 증착하여 트렌치 내부가 충분히 매립되도록 한 후 상기 패드 질화막을 연마 정지막으로 이용한 CMP 평탄화를 실시하고 나서, 인산 용액 등의 습식 용액을 이용한 식각 공정을 실시하여 패드 질화막(102)을 제거한다.
그런 다음, 도1c에 도시된 바와 같이 습식 세정을 진행하면 패드산화막(101)이 제거되는데, 습식 세정에 의한 등방성 식각 특성에 의해 후속 게이트 산화막 증착 전에 트랜지스터의 주변에 모트(B)가 발생 및 탑 코너의 프로파일이 샤프하게 나타난다.
즉, 상기 종래 기술에 의한 반도체 소자의 소자 분리막 형성 방법에 따르면, 모트(B)에 의해 게이트 식각시 잔류물을 유발하여 소자의 수율을 저하시키거나 소자의 신뢰성을 저하시킨다.
뿐만 아니라, 액티브와 필드의 경계부인 트렌치 탑 코너 부위의 프로파일이 가파르고 날카롭게 되어 게이트 산화막의 두께가 탑 코너 부위에서 얇아지게 되었으며, 이로 인하여 트랜지스터의 특성 열화를 유발하는 문제점이 있었다.
상기와 같은 문제점을 해결하기 위한 본 발명은 반도체 소자의 소자 분리막 형성 방법에 있어서, 트렌치 식각 공정시 탑 코너부가 라운딩되도록 하여 트렌치 탑 코너의 라운딩 프로파일을 구현함으로써 전계 집중 현상에 의한 소자의 비정상 적인 동작을 방지할 수 있으며, 이에 따라 소자 동작을 안정성을 확보할 수 있는 반도체 소자의 소자 분리막 형성 방법을 제공하기 위한 것이다.
상기와 같은 목적을 실현하기 위한 본 발명은 소정의 하부 구조가 형성된 실리콘 기판에 질화막의 하드 마스크를 증착한 후 사진 및 식각 공정으로 하드 마스크를 패터닝하는 단계와, 상기 패터닝된 하드 마스크의 상면 및 측면를 덮는 제1산화막을 증착하여 산화막 사이드월 스페이서를 형성하는 단계와; 상기 실리콘 기판: 상기 산화막 사이드월 스페이서가 1 : 2의 식각 비율로 식각되게 상기 산화막 사이드월 스페이서 및 상기 실리콘 기판을 순차적으로 식각하여 상기 실리콘 기판에 제1깊이의 제1트렌치를 형성하되, 상기 하드 마스크의 측면으로부터 상기 산화막 사이드월 스페이서가 제거되게 상기 식각을 진행하여 상기 순차적 식각에 의해서 상기 제1트렌치의 탑 코너(top corner)가 라운딩(rounding)되게 하는 제1트렌치 식각 단계와; 상기 하드 마스크의 측면 및 상기 제1트렌치의 측벽을 덮는 질화막을 증착 및 식각하여 질화막 사이드월 스페이서를 형성하는 단계와; 상기 하드 마스크와 상기 질화막 사이드월 스페이서를 마스크로 이용하여 노출되는 상기 제1트렌치의 바닥 부분을 식각하여 제 2 깊이를 갖는 제 2 트렌치를 형성하는 제2트렌치 식각 단계와; 상기 질화막 사이드월 스페이서에 의해 노출되는 상기 제 2 트렌치의 내부 표면을 산화시켜 제2산화막을 형성하되, 상기 산화 시 상기 제 1 트렌치와 제 2 트렌치의 경계부에 버즈빅이 유도되어 상기 경계부가 라운딩되게 하는 트렌치 산화 단계를 포함하는 반도체 소자의 소자 분리막 형성 방법을 제시한다.
삭제
삭제
삭제
삭제
이하, 본 발명의 바람직한 실시예를 첨부된 도면을 참조하여 설명한다. 또한 본 실시예는 본 발명의 권리범위를 한정하는 것은 아니고, 단지 예시로 제시된 것이며 종래 구성과 동일한 부분은 동일한 부호 및 명칭을 사용한다.
도2a 내지 도2g는 본 발명에 의한 반도체 소자의 소자 분리막 형성 공정을 나타낸 단면도이다.
우선, 도2a에 도시된 바와 같이 실리콘 기판(200) 상에 패드 산화막(201)과 패드 질화막(202)을 일정 두께로 형성한다. 패드 산화막(201)은 패드 질화막(202)에 대한 실리콘 기판(200)의 완충막 역할 및 후속 패드 질화막 제거 공정시 식각 정지막 역할을 하도록 100Å 정도로 성장시키는 것이 바람직하고, 상기 패드 질화막(202)은 후속 트렌치 식각 공정시 하드 마스크의 역할을 충분히 할 수 하도록 1000~2000Å의 두께로 증착시키는 것이 바람직하다.
그리고 나서, 도2b에 도시된 바와 같이 소자분리 영역을 확보하기 위하여 소정의 사진 및 식각 공정을 진행하여 패드 질화막(202) 및 패드 산화막(201)을 패터닝하여 액티브 영역과 필드 영역을 구분시킨다.
그런 다음, 도2c에 도시된 바와 같이 상기의 패드 질화막(202)이 패터닝된 결과물 상부에 제1산화막을 증착하여 패드 질화막(202)의 측면 및 상면을 덮는 산화막 사이드월 스페이서(203)를 형성한다.
산화막 사이드월 스페이서(203)를 형성한 후에는 도2d에 도시된 바와 같이 실리콘 기판(200)에 소정 깊이로 제1트렌치 식각 공정을 진행하여 상부 탑 코너(top corner)가 라운딩된 제 1 트렌치(C)를 형성한다. 이때, 실리콘 기판(200) : 산화막 사이드월 스페이서(203) : 패드 질화막(202)=1: 2: 0 의 식각 비율로 식각 되도록 제1트렌치 식각 공정을 진행함으로써, 산화막 사이드월 스페이서(203) 및 하부의 실리콘 기판(200) 부분이 순차적으로 식각되게 한다. 패드 질화막(202) 측면으로부터 산화막 사이드월 스페이스(203)가 전부 제거되게 식각을 진해하여, 산화막 사이드월 스페이서(203)의 제거에 의해 노출되는 실리콘 기판(200) 표면 및 이에 인근하는 제1트렌치(C)의 탑 코너 부분이 식각에 노출되게 하여, 이러한 순차적 식각에 의해서 탑 코너가 후속 식각되어 라운딩되게 한다.
트렌치(C) 탑 코너가 라운딩지게 형성됨으로써, 트렌치 탑 코너가 날카롭게 되는 것을 방지할 수 있고, 모트 현상을 방지할 수 있다. 또한, 트렌치 식각 공정은 Cl2를 주성분으로 하는 플라즈마를 이용하여 실시하는 것이 바람직하다.
삭제
그런데, 상기 제1트렌치 식각 공정에 의해서는 실리콘 기판(200)의 식각량이 산화막 사이드월 스페이서(203) 보다 작기 때문에 트렌치의 깊이가 부족하므로, 트렌치 깊이를 확보하기 위한 추가의 제2트렌치 식각 공정을 실시하기 위하여 도2e에 도시된 바와 같이 질화막의 블로킹막(204)을 증착한다.
그리고 나서, 상기 블로킹막(204)에 대해 건식 식각 공정을 진행하여 하드마스크용 패드 질화막(202)과 상기에서 형성된 제 1 트렌치(C)의 측벽에 질화막 사이드월 스페이서(204)를 형성한다. 이때, 질화막 사이드월 스페이서(204)는 후속 식각 공정시 패드 질화막과 함께 마스크로 이용하기 위하여 하드 마스크와 동일 물질 다시 말해 질화막으로 형성하는 것이 바람직하다.
이어서, 도2f에 도시된 바와 같이 사이드월 스페이서(204) 및 하드 마스크용 패드 질화막(202)을 마스크로 이용한 블랭킷 건식 식각 공정을 실시하여 실리콘 기판(200)에 제 2 트렌치(D)를 형성한다.
상기의 제 2 트렌치가 형성된 결과물에 대해 도2g에 도시된 바와 같이 제 2 트렌치의 내부 표면에 소정의 산화 공정을 진행하여, 질화막 사이드월 스페이서(204)에 의해 노출되는 제 2 트렌치(D)의 내부 표면을 산화시켜 제2산화막(205)을 형성한다. 산화 과정에 의해서, 제1트렌치와 제2트렌치의 경계부, 즉, 질화막 사이드월 스페이서(204)와 제2산화막(205)의 경계부에 버즈 빅(bird's beak: 206)이 발생된다. 즉, 제 1 트렌치와 제 2 트렌치 경계부의 가파른 프로파일에 버즈 빅(Bird's Beak : 206)이 발생되도록 한다. 이때, 버즈 빅(206)에 의해 제 1 트렌치와 제 2 트렌치의 경계부가 라운딩되어 전계 집중 현상을 감소시킬 수 있게된다.
그런 다음 도시되지는 않지만, 통상적인 갭필 산화막 증착 공정과, CMP 평탄화 공정 및 패드 질화막 제거 공정 등을 진행하여 소자 분리막을 완성한다.
이와 같이 본 발명은 하드마스크의 측벽에 라운딩 형상의 사이드월 스페이서 를 형성하여, 이를 마스크로 실리콘 기판 내에 라운딩 형상이 반영되도록 1차 트렌치를 형성한 후 그 상부에 블로킹 막을 추가로 증착하고, 블로킹막에 의한 2차 사이드월 스페이서를 형성하여 블랭킷 건식각 공정을 진행하여 2차 트렌치를 형성하여 트렌치 탑코너의 라운딩 프로파일을 확보하고, 트렌치 내부 표면에 산화 공정을 진행하여 제 1 트렌치와 제 2 트렌치의 경계부에 버즈 빅을 발생시켜 라운딩지게 함으로써 전계 집중 현상을 방지할 수 있게 된다.
상기한 바와 같이 본 발명은 산화막 사이드월의 자연적인 라운딩이 트렌치 탑코너에 그대로 반영되도록 하여 탑 코너의 라운딩 프로파일을 구현하고, 트렌치에 의도적으로 버즈빅을 발생시켜 전계 집중 현상에 의한 소자의 비정상적인 동작을 방지함으로써 소자 동작의 안정화를 꾀할 수 있는 이점이 있다.

Claims (5)

  1. 실리콘 기판에 질화막의 하드 마스크를 증착한 후 사진 및 식각 공정으로 하드 마스크를 패터닝하는 단계와,
    상기 패터닝된 하드 마스크의 상면 및 측면를 덮는 제1산화막을 증착하여 산화막 사이드월 스페이서를 형성하는 단계와;
    상기 실리콘 기판: 상기 산화막 사이드월 스페이서가 1 : 2의 식각 비율로 식각되게 상기 산화막 사이드월 스페이서 및 상기 실리콘 기판을 순차적으로 식각하여 상기 실리콘 기판에 제1깊이의 제1트렌치를 형성하되, 상기 하드 마스크의 측면으로부터 상기 산화막 사이드월 스페이서가 제거되게 상기 식각을 진행하여 상기 순차적 식각에 의해서 상기 제1트렌치의 탑 코너(top corner)가 라운딩(rounding)되게 하는 제1트렌치 식각 단계와;
    상기 하드 마스크의 측면 및 상기 제1트렌치의 측벽을 덮는 질화막을 증착 및 식각하여 질화막 사이드월 스페이서를 형성하는 단계와;
    상기 하드 마스크와 상기 질화막 사이드월 스페이서를 마스크로 이용하여 노출되는 상기 제1트렌치의 바닥 부분을 식각하여 제 2 깊이를 갖는 제 2 트렌치를 형성하는 제2트렌치 식각 단계와;
    상기 질화막 사이드월 스페이서에 의해 노출되는 상기 제 2 트렌치의 내부 표면을 산화시켜 제2산화막을 형성하되, 상기 산화 시 상기 제 1 트렌치와 제 2 트렌치의 경계부에 버즈빅이 유도되어 상기 경계부가 라운딩되게 하는 트렌치 산화 단계를 포함하는 것을 특징으로 하는 반도체 소자의 소자 분리막 형성 방법.
  2. 삭제
  3. 삭제
  4. 삭제
  5. 삭제
KR1020030007264A 2003-02-05 2003-02-05 반도체 소자의 소자 분리막 형성 방법 KR100967201B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020030007264A KR100967201B1 (ko) 2003-02-05 2003-02-05 반도체 소자의 소자 분리막 형성 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020030007264A KR100967201B1 (ko) 2003-02-05 2003-02-05 반도체 소자의 소자 분리막 형성 방법

Publications (2)

Publication Number Publication Date
KR20040071346A KR20040071346A (ko) 2004-08-12
KR100967201B1 true KR100967201B1 (ko) 2010-07-05

Family

ID=37359257

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030007264A KR100967201B1 (ko) 2003-02-05 2003-02-05 반도체 소자의 소자 분리막 형성 방법

Country Status (1)

Country Link
KR (1) KR100967201B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8710479B2 (en) 2011-11-22 2014-04-29 Samsung Electronics Co., Ltd. Semiconductor devices having multi-width isolation layer structures

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3765314B2 (ja) * 2004-03-31 2006-04-12 セイコーエプソン株式会社 マスク、マスクの製造方法、電気光学装置の製造方法および電子機器
KR101026478B1 (ko) * 2004-12-27 2011-04-01 주식회사 하이닉스반도체 반도체 소자의 소자분리막 형성방법

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20000045372A (ko) * 1998-12-30 2000-07-15 김영환 반도체소자의 제조방법

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20000045372A (ko) * 1998-12-30 2000-07-15 김영환 반도체소자의 제조방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8710479B2 (en) 2011-11-22 2014-04-29 Samsung Electronics Co., Ltd. Semiconductor devices having multi-width isolation layer structures

Also Published As

Publication number Publication date
KR20040071346A (ko) 2004-08-12

Similar Documents

Publication Publication Date Title
US6191000B1 (en) Shallow trench isolation method used in a semiconductor wafer
KR0183854B1 (ko) 반도체 장치의 트렌치 소자 분리 방법
KR100967201B1 (ko) 반도체 소자의 소자 분리막 형성 방법
KR100546855B1 (ko) 반도체 소자의 제조 방법
KR100469763B1 (ko) 반도체 소자의 소자 분리막 형성 방법
KR100620707B1 (ko) 반도체 소자의 ｓｔｉ 형성 방법
KR100728649B1 (ko) 반도체소자의 소자분리막 제조방법
KR100944667B1 (ko) Ｓｔｉ 에지 모트 방지 방법
KR100967667B1 (ko) 반도체소자의 소자분리막 형성방법
KR100733693B1 (ko) 반도체 소자의 소자 분리막 형성 방법
KR101004805B1 (ko) 반도체 소자의 소자 분리막 형성 방법
KR101006510B1 (ko) 반도체소자의 소자분리막 형성방법
KR100733692B1 (ko) 반도체 소자의 소자 분리막 형성 방법
KR101004810B1 (ko) 반도체 소자의 소자분리막 형성 방법
KR100365738B1 (ko) 반도체소자의소자분리막형성방법
KR100923764B1 (ko) Ｓｔｉ 에지 모트 방지방법
KR100475718B1 (ko) 반도체 소자의 소자 분리막 형성 방법
KR100559540B1 (ko) 반도체소자의 트렌치형 소자분리 방법
KR100808590B1 (ko) 반도체 소자의 소자분리막 및 그의 형성방법
KR100766269B1 (ko) 반도체소자의 에스티아이 형성방법
KR100849361B1 (ko) 반도체 소자의 제조 방법
KR20060011612A (ko) 반도체소자의 소자분리 방법
KR19990080468A (ko) 반도체 소자 분리를 위한 트랜치 제조 방법
KR20040036758A (ko) 반도체 소자의 소자분리막 형성방법
KR20040087458A (ko) 반도체소자의 소자분리막 형성방법

Legal Events

Date Code Title Description
N231 Notification of change of applicant
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130524

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20140519

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20150518

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee