KR100915451B1 - 가변 저항 특성을 갖는 메모리 디바이스의 제어 시스템 및방법 - Google Patents

가변 저항 특성을 갖는 메모리 디바이스의 제어 시스템 및방법

Info

Publication number
KR100915451B1
KR100915451B1 KR1020077007494A KR20077007494A KR100915451B1 KR 100915451 B1 KR100915451 B1 KR 100915451B1 KR 1020077007494 A KR1020077007494 A KR 1020077007494A KR 20077007494 A KR20077007494 A KR 20077007494A KR 100915451 B1 KR100915451 B1 KR 100915451B1
Authority
KR
South Korea
Prior art keywords
memory
voltage
constant current
programming
memory cells
Prior art date
Application number
KR1020077007494A
Other languages
English (en)
Other versions
KR20070061853A (ko
Inventor
츄-닝 팡
마이클 에이. 반부스키르크
코린 에스. 빌
Original Assignee
어드밴스드 마이크로 디바이시즈, 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 어드밴스드 마이크로 디바이시즈, 인코포레이티드 filed Critical 어드밴스드 마이크로 디바이시즈, 인코포레이티드
Publication of KR20070061853A publication Critical patent/KR20070061853A/ko
Application granted granted Critical
Publication of KR100915451B1 publication Critical patent/KR100915451B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/14—Circuits for erasing electrically, e.g. erase voltage switching circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5664—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using organic memory material storage elements
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0009—RRAM elements whose operation depends upon chemical change
    • G11C13/0014—RRAM elements whose operation depends upon chemical change comprising cells based on organic memory material
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0097—Erasing, e.g. resetting, circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/12—Programming voltage switching circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/14—Circuits for erasing electrically, e.g. erase voltage switching circuits
    • G11C16/16—Circuits for erasing electrically, e.g. erase voltage switching circuits for erasing blocks, e.g. arrays, words, groups
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K19/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic element specially adapted for rectifying, amplifying, oscillating or switching, covered by group H10K10/00
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G11C2013/0071—Write using write potential applied to access device gate
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G11C2013/0078—Write using current through the cell
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/10—Resistive cells; Technology aspects
    • G11C2213/15—Current-voltage curve
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/79—Array wherein the access device being a transistor

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Nanotechnology (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Theoretical Computer Science (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Semiconductor Memories (AREA)
  • Read Only Memory (AREA)

Abstract

유기적 메모리 셀(102,302,402,904,1102,1206)의 프로그래밍을 제어하도록 적어도 하나의 콘스탄트 전류 소스(114,404)를 사용하고 그리고/또는 메모리 디바이스(200,300,400,900,1100)의 소거를 용이하게 하도록 적어도 하나의 콘스탄트 전압 소스(112,304)를 사용하는 시스템 및 방법이 제공된다. 본 발명은 싱글 메모리 셀 디바이스들 및 메모리 셀 어레이(100)에서 사용된다. 콘스탄트 전류 소스(114,404)를 사용함으로써 프로그래밍 동안 전류 스파이크를 방지하여 기록 사이클 동안 메모리 셀(102,302,402,904,1102,1206)의 상태가 정확하게 제어되게 된다. 콘스탄트 전압 소스(112,304)를 사용함으로써 소거 사이클 동안 메모리 셀들(102,302,402,904,1102,1206)에게 안정된 부하를 제공하게 되어 공정 동안 셀 저항에서의 큰 동적 변화에도 불구하고 상기 메모리 셀(102,302,402,904,1102,1206)의 양단에 정확한 전압 제어가 이루어지게 된다.

Description

가변 저항 특성을 갖는 메모리 디바이스의 제어 시스템 및 방법{CONTROL OF MEMORY DEVICES POSSESSING VARIABLE RESISTANCE CHARACTERISTICS}
[관련 출원]
본원은 미국 특허 출원 번호 10/951,375의 계속 출원인 바, 상기 미국 특허 출원 번호 10/951,375는 "가변 저항 특성을 갖는 메모리 디바이스의 제어(CONTROL OF MEMORY DEVICES POSSESSING VARIABLE RESISTANCE CHARACTERISTICS)"라는 발명의 명칭으로 2004년 9월 28일자에 출원되었다. 이러한 출원의 전부는 참조로서 여기에 통합된다.
본 발명은 메모리 디바이스들에 관한 것으로, 특히 소거(erasing) 및 프로그래밍(programming)을 위한 메모리 디바이스들의 저항 특성의 제어에 관한 것이다.
컴퓨터 및 전자 디바이스들의 용량, 용도 및 복잡성이 계속 증가하고 있다. 계속 개발되고 있는 새로운 개선된 전자 디바이스들(일례로 디지털 오디오 재생기 및 비디오 재생기)을 통해 컴퓨터가 견실히 더욱 고성능으로 되고 있다. 아울러, 디지털 매체(일례로 디지털 오디오, 비디오, 이미지 등)의 성장과 용도는 이러한 디바이스들의 개발을 더욱 부추기고 있다. 이러한 성장과 개발은 컴퓨터 및 전자 디바이스들이 저장 및 유지하도록 요구/요청되는 정보의 양을 방대하게 증가시켰다.
일반적으로, 정보는 하나 이상의 타입을 갖는 스토리지(storage) 디바이스들에 저장되고 유지된다. 스토리지 디바이스들은 예를 들면 하드 디스크 드라이브, 컴팩트 디스크 드라이브 및 해당 미디어, 디지털 비디오 디스크(DVD) 드라이브 등과 같은 그러한 롱 텀(long term) 스토리지 매체들을 포함한다. 롱 텀 스토리지 매체들은 일반적으로 보다 낮은 비용으로 보다 많은 정보를 저장하지만, 다른 타입의 스토리지 디바이스들보다 더 느리다. 스토리지 디바이스들은 또한 메모리 디바이스들을 포함하는 데 이 메모리 디바이스들은 항상이 아닌 종종 쇼트 텀(short term) 스토리지 매체들이다. 메모리 디바이스들은 롱 텀 스토리지 매체들보다 실질적으로 더 빠른 경향이 있다. 이러한 메모리 디바이스들은, 일례로, 다이나믹 랜덤 액세스 메모리(DRAM), 고정(static) 랜덤 액세스 메모리(SRAM), 더블 데이터 레이트 메모리(DDR), 플래시 메모리, 롬(ROM) 등을 포함한다. 메모리 디바이스들은 휘발성과 비-휘발성 타입들로 나누어진다. 휘발성 메모리 디바이스들은 일반적으로 파워를 잃어버리면 자신들의 정보를 잃어버리고 자신들의 정보를 유지하기 위해 주기적인 리프레시 사이클을 전형적으로 필요로 한다. 휘발성 메모리 디바이스들은, 일례로, 랜덤 액세스 메모리(RAM), DRAM, SRAM 등을 포함한다. 비-휘발성 메모리 디바이스들은 파워가 자신들에게 유지되는 지 여부와 상관없이 자신들의 정보를 유지한다. 비-휘발성 메모리 디바이스들은 롬, 프로그래밍 가능한 롬(programmable ROM; PROM), 소거 가능한 PROM(EPROM), 플래시 메모리 등(이에 국한되지 않음)을 포함한다. 휘발성 메모리 디바이스들은 일반적으로 비-휘발성 메모리 디바이스들에 비하여 보다 낮은 비용으로 보다 빠른 동작을 제공한다.
메모리 디바이스들은 일반적으로 메모리 셀들의 어레이를 포함한다. 각 메모리 셀은 정보를 액세스 또는 "판독", "기록", 그리고 "소거"할 수 있다. 메모리 셀들은 "0"과 "1"로서 지칭되는 "오프" 또는 "온" 상태(일례로, 2개 상태로 한정될 경우)에서 정보를 유지한다. 전형적으로, 메모리 디바이스는 소정 개수의 바이트(들)(일례로, 바이트 당 8 개 메모리 셀)을 검색하도록 어드레싱된다. 휘발성 메모리 디바이스들에서, 메모리 셀들은 자신의 상태를 유지하기 위해 주기적으로 리프레시되어야 한다. 이러한 메모리 디바이스들은 통상 반도체 디바이스들로부터 제작되며 이 반도체 디바이스들은 이러한 다양한 기능들을 수행하고 2개 상태를 스위칭 및 유지할 수 있다. 상기 디바이스들은 결정 실리콘 디바이스들과 같이 무기 고체 상태 기술로 종종 제작된다. 메모리 디바이스들에 적용되는 보통의 반도체 디바이스는 모스 전계 효과 트랜지스터(MOSFET)이다.
휴대용 컴퓨터 및 전자 디바이스들의 사용은 비-휘발성 메모리 디바이스의 수요를 매우 증가시켰다. 디지털 카메라, 디지털 오디오 재생기, PDA 등은 일반적으로 대용량의 비-휘발성 메모리 디바이스들(일례로, 플래시 메모리, 스마트 매체, 컴팩트 플래시 등등)의 채택을 추구한다.
정보 저장을 위한 수요의 증가로 인해, 메모리 디바이스 개발자들과 제조자들은 메모리 디바이스들의 저장 용량을 증가시키도록(예컨대, 다이 또는 칩 당 스토리지를 증가시키도록) 항상 시도하고 있다. 우표 크기의 실리콘은 수천만개의 트랜지스터들을 포함할 수 있고, 각 트랜지스터는 수백 나노미터 정도로 작다. 그러나, 실리콘-기반 디바이스들은 자신들의 기초 물리적인 사이즈 한계에 접근하고 있다. 일반적으로 무기 고체 상태 디바이스들은 고 비용과 데이터 저장 밀도의 손실을 초래하는 복잡한 구조 때문에 방해를 받는다. 무기 반도체 소재에 기초하는 휘발성 반도체 메모리들은 저장된 정보를 유지하기 위해 지속적으로 전기 전류를 공급받아야만 하는바, 이는, 열과 높은 전기 에너지 소모를 초래한다. 비-휘발성 반도체 디바이스들은 데이터 레이트의 감소 및 상대적으로 높은 파워 소모와 큰 복잡도를 갖는다.
게다가, 무기 고체 상태 디바이스들의 크기가 감소하고 집적도가 증가함에 따라, 정렬 허용도에 대한 민감성은 그의 제작을 현저히 더 어렵게 한다. 작은 최소 사이즈로 피쳐(feature)를 형성하는 것은 작동 중인 회로들의 제작을 위해 최소 사이즈가 사용될 수 있음을 의미하지는 않는다. 작은 최소 사이즈보다 훨씬 더 작은, 일례로 최소 사이즈의 사분의 일인 정렬 허용도를 가지는 것이 필요하다.
무기 고체 상태 디바이스들의 스케일링은 불순물 확산 거리에서 문제점을 일으킨다. 치수가 감소함에 따라, 실리콘의 불순물 확산 거리는 프로세스 디자인에서 어려움을 갖는다. 이점에 대하여, 많은 조정을 행하여, 불순물 이동성을 감소시킴과 아울러 높은 온도에서의 시간을 감소시킨다. 그러나, 이러한 적응들이 무기한으로 계속될 수 있을지는 명확하지 않다.
반도체 접합 양단에 (역-바이어스 방향으로) 전압을 인가함으로써, 접합 주변에 공핍 영역이 생성된다. 상기 공핍 영역의 폭은 반도체의 도핑 레벨에 따라 달라진다. 공핍 영역이 또 하나의 공핍 영역을 접촉하도록 스프레딩되면, 펀치-스루 또는 비-제어 전류 흐름이 발생할 수 있다.
보다 높은 도핑 레벨은 펀치-스루를 방지하기 위해 요구되는 거리 간격(separations)을 최소화하는 경향이 있다. 그러나, 단위 거리 당 전압 변경이 크면, 전계의 크기가 또한 커짐을 나타낸다는 점에서 추가적인 어려움이 발생 된다. 급격한 구배(sharp gradient)를 횡단하는 전자는 최소 전도 대역 에너지보다 상당히 높은 에너지 레벨로 가속될 수 있다. 이러한 전자는 핫 일렉트론(hot electron)으로서 공지되어 있고, 절연체를 통과하기에 충분히 활동적이어서, 반도체 디바이스 성능을 돌이킬 수 없게 저하시키게 된다.
스케일링 및 집적은 모놀리식 반도체 기판에서의 분리를 더욱더 어렵게 한다. 특히, 디바이스들 서로 간의 측면 절연은 몇몇 상황에서는 곤란하다. 또 하나의 곤란은 누설 전류 스케일링이다. 또 다른 하나의 곤란은 상기 기판 내에서의 캐리어들의 확산에 의해 나타난다. 즉, 자유 캐리어들이 수십 미크론에 걸쳐 확산하여 저장된 전하를 중화시킬 수 있게 된다. 따라서, 추가적인 디바이스 축소 및 밀도 증가는 무기 메모리 디바이스들에 대하여 제한되게 된다. 게다가, 무기 비-휘발성 메모리 디바이스들에 대한 이러한 디바이스 축소는 특히 성능 향상 요구를 만족하기가 어렵고 저비용 유지 면에서 더욱 그러하다.
무기 디바이스들의 이러한 형태의 한계점들은 유기적 반도체 메모리 디바이스들로 하여금 반도체 디바이스 발전(progression)에서 다음 로지컬 스텝으로서 더 큰 평가를 얻도록 해 주었다. 따라서, 유기적 디바이스들은 점점 디바이스 제조 시설들에서 보다 일반화되고 있고, 따라서, 전자 디바이스들에서 보다 일반화 되고 있다. 대부분의 전자기기는 가까운 장래에 유기적 반도체들의 몇몇 타입을 내장할 것이라고 생각할 수 있다. 그러나, 유기적이든지 무기적이든지 간에, 기술적 진보가 메모리 디바이스들을 향해 진행되어 왔고, 이러한 메모리 디바이스들은 상기 메모리의 상태 값들을 결정하기 위한 수단으로서 저항을 사용한다. 따라서, 저항값들과 그 저항값들의 제어는 메모리 기술을 발전시키는 데 가장 중요하다.
도 1은 본 발명의 한 양상에 따른 메모리 디바이스 어레이의 3차원 다이어그램이다.
도 2는 유기적 메모리 디바이스의 일례의 3차원 다이어그램이다.
도 3은 본 발명의 한 양상에 따른 콘스탄트 전압 소스를 채택한 메모리 디바이스를 보이는 다이어그램이다.
도 4는 본 발명의 한 양상에 따른 콘스탄트 전류 소스를 채택한 메모리 디바이스를 보이는 다이어그램이다.
도 5는 본 발명의 한 양상에 따른 기본적인 메모리 디바이스를 위한 I-V 특성을 보이는 그래프이다.
도 6은 본 발명의 한 양상에 따른 메모리 다이오드 디바이스의 I-V 특성을 보이는 그래프이다.
도 7은 본 발명의 한 양상에 따른 콘스탄트 전류 소스를 보이는 그래프이다.
도 8은 본 발명의 한 양상에 따른 트랜지스터-기반 콘스탄트 전류 소스를 보이는 그래프이다.
도 9는 본 발명의 한 양상에 따른 전류 제어를 용이하게 하는 트랜지스터를 갖는 메모리 디바이스를 보인다.
도 10은 본 발명의 한 양상에 따른 다양한 트랜지스터 게이트 전압들에 대한 전류 레벨들을 보이는 그래프이다.
도 11은 본 발명의 한 양상에 따른 전압 제어를 용이하게 하는 트랜지스터를 갖는 메모리 디바이스를 보인다.
도 12는 본 발명의 한 양상에 따른 유기적 메모리 디바이스를 제어하는 방법을 보이는 플로우 다이어그램이다.
다음은 본 발명의 몇 가지 양상의 기초적인 이해를 제공하기 위한 본 발명의 요약이다. 이러한 요약은 본 발명의 중요한/중대한 엘리먼트들을 식별하기 위해 또는 본 발명의 범위를 서술하기 위해 의도된 것이 아니다. 요약의 유일한 목적은 이후에 제공되는 보다 상세한 설명에 대한 도입부로서 간략화된 형태로 본 발명의 몇몇의 개념들을 제공하는 것이다.
장치들 및 방법들이 유기 및/또는 무기 메모리 디바이스들의 프로그래밍 및 소거를 용이하게 하기 위해 제공된다. 본 발명은 프로그래밍 및 소거 동안에 메모리 디바이스의 내부 저항의 고유적인 가변성을 제어하도록 해주는 수단을 사용한다. 본 발명은 멀티-비트 메모리 디바이스들을 프로그래밍시 정확성 및 효율을 향상시킨다.
추가적으로 본 발명은 메모리 디바이스들의 상태를 변경하는 방법으로 효율을 촉진함으로써 데이터 저장을 용이하게 한다. 콘스탄트 전류(즉, 정전류) 소스를 사용함으로써, 메모리는 메모리 자신을 위하여 활용가능한 다수의 상태들 중 하나로 정확하게 프로그래밍될 수 있다. 이것은 메모리의 전류 스파이크 손상 없이 멀티-비트 디바이스들의 빠르고 정확한 프로그래밍이 가능하게 해준다. 마찬가지로, 콘스탄트 전압(즉, 정전압) 소스들을 사용함으로써, 상기 메모리는 몇몇 타입의 메모리에 고유한 큰 동적 저항 변경들과는 독립적으로 소거될 수 있다. 본 발명은 또한 콘스탄트 전류 및 전압 소스들을 이용함으로써 보다 높은 품질의 메모리 디바이스들을 효율적으로 제조하도록 하여, 오동작을 감소시키고 신뢰성을 증가시킨다.
전술된 그리고 관련된 목적의 수행에 관해, 본 발명은 이후에 충분히 설명됨과 아울러 특히 특허청구범위에서 지적되는 특징들을 포함한다. 아래의 설명과 첨부된 도면들은 본 발명의 예시적인 양상들 및 구현형태들을 상세히 보여 준다. 그러나 이것들은 본 발명의 규칙들이 이용될 수 있는 몇몇의 다양한 방식들을 나타낸다. 본 발명의 다른 목적, 이점 그리고 신규 특징들이 상기 도면들과 결합하여 고려되는 아래의 본 발명의 상세한 설명으로부터 명백해 질 것이다.
다음은 첨부된 도면들과 함께 기술되는 본 발명의 상세한 설명이고, 여기서 같은 참조 번호들은 전체에 걸쳐서 같은 요소들을 지칭할 것이다.
메모리 디바이스의 셀들은 일반적으로 임피던스의 다양한 레벨에 해당하는 2 개 이상의 상태가 되도록 동작한다. 이러한 상태들은 바이어스 전압을 인가함으로써 설정되고 이 때 상기 셀들은 또 하나의 전압이 역 바이어스로 인가될 때까지 그들 각자의 상태로 남게 된다. 상기 셀들은 자신들의 상태를 파워와 함께 또는 파워 없이(일례로, 비-휘발성) 유지하고 주입 전류 또는 광 방출을 측정함으로써 전기적으로 또는 광학적으로 판독될 수 있다. 본 발명의 시스템 및 방법은 메모리 디바이스들의 프로그래밍(기록)과 소거 모두를 그 디바이스들의 저항 특성들의 제어를 통해 용이하게 한다.
도 1에, 본 발명의 한 양상에 따른 메모리 디바이스 어레이(100)의 3차원 다이어그램이 도시된다. 도 1은 "콘스탄트 소스(constant source)"(108)에 연결되는 해당 비트 라인(104)과 워드 라인(106)을 갖는 디바이스 어레이(100)로부터 메모리 셀(102)을 도시하는 개념적인 예이다. 상기 콘스탄트 소스(108)는 콘스탄트 전압 소스(112)나 또는 콘스탄트 전류 소스(114)가 될 수 있다. 이러한 개념적인 예에서, 콘스탄트 소스(108)는 콘스탄트 소스 타입 선택기(110)를 통해 스위칭 될 수 있다. 콘스탄트 소스(108)는 프로그래밍 또는 기록 목적을 위해 콘스탄트 전류 소스(114)를 제공하고, 상기 메모리 셀(102)을 소거하기 위해 콘스탄트 전압 소스를 제공한다. 이러한 콘스탄트 소스들(112)(114)은 유기적 메모리 셀(102)에 전기적으로 연결되면 저항 부하 엘리먼트로서 동작한다. 본 발명은 콘스탄트 전류 소스(114)와 콘스탄트 전압 소스(112) 2 가지 모두를 포함하는 예를 요구하는 것은 아니다. 상기 소스들은 별개의 엔티티들이 될 수 있다. 상기 소스들은 또한 본 발명의 다른 예들로서 독립적으로 사용될 수 있고 그리고 상기 메모리 디바이스 어레이(100)로 통합될 수 있다.
콘스탄트 전압 소스(112)는 소거 동안에 메모리 셀(102)에게 부하(load)를 제공한다. 전형적인 메모리 셀은 자신과 직렬인 부하 저항을 구비하지 않으나, 본 발명은 이러한 기능을 제공한다. 이것은 소거 동안에 상기 메모리 셀 양단의 전압을 정확하게 제어하는 것을 용이하게 한다. 몇몇 타입의 메모리 셀들은 추가적인 메모리 상태들을 저장하도록 저항을 변화시키는 능력을 갖는다. 이와 같은 능력은 또한 이러한 기능이 채택되면 실질적으로 변화하는 저항 때문에 소거 동안 문제점들을 갖는다. 콘스탄트 전압 소스를 사용함으로써 소거 동안 큰 동적 저항 스윙(swings)이 발생되지 않는다.
콘스탄트 전류 소스(114)는 프로그래밍 동안 상기 메모리 셀(102)에게 부하를 제공한다. 메모리 셀이 상태들을 저장하기 위해 가변 저항을 채택하면, 셀을 적합하게 프로그래밍하도록 최종 저항 값을 정확하게 제어하는 것이 가장 중요하다. 종종, 기록 사이클 동안에, 상기 셀을 통해 흐르는 전류는 스파이크(spike)하여, 부정확한 상태들을 발생시킬 수 있다. 콘스탄트 전류 소스를 사용함으로써 전류의 스파이크를 제거하여 상기 셀의 저항 상태들을 정확하게 제어하게 된다.
본 발명은 상기 셀의 저항과는 독립적인 상기 셀로 유입되는 전류를 정확하게 제어하는 수단을 제공하고, 따라서, 상기 셀의 프로그래밍된 상태를 정확하게 제어한다.
몇몇 메모리 셀들이 어떻게 동작하는 지의 기본을 이해하면 본 발명을 충분히 올바르게 인식하는 데 도움이 된다. 유기적 메모리 셀은 통상적으로 2개의 전극으로 구성되어 있고 상기 2개의 전극 사이에 전도성 조정 매체(conductive regulation media)를 갖는다. 상기 전도성 조정 매체는 유기적 전도체 층과 하나 이상의 패시브(passive) 층들을 포함한다. 상기 전도성 조정 매체는 상기 메모리 셀로 요구 임피던스 상태를 프로그래밍하는 바이어스 전압들을 인가함으로써 프로그래밍(일례로 기록)된다. 상기 요구 임피던스 상태는 하나 이상의 비트들의 정보를 나타내고 상기 요구 임피던스 상태를 유지하도록 일정한 파워 공급 또는 리프레시 사이클을 요구하지는 않는다. 상기 전도성 조정 매체의 상기 임피던스 상태는 전류를 인가함으로써 판독(read)되고 이때 상기 전도성 조정 매체의 상기 임피던스가 판독된다. 상기 기록된 임피던스 상태와 같이, 상기 판독 임피던스 상태는 하나 이상의 비트들의 정보를 나타낸다.
도 2를 참조하면, 예시적인 유기적 메모리 디바이스(200)의 3차원 다이어그램이 도시된다. 상기 메모리 디바이스는 제1 전극(204), 패시브 층(206), 유기적 전도체 층(208), 그리고 제2 전극(210)을 포함한다. 또한, 제 1 전극(204) 및 제 2 전극(210)에 접속되어, 그 제 1 전극(204) 및 제 2 전극(210)에 전압을 인가하는 전압 소스(202)를 나타낸다. 제 1 전극(204) 및 제 2 전극(210)은 전도성 재료로 구성된다. 제 1 전극(204) 및 제 2 전극(210)의 두께는 실현예 및 구성되어 있는 메모리 디바이스에 따라 변경된다. 상기 유기적 전도체 층(208)과 상기 패시브 층(206)은 전도성 조정 매체로서 집합적으로 참조 된다. 예를 들어, 전도성, 비-전도성, 세미(semi)-전도성과 같은 이러한 매체의 전도성 특성은 상기 전극들(204)(210)에 의해 상기 매체 양단에 다양한 전압들을 인가함으로써 제어 방식으로 수정될 수 있다.
상기 유기적 메모리 디바이스는, 일반적인 메모리 디바이스들과 같이, 2개 상태들, 즉, 도통(로우 임피던스 또는 "온") 상태 또는 비-도통(하이 임피던스 또는 "오프") 상태를 가질 수 있다. 그러나, 일반적인 메모리 디바이스들과는 다르게, 상기 유기적 메모리 디바이스는 2개 상태(일례로, 오프 또는 온)로 제한되는 일반적인 메모리 디바이스와는 대조적으로, 복수의 상태들을 유지할 수 있다. 상기 유기적 메모리 디바이스는 추가적인 상태들을 식별하기 위해 전도성의 정도를 변화시키는 것을 채택할 수 있다. 예를 들면, 상기 유기적 메모리 디바이스는 매우 높은 도통 상태(매우 낮은 임피던스 상태), 높은 도통 상태(낮은 임피던스 상태), 도통 상태(중간 레벨 임피던스 상태), 그리고 비-도통 상태(높은 임피던스 상태)를 가질 수 있다. 이것은 2개 이상의 비트들의 정보 또는 4개 이상 비트들의 정보(일례로, 4개 상태를 제공하는 2 비트의 정보, 8 개 상태를 제공하는 3비트의 정보 등)와 같이, 단일 유기적 메모리 디바이스에 다중 비트들의 정보를 저장할 수 있게 한다.
상기 유기적 메모리 디바이스를 특정 상태로 스위칭하는 것은 프로그래밍 또는 기록으로서 지칭된다. 프로그래밍은 상기 전극들(204)(210)에 의해 상기 전도성 조정 매체 양단에 특정 전압(일례로, 9 볼트, 2 볼트, 1 볼트 등등)을 인가함으로써 수행된다. 상기 특정 전압(임계 전압으로 지칭됨)은 개별적인 요구 상태에 따라 변화하고 그리고 정상 동작 동안에 채택된 전압들보다 일반적으로 실질적으로 더 크다. 따라서, 전형적으로 별도의 임계 전압이 있고 이 별도의 임계 전압은 개별적인 요구 상태(일례로, "오프", "온" 등)에 해당한다. 상기 임계 값은 상기 유기적 메모리 디바이스를 구성하는 재료의 아이덴티티(identity), 다양한 층들의 두께 등을 포함하는 많은 요인(factor)에 따라 변화한다. 전압 소스(202)는 제어 가능하고, 본 발명의 이러한 양상에서 상기 임계 전압을 인가하도록 사용된다. 그러나, 본 발명의 다른 양상들은 임계 전압들을 인가하는 다른 수단을 사용할수 있다.
일반적으로 말하면, 임계 값("온" 상태)을 초과하는 인가 전계(applied electric field)와 같은 외부 자극들이 존재하게 되면 인가 전압은 정보가 상기 유기적 메모리 디바이스로/로부터 기록, 판독, 또는 소거되게 해준다; 이에 반하여 임계값("오프" 상태)을 초과하는 상기 외부 자극이 부재하면 인가 전압은 정보가 상기 유기적 메모리 디바이스로/로부터 기록 또는 소거되지 못하도록 해준다.
상기 유기적 메모리 디바이스로부터 정보를 판독하기 위해서, 전압 또는 전계(일례로, 2 볼트, 1볼트, 0.5 볼트 등)는 상기 전압 소스(202)에 의해 인가된다. 이때, 상기 메모리 디바이스의 동작 상태(일례로, 높은 임피던스, 매우 낮은 임피던스, 낮은 임피던스, 중간 임피던스 등)를 결정하는 임피던스 측정이 수행된다. 위에서 말한 것처럼, 임피던스는, 일례로, 이중(dual) 상태 디바이스에 관한 "온"(일례로, 1) 또는 "오프"(일례로, 0)에 관련되거나 4개 상태의 디바이스에 관한 "00", "01", "10", 또는 "11"에 관련된다. 다른 개수의 상태들이 다른 바이너리 해석(interpretations)을 제공할 수 있다는 것을 유의한다. 상기 유기적 메모리 디바이스로 기록된 정보를 소거하기 위해, 네거티브(negative) 전압 또는 임계 값을 초과하는 기록 신호의 극성과 반대인 극성(polarity)이 인가된다.
본 발명은 또한 반도체 메모리 디바이스들, 비-반도체 디바이스들 등과 같은 다른 메모리 타입 디바이스들에도 사용될 수 있다. 저항 제어를 사용하는 디바이스는 필라멘트-와이어(filament-wire) 디바이스들, 금속-황화물 기반 디바이스들, 터널링-메카니즘 디바이스들, MOS 디바이스들, 유기적 디바이스들, 그리고 저항 상태 디바이스들 등을 포함하는 본 발명을 또한 사용한다. 예를 들면, 도 2에서 보여지는 유기적 메모리 구조는 메탈 구조로 변경될 수 있는데 이때 상기 패시브 층(206)은 황화물로 구성되게 되고 상기 유기적 전도체 층(208)은 산화물로 구성되게 된다. 이것은 본 발명을 통해 또한 제어될 수 있는 비-유기적 디바이스를 산출한다.
도 3을 참조하면, 본 발명의 한 양상에 따른 콘스탄트 전압 소스(304)를 사용하는 메모리 디바이스(300)를 보이는 다이어그램이 도시된다. 메모리 셀(302)은 콘스탄트 전압 소스(304)와 병렬로 전기적으로 연결되어 상기 메모리 셀(302)의 소거를 용이하게 한다. 콘스탄트 전압 소스(304)는 소정 전압 레벨에서 메모리 셀(302)에 대한 안정 효과를 발생시킨다. 이러한 전압 레벨은 상기 메모리 셀의 소거 전압 임계를 능가하기에 충분하여, 상기 메모리 셀(302)이 소거되도록 해 준다. 메모리 셀(302)의 고유 성질은 전압이 상기 셀(302)의 양단에 인가될 때 그것의 저항 레벨을 변동시키게 된다. 정상적으로, 이것은 더욱이 상기 전압 소스를 변경시키도록 하여, 발진 효과(oscillating effect)를 생성하고, 상기 셀을 정확하게 소거하도록 상기 전압 소스의 효과를 감소시킨다. 상기 콘스탄트 전압 소스(304)를 사용함으로써, 요구 소거 전압 레벨은 상기 메모리 셀(302)에 내재된 저항 변경에도 불구하고 완전한 소거를 위해 유지될 수 있다. 이것은 상기 메모리 셀(302)의 소거 동안 제어 및 효율성을 높이도록 해 준다. 인가 전압의 변동(불안정)의 제거는 소거를 발생하기에 충분한 상기 값에 상기 전압 레벨을 강력히 제어하는 수단을 제공함으로써 효율이 증가되도록 하여, 상기 셀을 손상시키고 파워를 낭비하는 피크 전압 스파이크를 줄인다. 따라서, 소거 사이클의 끝(end)에서 상기 전압 레벨을 제어하게 되면 후속하는 프로그래밍 사이클의 성능이 유지되게 된다.
도 4로 이동하면, 본 발명의 한 양상에 따른 콘스탄트 전류 소스(404)를 사용하는 메모리 디바이스(400)를 보이는 다이어그램이 도시된다. 메모리 셀(402)은 상기 메모리 셀(402)의 프로그래밍을 용이하도록 전기적으로 상기 콘스탄트 전류 소스(404)와 직렬로 연결된다. 상기 콘스탄트 전류 소스(404)는 소정 전압 레벨에서 상기 메모리 셀(402)에 관한 안정화 효과를 생성한다. 전통적으로, 상기 메모리 셀(402)를 프로그래밍하기 위해, 외부 전압이 상기 셀에 인가된다. 이러한 전압은 상기 유기적 메모리 셀의 내부 저항이 요구 결과(저장되어 있는 요구 정보)에 따라 변화하게 한다. 상기 외부 전압은 또한 프로그래밍 동안에 상기 메모리 셀(402)을 통해 전류가 흐르게 해준다. 전류 점프(jumps) 또는 스파이크는 이러한 처리 동안 발생할 수 있다. 이것은 상기 메모리 셀(402)의 상기 내부 저항 값이 또한 변경되도록 한다. 상기 메모리 셀(402)과 직렬인 콘스탄트 전류 소스(404)를 사용함으로써, 이러한 점프 또는 스파이크가 제거되어, 상기 셀(402)의 프로그래밍 동안 더 정밀하게 제어되도록 한다. 몇몇 메모리 셀들이 멀티-비트(2개 이상의 상태)를 갖기 때문에, 상기 셀들의 저항 레벨을 더욱 정밀하게 제어하게 되면 더욱 많은 정보가 더욱 높은 신뢰도로써 정확하게 저장되게 된다.
도 5에, 기본 메모리 디바이스의 전류 및 전압 특성을 보이는 그래프(500)가 도시된다. 그래프(500)는 전압이 Vt_pgm보다 클 때 기본 메모리 셀의 메모리 셀 저항을 낮은 저항 상태로 스위칭하고, 상기 전압이 네거티브 방향으로 되고 임계 전압 Vt_er을 지나갈 때 상기 메모리 셀을 높은 저항 상태로 다시 스위칭하는 것을 보여준다. 도 6은 다이오드 특성을 가진 메모리 디바이스의 전류 및 전압 특성을 보여주는 그래프(600)이다. 이러한 타입의 메모리 셀은 저항 스위칭 특성과 결합된 진성(intrinsic) 다이오드를 갖는다. 상기 메모리 셀 저항은 상기 전압이 Vt_pgm보다 더 커지게 되었을 때 낮은 저항 상태(온-상태)로 스위칭되고, 상기 메모리 셀은 더욱 작은 턴-온 전압을 갖는 다이오드 I-V 곡선을 따라 변한다. 고유의 다이오드 특성 때문에, 상기 전류는 네거티브 방향으로 정류된다. 그러므로, 네거티브 전압은 상기 셀 양단에 형성될 수 있으나, 그러나 어떠한 전류도 상기 셀을 통해 흐를 수 없다(또는 매우 작은 누설 전류가 상기 셀을 통해 흐를 수 있다). 상기 네거티브 전압이 임계 전압 Vt_er을 지나갈 때, 상기 메모리 셀은 높은 저항 상태(오프-상태)로 다시 스위칭된다.
도 7을 참조하면, 메모리 셀을 프로그래밍하기 위한 전류 소스를 보이는 그래프(700)가 도시된다. 상기 그래프는 메모리 셀 양단의 전압에서의 변화로 불안정(변동)하지 않는 이상적인(ideal) 콘스탄트 전류를 보여준다. 전형적으로, 메모리 셀의 전압은 셀 저항이 감소할 때 감소한다. 본 발명의 하나의 예에서, MOS 트랜지스터는 콘스탄트 전류 소스를 제공하도록 사용된다. 도 8을 참조하면, 본 발명을 사용하는 콘스탄트 전류 소스를 보이는 그래프(800)가 보여진다. 도 9는 본 발명에 따라서 액세스를 제어하도록 메모리 셀(904)과 직렬로 배치된 트랜지스터(902)를(이러한 예에서) 부하로서 사용하는 메모리 디바이스(900)를 도시한다. 트랜지스터(902)는 메모리 셀 전류를 선택된 게이트 전압과 함께 전류 소스로 제어할 수 있다. 전류 프로파일이 이상적인 콘스탄트 전류 소스가 아니더라도, 이러한 전류 소스가 상기 메모리 셀 저항 레벨들을 제어하기 위해 실질적으로 허용될 수 있는 성능을 제공한다. 도 10을 참조하면, 소정 게이트 전압을 위한 상이한 전류 레벨들을 보이는 그래프(1000)가 본 발명의 한 양상에 따라 보여져 있다.
도 11을 참조하면, 메모리 셀(1102)이 본 발명의 한 양상에 따라 콘스탄트 전압 소스를 메모리 디바이스(1100)에게 제공하도록 트랜지스터(1104)에 의해 제어된다. 본 발명의 이러한 예에서, 상기 메모리 셀(1102)을 소거하기 위한 콘스탄트 전압 소스를 구현하기 위해 트랜지스터(1104)가 사용된다. 부하 저항을 최소화하기 위해 큰 게이트 전압이 상기 트랜지스터(1104)에게 인가된다.
본 발명의 다른 예들에서, 콘스탄트 전류 소스는 메모리 셀을 소정 저항 레벨로 프로그래밍하는 것을 돕는 한정 레벨들을 갖는다. 본 발명의 또 하나의 예에서, 콘스탄트 전류 소스는 메모리 셀의 프로그래밍을 용이하게 할 때 무한히 많은 개수의 전류 레벨들을 고려하도록 무한히 가변적이다.
본 발명의 또 하나의 예에서, 콘스탄트 전류 소스를 제공하는 수단과 콘스탄트 전압 소스를 제공하는 수단을 포함하는 시스템이 메모리 셀들을 소거 및 프로그래밍하도록 사용된다. 상기 시스템은 또한 하나 이상의 메모리 셀들의 요구 임피던스 상태(들)를 결정하는 수단과 그리고 상기 임피던스 상태(들)로부터 정보 내용을 결정하는 수단을 포함한다. 또 하나의 예에서, 상기 시스템은 저장될 정보를 위한 요구 임피던스 상태(들)을 결정하는 수단과 그리고 상기 요구 임피던스 상태(들)를 적어도 하나의 메모리 셀에 프로그래밍(기록)함으로써 적어도 하나의 메모리 셀에 상기 정보 내용을 프로그래밍(기록)하는 수단을 더 포함한다.
본 발명의 저항 제어 특성들은 메모리를 필요로 하는 어떠한 디바이스에서도 사용 가능하다. 예를 들면, 본 발명은 컴퓨터, 전기기구(appliances), 산업 장비, 휴대용 디바이스(hand-held devices), 통신 장비, 의학 장비, 연구 및 개발 장비, 운송 수단(transportation vehicles), 레이더/위상 디바이스 등등을 용이하게 할 수 있다. 휴대용 디바이스, 특히 손에 들고 다니는 전자 디바이스는 본 발명에 의해 용이하게 된 멀티-비트 메모리 디바이스의 작은 사이즈 및 가벼운 무게 때문에 휴대성이 개선된다. 휴대용 디바이스의 예는 셀 폰(cell phones) 및 다른 양방향(two way) 통신 디바이스, PDA(personal data assistants), 팜 파일롯(palm pilots), 호출기(pagers), 노트북 컴퓨터, 원격 조정기(remote controls), 녹화장치(recorders)(비디오 및 오디오), 라디오(radios), 소형 텔레비전 및 웹 뷰어(web viewers), 카메라(cameras) 등등을 포함한다.
전술한 구조적이고 기능적인 특징들의 관점에서, 본 발명의 다양한 양상들에 따른 방법을 도 12를 참조하여 더욱 유의해야 할 것이다. 반면 설명의 간략화를 목적으로, 도 12의 방법이 연속적으로 실행되는 것으로 도시되고 설명되나, 본 발명은 도시된 순서에 의해 국한되지 않음을 이해하고 유의해야 한다. 마찬가지로, 본 발명에 따른 몇가지 양상은 여기에 도시되고 설명되는 것으로부터 다른 순서 및/또는 동시에 다른 양상으로 발생된다. 더구나, 도시된 모든 특징들이 본 발명의 한 양상에 따른 방법을 구현하도록 반드시 요구되는 것은 아니다.
도 12를 참조하면, 본 발명에 따른 메모리 디바이스를 제어하는 방법(1200)의 플로우 다이어그램이 도시된다. 상기 방법(1200)은 메모리 상태들을 저장하기 위해 저항을 사용하는 메모리 디바이스를 동작시키도록 사용될 수 있다. 상기 디바이스의 동작은 상기 메모리 디바이스로/로부터 정보를 판독 및 기록하는 것을 포함한다. 상기 방법(1200)은 메모리 디바이스들 및 메모리 디바이스의 어레이 상에서 동작될 수 있음을 유의해야 한다.
상기 방법(1200)은 단계(1202)에서 시작하고 여기서 소거 또는 기록(프로그래밍) 동작이 수행되어야 하는 지에 관한 결정이 이루어진다. 단계(1202)에서의 기록 동작의 결정에 대하여, 단계(1204)에서 요구 임피던스 상태가 결정된다. 상기 임피던스 상태는 각 디바이스(들)에 대한 요구 상태 값 및/또는 요구 정보 내용(일례로, 0, 1, 11, 10 등)에 해당한다. 상기 요구 상태는 상기 디바이스에 대한 복수의 사용가능한 레퍼런스 상태들 또는 임피던스 레벨들 중 한 개이고, 여기서 상기 사용가능한 레퍼런스 상태들은 상이한 정보 내용을 나타낸다. 상기 요구 임피던스 레벨에 적합한 콘스탄트 전류 소스 레벨이 상기 메모리 셀에 인가된다(단계 1206). 이때 바이어스 전압이 상기 요구 상태를 기록하도록 단계(1208)에서 상기 디바이스에 인가된다. 상기 방법(1200)은 이때 단계(1202)로 리턴하고 여기서 결정이 다음의 동작을 위해 수행된다.
전형적으로 상기 요구 정보 내용은 상기 메모리 디바이스에서의 어드레스 참조 가능한(addressable) 메모리 위치(일례로, 셀)에 특정 개수의 바이트들을 사용하여 저장된다. 그러나, 일반적인 메모리 디바이스들과 다르게, 복수의 비트의 정보는 싱글 메모리 디바이스로 기록될 수 있고, 따라서 1바이트의 정보는 8개 미만의 메모리 디바이스들에 저장될 수 있다.
단계(1202)에서 소거 동작이 결정되면, 상기 방법(1200)은 단계(1210)를 계속 진행하고 여기서 상기 메모리 셀을 소거하기에 충분한 콘스탄트 전압 소스 레벨이 인가된다. 이때 상기 방법(1200)은 단계(1202)로 리턴하여 다음 동작을 위해 결정이 수행된다.
위에 논의된 바와 같이, 상기 요구 정보 내용은 전형적으로 메모리 디바이스의 어드레스 참조 가능한 메모리 위치(일례로, 셀)에 소정 개수의 바이트들을 사용하여 저장된다. 그러나, 일반적인 메모리 디바이스들과 다르게, 복수의 비트의 정보는 싱글 멀티-비트 메모리 디바이스로부터 판독될 수 있다.
상기 방법(1200)의 상기와 같은 설명은 본 발명의 이해를 돕기 위해 다소 간략화되었다는 것을 유의해야 한다. 예를 들면, 메모리 위치들(locations)을 소거 및 기록하도록 상기 메모리 디바이스의 디바이스들이 어드레싱 기법(addressing scheme)에 의해 액세스된다. 추가적으로, 상기 메모리 디바이스(들)은 적합한 주입 전류를 상기 메모리 디바이스의 상기 전도성 조정 매체로 인가함과 아울러 그것의 임피던스 값을 결정함으로써 판독(일례로, 디폴트(default) 상태로 설정됨)될 수 있다. 메모리 셀의 상기 디폴트 상태는 일반적으로 매우 높은 도통 또는 매우 낮은 임피던스 상태이다.
본 발명의 하나 이상의 양상들이 위에 논의되었다. 물론, 본 발명을 설명하는 목적을 위해 구성 요소들 또는 방법들의 모든 상상할 수 있는 조합을 설명하는 것이 가능하지 않으며, 그러나 이 기술분야에서 통상의 지식을 가진 자는 본 발명의 많은 추가적인 조합 및 변경이 가능하다는 것을 인지할 것이다. 따라서, 본 발명은 첨부된 특허청구범위의 사상 및 범위에 해당하는 개조, 수정 및 변경과 같은 모든 것을 포함한다. 추가적으로, 본 발명의 특정 특징이 수개의 구현형태들 중 오직 하나에 관하여 설명되었을 수도 있으나, 이러한 특징은 어떤 소정 또는 특정 응용에 대해 요구되거나 유익하다면 다른 구현형태들의 하나 이상의 다른 특징들과 조합될 수 있다. 게다가, 상세한 설명 또는 특허청구범위에서 "구비한다(include)" 용어가 사용되는 정도에 대하여, 상기 용어는 "포함한다(comprise)" 용어와 유사한 방식으로 포괄적인 의미를 갖는 것으로서 의도된다.

Claims (11)

  1. 메모리 디바이스들(200, 300, 400, 900, 1100)을 제어하는 시스템으로서,
    가변 저항 특성을 갖는 메모리 디바이스(200, 300, 400, 900, 1100)와; 그리고
    메모리 동작 동안 상기 메모리 디바이스(200, 300, 400, 900, 1100)의 적어도 하나의 파라미터의 안정화를 용이하게 하는 임피던스 제어 컴포넌트를 포함하고,
    여기서, 상기 파라미터는 상기 메모리 디바이스의 메모리 상태 저항 레벨을 포함하고,
    상기 임피던스 제어 컴포넌트는 소거 동작 동안 상기 가변 저항 메모리 디바이스의 양단에 일정한 전압을 설정하는 콘스탄트 전압 소스 컴포넌트 및 프로그래밍 동작 동안 상기 가변 저항 메모리 디바이스의 양단에 일정한 전류를 설정하는 콘스탄트 전류 소스 컴포넌트를 포함하며,
    상기 콘스탄트 전류 소스 컴포넌트는 전압 레벨이 요구되는 저항 레벨에 관련되는 요구 상태에 도달하는 시점에 리미팅 전류를 통해 저항의 프로그래밍을 용이하게 하는 컴포넌트를 포함하는 것을 특징으로 하는 메모리 디바이스 제어 시스템.
  2. 삭제
  3. 삭제
  4. 제 1 항에 있어서,
    상기 콘스탄트 전류 소스 컴포넌트는 상기 메모리 디바이스(200, 300, 400, 900, 1100)와 전기적으로 직렬 연결된 금속-산화물 반도체(Metan-Oxide Semiconductor, MOS) 디바이스를 포함하는 것을 특징으로 하는 메모리 디바이스 제어 시스템.
  5. 삭제
  6. 삭제
  7. 삭제
  8. 메모리 디바이스(200, 300, 400, 900, 1100)를 제어하는 방법으로서,
    프로그래밍 동작 동안, 메모리 셀(102, 302, 402, 904, 1102, 1206)과 전기적으로 직렬 연결된 콘스탄트 전류 소스(114, 404)를 인가하는 단계와; 그리고
    상기 메모리 셀(102, 302, 402, 904, 1102, 1206)의 양단에 상기 콘스탄트 전류 소스에 의해 결정되는 제 1 전압을 인가하여, 상기 메모리 셀(102, 302, 402, 904, 1102, 1206)의 임피던스 상태를 설정하는 단계와, 여기서 상기 임피던스 상태는 정보 내용(informaion content)을 나타내며; 그리고
    소거 동작 동안, 상기 메모리 셀(102, 302, 402, 904, 1102, 1206)과 전기적으로 병렬 연결된 콘스탄트 전압 소스(112, 304)를 인가하는 단계를 포함하며, 상기 콘스탄트 전압 소스(112, 304)는 상기 메모리 셀(102, 302, 402, 904, 1102, 1206)을 소거하기에 충분한 전압 레벨을 갖고, 상기 전압 레벨은 소거 동작으로 인해 메모리의 임피던스 상태가 변경되는 동안 일정하게 유지되며,
    상기 콘스탄트 전류 소스는 전압 레벨이 요구 저항 레벨에 관련되는 요구 상태에 도달하는 시점에 리미팅 전류를 통해 저항의 프로그래밍을 용이하게 하는 것을 특징으로 하는 메모리 디바이스 제어 방법.
  9. 삭제
  10. 메모리 디바이스들(200, 300, 400, 900, 1100)을 제어하는 시스템으로서,
    메모리 셀(102, 302, 402, 904, 1102, 1206)의 프로그래밍 동안 콘스탄트 전류 소스(114, 404)를 제공하는 수단과, 여기서 상기 콘스탄트 전류 소스는 상기 메모리 셀을 프로그램하기 위한 프로그래밍 전압을 설정하고; 그리고
    상기 메모리 셀(102, 302, 402, 904, 1102, 1206)의 소거 동안 콘스탄트 전압 소스(112, 304)를 제공하는 수단을 포함하며,
    여기서, 상기 콘스탄트 전류 소스를 제공하는 수단은 전압 레벨이 요구되는 저항 레벨에 관련되는 요구 상태에 도달하는 시점에 리미팅 전류를 통해 저항의 프로그래밍을 용이하게 하는 수단을 포함하는 것을 특징으로 하는 메모리 디바이스 제어 시스템.
  11. 제 8 항에 있어서,
    상기 메모리 셀(102, 302, 402, 904, 1102, 1206)의 양단에 제 2 전압을 인가하여 상기 메모리 셀(102, 302, 402, 904, 1102, 1206)의 임피던스 상태를 결정하는 단계를 더 포함하고, 상기 임피던스 상태는 정보 내용을 나타내는 것을 특징으로 하는 메모리 디바이스 제어 방법.
KR1020077007494A 2004-09-28 2005-09-19 가변 저항 특성을 갖는 메모리 디바이스의 제어 시스템 및방법 KR100915451B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US95137504A 2004-09-28 2004-09-28
US10/951,375 2004-09-28
US10/983,919 2004-11-08
US10/983,919 US7443710B2 (en) 2004-09-28 2004-11-08 Control of memory devices possessing variable resistance characteristics

Publications (2)

Publication Number Publication Date
KR20070061853A KR20070061853A (ko) 2007-06-14
KR100915451B1 true KR100915451B1 (ko) 2009-09-04

Family

ID=35668862

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020077007494A KR100915451B1 (ko) 2004-09-28 2005-09-19 가변 저항 특성을 갖는 메모리 디바이스의 제어 시스템 및방법

Country Status (8)

Country Link
US (1) US7443710B2 (ko)
JP (1) JP5176018B2 (ko)
KR (1) KR100915451B1 (ko)
CN (1) CN101053039B (ko)
DE (1) DE112005002286T5 (ko)
GB (1) GB2432701B (ko)
TW (1) TWI397918B (ko)
WO (1) WO2006036622A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200067869A (ko) * 2017-10-11 2020-06-12 어드밴스드 에너지 인더스트리즈 인코포레이티드 정합된 소스 임피던스 구동 시스템 및 그 동작 방법

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7154769B2 (en) * 2005-02-07 2006-12-26 Spansion Llc Memory device including barrier layer for improved switching speed and data retention
US7660145B2 (en) * 2005-07-01 2010-02-09 Semiconductor Energy Laboratory Co., Ltd. Storage device and semiconductor device
JP4251576B2 (ja) 2006-07-28 2009-04-08 シャープ株式会社 不揮発性半導体記憶装置
JP2009037703A (ja) * 2007-08-02 2009-02-19 Toshiba Corp 抵抗変化メモリ
US8208284B2 (en) * 2008-03-07 2012-06-26 Unity Semiconductor Corporation Data retention structure for non-volatile memory
US7936583B2 (en) 2008-10-30 2011-05-03 Seagate Technology Llc Variable resistive memory punchthrough access method
US8159856B2 (en) 2009-07-07 2012-04-17 Seagate Technology Llc Bipolar select device for resistive sense memory
US8437174B2 (en) 2010-02-15 2013-05-07 Micron Technology, Inc. Memcapacitor devices, field effect transistor devices, non-volatile memory arrays, and methods of programming
US8416609B2 (en) 2010-02-15 2013-04-09 Micron Technology, Inc. Cross-point memory cells, non-volatile memory arrays, methods of reading a memory cell, methods of programming a memory cell, methods of writing to and reading from a memory cell, and computer systems
JP2011198416A (ja) * 2010-03-19 2011-10-06 Toshiba Corp 磁気メモリ
US8634224B2 (en) * 2010-08-12 2014-01-21 Micron Technology, Inc. Memory cells, non-volatile memory arrays, methods of operating memory cells, methods of writing to and reading from a memory cell, and methods of programming a memory cell
JP5499364B2 (ja) * 2010-08-26 2014-05-21 独立行政法人産業技術総合研究所 メモリ素子の駆動方法及びメモリ素子を備える記憶装置
JP5527729B2 (ja) 2010-08-26 2014-06-25 独立行政法人産業技術総合研究所 メモリ素子の駆動方法及びメモリ素子を備える記憶装置
KR102015637B1 (ko) 2012-08-31 2019-08-28 삼성전자주식회사 가변 저항 메모리 장치 및 그 소거 검증 방법
JP2020155186A (ja) 2019-03-22 2020-09-24 キオクシア株式会社 メモリデバイス

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3875566A (en) * 1973-10-29 1975-04-01 Energy Conversion Devices Inc Resetting filament-forming memory semiconductor devices with multiple reset pulses

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5012598B1 (ko) * 1970-04-02 1975-05-13
DE2825390C2 (de) * 1977-06-14 1983-01-05 Sharp K.K., Osaka Treiberschaltung für eine elektrochrome Anzeigevorrichtung
US5313421A (en) * 1992-01-14 1994-05-17 Sundisk Corporation EEPROM with split gate source side injection
JP3457209B2 (ja) * 1999-03-23 2003-10-14 富士通株式会社 電圧検出回路
DE10062570C1 (de) * 2000-12-15 2002-06-13 Infineon Technologies Ag Schaltungsanordnung zur Steuerung von Schreib- und Lesevorgängen in einer magnetoresistiven Speicheranordnung (MRAM)
US6646902B2 (en) * 2001-08-30 2003-11-11 Micron Technology, Inc. Method of retaining memory state in a programmable conductor RAM
JP3749847B2 (ja) * 2001-09-27 2006-03-01 株式会社東芝 相変化型不揮発性記憶装置及びその駆動回路
US6879525B2 (en) * 2001-10-31 2005-04-12 Hewlett-Packard Development Company, L.P. Feedback write method for programmable memory
US6828685B2 (en) * 2002-06-14 2004-12-07 Hewlett-Packard Development Company, L.P. Memory device having a semiconducting polymer film
JP4282314B2 (ja) * 2002-06-25 2009-06-17 シャープ株式会社 記憶装置
US6831856B2 (en) * 2002-09-23 2004-12-14 Ovonyx, Inc. Method of data storage using only amorphous phase of electrically programmable phase-change memory element
JP4131923B2 (ja) * 2002-09-25 2008-08-13 株式会社東芝 磁気ランダムアクセスメモリ
US6847047B2 (en) * 2002-11-04 2005-01-25 Advanced Micro Devices, Inc. Methods that facilitate control of memory arrays utilizing zener diode-like devices
US6870183B2 (en) * 2002-11-04 2005-03-22 Advanced Micro Devices, Inc. Stacked organic memory devices and methods of operating and fabricating
DE60227534D1 (de) * 2002-11-18 2008-08-21 St Microelectronics Srl Schaltung und Anordnung zur Tempeaturüberwachung von chalcogenische Elementen, insbesondere von Phasenänderungsspeicherelementen
US7354647B2 (en) * 2003-03-19 2008-04-08 Dai Nippon Printing Co., Ltd. Organic bistable element, organic bistable memory device using the same, and method for driving said organic bistable element and organic bistable memory device
JP4113493B2 (ja) * 2003-06-12 2008-07-09 シャープ株式会社 不揮発性半導体記憶装置及びその制御方法
US6950348B2 (en) * 2003-06-20 2005-09-27 Sandisk Corporation Source controlled operation of non-volatile memories
US6842364B1 (en) * 2003-07-07 2005-01-11 Hewlett-Packard Development Company, L.P. Memory cell strings in a resistive cross point memory cell array

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3875566A (en) * 1973-10-29 1975-04-01 Energy Conversion Devices Inc Resetting filament-forming memory semiconductor devices with multiple reset pulses

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200067869A (ko) * 2017-10-11 2020-06-12 어드밴스드 에너지 인더스트리즈 인코포레이티드 정합된 소스 임피던스 구동 시스템 및 그 동작 방법
KR102329910B1 (ko) 2017-10-11 2021-11-22 어드밴스드 에너지 인더스트리즈 인코포레이티드 정합된 소스 임피던스 구동 시스템 및 그 동작 방법

Also Published As

Publication number Publication date
US20060067105A1 (en) 2006-03-30
CN101053039A (zh) 2007-10-10
KR20070061853A (ko) 2007-06-14
WO2006036622A1 (en) 2006-04-06
GB2432701B (en) 2008-04-09
TWI397918B (zh) 2013-06-01
JP5176018B2 (ja) 2013-04-03
JP2008517407A (ja) 2008-05-22
CN101053039B (zh) 2010-10-27
TW200617985A (en) 2006-06-01
GB0704469D0 (en) 2007-04-18
GB2432701A (en) 2007-05-30
DE112005002286T5 (de) 2007-08-23
US7443710B2 (en) 2008-10-28

Similar Documents

Publication Publication Date Title
KR100915451B1 (ko) 가변 저항 특성을 갖는 메모리 디바이스의 제어 시스템 및방법
US7274587B2 (en) Semiconductor memory element and semiconductor memory device
US6903361B2 (en) Non-volatile memory structure
KR100925255B1 (ko) 개선된 데이터 보유특성 및 감소된 소비 전력을 가지는저항성 메모리 디바이스
US7154769B2 (en) Memory device including barrier layer for improved switching speed and data retention
US20030156447A1 (en) Programming circuit for a programmable microelectronic device, system including the circuit, and method of forming the same
US8213214B2 (en) Storage device and information rerecording method
US7286388B1 (en) Resistive memory device with improved data retention
US8369128B2 (en) Storage device and information rerecording method
TW202105381A (zh) 記憶體裝置之適應性寫入操作
CN1639873A (zh) 沙漏随机访问存储器
US20070007510A1 (en) Stackable memory device and organic transistor structure
WO2003058638A1 (en) Programming circuit for a programmable microelectronic device, system including the circuit, and method of forming the same
JP2005191542A (ja) 半導体記憶装置
US7269050B2 (en) Method of programming a memory device
US7564708B2 (en) Method of programming memory device
US20240049470A1 (en) Memory cell array with increased source bias voltage
US8274073B2 (en) Memory device with improved switching speed and data retention

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120727

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20130812

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20140807

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20150921

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20161019

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee