CN101053039B - 具有可变电阻特性的存储装置的控制 - Google Patents

具有可变电阻特性的存储装置的控制 Download PDF

Info

Publication number
CN101053039B
CN101053039B CN2005800316022A CN200580031602A CN101053039B CN 101053039 B CN101053039 B CN 101053039B CN 2005800316022 A CN2005800316022 A CN 2005800316022A CN 200580031602 A CN200580031602 A CN 200580031602A CN 101053039 B CN101053039 B CN 101053039B
Authority
CN
China
Prior art keywords
storage
storage unit
memory
resistance
voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN2005800316022A
Other languages
English (en)
Other versions
CN101053039A (zh
Inventor
T-N·方
M·A·范布斯基尔科
C·S·比尔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Cypress Semiconductor Corp
Original Assignee
Spansion LLC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Spansion LLC filed Critical Spansion LLC
Publication of CN101053039A publication Critical patent/CN101053039A/zh
Application granted granted Critical
Publication of CN101053039B publication Critical patent/CN101053039B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/14—Circuits for erasing electrically, e.g. erase voltage switching circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5664—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using organic memory material storage elements
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0009—RRAM elements whose operation depends upon chemical change
    • G11C13/0014—RRAM elements whose operation depends upon chemical change comprising cells based on organic memory material
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0097—Erasing, e.g. resetting, circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/12—Programming voltage switching circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/14—Circuits for erasing electrically, e.g. erase voltage switching circuits
    • G11C16/16—Circuits for erasing electrically, e.g. erase voltage switching circuits for erasing blocks, e.g. arrays, words, groups
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K19/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic element specially adapted for rectifying, amplifying, oscillating or switching, covered by group H10K10/00
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G11C2013/0071—Write using write potential applied to access device gate
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G11C2013/0078—Write using current through the cell
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/10—Resistive cells; Technology aspects
    • G11C2213/15—Current-voltage curve
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/79—Array wherein the access device being a transistor

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Nanotechnology (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Theoretical Computer Science (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Semiconductor Memories (AREA)
  • Read Only Memory (AREA)

Abstract

利用至少一个恒定电流源(114、404)以促进有机存储单元(102、302、402、904、1102、1206)的编程(programming)与/或利用至少一个恒定电压源(112、304)以促进有机存储单元(200、300、400、900、1100)的擦除的系统与方法。本发明利用于单一存储单元装置与存储单元阵列(100)。利用恒定电流源(114、404)可防止在编程期间产生电流突波(spike)并使得存储单元(102、302、402、904、1102、1206)的状态在写入周期期间能够正确的控制，而与存储单元的电阻无关。利用恒定电压源(112、304)可在擦除周期期间对于存储单元(102、302、402、904、1102、1206)提供稳定的负载并使得在处理期间能够不管存储单元电阻的大量动态改变而于存储单元(102、302、402、904、1102、1206)精确地控制电压。

Description

具有可变电阻特性的存储装置的控制
技术领域
本发明大致关于存储装置，更详而言之，是有关于控制用于擦除与编程(programming)的存储装置的电阻特性。[programming字面意义为编制程式，事实上时对存储写入信息，一般简称为编程]相关申请的参考文献
本案为2004年9月28日申请、发明名称为“CONTROL OF MEMORY DEVICES POSSESSING VARIABLE RESISTANCE CHARACTERISTICS”之美国专利申请案第10/951,375号之连续案。此申请案之整体内容引用于此作为参考。
背景技术
计算机与电子装置之容量、使用性、以及复杂度正持续地增加。由于新的与改良过的电子装置正持续地发展(例如数字音乐拨放器(digital audio player)、影像拨放器(video player))，因此计算机变得更为强大。此外，数字媒体(例如数字声音(audio)、影像(video)、图像(image)等)之成长与使用更进一步地推动这些装置之发展。此成长与发展已经大大地增加了所期望/需要储存与保存(maintain)于计算机与电子装置之信息量。
通常将信息储存与保存于许多类型之储存装置中之一个或多个内。储存装置包括长期储存媒体(long term storage medium)，例如硬盘机、光驱与相对应媒体、DVD光驱(digital video disk drives)等。长期储存媒体典型地以较便宜的成本来储存较大量的信息，但是速度比其它类型的储存媒体来的慢。储存装置亦包括(通常但并非总是)短期储存媒体(short term storage medium)。存储装置倾向于较长期储存媒体的速度快了许多。此种存储装置包括如动态随机存取存储(dynamic random access memory；DRAM)、静态随机存取存储(static random access memory；SRAM)、双资料率存储(double data rate memory；DDR)、闪存(flash memory)、只读存储(read only memory；ROM)等。存储装置可再细分成挥发(volatile)与非挥发(non-volatile)类型。挥发性存储装置通常在失去电源时丧失其信息，且典型地需要定期的更新周期(refresh cycle)以保存其信息。挥发性存储装置包括如随机存取存储(random access memory；RAM)、DRAM、SRAM等。非挥发性存储装置不论是否有电源供应均能保存其信息。非挥发性存储装置包括(但不限于)ROM、可程序化只读存储(programmable read only memory；PROM)、可擦除可程序化只读存储(erasable programmable read only memory；EPROM)、闪存等。挥发性存储装置通常以较非挥发性存储装置为便宜的成本而提供较快的操作。
存储装置通常包括存储单元阵列。可将信息存取(access)或读取(read)、写入(write)、擦除(erase)于每一个存储单元。存储单元以关闭(off)或打开(on)的状态(限于两个状态)将信息保存，也可称为“0”与“1”。存储装置典型地撷取特定数量的字节(例如每个字节8个存储单元)。对于挥发性存储装置而言，该存储单元必须定期地更新以保持其状态。此种存储装置通常从可执行这些不同的功能且可切换(switch)与保持此两个状态之半导体装置制成。该装置通常以无机固态技术(inorganic solid state technolgy)制成，例如晶硅(crystalline silicon)装置。金属氧化物半导体场效应晶体管(metal oxide semiconductor field effect transistor；MOSFET)是一种普遍使用于存储装置之半导体装置。
可携式计算机与电子装置之使用对于非挥发性存储装置的需求已快速地增加。数字相机、数字音乐拨放器、个人数字助理(personal digital assistant；PDA)等均试图使用大容量之非挥发性存储装置(如闪存、SM记忆卡(smart media)、CF记忆卡(compact flash)等)。
因为越来越多对于信息储存的需求，存储装置开发者与制造者不断地试图增加存储装置之储存容量(如增加每个晶粒(die)或芯片的储存容量)。邮票大小般的硅(silicon)可包含几千万个晶体管，而每一个晶体管小至几百奈米。然而，硅基装置(silicon-based device)即将达到其基本的物理大小限制。无机固态装置大体由导致高成本与损失资料储存密度之复杂结构所拖累。基于无机半导体材料之挥发性半导体存储必须不断地供应电流以保持已储存信息，同时产生热与高电力消耗。非挥发性半导体装置具有降低的资料率与较高的电力消耗以及高度的复杂度。
此外，随着无机固态装置尺寸的减小与整合(integration)的增加，校准误差的敏感度(sensitivity to alignment tolerance)也跟着增加，使得其制造明显地更为困难。以最小的尺寸所形成的特征并不表示最小的尺寸可使用来制造有效的电路(working circuit)。而必须具有远小于最小尺寸的校准误差(例如最小尺寸的四分之一)。
无机固态装置之大小调整(scaling)引起掺杂物扩散长度(dopant diffusion length)的问题。随着尺寸的缩小，在制程设计中硅内的掺杂物扩散长度将造成难题。由此，做出许多调整以降低掺杂物移动性(mobility)与降低在高温的时间。然而，无法得知此种调整是否能无限地持续下去(continue indefinitely)。
施加电压穿过半导体接面(junction)(在反向偏压方向)将于接面附近形成空乏区(depletion region)。该空乏区的宽度系根据半导体的掺杂程度而定。若该空乏区延伸至接触到另一个空乏区，则可能会发生穿透(punch through)或不受控制的电流。
较高的掺杂程度有助于最小化需要用来避免穿透之分隔物(separation)。然而，若每单位距离之电压改变为大，则将有进一步的难题，此处所述每单位距离之电压改变为大意指电场之强度为大。越个此一陡梯度(sharp gradient)之电子可加速至明显高于最小导电带能量之能阶。此种电子被称为热电子，且可具有足够的能量以穿过绝缘体，如此将导致半导体装置不可逆的退化(degradation)。
大小调整(scaling)与整合使得在整块半导体基板中做好隔离(isolation)更具有挑战性。更具体而言，在某些情况下，各个装置彼此之间要做好横向隔离(lateral isolation)是很困难的。另一个难题就是漏电流的大小调整(leakage current scaling)。而另一个难题系由基板内载子(carrier)之扩散所引起，也就是自由载子能扩散至数十微米及将储存电荷(stored charge)电中和。因此，对于无机存储装置，进一步的装置缩小与密度增加将受到限制。此外，对于无机非挥发性存储装置之装置缩小同时要满足增加的效能之需求将显得特别地困难，尤其同时要保持低成本将更为困难。
这些无机装置之限制之类型已经使得有机半导体存储装置在半导体装置发展之下一个逻辑步骤(logical step)中获得极大的赏识。因此，有机装置在装置制造设备中正渐增地变得更为普遍，且因此在电子装置中更为普遍。相信在不久的将来，大多数的电子装置将包含某些类型的有机半导体。然而，无论有机或无机，技术的进展已经朝向使用电阻作为手段以决定存储之状态值(state value)之存储装置而发展。因此，电阻值与其控制在发展存储技术上至为重要。
发明内容
为了提供本发明之某些态样的基本了解，以下系本发明之概要内容。此概要内容并非用以识别本发明之关键/重要组件或描述本发明之范畴。其唯一的目的系以简化形式来表示本发明之某些观念，作为稍后将呈现之更为详细之说明之序幕。
为了促进有机与/或无机存储装置之编程与擦除而提供装置与方法。本发明利用在编程与擦除期间能够控制存储装置之内部的电阻之内在的变化性之工具。本发明提供编程多位存储装置之增加的正确性与效率。
本发明以存储改变状态之方式来提升效率而同时促进资料储存。藉由利用恒定电流源，能将存储精确地编程而成为可用于存储的多个状态之其中一个。此将提供快速与精确的程序化多位装置而没有将存储损坏的电流突波(current spikes)。同样地，藉由利用恒定电压源，可将存储擦除而与固有的某些类型的存储之大量动态电阻的改变无关。藉由利用恒定电流与电压源，本发明亦能够有效率地制造较高品质的存储装置因而降低故障以及增加可靠度。
为了实现上述与相关的目的，本发明包含于后文充分描述与在申请专利范围特别指出之特征。随后之说明与附加之图标以本发明之某些说明的态样与实施详细提出。然而，可用于本发明之原理仅以一些不同的方式来表示。本发明之随后的详细说明在结合图标考虑后，本发明之其它目的、优点、以及新颖特征将变为显而易见。
附图说明
藉由参照所附之图标可更了解本发明上述之说明，图标中类似组件标有类似的参考符号，且其中：
图1为三度空间立体图，其显示根据本发明的态样的存储装置阵列；
图2为三度空间立体图，其显示有机存储装置的范例；
图3显示根据本发明的态样而使用恒定电压源的存储装置的示意图；
图4显示根据本发明的态样而使用恒定电流源的存储装置的示意图；
图5显示根据本发明的态样的基本存储装置的电流-电压特性的示意图；
图6显示根据本发明的态样的存储二极管装置的电流-电压(I-V)特性的示意图；
图7显示根据本发明的态样的恒定电流源的示意图；
图8显示根据本发明的态样的应用晶体管(transistor-based)的恒定电流源的示意图；
图9显示根据本发明的态样而具有促进电流控制的晶体管的存储装置的示意图；
图10显示根据本发明的态样对于不同晶体管闸电压的电流电平的示意图；
图11显示根据本发明的态样而具有促进电压控制的晶体管的存储装置的示意图；以及
图12显示根据本发明的态样而用以控制有机存储装置的方法的流程图。
主要组件符号说明
100存储装置阵列  102存储单元
104位线          106字线
108恒定电源      110恒定电源类型选择器
112恒定电压源    114恒定电流源
200有机存储装置  202恒定电压源
204第一电极      206无源层
208有机导电层    210第二电极
300存储装置      302存储单元
304恒定电压源    400存储装置
402存储单元      404恒定电流源
500图            600图
700图            800图
900存储装置      902晶体管
904存储单元      1000图
1100存储装置     1102存储单元
1104晶体管       1200方法
1202步骤         1204步骤
1206步骤         1208步骤
1210步骤
具体实施方式
藉由参照所附之图标可更了解本发明上述之说明，其中，图标中类似组件标有类似的参考数字。
存储装置之单元(cell)通常以对应于各种阻抗(impedance)程度之两种或多种状态而作有效运用。这些状态系藉由施加偏压而设定，接着存储单元保持其个别的状态直到施加了另一个反向偏压(reverse bias)。存储单元藉由电力(或不需电力)而维持其状态(如非挥发性)，且可藉由测量注入电流(injection current)或发光(light emission)而以任一电性或光学读取。本发明之系统与方法通过电阻特性之控制而促进存储装置之编程(写入)与擦除。
图1为根据本发明之态样而例示之存储装置阵列100之三度空间立体图。图1为概念上的范例，是描述装置阵列100之存储单元102，该装置阵列连接至“恒定电源108”之相对应的位线104及字线106。该恒定电源108可以是恒定电压源112或是恒定电流源114。在此概念上的范例中，该恒定电源108可通过恒定电源类型选择器110来选择。该恒定电源108提供恒定电流源114用于编程或写入之目的，而提供恒定电压源112用于擦除存储单元。当电性连接至有机存储单元102时，这些恒定电源112、114充当电阻负载(resitive load)组件。本发明不要求同时包括恒定电流源114与恒定电压源112之例子。该电源能为不同的个体(entity)，其亦能独立地使用于本发明其它之例子且能结合于存储装置阵列100中。
恒定电压源112在擦除期间对于存储单元102提供负载。典型的存储单元不具有与其串联的负载电阻(load resistance)，因此，本发明提供此功能。此功能可促进在擦除期间精确地控制电压穿过存储单元。某些类型之存储单元具有改变电阻以储存额外的存储状态之能力。由于当利用此功能时，电阻系实质地改变，故在擦除期间，此相同之能力亦会引起问题。利用恒定电压源会使在擦除期间大的动态电阻摆幅(swing)之效果失效。
恒定电流源114在编程期间对于存储单元102提供负载。若存储单元利用可变电阻来储存状态，则精确地控制最终电阻值以适当地编程存储单元将是至为重要的。通常在写入周期期间，流经存储单元之电流可能产生电流突波(spike)，造成不正确的状态。利用恒定电流源会消除电流突波，并提供该存储单元之电阻状态之精确控制。本发明提供一种手段以精确地控制注入存储单元之电流而无关于该存储单元之电阻，因此，得以精确地控制其编程(programmed)之状态。
了解一些存储单元运作的基本原理对于全面地了解本发明是有帮助的。有机存储单元通常包含两个电极与介于两个电极间之导电调整媒介(conductive regulation media)。该导电调整媒介含有有机导体层与一个或多个无源层。该导电调整媒介系藉由施加偏压而编程(如写入)，施加偏压将所期望之阻抗状态编程(program)至存储单元中。该所期望之阻抗状态代表一个或多个位的信息且不需要恒定电源供应或更新周期以保持所期望之阻抗状态。读取该导电调整媒介之阻抗状态系藉由施加电流然后读取该导电调整媒介之阻抗。如同写入阻抗状态，该读取阻抗状态代表一个或多个位的信息。
图2为三度空间立体图，其显示有机存储装置200之范例。该存储装置包括第一电极204、无源层206、有机导电层208、以及第二电极210。此图亦显示连接至第一电极204与第二电极210之电压源202，该电压源202施加电压于第一电极204与第二电极210。
第一电极204与第二电极210系由导电材料所组成。第一电极204与第二电极210之厚度可根据实施(implementation)与所制造之存储装置而改变。有机导电层208与无源层206系共同称为导电调整媒介。此媒介之导电性质(例如导电的、不导电的、半导电的)能藉由电极204与210施加不同电压于该媒介而以受控之方式作修改。
如同传统的存储装置，有机存储装置能具有两个状态：导电状态(低阻抗或“开(on)”)或不导电状态(高阻抗或“关(off)”)。然而，不像传统存储装置，该有机存储装置与受限于两个状态(如关或开)之传统存储装置对比之下能保持多个状态。该有机存储装置能利用多样化的导电程度来识别额外的状态。举例来说，该有机存储装置能具有非常高导电之状态(非常低阻抗之状态)、高导电之状态(低阻抗之状态)、导电之状态(中等阻抗之状态)、以及不导电之状态(高阻抗之状态)。此一情形能够使在单一有机存储装置内储存多位(multiple bits)之信息成为可能，例如两个或多个位之信息，或四个或多个位之信息(如提供两个位信息之四个状态、提供三个位信息之八个状态等)。
将有机存储装置切换至特定的状态称为编程或写入。编程系通过电极204与210施加特定的电压(例如9volts、2volts、1volt等)于导电调整媒介。该特定的电压(亦称为临限电压)系根据个别期望的状态而改变且大致上大于在正常运作期间所施加之电压。因此，对应于个别期望的状态，典型地具有单独的临限电压(例如，“关”、“开”，等)。该临限电压根据某些因素而改变，这些因素包括构成有机存储装置之材料本身、各个层之厚度等。在本发明之一态样中，电压供应202是可控制的且可使用来施加临限电压。然而，本发明之其它态样能利用其它手段来施加临限电压。
一般而言，当外部刺激(例如施加之电场)之存在超出临限值(“开”状态)时，则使得施加之电压能够将信息写入有机存储装置中或从有机存储装置读取或擦除信息；当超出临限值的外部刺激之不存在(“关”状态)时，则阻止施加之电压将信息写入有机存储装置中或从有机存储装置擦除信息。
为了从有机存储装置读取信息，藉由电压源202施加电压或电场(例如2volts、1volts、.5volts等)。接着，执行阻抗测量以决定该存储装置之运作状态(例如高阻抗、极低阻抗、低阻抗、中等阻抗等)。如前所述，该阻抗系有关例如对于双状态装置为“开”(如1)或“关”(如0)、对于四状态装置为“00”、“01”、“10”、或“11”。需了解其它数量之状态能提供其它二进制之说明。为了擦除已写入有机存储装置内之信息，需施加超出临限值之与写入讯号之极性相反之负电压或极性。
本发明亦能使用于其它存储类型装置，例如半导体存储装置与非半导体装置。任何使用电阻控制之装置亦能利用本发明，包括但不限于：灯丝线装置(filament-wire device)、金属-硫化物基装置(metal-sulfide based device)、信道结构装置(tunneling-mechanism)、MOS装置、有机装置、阻性状态装置(resistive state device)等。举例来说，如图2所示的有机存储结构能改变成金属结构，其中该无源层206系由硫化物所构成而有机导电层208系由氧化物所构成。此将产生亦能通过本发明而控制之非有机装置。
图3显示根据本发明的态样的使用恒定电压源的存储装置300的示意图。存储单元302以并联方式与恒定电压源304电性连接以促进存储单元302之擦除。该恒定电压源304以特定的电压电平(voltage level)在存储单元302上产生稳定效果。此电压电平系足以超越存储单元之擦除电压临限，而能够擦除该存储单元302。当施加电压于存储单元302时，该存储单元302之固有的本质使其电阻电平(resistive level)变动。通常，此亦将造成电压源变动、产生震荡效应、降低电压源充分地擦除存储单元之效果。藉由利用恒定电压源304，可保持所期望之擦除电压电平以彻底擦除而不管在存储单元302内一直改变之电阻。此将容许在擦除存储单元302期间较高程度之控制与效率。藉由提供一种手段以严格控制电压电平至足以导致擦除之电压值，消除所施加电压之变动能使效率增加，降低可能会破坏存储单元且浪费电力之尖峰电压突波(peak voltage spike)。此外，控制在擦除周期结束时的电压电平可确保接下来的编程周期之效能得以保持。
图4显示根据本发明的态样而使用恒定电流源404的存储装置400的示意图。存储单元402以串联方式与恒定电流源404电性连接以促进存储单元402之编程。该恒定电流源404以特定的电压电平在存储单元402上产生稳定效果。传统上，为了编程存储单元402，需要施加外部电压至该存储单元。此电压造成有机存储单元之内部电阻根据所期望结果(期望储存之信息)而改变。该外部电压在编程期间亦造成电流流经存储单元402。在此过程中，可能会发生电流跳跃(current jump)或突波(spike)。此亦将造成该存储单元402之内部电阻值改变。藉由利用恒定电流源404与该存储单元402串联，可消除电流跳跃或突波，使得在编程期间能够较严格地控制该存储单元402。因为某些存储单元系多位(具有两个或多个状态)，较严格控制存储单元之电阻电平能够以较高程度之可靠度而精确地储存较多之信息。
在图5中，显示基本存储装置之电流-电压特性示意图500。该示意图500说明基本存储单元之存储单元电阻在当电压大于Vt_pgm时切换至低电阻状态，而该存储单元在当电压往负的方向延伸(sweep)并通过临限值Vt_er时切换至高电阻状态。图6显示具有二极管特性的存储装置的电流-电压特性的示意图600。此类型之存储单元具有与电阻切换特性结合之内在的(intrinsic)二极管。该存储单元电阻在当电压变得大于Vt_pgm时切换至低电阻状态(开-状态)，而该存储单元以较小的打开(turn-on)电压沿着二极管I-V曲线行进。因为内在的二极管性质，电流在负的方向整流。因此，负电压能在存储单元增大而没有电流(或非常小的漏电流)能流经该存储单元。当负电压通过临限值Vt_er时，该存储单元切换回高电阻状态(关-状态)。
请参照图7，示意图700系说明用以将存储单元编程之电流源之示意图。该示意图显示于存储单元中当电压改变时不会产生电流变动之理想的恒定电流。典型地，当存储单元电阻减小时，存储单元之电压跟着减小。于本发明之一个范例中，使用MOS晶体管以提供恒定电流源。请参照图8，示意图800系说明利用本发明之恒定电流源。图9显示利用晶体管902(于此范例中)之存储装置900而该晶体管902与作为负载(load)之存储单元904串联，以根据本发明而控制存取(control access)。有了经选择的闸电压(selected gate voltage)，作为电流源之晶体管902能控制存储单元电流。尽管电流分布(current profile)并不是理想的恒定电流源，此电流源提供大体上可接受的效能用以控制存储单元电阻电平。请参照图10，显示根据本发明的态样对于给定的闸电压的不同电流电平之示意图。
请参照图11，显示根据本发明的态样藉由晶体管1104控制存储单元1102以对于存储装置1100提供恒定电压源之示意图。在本发明之此范例中，利用该晶体管1104以实现用以擦除该存储单元1102之恒定电压源。施加大的闸电压至该晶体管1104以将负载电阻(load resistance)最小化。
在本发明之其它范例中，恒定电流源具有有限的电平(finite level)有助于将存储单元编程至特定的电阻电平。在本发明另一个范例中，恒定电流源无限制地可改变以使得对于无限数量之电流电平(carrent level)能够促进存储单元之编程。
在本发明另一个实施例中，利用包含用以提供恒定电流源之装置(means)与使用恒定电压源之装置之系统以擦除存储单元与将存储单元编程。该系统亦能包括用以决定一个或多个存储单元之期望的阻况状态之装置与用以决定来自该阻抗状态之信息内容之装置。在另一个范例中，该系统复包括用以决定即将储存之信息之期望的阻抗状态之装置与藉由编程(写入)期望的阻抗状态于至少一个存储单元以将该信息内容编程(写入)于至少一个存储单元之装置。
本发明之电阻控制性质在任何需要存储之装置中是有帮助的。举例来说，本发明能促进计算机、器具(appliances)、工业设备、手提装置、通讯设备、医疗设备、研究与开发设备、运输车辆、雷达/卫星装置等。由于藉由本发明所促进之小尺寸与轻重量的多位存储装置，手提装置(尤其是手提电子装置)实现携带性之改善。手提装置之例子包括行动电话与其它双向通讯装置、个人数字助理(PDA)、掌上型计算机(palm pilots)、呼叫器、笔记型计算机、遥控器(remote controls)、记录器(影像与声音)、收音机、小型电视与网页浏览器(small televisions and web viewers)、照相机等。
鉴于上述之结构的与功能的特征，参照图12将更有助于了解依照本发明不同态样之方法(methodologies)。为了说明简洁之目的，将图12的方法以连续执行方式显示与说明，需了解的是，本发明并不限于图标之顺序，依照本发明，某些态样能以不同顺序发生与/或与在此处显示与说明之其它态样同时发生。再者，并非所有说明之特征均需要依照本发明之态样而实施方法。
请参照图12，显示根据本发明控制存储装置的方法1200之流程图。能利用该方法1200以操作存储装置，该存储装置利用电阻而储存存储状态。该装置之运作包括从该存储装置读取信息与写入信息至该存储装置。需了解该方法1200能用以操作于存储装置与存储装置内之存储装置阵列。
该方法1200从步骤1202开始，于此处做出是否执行擦除或写入(编程)操作之决定。在步骤1202做出写入操作之决定后，在步骤1204决定期望的阻况状态。该阻抗状态对于个别的装置系对应于期望的状态值与/或期望的信息内容(例如0、1、11、10等)。该期望的状态系该装置之多个可用的参考状态(available reference states)或阻抗程度之其中一个，其中该可用的参考状态表示不同的信息内容。在步骤1206中，将适合于期望的阻抗程度之恒定电流源程度施加至该存储单元。为了写入该期望的状态，接着施加偏压至该装置于步骤1208中。接着该方法1200回到步骤1202，于此处对后续的操作做出决定。
所期望的信息内容典型地系以特定数量之字节储存于存储装置中可寻址的(addressable)存储位置(如存储单元)。然而，不像传统的存储装置，可将多于一个位之信息写入单一个存储装置中，因此能将一个字节之信息(a byte of information)储存至少于八个存储装置中。
于步骤1202中，决定擦除操作，该方法1200继续在步骤1210施加足够擦除存储单元之恒定电压源程度。接着该方法1200回到步骤1202，于此处对后续的操作做出决定。
如上所述，所该期望的信息内容典型地以特定数量之字节储存于存储装置中之可寻址的存储位置(如存储单元)。然而，不像传统的存储装置，可从单一多位之存储装置中读取多于一个位之信息。
为了帮助了解本发明，需了解该方法1200之以上说明已稍微简化。举例来说，为了擦除与写入存储位置，该存储装置之装置系藉由寻址设计(addressing scheme)而存取。此外，该存储装置能藉由施加适当的注入电流至该存储装置之导电调整媒介及决定其阻抗值而读取。存储单元之预设状态(default state)通常是非常高导电或非常低导电阻抗状态。
以上所述系本发明之一个或多个态样。当然，不可能为了说明本发明之目的而描述出每一个可想到的组件或方法之组合，但是在所属技术领域具有通常知识者将可了解本发明之许多进一步之结合与变更是可能的。因此，本发明系包含落在后述之申请专利范围内之所有变更、修改与变化。另外，虽然关于数个实现(implementation)之唯一一个，已揭露本发明之特定的特征，此特征可与其它所期望之实现与对于任何给定的或特定的应用之优点之一个或多个其它特征结合。此外，对于在说明书或申请专利范围所使用之词“包括(include)”之范围，此词系与词“包含(comprising)”相同为包括在内的(inclusive)。

Claims (10)

1.一种促进存储装置(200、300、400、900、1100)的系统，包含：
具有可变电阻特性的存储装置(200、300、400、900、1100)；以及
在存储运作期间促进该存储装置(200、300、400、900、1100)的至少一个参数稳定的阻抗控制组件，
其中，该阻抗控制组件包含恒定电压源(112、304)。
2.如权利要求1所述的系统，其中，该参数包含该存储装置(200、300、400、900、1100)的存储状态电阻电平。
3.如权利要求2所述的系统，其中，该阻抗控制组件包含限流组件，该可变电阻特性包含该存储装置(200、300、400、900、1100)的电阻，以及该存储运作包含编程周期。
4.如权利要求3所述的系统，其中，该限流组件包含与存储装置(200、300、400、900、1100)电性串联的金属氧化物半导体装置。
5.如权利要求3所述的系统，其中，该限流组件包含通过限流于电压电平达到与所期望的电阻电平有关的所期望的状态的点而促进将电阻编程的组件。
6.如权利要求2所述的系统，其中，该阻抗控制组件包含恒定电流源(114、404)，该可变电阻特性包含该存储装置(200、300、400、900、1100)的电阻，以及该存储运作包含编程周期。
7.如权利要求1所述的系统，其中，该可变电阻特性包含该存储装置(200、300、400、900、1100)的电阻，以及该存储运作包含擦除周期。
8.一种控制存储装置(200、300、400、900、1100)的方法，包含：
施加与存储单元(102、302、402、904、1102、1206)电性串联的恒定电流源(114、404)；
施加第一电压于该存储单元(102、302、402、904、1102、1206)以设定该存储单元(102、302、402、904、1102、1206)的阻抗状态，该阻抗状态表示信息内容；以及
施加第二电压于该存储单元(102、302、402、904、1102、1206)以决定该存储单元(102、302、402、904、1102、1206)的阻抗状态，该阻抗状态表示信息内容。
9.一种控制存储装置(200、300、400、900、1100)的方法，包含：
施加与存储单元(102、302、402、904、1102、1206)电性并联的恒定电压源(112、304)，该恒定电压源(112、304)具有足以擦除该存储单元(102、302、402、904、1102、1206)的电压电平。
10.一种促进存储装置(200、300、400、900、1100)的系统，包含：
在存储单元(102、302、402、904、1102、1206)的编程期间提供恒定电流源(114、404)的装置；以及
在该存储单元(102、302、402、904、1102、1206)的擦除期间提供恒定电压源(112、304)的装置。
CN2005800316022A 2004-09-28 2005-09-19 具有可变电阻特性的存储装置的控制 Active CN101053039B (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US95137504A 2004-09-28 2004-09-28
US10/951,375 2004-09-28
US10/983,919 US7443710B2 (en) 2004-09-28 2004-11-08 Control of memory devices possessing variable resistance characteristics
US10/983,919 2004-11-08
PCT/US2005/033379 WO2006036622A1 (en) 2004-09-28 2005-09-19 Control of memory devices possessing variable resistance characteristics

Publications (2)

Publication Number Publication Date
CN101053039A CN101053039A (zh) 2007-10-10
CN101053039B true CN101053039B (zh) 2010-10-27

Family

ID=35668862

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2005800316022A Active CN101053039B (zh) 2004-09-28 2005-09-19 具有可变电阻特性的存储装置的控制

Country Status (8)

Country Link
US (1) US7443710B2 (zh)
JP (1) JP5176018B2 (zh)
KR (1) KR100915451B1 (zh)
CN (1) CN101053039B (zh)
DE (1) DE112005002286T5 (zh)
GB (1) GB2432701B (zh)
TW (1) TWI397918B (zh)
WO (1) WO2006036622A1 (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9236473B2 (en) 2010-02-15 2016-01-12 Micron Technology, Inc. Field effect transistor devices
US9275728B2 (en) 2010-08-12 2016-03-01 Micron Technology, Inc. Memory cells, non-volatile memory arrays, methods of operating memory cells, methods of writing to and writing from a memory cell, and methods of programming a memory cell
US9419215B2 (en) 2010-02-15 2016-08-16 Micron Technology, Inc. Cross-point memory cells, non-volatile memory arrays, methods of reading a memory cell, methods of programming a memory cell, methods of writing to and reading from a memory cell, and computer systems

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7154769B2 (en) * 2005-02-07 2006-12-26 Spansion Llc Memory device including barrier layer for improved switching speed and data retention
US7660145B2 (en) * 2005-07-01 2010-02-09 Semiconductor Energy Laboratory Co., Ltd. Storage device and semiconductor device
JP4251576B2 (ja) 2006-07-28 2009-04-08 シャープ株式会社 不揮発性半導体記憶装置
JP2009037703A (ja) * 2007-08-02 2009-02-19 Toshiba Corp 抵抗変化メモリ
US8208284B2 (en) * 2008-03-07 2012-06-26 Unity Semiconductor Corporation Data retention structure for non-volatile memory
US7936583B2 (en) 2008-10-30 2011-05-03 Seagate Technology Llc Variable resistive memory punchthrough access method
US8159856B2 (en) 2009-07-07 2012-04-17 Seagate Technology Llc Bipolar select device for resistive sense memory
JP2011198416A (ja) * 2010-03-19 2011-10-06 Toshiba Corp 磁気メモリ
JP5499364B2 (ja) * 2010-08-26 2014-05-21 独立行政法人産業技術総合研究所 メモリ素子の駆動方法及びメモリ素子を備える記憶装置
JP5527729B2 (ja) 2010-08-26 2014-06-25 独立行政法人産業技術総合研究所 メモリ素子の駆動方法及びメモリ素子を備える記憶装置
KR102015637B1 (ko) 2012-08-31 2019-08-28 삼성전자주식회사 가변 저항 메모리 장치 및 그 소거 검증 방법
US20190108976A1 (en) * 2017-10-11 2019-04-11 Advanced Energy Industries, Inc. Matched source impedance driving system and method of operating the same
JP2020155186A (ja) 2019-03-22 2020-09-24 キオクシア株式会社 メモリデバイス

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3875566A (en) * 1973-10-29 1975-04-01 Energy Conversion Devices Inc Resetting filament-forming memory semiconductor devices with multiple reset pulses
US4535329A (en) * 1977-06-14 1985-08-13 Sharp Kabushiki Kaisha Constant current/constant voltage drive for an electrochromic display cell
EP1308960A2 (en) * 2001-10-31 2003-05-07 Hewlett-Packard Company Feedback write method for programmable memory
US6577528B2 (en) * 2000-12-15 2003-06-10 Infineon Technologies Ag Circuit configuration for controlling write and read operations in a magnetoresistive memory configuration
US6950348B2 (en) * 2003-06-20 2005-09-27 Sandisk Corporation Source controlled operation of non-volatile memories

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5012598B1 (zh) * 1970-04-02 1975-05-13
US5313421A (en) * 1992-01-14 1994-05-17 Sundisk Corporation EEPROM with split gate source side injection
JP3457209B2 (ja) * 1999-03-23 2003-10-14 富士通株式会社 電圧検出回路
US6646902B2 (en) * 2001-08-30 2003-11-11 Micron Technology, Inc. Method of retaining memory state in a programmable conductor RAM
JP3749847B2 (ja) * 2001-09-27 2006-03-01 株式会社東芝 相変化型不揮発性記憶装置及びその駆動回路
US6828685B2 (en) * 2002-06-14 2004-12-07 Hewlett-Packard Development Company, L.P. Memory device having a semiconducting polymer film
JP4282314B2 (ja) * 2002-06-25 2009-06-17 シャープ株式会社 記憶装置
US6831856B2 (en) * 2002-09-23 2004-12-14 Ovonyx, Inc. Method of data storage using only amorphous phase of electrically programmable phase-change memory element
JP4131923B2 (ja) * 2002-09-25 2008-08-13 株式会社東芝 磁気ランダムアクセスメモリ
US6847047B2 (en) * 2002-11-04 2005-01-25 Advanced Micro Devices, Inc. Methods that facilitate control of memory arrays utilizing zener diode-like devices
US6870183B2 (en) * 2002-11-04 2005-03-22 Advanced Micro Devices, Inc. Stacked organic memory devices and methods of operating and fabricating
DE60227534D1 (de) * 2002-11-18 2008-08-21 St Microelectronics Srl Schaltung und Anordnung zur Tempeaturüberwachung von chalcogenische Elementen, insbesondere von Phasenänderungsspeicherelementen
US7354647B2 (en) * 2003-03-19 2008-04-08 Dai Nippon Printing Co., Ltd. Organic bistable element, organic bistable memory device using the same, and method for driving said organic bistable element and organic bistable memory device
JP4113493B2 (ja) * 2003-06-12 2008-07-09 シャープ株式会社 不揮発性半導体記憶装置及びその制御方法
US6842364B1 (en) * 2003-07-07 2005-01-11 Hewlett-Packard Development Company, L.P. Memory cell strings in a resistive cross point memory cell array

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3875566A (en) * 1973-10-29 1975-04-01 Energy Conversion Devices Inc Resetting filament-forming memory semiconductor devices with multiple reset pulses
US4535329A (en) * 1977-06-14 1985-08-13 Sharp Kabushiki Kaisha Constant current/constant voltage drive for an electrochromic display cell
US6577528B2 (en) * 2000-12-15 2003-06-10 Infineon Technologies Ag Circuit configuration for controlling write and read operations in a magnetoresistive memory configuration
EP1308960A2 (en) * 2001-10-31 2003-05-07 Hewlett-Packard Company Feedback write method for programmable memory
US6950348B2 (en) * 2003-06-20 2005-09-27 Sandisk Corporation Source controlled operation of non-volatile memories

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
全文.

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9236473B2 (en) 2010-02-15 2016-01-12 Micron Technology, Inc. Field effect transistor devices
US9419215B2 (en) 2010-02-15 2016-08-16 Micron Technology, Inc. Cross-point memory cells, non-volatile memory arrays, methods of reading a memory cell, methods of programming a memory cell, methods of writing to and reading from a memory cell, and computer systems
US9275728B2 (en) 2010-08-12 2016-03-01 Micron Technology, Inc. Memory cells, non-volatile memory arrays, methods of operating memory cells, methods of writing to and writing from a memory cell, and methods of programming a memory cell

Also Published As

Publication number Publication date
DE112005002286T5 (de) 2007-08-23
GB2432701B (en) 2008-04-09
TWI397918B (zh) 2013-06-01
GB2432701A (en) 2007-05-30
GB0704469D0 (en) 2007-04-18
JP5176018B2 (ja) 2013-04-03
US20060067105A1 (en) 2006-03-30
JP2008517407A (ja) 2008-05-22
US7443710B2 (en) 2008-10-28
CN101053039A (zh) 2007-10-10
TW200617985A (en) 2006-06-01
KR20070061853A (ko) 2007-06-14
KR100915451B1 (ko) 2009-09-04
WO2006036622A1 (en) 2006-04-06

Similar Documents

Publication Publication Date Title
CN101053039B (zh) 具有可变电阻特性的存储装置的控制
US6865117B2 (en) Programming circuit for a programmable microelectronic device, system including the circuit, and method of forming the same
KR100704329B1 (ko) 프로세서 기반 시스템을 형성하는 방법 및 장치
US7242606B2 (en) Storage apparatus and semiconductor apparatus
CN109564544B (zh) 可变页面大小架构
CN101889312B (zh) 存储装置及信息再记录方法
US8213214B2 (en) Storage device and information rerecording method
US7372718B2 (en) Storage and semiconductor device
US7154769B2 (en) Memory device including barrier layer for improved switching speed and data retention
CN104272394A (zh) 多功能电阻改变存储器单元及包含所述存储器单元的设备
KR20100117121A (ko) 양방향성 메모리에 액세스하는 방법 및 장치
US8369128B2 (en) Storage device and information rerecording method
CN101171643A (zh) 具有改良的数据保持与降低的功率的电阻式存储装置
US7355879B2 (en) Semiconductor integrated circuit, operating method thereof, and IC card including the circuit
CN100379026C (zh) 沙漏随机访问存储器
US7701745B2 (en) Memory device driving circuit
WO2003058638A1 (en) Programming circuit for a programmable microelectronic device, system including the circuit, and method of forming the same
US20070007510A1 (en) Stackable memory device and organic transistor structure
US7564708B2 (en) Method of programming memory device
JP2006065995A (ja) 半導体記憶装置及び電子機器
US7269050B2 (en) Method of programming a memory device
US8274073B2 (en) Memory device with improved switching speed and data retention

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20160317

Address after: American California

Patentee after: Cypress Semiconductor Corp.

Address before: American California

Patentee before: Spansion LLC N. D. Ges D. Staates