JP2008517407A - 可変抵抗特性を有するメモリ装置の制御 - Google Patents

可変抵抗特性を有するメモリ装置の制御 Download PDF

Info

Publication number
JP2008517407A
JP2008517407A JP2007533568A JP2007533568A JP2008517407A JP 2008517407 A JP2008517407 A JP 2008517407A JP 2007533568 A JP2007533568 A JP 2007533568A JP 2007533568 A JP2007533568 A JP 2007533568A JP 2008517407 A JP2008517407 A JP 2008517407A
Authority
JP
Japan
Prior art keywords
memory
memory device
resistance
state
voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2007533568A
Other languages
English (en)
Other versions
JP5176018B2 (ja
Inventor
ファン，ツー−ニン
バンブスカーク，マイケル・エイ
ビル，コリン・エス
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Advanced Micro Devices Inc
Original Assignee
Advanced Micro Devices Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advanced Micro Devices Inc filed Critical Advanced Micro Devices Inc
Publication of JP2008517407A publication Critical patent/JP2008517407A/ja
Application granted granted Critical
Publication of JP5176018B2 publication Critical patent/JP5176018B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/14—Circuits for erasing electrically, e.g. erase voltage switching circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5664—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using organic memory material storage elements
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0009—RRAM elements whose operation depends upon chemical change
    • G11C13/0014—RRAM elements whose operation depends upon chemical change comprising cells based on organic memory material
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0097—Erasing, e.g. resetting, circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/12—Programming voltage switching circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/14—Circuits for erasing electrically, e.g. erase voltage switching circuits
    • G11C16/16—Circuits for erasing electrically, e.g. erase voltage switching circuits for erasing blocks, e.g. arrays, words, groups
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K19/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic element specially adapted for rectifying, amplifying, oscillating or switching, covered by group H10K10/00
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G11C2013/0071—Write using write potential applied to access device gate
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G11C2013/0078—Write using current through the cell
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/10—Resistive cells; Technology aspects
    • G11C2213/15—Current-voltage curve
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/79—Array wherein the access device being a transistor

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Nanotechnology (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Theoretical Computer Science (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Semiconductor Memories (AREA)
  • Read Only Memory (AREA)

Abstract

有機メモリセル（１０２、３０２、４０２、９０４、１１０２、１２０６）のプログラミングを容易にするために少なくとも１つの定電流源（１１４、４０４）を用いる、および／またはメモリ装置（２００、３００、４００、９００、１１００）の消去を容易にするために少なくとも１つの定電圧源（１１２、３０４）を用いるシステムおよび方法。この発明は、単一のメモリセル装置およびメモリセルアレイ（１００）で用いられる。定電流源（１１４、４０４）を用いることで、プログラミング中の電流スパイクを防止し、かつ、書込サイクル中に、メモリセル（１０２、３０２、４０２、９０４、１１０２、１２０６）の状態を、セルの抵抗から独立して的確に制御することができる。定電圧源（１１２、３０４）を用いることで、消去サイクル中のメモリセル（１０２、３０２、４０２、９０４、１１０２、１２０６）に対して安定した負荷が与えられ、かつ、プロセス中のセルの抵抗の大きな動的変化にもかかわらず、メモリセル（１０２、３０２、４０２、９０４、１１０２、１２０６）全体にわたって的確な電圧制御が可能となる。

Description

関連出願の参照
これは、２００４年９月２８日に出願された、「可変抵抗特性を有するメモリ装置の制御」と題する米国特許出願連続番号第１０／９５１，３７５号の継続出願である。この出願全体は、引用によってここに援用される。
発明の分野
この発明は、一般に、メモリ装置に関し、特に、消去およびプログラミングのためのメモリ装置の抵抗特性の制御に関する。
発明の背景
コンピュータおよび電子機器の容量、使用および複雑さは、増大し続けている。コンピュータは、発展を続ける新規のおよび改良された電子機器（たとえば、デジタルオーディオプレーヤ、ビデオプレーヤ）を通して、着実により高性能になっている。さらに、デジタルメディア（たとえば、デジタルオーディオ、ビデオ、画像など）の成長および使用が、これらの機器の発展を一層後押しした。そのような成長および発展によって、コンピュータおよび電子機器が記憶し、かつ、維持することが望まれる／必要とされる情報の量が大いに増加した。
一般に、情報は、多数のタイプの記憶装置のうちの１つまたは複数に記憶および維持される。記憶装置には、たとえば、ハードディスクドライブ、コンパクトディスクドライブおよびそれに対応する媒体、デジタルビデオディスク（ＤＶＤ）ドライブなどの長期記憶媒体が含まれる。長期記憶媒体は、典型的には、より低いコストでより大量の情報を記憶するが、他のタイプの記憶装置に比べて速度が遅い。記憶装置にはまた、必ずというわけではないが、短期記憶媒体であることが多いメモリ装置も含まれる。メモリ装置は、長期記憶媒体に比べて速度が相当速い傾向にある。そのようなメモリ装置には、たとえば、ダイナミックランダムアクセスメモリ（ＤＲＡＭ）、スタティックランダムアクセスメモリ（ＳＲＡＭ）、ダブルデータレートメモリ（ＤＤＲ）、フラッシュメモリ、読出専用メモリ（ＲＯＭ）などが含まれる。メモリ装置は、揮発性タイプおよび不揮発性タイプに細分化される。揮発性のメモリセルは通常、電力を失うとその情報を失い、かつ、情報を維持するために、典型的には定期的なリフレッシュサイクルを必要とする。揮発性メモリ装置には、たとえば、ランダムアクセスメモリ（ＲＡＭ）、ＤＲＡＭ、ＳＲＡＭなどが含まれる。不揮発性メモリ装置は、その装置に電力が維持されているかどうかにかかわらず、情報を維持する。不揮発性メモリ装置には、ＲＯＭ、プログラマブル読出専用メモリ（ＰＲＯＭ）、消去可能プログラマブル読出専用メモリ（ＥＰＲＯＭ）、フラッシュメモリなどが含まれるが、これらに限定されない。揮発性メモリ装置は、通常、不揮発性メモリ装置に比べて低いコストで高速に動作する。
メモリ装置は、通常、メモリセルのアレイを含む。各メモリセルでは、情報のアクセスまたは「読出」、「書込」および「消去」が可能である。メモリセルは、「０」および「１」とも称される、「オフ」または「オン」状態で情報を維持する（たとえば、２つの状態に限定される）。典型的には、メモリ装置にアドレス指定がなされて、特定の数のバイト（たとえば、１バイト当たり８メモリセル）が検索される。揮発性メモリ装置では、その状態を維持するために、メモリセルを定期的に「リフレッシュ」する必要がある。そのようなメモリ装置は、通常、これらのさまざまな機能を実行し、かつ、これら２つの状態を切換および維持することができる半導体装置から製造される。これらの装置は、結晶シ
リコン装置などの無機固体技術によって製造される場合が多い。メモリ装置で採用される一般的な半導体装置は、金属酸化膜半導体電界効果トランジスタ（ＭＯＳＦＥＴ）である。
携帯型コンピュータおよび電子機器の使用によって、不揮発性メモリ装置の需要は大幅に増大した。デジタルカメラ、デジタルオーディオプレーヤ、携帯情報端末などは、通常、大容量の不揮発性メモリ装置（たとえば、フラッシュメモリ、スマートメディア（登録商標）、コンパクトフラッシュ（登録商標））の使用を必要とする。
情報記憶の需要が増大しているために、メモリ装置の開発者および製造者は常に、メモリ装置の記憶容量の増加（たとえば、１つのダイまたはチップ当たりの記憶の増大）を図っている。切手サイズのシリコン片は数千万ものトランジスタを内蔵することができ、各々のトランジスタは数百ナノメートルという小ささである。しかしながら、シリコンベースの装置は、その根本的な物理的サイズの限界に近づきつつある。無機固体装置は、概して、複雑な構造という不利を被っており、それが高いコストおよびデータ記憶密度の損失に繋がっている。無機半導体材料をベースとする揮発性半導体メモリは、記憶した情報を維持するために、常に電流の供給を受ける必要があり、それによって発熱および大きな電力消費が生じる。不揮発性半導体装置では、データ転送速度が低下し、電力消費が比較的大きく、複雑さの度合が増す。
さらに、無機固体装置のサイズが縮小され、集積化が進むにつれて、アラインメント許容性に対する感度が増すために、製造が著しく一層困難となる。小さい最小サイズで構成を形成することは、動作回路の製造に最小サイズを使用できるということを暗示するものではない。小さい最小サイズよりはるかに小さい、たとえば、最小サイズの４分の１とするアラインメント許容性を有する必要がある。
無機固体装置のスケーリングによって、ドーパント拡散距離に関する問題が生じる。寸法が縮小するにつれて、シリコンにおけるドーパント拡散距離によってプロセスの計画が困難になっている。この関連で、ドーパントの移動性を低減し、かつ、高温の時間を短縮するために、数多くの便宜が図られている。しかしながら、そのような便宜を無期限に継続できるかどうかは不明である。
半導体の接合部に電圧を（逆バイアス方向に）印加すると、その接合部周辺に空乏領域が生じる。空乏領域の幅は、半導体のドーピングレベルによって異なる。空乏領域が拡大して別の空乏領域と接触すると、パンチスルーまたは制御されない電流が生じるおそれがある。
ドーピングレベルが高くなると、パンチスルーを防止するために必要な距離間隔が最小化する傾向がある。しかしながら、単位距離当たりの電圧変化が大きい場合、単位距離当たりの大きな電圧の変化は電界の大きさが大きいことを暗示するという点で、さらなる困難が生じる。そのような急な勾配を横断する電子は、最小の伝導帯エネルギにより著しく高いエネルギレベルにまで加速される可能性がある。そのような電子は、ホットエレクトロンとして知られており、かつ、絶縁体を通過するのに十分なほど強力である可能性があり、それが半導体装置の不可逆的な劣化に繋がる。
スケーリングおよび集積化によって、モノリシック半導体基板における絶縁はより困難になっている。特に、装置同士を互いに横方向に絶縁することが、状況によっては難しくなる。別の難点は、漏れ電流スケーリングである。さらに別の難点は、基板内におけるキ
ャリアの拡散によって生じるものであり、すなわち、自由キャリアは、何十ミクロンにもわたって拡散し、かつ、蓄積された電荷を中和する可能性がある。よって、無機メモリ装置では、装置のさらなる縮小および密度の増大が制限される可能性がある。さらに、性能向上の要求に応えながら、特に、低コストを維持しながらの、無機不揮発性メモリ装置におけるそのような装置の縮小はとりわけ困難となる。
無機装置のこの種の制限により、有機半導体メモリ装置が、半導体装置の発展における次の必然的なステップとして一層高い評価を得ることとなった。よって、有機装置は、装置製造施設においてますます普及しつつあり、それに応じて、有機半導体装置は電子機器においてもさらに普及しつつある。近い将来、大半の電子機器は、何らかのタイプの有機半導体を内蔵すると考えられる。しかしながら、有機にせよ無機にせよ、技術の進歩は、メモリの状態値を判定するための手段として抵抗を用いるメモリ装置の方に向かってきている。よって、メモリ技術を発展させる上で、抵抗値およびその制御が重要である。
発明の概要
この発明のいくつかの局面を基本的に理解できるようにするために、この発明の概要を以下に示す。この概要は、この発明の主要な／不可欠な要素を特定することを意図するものではなく、また、この発明の範囲を表わすことを意図するものでもない。この概要の唯一の目的は、後に示すより具体的な説明の導入部として、この発明のいくつかの概念を簡単な形式で示すことである。
有機および／または無機メモリ装置のプログラミングおよび消去を簡単にするための装置および方法を提供する。この発明は、プログラミングおよび消去の間のメモリ装置の内部抵抗の固有可変性を制御することを可能にする手段を用いる。この発明は、マルチビットメモリ装置をプログラミングする際の、精度および効率を向上させる。
この発明はさらに、メモリ装置が状態を変化させる態様の効率を促進することにより、データ記憶を容易にする。定電流源を用いることによって、メモリを、メモリが利用可能な数多くの状態のうちの１つに正確にプログラミングすることができる。これによって、メモリに損傷を与える電流スパイクのない、マルチビット装置の迅速かつ正確なプログラミングが可能となる。同様に、定電圧源を用いることによって、一部のタイプのメモリに固有の大きな動的抵抗の変化とは独立して、メモリを消去することができる。この発明はさらに、定電流源および定電圧源を用いることによって、より高品質なメモリ装置を効率的に製造することができ、動作不良を低減し、かつ、信頼性を向上させることができる。
上記の目的およびこれに関連する目的を達成するために、この発明は、以下に詳細に説明し、かつ、特許請求の範囲で特に示された特徴を含む。以下の説明および添付の図面には、この発明の特定の例証的な局面および実現例を詳細に記載している。ただし、これらは、この発明の原則を用い得るさまざまな手法のうちの少数を示すものに過ぎない。この発明の他の目的、利点および新規の特徴は、図面を関連して考えると、以下のこの発明の詳細な説明から明らかになるであろう。
発明の詳細な説明
以下に、添付の図面と関連して、この発明の詳細な説明を示しており、同じ参照番号は、全体を通して同じ要素を表わす。
メモリ装置のセルは、通常、さまざまなレベルのインピーダンスに応じて、２つ以上の状態からなるように動作するものである。これらの状態は、バイアス電圧を印加すること
によって設定され、セルは、別の電圧が逆バイアスで印加されるまで、それぞれの状態のままである。セルは、電力のあるなしにかかわらずその状態を維持し（たとえば、不揮発性）、かつ、注入電流または光の放射を測定することによって、電気的または光学的に読出すことが可能である。この発明のシステムおよび方法は、抵抗特性の制御を通して、メモリ装置のプログラミング（書込）および消去の両方を容易にする。
図１に、この発明のある局面に従うメモリ装置アレイ１００の三次元の図を示す。図１は、装置アレイ１００のメモリセル１０２を表わす概念上の例であり、この装置アレイは、「コンスタントソース」１０８に接続される、対応するビット線１０４とワード線１０６とを有する。コンスタントソース１０８は、定電圧源１１２または定電流源１１４のいずれであってもよい。この概念上の例では、コンスタントソース１０８は、コンスタントソースタイプセレクタ１１０を介して切換可能である。コンスタントソース１０８は、プログラミングまたは書込のために定電流源１１４となり、メモリセル１０２の消去のために定電圧源となる。これらのコンスタントソース１１２、１１４は、有機メモリセル１０２に電気的に接続されると、抵抗負荷要素として作用する。この発明では、定電流源１１４および定電圧源１１２の両方を含む場合を要件とするわけではない。これらのソースは、別個の実体であってもよい。これらのソースはまた、この発明の別の例では、独立して用いてもよいし、メモリ装置アレイ１００に一体化されてもよい。
定電圧源１１２は、消去中のメモリセル１０２のための負荷を与える。この発明がこの機能を提供するのは、典型的なメモリセルがそのメモリセルと直列の負荷抵抗を有していないためである。それによって、消去中のメモリセルに対する電圧を正確に制御することが容易になる。一部のタイプのメモリセルは、さらなるメモリ状態を保存するために、抵抗を変化させる機能を有する。この同じ機能によって、この機能が用いられている間に、抵抗が相当変化することで、消去中に問題が生じる。定電圧源を用いることで、消去中の大きな動的抵抗の変化の影響が取り消される。
定電流源１１４は、プログラミング中のメモリセル１０２のための負荷を与える。メモリセルが可変抵抗を用いて状態を記憶する場合、セルを適切にプログラミングするためには、最終的な抵抗値を正確に制御することが重要である。しばしば、書込サイクル中に、セルを流れる電流がスパイクし、不正確な状態が生じる場合がある。定電流源を用いることで、電流のスパイクを排除し、かつ、セルの抵抗状態を正確に制御することが可能となる。この発明は、セルの抵抗から独立して、セルに注入される電流を正確に制御するための手段を提供するので、セルのプログラミングされた状態を正確に制御する。
いくつかのメモリセルがどのように動作するかという基本原理を理解することは、この発明を十分に認識するのに役立つ。有機メモリセルは、通常、２つの電極から構成され、これら２つの電極の間に導電性調節媒体を有する。導電性調節媒体は、有機導電層と１つまたは複数の不動態層とを含む。導電性調節媒体は、バイアス電圧を印加することによってプログラミングされ、メモリセルに所望のインピーダンス状態をプログラミングする（たとえば、書き込む）。所望のインピーダンス状態は１ビット以上の情報を表わし、所望のインピーダンス状態を維持するのに、定電源またはリフレッシュサイクルは必要ない。導電性調節媒体のインピーダンス状態は、電流を与えて、それから導電性調節媒体のインピーダンスを読出すことによって、読出される。読出されたインピーダンス状態は、書込まれたインピーダンス状態と同様、１ビット以上の情報を表わす。
図２に移って、有機メモリ装置２００のある例の三次元の図を示す。このメモリ装置は、第１の電極２０４と、不動態層２０６と、有機導電層２０８と、第２の電極２１０とを含む。この図はまた、第１の電極２０４および第２の電極２１０に接続され、第１の電極２０４および第２の電極２１０に電圧を印加する電圧源２０２を示す。
第１の電極２０４および第２の電極２１０は、導電性材料から構成される。第１の電極２０４および第２の電極２１０の厚さは、実現化例および構成されているメモリ装置に応じて変更できる。有機導電層２０８および不動態層２０６を総称して、導電調節媒体と呼ぶ。この媒体の導電特性（たとえば、導電性、非導電性、半導電性）は、電極２０４および２１０によって媒体全体にさまざまな電圧を印加することで、制御された態様で変更することができる。
有機メモリ装置は、従来のメモリ装置と同様に、導電（低いインピーダンスまたは「オン」）状態もしくは非導電（高いインピーダンスまたは「オフ」）状態の２つの状態を有することができる。ただし、有機メモリ装置は、従来のメモリ装置と異なり、従来のメモリ装置が２つの状態（たとえば、オフまたはオン）に限定されるのとは対照的に、複数の状態を維持できる。有機メモリ装置は、さらなる状態を識別するために、さまざまな度合いの導電性を用いることが可能である。たとえば、有機メモリ装置は、極めて高い導電状態（極めて低いインピーダンス状態）と、高い導電状態（低いインピーダンス状態）と、導電状態（中間レベルのインピーダンス状態）と、非導電状態（高いインピーダンス状態）とを有することができる。これによって、単一の有機メモリ装置に、２ビット以上の情報または４ビット以上の情報など、複数ビットの情報を記憶することが可能となる（たとえば、４つの状態は２ビットの情報を提供し、８つの状態は３ビットの情報を提供する、など）。
有機メモリ装置を特定の状態に切換えることを、プログラミングまたは書込と呼ぶ。プログラミングは、電極２０４および２１０によって、導電調節媒体全体に特定の電圧（たとえば、９ボルト、２ボルト、１ボルトなど）を印加することで実行される。特定の電圧は、しきい値電圧とも呼ばれ、それぞれの所望の状態に応じて変化し、かつ、概して、通常動作中に用いられる電圧より相当高くなる。よって、典型的には、それぞれの所望の状態（たとえば、「オフ」、「オン」など）に対応する個別のしきい値電圧が存在する。しきい値は、有機メモリ装置を構成する材料の内容、さまざまな層の厚さなどを含むいくつかの要因に応じて変化する。電圧源２０２は制御可能であり、かつ、この発明のこの局面ではしきい値電圧を印加するために用いられる。しかしながら、この発明の他の局面では、しきい値電圧を印加するために他の手段を用いてもよい。
一般的に言って、しきい値電圧を超える、印加された電界などの外部刺激が存在する場合（「オン」状態）、印加された電圧による、有機メモリ装置への／有機メモリ装置からの情報の書込、読出または消去が可能となる。それに対して、しきい値電圧を超える外部刺激が存在しない場合（「オフ」状態）、印加された電圧による、有機メモリ装置への／有機メモリ装置からの情報の書込または消去は行なわれない。
有機メモリ装置から情報を読出すために、電圧源２０２によって電圧または電界（たとえば、２ボルト、１ボルト、０．５ボルトなど）が印加される。そこで、インピーダンスの測定が行なわれ、メモリ装置の動作状態が判定される（たとえば、高いインピーダンス、極めて低いインピーダンス、低いインピーダンス、中間のインピーダンスなど）。上述したように、インピーダンスは、たとえば、デュアル状態装置の場合は「オン」（たとえば、１）または「オフ」（たとえば、０）に関連し、もしくは、クワッド状態装置の場合は「００」、「０１」、「１０」または「１１」に関連する。他の数の状態は、他のバイナリ解釈を与え得ることが認識される。有機メモリ装置に書込まれた情報を消去するために、負の電圧、またはしきい値を超える書込信号の極性とは反対の極性が与えられる。
この発明はさらに、半導体メモリ装置および非半導体装置などの他のメモリタイプの装置にも同様に用いることができる。フィラメントワイヤ装置、金属硫化物ベースの装置、
トンネリング機構装置、ＭＯＳ装置、有機装置および抵抗状態装置などを含むが、ただしこれらに限定されない、抵抗制御を利用する任意の装置においてこの発明を用いることができる。たとえば、図２に示す有機メモリ構造は、不動態層２０６が硫化物から構成され、かつ、有機導電層２０８が酸化物から構成される、金属構造に変更してもよい。これによってさらに、この発明を介して制御可能な非有機装置が与えられる。
図３に移って、この発明のある局面に従う定電圧源３０４を用いるメモリ装置３００を例証する図を示す。メモリセル３０２が定電圧源３０４に電気的に並列に接続されて、メモリセル３０２の消去を容易にする。定電圧源３０４は、所与の電圧レベルで、メモリセル３０２に安定化効果をもたらす。この電圧レベルは、メモリセルの消去電圧しきい値を超えるのに十分であるため、メモリセル３０２の消去が可能となる。メモリセル３０２に固有の性質によって、セル３０２全体に電圧が印加されると、その抵抗レベルが変動することになる。通常は、これによって電圧源も同様に変動することになり、発振効果が生じて、セルを十分に消去するという電圧源の有効性が減少する。定電圧源３０２を用いることで、メモリセル３０２に固有の抵抗は変化し続けるにもかかわらず、完全な消去のための所望の消去電圧レベルを維持することができる。これによって、メモリセル３０２の消去中のより高度な制御および効率が可能となる。消去を行なうのに十分な値に電圧レベルを厳密に制御するための手段を設けてセルの損傷および電力の浪費を生じさせるおそれのあるピーク電圧のスパイクを低減することで、印加された電圧の変動をなくすことにより、効率を向上させることができる。さらに、消去サイクルの最終的な電圧レベルを制御することで、次のプログラミングサイクルの性能が確実に維持される。
図４に移って、この発明のある局面に従う定電流源４０４を用いるメモリ装置４００を例証する図を示す。メモリセル４０２が定電流源４０４と電気的に直列に接続されて、メモリセル４０２のプログラミングを容易にする。定電流源４０４は、所与の電圧レベルで、メモリセル４０２に安定化効果をもたらす。伝統的には、メモリセル４０２をプログラミングするために、セルに外部電圧が印加される。この電圧によって、有機メモリセルの内部抵抗が、所望の結果（記憶されている所望の情報）に応じて変化することになる。さらに外部電圧によって、プログラミング中に電流がメモリセル４０２を流れる。このプロセスの間に、電流のジャンプまたはスパイクが発生するおそれがある。これによって、メモリセル４０２の内部抵抗値も変化することになる。定電流源４０４をメモリセル４０２と直列に用いることで、これらのジャンプまたはスパイクが排除され、セル４０２のプログラミング中により厳密な制御が可能となる。一部のメモリセルはマルチビットである（２つ以上の状態を有する）ので、セルの抵抗レベルの厳密な制御によって、より多くの情報を、より高度な信頼性をもって正確に記憶することが可能となる。
図５に、基本的なメモリ装置の電流および電圧の特性を例証するグラフ５００を示す。グラフ５００では、基本的なメモリセルのメモリセル抵抗は、電圧がＶｔ＿ｐｇｍより大きいときは低い抵抗状態に切換わり、かつ、メモリセルは、電圧が負の方向に進み、しきい値Ｖｔ＿ｅｒを通過すると、高い抵抗状態に戻るように切換わることを示している。図６は、ダイオード特性を有するメモリ装置の電流および電圧の特性を示すグラフ６００である。このタイプのメモリセルは、抵抗切換特性が組み合わせられた真性ダイオードを有する。電圧がＶｔ＿ｐｇｍより大きくなると、メモリセル抵抗は低い抵抗状態（オン状態）に切換わり、かつ、メモリセルは、ターンオン電圧がより小さいダイオードＩ−Ｖ曲線に従う。固有のダイオード特性のために、電流は負の方向に整流される。したがって、負の電圧がセル全体に蓄積される可能性があるが、電流はセルに流れ得ない（または非常に小さな漏れ電流しか流れ得ない）。負の電圧がしきい値Ｖｔ＿ｅｒを通過すると、メモリセルは高い抵抗状態（オフ状態）に戻るように切換わる。
図７を参照して、メモリセルをプログラミングするための電流源を例証するグラフ７０
０を示す。このグラフは、メモリセル全体の電圧の変化とともに変動することのない理想的な定電流を例証する。典型的には、メモリセルの電圧は、セルの抵抗の低下につれて下がる。この発明の一例では、定電流源を提供するために、ＭＯＳトランジスタを用いる。図８を参照して、この発明を用いる定電流を例証するグラフ８００を示す。図９は、この例では、この発明に従ってアクセスを制御するための負荷として、メモリセル９０４と直列に配置されるトランジスタ９０２を用いるメモリ装置９００を示す。トランジスタ９０２は、選択されたゲート電圧を有する電流源としての、メモリセルの電流を制御することができる。電流プロフィールは理想的な定電流源ではないが、この電流源は、実質的に容認できる、メモリセル抵抗レベル制御性能を提供する。図１０に移って、この発明のある局面に従って、所与のゲート電圧に対する異なる電流レベルを例証するグラフ１０００を示す。
図１１を参照して、この発明のある局面に従うメモリ装置１１００のための定電圧源を提供するために、トランジスタ１１０４はメモリセル１１０２を制御する。この発明のこの例では、トランジスタ１１０４を用いて、メモリセル１１０２を消去するための定電圧源を実現する。負荷抵抗を最小化するために、トランジスタ１１０４に大きいゲート電圧を印加する。
この発明の他の例では、定電流源は、メモリセルを特定の抵抗レベルにプログラミングする助けとなる有限のレベルを有する。この発明のさらに別の例では、定電流源は無限に可変であり、メモリセルのプログラミングを簡易にする上で、無限の数の電流レベルを実現する。
この発明のさらに別の例では、定電流源を提供するための手段と、定電圧源のための手段とを含むシステムを用いて、メモリセルを消去およびプログラミングする。このシステムはまた、１つまたは複数のメモリセルの所望のインピーダンス状態を判定するための手段と、インピーダンス状態から情報の内容を判定するための手段とを含んでいてもよい。別の例では、システムはさらに、記憶するべき情報のための所望のインピーダンス状態を判定するための手段と、少なくとも１つのメモリセルに所望のインピーダンス状態をプログラミング（書込）することによって、少なくとも１つのメモリセルにその情報の内容をプログラミング（書込）するための手段とを含んでいてもよい。
この発明の抵抗制御特性は、メモリを必要とする任意の装置で有用である。たとえば、この発明は、コンピュータ、電気器具、工業用機器、ハンドヘルド機器、電気通信機器、医療機器、研究開発用機器、輸送車両、レーダ／衛星機器などを簡易化することができる。ハンドヘルド機器、特にハンドヘルド電子機器は、この発明によって簡易化される小型かつ軽量のマルチビットメモリ装置によって、携帯性が向上する。ハンドヘルド機器の例として、携帯電話およびその他の双方向通信機器、携帯情報端末、パームパイロット（登録商標）、ポケットベル、ノート型コンピュータ、リモコン、レコーダ（ビデオおよびオーディオ）、ラジオ、小型テレビおよびウェブビュア、カメラなどが含まれる。
上述の構造的および機能的な特徴に鑑みて、図１２を参照して、この発明のさまざまな局面に従う方法がよりよく認識されるであろう。説明を簡単にする目的で、図１２の方法を順次実行するものとして示し、記載しているが、この発明に従って、一部の局面は、ここで示し、かつ、記載しているのとは異なる順序および／またはそれとは別の局面と同時に行なうことが可能であるので、この発明は、例証の順序によって限定されるものではないことを理解および認識されたい。さらに、この発明のある局面に従う方法を実行するために、例証の特徴をすべて必要としない場合もある。
図１２を参照して、この発明に従うメモリ装置を制御する方法１２００のフロー図を示
す。方法１２００を用いると、抵抗を利用してメモリ状態を記憶するメモリ装置を動作させることができる。装置の動作は、メモリ装置への、およびメモリ装置からの情報の読出および書込を含む。方法１２００は、メモリ装置に対して、および、あるメモリ装置内のメモリ装置のアレイに対して作用可能であることが認識される。
方法１２００は、１２０２から開始され、そこでは、消去または書込（プログラミング）動作を実行すべきかどうかについて判定が行なわれる。１２０２で書込動作の判定が行なわれた場合、１２０４で所望のインピーダンス状態が判定される。インピーダンス状態は、それぞれの装置について、所望の状態値および／または所望の情報の内容（たとえば、０、１、１１、１０など）に対応する。所望の状態は、装置の複数の利用可能な基準状態またはインピーダンスレベルのうちの１つであり、そこでは、利用可能な基準状態は異なる情報の内容を示す。所望のインピーダンスレベルに適した定電流源レベルがメモリセル１２０６に与えられる。そして、所望の状態を書込むために、１２０８で装置にバイアス電圧が印加される。それから方法１２００は１２０２に戻り、そこでは次に続く動作のための判定が行なわれる。
所望の情報の内容は、典型的には、メモリ装置におけるアドレス指定可能なメモリ場所（たとえば、セル）に、特定の数のバイトで記憶される。しかしながら、従来のメモリ装置と異なり、単一のメモリ装置に複数ビットの情報を書込むことができるので、バイトの情報を８つ未満のメモリ装置に記憶することができる。
１２０２で消去動作が判定された場合、方法１２００は１２１０に続き、そこでは、メモリセルを消去するのに十分な定電圧源レベルが与えられる。それから方法１２００は、１２０２に戻り、そこでは、次に続く動作のための判定が行なわれる。
上述したように、所望の情報の内容は、典型的には、メモリ装置におけるアドレス指定可能なメモリ場所（たとえば、セル）に、特定の数のバイトで記憶される。しかしながら、従来のメモリ装置と異なり、単一のマルチビットメモリ装置から複数ビットの情報を読出すことができる。
方法１２００の上記の説明は、この発明を理解しやすくするために若干簡略化していることが認識される。たとえば、メモリ場所の消去および書込のために、アドレス指定方式によって、メモリ装置の装置にアクセスが行なわれる。さらに、メモリ装置の導電調節媒体に適切な注入電流を与え、かつ、そのインピーダンス値を判定することによって、メモリ装置を読出す（たとえば、デフォルト状態に設定する）ことができる。メモリセルのデフォルト状態は、通常、極めて高い導電状態であるか、または極めて低い導電インピーダンス状態である。
上記の内容は、この発明の１つまたは複数の局面である。当然ながら、この発明を説明する目的で、構成要素または方法の考えられる組合せをすべて記載するのは不可能であるが、当業者であれば、この発明の数多くのさらなる組合せおよび変形が可能であることを認識するであろう。よって、この発明は、前掲の特許請求の精神および範囲に収まるすべてのそのような変更、変形および変種を含むことが意図される。さらに、この発明のある特定の特徴を、いくつかの実現化例の１つのみに関して開示した場合があるが、そのような特徴は、任意の与えられた、または特定の用途において望ましく、かつ、有利となり得るその他の実現化例の１つまたは複数の他の特徴と組合せてもよい。さらに、「includes（含む）」という語が詳細な説明または特許請求の範囲のいずれかで用いられている限り、その語は、「comprising（備える）」という語と同様に包括的であることが意図される。
この発明のある局面に従うメモリ装置アレイの三次元の図である。 有機メモリ装置のある例の三次元の図である。 この発明のある局面に従う定電圧源を用いるメモリ装置を示す図である。 この発明のある局面に従う定電流源を用いるメモリ装置を示す図である。 この発明のある局面に従う基本的なメモリ装置のためのＩ−Ｖ特性を示すグラフである。 この発明のある局面に従うメモリダイオード装置のＩ−Ｖ特性を示すグラフである。 この発明のある局面に従う定電流源を示すグラフである。 この発明のある局面に従うトランジスタをベースとする定電流源を示すグラフである。 この発明のある局面に従う電流制御を容易にするトランジスタを有するメモリ装置の図である。 この発明のある局面に従うさまざまなトランジスタゲート電圧のための電流レベルを示すグラフである。 この発明のある局面に従う電圧制御を容易にするトランジスタを有するメモリ装置の図である。 この発明のある局面に従う有機メモリ装置を制御する方法を示すフロー図である。

Claims (10)

  1. メモリ装置（２００、３００、４００、９００、１１００）を簡易化するシステムであって、
    可変抵抗特性を有するメモリ装置（２００、３００、４００、９００、１１００）と、
    メモリ動作中にメモリ装置（２００、３００、４００、９００、１１００）の少なくとも１つのパラメータの安定化を容易にするインピーダンス制御構成要素とを含むシステム。
  2. 前記パラメータは、メモリ装置（２００、３００、４００、９００、１１００）のメモリ状態抵抗レベルを含む、請求項１に記載のシステム。
  3. インピーダンス制御構成要素は電流制限構成要素を含み、電気特性はメモリ装置（２００、３００、４００、９００、１１００）の抵抗を含み、メモリ動作はプログラムサイクルを含む、請求項２に記載のシステム。
  4. 電流制限構成要素は、メモリ装置（２００、３００、４００、９００、１１００）と電気的に直列の金属酸化膜半導体（ＭＯＳ）装置を含む、請求項３に記載のシステム。
  5. 電流制限構成要素は、電圧レベルが所望の抵抗レベルに関する所望の状態に達した時点で電流を制限することで、抵抗のプログラミングを容易にする構成要素を含む、請求項３に記載のシステム。
  6. インピーダンス制御構成要素は定電流源構成要素（１１４、４０４）を含み、電気特性はメモリ装置（２００、３００、４００、９００、１１００）の抵抗を含み、メモリ動作はプログラムサイクルを含む、請求項２に記載のシステム。
  7. インピーダンス制御構成要素は定電圧源構成要素（１１２、３０４）を含み、電気特性はメモリ装置（２００、３００、４００、９００、１１００）の抵抗を含み、メモリ動作は消去サイクルを含む、請求項１に記載のシステム。
  8. メモリ装置（２００、３００、４００、９００、１１００）を制御する方法であって、
    メモリセル（１０２、３０２、４０２、９０４、１１０２、１２０６）と電気的に直列の定電流源（１１４、４０４）を与えるステップと、
    メモリセル（１０２、３０２、４０２、９０４、１１０２、１２０６）のインピーダンス状態を設定するために、メモリセル（１０２、３０２、４０２、９０４、１１０２、１２０６）に第１の電圧を印加するステップとを含み、インピーダンス状態は情報の内容を表わす、方法。
    メモリセル（１０２、３０２、４０２、９０４、１１０２、１２０６）のインピーダンス状態を判定するために、メモリセル（１０２、３０２、４０２、９０４、１１０２、１２０６）全体に第２の電圧を印加するステップをさらに含み、インピーダンス状態は情報の内容を表わす、請求項６に記載の方法。
  9. メモリセル（１０２、３０２、４０２、９０４、１１０２、１２０６）に電気的に並列の定電圧源（１１２、３０４）を与えるステップを含み、前記定電圧源（１１２、３０４）は、メモリセル（１０２、３０２、４０２、９０４、１１０２、１２０６）を消去するのに十分な電圧レベルを有する、メモリ装置（２００、３００、４００、９００、１１００）を制御する方法。
  10. メモリ装置（２００、３００、４００、９００、１１００）を簡易化するシステムであ
    って、
    メモリセル（１０２、３０２、４０２、９０４、１１０２、１２０６）のプログラミング中に定電流源（１１４、４０４）を提供するための手段と、
    メモリセル（１０２、３０２、４０２、９０４、１１０２、１２０６）の消去中に定電圧源（１１２、３０４）を提供するための手段とを含む、システム。
JP2007533568A 2004-09-28 2005-09-19 可変抵抗特性を有するメモリ装置の制御 Expired - Fee Related JP5176018B2 (ja)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US95137504A 2004-09-28 2004-09-28
US10/951,375 2004-09-28
US10/983,919 US7443710B2 (en) 2004-09-28 2004-11-08 Control of memory devices possessing variable resistance characteristics
US10/983,919 2004-11-08
PCT/US2005/033379 WO2006036622A1 (en) 2004-09-28 2005-09-19 Control of memory devices possessing variable resistance characteristics

Publications (2)

Publication Number Publication Date
JP2008517407A true JP2008517407A (ja) 2008-05-22
JP5176018B2 JP5176018B2 (ja) 2013-04-03

Family

ID=35668862

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007533568A Expired - Fee Related JP5176018B2 (ja) 2004-09-28 2005-09-19 可変抵抗特性を有するメモリ装置の制御

Country Status (8)

Country Link
US (1) US7443710B2 (ja)
JP (1) JP5176018B2 (ja)
KR (1) KR100915451B1 (ja)
CN (1) CN101053039B (ja)
DE (1) DE112005002286T5 (ja)
GB (1) GB2432701B (ja)
TW (1) TWI397918B (ja)
WO (1) WO2006036622A1 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009037703A (ja) * 2007-08-02 2009-02-19 Toshiba Corp 抵抗変化メモリ
JP2011198416A (ja) * 2010-03-19 2011-10-06 Toshiba Corp 磁気メモリ
WO2012026507A1 (ja) * 2010-08-26 2012-03-01 独立行政法人産業技術総合研究所 メモリ素子の駆動方法及びメモリ素子を用いた記憶装置
US9135990B2 (en) 2010-08-26 2015-09-15 National Institute Of Advanced Industrial Science And Technology Drive method for memory element, and storage device using memory element

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7154769B2 (en) * 2005-02-07 2006-12-26 Spansion Llc Memory device including barrier layer for improved switching speed and data retention
US7660145B2 (en) * 2005-07-01 2010-02-09 Semiconductor Energy Laboratory Co., Ltd. Storage device and semiconductor device
JP4251576B2 (ja) 2006-07-28 2009-04-08 シャープ株式会社 不揮発性半導体記憶装置
US8208284B2 (en) * 2008-03-07 2012-06-26 Unity Semiconductor Corporation Data retention structure for non-volatile memory
US7936583B2 (en) 2008-10-30 2011-05-03 Seagate Technology Llc Variable resistive memory punchthrough access method
US8159856B2 (en) 2009-07-07 2012-04-17 Seagate Technology Llc Bipolar select device for resistive sense memory
US8416609B2 (en) 2010-02-15 2013-04-09 Micron Technology, Inc. Cross-point memory cells, non-volatile memory arrays, methods of reading a memory cell, methods of programming a memory cell, methods of writing to and reading from a memory cell, and computer systems
US8437174B2 (en) 2010-02-15 2013-05-07 Micron Technology, Inc. Memcapacitor devices, field effect transistor devices, non-volatile memory arrays, and methods of programming
US8634224B2 (en) 2010-08-12 2014-01-21 Micron Technology, Inc. Memory cells, non-volatile memory arrays, methods of operating memory cells, methods of writing to and reading from a memory cell, and methods of programming a memory cell
KR102015637B1 (ko) 2012-08-31 2019-08-28 삼성전자주식회사 가변 저항 메모리 장치 및 그 소거 검증 방법
US20190108976A1 (en) * 2017-10-11 2019-04-11 Advanced Energy Industries, Inc. Matched source impedance driving system and method of operating the same
JP2020155186A (ja) 2019-03-22 2020-09-24 キオクシア株式会社 メモリデバイス

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003100085A (ja) * 2001-09-27 2003-04-04 Toshiba Corp 相変化型不揮発性記憶装置及びその駆動回路
WO2003107426A1 (en) * 2002-06-14 2003-12-24 Hewlett-Packard Development Company, L.P. Memory device having a semiconducting polymer film
JP2004087069A (ja) * 2002-06-25 2004-03-18 Sharp Corp メモリセル及び記憶装置
WO2004042738A1 (en) * 2002-11-04 2004-05-21 Advanced Micro Devices, Inc. Control of memory arrays utilizing zener diode-like devices
WO2004042737A1 (en) * 2002-11-04 2004-05-21 Advanced Micro Devices, Inc. Stacked organic memory devices and methods of operating and fabricating
JP2005025914A (ja) * 2003-06-12 2005-01-27 Sharp Corp 不揮発性半導体記憶装置及びその制御方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5012598B1 (ja) * 1970-04-02 1975-05-13
US3875566A (en) * 1973-10-29 1975-04-01 Energy Conversion Devices Inc Resetting filament-forming memory semiconductor devices with multiple reset pulses
DE2825390C2 (de) * 1977-06-14 1983-01-05 Sharp K.K., Osaka Treiberschaltung für eine elektrochrome Anzeigevorrichtung
US5313421A (en) * 1992-01-14 1994-05-17 Sundisk Corporation EEPROM with split gate source side injection
JP3457209B2 (ja) * 1999-03-23 2003-10-14 富士通株式会社 電圧検出回路
DE10062570C1 (de) * 2000-12-15 2002-06-13 Infineon Technologies Ag Schaltungsanordnung zur Steuerung von Schreib- und Lesevorgängen in einer magnetoresistiven Speicheranordnung (MRAM)
US6646902B2 (en) * 2001-08-30 2003-11-11 Micron Technology, Inc. Method of retaining memory state in a programmable conductor RAM
US6879525B2 (en) * 2001-10-31 2005-04-12 Hewlett-Packard Development Company, L.P. Feedback write method for programmable memory
US6831856B2 (en) * 2002-09-23 2004-12-14 Ovonyx, Inc. Method of data storage using only amorphous phase of electrically programmable phase-change memory element
JP4131923B2 (ja) * 2002-09-25 2008-08-13 株式会社東芝 磁気ランダムアクセスメモリ
DE60227534D1 (de) * 2002-11-18 2008-08-21 St Microelectronics Srl Schaltung und Anordnung zur Tempeaturüberwachung von chalcogenische Elementen, insbesondere von Phasenänderungsspeicherelementen
US7354647B2 (en) * 2003-03-19 2008-04-08 Dai Nippon Printing Co., Ltd. Organic bistable element, organic bistable memory device using the same, and method for driving said organic bistable element and organic bistable memory device
US6950348B2 (en) * 2003-06-20 2005-09-27 Sandisk Corporation Source controlled operation of non-volatile memories
US6842364B1 (en) * 2003-07-07 2005-01-11 Hewlett-Packard Development Company, L.P. Memory cell strings in a resistive cross point memory cell array

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003100085A (ja) * 2001-09-27 2003-04-04 Toshiba Corp 相変化型不揮発性記憶装置及びその駆動回路
WO2003107426A1 (en) * 2002-06-14 2003-12-24 Hewlett-Packard Development Company, L.P. Memory device having a semiconducting polymer film
JP2004087069A (ja) * 2002-06-25 2004-03-18 Sharp Corp メモリセル及び記憶装置
WO2004042738A1 (en) * 2002-11-04 2004-05-21 Advanced Micro Devices, Inc. Control of memory arrays utilizing zener diode-like devices
WO2004042737A1 (en) * 2002-11-04 2004-05-21 Advanced Micro Devices, Inc. Stacked organic memory devices and methods of operating and fabricating
JP2005025914A (ja) * 2003-06-12 2005-01-27 Sharp Corp 不揮発性半導体記憶装置及びその制御方法

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009037703A (ja) * 2007-08-02 2009-02-19 Toshiba Corp 抵抗変化メモリ
JP2011198416A (ja) * 2010-03-19 2011-10-06 Toshiba Corp 磁気メモリ
WO2012026507A1 (ja) * 2010-08-26 2012-03-01 独立行政法人産業技術総合研究所 メモリ素子の駆動方法及びメモリ素子を用いた記憶装置
CN103081017A (zh) * 2010-08-26 2013-05-01 独立行政法人产业技术综合研究所 存储元件的驱动方法及使用存储元件的存储装置
US9135990B2 (en) 2010-08-26 2015-09-15 National Institute Of Advanced Industrial Science And Technology Drive method for memory element, and storage device using memory element
US9190145B2 (en) 2010-08-26 2015-11-17 National Institute Of Advanced Industrial Science And Technology Drive method for memory element and storage device using memory element

Also Published As

Publication number Publication date
DE112005002286T5 (de) 2007-08-23
GB2432701B (en) 2008-04-09
TWI397918B (zh) 2013-06-01
GB2432701A (en) 2007-05-30
GB0704469D0 (en) 2007-04-18
JP5176018B2 (ja) 2013-04-03
US20060067105A1 (en) 2006-03-30
US7443710B2 (en) 2008-10-28
CN101053039A (zh) 2007-10-10
TW200617985A (en) 2006-06-01
CN101053039B (zh) 2010-10-27
KR20070061853A (ko) 2007-06-14
KR100915451B1 (ko) 2009-09-04
WO2006036622A1 (en) 2006-04-06

Similar Documents

Publication Publication Date Title
JP5176018B2 (ja) 可変抵抗特性を有するメモリ装置の制御
US6865117B2 (en) Programming circuit for a programmable microelectronic device, system including the circuit, and method of forming the same
US7274587B2 (en) Semiconductor memory element and semiconductor memory device
KR100925255B1 (ko) 개선된 데이터 보유특성 및 감소된 소비 전력을 가지는저항성 메모리 디바이스
US7154769B2 (en) Memory device including barrier layer for improved switching speed and data retention
US7307321B1 (en) Memory device with improved data retention
US8213214B2 (en) Storage device and information rerecording method
US7286388B1 (en) Resistive memory device with improved data retention
US8369128B2 (en) Storage device and information rerecording method
US20140203263A1 (en) Switchable memory diodes based on ferroelectric/conuugated polymer heterostructures and/or their composites
WO2006086364A1 (en) Memory element using active layer of blended materials
WO2003058638A1 (en) Programming circuit for a programmable microelectronic device, system including the circuit, and method of forming the same
US20070007510A1 (en) Stackable memory device and organic transistor structure
US7564708B2 (en) Method of programming memory device
US7269050B2 (en) Method of programming a memory device
US7968464B2 (en) Memory device with improved data retention
US8274073B2 (en) Memory device with improved switching speed and data retention

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080213

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20091130

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20091222

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100318

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100727

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101026

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20101124

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110323

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20110502

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20110527

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20120207

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20120210

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120813

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20121018

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20121022

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20121022

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20121022

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20121107

R150 Certificate of patent or registration of utility model

Ref document number: 5176018

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees