TWI397918B - 具有可變電阻特性之記憶體裝置之控制 - Google Patents

具有可變電阻特性之記憶體裝置之控制 Download PDF

Info

Publication number
TWI397918B
TWI397918B TW094132958A TW94132958A TWI397918B TW I397918 B TWI397918 B TW I397918B TW 094132958 A TW094132958 A TW 094132958A TW 94132958 A TW94132958 A TW 94132958A TW I397918 B TWI397918 B TW I397918B
Authority
TW
Taiwan
Prior art keywords
memory
memory device
voltage
constant
state
Prior art date
Application number
TW094132958A
Other languages
English (en)
Other versions
TW200617985A (en
Inventor
Tzu Ning Fang
Michael A Vanbuskirk
Colin S Bill
Original Assignee
Spansion Llc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Spansion Llc filed Critical Spansion Llc
Publication of TW200617985A publication Critical patent/TW200617985A/zh
Application granted granted Critical
Publication of TWI397918B publication Critical patent/TWI397918B/zh

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/14—Circuits for erasing electrically, e.g. erase voltage switching circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5664—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using organic memory material storage elements
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0009—RRAM elements whose operation depends upon chemical change
    • G11C13/0014—RRAM elements whose operation depends upon chemical change comprising cells based on organic memory material
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0097—Erasing, e.g. resetting, circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/12—Programming voltage switching circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/14—Circuits for erasing electrically, e.g. erase voltage switching circuits
    • G11C16/16—Circuits for erasing electrically, e.g. erase voltage switching circuits for erasing blocks, e.g. arrays, words, groups
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K19/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic element specially adapted for rectifying, amplifying, oscillating or switching, covered by group H10K10/00
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G11C2013/0071—Write using write potential applied to access device gate
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G11C2013/0078—Write using current through the cell
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/10—Resistive cells; Technology aspects
    • G11C2213/15—Current-voltage curve
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/79—Array wherein the access device being a transistor

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Nanotechnology (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Theoretical Computer Science (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Semiconductor Memories (AREA)
  • Read Only Memory (AREA)

Description

具有可變電阻特性之記憶體裝置之控制
本發明大致關於記憶體裝置，更詳而言之，係有關於控制用於抹除與燒錄(programming)之記憶體裝置之電阻特性。[programming字面意義為編製程式，事實上時對記憶體寫入資訊，一般簡稱為燒錄]
[相關申請案之參考文獻]
本案為2004年9月28日申請、發明名稱為”CONTROL OF MEMORY DEVICES POSSESSING VARIABLE RESISTANCE CHARACTERISTICS”之美國專利申請案第10/951,375號之連續案。此申請案之整體內容引用於此作為參考。
電腦與電子裝置之容量、使用性、以及複雜度正持續地增加。由於新的與改良過的電子裝置正持續地發展(例如數位音樂撥放器(digital audio player)、影像撥放器(video player))，因此電腦變得更為強大。此外，數位媒體(例如數位聲音(audio)、影像(video)、圖像(image)等)之成長與使用更進一步地推動這些裝置之發展。此成長與發展已經大大地增加了所期望/需要儲存與保存(maintain)於電腦與電子裝置之資訊量。
通常將資訊儲存與保存於許多類型之儲存裝置中之一個或多個內。儲存裝置包括長期儲存媒體(long term storage medium)，例如硬碟機、光碟機與相對應媒體、DVD光碟機(digital video disk drives)等。長期儲存媒體典型地以較便宜的成本來儲存較大量的資訊，但是速度比其他類型的儲存媒體來的慢。儲存裝置亦包括(通常但並非總是)短期儲存保體(short term storage medium)。記憶體裝置傾向於較長期儲存媒體的速度快了許多。此種記憶體裝置包括如動態隨機存取記憶體(dynamic random access memory；DRAM)、靜態隨機存取記憶體(static random access memory；SRAM)、雙資料率記憶體(double data rate memory；DDR)、快閃記憶體(flash memory)、唯讀記憶體(read only memory；ROM)等。記憶體裝置可再細分成揮發(volatile)與非揮發(non－volatile)類型。揮發性記憶體裝置通常在失去電源時喪失其資訊，且典型地需要定期的更新週期(refresh cycle)以保存其資訊。揮發性記憶體裝置包括如隨機存取記憶體(random access memory；RAM)、DRAM、SRAM等。非揮發性記憶體裝置不論是否有電源供應均能保存其資訊。非揮發性記憶體裝置包括(但不限於)ROM、可程式化唯讀記憶體(programmable read only memory；PROM)、可抹除可程式化唯讀記憶體(erasable programmable read only memory；EPROM)、快閃記憶體等。揮發性記憶體裝置通常以較非揮發性記憶體裝置為使宜的成本而提供較快的操作。
記憶體裝置通常包括記憶體單元陣列。可將資訊存取(access)或讀取(read)、寫入(write)、抹除(erase)於每一個記憶體單元。記憶體單元以關閉(off)或打開(on)的狀態(限於兩個狀態)將資訊保存，也可稱為“0”與“1”。記憶體裝置典型地擷取特定數量的位元組(例如每個位元組8個記憶體單元)。對於揮發性記憶體裝置而言，該記憶體單元必須定期地更新以保持其狀態。此種記憶體裝置通常從可執行這些不同的功能且可切換(switch)與保持此兩個狀態之半導體裝置製成。該裝置通常以無機固態技術(inorganic solid state technolgy)製成，例如晶矽(crystalline silicon)裝置。金屬氧化物半導體場效應電晶體(metal oxide semiconductor field effect transistor；MOSFET)是一種普遍使用於記憶體裝置之半導體裝置。
可攜式電腦與電子裝置之使用對於非揮發性記憶體裝置的需求已快速地增加。數位相機、數位音樂撥放器、個人數位助理(personal digital assistant；PDA)等均試圖使用大容量之非揮發性記憶體裝置(如快閃記憶體、SM記憶卡(smart media)、CF記憶卡(compact flash)等)。
因為越來越多對於資訊儲存的需求，記憶體裝置開發者與製造者不斷地試圖增加記憶體裝置之儲存容量(如增加每個晶粒(die)或晶片的儲存容量)。郵票大小般的矽(silicon)可包含幾千萬個電晶體，而每一個電晶體小至幾百奈米。然而，矽基裝置(silicon－based device)即將達到其基本的物理大小限制。無機固態裝置大體由導致高成本與損失資料儲存密度之複雜結構所拖累。基於無機半導體材料之揮發性半導體記憶體必須不斷地供應電流以保持已儲存資訊，同時產生熱與高電力消耗。非揮發性半導體裝置具有降低的資料率與較高的電力消耗以及高度的複雜度。
此外，隨著無機固態裝置尺寸的減小與整合(integration)的增加，校準誤差的敏感度(sensitivity toalignment tolerance)也跟著增加，使得其製造明顯地更為困難。以最小的尺寸所形成的特徵並不表示最小的尺寸可使用來製造有效的電路(working circuit)。而必須具有遠小於最小尺寸的校準誤差(例如最小尺寸的四分之一)。
無機固態裝置之大小調整(scaling)引起摻雜物擴散長度(dopant diffusion length)的問題。隨著尺寸的縮小，在製程設計中矽內的摻雜物擴散長度將造成難題。由此，做出許多調整以降低摻雜物移動性(mobility)與降低在高溫的時間。然而，無法得知此種調整是否能無限地持續下去(continue indefinitely)。
施加電壓穿過半導體接面(junction)(在反向偏壓方向)將於接面附近形成空乏區(depletion region)。該空乏區的寬度係根據半導體的摻雜程度而定。若該空乏區延伸至接觸到另一個空乏區，則可能會發生穿透(punch through)或不受控制的電流。
較高的摻雜程度有助於最小化需要用來避免穿透之分隔物(separation)。然而，若每單位距離之電壓改變為大，則將有進一步的難題，此處所述每單位距離之電壓改變為大意指電場之強度為大。越個此一陡梯度(sharp gradient)之電子可加速至明顯高於最小導電帶能量之能階。此種電子被稱為熱電子，且可具有足夠的能量以穿過絕緣體，如此將導致半導體裝置不可逆的退化(degradation)。
大小調整(scaling)與整合使得在整塊半導體基板中做好隔離(isolation)更具有挑戰性。更具體而言，在某些情況下，各個裝置彼此之間要做好橫向隔離(lateral isolation)是很困難的。另一個難題就是漏電流的大小調整(leakage current scaling)。而另一個難題係由基板內載子(carrier)之擴散所引起，也就是自由載子能擴散至數十微米及將儲存電荷(stored charge)電中和。因此，對於無機記憶體裝置，進一步的裝置縮小與密度增加將受到限制。此外，對於無機非揮發性記憶體裝置之裝置縮小同時要滿足增加的效能之需求將顯得特別地困難，尤其同時要保持低成本將更為困難。
這些無機裝置之限制之類型已經使得有機半導體記憶體裝置在半導體裝置發展之下一個邏輯步驟(logical step)中獲得極大的賞識。因此，有機裝置在裝置製造設備中正漸增地變得更為普遍，且因此在電子裝置中更為普遍。相信在不久的將來，大多數的電子裝置將包含某些類型的有機半導體。然而，無論有機或無機，技術的進展已經朝向使用電阻作為手段以決定記憶體之狀態值(state value)之記憶體裝置而發展。因此，電阻值與其控制在發展記憶體技術上至為重要。
為了提供本發明之某些態樣的基本了解，以下係本發明之概要內容。此概要內容並非用以識別本發明之關鍵/重要元件或描述本發明之範疇。其唯一的目的係以簡化形式來表示本發明之某些觀念，作為稍後將呈現之更為詳細之說明之序幕。
為了促進有機與/或無機記憶體裝置之燒錄與抹除而提供裝置與方法。本發明利用在燒錄與抹除期間能夠控制記憶體裝置之內部的電阻之內在的變化性之工具。本發明提供燒錄多位元記憶體裝置之增加的正確性與效率。
本發明以記憶體改變狀態之方式來提升效率而同時促進資料儲存。藉由利用恆定電流源，能將記憶體精確地燒錄而成為可用於記憶體的多個狀態之其中一個。此將提供快速與精確的程式化多位元裝置而沒有將記憶體損壞的電流突波(current spikes)。同樣地，藉由利用恆定電壓源，可將記憶體抹除而與固有的某些類型的記憶體之大量動態電阻的改變無關。藉由利用恆定電流與電壓源，本發明亦能夠有效率地製造較高品質的記憶體裝置因而降低故障以及增加可靠度。
為了實現上述與相關的目的，本發明包含於後文充分描述與在申請專利範圍特別指出之特徵。隨後之說明與附加之圖示以本發明之某些說明的態樣與實施詳細提出。然而，可用於本發明之原理僅以一些不同的方式來表示。本發明之隨後的詳細說明在結合圖示考慮後，本發明之其他目的、優點、以及新穎特徵將變為顯而易見。
藉由參照所附之圖示可更了解本發明上述之說明，其中，圖示中類似元件標有類似的參考數字。
記憶體裝置之單元(cell)通常以對應於各種阻抗(impedance)程度之兩種或多種狀態而作有效運用。這些狀態係藉由施加偏壓而設定，接著記憶體單元保持其個別的狀態直到施加了另一個反向偏壓(reverse bias)。記憶體單元藉由電力(或不需電力)而維持其狀態(如非揮發性)，且可藉由測量注入電流(injection current)或發光(light emission)而以任一電性或光學讀取。本發明之系統與方法透過電阻特性之控制而促進記憶體裝置之燒錄(寫入)與抹除。
第1圖係根據本發明之態樣而例示之記憶體裝置陣列100之三度空間立體圖。第1圖為概念上的範例，係描述裝置陣列100之記憶體單元102，該裝置陣列連接至“恆定電源108”之相對應的位元線104及字元線106。該恆定電源108可以是恆定電壓源112或是恆定電流源114。在此概念上的範例中，該恆定電源108可透過恆定電源類型選擇器110來選擇。該恆定電源108提供恆定電流源114用於燒錄或寫入之目的，而提供恆定電壓源112用於抹除記憶體單元。當電性連接至有機記憶體單元102時，這些恆定電源112、114充當電阻負載(resitive load)元件。本發明不要求同時包括恆定電流源114與恆定電壓源112之例子。該電源能為不同的個體(entity)，其亦能獨立地使用於本發明其他之例子且能結合於記憶體裝置陣列100中。
恆定電壓源112在抹除期間對於記憶體單元102提供負載。典型的記憶體單元不具有與其串聯的負載電阻(load resistance)，因此，本發明提供此功能。此功能可促進在抹除期間精確地控制電壓穿過記憶體單元。某些類型之記憶體單元具有改變電阻以儲存額外的記憶體狀態之能力。由於當利用此功能時，電阻係實質地改變，故在抹除期間，此相同之能力亦會引起問題。利用恆定電壓源會使在抹除期間大的動態電阻擺幅(swing)之效果失效。
恆定電流源114在燒錄期間對於記憶體單元102提供負載。若記憶體單元利用可變電阻來儲存狀態，則精確地控制最終電阻值以適當地燒錄記憶體單元將是至為重要的。通常在寫入週期期間，流經記憶體單元之電流可能產生電流突波(spike)，造成不正確的狀態。利用恆定電流源會消除電流突波，並提供該記憶體單元之電阻狀態之精確控制。本發明提供一種手段以精確地控制注入記憶體單元之電流而無關於該記憶體單元之電阻，因此，得以精確地控制其燒錄(programmed)之狀態。
了解一些記憶體單元運作的基本原理對於全面地了解本發明是有幫助的。有機記憶體單元通常包含兩個電極與介於兩個電極間之導電調整媒介(conductive regulation media)。該導電調整媒介含有有機導體層與一個或多個被動層。該導電調整媒介係藉由施加偏壓而燒錄(如寫入)，施加偏壓將所期望之阻抗狀態燒錄(program)至記憶體單元中。該所期望之阻抗狀態代表一個或多個位元的資訊且不需要恆定電源供應或更新週期以保持所期望之阻抗狀態。讀取該導電調整媒介之阻抗狀態係藉由施加電流然後讀取該導電調整媒介之阻抗。如同寫入阻抗狀態，該讀取阻抗狀態代表一個或多個位元的資訊。
第2圖為三度空間立體圖，其係顯示有機記憶體裝置200之範例。該記憶體裝置包括第一電極204、被動層206、有機導電層208、以及第二電極210。此圖亦顯示連接至第一電極204與第二電極210之電壓源202，該電壓源202施加電壓於第一電極204與第二電極210。
第一電極204與第二電極210係由導電材料所組成。第一電極204與第二電極210之厚度可根據實施(implementation)與所製造之記憶體裝置而改變。有機導電層208與被動層206係共同稱為導電調整媒介。此媒介之導電性質(例如導電的、不導電的、半導電的)能藉由電極204與210施加不同電壓於該媒介而以受控之方式作修改。
如同傳統的記憶體裝置，有機記憶體裝置能具有兩個狀態：導電狀態(低阻抗或“開(on)”)或不導電狀態(高阻抗或“關(off)”)。然而，不像傳統記憶體裝置，該有機記憶體裝置與受限於兩個狀態(如關或開)之傳統記憶體裝置對比之下能保持複數個狀態。該有機記憶體裝置能利用多樣化的導電程度來識別額外的狀態。舉例來說，該有機記憶體裝置能具有非常高導電之狀態(非常低阻抗之狀態)、高導電之狀態(低阻抗之狀態)、導電之狀態(中等阻抗之狀態)、以及不導電之狀態(高阻抗之狀態)。此一情形能夠使在單一有機記憶體裝置內儲存多位元(multiple bits)之資訊成為可能，例如兩個或多個位元之資訊，或四個或多個位元之資訊(如提供兩個位元資訊之四個狀態、提供三個位元資訊之八個狀態等)。
將有機記憶體裝置切換至特定的狀態稱為燒錄或寫入。燒錄係通過電極204與210施加特定的電壓(例如9 volts、2 volts、1 volt等)於導電調整媒介。該特定的電壓(亦稱為臨限電壓)係根據個別期望的狀態而改變且大致上大於在正常運作期問所施加之電壓。因此，對應於個別期望的狀態，典型地具有單獨的臨限電壓(例如，“關”、“開”，等)。該臨限電壓根據某些因素而改變，這些因素包括構成有機記憶體裝置之材料本身、各個層之厚度等。在本發明之一態樣中，電壓供應202是可控制的且可使用來施加臨限電壓。然而，本發明之其他態樣能利用其他手段來施加臨限電壓。
一般而言，當外部刺激(例如施加之電場)之存在超出臨限值(“開”狀態)時，則使得施加之電壓能夠將資訊寫入有機記憶體裝置中或從有機記憶體裝置讀取或抹除資訊；當超出臨限值的外部刺激之不存在(“關”狀態)時，則阻止施加之電壓將資訊寫入有機記憶體裝置中或從有機記憶體裝置抹除資訊。
為了從有機記憶體裝置讀取資訊，藉由電壓源202施加電壓或電場(例如2 volts、1 volts、.5 volts等)。接著，執行阻抗測量以決定該記憶體裝置之運作狀態(例如高阻抗、極低阻抗、低阻抗、中等阻抗等)。如前所述，該阻抗係有關例如對於雙狀態裝置為“開”(如1)或“關”(如0)、對於四狀態裝置為“00”、“01”、“10”、或“11”。需了解其他數量之狀態能提供其他二進位之說明。為了抹除已寫入有機記憶體裝置內之資訊，需施加超出臨限值之與寫入訊號之極性相反之負電壓或極性。
本發明亦能使用於其他記憶體類型裝置，例如半導體記憶體裝置與非半導體裝置。任何使用電阻控制之裝置亦能利用本發明，包括但不限於：燈絲線裝置(filament－wire device)、金屬－硫化物基裝置(metal－sulfide based device)、通道結構裝置(tunneling－mechanism)、MOS裝置、有機裝置、阻性狀態裝置(resistive state device)等。舉例來說，如第2圖所示之有機記憶體結構能改變成金屬結構，其中該被動層206係由硫化物所構成而有機導電層208係由氧化物所構成。此將產生亦能透過本發明而控制之非有機裝置。
第3圖係顯示根據本發明之態樣之使用恆定電壓源之記憶體裝置300之示意圖。記憶體單元302以並聯方式與恆定電壓源304電性連接以促進記憶體單元302之抹除。該恆定電壓源304以特定的電壓位準(voltage level)在記憶體單元302上產生穩定效果。此電壓位準係足以超越記憶體單元之抹除電壓臨限，而能夠抹除該記憶體單元302。當施加電壓於記憶體單元302時，該記憶體單元302之固有的本質使其電阻位準(resistive level)變動。通常，此亦將造成電壓源變動、產生震盪效應、降低電壓源充分地抹除記憶體單元之效果。藉由利用恆定電壓源304，可保持所期望之抹除電壓位準以徹底抹除而不管在記憶體單元302內一直改變之電阻。此將容許在抹除記憶體單元302期間較高程度之控制與效率。藉由提供一種手段以嚴格控制電壓位準至足以導致抹除之電壓值，消除所施加電壓之變動能使效率增加，降低可能會破壞記憶體單元且浪費電力之尖峰電壓突波(peak voltage spike)。此外，控制在抹除週期結束時的電壓位準可確保接下來的燒錄週期之效能得以保持。
第4圖係顯示根據本發明之態樣而使用恆定電流源404之記憶體裝置400之示意圖。記憶體單元402以串聯方式與恆定電流源404電性連接以促進記憶體單元402之燒錄。該恆定電流源404以特定的電壓位準在記憶體單元402上產生穩定效果。傳統上，為了燒錄記憶體單元402，需要施加外部電壓至該記憶體單元。此電壓造成有機記憶體單元之內部電阻根據所期望結果(期望儲存之資訊)而改變。該外部電壓在燒錄期間亦造成電流流經記憶體單元402。在此過程中，可能會發生電流跳躍(current jump)或突波(spike)。此亦將造成該記憶體單元402之內部電阻值改變。藉由利用恆定電流源404與該記憶體單元402串聯，可消除電流跳躍或突波，使得在燒錄期間能夠較嚴格地控制該記憶體單元402。因為某些記憶體單元係多位元(具有兩個或多個狀態)，較嚴格控制記憶體單元之電阻位準能夠以較高程度之可靠度而精確地儲存較多之資訊。
在第5圖中，係顯示基本記憶體裝置之電流－電壓特性示意圖500。該示意圖500說明基本記憶體單元之記憶體單元電阻在當電壓大於Vt_pgm時切換至低電阻狀態，而該記憶體單元在當電壓往負的方向延伸(sweep)並通過臨限值Vt_er時切換至高電阻狀態。第6圖係顯示具有二極體特性之記憶體裝置之電流－電壓特性之示意圖600。此類型之記憶體單元具有與電阻切換特性結合之內在的(intrinsic)二極體。該記憶體單元電阻在當電壓變得大於Vt_pgm時切換至低電阻狀態(開－狀態)，而該記憶體單元以較小的打開(turn－on)電壓沿著二極體I－V曲線行進。因為內在的二極體性質，電流在負的方向整流。因此，負電壓能在記憶體單元增大而沒有電流(或非常小的漏電流)能流經該記憶體單元。當負電壓通過臨限值Vt_er時，該記憶體單元切換回高電阻狀態(關－狀態)。
請參照第7圖，示意圖700係說明用以將記憶體單元燒錄之電流源之示意圖。該示意圖顯示於記憶體單元中當電壓改變時不會產生電流變動之理想的恆定電流。典型地，當記憶體單元電阻減小時，記憶體單元之電壓跟著減小。於本發明之一個範例中，使用MOS電晶體以提供恆定電流源。請參照第8圖，示意圖800係說明利用本發明之恆定電流源。第9圖顯示利用電晶體902(於此範例中)之記憶體裝置900而該電晶體902與作為負載(load)之記憶體單元904串聯，以根據本發明而控制存取(control access)。有了經選擇的閘電壓(selected gate voltage)，作為電流源之電晶體902能控制記憶體單元電流。儘管電流分佈(current profile)並不是理想的恆定電流源，此電流源提供大體上可接受的效能用以控制記憶體單元電阻位準。請參照第10圖，係顯示根據本發明之態樣對於給定的閘電壓之不同電流位準之示意圖。
請參照第11圖，係顯示根據本發明之態樣藉由電晶體1104控制記憶體單元1102以對於記憶體裝置1100提供恆定電壓源之示意圖。在本發明之此範例中，利用該電晶體1104以實現用以抹除該記憶體單元1102之恆定電壓源。施加大的閘電壓至該電晶體1104以將負載電阻(load resistance)最小化。
在本發明之其他範例中，恆定電流源具有有限的位準(finite level)有助於將記憶體單元燒錄至特定的電阻位準。在本發明另一個範例中，恆定電流源無限制地可改變以使得對於無限數量之電流位準(carrent level)能夠促進記憶體單元之燒錄。
在本發明另一個實施例中，利用包含用以提供恆定電流源之裝置(means)與使用恆定電壓源之裝置之系統以抹除記憶體單元與將記憶體單元燒錄。該系統亦能包括用以決定一個或多個記憶體單元之期望的阻況狀態之裝置與用以決定來自該阻抗狀態之資訊內容之裝置。在另一個範例中，該系統復包括用以決定即將儲存之資訊之期望的阻抗狀態之裝置與藉由燒錄(寫入)期望的阻抗狀態於至少一個記憶體單元以將該資訊內容燒錄(寫入)於至少一個記憶體單元之裝置。
本發明之電阻控制性質在任何需要記憶體之裝置中是有幫助的。舉例來說，本發明能促進電腦、器具(appliances)、工業設備、手提裝置、通訊設備、醫療設備、研究與開發設備、運輸車輛、雷達/衛星裝置等。由於藉由本發明所促進之小尺寸與輕重量的多位元記憶體裝置，手提裝置(尤其是手提電子裝置)實現攜帶性之改善。手提裝置之例子包括行動電話與其他雙向通訊裝置、個人數位助理(PDA)、掌上型電腦(palm pilots)、呼叫器、筆記型電腦、遙控器(remote controls)、記錄器(影像與聲音)、收音機、小型電視與網頁瀏覽器(small televisions and web viewers)、照相機等。
鑒於上述之結構的與功能的特徵，參照第12圖將更有助於了解依照本發明不同態樣之方法(methodologies)。為了說明簡潔之目的，將第12圖之方法以連續執行方式顯示與說明，需了解的是，本發明並不限於圖示之順序，依照本發明，某些態樣能以不同順序發生與/或與在此處顯示與說明之其他態樣同時發生。再者，並非所有說明之特徵均需要依照本發明之態樣而實施方法。
請參照第12圖，係顯示根據本發明控制記憶體裝置之方法1200之流程圖。能利用該方法1200以操作記憶體裝置，該記憶體裝置利用電阻而儲存記憶體狀態。該裝置之運作包括從該記憶體裝置讀取資訊與寫入資訊至該記憶體裝置。需了解該方法1200能用以操作於記憶體裝置與記憶體裝置內之記憶體裝置陣列。
該方法1200從步驟1202開始，於此處做出是否執行抹除或寫入(燒錄)操作之決定。在步驟1202做出寫入操作之決定後，在步驟1204決定期望的阻況狀態。該阻抗狀態對於個別的裝置係對應於期望的狀態值與/或期望的資訊內容(例如0、1、11、10等)。該期望的狀態係該裝置之複數個可用的參考狀態(available reference states)或阻抗程度之其中一個，其中該可用的參考狀態表示不同的資訊內容。在步驟1206中，將適合於期望的阻抗程度之恆定電流源程度施加至該記憶體單元。為了寫入該期望的狀態，接著施加偏壓至該裝置於步驟1208中。接著該方法1200回到步驟1202，於此處對後續的操作做出決定。
所期望的資訊內容典型地係以特定數量之位元組儲存於記憶體裝置中可定址的(addressable)記憶體位置(如記憶體單元)。然而，不像傳統的記憶體裝置，可將多於一個位元之資訊寫入單一個記憶體裝置中，因此能將一個位元組之資訊(abyte of information)儲存至少於八個記憶體裝置中。
於步驟1202中，決定抹除操作，該方法1200繼續在步驟1210施加足夠抹除記憶體單元之恆定電壓源程度。接著該方法1200回到步驟1202，於此處對後續的操作做出決定。
如上所述，所該期望的資訊內容典型地以特定數量之位元組儲存於記憶體裝置中之可定址的記憶體位置(如記憶體單元)。然而，不像傳統的記憶體裝置，可從單一多位元之記憶體裝置中讀取多於一個位元之資訊。
為了幫助了解本發明，需了解該方法1200之以上說明已稍微簡化。舉例來說，為了抹除與寫入記憶體位置，該記憶體裝置之裝置係藉由定址設計(addressing scheme)而存取。此外，該記憶體裝置能藉由施加適當的注入電流至該記憶體裝置之導電調整媒介及決定其阻抗值而讀取。記憶體單元之預設狀態(default state)通常是非常高導電或非常低導電阻抗狀態。
以上所述係本發明之一個或多個態樣。當然，不可能為了說明本發明之目的而描述出每一個可想到的元件或方法之組合，但是在所屬技術領域具有通常知識者將可了解本發明之許多進一步之結合與變更是可能的。因此，本發明係包含落在後述之申請專利範圍內之所有變更、修改與變化。另外，雖然關於數個實現(implementation)之唯一一個，已揭露本發明之特定的特徵，此特徵可與其他所期望之實現與對於任何給定的或特定的應用之優點之一個或多個其他特徵結合。此外，對於在說明書或申請專利範圍所使用之詞“包括(include)”之範圍，此詞係與詞“包含(comprising)”相同為包括在內的(inclusive)。
100．．．記憶體裝置陣列
102．．．記憶體單元
104．．．位元線
106．．．字元線
108．．．恆定電源
110．．．恆定電源類型選擇器
112．．．恆定電壓源
114．．．恆定電流源
200．．．有機記憶體裝置
202．．．恆定電壓源
204．．．第一電極
206．．．被動層
208．．．有機導電層
210．．．第二電極
300．．．記憶體裝置
302．．．記憶體單元
304．．．恆定電壓源
400．．．記憶體裝置
402．．．記憶體單元
404．．．恆定電流源
500．．．圖
600．．．圖
700．．．圖
800．．．圖
900．．．記憶體裝置
902．．．電晶體
904．．．記憶體單元
1000．．．圖
1100．．．記憶體裝置
1102．．．記憶體單元
1104．．．電晶體
1200．．．方法
1202．．．步驟
1204．．．步驟
1206．．．步驟
1208．．．步驟
1210．．．步驟
藉由參照所附之圖示可更了解本發明上述之說明，圖示中類似元件標有類似的參考符號，且其中：第1圖為三度空間立體圖，其係顯示根據本發明之態樣之記憶體裝置陣列；第2圖為三度空間立體圖，其係顯示有機記憶體裝置之範例；第3圖係顯示根據本發明之態樣而使用恆定電壓源之記憶體裝置之示意圖；第4圖係顯示根據本發明之態樣而使用恆定電流源之記憶體裝置之示意圖；第5圖係顯示根據本發明之態樣之基本記憶體裝置之電流－電壓特性之示意圖；第6圖係顯示根據本發明之態樣之記憶體二極體裝置之電流－電壓(I－V)特性之示意圖；第7圖係顯示根據本發明之態樣之恆定電流源之示意圖；第8圖係顯示根據本發明之態樣之應用電晶體(transistor－based)之恆定電流源之示意圖；第9圖係顯示根據本發明之態樣而具有促進電流控制之電晶體的記憶體裝置之示意圖；第10圖係顯示根據本發明之態樣對於不同電晶體閘電壓之電流位準之示意圖；第11圖係顯示根據本發明之態樣而具有促進電壓控制之電晶體的記憶體裝置之示意圖；以及第12圖係顯示根據本發明之態樣而用以控制有機記憶體裝置之方法之流程圖。
100．．．記憶體裝置陣列
102．．．記憶體單元
104．．．位元線
106．．．字元線
108．．．恆定電源
110．．．恆定電源類型選擇器
112．．．恆定電壓源
114．．．恆定電流源

Claims (11)

  1. 一種促進記憶體裝置(200、300、400、900、1100)之系統，包括：具有可變電阻特性之記憶體裝置(200、300、400、900、1100)；以及在記憶體運作期間促進該記憶體裝置(200、300、400、900、1100)之至少一個參數穩定之阻抗控制元件(impedance control component)，該至少一個參數設定該記憶體裝置的阻抗狀態，該阻抗控制元件包括恆定電壓源元件及恆定電流源元件，該恆定電壓源元件於抹除操作期間在該記憶體裝置建立恆定電壓，而該恆定電流源元件則於燒錄操作期間在該記憶體裝置建立恆定電流。
  2. 如申請專利範圍第1項之系統，其中，該參數包括該記憶體裝置(200、300、400、900、1100)之記憶體狀態電阻位準(resistance level)。
  3. 如申請專利範圍第1項之系統，其中，該恆定電壓源元件包括與該記憶體裝置電性並聯之金屬氧化物半導體裝置。
  4. 如申請專利範圍第1項之系統，其中，該恆定電流源元件包括與該記憶體裝置電性串聯之金屬氧化物半導體(Metal-Oxide Semiconductor,MOS)裝置。
  5. 如申請專利範圍第1項之系統，其中，該恆定電流源元件包括透過限制電流於電壓位準達到與所期望的電阻 位準有關之所期望的狀態之點而促進該燒錄操作之元件。
  6. 如申請專利範圍第1項之系統，其中，該恆定電壓源元件包括透過固定電壓於電壓位準達到與所期望的電阻位準有關之所期望的狀態之點而促進該抹除操作之元件。
  7. 如申請專利範圍第1項之系統，其中，該期望的電阻位準包括最大電阻位準。
  8. 一種控制記憶體裝置(200、300、400、900、1100)之方法，包括下列步驟：於燒錄操作期間，施加與記憶體單元(102、302、402、904、1102、1206)電性串聯之恆定電流源(114、404)；以及施加第一電壓於該記憶體單元(102、302、402、904、1102、1206)以設定該記憶體單元(102、302、402、904、1102、1206)之阻抗狀態，該阻抗狀態表示資訊內容。
  9. 如申請專利範圍第8項之方法，復包括施加第二電壓於該記憶體單元(102、302、402、904、1102、1206)以決定該記憶體單元(102、302、402、904、1102、1206)之阻抗狀態，該阻抗狀態表示資訊內容。
  10. 一種控制記憶體裝置(200、300、400、900、1100)之方法，包括下列步驟：於抹除操作期間，施加與記憶體單元(102、302、 402、904、1102、1206)電性並聯之恆定電壓源(112、304)，該恆定電壓源(112、304)具有足以抹除該記憶體單元(102、302、402、904、1102、1206)之電壓位準，該電壓位準在該記憶體單元的阻抗狀態因該抹除操作而改變時仍然恆定；以及決定表示該記憶體單元的資訊內容的一個或多個期望的阻抗狀態。
  11. 一種促進記憶體裝置(200、300、400、900、1100)之系統，包括：在記憶體單元(102、302、402、904、1102、1206)之燒錄期間用於提供恆定電流源(114、404)之手段；在該記憶體單元(102、302、402、904、1102、1206)之抹除期間用於提供恆定電壓源(112、304)之手段；用於決定該記憶體單元的期望阻抗之手段；以及用來決定來自該阻抗狀態的資訊內容。
TW094132958A 2004-09-28 2005-09-23 具有可變電阻特性之記憶體裝置之控制 TWI397918B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US95137504A 2004-09-28 2004-09-28
US10/983,919 US7443710B2 (en) 2004-09-28 2004-11-08 Control of memory devices possessing variable resistance characteristics

Publications (2)

Publication Number Publication Date
TW200617985A TW200617985A (en) 2006-06-01
TWI397918B true TWI397918B (zh) 2013-06-01

Family

ID=35668862

Family Applications (1)

Application Number Title Priority Date Filing Date
TW094132958A TWI397918B (zh) 2004-09-28 2005-09-23 具有可變電阻特性之記憶體裝置之控制

Country Status (8)

Country Link
US (1) US7443710B2 (zh)
JP (1) JP5176018B2 (zh)
KR (1) KR100915451B1 (zh)
CN (1) CN101053039B (zh)
DE (1) DE112005002286T5 (zh)
GB (1) GB2432701B (zh)
TW (1) TWI397918B (zh)
WO (1) WO2006036622A1 (zh)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7154769B2 (en) * 2005-02-07 2006-12-26 Spansion Llc Memory device including barrier layer for improved switching speed and data retention
US7660145B2 (en) * 2005-07-01 2010-02-09 Semiconductor Energy Laboratory Co., Ltd. Storage device and semiconductor device
JP4251576B2 (ja) 2006-07-28 2009-04-08 シャープ株式会社 不揮発性半導体記憶装置
JP2009037703A (ja) * 2007-08-02 2009-02-19 Toshiba Corp 抵抗変化メモリ
US8208284B2 (en) * 2008-03-07 2012-06-26 Unity Semiconductor Corporation Data retention structure for non-volatile memory
US7936583B2 (en) 2008-10-30 2011-05-03 Seagate Technology Llc Variable resistive memory punchthrough access method
US8159856B2 (en) 2009-07-07 2012-04-17 Seagate Technology Llc Bipolar select device for resistive sense memory
US8437174B2 (en) 2010-02-15 2013-05-07 Micron Technology, Inc. Memcapacitor devices, field effect transistor devices, non-volatile memory arrays, and methods of programming
US8416609B2 (en) 2010-02-15 2013-04-09 Micron Technology, Inc. Cross-point memory cells, non-volatile memory arrays, methods of reading a memory cell, methods of programming a memory cell, methods of writing to and reading from a memory cell, and computer systems
JP2011198416A (ja) * 2010-03-19 2011-10-06 Toshiba Corp 磁気メモリ
US8634224B2 (en) * 2010-08-12 2014-01-21 Micron Technology, Inc. Memory cells, non-volatile memory arrays, methods of operating memory cells, methods of writing to and reading from a memory cell, and methods of programming a memory cell
JP5499364B2 (ja) * 2010-08-26 2014-05-21 独立行政法人産業技術総合研究所 メモリ素子の駆動方法及びメモリ素子を備える記憶装置
JP5527729B2 (ja) 2010-08-26 2014-06-25 独立行政法人産業技術総合研究所 メモリ素子の駆動方法及びメモリ素子を備える記憶装置
KR102015637B1 (ko) 2012-08-31 2019-08-28 삼성전자주식회사 가변 저항 메모리 장치 및 그 소거 검증 방법
US20190108976A1 (en) * 2017-10-11 2019-04-11 Advanced Energy Industries, Inc. Matched source impedance driving system and method of operating the same
JP2020155186A (ja) 2019-03-22 2020-09-24 キオクシア株式会社 メモリデバイス

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3719933A (en) * 1970-04-02 1973-03-06 Matsushita Electric Ind Co Ltd Memory device having lead dioxide particles therein
US3875566A (en) * 1973-10-29 1975-04-01 Energy Conversion Devices Inc Resetting filament-forming memory semiconductor devices with multiple reset pulses
US4535329A (en) * 1977-06-14 1985-08-13 Sharp Kabushiki Kaisha Constant current/constant voltage drive for an electrochromic display cell
US6404221B1 (en) * 1999-03-23 2002-06-11 Fujitsu Limited Threshold invariant voltage detecting device
EP1308960A2 (en) * 2001-10-31 2003-05-07 Hewlett-Packard Company Feedback write method for programmable memory
US6577528B2 (en) * 2000-12-15 2003-06-10 Infineon Technologies Ag Circuit configuration for controlling write and read operations in a magnetoresistive memory configuration
US6646902B2 (en) * 2001-08-30 2003-11-11 Micron Technology, Inc. Method of retaining memory state in a programmable conductor RAM
US20040057278A1 (en) * 2002-09-25 2004-03-25 Katsuyuki Fujita Magnetic random access memory
US20040151023A1 (en) * 2002-11-18 2004-08-05 Stmicroelectronics S.R.I. Circuit and method for temperature tracing of devices including an element of chalcogenic material, in particular phase change memory devices

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5313421A (en) * 1992-01-14 1994-05-17 Sundisk Corporation EEPROM with split gate source side injection
JP3749847B2 (ja) * 2001-09-27 2006-03-01 株式会社東芝 相変化型不揮発性記憶装置及びその駆動回路
US6828685B2 (en) * 2002-06-14 2004-12-07 Hewlett-Packard Development Company, L.P. Memory device having a semiconducting polymer film
JP4282314B2 (ja) * 2002-06-25 2009-06-17 シャープ株式会社 記憶装置
US6831856B2 (en) * 2002-09-23 2004-12-14 Ovonyx, Inc. Method of data storage using only amorphous phase of electrically programmable phase-change memory element
US6847047B2 (en) * 2002-11-04 2005-01-25 Advanced Micro Devices, Inc. Methods that facilitate control of memory arrays utilizing zener diode-like devices
US6870183B2 (en) * 2002-11-04 2005-03-22 Advanced Micro Devices, Inc. Stacked organic memory devices and methods of operating and fabricating
US7354647B2 (en) * 2003-03-19 2008-04-08 Dai Nippon Printing Co., Ltd. Organic bistable element, organic bistable memory device using the same, and method for driving said organic bistable element and organic bistable memory device
JP4113493B2 (ja) * 2003-06-12 2008-07-09 シャープ株式会社 不揮発性半導体記憶装置及びその制御方法
US6950348B2 (en) * 2003-06-20 2005-09-27 Sandisk Corporation Source controlled operation of non-volatile memories
US6842364B1 (en) * 2003-07-07 2005-01-11 Hewlett-Packard Development Company, L.P. Memory cell strings in a resistive cross point memory cell array

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3719933A (en) * 1970-04-02 1973-03-06 Matsushita Electric Ind Co Ltd Memory device having lead dioxide particles therein
US3875566A (en) * 1973-10-29 1975-04-01 Energy Conversion Devices Inc Resetting filament-forming memory semiconductor devices with multiple reset pulses
US4535329A (en) * 1977-06-14 1985-08-13 Sharp Kabushiki Kaisha Constant current/constant voltage drive for an electrochromic display cell
US6404221B1 (en) * 1999-03-23 2002-06-11 Fujitsu Limited Threshold invariant voltage detecting device
US6577528B2 (en) * 2000-12-15 2003-06-10 Infineon Technologies Ag Circuit configuration for controlling write and read operations in a magnetoresistive memory configuration
US6646902B2 (en) * 2001-08-30 2003-11-11 Micron Technology, Inc. Method of retaining memory state in a programmable conductor RAM
EP1308960A2 (en) * 2001-10-31 2003-05-07 Hewlett-Packard Company Feedback write method for programmable memory
US20040057278A1 (en) * 2002-09-25 2004-03-25 Katsuyuki Fujita Magnetic random access memory
US20040151023A1 (en) * 2002-11-18 2004-08-05 Stmicroelectronics S.R.I. Circuit and method for temperature tracing of devices including an element of chalcogenic material, in particular phase change memory devices

Also Published As

Publication number Publication date
US20060067105A1 (en) 2006-03-30
CN101053039A (zh) 2007-10-10
KR20070061853A (ko) 2007-06-14
WO2006036622A1 (en) 2006-04-06
GB2432701B (en) 2008-04-09
JP5176018B2 (ja) 2013-04-03
JP2008517407A (ja) 2008-05-22
CN101053039B (zh) 2010-10-27
TW200617985A (en) 2006-06-01
GB0704469D0 (en) 2007-04-18
GB2432701A (en) 2007-05-30
DE112005002286T5 (de) 2007-08-23
US7443710B2 (en) 2008-10-28
KR100915451B1 (ko) 2009-09-04

Similar Documents

Publication Publication Date Title
TWI397918B (zh) 具有可變電阻特性之記憶體裝置之控制
US6865117B2 (en) Programming circuit for a programmable microelectronic device, system including the circuit, and method of forming the same
KR100704329B1 (ko) 프로세서 기반 시스템을 형성하는 방법 및 장치
US7276722B2 (en) Non-volatile memory structure
US7414883B2 (en) Programming a normally single phase chalcogenide material for use as a memory or FPLA
US7724562B2 (en) Electrochemical memory with heater
US7719873B2 (en) Memory and semiconductor device with memory state detection
US7154769B2 (en) Memory device including barrier layer for improved switching speed and data retention
US7372718B2 (en) Storage and semiconductor device
KR100925255B1 (ko) 개선된 데이터 보유특성 및 감소된 소비 전력을 가지는저항성 메모리 디바이스
US8363447B2 (en) Storage device and information recording and verification method
US8213214B2 (en) Storage device and information rerecording method
KR20070006608A (ko) 저장 장치 및 반도체 장치
KR20190035942A (ko) 다기능 저항 변화 메모리 셀 및 이를 포함하는 장치
US7286388B1 (en) Resistive memory device with improved data retention
US8369128B2 (en) Storage device and information rerecording method
WO2003058638A1 (en) Programming circuit for a programmable microelectronic device, system including the circuit, and method of forming the same
CN1639873A (zh) 沙漏随机访问存储器
US7269050B2 (en) Method of programming a memory device
US7564708B2 (en) Method of programming memory device