KR100912920B1 - 다층 회로 기판, 수지 기재 및 그의 제조 방법 - Google Patents

다층 회로 기판, 수지 기재 및 그의 제조 방법 Download PDF

Info

Publication number
KR100912920B1
KR100912920B1 KR1020047003288A KR20047003288A KR100912920B1 KR 100912920 B1 KR100912920 B1 KR 100912920B1 KR 1020047003288 A KR1020047003288 A KR 1020047003288A KR 20047003288 A KR20047003288 A KR 20047003288A KR 100912920 B1 KR100912920 B1 KR 100912920B1
Authority
KR
South Korea
Prior art keywords
layer
metal
circuit board
substrate
thin film
Prior art date
Application number
KR1020047003288A
Other languages
English (en)
Other versions
KR20040062536A (ko
Inventor
와키자카야스히로
이케다고이치
간다나오키
Original Assignee
니폰 제온 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP2002054808A external-priority patent/JP3861999B2/ja
Priority claimed from JP2002217513A external-priority patent/JP3862009B2/ja
Application filed by 니폰 제온 가부시키가이샤 filed Critical 니폰 제온 가부시키가이샤
Publication of KR20040062536A publication Critical patent/KR20040062536A/ko
Application granted granted Critical
Publication of KR100912920B1 publication Critical patent/KR100912920B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/38Improvement of the adhesion between the insulating substrate and the metal
    • H05K3/389Improvement of the adhesion between the insulating substrate and the metal by the use of a coupling agent, e.g. silane
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4644Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4661Adding a circuit layer by direct wet plating, e.g. electroless plating; insulating materials adapted therefor
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/09Treatments involving charged particles
    • H05K2203/095Plasma, e.g. for treating a substrate to improve adhesion with a conductor or for cleaning holes
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/12Using specific substances
    • H05K2203/122Organic non-polymeric compounds, e.g. oil, wax, thiol
    • H05K2203/124Heterocyclic organic compounds, e.g. azole, furan
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/38Improvement of the adhesion between the insulating substrate and the metal
    • H05K3/388Improvement of the adhesion between the insulating substrate and the metal by the use of a metallic or inorganic thin film adhesion layer
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4644Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49126Assembling bases
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913Assembling to base an electrical component, e.g., capacitor, etc.
    • Y10T29/49144Assembling to base an electrical component, e.g., capacitor, etc. by metal fusion
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155Manufacturing circuit on or in base
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155Manufacturing circuit on or in base
    • Y10T29/49156Manufacturing circuit on or in base with selective destruction of conductive paths

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Abstract

표면에 도전체 회로(2)가 형성된 전기 절연층(1)을 갖는 내층 기판의 표면에 상기 도전체 회로를 덮도록 절연성 수지와 경화제를 함유하는 경화성 수지 조성물 층(3)을 형성한다. 상기 경화성 수지 조성물 층의 표면에 금속 원자 또는 금속 이온에 배위 가능한 구조를 갖는 화합물(4)을 접촉시킨다. 상기 경화성 수지 조성물 층을 경화시켜 전기 절연층(7)을 형성한다. 상기 전기 절연층의 표면에 금속 박막층(8)을 형성한다. 상기 금속 박막층을 이용하여 상기 전기 절연층의 표면에 도전체 회로(9)를 형성한다. 이러한 공정을 거쳐서 다층 회로 기판을 제조한다.

Description

다층 회로 기판, 수지 기재 및 그의 제조 방법{MULTILAYER CIRCUIT BOARD, RESIN BASE MATERIAL, AND ITS PRODUCTION METHOD}
본 발명은 다층 회로 기판의 제조 방법에 관한 것으로, 보다 상세하게는 전기 절연층에 대한 도체 패턴(회로)의 밀착성이 우수한 다층 회로 기판의 제조 방법에 관한 것이다. 또한, 본 발명은 다층 회로 기판 등의 제조에 바람직한 금속 패턴 또는 금속 박막이 형성된 수지 기재의 제조 방법에 관한 것이다.
전자 기기의 소형화 및 다기능화에 따라 전자 기기에 사용되는 회로 기판에도 보다 고밀도화가 요구되었다. 회로 기판을 고밀도화하기 위해서는 회로 기판을 다층화하는 것이 일반적이다. 다층 회로 기판은 통상적으로 최외층에 도전체 회로(도체 패턴)가 형성된 내층 기판의 표면에 전기 절연층을 적층하고, 이 전기 절연층 위에 도전체 회로를 형성함으로써 얻어지며, 또한 필요한 경우에 전기 절연층과 도전체 회로를 여러 층으로 적층할 수도 있다. 다층 프린트 배선판 등의 다층 회로 기판은 통상적으로 3층 이상의 "도체 패턴/전기 절연층"을 가지며, 그 중에는 70층을 초과한 것도 공지되어 있다.
다층 회로 기판에서는, 내구성을 높여서 장기적인 수명을 확보하기 위해, 전기 절연층과 그 위에 형성되는 도체 패턴(회로)의 밀착성(이하, "패턴 밀착성"으로서 지칭됨)이 중요해지고 있다. 다층화를 위한 전기 절연층은 일반적으로, 전기 절연성 수지를 이용하여 형성되고 있다.
패턴 밀착성을 높이는 방법으로서는, 일본 특허 공개공보 제 1999-23649 호, 일본 특허 공개공보 제 1999-286562 호, 일본 특허 공보 제 2877110 호 등에 개시된 바와 같이, 전기 절연층의 표면을 조면화한 후, 그 위에 도체 패턴을 형성하는 방법이 널리 채용되고 있다. 더욱 패턴 밀착성을 개선시키기 위해, 조면화 후의 전기 절연층 위에 고무 및 수지 등의 고분자 성분을 함유하는 무전해 도금용 접착제를 도포하는 방법이 제안되어 있다(일본 특허 공개공보 제 2001-192844 호, 일본 특허 공개공보 제 2001-123137 호 및 일본 특허 공개공보 제 1999-4069 호).
그러나, 전기 절연층을 형성한 후의 처리에 따라 온도 및 습도의 변화가 있는 경우에 반드시 장기간에 걸쳐 충분한 패턴 밀착성을 얻을 수 없고, 층간 박리가 생겨서 회로 기판의 수명을 단축시키는 경우가 있었다.
일본 특허 공개공보 제 2001-160689 호에서는, 전기 절연층 위에 도전체 회로가 형성된 내층 기판상에 상기 도전체 회로를 덮도록 티올 화합물 층을 적층하고, 그 위에 지환식 올레핀 중합체를 함유하는 전기 절연층을 형성함으로써, 내층 기판과 그 위에 형성된 전기 절연층 사이의 밀착성을 개선시키는 방법이 제안되어 있다.
일본 특허 공개공보 제 2001-160689 호에 개시된 방법에 따르면, 내층 기판과 그 위에 형성된 전기 절연층 사이의 밀착성을 개선시켜 층간 박리를 억제할 수 있지만, 상기 전기 절연층과 그 위에 형성한 도전체 회로의 계면에서의 밀착성이 충분하지는 않다.
따라서, 다층 회로 기판에서 다층화를 위해 내층 기판상에 형성되는 전기 절연층과 이 전기 절연층 위에 형성되는 도전체 회로의 계면에서의 밀착성을 높이는 새로운 기술 개발이 요구되고 있다.
한편, 반도체 장치, 반도체 장치 장착 부품, 각종 패널 표시 장치, IC 카드, 광 장치 등에는 표면에 금속 미세선(금속 패턴 또는 도체 패턴)이 형성된 수지 기재로 이루어진 부재가 사용되고 있다.
이러한 금속 패턴의 형성은 일반적으로 도금에 의해 실시되고 있다. 도금에 의한 금속 패턴 형성 방법에서는, (1) 수지 기재의 전면에 무전해 도금을 실시한 후에 그 위에 도금 레지스트를 이용하여 레지스트 패턴을 형성하고, 상기 레지스트 패턴을 통해 전해 도금에 의해 금속층을 성장시키고, 이어서 레지스트를 제거하고, 추가로 에칭 처리에 의해 불필요한 무전해 도금 부분을 제거하여 금속 패턴을 형성하는 방법(세미어디티브법(semiadditive process)), 및 (2) 수지 기재상에 무전해 도금을 목적하는 패턴 형상으로 도금하여 금속 패턴을 형성하고, 필요한 경우에 그 위에 전해 도금 금속을 성장시키는 방법(풀 어디티브법(full additive process))이 있다.
패턴 도금법을 이용한 후자의 방법은 불필요한 무전해 도금 부분을 제거하는 경우에 이용되는 약품 등에 의한 금속 부식이 생기지 않을 뿐만 아니라, 무전해 도 금의 제거 공정이 불필요하기 때문에 생산성이 우수하다.
패턴 도금의 경우에, 도금 유발 물질로 이루어진 개시제 패턴(무전해 도금 용 피막으로서 지칭됨)을 수지 기재의 표면에 형성하고, 이 패턴상에 도금하면 용이하게 금속 패턴을 얻을 수 있다(예를 들어, 일본 특허 공개공보 제 1995-263841 호). 도금 유발 물질에 대해서는 수지 기재로의 부착성 및 패턴 형상을 개선시키기 위해 많은 검토가 이루어지고 있다. 도금 유발 물질로서 도전성 고분자 또는 그의 전구체와 물 또는 극성 용제의 혼합물로 이루어진 도전성 재료(일본 특허 공개공보 제 2002-26014 호), 가용성 팔라듐 염 및 수용성의 용제와 물로 이루어진 조성물(일본 특허 공개공보 제 1995-131135 호 및 일본 특허 공개공보 제 1995-245467 호), 감광성 팔라듐 고분자 킬레이트 화합물을 함유하는 재료(일본 특허 공개공보 제 2000-147762 호) 등이 제안되어 있다.
또한, 일본 특허 공개공보 제 1999-350149 호에서는 (1) N-H 결합을 갖는 저분자량 화합물, C=C 이중 결합을 갖는 접착성 중합체, C=C 이중 결합을 갖는 다가산, (2) N-H 결합 밀도가 높은 접착성 중합체, 여기에 상용성이 있는 저분자량 다가산 또는 C=C 이중 결합을 갖는 일가산, (3) 경화 반응으로 N-H 결합을 생성하는 수지 성분과 C= C 이중 결합을 갖는 다가산, (4) 경화 반응으로 N-H 결합을 생성하는 수지 성분과 주쇄에 C=C 이중 결합을 갖는 접착성 중합체 및 C=C 이중 결합을 갖는 다가산 등의 수지 조성물이 예시되어 있다.
명백히, 이와 같은 도금 유발 물질을 사용하면, 수지 기재상에 금속 패턴을 용이하게 형성할 수 있다. 그러나, 수지 기재의 실제 사용에서는 금속 패턴과 수 지 기재 사이의 밀착성의 개선이 중요 과제이다.
상기 밀착성을 개선시키기 위해, 수지 기재의 표면을 물리적 또는 화학적 방법에 의해 표면 조도(Ra)가 수㎛가 되도록 조면화시키는 것이 일반적이다. 그러나, 조면화에 의한 표면의 거칠기는 금속 패턴의 정밀도를 저하시킬 뿐만 아니라, 회로 기판의 경우에 전기 신호에 노이즈가 발생하는 원인이 된다.
따라서, 수지 기재의 표면을 조면화하지 않으면서 수지 기재와 금속 패턴 사이에 높은 밀착성을 얻을 수 있는 방법의 개발이 요구된다.
발명의 요약
본 발명의 목적은 전기 절연층에 대한 도전체 회로의 밀착성이 우수한 다층 회로 기판의 제조 방법을 제공하는 것이다.
본 발명의 다른 목적은 다층 회로 기판 등의 제조에 바람직한 금속 패턴 또는 금속 박막이 형성된 수지 기재의 제조 방법을 제공하는 것이다.
본 발명자들은 상기 목적을 달성하기 위해 예의 연구한 결과, 표면에 도전체 회로가 형성된 내층 기판의 표면에 상기 도전체 회로를 덮도록 절연성 수지와 경화제를 함유하는 경화성 수지 조성물 층을 형성하고, 이어서 상기 경화성 수지 조성물 층의 표면에 금속 원자 또는 금속 이온에 배위 가능한 구조를 갖는 화합물을 접촉시키는 방법에 생각이 이르렀다.
상기 경화성 수지 조성물 층을 경화시켜서 전기 절연층을 형성하고, 그의 표면에 무전해 도금 및 스퍼터링(sputtering)에 의해 금속 박막층을 형성하면, 상기 전기 절연층과 금속 박막층 사이의 밀착성이 현저히 개선된다. 따라서, 상기 금속 박막층을 이용하여, 세미어디티브법 등의 통상적인 방법에 따라 상기 전기 절연층의 표면에 도전체 회로를 형성하면, 전기 절연층과 그 위에 형성된 도전체 회로 사이의 밀착성이 우수한 다층 회로 기판을 얻을 수 있다. 이와 동일한 방법이 수지 기재상에 금속 박막을 형성하는 방법에 적용할 수 있다.
또한, 절연성 수지 및 경화제를 함유하는 경화성 수지 조성물로 형성된 수지 기재의 표면에 금속 원자 또는 금속 이온에 배위 가능한 구조를 갖는 화합물을 패턴 형상으로 접촉시키고, 이어서 상기 수지 기재를 경화시키고, 추가로 무전해 도금을 실시하면, 상기 수지 기재 표면의 배위 가능한 구조를 갖는 화합물의 패턴상에 금속을 석출시킬 수 있다. 이렇게 수득된 금속 패턴이 형성된 수지 기재는 수지 기재와 금속 패턴 사이의 계면에서의 밀착성이 우수하다.
본 발명은 이들의 지견에 기초하여 완성하게 되었다.
이리 하여, 본 발명에 따르면,
1) 표면에 도전체 회로(A)가 형성된 전기 절연층(a)을 갖는 내층 기판의 표면에 상기 도전체 회로(A)를 덮도록 절연성 수지와 경화제를 함유하는 경화성 수지 조성물 층을 형성하는 공정 1,
2) 상기 경화성 수지 조성물 층의 표면에 금속 원자 또는 금속 이온에 배위 가능한 구조를 갖는 화합물을 접촉시키는 공정 2,
3) 상기 경화성 수지 조성물 층을 경화시켜 전기 절연층(b)을 형성하는 공정 3,
4) 상기 전기 절연층(b)의 표면에 금속 박막층을 형성하는 공정 4, 및
5) 상기 금속 박막층을 이용하여 상기 전기 절연층(b)의 표면에 도전체 회로(B)를 형성하는 공정 5
를 포함하는 것을 특징으로 하는 다층 회로 기판의 제조 방법이 제공된다.
또한, 본 발명에 따르면,
I) 절연성 수지와 경화제를 함유하는 경화성 수지 조성물로 형성된 수지 기재의 표면에 금속 원자 또는 금속 이온에 배위 가능한 구조를 갖는 화합물을 패턴 형상으로 접촉시키는 공정(I),
II) 상기 수지 기재를 경화시키는 공정(II), 및
III) 무전해 도금을 실시하여 상기 수지 기재 표면의 배위 가능한 구조를 갖는 화합물의 패턴상에 금속을 석출시키는 공정(III)
을 포함하는 것을 특징으로 하는 금속 패턴이 형성된 수지 기재의 제조 방법이 제공된다.
또한, 본 발명에 따르면,
i) 절연성 수지와 경화제를 함유하는 경화성 수지 조성물로 형성된 수지 기재의 표면에 금속 원자 또는 금속 이온에 배위 가능한 구조를 갖는 화합물을 접촉시키는 공정(i),
ii) 상기 수지 기재를 경화시키는 공정(ii), 및
iii) 무전해 도금 또는 스퍼터링에 의해 상기 수지 기재의 표면에 금속 박막을 형성하는 공정(iii)
을 포함하는 것을 특징으로 하는 금속 박막이 형성된 수지 기재의 제조 방법이 제 공된다.
도 1은 본 발명에서 사용되는 내층 기판의 한 예의 단면도이다.
도 2는 내층 기판의 표면에 도전체 회로를 덮도록 경화성 수지 조성물 층을 형성하는 공정의 한 예를 나타내는 단면도이다.
도 3은 경화성 수지 조성물 층의 표면에 금속 원자 또는 금속 이온에 배위 가능한 구조를 갖는 화합물을 접촉시키는 공정의 한 예를 나타내는 단면도이다.
도 4는 상기 접촉 처리 후의 배위 가능한 구조를 갖는 화합물의 침투 정황 및 비아홀(via-hole)의 형성 공정의 한 예를 나타내는 단면도이다.
도 5는 금속 박막층을 형성하는 공정의 한 예를 나타내는 단면도이다.
도 6은 금속 박막층을 이용하여 전기 절연층의 표면에 도전체 회로를 형성하는 공정의 한 예를 나타내는 단면도이다.
1. 다층 회로 기판의 제조 방법의 개요
본 발명의 다층 회로 기판의 제조 방법은 하기 5개의 공정을 갖는다.
<공정 1>
표면(최외층)에 도전체 회로(A)가 형성된 전기 절연층(a)을 갖는 내층 기판의 표면에 상기 도전체 회로(A)를 덮도록 절연성 수지와 경화제를 함유하는 경화성 수지 조성물 층을 형성한다.
경화성 수지 조성물 층 중에서 경화성 수지 조성물은 미경화되거나 반경화된 상태로 존재한다.
<공정 2>
상기 경화성 수지 조성물 층의 표면에 금속 원자 또는 금속 이온에 배위 가능한 구조를 갖는 화합물을 접촉시킨다. 상기 경화성 수지 조성물 층의 표면에 상기 화합물을 접촉시키기 위해, 상기 경화성 수지 조성물 층을 상기 화합물의 용액에 침지하거나, 상기 경화성 수지 조성물 층에 상기 화합물의 용액을 도포하는 방법 등이 있다.
경화성 수지 조성물 층의 표면에 금속 원자 또는 금속 이온에 배위 가능한 구조를 갖는 화합물을 접촉시키면, 상기 화합물이 경화성 수지 조성물 층의 표면에 흡착되거나, 상기 수지 조성물 층의 내부에 침투하지만, 적어도 그 일부는 상기 수지 조성물 층의 표면 부분에 침투하여 존재한다.
<공정 3>
상기 경화성 수지 조성물 층을 경화시켜서 전기 절연층(b)을 형성한다. 경화는 일반적으로 가열에 의해 실시될 수 있다. 전기 절연층(b)의 표면 부분에서는, 금속 원자 또는 금속 이온에 배위 가능한 구조를 갖는 화합물이 침투하여 견고하게 유지된다.
경화 전 또는 경화 후에, 내층 도전체 회로와 외층 도전체 회로의 도통을 위해 비아홀을 형성할 수 있다.
<공정 4>
상기 전기 절연층(b)의 표면에 금속 박막층을 형성한다. 상기 전기 절연층(b)은 그의 표면 부분에 금속 원자 또는 금속 이온에 배위 가능한 구조를 갖는 화합물이 흡착되거나 침투되어 있기 때문에, 이 표면을 조면화하지 않더라도 금속 박막층과의 밀착성이 우수하다.
또한, 금속 원자 또는 금속 이온에 배위 가능한 구조를 갖는 화합물이 유리된 표면층을 형성하지 않기 때문에, 금속 박막층은 전기 절연층(b)의 표면상에 직접 형성되며, 상기 화합물의 작용에 의해 계면에서의 밀착성을 현저히 높일 수 있다.
금속 박막층은 무전해 도금, 스퍼터링 등에 의해 형성할 수 있다. 이 공정 4 이후에 금속 박막층을 가열 처리하는 공정을 추가하는 것이 밀착성을 높이는데 바람직하다. 금속 박막층의 가열 처리시에 가압할 수도 있다.
<공정 5>
상기 금속 박막층을 이용하여 상기 전기 절연층(b)의 표면에 도전체 회로(B)를 형성한다. 무전해 도금 및 스퍼터링에 의해 형성된 금속 박막층을 시이드층(seed layer)으로 하여, 전해 도금 등에 의해 두께가 있는 도체 패턴(회로)을 형성하는 방법이 상기 기술 분야에서 널리 공지되어 있다.
이하, 상기한 각 공정에 대해 상세하게 설명한다. 또한, 도 1 내지 도 6에서는 양면에 도전체 회로를 갖는 내층 기판을 이용하여, 양면에 공정 1 내지 공정 5를 실시하는 것이 도시되어 있지만, 편면의 공정에도 적용될 수 있다. 또한, 내층 기판의 편면 또는 양면에 각각 2층 이상의 다층화를 실시할 수도 있다. 따라서, 이하의 설명은 본 발명의 대표적인 실시 형태를 나타내는 것으로 이해되어야 할 것이다.
2. 공정 1
본 발명의 공정 1에서 사용되는 내층 기판은 표면에 도전체 회로가 형성된 내층 기판이다. 내층 기판은 전기 절연층(a)의 표면에 도전체 회로(A)가 형성된 것이지만, 통상적으로 전기 절연층(a)의 양면에 도전체 회로(A, A')가 형성된 구조를 가지며, 다층 회로 기판의 코어가 된다.
내층 기판의 구체적인 예로는 프린트 배선 기판, 실리콘 웨이퍼 기판 등을 들 수 있다. 내층 기판은 도전체 회로 이외에 스루홀(through-hole) 등의 다양한 구조를 가질 수 있다. 전기 절연층(a)은 단층일 수 있지만, 수지가 함침된 유리 직물(glass cloth)(프리프레그(prepreg))을 적층하여 이루어진 적층판일 수도 있다. 내층 기판은 부분적으로 적층화된 것일 수 있다.
내층 기판의 두께는 바람직하게는 50㎛ 내지 2㎜, 보다 바람직하게는 60㎛ 내지 1.6㎜, 더욱 바람직하게는 100㎛ 내지 1㎜이다.
내층 기판으로서는 도 1에 도시한 바와 같이, 전기 절연층(a)(1)의 양면에 도전체 회로(A, A')(2, 2')가 형성된 것이 바람직하다. 완성된 다층 회로 기판이 가능한 한 상하 대칭이 되도록 함으로써 기판의 휨을 최소한으로 할 수 있고, 납땜 작업에서도 휘어짐의 영향을 적게 할 수 있다.
내층 기판을 구성하는 전기 절연층(a)은 전기 절연성을 갖는 절연성 수지를 주성분으로 하는 수지 조성물을 이용하여 형성되는 것이 바람직하다. 절연성 수지로서는 특별히 제한되지 않고, 예를 들어 지환식 올레핀 중합체, 에폭시 수지, 말레이미드 수지, (메트)아크릴 수지, 디알릴 프탈레이트 수지, 트리아진 수지, 방향족 폴리에테르 중합체, 시아네이트 에스테르 중합체, 폴리이미드 수지 등을 들 수 있다. 통상적으로, 이들 절연성 수지와 경화제를 함유하는 경화성 수지 조성물을 이용하여 수지 기재를 형성하고, 경화시켜 전기 절연층(a)을 제조한다. 내층 기판은 유리 섬유 및 수지 섬유 등을 강도 향상을 위해 함유할 수도 있다. 내층 기판을 구성하는 도전체 회로층(A)의 재료는 통상적으로 도전성 금속이다.
이 내층 기판의 표면에 도전체 회로(A)를 덮도록 절연성 수지와 경화제를 함유하는 경화성 수지 조성물 층을 형성한다. 내층 기판의 양면에 경화성 수지 조성물 층을 형성하는 경우에는, 도 2에 도시한 바와 같이 내층 기판의 전기 절연층(a)(1)의 양면에 도전체 회로(A, A')(2, 2')를 덮도록 경화성 수지 조성물 층(3, 3')을 형성한다.
경화성 수지 조성물 층에서, 경화성 수지 조성물은 미경화되거나 반경화된 상태로 존재한다. "미경화된 경화성 수지 조성물 층"이란 용어는 상기 수지 조성물 층을 구성하는 절연성 수지가 용해가능한 용제에, 실질적으로 수지 조성물 층의 전체가 용해가능한 상태임을 의미한다.
경화성 수지 조성물 층은 상기 층을 형성할 때에 받는 다양한 열이력에 의해서 부분적으로 경화되어, 반경화된 상태로 되는 경우가 있다. "반경화된 경화성 수지 조성물 층"이란 용어는 가열에 의해 더욱 경화될 수 있도록 부분적으로 경화된 상태임을 의미한다. 반경화된 경화성 수지 조성물 층은 바람직하게는 상기 수지 조성물 층을 구성하는 절연성 수지가 용해가능한 용제에 일부가 용해되는 상태이거나, 상기 용제 중에 수지 조성물 층을 24시간 동안 침지하였을 때의 부피 팽윤율이 침지전의 200% 이상인 것이다.
내층 기판의 표면에 열경화성 수지 조성물 층을 형성하는 방법은 제한되지 않지만, 내층 기판의 도전체 회로와 접하도록 절연성 중합체와 경화제를 함유하는 경화성 수지 조성물의 필름(시트를 포함함)을 부착시켜 상기 수지 조성물 층을 형성하는 방법(방법 1), 및 내층 기판의 표면에 절연성 중합체와 경화제를 함유하는 경화성 수지 조성물의 용액을 도포하고, 건조시켜서 미경화되거나 반경화된 수지 조성물 층을 형성하는 방법(방법 2)이 바람직하다.
경화성 수지 조성물 층을 경화시켜 수득되는 전기 절연층상에 형성되는 금속 박막층과의 밀착성의 면내 균일성이 높다는 점에서 방법 1에 의해 상기 수지 조성물 층을 형성하는 것이 보다 바람직하다.
상기 방법 1에 의해 수지 조성물 층을 형성하는 경우에 도전체 회로가 형성된 내층 기판과 전기 절연층의 밀착력을 향상시키기 위해서, 경화성 수지 조성물의 필름을 부착시키기 전에 도전체 회로가 형성된 내층 기판의 표면을 전처리하는 것이 바람직하다. 전처리법으로는 (1) 알칼리성 아염소산 나트륨 수용액이나 과망간산 등을 내층 기판 표면에 접촉시켜서 표면을 조면화하는 방법, (2) 알칼리성 과황산 칼륨 수용액, 황화 칼륨-염화 암모늄 수용액 등에 의해 표면이 산화된 후에 환원시키는 방법, (3) 내층 기판의 도전체 회로 부분에 도금을 석출시키고, 조면화하는 방법, 및 (4) 내층 기판의 표면에 티올 화합물 또는 실란 화합물 등에 의해 프라이머층을 형성하는 방법 등을 들 수 있다.
이들 처리법 중에서도 2-디-n-부틸아미노-4,6-디머캅토-s-트리아진 등의 티올 화합물을 이용한 프라이머층 형성법은, 도전체 회로가 구리에 의해 형성되는 경우에 구리의 부식이 없으면서 높은 밀착성을 얻을 수 있다는 점에서 바람직하다.
(1) 절연성 수지:
경화성 수지 조성물을 구성하는 절연성 수지는 전기 절연성을 갖는 것이면 제한되지 않지만, 이의 구체적인 예로는 에폭시 수지, 말레이미드 수지, (메트)아크릴 수지, 디알릴 프탈레이트 수지, 트리아진 수지, 지환식 올레핀 중합체, 방향족 폴리에테르 중합체, 벤조사이클로부텐 중합체, 시아네이트 에스테르 중합체, 폴리이미드 수지 등을 들 수 있다.
이들 절연성 수지 중에서도, 지환식 올레핀 중합체, 방향족 폴리에테르 중합체, 벤조사이클로부텐 중합체, 시아네이트 에스테르 중합체 및 폴리이미드 수지가 바람직하고, 지환식 올레핀 중합체 및 방향족 폴리에테르 중합체가 보다 바람직하며, 지환식 올레핀 중합체가 특히 바람직하다.
절연성 수지로서 액정 중합체도 사용할 수 있다. 액정 중합체로서, 방향족 또는 지방족 디하이드록시 화합물의 중합체, 방향족 또는 지방족 디카복실산의 중합체, 방향족 하이드록시카복실산의 중합체, 방향족 디아민, 방향족 하이드록시아민 또는 방향족 아미노카복실산의 중합체 등을 예시할 수 있다.
절연성 수지의 중량 평균 분자량(Mw)에는 특별히 제한은 없지만, 절연성 수지가 지환식 올레핀 중합체 등의 절연성 중합체인 경우에 바람직하게는 10,000 내지 1,000,000, 보다 바람직하게는 50,000 내지 500,000이다. 추후의 공정 4에서 금속 박막층을 형성하기 위해 무전해 도금을 실시하는 경우에 이의 전처리에 의한 전기 절연층(b)의 조면화가 억제된다는 점에서 중량 평균 분자량이 10,000 내지 1,000,000인 절연성 중합체는 경화성 수지 조성물에 포함되는 절연성 수지 성분 100 중량%당, 바람직하게는 20 중량% 이상, 보다 바람직하게는 30 내지 100 중량%의 비율로 존재하는 것이 바람직하다.
중량 평균 분자량이 10,000 내지 1,000,000의 범위내에 있는 중합체 이외의 절연성 수지로서, 중량 평균 분자량이 상기 범위의 하한 미만인 절연성 수지 및 중량 평균 분자량이 상기 범위의 상한을 초과하는 절연성 중합체를 함께 사용할 수도 있다.
본 발명에서, 중량 평균 분자량은 겔 투과 크로마토그래피(GPC)에 의해 측정되는 폴리스티렌 또는 폴리이소프렌 환산의 중량 평균 분자량이다.
"지환식 올레핀 중합체"란 용어는 지환식 구조를 갖는 불포화 탄화수소 중합체이다. 지환식 구조로는 사이클로알칸 구조 및 사이클로알켄 구조 등이 있지만, 기계적 강도 및 내열성 등의 관점에서 사이클로알칸 구조가 바람직하다. 지환식 구조로는 단일환 및 다환(축합 다환, 가교환, 이들의 조합 다환 등) 중 어느 하나일 수 있다. 지환식 구조를 구성하는 탄소 원자수에는 특별히 제한은 없지만, 통상적으로는 4 내지 30개, 바람직하게는 5 내지 20개, 보다 바람직하게는 5 내지 15개의 범위이며, 따라서 기계적 강도, 내열성, 성형성 등의 여러 특성이 고도로 균형잡히게 된다. 본 발명에서 사용되는 지환식 올레핀 중합체는 경화제와 조합하여 열경화성을 나타내는 것이 바람직하다.
지환식 올레핀 중합체로는 극성 기를 갖는 것이 바람직하다. 극성 기로는 하이드록실기, 카복실기, 알콕실기, 에폭시기, 글리시딜기, 옥시카보닐기, 카보닐기, 아미노기, 에스테르기, 카복실산 무수물기 등을 들 수 있다. 이들 중에서도 특히 카복실기 및 카복실산 무수물기가 바람직하다.
지환식 올레핀 중합체는, 통상적으로 (1) 지환식 올레핀을 부가 중합 또는 개환 중합하고, 필요한 경우에 수득된 중합체내의 불포화 결합 부분을 수소화하는 방법, (2) 방향족 올레핀을 부가 중합하고, 수득된 중합체의 방향환 부분을 수소화하는 방법에 의해 얻을 수 있다.
극성 기를 갖는 지환식 올레핀 중합체는, 예를 들어 (1) 지환식 올레핀 중합체에 극성 기를 변성 반응에 의해 도입하는 방법, (2) 극성 기를 함유하는 단량체를 공중합 성분으로서 공중합하는 방법, (3) 에스테르기 등의 극성 기를 함유하는 단량체를 공중합 성분으로서 공중합한 후, 에스테르기 등을 가수분해하는 방법 등에 의해서 얻을 수 있다.
지환식 올레핀 중합체를 얻기 위해 사용되는 지환식 올레핀으로는 비사이클로[2.2.1]-헵토-2-엔(관용명: 노르보넨), 5-메틸-비사이클로[2.2.1]-헵토-2-엔, 5,5-디메틸-비사이클로[2.2.1]-헵토-2-엔, 5-에틸-비사이클로[2.2.1]-헵토-2-엔, 5-부틸-비사이클로[2.2.1]-헵토-2-엔, 5-헥실-비사이클로[2.2.1]-헵토-2-엔, 5-옥틸-비사이클로[2.2.1]-헵토-2-엔, 5-옥타데실-비사이클로[2.2.1]-헵토-2-엔, 5-에틸리덴-비사이클로[2.2.1]-헵토-2-엔, 5-메틸리덴-비사이클로[2.2.1]-헵토-2-엔, 5-비닐-비사이클로[2.2.1]-헵토-2-엔, 5-프로페닐-비사이클로[2.2.1]-헵토-2-엔, 5-메톡시-카보닐-비사이클로[2.2.1]-헵토-2-엔, 5-시아노-비사이클로[2.2.1]-헵토-2-엔, 5-메틸-5-메톡시카보닐-비사이클로[2.2.1]-헵토-2-엔, 5-에톡시카보닐-비사이클로[2.2.1]-헵토-2-엔, 비사이클로[2.2.1]-헵토-5-에닐-2-메틸프로피오네이트, 비사이클로[2.2.1]-헵토-5-에닐-2-메틸 옥타네이트, 비사이클로[2.2.1]-헵토-2-엔-5,6-디카복실산 무수물, 5-하이드록시메틸비사이클로[2.2.1]-헵토-2-엔, 5,6-디(하이드록시메틸)-비사이클로[2.2.1]-헵토-2-엔, 5-하이드록시-i-프로필비사이클로[2.2.1]-헵토-2-엔, 5,6-디카복시-비사이클로[2.2.1]-헵토-2-엔, 비사이클로[2.2.1]-헵토-2-엔-5,6-디카복실산이미드, 5-사이클로펜틸-비사이클로[2.2.1]-헵토-2-엔, 5-사이클로헥실-비사이클로[2.2.1]-헵토-2-엔, 5-사이클로헥세닐-비사이클로[2.2.1]-헵토-2-엔, 5-페닐-비사이클로[2.2.1]-헵토-2-엔, 트리사이클로[4.3.0.12,5]데카-3,7-디엔(관용명: 디사이클로펜타디엔), 트리사이클로[4.3.0.12,5]데카-3-엔, 트리사이클로[4.4.0.12,5]운데카-3,7-디엔, 트리사이클로[4.4.0.12,5]운데카-3,8-디엔, 트리사이클로[4.4.0.12,5]운데카-3-엔, 테트라사이클로[7.4.0.110,13.02,7]-트리데카-2,4,6,11-테트라엔(별명: 1,4-메타노-1,4,4a,9a-테트라하이드로플루오렌), 테트라사이클로[8.4.0.111,14.03,8]-테트라데카-3,5,7,12,11-테트라엔(별명: 1,4-메타노- 1,4,4a,5,10,10a-헥사하이드로안트라센), 테트라사이클로[4.4.0.12,5.17,10]-도데카-3-엔(관용명: 테트라사이클로도데센), 8-메틸-테트라사이클로[4.4.0.12,5.17,10]-도데카-3-엔, 8-에틸-테트라사이클로[4.4.0.12,5.17,10]-도데카-3-엔, 8-메틸리덴-테트라사이클로[4.4.0.12,5.17,10]-도데카-3-엔, 8-에틸리덴-테트라사이클로[4.4.0.12,5.17,10]-도데카-3-엔, 8-비닐-테트라사이클로[4.4.0.12,5.17,10]-도데카-3-엔, 8-프로페닐테트라사이클로[4.4.0.12,5.17,10]-도데카-3-엔, 8-메톡시카보닐-테트라사이클로[4.4.0.12,5.17,10]-도데카-3-엔, 8-메틸-8-메톡시카보닐-테트라사이클로[4.4.0.12,5.17,10]-도데카-3-엔, 8-하이드록시메틸-테트라사이클로[4.4.0.12,5.17,10]-도데카-3-엔, 8-카복시테트라사이클로[4.4.0.12,5.17,10]-도데카-3-엔, 8-사이클로펜틸-테트라사이클로[4.4.0.12,5.17,10]-도데카-3-엔, 8-사이클로헥실-테트라사이클로[4.4.0.12,5.17,10]-도데카-3-엔, 8-사이클로헥세닐-테트라사이클로[4.4.0.12,5.17,10]-도데카-3-엔, 8-페닐-테트라사이클로[4.4.0.12,5.17,10]-도데카-3-엔, 펜타사이클로[6.5.1.13,6.02,7.09,13]펜타데카-3,10-디엔, 펜타사이클로[7.4.0.13,6.110,13.02,7]-펜타데카-4,11-디엔과 같은 노르보넨계 단량체; 사이클로부텐, 사이클로펜텐, 사이클로헥센, 3,4-디메틸사이클로펜텐, 3-메틸사이클로헥센, 2-(2-메틸부틸)-1-사이클로헥센, 사이클로옥텐, 3a,5,6,7a-테트라하이드로-4,7-메타노-1H-인덴, 사이클로헵텐과 같은 단일환의 사이클로알켄; 비닐사이클로헥센이나 비닐사이클로헥산과 같은 비닐계 지환식 탄화수소계 단량체; 사이클로펜타디엔, 사이클로헥사디엔과 같은 지환식 공액 디엔계 단량체 등을 들 수 있다.
방향족 올레핀으로는 스티렌, α-메틸스티렌, 디비닐벤젠 등을 들 수 있다.
지환식 올레핀 및/또는 방향족 올레핀은 각각 단독으로 또는 2종 이상 조합하여 사용할 수 있다.
지환식 올레핀 중합체는 지환식 올레핀 및/또는 방향족 올레핀과 이들 공중합 가능한 단량체를 공중합하여 수득된 것일 수 있다.
지환식 올레핀 또는 방향족 올레핀과 공중합 가능한 단량체로는 에틸렌; 프로필렌, 1-부텐, 1-펜텐, 1-헥센, 3-메틸-1-부텐, 3-메틸-1-펜텐, 3-에틸-1-펜텐, 4-메틸-1-펜텐, 4-메틸-1-헥센, 4,4-디메틸-1-헥센, 4,4-디메틸-1-펜텐, 4-에틸-1-헥센, 3-에틸-1-헥센, 1-옥텐, 1-데센, 1-도데센, 1-테트라데센, 1-헥사데센, 1-옥타데센, 1-에이코센 등의 탄소수 3 내지 20의 α-올레핀; 1,4-헥사디엔, 4-메틸-1,4-헥사디엔, 5-메틸-1,4-헥사디엔, 1,7-옥타디엔 등의 비공액 디엔 등을 들 수 있다. 이들 단량체는 각각 단독으로 또는 2종 이상 조합하여 사용할 수 있다.
지환식 올레핀 및 방향족 올레핀의 중합 방법, 및 필요한 경우에 실시되는 수소 첨가의 방법은 특별히 제한되지 않고, 공지된 방법에 따라 실시할 수 있다.
지환식 올레핀 중합체의 구체적인 예로는 (1) 노르보넨계 단량체의 개환 중합체 및 이의 수소 첨가물, (2) 노르보넨계 단량체의 부가 중합체, (3) 노르보넨계 단량체와 비닐 화합물의 부가 중합체, (4) 단일환 사이클로알켄 중합체, (5) 지환식 공액 디엔 중합체, (6) 비닐계 지환식 탄화수소 중합체 및 이의 수소 첨가물, (7) 방향족 올레핀 중합체의 방향환의 수소 첨가물 등을 들 수 있다. 이들 중에서도 노르보넨계 단량체의 개환 중합체 및 이의 수소 첨가물, 노르보넨계 단량체의 부가 중합체, 노르보넨계 단량체와 비닐 화합물의 부가 중합체, 방향족 올레핀 중합체의 방향환의 수소 첨가물이 바람직하고, 노르보넨계 단량체의 개환 중합체의 수소 첨가물이 특히 바람직하다.
이들 지환식 올레핀 중합체는 각각 단독으로 또는 2종 이상 조합하여 사용될 수 있다.
지환식 올레핀 중합체 중에서도 특히 바람직한 노르보넨계 단량체의 개환 중합체 및 이의 수소 첨가물은 그 구조의 차이로 인해 CnH2n으로 표시되는 올레핀을 공중합하여 수득되는 폴리올레핀 수지와는 이종의 중합체로 분류된다.
지환식 올레핀 중합체의 중량 평균 분자량을 조절하는 방법은, 통상적인 방법에 따르는 것이 좋고, 예를 들어 티탄계 또는 텅스텐계 촉매를 이용한 지환식 올 레핀의 개환 중합시에 비닐 화합물 또는 디엔 화합물과 같은 분자량 조절제를 단량체 총량에 대해 0.1 내지 10 몰% 정도를 첨가하는 방법을 들 수 있다. 이 때, 분자량 조절제의 양을 약간 적게 사용하면 비교적 높은 중량 평균 분자량을 갖는 중합체를 얻을 수 있고, 약간 많게 사용하면 비교적 낮은 중량 평균 분자량을 갖는 중합체를 얻을 수 있다.
분자량 조절제로 사용되는 비닐 화합물로는 1-부텐, 1-펜텐, 1-헥센, 1-옥텐 등의 α-올레핀 화합물; 스티렌, 비닐톨루엔 등의 스티렌 화합물; 에틸비닐 에테르, 이소부틸비닐 에테르, 알릴글리시딜 에테르 등의 에테르 화합물; 알릴 클로라이드 등의 할로겐 함유 비닐 화합물; 아세트산 알릴, 알릴 알콜, 글리시딜 메타크릴레이트 등의 산소 함유 비닐 화합물; 아크릴아미드 등의 질소 함유 비닐 화합물 등을 들 수 있다.
분자량 조절제로 사용되는 디엔 화합물로는 1,4-펜타디엔, 1,5-헥사디엔, 1,6-헵타디엔, 2-메틸-1,4-펜타디엔, 2,5-디메틸-1,5-헥사디엔 등의 비공액 디엔 화합물; 1,3-부타디엔, 2-메틸-1,3-부타디엔, 2,3-디메틸-1,3-부타디엔, 1,3-펜타디엔, 1,3-헥사디엔 등의 공액 디엔 화합물을 들 수 있다.
지환식 올레핀 중합체의 유리 전이 온도는 사용 목적에 따라 적절히 선택될 수 있지만, 통상적으로는 50℃ 이상, 바람직하게는 70℃ 이상, 보다 바람직하게는 100℃ 이상, 가장 바람직하게는 125℃ 이상이다.
(2) 경화제:
본 발명에 사용되는 경화제에는 특별한 제한은 없고, 예를 들어 이온성 경화 제, 라디칼성 경화제, 이온성과 라디칼성을 함께 갖는 경화제 등이 사용된다. 경화제로는, 예를 들어 1-알릴-3,5-디글리시딜 이소시아누레이트, 1,3-디알릴-5-글리시딜 이소시아누레이트와 같은 알릴기 및 에폭시기를 함유하는 할로겐 비함유 이소시아누레이트계 경화제 등의 질소계 경화제; 비스페놀 A 비스(에틸렌 글리콜 글리시딜 에테르)에테르, 비스페놀 A 비스(디에틸렌 글리콜 글리시딜 에테르)에테르, 비스페놀 A 비스(트리에틸렌 글리콜 글리시딜 에테르)에테르, 비스페놀 A 비스(프로필렌 글리콜 글리시딜 에테르)에테르 등의 비스페놀 A계 글리시딜 에테르형 에폭시 화합물과 같은 글리시딜 에테르형 에폭시 화합물, 지환식 에폭시 화합물, 글리시딜 에스테르형 에폭시 화합물 등의 다가 에폭시 화합물; 산 무수물 및 디카복실산 화합물 등의 디카복실산 유도체; 디올 화합물, 트리올 화합물, 다가 페놀 화합물 등의 폴리올 화합물 등의 경화제를 들 수 있다.
이들 경화제 중에서도 다가 에폭시 화합물이 바람직하고, 특별히 내크랙성을 높인다는 관점에서 글리시딜 에테르형 에폭시 화합물이 바람직하다.
(3) 경화 촉진제 및 경화 보조제:
지환식 올레핀 중합체와 경화제의 경화 반응을 촉진시키기 위해서, 경화 촉진제 및 경화 보조제를 사용할 수도 있다. 경화제가, 예를 들어 다가 에폭시 화합물인 경우에는, 경화 촉진제로서 3급 아민계 화합물 및 3불화 붕소 착화합물 등이 바람직하다. 그 중에서도, 3급 아민계 화합물을 사용하면, 미세 배선(미세한 도체 패턴)에 대한 적층성, 절연 저항성, 내열성, 내약품성이 향상된다.
3급 아민계 화합물의 구체적인 예로는 벤질디메틸아민, 트리에탄올아민, 트리에틸아민, 트리부틸아민, 트리벤질아민, 디메틸포름아미드 등의 사슬형 3급 아민 화합물; 피라졸류, 피리진류, 피라진류, 피리미딘류, 인다졸류, 퀴놀린류, 이소퀴놀린류, 이미다졸류, 트라아졸류 등의 화합물을 들 수 있다. 이들 중에서도 이미다졸류, 특히 치환기를 갖는 치환 이미다졸 화합물이 바람직하다.
치환 이미다졸 화합물의 구체적인 예로는 2-에틸이미다졸, 2-에틸-4-메틸이미다졸, 비스-2-에틸-4-메틸이미다졸, 1-메틸-2-에틸이미다졸, 2-이소프로필이미다졸, 2,4-디메틸이미다졸, 2-헵타데실이미다졸 등의 알킬 치환 이미다졸 화합물; 2-페닐이미다졸, 2-페닐-4-메틸이미다졸, 1-벤질-2-메틸이미다졸, 1-벤질-2-에틸이미다졸, 1-벤질-2-페닐이미다졸, 벤즈이미다졸, 2-에틸-4-메틸-1-(2'-시아노에틸)이미다졸, 2-에틸-4-메틸-1-[2'-(3",5"-디아미노트리아지닐)에틸]이미다졸 등의 아릴기 및 아르알킬기 등의 환 구조를 함유하는 탄화수소기로 치환된 이미다졸 화합물등을 들 수 있다. 이들 중에서도 환 구조 함유의 치환기를 갖는 이미다졸이 지환식 올레핀 중합체와의 상용성의 관점에서 바람직하고, 특히 1-벤질-2-페닐이미다졸이 바람직하다.
경화 촉진제는 단독으로 또는 2종 이상 조합하여 사용된다. 경화 촉진제의 배합량은 사용 목적에 따라 적절히 선택되지만, 절연성 중합체 100 중량부에 대해 통상적으로는 0.001 내지 30 중량부, 바람직하게는 0.01 내지 10 중량부, 보다 바람직하게는 0.03 내지 5 중량부이다.
경화 보조제로서는, 예를 들어 퀴논 디옥심, 벤조퀴논 디옥심, p-니트로소페놀 등의 옥심ㆍ니트로소계 경화 보조제; N,N-m-페닐렌비스말레이미드 등의 말레이 미드계 경화 보조제; 디알릴 프탈레이트, 트리알릴 시아누레이트, 트리알릴 이소시아누레이트 등의 알릴계 경화 보조제; 에틸렌 글리콜 디메타크릴레이트, 트리메틸올 프로판 트리메타크릴레이트 등의 메타크릴레이트계 경화 보조제; 비닐 톨루엔, 에틸비닐 벤젠, 디비닐 벤젠 등의 비닐계 경화 보조제; 1-벤질-2-페닐이미다졸 등의 3급 아민계 화합물 등을 들 수 있다. 이 외에도, 알릴기를 갖는 경화제에 대해 경화 보조제로서 작용하는 과산화물을 사용할 수도 있다.
(4) 기타 성분:
본 발명에 관한 경화성 수지 조성물에, 필요한 경우에 기타 성분을 배합할 수 있다. 예를 들어, 비아홀 및 스루홀 등의 천공을 형성할 때에 사용되는 레이저 광선의 파장 영역에 흡수를 갖는 화합물을 배합할 수 있다. 탄산가스 레이저를 이용하는 경우에, 예를 들어 실리카가 사용되며, 자외선 레이저(예를 들어, UV-YAG 레이저 등)를 이용하는 경우에는 자외선 흡수제가 사용된다. 레이저 광선의 파장 영역에 흡수를 갖는 화합물을 배합하면, 레이저에 의한 천공 형성이 용이하고, 오점의 발생도 적어진다.
자외선 흡수제의 구체적인 예로서는, 페닐 살리실레이트, p-t-부틸페닐 살리실레이트, p-옥틸페닐 살리실레이트 등의 살리실산계 화합물; 2,4-디하이드록시벤조페논, 2-하이드록시-4-메톡시벤조페논, 2-하이드록시-4-옥톡시벤조페논, 2-하이드록시-4-도데실옥시벤조페논, 2,2'-디하이드록시-4-메톡시벤조페논, 2,2'-디하이드록시-4,4'-디메톡시벤조페논, 2-하이드록시-4-메톡시-5-설포벤조페논, 비스(2-하이드록시-4-메톡시벤조일페닐)메탄 등의 벤조페논계 화합물; 2-(2'-하이드록시-5'- 메틸페닐)벤조트리아졸, 2-(2'-하이드록시-5'-t-부틸페닐)벤조트리아졸, 2-(2'-하이드록시-3',5'-디-t-부틸페닐)-5-클로로벤조트리아졸, 2-(2'-하이드록시-3',5'-디-t-아밀페닐)벤조트리아졸, 2-[2'-하이드록시-3'-(3",4",5",6"-테트라하이드로프탈이미드메틸)-5'-메틸페닐]벤조트리아졸, 2,2-메틸렌비스[4-(1,1,3,3-테트라메틸부틸)-6-(2H-벤조트리아졸-2-일)페놀], 2-[2-하이드록시-3,5-비스(α,α-디메틸벤질)페닐]벤조트리아졸 등의 벤조트리아졸계 화합물; 2,4-디-t-부틸페닐-3',5'-디-t-부틸-4'-하이드록시벤조에이트 등의 벤조에이트계 화합물; 2-에틸헥실-2-시아노-3,3'-디페닐 아크릴레이트, 에틸-2-시아노-3,3'-디페닐 아크릴레이트 등의 시아노아크릴레트계 화합물; 비스(2,2,6,6-테트라메틸피페리디닐 4)세바케이트 등의 입체성 아민계 화합물; 니켈비스(옥틸페닐)설파이드, [2,2'-티오비스(4-t-옥틸페놀레이트)]-n-부틸아민니켈 등의 유기 금속 화합물, 산화아연, 산화주석, 산화티탄, 탄산칼슘, 실리카, 점토 등의 무기 화합물 등을 들 수 있다. 이들 중에서도 벤조트리아졸계 화합물이 환 구조 함유 중합체와의 상용성 및 가열 경화시의 안정성이 우수하다는 점에서 바람직하다.
자외선 흡수제의 양은 절연성 중합체 100 중량부에 대해 통상적으로는 0.1 내지 30 중량부, 바람직하게는 1 내지 10 중량부이다.
이 외에도, 난연제, 연질 중합체, 내열안정제, 내후안정제, 노화방지제, 레벨링제, 대전방지제, 슬립제, 안티블록킹제, 흐림 방지제, 윤활제, 염료, 안료, 천연유, 합성유, 왁스, 유제, 충전제 등을 기타 성분으로서 사용할 수 있다. 이의 배합 비율은 본 발명의 목적을 손상시키지 않는 범위에서 적절히 선택된다.
(5) 경화성 수지 조성물의 필름:
공정 1에서, 경화성 수지 조성물 층을 형성하기 위해 사용되는 경화성 수지 조성물의 필름(시트를 포함함)은, 통상적으로 경화성 수지 조성물을 용액 캐스팅법이나 용융 캐스팅법 등에 의해 성형된 것이다. 용액 캐스팅법에 의해 필름을 성형하는 경우에는, 절연성 수지와 경화제를 함유하는 유기 용제의 용액(바니시)을 지지체상에 도포한 후 유기 용제를 건조 제거한다.
용액 캐스팅법에 사용되는 지지체로는 수지 필름(캐리어 필름) 및 금속박 등을 들 수 있다. 수지 필름으로서는 통상적으로 열가소성 수지 필름이 사용되며, 구체적으로는 폴리에틸렌 테레프탈레이트 필름, 폴리프로필렌 필름, 폴리에틸렌 필름, 폴리카보네이트 필름, 폴리에틸렌나프탈레이트 필름, 폴리아릴레이트 필름, 나일론 필름 등을 들 수 있다. 이들 수지 필름 중에서 내열성 및 내약품성, 적층후의 박리성 등의 관점에서 폴리에틸렌 테레프탈레이트 필름, 폴리에틸렌 나프탈레이트 필름이 바람직하다.
지지체의 금속박으로는, 예를 들어 구리박, 알루미늄박, 니켈박, 크롬박, 금박, 은박 등을 들 수 있다. 전도성이 양호하고 저렴하다는 점에서 구리박, 특히 전해 구리박 및 압연 구리박이 바람직하다. 지지체의 두께는, 특별히 제한되지 않지만, 작업성 등의 관점에서 통상적으로는 1 내지 150㎛, 바람직하게는 2 내지 100㎛, 보다 바람직하게는 3 내지 50㎛이다.
바니시를 얻은 방법에는 특별한 제한은 없고, 예를 들어 경화성 수지 조성물을 구성하는 각 성분과 유기 용제를 혼합함으로써 얻어진다. 각 성분의 혼합 방법은 통상적인 방법에 따르는 것이 좋고, 예를 들어 교반자 및 마그네틱 교반기를 사용한 교반, 고속 균질기, 분산기, 유성 교반기, 2축 교반기, 볼밀, 3본 롤 등을 사용한 방법 등으로 실시할 수 있다. 이들을 혼합할 때의 온도는 경화제에 의한 반응이 작업성에 영향을 미치지 않는 범위이며, 또한 안전성 면에서 혼합시에 사용되는 유기 용제의 비점 이하가 바람직하다.
유기 용제로서는, 예를 들어 톨루엔, 크실렌, 에틸벤젠, 트리메틸벤젠 등의 방향족 탄화수소계 유기 용제; n-펜탄, n-헥산, n-헵탄 등의 지방족 탄화수소계 유기 용제; 사이클로펜탄, 사이클로헥산 등의 지환식 탄화수소계 유기 용제; 클로로벤젠, 디클로로벤젠, 트리클로로벤젠 등의 할로겐화 탄화수소계 유기 용제; 메틸에틸케톤, 메틸이소부틸케톤, 사이클로펜타논, 사이클로헥사논 등의 케톤계 유기 용제 등을 들 수 있다. 이들 유기 용제는 각각 단독으로 또는 2종 이상 조합하여 사용될 수 있다.
이들 유기 용제 중에서도 미세 배선으로의 매립성이 우수하고, 기포 등을 발생시키지 않는 것으로서, 방향족 탄화수소계 유기 용제 및 지환식 탄화수소계 유기 용제와 같은 비극성 유기 용제와 케톤계 유기 용제와 같은 극성 유기 용제가 혼합된 혼합 유기 용제가 바람직하다. 이들 비극성 유기 용제와 극성 유기 용제의 혼합비는 적절히 선택될 수 있지만, 중량비로 통상적으로는 5:95 내지 95:5, 바람직하게는 10:90 내지 90:10, 보다 바람직하게는 20:80 내지 80:20의 범위이다.
유기 용제의 사용량은 두께의 제어나 평탄성 향상 등의 목적에 따라 적절히 선택되지만, 바니시의 고형분 농도가 통상적으로는 5 내지 70 중량%, 바람직하게는 10 내지 65 중량%, 보다 바람직하게는 20 내지 60 중량%가 되는 범위이다.
도포 방법으로서, 딥 코팅(dip coating), 롤 코팅(roll coating), 커튼 코팅(curtain coating), 다이 코팅(die coating), 슬릿 코팅(slit coating) 등의 방법을 들 수 있다. 유기 용제의 제거 건조의 조건은 유기 용제의 종류에 따라 적절히 선택된다. 건조 온도는 통상적으로는 20 내지 300℃, 바람직하게는 30 내지 200℃이다. 건조 시간은 통상적으로는 30초 내지 1시간, 바람직하게는 1분 내지 30분이다.
필름의 두께는 통상적으로는 0.1 내지 150㎛, 바람직하게는 0.5 내지 100㎛, 보다 바람직하게는 1 내지 80㎛이다. 필름을 단독으로 얻고 싶은 경우에는 지지체상에 필름을 형성한 후 지지체로부터 박리한다.
공정 1에서, 이 경화성 수지 조성물의 필름을 내층 기판의 표면에 부착시키기 위해서는, 통상적으로 지지체가 부착된 필름을 도전체 회로에 접하도록 중첩시켜, 가압 라미네이터, 프레스, 진공 라미네이터, 진공 프레스, 롤 라미네이터 등의 가압기를 사용하여 가열 압착(라미네이션)하여 기판 표면과 필름의 계면에 실질적으로 공극이 존재하지 않도록 양자를 결합시킨다. 가열 압착은 배선으로의 매립성을 향상시키고, 기포 등의 발생을 억제하기 위해서 진공하에 실시하는 것이 바람직하다. 가열 압착시의 온도는 통상적으로는 30 내지 250℃, 바람직하게는 70 내지 200℃이며, 압착력은 통상적으로는 10kPa 내지 20MPa, 바람직하게는 100kPa 내지 10MPa이며, 압착 시간은 통상적으로는 30초 내지 5시간, 바람직하게는 1분 내지 3시간이다. 가열 압착시에는 통상적으로는 100kPa 내지 1Pa, 바람직하게는 40kPa 내지 10Pa로 분위기를 감압한다.
내층 기판에 부착된 필름은 2개 이상일 수 있고, 예를 들어 전기 절연층(b)의 평탄성을 향상시킬 목적 및 전기 절연층(b)의 두께를 증가시킬 목적으로 필름이 부착된 내층 기판에 상기 필름과 접하도록 별도의 필름을 부착시킬 수 있다. 내층 기판에 복수의 필름을 부착시켜 필름을 적층하는 경우, 하기 공정 2에서 금속 원자 또는 금속 이온에 배위 가능한 구조를 갖는 화합물과 접촉하는 것은 마지막에 적층된 필름의 표면이 된다.
도포법에 의해 수지 조성물 층을 형성하는 경우에는 상기 경화성 수지 조성물의 바니시를 내층 기판상에 직접 도포하고 건조하는 것이 바람직하다. 도포 및 건조 방법, 및 조건 등은 경화성 수지 조성물의 필름을 형성하는 경우와 동일할 수 있다.
3. 공정 2
공정 2에서, 공정 1에서 형성된 경화성 수지 조성물 층의 표면에 금속 원자 또는 금속 이온에 배위 가능한 구조를 갖는 화합물을 접촉시킨다. 내층 기판상에 경화성 수지 조성물의 필름을 부착시켜 상기 수지 조성물 층을 형성할 때, 지지체 부착 필름을 사용했을 경우에는 이 지지체를 벗긴 후에 이 공정 2를 실시한다.
금속 원자 또는 금속 이온에 배위 가능한 구조를 갖는 화합물(이하, "배위 구조 함유 화합물"로서 지칭되는 경우도 있음)은 특별히 제한되지 않고, 아미노기, 티올기, 카복실기, 시아노기 등 금속 원자 또는 금속 이온에 배위 가능한 작용기를 갖는 화합물, 금속 원자 또는 금속 이온과의 배위능을 갖는 복소환 화합물 등의 비 공유 전자쌍을 갖는 화합물이 예시되어 있다.
이들 중에서도 질소 원자, 산소 원자 또는 황 원자를 함유하는 복소환 화합물이 바람직하고, 질소 원자를 함유하는 복소환 화합물이 보다 바람직하다. 이들의 복소환 화합물은 추가로 금속 원자 또는 금속 이온에 배위 가능한 작용기를 가질 수 있다. 금속 원자 또는 금속 이온에 배위 가능한 작용기를 갖는 복소환 화합물은 보다 높은 패턴 밀착성을 부여한다는 점에서 바람직하다.
산소 원자, 황 원자 또는 질소 원자를 함유하는 복소환 화합물로는 피롤류, 피롤린류, 피롤리딘류, 피라졸류, 피라졸린류, 피라졸리딘류, 이미다졸류, 이미다졸린류, 트리아졸류, 테트라졸류, 피리딘류, 피페리딘류, 피리다진류, 피리미딘류, 피라진류, 피페라진류, 트리아진류, 테트라진류, 인돌류, 이소인돌류, 인다졸류, 푸린류, 노르하르만류, 페리미딘류, 퀴놀린류, 이소퀴놀린류, 시놀린류, 퀴녹살린류, 퀴나졸린류, 나프티리딘류, 프테리딘류, 카바졸류, 아크리딘류, 페나진류, 페난트리딘류, 페난트롤린류, 푸란류, 디옥솔란류, 피란류, 디옥산류, 벤조푸란류, 이소벤조푸란류, 쿠마린류, 디벤조푸란류, 플라본류, 트리티안류, 티오펜류, 벤조티오펜류, 이소벤조티오펜류, 디티인류, 티안트렌류, 티에노티오펜류, 옥사졸류, 이소옥사졸류, 옥사디아졸류, 옥사진류류, 모르폴린류, 티아졸류, 이소티아졸류, 티아디아졸류, 티아진류, 페노티아진류 등을 들 수 있다.
이들 중에서도 경화성 수지 조성물 중의 성분과 반응하여, 이들 화합물이 하기 공정에서 형성되는 전기 절연층(b)에 견고하게 유지되며, 이후에 형성되는 금속 박막층이 박리되기 어려운 효과를 갖는다는 점에서 하기 화합물이 바람직하다.
(1) 이미다졸류:
이미다졸; 2-머캅토 이미다졸, 2-머캅토메틸벤조이미다졸, 2-(2-머캅토에틸)-벤조이미다졸, 2-머캅토-4-아자벤조이미다졸 등의 티올기를 갖는 이미다졸류; 이미다졸-4-디티오카복실산, 2-메틸이미다졸-4-디티오카복실산, 2-에틸이미다졸-4-디티오카복실산, 2-이소프로필이미다졸-4-디티오카복실산, 2-n-부틸이미다졸-4-디티오카복실산, 2-페닐이미다졸-4-디티오카복실산, 4-메틸이미다졸-5-디티오카복실산, 2-페닐-4-메틸이미다졸-5-디티오카복실산, 2-에틸이미다졸-4-디티오카복실산, 2-n-운데실이미다졸-4-디티오카복실산 등의 이미다졸 디티오카복실산; 이미다졸-2-카복실산, 이미다졸-4-카복실산, 2-메틸이미다졸-4-카복실산, 2-페닐이미다졸-4-카복실산, 2-메틸-4-메틸이미다졸-5-카복실산, 2-(2-카복시에틸)-벤조이미다졸, 이미다졸-2-카복시아미드 등의 카복실기를 갖는 이미다졸류; 1-(2-아미노에틸)-2-메틸이미다졸, 1-(2-아미노에틸)-2-에틸이미다졸, 2-아미노이미다졸 설페이트, 2-(2-아미노에틸)-벤조이미다졸 등의 아미노기를 갖는 이미다졸류; 2-시아노이미다졸, 4-시아노이미다졸, 4-메틸-5-시아노이미다졸, 2-메틸-5-시아노이미다졸, 2-페닐-5-시아노이미다졸, 4-시아노메틸이미다졸, 1-(2-시아노에틸)-2-에틸이미다졸, 1-(2-시아노에틸)-2-에틸-4-메틸이미다졸, 1-(2-시아노에틸)-2-n-운데실이미다졸, 1-(2-시아노에틸)-2-페닐이미다졸 등의 시아노기를 갖는 이미다졸류; 2-메틸이미다졸, 2-에틸이미다졸, 2-이소프로필이미다졸, 2-n-프로필이미다졸, 2-n-부틸이미다졸, 2-페닐이미다졸, 2-n-운데실이미다졸, 2-n-헵타데실이미다졸, 1,2-디메틸이미다졸, 1-메틸-2-에틸이미다졸, 1-벤질-2-메틸이미다졸, 1-벤질-2-에틸이미다 졸, 1-벤질-2-페닐이미다졸, 4-메틸이미다졸, 2,4-디메틸이미다졸, 2-에틸-4-메틸이미다졸, 2-n-부틸-4-메틸이미다졸, 2-페닐-4-메틸이미다졸, 1-메틸이미다졸, 2-n-부틸-4-클로로-5-포르밀이미다졸, 2-포르밀이미다졸, 4-포르밀이미다졸, 2-메틸-4-포르밀이미다졸, 2-n-부틸-4-포르밀이미다졸, 2-페닐-4-포르밀이미다졸, 4-메틸-5-포르밀이미다졸, 2-에틸-4-메틸-5-포르밀이미다졸, 2-페닐-4-메틸-5-포르밀이미다졸, 2-메틸-4,5-디포르밀이미다졸, 2-에틸-4,5-디포르밀이미다졸, 2-이소프로필-4,5-디포르밀이미다졸, 2-n-프로필-4,5-디포르밀이미다졸, 2-n-부틸-4,5-디포르밀이미다졸, 2-n-운데실-4,5-디포르밀이미다졸, 2-니트로이미다졸, 1-{2-하이드록시-3-(3-트리메톡시실릴프로필옥시)}프로필이미다졸, 4-하이드록시메틸이미다졸 하이드로클로라이드, 2-하이드록시메틸이미다졸 하이드로클로라이드, 2-메틸-4,5-디하이드록시메틸이미다졸, 2-에틸-4,5-디하이드록시메틸이미다졸, 2-이소프로필-4,5-디하이드록시메틸이미다졸, 2-n-프로필-4,5-디하이드록시메틸이미다졸, 2-n-부틸-4,5-디하이드록시메틸이미다졸, 2-페닐-4,5-디하이드록시메틸이미다졸, 2-n-운데실-4,5-디하이드록시메틸이미다졸, 벤조이미다졸, 2-하이드록시메틸 벤조이미다졸, 2-클로로메틸벤조이미다졸, 1-{3-(3-트리메톡시실릴프로필옥시)}프로필이미다졸, 4-티오카바모일 이미다졸, 2-메틸-4-티오카바모일 이미다졸, 4-메틸-5-티오카바모일 이미다졸, 2-에틸-4-메틸-5-티오카바모일 이미다졸, 2-페닐-4-티오카바모일 이미다졸, 2-(2'-메틸이미다졸릴-4')-벤조이미다졸, 2-(2'-페닐이미다졸릴-4')-벤조이미다졸, 4-아자벤조이미다졸, 2-하이드록시-4-아자벤조이미다졸, 2-하이드록시메틸-4-아자벤조이미다졸의 기타 기를 갖는 이미다졸류 등.
(2) 피라졸류:
피라졸; 4-카복시메틸피라졸, 5-카복시메틸피라졸, 1-메틸-4-카복시메틸피라졸, 1-이소프로필-4-카복시메틸피라졸, 1-벤질-4-카복시메틸피라졸, 1-메틸-5-카복시메틸피라졸, 1-이소프로필-5-카복시메틸피라졸, 1-벤질-5-카복시메틸피라졸, 1,3-디메틸-4-카복시메틸피라졸, 1-이소프로필-3-메틸-4-카복시메틸피라졸, 1-벤질-3-메틸-4-카복시메틸피라졸, 1,3-디메틸-5-카복시메틸피라졸, 1-이소프로필-3-메틸-5-카복시메틸피라졸, 1-벤질-3-메틸-5-카복시메틸피라졸, 1,5-디메틸-4-카복시메틸피라졸, 1-메틸-4-카복시메틸-5-하이드록시피라졸, 1-메틸-4-클로로-5-카복시메틸피라졸, 1-메틸-4,5-디카복시메틸피라졸, 1-메틸-4-시아노-5-카복시메틸피라졸, 1-메틸-4-카복시메틸-5-클로로피라졸, 1-이소프로필-4-카복시메틸-5-메틸피라졸, 1-이소프로필-4-카복시메틸-5-하이드록시피라졸, 1-이소프로필-4-클로로-5-카복시메틸피라졸, 1-이소프로필-4,5-디카복시메틸피라졸, 1-이소프로필-4-디카복시메틸-5-클로로피라졸, 1-벤질-4-카복시메틸-5-하이드록시피라졸, 1-벤질-4-카복시메틸-5-메틸피라졸, 1-벤질-4-클로로-5-카복시메틸피라졸, 1-벤질-4,5-디카복시메틸피라졸, 1-벤질-4-카복시메틸-5-클로로피라졸, 3-메틸-4-카복시메틸-5-하이드록시피라졸, 3,5-디메틸-4-카복시메틸피라졸, 3-메틸-4-클로로-5-카복시메틸피라졸, 3-메틸-4,5-디카복시메틸피라졸, 3-메틸-4-디카복시메틸-5-클로로피라졸, 1,3,5-트리메틸-4-카복시메틸피라졸, 1-벤질-3,5-디메틸-4-카복시메틸피라졸, 1,3-디메틸-4-카복시메틸-5-하이드록시피라졸, 1,3-디메틸-4-클로로-5-카복시메틸피라졸, 1,3-디메틸-4,5-디카복시메틸피라졸 등의 카복실기를 갖는 피라졸류; 4-시아노피라졸, 1-메틸-4-시아노피라졸, 1-이소프로필-4-시아노피라졸, 1-벤질-4-시아노피라졸, 1,3-디메틸-4-시아노피라졸, 1-이소프로필-3-메틸-4-시아노피라졸, 1-벤질-3-메틸-4-시아노피라졸, 1,5-디메틸-4-시아노피라졸, 1-이소프로필-4-시아노-5-메틸피라졸, 1-이소프로필-4-시아노-5-하이드록시피라졸, 1-이소프로필-4-시아노-5-클로로피라졸, 1-벤질-4-시아노-5-메틸피라졸, 1-벤질-4-시아노-5-하이드록시피라졸, 1-벤질-4-시아노-5-클로로피라졸, 3,5-디메틸-4-시아노피라졸, 3-메틸-4-시아노-5-하이드록시피라졸, 3-메틸-4-시아노-5-클로로피라졸, 1,3,5-트리메틸-4-시아노피라졸, 1-벤질-3,5-디메틸-4-시아노피라졸, 1,3-디메틸-4-시아노-5-하이드록시피라졸 등의 시아노기를 갖는 피라졸류; 5-아미노피라졸, 1-메틸-5-아미노피라졸, 1-이소프로필-5-아미노피라졸, 1-벤질-5-아미노피라졸, 1,3-디메틸-5-아미노피라졸, 1-이소프로필-3-메틸-5-아미노피라졸, 1-벤질-3-메틸-5-아미노피라졸, 1-메틸-4-클로로-5-아미노피라졸, 1-메틸-4-아시노-5-아미노피라졸, 1-이소프로필-4-클로로-5-아미노피라졸, 3-메틸-4-클로로-5-아미노피라졸, 1-벤질-4-클로로-5-아미노피라졸, 1,3-디메틸-4-클로로-5-아미노피라졸 등의 아미노기를 갖는 피라졸류; 1-메틸-4-카복시메틸-5-아미노피라졸, 1-이소프로필-4-카복시메틸-5-아미노피라졸, 1-벤질-4-카복시메틸-5-아미노피라졸, 3-메틸-4-카복시메틸-5-아미노피라졸, 1,3-디메틸-4-카복시메틸-5-아미노피라졸, 1-이소프로필-4-시아노-5-아미노피라졸, 1-벤질-4-시아노-5-아미노피라졸, 3-메틸-4-시아노-5-아미노피라졸, 1,3-디메틸-4-시아노-5-아미노피라졸, 1-이소프로필-4-시아노-5-카복시메틸피라졸, 1-벤질-4-시아노-5-카복시메틸피라졸, 3-메틸-4-시아노-5-카복시메틸피라졸, 1,3-디메틸-4-시아노-5-카복시메틸피라졸 등의 아미노기, 카복실기 또는 시아노기 중 어느 하나를 2 이상 갖는 피라졸류; 1-메틸피라졸, 1-이소프로필피라졸, 1-벤질피라졸, 3-메틸피라졸, 5-메틸피라졸, 1,3-디메틸피라졸, 4-클로로피라졸, 5-하이드록시피라졸, 5-클로로피라졸, 1-메틸-4-클로로피라졸, 1-이소프로필-4-클로로피라졸, 1,5-디메틸피라졸, 1-메틸-5-하이드록시피라졸, 1-메틸-5-클로로피라졸, 1-이소프로필-5-메틸피라졸, 1-이소프로필-5-하이드록시피라졸, 1-이소프로필-5-클로로피라졸, 1-벤질-5-메틸피라졸, 1-벤질-5-하이드록시피라졸, 1-벤질-5-클로로피라졸, 1,3-디메틸-4-클로로피라졸, 1-벤질-3-메틸-4-클로로피라졸, 1,3,5-트리메틸피라졸, 1,3-디메틸-5-하이드록시피라졸, 1,3-디메틸-5-클로로피라졸, 1-이소프로필-3-메틸-5-하이드록시피라졸, 1-벤질-3,5-디메틸피라졸, 1-벤질-3-메틸-5-에틸피라졸, 1-메틸-4-아시노-5-하이드록시피라졸, 1-메틸-4,5-디클로로피라졸, 1-메틸-4-아시노-5-클로로피라졸, 1-이소프로필-4-클로로-5-메틸피라졸, 1-이소프로필-4-클로로-5-하이드록시피라졸, 1-이소프로필-4,5-디클로로피라졸, 1-벤질-4-클로로-5-메틸피라졸, 1-벤질-4-클로로-5-하이드록시피라졸, 1-벤질-4,5-디클로로피라졸, 3,5-디메틸-4-클로로피라졸, 3-메틸-4-클로로-5-하이드록시피라졸, 3-메틸-4,5-디클로로피라졸, 1,3,5-트리메틸-4-클로로피라졸, 1-이소프로필-3,5-디메틸-4-클로로피라졸, 1,3-디메틸-4-클로로-5-하이드록시피라졸 등의 기타 기를 갖는 피라졸류 등.
(3) 트리아졸류:
1,2,4-트리아졸; 1-아미노-1,2,4-트리아졸, 2-아미노-1,2,4-트리아졸, 1,2- 디아미노-1,2,4-트리아졸, 1-아미노-2-하이드록시-1,2,4-트리아졸, 2,5-디아미노-1,2,4-트리아졸, 2-아미노-5-하이드록시-1,2,4-트리아졸, 1,2,5-트리아미노-1,2,4-트리아졸, 1,2-디아미노-5-하이드록시-1,2,4-트리아졸 등의 아미노기를 갖는 트리아졸류; 1-머캅토-1,2,4-트리아졸, 2-머캅토-1,2,4-트리아졸 등의 티올기를 갖는 트리아졸류; 1-아미노-2-머캅토-1,2,4-트리아졸, 1-머캅토-2-아미노-1,2,4-트리아졸, 2-아미노-5-머캅토-1,2,4-트리아졸, 1,2-디아미노-5-머캅토트리아졸, 1-머캅토-2,5-디아미노-1,2,4-트리아졸, 1-머캅토-2-아미노-5-머캅토-1,2,4-트리아졸, 1-머캅토-2-아미노-5-하이드록시-1,2,4-트리아졸, 1,5-디머캅토-2-아미노-1,2,4-트리아졸, 3-아미노-1,2,4-트리아졸-5-카복실산 등의 아미노기, 티올기 또는 카복실기 중 어느 하나를 2개 이상 갖는 트리아졸류; 2-하이드록시-1,2,4-트리아졸 등의 기타 기를 갖는 트리아졸류 등.
(4) 트리아진류:
2-아미노 트리아진, 2,4-디아미노 트리아진, 2,4-디아미노-6-[6-{2-(2-메틸-1이미다졸릴)에틸}트리아진] 등의 아미노기를 갖는 트리아진류; 2-아닐리노-4,6-디머캅토-s-트리아진, 2-모르폴릴-4,6-디머캅토-s-트리아진, 2-모노라우릴-4,6-디머캅토-s-트리아진, 2,4,6-트리머캅토-s-트리아진, 2,4,6-트리머캅토-s-트리아진-모노소듐염, 2,4,6-트리머캅토-s-트리아진-트리소듐염 등의 티올기를 갖는 트리아진류; 2-디부틸아미노-4,6-디머캅토-s-트리아진 등의 아미노기와 티올기를 갖는 트리아진류 등.
이들 중에서도 아미노기, 티올기, 카복실기 또는 시아노기를 갖는 이미다졸 류, 피라졸류, 트리아졸류 또는 트리아진류가 바람직하다.
(5) 접촉 방법:
배위 구조 함유 화합물과 경화성 수지 조성물 층의 표면을 접촉시키는 방법은 특별히 제한되지 않는다. 구체적인 예로는 (1) 배위 구조 함유 화합물을 물 또는 유기 용제에 녹여 용액으로 만든 후, 이 용액중에 수지 조성물 층이 형성된 내층 기판을 침지하는 딥핑법(dipping process), (2) 상기 용액을 내층 기판상에 형성된 수지 조성물 층의 표면에 분무 등으로 도포하는 분무법 등을 들 수 있다. 접촉 조작은 1회 또는 2회 이상을 반복하여 실시할 수 있다.
접촉시의 온도는 배위 구조 함유 화합물 및 이의 용액의 비점, 융점, 조작성 및 생산성 등을 고려하여 임의로 선택할 수 있지만, 통상적으로는 10 내지 100℃, 바람직하게는 15 내지 65℃에서 실시한다. 접촉 시간은 성형체 표면에 부착시키고 싶은 배위 구조 함유 화합물의 양 및 이의 용액의 농도, 생산성 등에 따라 임의로 선택할 수 있지만, 통상적으로는 0.1 내지 360분, 바람직하게는 0.1 내지 60분이다.
이어서, 과량의 배위 구조 함유 화합물을 제거하기 위해, 질소 등의 불활성 기체를 불어주거나, 30 내지 180℃, 바람직하게는 50 내지 150℃에서 1분 이상, 바람직하게는 5 내지 120분 동안, 오븐속에서 건조시킬 수 있다. 오븐에서 건조시키는 경우, 도전체 회로가 구리와 같은 금속인 경우에 특히 산화 방지의 관점에서 질소 분위기하에 건조하는 것이 바람직하다. 또한, 이러한 제거 조작전에 물 또는 유기 용제로 기판 표면을 세정할 수도 있다.
배위 구조 함유 화합물은 필요한 경우에 용제에 용해시켜 사용된다. 사용되는 용제는 특별히 제한되지 않으며, 경화성 수지 조성물 층이 용이하게 용해되지 않으며, 배위 구조 함유 화합물이 용해되는 것을 선택하는 것이 바람직하다. 그 구체적인 예로는 물; 테트라하이드로푸란 등의 에테르류; 에탄올 및 이소프로판올 등의 알콜류; 아세톤 등의 케톤류; 에틸셀로솔브 아세테이트 등의 셀로솔브류 등 극성 용제 및 이들의 혼합물을 들 수 있다. 배위 구조 함유 화합물 용액 중의 배위 구조 함유 화합물 농도는 특별히 제한되지 않지만, 배위 구조 함유 화합물이, 본 공정의 조작성의 관점에서 통상적으로는 0.001 내지 70 중량%, 바람직하게는 0.01 내지 50 중량%이다.
사용 온도에서 배위 구조 함유 화합물이 액체이며, 배위 구조 함유 화합물을 상기 공정 1에서 형성된 경화성 수지 조성물 층의 표면과 접촉시키는 조작에 문제가 없는 경우에는 특별히 용제에 용해시키지 않고 그대로 사용할 수 있다.
본 발명에서 배위 구조 함유 화합물 용액은 상술한 배위 구조 함유 화합물을 주재료로 하는 것으로, 배위 구조 함유 화합물 이외의 성분으로서 성형체가 중첩된 내층 기판과 배위 구조 함유 화합물 용액의 젖음성을 향상시키기 위해 사용되는 계면활성제 및 그 밖의 첨가물 등을 들 수 있다. 이들 첨가물의 사용량은 밀착성 확보의 관점에서 배위 구조 함유 화합물에 대해 10 중량% 이하, 바람직하게는 5 중량% 이하, 보다 바람직하게는 1 중량% 이하이다.
도 3에서 양면에 도전체 회로가 형성된 내층 기판을 이용하여 그 양면에 경화성 수지 조성물 층(3, 3')을 형성하고, 또한 이들 위에 금속 원자 또는 금속 이온에 배위 가능한 구조를 갖는 화합물(4, 4')을 접촉시키는 실시 형태의 단면도를 나타낸다. 도 3에서는 배위 구조 함유 화합물(4, 4')이 층을 형성하도록 도시되어 있지만, 실제로는 여분의 용액을 제거하고 건조하기 때문에 물리적으로 유리된 층을 형성하는 것은 아니며, 최종적으로는 경화성 수지 조성물 층의 표면 부분에 흡착되거나 침투된다(주로, 침투된다).
금속 원자 또는 금속 이온에 배위 가능한 구조를 갖는 화합물은 미량으로도 밀착성 개선 효과가 있지만, 경화성 수지 조성물 층에 대한 침투량은 바람직하게는 0.1μg/m2 내지 1g/m2, 보다 바람직하게는 10μg/m2 내지 500mg/m2 이다.
4. 공정 3
상기 공정 2에 이어서, 경화성 수지 조성물 층을 경화시켜 전기 절연층(b)을 형성한다. 경화성 수지 조성물 층의 경화는, 통상적으로 상기 수지 조성물 층(실제로는, 상기 수지 조성물 층이 형성된 내층 기판 전체임)을 가열함으로써 실시한다. 경화제의 종류에 따라 경화 조건은 적절히 선택되지만, 경화 온도는 통상적으로는 30 내지 400℃, 바람직하게는 70 내지 300℃, 보다 바람직하게는 100 내지 200℃이며, 경화 시간은 통상적으로는 0.1 내지 5시간, 바람직하게는 0.5 내지 3시간이다. 가열 방법은 특별히 제한되지 않고, 예를 들어 오븐 등을 이용하여 실시하는 것이 좋다. 통상적으로, 다층 회로 기판을 형성하는 경우에 내층 기판의 도전체 회로(A)와 추후에 형성되는 도전체 회로(B)가 접속되기 때문에, 금속 박막층을 형성하기 전에 전기 절연층(b)에 비아홀 형성용 개구를 형성한다.
비아홀 형성용 개구가 포토리소그래피에 의해 형성되는 경우, 경화성 수지 조성물 층을 경화시키기 전에 패턴을 형성하기 위한 마스킹을 실시하여 레지스트를 광경화시킨 후, 광에 의해 경화되지 않은 부분을 제거한 후, 상술한 바와 같은 경화를 실시한다.
비아홀 형성용 개구를 전기 절연층(b)에 형성하는 방법으로서, 포토리소그래피에 의한 방법을 사용하지 않는 경우에는, 통상적으로 수지 조성물 층을 경화시켜서 전기 절연층(b)을 형성한 후, 하기 공정 4 이전에 드릴, 레이저, 플라즈마 에칭 등의 물리적 처리 등에 의해 비아홀 형성용 개구를 형성한다. 전기 절연층(b)의 특성을 저하시키지 않으면서 보다 미세한 비아홀을 형성할 수 있다는 관점에서 탄산가스 레이저, 엑시머레이저, UV-YAG 레이저 등의 레이저에 의한 방법이 바람직하다.
도 4에서는 경화성 수지 조성물 층을 경화시켰을 때, 배위 구조 함유 화합물(5, 5')이 외층의 표면 부분에 침투되는 상태를 나타낸다. 또한, 도 4에서는 비아홀(6, 6')이 개구되는 예를 나타낸다.
5. 공정 4
공정 4에서 사용되는 전기 절연층(b)은 통상적으로 비아홀 형성용 개구(6,6')를 갖는다. 공정 4에서는 전기 절연층(b)을 형성한 후, 그 위에 금속 박막층을 형성한다.
전기 절연층(b)의 표면과 비아홀 형성용 개구(6, 6')의 내벽면에 무전해 도금법, 스퍼터링법, 진공증착법 등에 의해 금속 박막층(7, 7')을 형성할 수 있다. 금속 박막층의 형성 방법으로는 무전해 도금 또는 스퍼터링에 의한 것이 바람직하다.
금속 박막층의 형성이 무전해 도금에 의해 실시되는 경우, 금속 박막층을 전기 절연층(b)의 표면에 형성하기 전에 전기 절연층상에 은, 팔라듐, 아연, 코발트 등의 촉매 핵을 흡착시키는 것이 일반적이다.
촉매 핵을 전기 절연층(b)에 부착시키는 방법은 특별히 제한되지 않고, 예를 들어 필요한 경우에 과망간산 칼륨 수용액 및 과망간산 나트륨 수용액 등의 알칼리성 수용액을 전기 절연층(b)과 접촉시킨 후, 황산 하이드록시아민과 황산의 혼합액 등의 산성 수용액에 의해 중화 환원 처리하고, 이어서 은, 팔라듐, 아연, 코발트 등의 금속 화합물 및 이들의 염 및 착체를 물 또는 알콜 또는 클로로포름 등의 유기 용제에 0.001 내지 10 중량%의 농도로 용해된 용액(필요한 경우에, 산, 알칼리, 착화제, 환원제 등을 함유하고 있을 수 있음)에 침지한 후, 금속을 환원시키는 방법 등을 들 수 있다.
중량 평균 분자량이 10,000 내지 1,000,000인 절연성 중합체를 함유하는 경화성 수지 조성물을 이용하여 전기 절연층(b)을 형성하면, 금속 박막층을 형성하기 전에 촉매 흡착 처리에서의 조면화가 고도로 억제되고, 전기 절연층(b)은 실질적으로 조면화되지 않는다. 여기서, 실질적으로 조면화되지 않는다라고 하는 것은 촉매가 흡착된 전기 절연층(b)의 표면 조도(Ra)가 0.1㎚ 내지 500㎚, 바람직하게는 0.1㎚ 내지 200㎚의 범위내에 있다는 것을 의미한다.
무전해 도금에 이용되는 무전해 도금액으로는 공지된 자기 촉매형의 무전해 도금액 중 어느 하나가 사용될 수 있다. 예를 들어, 차아인산 암모늄 또는 차아인산, 수소화 붕소 암모늄 및 히드라진, 포르말린 등을 환원제로 하는 무전해 구리 도금액, 차아인산 나트륨을 환원제로 하는 무전해 니켈-인 도금액, 디메틸아민보란을 환원제로 하는 무전해 니켈-붕소 도금액, 무전해 팔라듐 도금액, 차아인산 나트륨을 환원제로 하는 무전해 팔라듐-인 도금액, 무전해 금 도금액, 무전해 은 도금액, 차아인산 나트륨을 환원제로 하는 무전해 니켈-코발트-인 도금액 등의 무전해 도금액을 이용할 수 있다.
금속 박막층을 형성한 후, 그 표면을 방청제와 접촉시켜 방청 처리를 할 수도 있다.
스퍼터링에 의해 금속 박막층을 형성되는 경우에는 밀착성을 향상시키기 위해, 미리 전기 절연층(b)의 표면을 플라즈마와 접촉시키는 플라즈마 처리를 실시하는 것이 바람직하다. 플라즈마 처리에 사용되는 불활성 기체로는 네온 가스, 아르곤 가스, 크립톤 가스, 크세논 가스, 질소 가스 등이 사용된다. 그 중에서도, 질소 가스 및/또는 아르곤 가스가 바람직하다. 플라즈마를 발생시키는 방법에는 특별히 제한은 없으며, 불활성 기체를 플라즈마 발생 장치내에 도입하여 플라즈마를 발생시키는 것이 좋다.
플라즈마 처리 방법에서는 특별히 제한은 없고, 전기 절연층상에 금속으로 이루어진 도전체 회로를 형성할 때, 일반적으로 사용되는 플라즈마 처리 장치를 이용하여 실시하는 것이 좋다. 플라즈마 처리에 요구되는 시간은 특별히 제한되지 않고, 통상적으로는 1초 내지 30분, 바람직하게는 10초 내지 10분이다. 플라즈마 처리시의 플라즈마의 주파수 및 출력, 플라즈마 발생을 위한 기체압, 및 처리 온도에 대해서도 특별히 제한은 없고, 플라즈마 처리 장치에서 취급할 수 있는 범위인 것이 좋다. 주파수는 통상적으로 13.56MHz이다. 출력은 통상적으로 50W 내지 1,000W이다. 기체압은 통상적으로 0.01Pa 내지 10Pa이다. 온도는 통상적으로 20℃ 내지 250℃이고, 바람직하게는 20℃로 내지 180℃이다. 출력이 너무 높으면, 전기 절연층의 표면에 균열이 발생할 수 있다. 기체압이 너무 높으면, 전기 절연층의 표면 평활성이 저하될 수 있다.
스퍼터링 방법에서는 특별한 제한은 없고, 직류 2극 스퍼터링, 고주파 스퍼터링, 마그네트론 스퍼터링, 대향 타겟 스퍼터링, ECR 스퍼터링, 바이어스 스퍼터링, 플라즈마 제어형 스퍼터링, 멀티·타겟 스퍼터링 등을 이용할 수 있다. 이들 중에서 직류 2극 스퍼터링 및 고주파 스퍼터링이 바람직하다. 스퍼터링 처리시의 출력, 플라즈마 발생을 위한 기체압, 및 처리 온도에 대해서도 특별히 제한은 없고, 스퍼터링 장치에서 취급할 수 있는 범위인 것이 좋다. 출력은 통상적으로 10W 내지 1000W이다. 기체압은 통상적으로 0.01Pa 내지 10Pa이다. 온도는 통상적으로는 20℃ 내지 250℃, 바람직하게는 20℃ 내지 180℃이다. 제막 속도는 통상적으로는 0.01㎚/초 내지 100㎚/초, 바람직하게는 0.1㎚/초 내지 10㎚/초이다. 제막 속도가 너무 빠르면, 형성한 금속막에 균열이 발생할 수 있다. 기체압이 너무 높으면 밀착성이 저하될 수 있다.
이러한 스퍼터링법으로 형성되는 금속 박막은 1종의 금속에 의해 형성될 수 있고, 복수의 금속에 의해 형성될 수도 있다. 금속 박막은 단층일 수 있고, 2층 이상 적층된 것일 수도 있다. 금속 박막을 형성하기 위한 금속은 알루미늄, 철, 텅스텐, 몰리브덴, 주석, 니켈, 크롬, 코발트, 망간, 티탄, 구리, 은, 금, 백금 등 임의의 금속일 수 있다.
전기 절연층(b)에 대해 우수한 밀착성을 얻을 수 있다는 점에서 바람직하게는 구리 이외의 금속, 보다 바람직하게는 니켈, 크롬, 코발트, 망간, 몰리브덴, 주석, 또는 이들의 혼합물의 막을 제 1 금속 박막층으로 하여, 전기 절연층(b)의 표면에 형성되는 것이 바람직하다. 상기 제 1 금속 박막층 위에 구리로 이루어진 제 2 금속 박막층을 형성하는 것이 특히 바람직하다.
본 발명에서는, 공정 4에서 금속 박막층을 형성한 후, 공정 5 이전에 밀착성 향상 등을 위해 상기 금속 박막층을 가열 처리할 수 있다. 가열 처리는 가압 조건하에 실시할 수 있다.
가열 처리를 가압 조건하에 수행하는 경우에, 압력을 가하는 방법으로서, 예를 들어 열 프레스기, 가압 가열 롤기 등을 이용하여 기판에 물리적으로 압력을 가하는 방법을 들 수 있다. 가해지는 압력은 통상적으로는 0.1MPa 내지 20MPa, 바람직하게는 0.5MPa 내지 10MPa이다. 가열 온도는 통상적으로는 50 내지 350℃, 바람직하게는 80 내지 250℃이다. 이 범위의 온도이면, 금속 박막층과 전기 절연층(b) 사이에 높은 밀착성을 확보할 수 있다.
금속 박막층의 두께는 바람직하게는 10㎚ 내지 3㎛, 보다 바람직하게는 15 ㎚ 내지 1㎛이다. 이 범위내의 두께이면, 금속 박막층은 단층이거나 다층일 수 있다. 구리층을 상층으로 하고, 구리 이외의 금속층을 중간 금속층(하지 금속층)으로 하는 경우에, 중간 금속층의 두께는 바람직하게는 10 내지 500㎚, 보다 바람직 하게는 15 내지 300㎚ 정도이다.
도 5에서는 내층 기판의 양면에 전기 절연층(b, b')(7, 7') 상에 각각 금속 박막층(8, 8')이 형성된 실시 형태의 단면도를 나타낸다.
6. 공정 5
공정 5에서는 공정 4에서 형성한 금속 박막층을 이용하여 전기 절연층(b)의 표면에 도전체 회로(B)를 형성한다.
금속 박막층을 이용하여 도전체 회로(도체 패턴)를 형성하는 방법으로는 감색법(subtractive process), 풀 어디티브법, 서브애디티브법(subadditive process) 등, 당해 기술분야에서 주지되거나 공지된 다양한 방법을 사용할 수 있다. 금속 박막상에 도전체 회로로서 필요한 금속 두께를 형성하는 방법으로는 전해 도금을 실시하는 방법이 일반적이지만, 경우에 따라 무전해 도금을 연속으로 수행하는 방법도 사용할 수 있다.
전해 도금을 이용하는 방법으로는, 금속 박막층의 표면에 레지스트 패턴을 형성한 후, 전해 도금을 실시하여 이의 금속 박막층의 표면에 패턴 형상의 전해 도금 금속층을 형성하고, 이어서 레지스트의 제거 및 에칭 처리를 순차적으로 실시함으로써 이 전기 절연층(b)의 표면에 도전체 회로(B)를 형성하는 방법이 있다. 이 방법에 의해 형성된 도전체 회로(B)는 통상적으로 금속 박막층과 그 위에 성장시킨 전해 도금 금속층으로 이루어진다.
도 6에서는 상기 방법에 의해 내층 기판의 양면에 형성된 도전체 회로(B, B')(9, 9')를 포함하는 다층 회로 기판의 실시 형태의 단면도를 나타낸다.
상기 방법 이외에, 예를 들어 배위 구조 함유 화합물을 경화성 수지 조성물 층의 표면에 패턴 형상으로 접촉시키고, 상기 화합물의 패턴을 이용하여 도금에 의해 도전체 회로를 형성하는 방법이 있다. 이는 경화성 수지 조성물 층의 표면에 패턴 형상으로 접촉된 배위 구조 함유 화합물이 개시제 패턴이 되어, 무전해 도금에 의해 금속 패턴을 형성할 수 있기 때문이다.
구체적으로는, i) 공정 2에서, 상기 경화성 수지 조성물 층의 표면에 배위 가능한 구조를 갖는 화합물을 패턴 형상으로 접촉시키고, ii) 공정 4에서, 무전해 도금을 실시하여 이 전기 절연층(b) 표면의 배위 가능한 구조를 갖는 화합물의 패턴상에 금속을 석출시켜 패턴 형상의 금속 박막층을 형성하고, iii) 공정 5에서, 패턴 형상의 금속 박막층 위에 추가로 무전해 도금을 실시하여 금속층의 두께를 크게 하거나, 전해 도금을 실시하여 이 금속 박막층의 패턴상에 전해 도금 금속층을 형성함으로써, 상기 전기 절연층(b)의 표면에 도전체 회로(B)를 형성한다. 패턴이 미세한 경우에는 높은 패턴 정밀도를 얻을 수 있는 무전해 도금에 의해서만 금속층을 형성하는 것이 바람직하다. 패턴이 큰 경우에는 생산 효율의 관점에서 금속 박막의 형성 이후에 전해 도금에 의해 금속층을 형성하는 것이 바람직하다.
이 방법에서는, 공정 3에서 경화성 수지 조성물 층을 경화시켜 전기 절연층(b)를 형성한 후, 이 전기 절연층(b)의 표면을 산화 처리하는 공정을 추가하는 것이 밀착성의 관점에서 바람직하다.
이들 방법 외에, 예를 들어 금속 박막층의 전면에 전해 도금 및 무전해 도금등에 의해 금속을 석출시킨 후, 포토리소그래피를 이용하여 회로가 되는 부분을 남겨 에칭하는 방법 등이 있다.
7. 다층화의 기타 형태
상기 다층화 기술은 내층 기판의 편면에 적용할 수 있을 뿐 아니라, 양면에도 적용할 수 있다. 즉, 양면에 도체 회로층(A,A')이 형성된 전기 절연층(a)을 갖는 내층 기판을 이용하여 공정 1 내지 공정 5 공정과 동일한 공정에 의해 이의 내층 기판의 상이한 면에도 도체 회로층(A')을 덮도록 전기 절연층(b') 및 그 위의 도전체 회로(B')를 형성할 수 있다. 도 6에 한 예의 단면도를 나타낸다.
또한, 필요한 경우에 공정 1 내지 공정 5의 공정과 동일한 공정을 반복함으로써, 상기 내층 기판의 편면 또는 양면에 전기 절연층과 도전체 회로의 조합으로 이루어진 층을 2개 이상으로 형성할 수 있다. 다층화의 상한은 필요한 경우에 적절히 결정할 수 있고, 5층 이상, 10층 이상, 50층 이상, 나아가 70층 이상으로도 다층화할 수 있다.
8. 다층 회로 기판의 용도
본 발명의 방법에 의해 수득된 다층 회로 기판은, 예를 들어 컴퓨터 및 휴대전화 등의 전자 기기에서, 및 CPU 및 메모리 등의 반도체 소자, 그 밖의 장착 부품을 장착하기 위한 프린트 배선판으로 사용할 수 있다. 특히, 미세 배선을 갖는 것은, 고밀도 프린트 배선 기판으로서, 및 고속 컴퓨터 및 고주파 영역에서 사용되는 휴대단말의 배선 기판으로서 바람직하다. 각 층은 동일한 두께일 수 있고, 서로 상이한 두께일 수도 있다.
9. 금속 패턴을 형성한 수지 기재
금속 원자 또는 금속 이온에 배위 가능한 구조를 갖는 화합물(배위 구조 함유 화합물)은 경화성 수지 조성물 층에 흡착되어, 도금 유발 물질로서 작용하기 때문에 상기 화합물을 이용한 금속 박막층의 형성 기술은 경화성 수지 조성물로 형성된 수지 기재 위에 무전해 도금에 의해 금속 패턴을 형성하는 방법에 응용될 수 있다.
구체적으로는, 절연성 수지 및 경화제를 함유하는 경화성 수지 조성물로 형성된 수지 기재의 표면에 금속 원자 또는 금속 이온에 배위 가능한 구조를 갖는 화합물을 패턴 형상으로 접촉시키는 공정(I), 상기 수지 기재를 경화시키는 공정(II), 및 무전해 도금을 실시하여, 상기 수지 기재 표면의 배위 가능한 구조를 갖는 화합물의 패턴상에 금속을 석출시키는 공정(III)을 포함하는, 금속 패턴이 형성된 수지 기재의 제조 방법이다. 사용되는 각 성분 및 소재 등은 상술한 것을 사용할 수 있다.
(1) 수지 기재:
수지 기재의 형상은 특별히 제한되지 않고, 필름(시트), 판, 원통, 구 등 임의의 형상이라도 좋다. 수지 기재의 표면 상태로는 특별히 제한은 없고, 도금 유발 물질로서 사용되는 배위 구조 함유 화합물과 접촉하는 부분이 그 접촉하는 범위에서 평탄하면, 수지 기재의 표면은 전체적으로 요철이 있거나, 평탄할 수도 있다.
경화성 수지 조성물을 수지 기재에 성형하는 방법은 수지 기재의 형상에 따라 임의로 선택된다. 예를 들어, 경화성 수지 조성물을 구성하는 각 성분을 유기 용제와 혼합하여 바니시를 얻고, 이를 지지체상에 목적하는 두께로 도포한 후에 유 기 용제를 제거 건조함으로써, 미경화되거나 반경화된 수지 기재(성형체)가 얻어진다. 추후의 공정에서는 지지체는 필요한 경우에 수지 기재로부터 박리된다.
바니시를 얻기 위한 유기 용제는 경화성 수지 조성물에 따라 임의로 선택하는 것이 바람직하지만, 성형성과 생산성의 밸런스의 관점에서 상압에서의 비점이 통상적으로는 80 내지 250℃, 바람직하게는 90 내지 200℃인 것을 선택하는 것이 좋다. 바니시를 조제하는 방법, 바니시를 지지체에 도포하는 방법 등은 상술한 필름의 제조와 동일한 방법을 사용할 수 있다. 바니시를 지지체에 도포한 후, 유기 용제를 제거 건조하는 조건은 특별히 제한되지 않지만, 열경화성 수지 조성물의 수지 기재를 얻기 위해서는 완전히 경화되지 않는 조건을 사용할 필요가 있다. 이의 조건은 절연성 수지 및 경화제의 종류 및 성형체의 형상 등을 고려하여 임의로 결정되지만, 0.1 내지 150㎛ 두께의 수지 기재를 얻는 경우에 통상적으로는 20 내지 300℃에서 30초 내지 1 시간의 가열 조건하에 유기 용제를 건조 제거하는 것이 바람직하다.
(2) 부착 방법:
개시제 패턴을 형성하는 바람직한 방법으로는 배위 구조 함유 화합물을 수지 기재의 표면에 직접 패턴 형상으로 부착시키는 방법을 들 수 있다. 부착 방법으로는 액체를 분무시키는 주사 방식, 마스크를 통해 인쇄하는 스크린 인쇄 방식, 직접 액체를 도포하는 분류기 도포 방식 등의 공지된 부착 방법이 예시된다. 부착 조작은 1회 또는 2회 이상을 반복하여 실시할 수 있다.
부착시, 배위 구조 함유 화합물을 물 또는 유기 용제에 녹여 용액으로 하여 이용하는 것이 일반적이지만, 사용 온도에서 이 화합물이 액체이며, 그 자체로 수지 기재의 표면에 부착시키는 조작에 문제가 없는 경우에는 특별히 용제에 용해시키지 않고 그대로 사용할 수도 있다. 배위 구조 함유 화합물을 용해시키는 용제는, 상기 수지 기재가 용해되지 않는 것이고, 또한 배위 구조 함유 화합물을 용해시키는 것이라면 특별히 제한되지 않고, 부착 방법에 적절한 물 및 각종 유기 용제를 선택하는 것이 바람직하다.
예를 들어, 주사 방식 및 스크린 인쇄 방식에서는 반복 작업성을 확보하기 위해서, 휘발성이 낮은 극성 용제 및 비점이 높은 (90℃ 이상) 용제를 이용하는 것이 바람직하다. 배위 구조 함유 화합물 용액중의 배위 구조 함유 화합물의 농도는 특별히 제한되지 않지만, 본 공정의 조작성의 관점에서 통상적으로는 0.001 내지 70 중량%, 바람직하게는 0.01 내지 50 중량%이다.
또한, 부착 방법에 따른 점도를 얻기 위해, 배위 구조 함유 화합물 및 이의 용액에 요변성(Thixotropy)을 부여하기 위해 에어로졸 등의 점착제 등을 첨가할 수 있다.
부착시의 온도는 배위 구조 함유 화합물이나 그 용액의 비점, 융점, 조작성 및 생산성 등을 고려하여 임의로 선택될 수 있지만, 통상적으로는 10 내지 100℃, 바람직하게는 15 내지 65℃에서 실시한다.
배위 구조 함유 화합물을 수지 기재의 표면에 부착시킨 후, 과량의 배위 구조 함유 화합물을 제거하기 위해, 수지 기재의 표면을 물 세척하거나, 질소 등의 불활성 기체를 불어주거나, 30 내지 180℃, 바람직하게는 50 내지 150℃에서 1분 이상, 바람직하게는 5 내지 120분 동안 오븐에서 건조시키는 등의 후처리를 할 수 있다.
배위 구조 함유 화합물은 수지 기재의 표면 부분에 침투되어 수지 기재와 무전해 도금층 사이의 계면 밀착성을 높이는 작용을 한다.
(3) 수지 기재의 경화:
수지 기재를 경화시키기 위해서는 상술한 다층 회로 기판의 제조 방법에서 사용된 것과 같은 조건을 사용할 수 있다.
경화에 의해 수지 기재는 완전히 경화되어 그 표면에 개시제 패턴을 갖는 수지 기재가 된다. 종래는, 완전히 경화된 수지 기재상에 도금 유발 물질을 도포하여 개시제 패턴을 형성하였다는 점에서 본 발명과는 크게 상이하다.
완전히 경화되지 않은 수지 기재의 표면에 개시제 패턴을 형성한 후에 수지 기재를 경화시킴으로써, 수지 기재의 표면에 도금 유발 물질이 되는 배위 구조 함유 화합물이 도입되고, 이 화합물과 수지 기재가 견고하게 결합하고, 그 결과, 수지 기재상에 형성되는 도금과의 밀착성이 높아진다.
본 발명의 방법에 따르면, 수지 기재 표면을 조면화한 후에 개시제 패턴을 형성할 필요가 없고, 금속 패턴과의 계면이 평탄한 수지 기재가 얻어진다. 여기서 평탄하다고 하는 것은 표면 조도(Ra)가 200㎚ 이하, 바람직하게는 100㎚ 이하, 보다 바람직하게는 80㎚ 이하인 것을 의미한다. 표면 조도(Ra)는 JIS B-0601의 규정에 따라 산출된 값이다.
(4) 산화 처리:
배위 구조 함유 화합물을 이용하면, 경화시에 수지 기재의 표면의 가교 밀도를 보다 높일 수 있다. 이 때문에, 필요에 따라 수지 기재의 표면을 산화시키는 공정에 의해, 수지 기재 표면 및 수지 기재의 개시제 패턴과의 계면에 발생하는 수지 기재의 거칠음을 억제할 수 있다.
이 공정(II)에서의 경화로, 수지 기재 표면에 깨지기 쉬운 층이 형성되거나, 경화 분위기로부터 오염 물질이 부착될 수 있다. 따라서, 이들을 제거하기 위해, 기재 표면을 산화 처리하는 것이 바람직하다. 기재 표면을 산화시키는 방법에는 특별히 제한은 없지만, 기재 표면을 거칠게 하지 않는다는 점에서 산화성 화합물의 용액을 이용하는 방법, 및 기체 매질을 이용하는 방법 등의 기재 표면에 화학 물질을 접촉시키는 방법이 바람직하다.
산화성 화합물로는 무기 과산화물 및 유기 과산화물 등 산화능을 갖는 공지된 산화성 화합물을 사용할 수 있다. 무기 과산화물로는 과망간산염, 무수 크롬산, 중크롬산염, 크롬산염, 과황산염, 활성 이산화망간, 4산화 오스뮴, 과산화수소, 과요오드산염, 오존 등을 들 수 있다. 유기 과산화물로는 디큐밀 퍼옥사이드, 옥타노일 퍼옥사이드, m-클로로과벤조산, 과아세트산 등을 들 수 있다.
산화성 화합물을 이용하여 수지 기재 표면을 산화시키는 방법에는 특별히 제한은 없으며, 예를 들어 산화성 화합물을 필요한 경우에 이들을 용해가능한 매질에 용해시켜 액상으로 한 후, 경화후에 수지 기재와 접촉시키는 방법 등 일반적인 방법을 들 수 있다. 산화성 화합물을 용해시키는데 사용되는 매질로서는 중성수, NaOH 수용액 등의 알칼리 수용액, 황산 수용액 등의 산성 수용액, 에테르 및 석유 에테르 등의 중성 유기 용매, 아세톤 및 메탄올 등의 극성 유기 용제가 예시된다.
산화성 화합물을 수지 기재 표면에 접촉시키는 방법에서는 특별한 제한은 없고, 예를 들어 수지 기재를 산화성 화합물 용액에 침지하는 딥핑법, 수지 기재의 표면에 표면 장력을 이용하여 산화성 화합물 용액을 싣는 액담기법, 산화성 화합물 용액을 수지 기재에 분무하는 분부법 등 임의의 방법일 수 있다.
이들 산화성 화합물을 수지 기재 표면에 접촉시키는 온도 및 시간은 과산화물의 농도 및 종류, 접촉 방법 등을 고려하여 임의로 설정하는 것이 바람직하다. 처리 온도는 통상적으로는 10 내지 250℃, 바람직하게는 20 내지 180℃이며, 처리 시간은 통상적으로는 0.5 내지 60분, 바람직하게는 1분 내지 30분이다. 이 범위의 하한 미만에서는 경화 후, 경화에 의해 생긴 수지 기재 표면의 깨지기 쉬운 층이나 경화 분위기하에 부착된 오염 물질의 제거가 불충분하고, 이 범위의 상한을 초과하면, 수지 기재의 표면이 깨지기 쉽거나, 표면의 평활성이 손상되는 경우도 있다.
산화성 화합물을 수지 기재 표면에 접촉시킨 후에 산화성 화합물을 제거하기 위해, 통상적으로 수지 기재를 물로 세정한다. 물만으로는 세정할 수 없는 물질이 기재에 부착되는 경우, 그 물질을 용해가능한 세정액으로 다시 세정하거나, 다른 화합물과 접촉시켜 물에 가용성인 물질로 한 후에 물로 세정할 수도 있다. 예를 들어, 과망간산 칼륨 수용액 및 과망간산 나트륨 수용액 등의 알칼리성 수용액을 수지 기재와 접촉시켰을 경우에서는 생성된 이산화망간의 피막을 제거하기 위해, 황산 하이드록시아민과 황산의 혼합액 등의 산성 수용액에 의해 중화 환원 처리를 실시한다.
기체 매질을 이용하여 산화 처리하는 방법으로는 역스퍼터링 및 코로나 방전 등 매질을 라디칼화하거나 이온화할 수 있는 공지된 플라즈마 처리를 들 수 있다. 기체 매질로는 대기, 산소, 질소, 아르곤, 물, 이황화탄소, 4염화탄소 등이 예시된다. 매질이 처리 온도 분위기하에서 액상인 경우에는 감압하에 기화한 후에 산화 처리를 실시하고, 매질이 처리 온도 분위기하에서 기체인 경우에는 라디칼화 및 이온화가 가능한 압력으로 가압한 후, 산화 처리를 실시한다. 플라즈마를 수지 기재 표면에 접촉시키는 온도 및 시간은 기체의 종류 및 유량 등을 고려하여 임의로 설정하는 것이 바람직하다. 이 경우의 처리 온도는 통상적으로는 10 내지 250℃, 바람직하게는 20 내지 180℃이며, 처리 시간은 통상적으로는 0.5 내지 60분, 바람직하게는 1분 내지 30분이다.
(5) 무전해 도금:
공정(III)에서는 공정(II)을 거쳐 얻어진 수지 기재상에 있는 개시제 패턴상에 무전해 도금을 실시한다.
무전해 도금은 상술한 다층 회로 기판의 제조 방법과 같은 조건으로 실시할 수 있다. 무전해 도금 이전에는 통상적으로 도금 촉매의 부여 및 촉매의 활성화라는 처리를 한다. 도금 촉매는 무전해 도금액 중에서 도금을 석출시키는 작용을 하는 환원 촉매가 되는 금속 화합물이다. 금속으로는 Pd, Pt, Au, Ag, Ir, Os, Ru, Sn, Zn, Co 등을 들 수 있다. 밀착성을 높이기 위해서는 금속 화합물로서 환원에 의해 금속의 생성이 가능한 유기 금속 착체 및 금속염을 이용하는 것이 바람직하 고, 구체적으로는 Pd 아민 착체 및 황산 팔라듐, 염화 팔라듐 등을 들 수 있다. 촉매 부여 및 촉매 활성화의 방법으로는 상술한 방법을 사용할 수 있다.
개시제 패턴(배위 구조 함유 화합물의 패턴)상에 보다 많은 촉매가 흡착되지만, 개시제 패턴이 없는 부분에 흡착된 촉매를 제거하는 것이 바람직하다. 통상적으로, 불필요한 촉매의 제거는 촉매 부여후 및 촉매의 활성화 후에 물 세척함으로써 실시한다.
이와 같이 수지 기재의 개시제 패턴상에 활성화된 촉매를 부여하고, 이어서 무전해 도금액과 접촉시켜 무전해 도금을 실시한다.
무전해 도금에 이용하는 무전해 도금액에는 특별히 제한은 없고, 상기의 것을 바람직하게 사용할 수 있다. 또한, 무전해 도금 이후에 수지 기재의 표면을 방청제와 접촉시켜 방청 처리를 할 수도 있다.
무전해 도금을 하여 수지 기재의 표면에 금속 패턴을 형성한 후에 밀착성을 향상시키기 때문에, 오븐 등을 이용하여 수지 기재를 50 내지 350℃, 바람직하게는 80 내지 250℃에서 0.1 내지 10시간, 바람직하게는 0.1 내지 5시간 동안 가열 처리하는 것이 바람직하다. 이 때, 질소 및 아르곤 등의 불활성 기체 분위기하에 가열하는 것이 바람직하다. 또한, 필요한 경우에 가열시에 프레스판 등으로 수지 기재를 가압할 수도 있다.
상술한 바와 같은 공정을 거쳐 수지 기재 표면에 무전해 도금을 실시함으로써, 표면에 금속 패턴을 갖는 본 발명의 수지 기재가 얻어진다. 이 수지 기재는, 예를 들어 반도체 장치 장착 부품, 각종 패널 표시 장치, IC 카드, 광 장치에 사용 되는 프린트 배선 기판 등으로서 사용될 수 있다.
10. 금속 박막이 형성된 수지 기재
상술한 다층 회로 기판의 제조 방법 및 금속 패턴이 형성된 수지 기재의 제조 방법과 동일한 방법에 의해 금속 박막이 형성된 수지 기재를 얻을 수 있다.
구체적으로는, 절연성 수지와 경화제를 함유하는 경화성 수지 조성물로 형성된 수지 기재의 표면에 금속 원자 또는 금속 이온에 배위 가능한 구조를 갖는 화합물을 접촉시키는 공정(i), 상기 수지 기재를 경화시키는 공정(ii), 및 무전해 도금 또는 스퍼터링에 의해 이 수지 기재의 표면에 금속 박막을 형성하는 공정(iii)을 포함하는, 금속 박막이 형성된 수지 기재의 제조 방법이다.
이하에, 실시예 및 비교예를 들어 본 발명을 구체적으로 설명한다. 또한, 실시예 중의 "부" 및 "%"는 특별히 언급되지 않는 한 중량 기준이다.
본 실시예에서 실시한 평가 방법은 하기와 같다.
(1) 분자량[중량 평균 분자량(Mw), 수 평균 분자량(Mn)]:
톨루엔을 용제로 하는 겔 투과 크로마토그래피(GPC)에 의한 폴리스티렌 환산치로서 측정하였다.
(2) 수소화율 및 (무수)말레산 잔기 함유율:
수소 첨가전의 중합체내의 불포화 결합의 몰수에 대한 수소 첨가율(수소화율) 및 중합체내의 총 단량체 단위수에 대한 (무수)말레산 잔기의 몰수의 비율(카 복실기 함유율)은 1H NMR 스펙트럼에 의해 측정하였다.
(3) 유리 전이 온도(Tg):
시차 주사 열량법(DSC법)에 의해 측정하였다.
(4) 수지 표면의 조도:
원자간력 현미경(디지탈 인스트루먼츠(Digital Instruments)제, 나노스코프(Nanoscope IIIa))으로 Si 단결정 단책형(短冊型) 캔틸레버(스프링 상수=20N/m, 길이 125㎛)를 사용하여, 대기중 탭핑(tapping) 모드로 표면 평균 조도(Ra)를 측정하여 평가하였다.
(5) 도금 석출 상태의 평가:
10㎝각의 기판에서 무전해 도금 후의 외관을 육안으로 관찰하여 도금의 석출이 전면에 균일한 것을 "양호"로 하고, 팽창이나 박리가 발생하거나 부분적으로 석출되거나, 석출되지 않은 것을 "불량"으로 하였다.
(6) 패턴 밀착성의 평가:
한 변이 5㎝인 정방형의 도체 패턴을 최외층에 형성한 다층 회로 기판을 온도 85℃, 상대 습도 85%의 분위기하에 30 시간 동안 방치한 후, 이 도체 패턴의 대각선상을 선단이 예리한 커터 나이프로 절단하였다. 절단된 도금층이 박리되거나 들뜸이 발생하였는지의 여부를 육안으로 관찰하였다. 박리 및 들뜸이 관찰되지 않는 것을 "양호"로 하고, 박리 및 들뜸이 관찰된 것을 "불량"으로 하였다.
또한, 실시예 8 및 실시예 9에서는 하기 방법에 의해 밀착성을 평가하였다.
즉, JIS C-5012-8.5에 따라 도금 밀착성의 평가 패턴을 최외층에 형성한 다층 회로 기판을 온도 25℃ 및 상대습도 65%의 분위기하에 24시간 동안 방치한 후, JIS C-5012-8.5에 따라 도금 밀착성의 시험을 실시하여 도금층의 박리 및 들뜸의 발생을 육안으로 관찰하였다. 박리 및 들뜸이 관찰되지 않는 것을 "양호"로 하고, 박리 및 들뜸이 관찰되는 것을 "불량"으로 하였다.
(7) 패터닝성(patterning property)의 평가:
배선폭 30㎛, 배선간 거리 30㎛ 및 배선 길이 5㎝로 100개의 배선 패턴을 형성하고, 100개 모두 형상에 흐트러짐이 없는 것을 ○으로 평가하고, 형상에 들뜸 등의 흐트러짐은 약간 있지만 박리와 같은 결손이 없는 것을 △로 평가하고, 결손이 있는 것을 ×로 평가하였다.
실시예 1
1. 경화성 수지 조성물 층의 형성
8-에틸-테트라사이클로[4.4.0.12,5.17,10]-도데카-3-엔을 개환 중합하고, 이어서 수득된 개환 중합체의 수소 첨가 반응을 실시하여 수 평균 분자량(Mn)이 31,200이고, 중량 평균 분자량(Mw)이 55,800이고, Tg가 약 140℃인 수소화 중합체를 수득하였다. 수득된 중합체의 수소화율은 99% 이상이었다.
수득된 중합체 100부, 무수 말레산 40부 및 디쿠밀 퍼옥사이드 5부를 t-부틸벤젠 250부에 용해시키고, 140℃에서 6시간 동안 반응을 실시하였다. 수득된 반응 생성물 용액을 1,000부의 이소프로필알콜에 붓고, 반응 생성물을 응고시켜서 말레산 변성 수소화 중합체를 수득하였다. 이 변성 수소화 중합체를 100℃에서 20시간 동안 진공 건조시켰다. 이 변성 수소화 중합체의 분자량은 Mn이 3,200이고, Mw가 68,300이고, Tg가 170℃이었다. (무수)말레산 잔기 함유율은 25몰%이었다.
상기 변성 수소화 중합체 100부, 비스페놀 A 비스(프로필렌 글리콜 글리시딜 에테르)에테르 40부, 2-[2-하이드록시-3,5-비스(α,α-디메틸벤질)페닐]벤조트리아졸 5부 및 1-벤질-2-페닐이미다졸 0.1부를 크실렌 215부 및 사이클로펜타논 54부로 이루어진 혼합 용제에 용해시켜 바니시를 수득하였다.
상기 바니시를 다이 코터를 이용하여 300㎜각의 두께 40㎛의 폴리에틸렌 나프탈레이트 필름(캐리어 필름) 상에 도포하고, 이어서 질소 오븐에서 120℃에서 10분 동안 건조시켜 수지 두께가 35㎛인 캐리어 필름 부착 건식 필름을 수득하였다.
한편, 2-디-n-부틸아미노-4,6-디머캅토-s-트리아진의 0.1% 이소프로필 알콜 용액을 조제하고, 이 용액에 배선폭 및 배선간 거리가 50㎛이고, 도체 두께가 18㎛인 표면이 마이크로 에칭 처리된 내층 회로를 형성된 두께가 0.8㎜인 양면에 구리를 부착시킨 기판(유리 충전제 및 할로겐 불포함 에폭시 수지를 함유하는 바니시를 유리 직물에 함침시켜 수득된 코어재)을 25℃에서 1분 동안 침지하고, 이어서 90℃에서 15분 동안, 질소 치환된 오븐속에서 건조시켜 프라이머층을 형성하였다.
상술한 내층 기판상에 상기 캐리어 필름 부착 건식 필름을 수지면이 내측이 되도록 하여 양면에 구리를 부착시킨 기판의 양면에 부착시켰다. 이를 1차 프레스로서, 내열 고무제 프레스판을 상하에 구비한 진공 라미네이터를 이용하여 200Pa로 감압하고, 온도 110℃ 및 압력 0.5MPa에서 60초 동안 가열 압착하였다. 이어서, 2차 프레스로서, 금속제 프레스판으로 덮여진 내열 고무제 프레스판을 상하에 구비한 진공 라미네이터를 이용하여 200Pa로 감압시키고, 온도 140℃ 및 1.0MPa에서 60초 동안 가열 압착하여 경화성 수지 조성물 필름을 적층하였다.
경화성 수지 조성물 필름을 적층한 내층 기판으로부터 캐리어 필름의 폴리에틸렌 나프탈레이트 필름만을 벗겨냈다.
2. 배위 구조 함유 화합물에 의한 접촉 처리
이어서, 경화성 수지 조성물 필름이 적층된 내층 기판을, 1-(2-아미노에틸)-2-메틸이미다졸이 0.1%가 되도록 조절된 수용액 중에 25℃에서 1분 동안 침지한 후, 에어 나이프로 여분의 용액을 제거하였다.
3. 경화 처리
다음에, 내층 기판을 170℃의 질소 오븐속에 60분 동안 방치하고, 경화성 수지 조성물 층(필름층)을 경화시켜서 내층 기판의 양면에 전기 절연층을 형성하였다.
수득된 적층판의 전기 절연층 부분에 UV-YAG 레이저 제 3 고주파를 이용하여 직경 30㎛의 층간 접속의 비아홀을 형성하여 비아홀 부착 다층 기판을 얻었다.
4. 무전해 도금 처리
상술한 비아홀 부착 다층 기판을 과망간산 농도 60g/ℓ 및 수산화나트륨 농도 28g/ℓ가 되도록 조절된 80℃의 수용액에 15분 동안 침지하였다. 이어서, 기판을 수조에 1분 동안 침지하고, 추가로 다른 수조에 1분 동안 침지함으로써 기판을 물 세척하였다. 이어서, 황산 하이드록실아민 농도 170g/ℓ 및 황산 80g/ℓ가 되도록 조절된 25℃의 수용액에 기판을 5분 동안 침지하고, 중화 환원 처리를 한 후, 물 세척하고, 질소를 분출시켜 물을 제거하였다.
물 세척 이후에 다층 기판을 액티베이터(activator) MAT-1-A(우에무라고교 주식회사(C. UYEMURA & CO. Ltd.) 제조) 200㎖/ℓ, 액티베이터 MAT-1-B(우에무라고교 주식회사 제조) 30㎖/ℓ 및 수산화나트륨 1g/ℓ가 되도록 조절된 60℃의 Pd 염 함유 도금 촉매 용액에 5분 동안 침지하였다. 이어서, 상기와 동일한 방법으로 기판을 물 세척한 후, 리듀서(reducer) MRD-2-A(우에무라고교 주식회사 제조) 18㎖/ℓ 및 리듀서 MRD-2-C(우에무라고교 주식회사 제조) 60㎖/ℓ가 되도록 조절된 용액에 35℃에서 5분 동안 침지하여 도금 촉매를 환원 처리하였다. 이와 같이, 도금 촉매를 흡착시킨 다층 기판의 최외 절연층 표면의 조도를 평가한 결과, Ra는 63㎚이었다.
이렇게 수득된 다층 기판을 PEA-6-A(우에무라고교 주식회사 제조) 100㎖/ℓ, PEA-6-B(우에무라고교 주식회사 제조) 100㎖/ℓ, PEA-6-C(우에무라고교 주식회사 제조) 14㎖/ℓ, PEA-6-D(우에무라고교 주식회사 제조) 12㎖/ℓ, PEA-6-E(우에무라고교 주식회사 제조) 50㎖/ℓ 및 37% 포름 알데하이드 수용액 5㎖/ℓ가 되도록 조절된 36℃의 무전해 도금액에 공기를 불어넣으면서, 15분 동안 침지하여 무전해 도금 처리를 실시하였다. 무전해 도금 처리에 의해 금속 박막층이 형성된 다층 기판을 다시 상술한 바와 같이 물 세척하였다.
이어서, AT-21(우에무라고교 주식회사 제조) 10㎖/ℓ가 되도록 조절된 방청 용액에 25℃에서 1분 동안 침지하고, 또한 상술한 바와 동일한 방법으로 물 세척한 후, 건조시키고 방청 처리를 실시하였다. 무전해 도금의 석출 상태를 평가하였다.
5. 가열 처리
이 방청 처리가 이루어진 다층 기판을 열 프레스기를 이용하여 170℃에서 3MPa의 압력을 가하여 30분 동안 가열 가압 처리하였다.
6. 전해 도금에 의한 도전체 회로의 형성
가열 가압 처리후의 다층 회로 기판의 표면에 시판되는 감광성 레지스트의 건식 필름을 열 압착하여 부착시키고, 추가로 상기 건식 필름상에 밀착성 평가용 패턴에 대응하는 패턴의 마스크를 밀착시켜 광에 노출노시킨 후, 현상하여 레지스트 패턴을 수득하였다. 이어서, 황산 100g/ℓ의 용액에 25℃에서 1분 동안 침지하여 방청제를 제거하고, 레지스트 비형성 부분에 전해 구리 도금을 실시하여 두께가 18㎛인 전해 구리 도금막을 형성하였다. 이어서, 레지스트 패턴을 박리액으로 박리 제거하고, 염화제2구리와 염산 혼합 용액에 의해 에칭 처리를 실시함으로써 상기 금속 박막 및 전해 구리 도금막으로 이루어진 도체 패턴(도전체 회로)을 형성하여, 양면 2층의 도체 패턴 부착 다층 회로 기판을 수득하였다.
수득된 다층 회로 기판의 패턴이 없는 부분의 전기 절연층의 표면 조도를 평가한 결과, Ra는 78㎚이었다. 또한, 기판상의 패턴에 들뜸 및 박리는 없었다. 이렇게 수득된 다층 회로 기판의 패턴 밀착성의 평가 및 패터닝성을 평가하였다. 결과를 표 1에 나타내었다.
실시예 2
실시예 1의 배위 구조 함유 화합물에 의한 접촉 처리 공정에서, 1-(2-아미노 에틸)-2-메틸이미다졸 대신에 2,4,6-트리머캅토-s-트리아진-모노소듐염의 0.1% 수용액을 이용한다는 것을 제외하고는 실시예 1과 동일하게 실험하였다.
도금 전처리를 실시한 후의 최외층인 전기 절연층 표면의 조도를 평가한 결과, Ra는 43㎚이었다. 무전해 도금 처리를 실시한 후의 도금 석출 상태를 평가하였다.
수득된 다층 회로 기판의 패턴이 없는 부분의 전기 절연층 표면의 조도를 평가한 결과, Ra는 58㎚이었다. 또한, 기판상의 패턴에 들뜸 및 박리는 없었다. 이와 같이 수득된 다층 회로 기판의 패턴 밀착성 및 패터닝성을 평가하였다. 결과를 표 1에 나타내었다.
실시예 3
실시예 1에서 사용된 변성 수소화 중합체 100부 대신에, 폴리(2,6-디메틸페닐렌-1,4-에테르)(Mw: 18,000) 60부와 에폭시 수지(상품명: 에피코트(Epikote) 1000: 유카 쉘 주식회사(YUKA Shell Co. Ltd.) 제조: Mw: 1,300) 40부를 이용한다는 것을 제외하고는 실시예 1과 동일하게 하여 바니시를 제조하고, 실시예 1과 동일하게 하여 다층 회로 기판을 제조하였다.
도금 전처리를 실시한 후의 최외층인 전기 절연층 표면의 조도를 평가한 결과, Ra는 82㎚이었다. 무전해 도금 처리를 실시한 후의 도금 석출 상태를 평가하였다.
수득된 다층 회로 기판의 패턴이 없는 부분의 절연층 표면의 조도를 평가한 결과 Ra는 96㎚이었다. 또한, 기판상의 패턴에 들뜸 및 박리는 없었다. 이와 같 이 수득된 다층 회로 기판의 패턴 밀착성 및 패터닝성을 평가하였다. 결과를 표 1에 나타내었다.
실시예 4
실시예 1의 배위 구조 함유 화합물에 의한 접촉 처리 공정에서 1-(2-아미노에틸)-2-메틸이미다졸 대신에 3-아미노-4-시아노피라졸의 0.1% 수용액으로 처리한다는 것을 제외하고는 실시예 1과 동일하게 처리하였다. 도금 전처리를 실시한 후의 최외층의 전기 절연층 표면의 조도를 평가한 결과, Ra는 57㎚이었다. 무전해 도금 처리를 실시한 후의 도금 석출 상태를 평가하였다.
수득된 다층 회로 기판의 패턴이 없는 부분의 전기 절연층 표면의 조도를 평가한 결과, Ra는 62㎚이었다. 또한, 기판상의 패턴에 들뜸이나 박리는 없었다. 이렇게 수득된 다층 회로 기판의 패턴 밀착성 및 패터닝성을 평가하였다. 결과를 표 1에 나타내었다.
비교예 1
실시예 3에서 1-(2-아미노에틸)-2-메틸이미다졸 수용액으로 처리하지 않는다는 것을 제외하고는 실시예 3과 동일하게 하여 다층 회로 기판을 수득하였다.
수득된 다층 회로 기판의 패턴이 없는 부분의 전기 절연층 표면의 조도를 평가한 결과, Ra는 21㎚이었다. 또한, 기판상의 패턴에 폭 5㎜ 이하의 들뜸 및 박리가 다수 존재하고, 또한 폭 5㎜를 초과하는 들뜸 및 박리도 확인되었다.
결과를 표 1에 나타내었다.
Figure 112004009143061-pct00001
실시예 5
실시예 1에서 수득된 바니시를 캐리어 필름에 도포하지 않고, 프라이머층을 형성한 내층 기판상에 다이 코터를 이용하여 직접 도포하고, 이어서 질소 오븐에서 120℃에서 10분 동안 건조시켜 두께가 35㎛인 경화성 수지 조성물 층을 형성하였다. 이어서, 1-(2-아미노에틸)-2-메틸이미다졸 0.1%가 되도록 조절된 수용액에 25℃에서 1분 동안 침지한다는 것을 제외하고는 실시예 1과 동일하게 하여 양면 2층의 도체 패턴 부착 다층 회로 기판을 수득하였다.
수득된 다층 회로 기판의 패턴이 없는 부분의 전기 절연층 표면의 조도를 평가한 결과, Ra는 85㎚이었다. 수득된 다층 회로 기판의 도금 석출 상태 및 밀착성평가는 모두 "양호"였지만, 패터닝성의 평가에 대해서는 전기 절연층 및 도전체 회로의 밀착성의 면내 균일성이 부족하여 패턴의 들뜸이 3곳에서 확인되었지만, 모두 폭 5㎜ 이하의 들뜸이었다.
실시예 6
실시예 1과 동일한 방법으로 비아홀 부착 다층 기판을 수득하였다. 상기 다층 기판 표면을 플라즈마 처리하였다. 플라즈마 처리 조건은 기체의 종류가 아르 곤이고, 플라즈마 처리 장치의 조건은 주파수 13.56MHz, 출력 100W 및 기체압 0.8Pa의 조건이며, 처리시의 온도는 25℃이고, 처리 시간은 5분 동안이었다. 플라즈마 처리 후의 전기 절연 수지층 표면의 조도를 평가한 결과, Ra는 50㎚ 이하였다.
이렇게 수득된 비아홀을 형성한 후에 플라즈마 처리된 다층 기판 표면에 주파수 13.56MHz, 출력 400W 및 기체압 0.8Pa의 조건으로 아르곤 분위기하에 RF 스퍼터법에 의해 0.46㎚/초의 속도로 두께가 0.03㎛인 크롬 막을 형성하고, 이어서 0.91㎚/초의 속도로 두께가 0.3㎛인 구리 박막을 형성하였다.
이와 같이 다층 기판 표면에 금속 박막층을 형성한 후, 그 표면에 시판되는 감광성 건식 필름을 열 압착하여 부착시키고, 추가로 상기 건식 필름상에 소정의 패턴의 마스크를 밀착시켜 광에 노출시킨 후, 현상하여 도금 레지스트 패턴을 수득하였다. 이어서, 레지스트 패턴이 없는 부분에 두께가 35㎛인 전해 구리 도금을 성장시켰다. 이어서, 구리 도금이 성장한 기판 표면을 박리액과 접촉시켜서 레지스트 패턴을 제거하고, 레지스트 형성 부분 아래에 숨겨진 스퍼터막을 염화제2구리와 염산 혼합 용액에 의해 제거하여 도체 패턴을 형성하였다. 마지막으로, 170℃에서 30분 동안 어닐링 처리하여 다층 회로 기판을 수득하였다.
수득된 다층 회로 기판의 패턴이 없는 부분의 전기 절연층 표면의 조도를 평가한 결과, Ra는 50㎚ 이하였다. 또한, 수득된 다층 회로 기판의 패턴 밀착성 및 패터닝성을 평가한 결과, 각각 "양호" 및 "○"이었다. 또한, 상기 다층 회로 기판에 대해 JIS C-6481에 따라 각각 전기 절연 수지층과 도전체 회로간의 박리 강도(Peel strength)를 측정한 결과, 960gf/㎝이었다.
실시예 7
플라즈마 처리 기체의 종류를 질소로 대체한다는 것을 제외하고는 실시예 6과 동일하게 하여 다층 회로 기판을 얻었다. 이 다층 회로 기판의 패턴 밀착성, 패터닝성을 평가한 결과, 각각 "양호" 및 "○"이고, 박리 강도를 측정한 결과, 920gf/㎝이었다. 또한, 플라즈마 처리후의 전기 절연 수지층의 표면 및 다층 회로 기판의 패턴이 없는 부분의 전기 절연층 표면의 조도(Ra)는 모두 50㎚ 이하였다.
비교예 2
1-(2-아미노에틸)-2-메틸이미다졸 수용액으로 처리하지 않는다는 것을 제외하고는 실시예 5와 동일한 방법으로 다층 회로 기판을 얻었다. 플라즈마 처리 후의 전기 절연 수지층의 표면 및 다층 회로 기판의 패턴이 없는 부분의 절연층 표면의 조도(Ra)는 모두 50㎚ 이하이며, 패터닝성은 ○로 평가되었지만, 상기 다층 회로 기판의 패턴 밀착성은 불량하고, 또한 박리 강도는 650gf/㎝ 정도 이었다.
상기 결과로부터, 절연성 중합체 및 경화제를 함유하는 경화성 수지 조성물을 이용하여 전기 절연층을 형성하는 경우에 이 전기 절연층을 형성하기 위한 경화 공정 전에, 경화성 수지 조성물 층의 표면을 금속에 배위 가능한 구조를 갖는 화합물로 표면 처리하면, 전기 절연층 표면을 조면화하지 않으면서 전기 절연층과 도전체 회로의 계면에서 안정된 밀착성을 얻을 수 있으며, 패턴 밀착성 및 패터닝성이 우수함을 알 수 있다(각각의 실시예).
또한, 스퍼터링에 의해 금속 박막을 형성하면, 높은 박리 강도를 얻을 수 있 다는 것도 알 수 있었다(실시예 6 및 실시예 7).
이와 대조적으로, 경화성 수지 조성물 층을 금속에 배위 가능한 구조를 갖는 화합물로 표면 처리되지 않는 경우에는 조면화되지 않은 전기 절연층과 도전체 회로의 밀착성이 떨어지고, 패터닝성도 저하됨을 알 수 있다(비교예 1 및 비교예 2).
실시예 8
1. 경화성 수지 조성물 층의 형성
실시예 1과 동일하게 하여, 양면에 구리가 부착된 기판의 양면에 경화성 수지 조성물 층을 형성하였다. 경화성 수지 조성물 필름이 적층된 내층 기판으로부터 캐리어 필름의 폴리에틸렌 나프탈레이트 필름만을 벗겨냈다. 경화성 수지 조성물 층의 표면 조도를 평가한 결과, Ra는 14㎚이었다.
2. 배위 구조 함유 화합물의 패턴 형상의 부착
내층 기판상에 적층된 경화성 수지 조성물 층의 표면에 도금 유발 물질로서 1-(2-아미노에틸)-2-메틸이미다졸 0.3%가 되도록 조제된 수용액을 잉크 제트 장치를 이용하여 목적하는 배선 패턴으로 그리고, 성형체 표면에 무전해 도금용 개시제 패턴을 형성하였다. 이를 170℃의 질소 오븐에서 60분 동안 방치하여 경화성 수지 조성물 층을 경화시키고, 내층 기판상에 수지 기재인 전기 절연층을 형성하여 적층판을 얻었다. 이 적층판의 표면에는 개시제 패턴이 형성된다.
수득된 적층판의 전기 절연층 부분에 UV-YAG 레이저 제 3 고주파를 이용하여 직경 30㎛의 층간 접속의 비아홀을 형성하여 비아홀 부착 다층 기판을 수득하였다.
3. 무전해 도금 처리
도금 전처리로서, 상술한 비아홀 부착 다층 기판을 과망간산 농도 60 g/ℓ, 수산화나트륨 농도 28g/ℓ가 되도록 조절된 80℃의 수용액에 10분 동안 교반 침지하여 표면을 산화시켰다. 이어서, 기판을 수조에 1분 동안 교반 침지하고, 추가로 다른 수조에서 1분 동안 교반 침지함으로써 기판을 물 세척하였다. 이어서, 황산 하이드록실아민 농도 170g/ℓ 및 황산 80g/ℓ가 되도록 조절된 25℃의 수용액에 기판을 5분 동안 침지하고, 중화 환원 처리를 한 후, 물 세척하고, 질소를 불어주어 물을 제거하였다.
도금 촉매 부여를 위해, 물 세척후의 다층 기판을 액티베이터 MAT-1-A(우에무라고교 주식회사 제조) 200㎖/ℓ, 액티베이터 MAT-1-B(우에무라고교 주식회사 제조) 30㎖/ℓ 및 수산화나트륨 1g/ℓ가 되도록 조절된 60℃의 Pd 염 함유 도금 촉매 용액에 5분 동안 침지하였다. 이어서, 촉매 활성화를 위해 상기와 동일한 방법으로 기판을 물 세척한 후, 리듀서 MRD-2-A(우에무라고교 주식회사 제조) 18㎖/ℓ 및 리듀서 MRD-2-C(우에무라고교 주식회사 제조) 60㎖/ℓ가 되도록 조절된 용액에 35℃에서 5분 동안 침지하여 도금 촉매를 환원 처리하였다. 이와 같이 도금 촉매를 흡착시키고, 수득된 다층 기판의 최외 절연층 표면의 조도를 평가한 결과, 패턴을 그린 부분의 Ra는 32㎚이고, 패턴을 그리지 않은 부분의 Ra는 29㎚으로서 거의 동일한 Ra값이었다.
이렇게 얻어진 다층 기판을 스루컵(THRU-CUP) PRX-1-A(우에무라고교 주식회사 제조) 150㎖/ℓ, 스루컵 PRX-1-B(우에무라고교 주식회사 제조) 100㎖/ℓ 및 스루컵 PRX-1-C(우에무라고교 주식회사 제조) 20㎖/ℓ가 되도록 조절된 25℃에서의 무전해 도금액에 공기를 불어넣으면서 15분 동안 침지하여 무전해 도금 처리하고, 상술한 바와 같이 물 세척하여 목적하는 패턴 형상으로 금속 패턴이 형성된 다층 기판을 얻었다.
4. 도전체 회로의 형성
다층 기판상의 금속 패턴의 두께를 증가시키기 위해, 스루컵 ELC-SP-A(우에무라고교 주식회사 제조) 80㎖/ℓ, 스루컵 ELC-SP-B(우에무라고교 주식회사 제조) 20㎖/ℓ, 스루컵 ELC-SP-C(우에무라고교 주식회사 제조) 80㎖/ℓ 및 스루컵 ELC-SP-D(우에무라고교 주식회사 제조) 20㎖/ℓ가 되도록 조절된 60℃의 고속 무전해 도금액에 공기를 불어넣으면서, 5시간 동안 침지하여 무전해 도금 처리를 실시하여 두께가 18㎛이고 미리 형성된 금속 패턴 형상에 추가로 금속을 적층하였다. 또한, 상술한 바와 같이 물 세척하여 목적하는 패턴 형상으로 금속 패턴이 형성된 다층 기판을 얻었다. 이어서, AT-21(우에무라고교 주식회사 제조)이 10㎖/ℓ가 되도록 조절된 방청 용액에 25℃에서 1분 동안 침지하고, 추가로 상기와 동일한 방법으로 물 세척한 후, 건조시키고 방청 처리를 실시하였다.
5. 가열 처리
상기 방청 처리가 실시된 다층 기판을 질소 분위기하의 오븐에서 170℃에서 30분 동안 방치하고, 가열 처리하여 상기 무전해 구리 도금에 의해 형성된 금속 패턴을 양면에 갖는 다층 회로 기판을 얻었다. 얻어진 다층 회로 기판의 패턴이 없는 부분의 전기 절연층(수지 기재) 표면의 조도를 평가한 결과, Ra는 31㎚이었다. 수득된 다층 회로 기판의 패터닝성 및 도금 밀착성을 평가하였다. 결과를 표 2에 나타낸다.
실시예 9
1-(2-아미노에틸)-2-메틸이미다졸이 0.3%가 되도록 조절된 수용액 100부에 요변성을 부여하기 위해 아에로질(AEROJIL) RY200(일본 아에로질 주식회사(NIPPON AEROJIL Co. Ltd.) 제조)을 15부 첨가하여, 디졸버(DISSOLVER)를 이용하여 주속도 10m/초로 혼합 분산시킨 분산 용액을 조정하였다.
실시예 8의 1-(2-아미노에틸)-2-메틸이미다졸이 0.3%가 되도록 조정된 수용액 대신에 이 분산 용액을 이용하여 개시제 패턴으로 그리기 위해 사용되는 장치를 스크린 인쇄 장치로 대체한다는 것을 제외하고는 실시예 8과 동일하게 실시하였다.
도금 전처리를 실시한 후의 최외층의 전기 절연층 표면의 조도를 평가한 결과, 개시제 패턴이 인쇄된 부분의 Ra는 58㎚이고, 인쇄되지 않은 부분의 Ra는 32㎚로서 거의 동일한 Ra값이었다.
수득된 다층 회로 기판의 패턴이 없는 부분의 전기 절연층 표면의 조도를 평가한 결과, Ra는 33㎚이었다. 수득된 다층 회로 기판의 패턴 밀착성 및 패터닝성을 평가하였다. 결과를 표 2에 나타낸다.
Figure 112004009143061-pct00002

본 발명에 따르면, 전기 절연층에 대한 도체 패턴(회로)의 밀착성이 우수한 다층 회로 기판의 제조 방법이 제공된다. 또한, 본 발명에 따르면, 다층 회로 기판 등의 제조에 바람직한 금속 패턴 또는 금속 박막이 형성된 수지 기재의 제조 방법이 제공된다.
본 발명의 방법에 의해 수득된 다층 회로 기판은 컴퓨터나 휴대전화 등의 전자 기기에서, 및 CPU 및 메모리 등의 반도체 소자, 그 밖의 장착 부품을 장착하기 위한 프린트 배선판으로서 사용할 수 있다. 본 발명의 방법에 의해 수득된 수지 기재는, 예를 들어 반도체 장치 장착 부품, 각종 패널 표시 장치, IC 카드, 광 장치에 이용되는 프린트 배선 기판 등으로 사용할 수 있다.

Claims (26)

1) 표면에 도전체 회로(A)가 형성된 전기 절연층(a)을 갖는 내층 기판의 표면에 상기 도전체 회로(A)를 덮도록 절연성 수지와 경화제를 함유하는 경화성 수지 조성물 층을 형성하는 공정 1,
2) 상기 경화성 수지 조성물 층의 표면에 금속 원자 또는 금속 이온에 배위 가능한 구조를 갖는 화합물을 접촉시키는 공정 2,
3) 상기 경화성 수지 조성물 층을 경화시켜 전기 절연층(b)을 형성하는 공정 3,
4) 상기 전기 절연층(b)의 표면에 금속 박막층을 형성하는 공정 4, 및
5) 상기 금속 박막층을 이용하여 상기 전기 절연층(b)의 표면에 도전체 회로(B)를 형성하는 공정 5
를 포함하는 것을 특징으로 하는 다층 회로 기판의 제조 방법.
청구항 2은(는) 설정등록료 납부시 포기되었습니다.
제 1 항에 있어서,
공정 1에서, 상기 내층 기판의 표면에 상기 도전체 회로(A)를 덮도록 절연성 수지와 경화제를 함유하는 경화성 수지 조성물의 필름을 부착시킴으로써 상기 경화성 수지 조성물 층을 형성하는 다층 회로 기판의 제조 방법.
청구항 3은(는) 설정등록료 납부시 포기되었습니다.
제 1 항에 있어서,
공정 1에서, 상기 내층 기판의 표면에 상기 도전체 회로(A)를 덮도록 절연성 수지와 경화제를 함유하는 용액을 도포하고 건조함으로써 상기 경화성 수지 조성물 층을 형성하는 다층 회로 기판의 제조 방법.
제 1 항에 있어서,
공정 1에서 사용되는 절연성 수지가, 에폭시 수지, 말레이미드 수지, (메트)아크릴 수지, 디알릴 프탈레이트 수지, 트리아진 수지, 지환식 올레핀 중합체, 방향족 폴리에테르 중합체, 벤조사이클로부텐 중합체, 시아네이트 에스테르 중합체, 액정 중합체 및 폴리이미드 수지로 이루어진 군에서 선택된 1종 이상의 절연성 수지인 다층 회로 기판의 제조 방법.
청구항 5은(는) 설정등록료 납부시 포기되었습니다.
제 1 항에 있어서,
절연성 수지가 중량 평균 분자량이 10,000 내지 1,000,000의 범위내인 절연성 중합체인 다층 회로 기판의 제조 방법.
청구항 6은(는) 설정등록료 납부시 포기되었습니다.
제 5 항에 있어서,
상기 절연성 중합체가 지환식 올레핀 중합체 또는 방향족 폴리에테르 중합체인 다층 회로 기판의 제조 방법.
제 1 항에 있어서,
공정 2에서 사용되는 배위 가능한 구조를 갖는 화합물이 아미노기, 티올기, 카복실 기 또는 시아노기를 갖는 유기 화합물인 다층 회로 기판의 제조 방법.
청구항 8은(는) 설정등록료 납부시 포기되었습니다.
제 1 항에 있어서,
공정 2에서 사용되는 배위 가능한 구조를 갖는 화합물이 질소 원자, 산소 원자 또는 황 원자를 갖는 복소환 화합물인 다층 회로 기판의 제조 방법.
청구항 9은(는) 설정등록료 납부시 포기되었습니다.
제 1 항에 있어서,
공정 2에서 사용되는 배위 가능한 구조를 갖는 화합물이 아미노기, 티올기, 카복실기 또는 시아노기를 갖는 이미다졸류, 피라졸류, 트라아졸류 또는 트리아진류인 다층 회로 기판의 제조 방법.
청구항 10은(는) 설정등록료 납부시 포기되었습니다.
제 1 항에 있어서,
공정 3에서, 상기 경화성 수지 조성물 층을 경화시키기 전 또는 경화시킨 후에 비아홀(via-hole) 형성용 개구를 형성하는 공정을 추가하는 다층 회로 기판의 제조 방법.
청구항 11은(는) 설정등록료 납부시 포기되었습니다.
제 1 항에 있어서,
공정 4에서, 무전해 도금에 의해 금속 박막층을 형성하는 다층 회로 기판의 제조 방법.
청구항 12은(는) 설정등록료 납부시 포기되었습니다.
제 1 항에 있어서,
공정 4에서, 스퍼터링에 의해 금속 박막층을 형성하는 다층 회로 기판의 제조 방법.
청구항 13은(는) 설정등록료 납부시 포기되었습니다.
제 12 항에 있어서,
전기 절연층(b)의 표면을 플라즈마 처리한 후에 스퍼터링에 의해 금속 박막층을 형성하는 다층 회로 기판의 제조 방법.
청구항 14은(는) 설정등록료 납부시 포기되었습니다.
제 1 항에 있어서,
공정 4에서, 상기 전기 절연층(b)의 표면에 니켈, 크롬, 코발트, 망간, 몰리브덴, 주석, 또는 이들의 2종 이상의 혼합물로 이루어진 중간 금속 박막층을 형성하고, 추가로 그 위에 구리 박막층을 형성함으로써 2층 구조의 금속 박막층을 형성하는 다층 회로 기판의 제조 방법.
청구항 15은(는) 설정등록료 납부시 포기되었습니다.
제 1 항에 있어서,
공정 4에서, 금속 박막층을 형성한 후에 상기 금속 박막층을 가열 처리하는 공정을 추가하는 다층 회로 기판의 제조 방법.
청구항 16은(는) 설정등록료 납부시 포기되었습니다.
제 1 항에 있어서,
공정 5에서, 상기 금속 박막층의 표면에 레지스트 패턴을 형성한 후에 전해 도금을 실시하여 상기 금속 박막층의 표면에 패턴 형상의 전해 도금 금속층을 형성하고, 이어서 레지스트의 제거 및 에칭 처리를 순차적으로 실시함으로써, 상기 전기 절연층(b)의 표면에 도전체 회로(B)를 형성하는 다층 회로 기판의 제조 방법.
청구항 17은(는) 설정등록료 납부시 포기되었습니다.
제 1 항에 있어서,
i) 공정 2에서, 상기 경화성 수지 조성물 층의 표면에 배위 가능한 구조를 갖는 화합물을 패턴 형상으로 접촉시키고,
ii) 공정 4에서, 무전해 도금을 실시하여 상기 전기 절연층(b) 표면의 배위 가능한 구조를 갖는 화합물의 패턴상에 금속을 석출시켜서 패턴 형상의 금속 박막층을 형성하고,
iii) 공정 5에서, 패턴 형상의 금속 박막층 위에 추가로 무전해 도금을 실시하여 금속층의 두께를 증가시키거나, 또는 전해 도금을 실시하여 상기 금속 박막층의 패턴상에 전해 도금 금속층을 형성함으로써, 상기 전기 절연층(b)의 표면에 도전체 회로(B)를 형성하는 다층 회로 기판의 제조 방법.
청구항 18은(는) 설정등록료 납부시 포기되었습니다.
제 17 항에 있어서,
공정 3에서, 상기 경화성 수지 조성물 층을 경화시켜 전기 절연층(b)을 형성한 후에 상기 전기 절연층(b)의 표면을 산화 처리하는 공정을 추가하는 다층 회로 기판의 제조 방법.
청구항 19은(는) 설정등록료 납부시 포기되었습니다.
제 1 항에 있어서,
양면에 도체 회로층(A, A')이 형성된 전기 절연층(a)을 갖는 내층 기판을 이용하여, 공정 1 내지 공정 5의 공정과 동일한 공정에 의해 상기 내층 기판의 다른 면에도 도체 회로층(A')을 덮도록 전기 절연층(b') 및 그 위의 도전체 회로(B')를 형성하는 다층 회로 기판의 제조 방법.
청구항 20은(는) 설정등록료 납부시 포기되었습니다.
제 1 항에 있어서,
필요한 경우에 공정 1 내지 공정 5의 공정과 동일한 공정을 반복함으로써, 상기 내층 기판의 편면 또는 양면에 전기 절연층과 도전체 회로의 조합으로 이루어진 층을 2층 이상 형성하는 다층 회로 기판의 제조 방법.
청구항 21은(는) 설정등록료 납부시 포기되었습니다.
제 1 항에 따른 제조 방법에 의해 제조된 다층 회로 기판.
I) 절연성 수지와 경화제를 함유하는 경화성 수지 조성물로 형성된 수지 기재의 표면에 금속 원자 또는 금속 이온에 배위 가능한 구조를 갖는 화합물을 패턴 형상으로 접촉시키는 공정(I),
II) 상기 수지 기재를 경화시키는 공정(II), 및
III) 무전해 도금을 실시하여 상기 수지 기재 표면의 배위 가능한 구조를 갖는 화합물의 패턴상에 금속을 석출시키는 공정(III)
을 포함하는 것을 특징으로 하는 금속 패턴이 형성된 수지 기재의 제조 방법.
청구항 23은(는) 설정등록료 납부시 포기되었습니다.
제 22 항에 있어서,
공정(II)에서, 상기 수지 기재를 경화시킨 후에 상기 수지 기재의 표면을 산화 처리하는 공정을 추가하는 수지 기재의 제조 방법.
청구항 24은(는) 설정등록료 납부시 포기되었습니다.
제 22 항에 있어서,
공정(III) 이후에, 상기 수지 기재를 가열 처리하는 공정을 추가하는 수지 기재의 제조 방법.
청구항 25은(는) 설정등록료 납부시 포기되었습니다.
제 22 항에 따른 제조 방법에 의해 제조된 금속 패턴이 형성된 수지 기재.
i) 절연성 수지와 경화제를 함유하는 경화성 수지 조성물로 형성된 수지 기재의 표면에 금속 원자 또는 금속 이온에 배위 가능한 구조를 갖는 화합물을 접촉시키는 공정(i),
ii) 상기 수지 기재를 경화시키는 공정(ii), 및
iii) 무전해 도금 또는 스퍼터링에 의해 상기 수지 기재의 표면에 금속 박막을 형성하는 공정(iii)
을 포함하는 것을 특징으로 하는 금속 박막이 형성된 수지 기재의 제조 방법.
KR1020047003288A 2001-09-05 2002-09-04 다층 회로 기판, 수지 기재 및 그의 제조 방법 KR100912920B1 (ko)

Applications Claiming Priority (7)

Application Number Priority Date Filing Date Title
JP2001268847 2001-09-05
JPJP-P-2001-00268847 2001-09-05
JP2002054808A JP3861999B2 (ja) 2002-02-28 2002-02-28 部分めっき方法及び樹脂部材
JPJP-P-2002-00054808 2002-02-28
JPJP-P-2002-00217513 2002-07-26
JP2002217513A JP3862009B2 (ja) 2001-09-05 2002-07-26 多層回路基板の製造方法
PCT/JP2002/008976 WO2003024174A1 (fr) 2001-09-05 2002-09-04 Carte de circuit imprime multicouche, materiau a base de resine et procede de production associe

Publications (2)

Publication Number Publication Date
KR20040062536A KR20040062536A (ko) 2004-07-07
KR100912920B1 true KR100912920B1 (ko) 2009-08-20

Family

ID=27347442

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020047003288A KR100912920B1 (ko) 2001-09-05 2002-09-04 다층 회로 기판, 수지 기재 및 그의 제조 방법

Country Status (5)

Country Link
US (1) US7614145B2 (ko)
KR (1) KR100912920B1 (ko)
CN (1) CN100496195C (ko)
TW (1) TW540284B (ko)
WO (1) WO2003024174A1 (ko)

Families Citing this family (43)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6896826B2 (en) * 1997-01-09 2005-05-24 Advanced Technology Materials, Inc. Aqueous cleaning composition containing copper-specific corrosion inhibitor for cleaning inorganic residues on semiconductor substrate
KR101018944B1 (ko) * 2003-03-04 2011-03-02 니폰 제온 가부시키가이샤 다층 프린트 배선판의 제조방법 및 다층 프린트 배선판
TWI227502B (en) 2003-09-02 2005-02-01 Ind Tech Res Inst Precise multi-pole magnetic components and manufacturing method thereof
JP3922378B2 (ja) * 2004-03-30 2007-05-30 セイコーエプソン株式会社 配線基板の製造方法
KR100584962B1 (ko) * 2004-07-26 2006-05-29 삼성전기주식회사 액정 중합체로 커버레이 성형된 경연성 인쇄회로기판 및그 제조 방법
JP4346541B2 (ja) * 2004-11-26 2009-10-21 日東電工株式会社 配線回路基板およびその製造方法
EP1818722A4 (en) * 2004-12-03 2010-02-17 Tokyo Ohka Kogyo Co Ltd CHEMICALLY AMPLIFIED PHOTORESIST COMPOSITION, PHOTORESIST LAMINATE, METHOD FOR PRODUCING PHOTORESIST COMPOSITION, METHOD FOR PRODUCING PHOTORESIST PATTERN, AND METHOD FOR PRODUCING JUNCTION TERMINAL
JP4479535B2 (ja) * 2005-02-21 2010-06-09 セイコーエプソン株式会社 光学素子の製造方法
US7307321B1 (en) * 2005-03-25 2007-12-11 Spansion Llc Memory device with improved data retention
WO2007004666A1 (ja) * 2005-07-05 2007-01-11 Tohoku University 薄膜トランジスタ、配線板、及びそれらの製造方法
JP2007030419A (ja) * 2005-07-28 2007-02-08 Yasumasa Nagao 構造体およびその製造方法、並びに多層構造の構造体およびその製造方法
JP4850487B2 (ja) * 2005-11-07 2012-01-11 富士フイルム株式会社 プリント配線板用積層体、それを用いたプリント配線板、プリント配線基板の作製方法、電気部品、電子部品、および、電気機器
TWI410442B (zh) 2005-11-29 2013-10-01 Ajinomoto Kk A resin composition for an insulating layer of a multilayer printed circuit board
US8394289B2 (en) * 2006-04-18 2013-03-12 Okuno Chemicals Industries Co., Ltd. Composition for etching treatment of resin molded article
KR100814298B1 (ko) * 2007-04-27 2008-03-18 주식회사 신학마이크로 마더보드 지지용 플레이트의 가공방법
JP5258283B2 (ja) * 2007-12-27 2013-08-07 富士フイルム株式会社 金属箔付基板、及びその作製方法
JP2009231790A (ja) * 2008-02-27 2009-10-08 Ajinomoto Co Inc 多層プリント配線板の製造方法
JP5322531B2 (ja) * 2008-05-27 2013-10-23 新光電気工業株式会社 配線基板の製造方法
CN102196904A (zh) * 2008-08-25 2011-09-21 株式会社关东学院大学表面工学研究所 叠层体及其制造方法
US8161637B2 (en) 2009-07-24 2012-04-24 Ibiden Co., Ltd. Manufacturing method for printed wiring board
TWI418268B (zh) * 2009-12-10 2013-12-01 Unimicron Technology Corp 內埋式線路板及其製造方法
US8974869B2 (en) * 2010-01-26 2015-03-10 Robert Hamilton Method for improving plating on non-conductive substrates
JP5511597B2 (ja) * 2010-09-06 2014-06-04 日東電工株式会社 配線回路基板の製造方法
CN102625580A (zh) * 2011-01-31 2012-08-01 李洲科技股份有限公司 一种电路板制造流程
CN103477728B (zh) * 2011-03-30 2016-05-18 富士胶片株式会社 印刷配线基板及其制造方法、印刷配线基板用的金属表面处理液以及集成电路封装基板
EP2696431B1 (en) * 2011-04-07 2019-01-16 Nissan Motor Co., Ltd Electrode stacking device and electrode stacking method
JP5516536B2 (ja) * 2011-09-14 2014-06-11 株式会社村田製作所 電子部品モジュールの製造方法
EP2763517A4 (en) * 2011-09-30 2015-07-08 Meiko Electronics Co Ltd Substrate Preparation Process
US9661763B2 (en) 2011-10-11 2017-05-23 Hitachi Chemical Company, Ltd. Structure containing conductor circuit, method for manufacturing same, and heat-curable resin composition
US8957531B2 (en) 2011-10-20 2015-02-17 International Business Machines Corporation Flat laminate, symmetrical test structures and method of use to gauge white bump sensitivity
US9209073B2 (en) * 2013-03-12 2015-12-08 Taiwan Semiconductor Manufacturing Company, Ltd. Metal cap apparatus and method
US20140353019A1 (en) 2013-05-30 2014-12-04 Deepak ARORA Formation of dielectric with smooth surface
CN104427744A (zh) * 2013-08-30 2015-03-18 富葵精密组件(深圳)有限公司 电路板及其制作方法
US20150195912A1 (en) * 2014-01-08 2015-07-09 Zhuhai Advanced Chip Carriers & Electronic Substrate Solutions Technologies Co. Ltd. Substrates With Ultra Fine Pitch Flip Chip Bumps
WO2016152089A1 (ja) * 2015-03-25 2016-09-29 株式会社アルバック 高周波スパッタリング装置及びスパッタリング方法
JP6982383B2 (ja) * 2016-08-10 2021-12-17 上村工業株式会社 還元処理と同時に用いられる無電解めっき用前処理液、およびプリント配線基板の製造方法
TW201826899A (zh) * 2017-01-03 2018-07-16 台虹科技股份有限公司 可撓性電路板之製造方法
CN208623982U (zh) * 2017-06-30 2019-03-19 苏州思诺林电子有限公司 一种用于线路板钻孔深度控制的高精度钻孔盖板
CN107597187B (zh) * 2017-10-11 2020-06-02 万华化学集团股份有限公司 连续生产(甲基)丙烯酸羟基酯和(甲基)丙烯酸二酯的方法及磺酸树脂催化剂
US11205530B1 (en) * 2017-12-13 2021-12-21 Triad National Security, Llc Technique for constructing high gradient insulators
CN111902567B (zh) * 2018-03-26 2022-10-25 富士胶片株式会社 前体薄膜、基板、触摸面板及其传感器、导电性薄膜及其制造方法和被镀覆层形成用组合物
US10914008B2 (en) * 2018-09-27 2021-02-09 Imec Vzw Method and solution for forming interconnects
CN109659682B (zh) * 2018-12-13 2020-11-20 江苏南通海之升电子商务有限公司 一种通讯天线生产工艺

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09214140A (ja) * 1995-11-29 1997-08-15 Toppan Printing Co Ltd 多層プリント配線板及びその製造方法
JPH09255756A (ja) * 1996-03-21 1997-09-30 Mitsubishi Rayon Co Ltd 架橋硬化型樹脂組成物及びその硬化方法
JP2001144436A (ja) * 1999-11-16 2001-05-25 Nippon Zeon Co Ltd 多層回路基板

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5939307B2 (ja) * 1980-06-18 1984-09-21 三菱瓦斯化学株式会社 プラスチツク物品
US4597828A (en) * 1985-03-25 1986-07-01 Firan Corporation Method of manufacturing printed circuit boards
MY101308A (en) 1986-06-09 1991-09-05 Minnesota Mining & Mfg Presensitized circuit material.
DE3913966B4 (de) * 1988-04-28 2005-06-02 Ibiden Co., Ltd., Ogaki Klebstoffdispersion zum stromlosen Plattieren, sowie Verwendung zur Herstellung einer gedruckten Schaltung
JP3411899B2 (ja) 1993-05-19 2003-06-03 イビデン株式会社 無電解めっき用接着剤、無電解めっき用接着剤層およびプリント配線板
US5519177A (en) * 1993-05-19 1996-05-21 Ibiden Co., Ltd. Adhesives, adhesive layers for electroless plating and printed circuit boards
US5468597A (en) * 1993-08-25 1995-11-21 Shipley Company, L.L.C. Selective metallization process
JPH07131135A (ja) 1993-11-05 1995-05-19 Ibiden Co Ltd プリント配線基板のイニシェータパターンの形成に水性インクを用いた製造方法
JPH07245467A (ja) 1994-03-07 1995-09-19 Ibiden Co Ltd プリント配線基板の製造方法
GB2288404B (en) * 1994-03-14 1998-09-02 Nippon Zeon Co Composition of epoxy group-containing cycloolefin resin
JPH07263841A (ja) 1994-03-18 1995-10-13 Toshiba Corp 配線基板
JP2877110B2 (ja) 1996-12-13 1999-03-31 日本電気株式会社 印刷配線板の製造方法
DE69811908T2 (de) * 1997-04-15 2003-09-04 Ibiden Co Ltd Klebstoff zur stromlosen plattierung, ausgangszusammensetzung zur herstellung des klebstoffes zur stromlosen plattierung, und leiterplatte
CN1155303C (zh) * 1997-04-15 2004-06-23 揖斐电株式会社 无电解电镀用粘接剂以及印刷布线板
JP3259906B2 (ja) 1997-04-15 2002-02-25 イビデン株式会社 無電解めっき用接着剤およびプリント配線板
JPH1123649A (ja) 1997-06-27 1999-01-29 Ono Sokki Co Ltd バーイン装置の基板挿入機構
JPH11286562A (ja) 1998-03-31 1999-10-19 Nippon Zeon Co Ltd 樹脂層の表面粗化法
JP3253921B2 (ja) * 1998-06-15 2002-02-04 奥野製薬工業株式会社 無電解部分めっき方法
JP4132311B2 (ja) 1998-11-13 2008-08-13 住友大阪セメント株式会社 感光性パラジウム高分子キレート化合物、無電解メッキ用塗布液、および金属微細線パターンの形成方法
JP4556261B2 (ja) 1999-10-27 2010-10-06 日立化成工業株式会社 アディティブ法プリント配線板用接着剤
JP2001217554A (ja) * 1999-11-26 2001-08-10 Toppan Printing Co Ltd 多層配線基板
JP2001160689A (ja) 1999-12-02 2001-06-12 Nippon Zeon Co Ltd 多層回路基板
JP4826020B2 (ja) * 2000-03-29 2011-11-30 凸版印刷株式会社 多層配線基板の製造方法
JP3661571B2 (ja) 2000-07-07 2005-06-15 セイコーエプソン株式会社 配線の形成方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09214140A (ja) * 1995-11-29 1997-08-15 Toppan Printing Co Ltd 多層プリント配線板及びその製造方法
JPH09255756A (ja) * 1996-03-21 1997-09-30 Mitsubishi Rayon Co Ltd 架橋硬化型樹脂組成物及びその硬化方法
JP2001144436A (ja) * 1999-11-16 2001-05-25 Nippon Zeon Co Ltd 多層回路基板

Also Published As

Publication number Publication date
KR20040062536A (ko) 2004-07-07
TW540284B (en) 2003-07-01
WO2003024174A1 (fr) 2003-03-20
CN1552174A (zh) 2004-12-01
US20040237295A1 (en) 2004-12-02
CN100496195C (zh) 2009-06-03
US7614145B2 (en) 2009-11-10

Similar Documents

Publication Publication Date Title
KR100912920B1 (ko) 다층 회로 기판, 수지 기재 및 그의 제조 방법
JP4179165B2 (ja) 部分めっき方法、部分めっき樹脂基材、及び多層回路基板の製造方法
JP4411544B2 (ja) 多層プリント配線板の製造方法および多層プリント配線板
US20050175824A1 (en) Method for forming multilayer circuit structure and base having multilayer circuit structure
KR20070007173A (ko) 회로 기판 및 그의 제조방법
JP2011000892A (ja) 樹脂複合フィルム
WO2007023944A1 (ja) 複合樹脂成形体、積層体、多層回路基板および電子機器
KR101934460B1 (ko) 절연성 접착 필름, 적층체, 경화물 및 복합체
JP6357697B2 (ja) 硬化性エポキシ組成物、フィルム、積層フィルム、プリプレグ、積層体、硬化物、及び複合体
JP2006229038A (ja) 多層プリント配線板の製造方法
JP3861999B2 (ja) 部分めっき方法及び樹脂部材
JP2007227567A (ja) 金属薄膜層の形成方法および多層プリント配線板の製造方法
JP3862009B2 (ja) 多層回路基板の製造方法
JP2006278922A (ja) 多層回路基板の製造方法
JP4300389B2 (ja) 多層回路基板の製造方法
JP2006028225A (ja) 熱硬化性樹脂組成物、電気絶縁膜、積層体及び多層回路基板
JP2013055301A (ja) 多層プリント配線板の製造方法
JP2005264303A (ja) 金属樹脂複合フィルムの製造方法、金属樹脂複合フィルム及びその利用
JP2004134670A (ja) 多層回路基板の製造方法
JP2003046254A (ja) 回路基板および回路基板の製造方法
WO2015016165A1 (ja) 電子材料用基板

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee