KR100854004B1 - 낮은 마이크로파이프 밀도를 가지는 100 ㎜ 실리콘카바이드 웨이퍼 - Google Patents

낮은 마이크로파이프 밀도를 가지는 100 ㎜ 실리콘카바이드 웨이퍼 Download PDF

Info

Publication number
KR100854004B1
KR100854004B1 KR1020077007642A KR20077007642A KR100854004B1 KR 100854004 B1 KR100854004 B1 KR 100854004B1 KR 1020077007642 A KR1020077007642 A KR 1020077007642A KR 20077007642 A KR20077007642 A KR 20077007642A KR 100854004 B1 KR100854004 B1 KR 100854004B1
Authority
KR
South Korea
Prior art keywords
silicon carbide
wafer
seed
crucible
crystal
Prior art date
Application number
KR1020077007642A
Other languages
English (en)
Other versions
KR20070088561A (ko
Inventor
아드리안 파월
마크 브래디
로버트 타일러 레오나르드
Original Assignee
크리 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=35892362&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=KR100854004(B1) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by 크리 인코포레이티드 filed Critical 크리 인코포레이티드
Publication of KR20070088561A publication Critical patent/KR20070088561A/ko
Application granted granted Critical
Publication of KR100854004B1 publication Critical patent/KR100854004B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B23/00—Single-crystal growth by condensing evaporated or sublimed materials
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/36—Carbides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Metallurgy (AREA)
  • Materials Engineering (AREA)
  • Organic Chemistry (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

약 100 mm 이상의 직경과 약 25 cm-2 미만의 표면 마이크로파이프 밀도를 가지는 고품질 단결정 실리콘 카바이드 웨이퍼를 개시한다.

Description

낮은 마이크로파이프 밀도를 가지는 100 ㎜ 실리콘 카바이드 웨이퍼 {LOW MICROPIPE 100 MM SILICON CARBIDE WAFER}
본 발명은 낮은 결함 밀도를 가지는 실리콘 카바이드(SiC) 및 반도체 용도를 위한 전구체(precursor)로서의 사용에 관한 것이며, 또한 대형 고품질 실리콘 카바이드 단결정의 시드(seed)를 이용한 승화 성장에 관한 것이다.
실리콘 카바이드는 최근 수년 동안 다양한 전자 장치 및 목적을 위해서 반도체 재료로서 사용되어 왔다. 실리콘 카바이드는 그 물리적 강도와 높은 화학적 내구성으로 인해 매우 유용하다. 실리콘 카바이드는 또한, 방사선에 대한 내구성, 높은 절연-파괴(breakdown) 전기장, 상대적으로 넓은 밴드갭, 높은 전자 포화 드리프트(drift) 속력, 고온 작동, 및 스펙트럼 상의 청색, 보라색, 자외선 영역에서 고에너지 포톤(photon)의 흡수와 방출 등의 우수한 전자적 특성을 가진다.
단결정 실리콘 카바이드는 종종 시드를 이용한 승화 성장 방법에 의해서 제조된다. 일반적인 실리콘 카바이드 성장 방법에 있어서, 시드 결정 및 원료 분말이 함께 반응 도가니에 투입되고, 상기 도가니는 상기 원료의 승화 온도로 가열되어, 상기 원료와 이에 비해 상대적으로 온도가 낮은 시드 결정 사이에 열 구배를 형성한다. 상기 열 구배는 상기 재료가 상기 원료로부터 상기 시드를 향해 증기 상(phase)으로 이동하도록 하여, 상기 시드 상에 응축되어 벌크 결정 성장이 일어나도록 한다. 이러한 방법은 물리적 증기 이송(PVT) 방법으로도 표현된다.
일반적인 실리콘 카바이드 성장 기술에서, 상기 도가니는 흑연으로 만들어지며, 코일유도(induction) 방식 또는 저항 방식에 의해 가열된다. 여기서, 상기 도가니에는 코일 및 절연물이 적절하게 배치되어 상기의 요구되는 열 구배를 형성하고 조절하게 된다. 상기 원료 분말은 상기 시드와 마찬가지로 실리콘 카바이드이다. 상기 도가니는 수직으로 배향되고, 하부 영역에 원료 물질을 구비하며, 상기 시드는 상부 영역에 일반적으로 시드 홀더 상에 배치된다. 이러한 내용은, 원용에 의해 그 전체로서 본 명세서에 포함된 미국 특허 제 4,866,005 (재등록번호 Re34,861)에 기재되어 있다. 원용된 특허의 내용은 한정적이라기보다는, 최근의 시드를 이용한 승화 성장 방법에 대한 예시적 기술이다.
본 발명은, 동시 계류 중이고 함께 양도된 미국 출원 공개번호 제2005014564호, 제20050022724호, 제20050022727호, 및 제20050164482호와도 역시 관련된다.
실리콘 카바이드 벌크 결정 내의 구조적 결함의 밀도는 근래에 지속적으로 감소하고 있지만, 상대적으로 높은 결함 밀도가 여전히 나타나고 있으며, 제거하는 것도 어려운 것으로 밝혀져 왔다. 그 예로, Nakamura 등이 2004년 8월 26일에 발표한 "Ultra high quality silicon carbide single crystals, Nature, Vol. 430, page 1009"이 있다. 이러한 결함들은 상기 기판 상에 형성되는 장치의 성능을 제한하거나, 심지어는 장비로서 사용할 수 없게 하는 심각한 문제점을 야기한다. 대형 벌크 단결정 실리콘 카바이드를 제조하기 위한, 현재의 시드를 이용한 승화 방 법은 상기 실리콘 카바이드 결정의 성장 표면상에 기대보다 높은 결함 밀도를 야기한다. 높은 결함 밀도는, 상기 결정 위나 상기 결정으로부터 제조되는 기판 위에 제조되는 장비의 성능을 제한하는 심각한 문제점을 야기할 수 있다. 예컨대, 상업적으로 이용되는 실리콘 카바이드 웨이퍼에서의 일반적인 마이크로파이프(micropipe) 결함 밀도는 100 cm-2의 차수(order)일 수 있다. 하지만, 실리콘 카바이드에 형성되는 메가와트(megawatt) 장치는 0.4 cm-2 차수의 결함이 없는 영역을 필요로 한다. 그러므로 고전압, 고전류 적용 제품을 위한 대형 표면적 장치의 제조에 사용되는 대형 단결정을 얻는 것은 노력을 투자할 만한 목표로 남아 있다.
비록 낮은 결함 밀도의 실리콘 카바이드의 소형 샘플들이 나오고는 있지만, 실리콘 카바이드의 보다 폭넓은 상용화를 위해서는 보다 큰 샘플, 특히 보다 큰 웨이퍼가 필요하다. 비교를 하자면, 100 mm (4인치) 실리콘 웨이퍼는 1975년 이래로 상용화 되었고, 150 mm (6인치) 실리콘 웨이퍼는 1981년부터 상용화 되었다. 갈륨비소(GaAs)도 4인치 및 6인치 웨이퍼 모두 상용화 되었다. 그러므로 50 mm (2인치) 및 75 mm (3인치) 실리콘 카바이드 웨이퍼의 상용화는 이들 다른 재료에 비해 뒤처진 것이며, 보다 폭넓은 범위에서의 장치 및 응용 제품에서의 채택이나 사용에 대한 제한 요인이 된다.
마이크로파이프는, 시드를 이용한 실리콘 카바이드 결정의 승화 형성 공정에서 발생하여 증식하는, 전형적인 결함이다. 다른 결함으로 관통 전위(threading dislocation), 육각 공공(hexagonal void), 및 나선 전위(screw dislocation) 등이 있다. 이러한 결함들이 상기 실리콘 카바이드 결정 내에 남으면, 상기 결정상에 성장하여 제조되는 장치는 이들 결함을 내재하게 될 수 있다.
특정 결함의 성질 및 설명은 결정 성장 기술에 있어서 일반적으로 잘 알려져 있다. 마이크로파이프는, 그 버거스벡터(Burgers vector)가 c-축을 따라서 위치하며 가운데가 비어 있는, 초나선(super-screw) 전위이다. 마이크로파이프의 생성에 대해서 많은 원인이 제시되거나 확인되었다. 이들 원인으로는, 과도하게 함유된 실리콘이나 탄소 등의 재료, 금속 퇴적물과 같은 외부 불순물, 경계 결함(boundary defect), 및 부분 전위의 이동이나 미끄러짐 등이 있다. 참조 문헌으로, Powell 등의 "Growth of Low Micropipe Density SiC Wafers, Materials Science Forum, Vols. 338-340, pp 437-440 (2000)"이 있다.
육각 공공은 결정 내에서 평평한 육각 판 형태를 가지는 공동(cavity)이며, 종종 그 아래에 속이 빈 관(hollow tube) 형태를 가지기도 한다. 몇가지 증거에 의하면 마이크로파이프는 육각 공공과 관련되어 있다. 상기 결함들에 대한 최근의 논의들이 Kuhr 등의 "Hexagonal Voids And The Formation Of Micropipes During SiC Sublimation Growth, Journal of Applied Physics, Volume 89, No. 8, page 4625 (2001년 4월)"에 기재되어 있으며, 이는 한정하기 위한 것이 아니라 예시를 위한 것이다.
또한, 실리콘 카바이드 벌크 단결정에서 표면 결함의 존재는 단일한 폴리타입(polytype)을 가지는 결정 성장을 방해할 수 있다. 실리콘 카바이드에 있어서 150개의 가능한 폴리타입은 특별한 어려움을 야기한다. 이들 폴리타입의 다수는 매우 유사하여, 종종 미소한 열역학적 차이에 의해 구분된다. 상기 결정을 통하여서 원하는 폴리타입의 일관성을 유지하는 것은, 시드를 이용한 승화 시스템에서 대형 실리콘 카바이드 결정을 성장시키는 데 있어서의 어려움들 중 하나일 뿐이다. 표면 결함이 존재하면, 원하는 폴리타입을 유지하며 막을 형성하기 위한 폴리타입 정보가 상기 결정 표면 위에서 충분하지 않게 된다. 상기 성장하는 결정의 표면 상에서 폴리타입의 변화는 더욱 많은 표면 결함을 형성하는 원인이 된다.
최근의 연구에 의하면, 시드를 이용한 승화 방법에서 제조되는 벌크 결정 내의 문제점들은 상기 시드 자체 및 상기 시드를 물리적으로 처리하는 방식으로부터 기인할 수 있다. 이에 대해서는 Sanchez 등의 "Formation Of Thermal Decomposition Cavities In Physical Vapor Transport Of Silicon Carbide, Journal of Electronic Materials, Volume 29, No. 3, page 347 (2000)"에 기술되어 있다. Sanchez는 페이지 347에서 "[0001] 축과 실질적으로 평행하게 정렬된 초나선 전위의 중심부에 형성되며, 0.1 ㎛ 내지 5 ㎛의 범위의 직경을 가지는 실린더 형태의 공공"을 표현하기 위해 "마이크로파이프"라는 용어를 사용하였다. Sanchez는 직경 5 ㎛ 내지 100 ㎛의 상대적으로 큰 공공은 "열적 분해 공동(thermal decomposition cavity)"으로 표현하였고, 마이크로파이프와 열적 분해 공동은 다른 원인에 의해서 발생한다는 의견을 제시하였다.
따라서 시드를 이용한 승화 시스템에서 형성되는 결정 내에 낮은 결함 수준을 가지는 대형 고품질 벌크 단결정 실리콘 카바이드를 제조하는 것은, 계속되는 기술적 상업적 목표를 남기고 있다.
본 발명의 일 실시예는, 약 100 mm 이상의 직경과 약 25 cm-2 미만의 마이크로파이프 밀도를 가지는 고품질 단결정 실리콘 카바이드 웨이퍼이다.
본 발명의 다른 실시예는, 약 100 mm 이상의 직경과 약 25 cm- 2미만의 마이크로파이프 밀도를 가지는 실리콘 카바이드 반도체 전구체 웨이퍼이다.
본 발명의 또 다른 실시예는, 시드를 이용한 승화 성장 시스템에서, 약 100 mm 이상의 직경과 약 25 cm- 2미만의 마이크로파이프 밀도를 가지는 고품질 단결정 실리콘 카바이드 웨이퍼를 사용하는 방법이다.
본 발명의 또 다른 실시예는, 약 100 mm 이상의 직경과 약 25 cm- 2미만의 마이크로파이프 밀도를 가지는 실리콘 카바이드 단결정 시드 상에 제조된 복수 개의 전력 장치(power device)이다.
도 1은 본 발명의 실시예에 따르는 실리콘 카바이드 웨이퍼의 사진이다.
도 2는 본 발명의 실시예에 따르는 반도체 전구체 웨이퍼이다.
도 3은 본 발명의 실시예에 따르는 복수 개의 반도체 전구체 장치이다.
도 4는 본 발명의 실시예에 따르는 시드를 이용한 승화 시스템의 개략적인 단면도이다.
도 5는 본 발명의 실시예에 따르는 금속 산화막 반도체 전계 효과 트랜지스 터(MOSFET)의 개략적인 단면도이다.
도 6은 본 발명의 실시예에 따르는 금속 반도체 전계 효과 트랜지스터(MESFET)의 개략적인 단면도이다.
본 발명은 고품질 실리콘 카바이드 웨이퍼에 관한 것이다. 특히, 본 발명은 시드를 이용한 승화 방법을 사용하는 웨이퍼의 성장을 개선하기 위한 몇 가지 기술을 포함한다.
본 발명의 일 실시예는, 약 100 mm 이상의 직경과 약 25 cm- 2미만의 마이크로파이프 밀도를 가지는 고품질 단결정 실리콘 카바이드 웨이퍼이다. 상기 마이크로파이프 밀도는 바람직하게는 20 cm- 2미만이며, 가장 바람직하게는 10 cm- 2미만이다. 상기 실리콘 카바이드 단결정의 폴리타입은 바람직하게는 3C, 4H, 6H, 2H, 혹은 15R이다.
시드 결정의 직경 및 두께의 비례하는 크기를 고려함에 있어서, 백분율(percentage), 분율(fraction), 혹은 비율(ratio)로 표시되던 간에, 본 발명에 의해 제시되는 개선에 대한 내용에 있어서, 이들의 비(proportion)는 본 명세서에 기재된 상대적으로 큰 직경의 시드 결정에 대한 내용에 있어서 독창적인 의미를 가지는 것으로 이해되어야 할 것이다.
따라서 어떤 실시예에서는, 본 발명은 본 명세서에서 상기 결정의 절대값을 포함하는 방식의 적절한 실시예로 기재되고 특허 청구가 된다. 상기 결정의 절대 값은, 대개 직경과 관련해서, 2인치, 3인치 및 100 mm 직경의 단결정이 바람직하다.
도 1은 본 발명의 실시예에 따른 웨이퍼의 사진이다. 표면의 검은 점들이 마이크로파이프이다. 대략적으로 세었을 때, 본 실시예의 웨이퍼는 평방 센티미터 당 25개 미만의 마이크로파이프를 가지고 있다.
본 발명의 다른 실시예는 고품질 반도체 전구체 웨이퍼이다. 상기 웨이퍼는 약 100 mm 이상의 직경과 그 표면 상에 약 7 내지 22 cm-2의 마이크로파이프 밀도를 가지는, 4H 폴리타입의 실리콘 카바이드 웨이퍼이다. 상기 표면 마이크로파이프 밀도는 상기 표면상의 전체 마이크로파이프의 수를 상기 웨이퍼의 표면 면적으로 나눈 값이 된다. 전체 마이크로파이프의 수는 마이크로파이프 결함을 강조하기 위해 수행되는 식각 후의 표면상의 전체 마이크로파이프 수를 표현한다. 상기 식각은 바람직하게는 수산화칼륨(KOH) 용액에 의한 식각이다. 본 발명에 의한 결정의 측정 가능한 영역은 22 cm-2 미만의 마이크로파이프 밀도를 나타내며, 어떤 경우에는 7 cm-2 미만이며, 또 다른 경우에는 전혀 없는 것으로 나타날 것으로 이해될 것이다. 그러므로 본 명세서에서 사용된 것과 같이, "미만의"라는 표현은 측정된 값 및 예측 값을 다 포함한다. 측정된 양상(예컨대 도 1) 외에, 어떤 결정에서는 훨씬 더 적은 결함을 나타낼 것으로 예상된다. 그 결과, 본 명세서에서 사용되는 "미만의"(예를 들어 "7 cm-2 미만의")라는 표현은 7 내지 22 cm-2와 같은 범위를 포함 한다. 하지만 이에 한정되지는 않는다.
본 발명의 또 다른 실시예는, 약 100 mm 이상의 직경과, 그 표면 상에 약 545 내지 1730개의 마이크로파이프를 가지는, 4H 폴리타입의 실리콘 카바이드 고품질 반도체 전구체 웨이퍼이다. 여기서도, 상기 표면 마이크로파이프는 상기 표면상의 전체 마이크로파이프의 수를 표현하며, 바람직하게는 수산화칼륨 용액 식각 이후의 상태이다.
도 2에 개략적으로 도시한 본 발명의 다른 실시예는, 약 100 mm 이상의 직경과, 그 표면 상에 22 cm-2 미만의 마이크로파이프 밀도를 가지는, 4H 폴리타입의 고품질 실리콘 카바이드 반도체 전구체 웨이퍼(4)이다. 상기 웨이퍼는 그 표면상에 위치하는 3족 질화물(Group Ⅲ-nitride)층(6)을 추가적으로 구비한다. 상기 3족 질화물층(6)은 바람직하게는 GaN, AlGaN, AlN, AlInGaN, InN, 및 AlInN 중의 하나 이상이다.
3족 질화물의 성장 특성 및 전자 특성은 당업계에 일반적으로 잘 알려져 있다. 실리콘 카바이드 기판 상의 3족 질화물층은 발광 다이오드(LED)의 특정 타입의 기본적인 형태이다. 다른 바람직한 요소들 중에서, 3족 원소의 원자분율(예컨대 InxGayN1 -x-y)은 그 범위 내의 조성물의 밴드갭을 조정하며, 이에 따라 발광 진동수를 조정하며, 그 결과로 상기 발광 다이오드의 색을 조정한다.
도 3을 참조하면, 본 발명은, 약 100 mm 이상의 직경과, 그 표면 상에 약 7 내지 22 cm-2의 마이크로파이프 밀도를 가지는 실리콘 카바이드 시드(9) 상의 복수 개의 실리콘 카바이드 반도체 장치 전구체(8)이다. 상기 웨이퍼는 추가적으로 상기 웨이퍼의 일부 영역 상에 복수 개의 개별적인 3족 질화물 에피택시층(10)을 구비한다. 바람직한 3족 질화물 에피택시 층은 GaN, AlGaN, AlN, AlInGaN, InN, 및 AlInN 중에서 개별적으로 선택된다.
본 발명의 다른 실시예는 시드를 이용한 승화 성장 시스템에서 고품질 벌크 단결정 실리콘 카바이드를 생산하는 방법이다. 개선된 특징은 약 100 mm 이상의 직경과 약 20 cm-2 미만의 마이크로파이프 밀도를 가지는 실리콘 카바이드 보울(boule)을 성장하는 것을 포함하며, 이후 상기 실리콘 카바이드 보울을, 바람직하게는 기계적으로, 얇게 절단하여 웨이퍼로 만들게 되며, 여기서 각 웨이퍼는 그 표면 상에 약 20 cm-2 미만의 마이크로파이프 밀도를 가진다. 상기 웨이퍼의 두께는 바람직하게는 약 0.5mm이다.
이후 상기 실리콘 카바이드 웨이퍼를 연마하고 식각하는 것이 바람직할 수 있다. 바람직한 연마 방법은 화학기계적 연마(CMP)이고, 바람직한 식각은 KOH 용액을 이용한 식각이다. 상기 식각은 상기 표면의 결함을 부각시키기 위해 수행되며, 시드를 이용한 승화법에서의 전구체 단계에서는 불필요하다. 그러므로 승화 성장은 일반적으로, 식각은 되지 않고 연마만 진행된 시드 상에서 수행된다.
당업계에서 공지된 바와 같이, 상기 실리콘 카바이드 보울은 바람직하게는 시드에 의한 승화 시스템에서 성장한다. 상기 보울이 웨이퍼로 얇게 절단된 후에, 상기 웨이퍼는 다시 단결정 실리콘 카바이드의 시드 승화 성장에서의 시드로 사용 될 수 있다.
본 명세서의 배경 기술에서 전술한 것과 같이, 실리콘 카바이드의 시드를 이용한 승화 성장의 일반적인 방식은 수년 동안 잘 설정되어 왔다. 또한, 결정 성장에 대한 당업자는, 특히 실리콘 카바이드와 같은 어려운 재료 시스템에 있어서, 주어진 기술의 세부적인 것들은, 대응되는 환경에 따라서, 변경할 수 있거나 변경될 것이라는 것을 인식할 것이다. 따라서 본 명세서는, 본 기술의 당업자가 부가적인 실험 없이도 본 명세서의 기재를 토대로 본 발명의 개선 사항을 수행할 수 있게 하려는 인식 하에, 일반적이고 도식적인 방식으로 매우 적절히 기재되었다.
본 발명을 기재함에 있어서, 많은 기술들이 개시됨을 이해할 수 있을 것이다. 이들 각각은 개별적으로 장점을 가지며, 이들 각각은 하나 이상과 결합하여 사용될 수도 있으며, 또 어떤 경우에는, 모든 개시된 기술들이 결합하여 사용될 수도 있다. 따라서 명료한 기재를 위해서, 본 명세서에서는 불필요하게, 개별 단계의 모든 가능한 조합을 반복하는 것은 자제하였다. 그럼에도 불구하고, 본 명세서 및 특허청구범위는 본 발명과 특허청구범위의 범주 내의 모든 조합을 포함하고 있다는 전제 하에 이해되어야 할 것이다.
도 4는 본 발명의 유용한 실시예에 따르는 시드를 이용한 승화 시스템의 개략적인 단면도이다. 상기 시스템은 개략적으로 도면번호 12로 도시된다. 매우 전형적인 시스템에 있어서, 상기 시스템(12)은 흑연 서셉터(susceptor) 혹은 도가니(14)를 포함하며, 복수 개의 유도(induction) 코일(16)을 구비하여, 전류가 코일(16)을 통하여 인가되면 상기 서셉터(14)를 가열한다. 이 대신에, 어떤 시스템 에서는 저항 가열 방식을 적용한다. 결정 성장 기술에 대한 당업자들은, 상기 시스템은 특정한 환경(예컨대, 수냉식 석영 용기)에 의해 포함될 수도 있음을 이해할 수 있을 것이다. 추가적으로, 상기 서셉터(14)와 소통되는 하나 이상의 유입구 및 배출구(미도시함)가 상기 시드를 이용한 승화 시스템(12)에 포함된다. 하지만, 상기의 추가적인 구성 요소들은 본 발명과 상대적으로 덜 관련되며, 도면 및 기재를 간명하게 하기 위해서 본 명세서에서는 생략되었다. 추가적으로, 당업자들은 본 명세서에 기재된 실리콘 카바이드 승화 시스템이 상업적으로 이용가능하며, 필요에 따라 혹은 적절하게 일반적 방식으로 구축될 수 있음을 인식할 것이다. 따라서 당업자들은 부가적인 실험 없이도 상기 구성 요소들을 선택하거나 설계할 수 있다.
일반적으로, 상기 서셉터(14)는 도 4에 그 일부가 도시된 절연체(18)에 의해 둘러싸인다. 비록 도 4는 상기 절연체를 그 크기 및 위치가 일반적으로 일관되게 도시하였지만, 본 기술의 당업자에게 있어서 상기 절연체(18)의 위치 및 양은 요구되는 열 구배를 상기 서셉터(14)를 따라서 축 방향 및 방사형으로 제공하기 위해 사용될 수 있음은 자명할 것이다.
상기 서셉터(14)는 실리콘 카바이드 분말 원료(20)를 담는 하나 이상의 부분을 포함한다. 상기 분말 원료(20)는 실리콘 카바이드의 시드를 이용한 승화 성장 기술에 있어서, 비록 배타적은 아니지만, 가장 일반적으로 사용된다. 도 4는 상기 분말 원료(20)가 상기 서셉터(14)의 하부 영역에 담겨 있는 것으로 도시하고 있으며, 이것은 일반적인 배치의 하나이다. 다른 흔한 변형으로, 일부 시스템은 상기 원료 분말을 수직의 실린더형 배치로 투입하고, 여기서 상기 원료 분말은 서셉 터(14) 내부에서 도 4에서 도시한 배치보다 더 큰 영역을 둘러싸게 된다. 본 명세서에 기재한 본 발명은 상기 두 형태의 장치를 적절히 사용하여 수행할 수 있다.
실리콘 카바이드 시드는 도면 번호 22로 도시되며, 일반적으로 상기 서셉터(14)의 상부에 장착된다. 상기 시드는 바람직하게는 약 100 mm 이상의 직경과, 그 표면에 약 25 cm-2 미만의 마이크로파이프 밀도를 가지는 실리콘 카바이드 단결정 시드이다. 상기 성장 결정(26)은 상기 시드를 이용한 승화 성장 동안에 상기 시드(22) 상에 형성된다.
일반적으로 시드 홀더(28)는 적절한 형태로 상기 서셉터(14)에 부착된 위치에서 상기 시드(22)를 고정한다. 여기에는 다양한 정지(resting) 형태 혹은 나사(threaded) 형태의 배치가 포함된다. 도 4에 도시한 배향에서, 일반적으로 상기 시드홀더(28)의 상부 영역은 바람직하게는 흑연 도가니인 상기 서셉터(14)의 대부분의 영역이 되는 나사 형태를 포함하며, 상기 시드 홀더(28)는 상기 시드(22)를 원하는 위치에서 고정할 수 있도록 상기 서셉터(14)의 상부에 삽입 고정될 수 있다. 상기 시드 홀더(28)는 바람직하게는 흑연 시드 홀더이다.
상기 시드(22)를 가로질러 바람직하지 않은 열 차이를 유발하지 않기 위해서, 상기 도가니(14) 내에 상기 시드를 배치하고, 이에 따라 상기 시드 상에 비틀림(torsion) 힘을 최소화하여, 상기 결정을 구부러지거나 휘게 하는 비틀림 힘을 방지하도록 하는 것이 바람직할 수 있다.
일부 실시예에서는, 상기 시드(22)를 부착시키기 전에 상기 시드 홀더(28)를 열처리하는 것이 바람직할 수 있다. 승화 성장에 앞서서 시드 홀더(28)를 열처리하는 것은, 상기 시드 홀더(28)가 실리콘 카바이드의 승화 온도에서 결정 성장을 하는 동안에 심각한 뒤틀림을 일으키는 것을 방지할 수 있다. 상기 시드 홀더(28)의 열처리는 상기 시드(22)를 가로지르는 온도 차이를 최소화하거나 제거함으로써, 성장하는 결정에서의 결함 발생 및 증식을 예방할 수 있다. 상기 홀더(28)를 열처리하는 바람직한 공정은 적어도 약 30 분 동안 약 2500℃의 온도에서 열처리하는 단계를 포함한다.
일부 실시예에서는, 상기 승화 시스템(12)에 도펀트(dopant) 원자를 포함하는 것이 바람직할 수 있다. 도펀트 기체를 상기 시드를 이용한 승화 시스템(12)에 적용하는 것은 결정 성장에 있어서 도펀트 원자를 도입하게 된다. 도펀트는 그 액셉터(acceptor) 혹은 도너(donor) 특성에 따라서 선택된다. 도너 도펀트는 n형 도전형을 가지는 것들이며, 액셉터 도펀트는 p형 도전형을 가지는 것들이다. 바람직한 더펀트 원자는 n형 및 p형 도펀트 원자를 포함한다. n형 도펀트로 특히 바람직한 것들은 N, P, As, Sb, Bi, 및 이들의 혼합물이다. p형 도펀트로 특히 바람직한 것들은 B, Al, Ga, In, Tl 및 이들의 혼합물이다.
승화 성장에 대한 일반적인 구조는 본 명세서의 배경 기술에서 간략히 설명하였으며, 다른 문헌을 통해서도 당업자들에게 공지되어 있다. 일반적으로, 상기 서셉터(14)가 반응하는 주파수를 가지는 전류가 상기 유도 코일(16)을 통하여 지나게 되면 상기 흑연 서셉터(14)를 가열하게 된다. 상기 절연체(18)의 양 및 위치는 상기 분말 원료(20)와 상기 성장하는 결정(26) 사이에 열 구배를 형성하기 위해 선 택되며, 상기 서셉터(14)는 상기 분말 원료(20)를 일반적으로 약 2000℃보다 높은 승화 온도로 가열한다. 상기 열 구배는 상기 시드(22) 및 이후 성장하는 결정의 온도를 상기 실리콘 카바이드 원료의 온도와 가깝지만 더 낮은 온도에서 유지하도록 설정되어, 실리콘 카바이드가 승화할 때 발생하는 증발된 종들(Si, Si2C, 및 SiC2)로 하여금 먼저 상기 시드 결정 상에 응축되고, 이후 성장하는 결정 상에 응축되도록 유도한다. 이에 대한 예로, 미국 특허 제4,866,005호가 있다.
원하는 결정 사이즈에 도달하면, 상기 시스템의 온도를 1900℃ 아래로 낮춤으로써 성장이 완료되고, 압력을 400 torr 위로 증가시킨다.
상기 승화 성장 공정이 완료된 후에 상기 결정을 열처리하는 것이 보다 바람직할 수 있다. 상기 결정은 약 30분 이상의 시간 동안 상기 성장온도나 그 이상에의 온도에서 열처리될 수 있다.
간명하게 하기 위하여, 본 명세서에서는 "열구배(thermal gradient)"라는 단수의 개념이 사용되었지만, 상기 서셉터(14) 내에 바람직하게는 여러개의 구배가 동시에 존재할 수 있고, 축 방향 구배와 방사형 구배로, 혹은 다수의 등온선으로 분류될 수 있다는 것은 당업자에게 있어서 자명할 것이다.
온도 구배 및 다른 조건(압력, 수송 기체 등)이 적절히 유지되면, 전체적인 열역학 시스템은 상기 증발된 종(species)들이 상기 시드(22) 상에 먼저 응축되고, 상기 시드(22)와 동일한 폴리타입으로 상기 성장하는 결정(26) 상에 응축되도록 할 것이다.
배경기술에서 일반적으로 전술한 것과 같이, 전자 장치의 성능은, 장치의 다양한 요소들의 결정 품질이 향상되면, 일반적으로 향상된다. 그러므로 본 발명의 결함을 감소시킨 상기 웨이퍼의 특성은 마찬가지로 개선된 장치를 제공한다. 특히 고전압 고전류 장치는, 상기 마이크로파이프 밀도가 20cm-2 이하로 내려가면 더욱 유용할 것이다.
그러므로 본 발명의 다른 실시예는 저결함 100 mm 실리콘 카바이드 웨이퍼 상에 형성된 복수 개의 전계효과 트랜지스터이다. 각각의 전계효과 트랜지스터는 약 100 mm 이상의 직경과 약 7 내지 22 cm-2의 마이크로파이프 밀도를 가지는 벌크 단결정 실리콘 카바이드 기판 웨이퍼를 포함한다.
본 발명의 다른 실시예는 저결함 100 mm 실리콘 카바이드 기판(44) 상에 형성된 복수 개의 MOSFET(42)이다. 도 5는 기본적인 MOSFET 구조의 개략적인 단면도이다. 각각의 MOSFET(42)은 약 100 mm 이상의 직경과 22 cm- 2미만의 마이크로파이프 밀도를 가지는 벌크 단결정 실리콘 카바이드 기판 웨이퍼(44)를 포함하며, 어떤 경우에는 약 7 내지 22 cm-2, 또 어떤 경우에는 7 cm-2 미만으로 예측된다. 상기 벌크 단결정 기판(44)은 양쪽으로 제1 표면(48) 및 제2 표면(50)을 포함한다. 상기 기판 상의 에피택시층은 각각 소스(52), 채널(56), 및 드레인(54) 영역을 가지며, 상기 채널(56)은 산화물층(62)을 통하여 게이트 접합(64)에 의해서 조절된다. 소스 및 드레인 접합(58, 60)은 각각 상기 소스 영역(52) 및 드레인 영역(54) 상에 있다. MOSFET 및 다양한 조합의 MOSFET의 구조 및 작동은 당업계에서 공지된 것이며, 따라서 도 5 및 이에 대한 설명은 예시적인 것이며 특허 청구된 발명을 제한하기 위한 것은 아니다.
도 6을 참조하면, 본 발명의 또 다른 실시예는 저결함 100 mm 실리콘 카바이드 기판 상에 형성된 복수 개의 MESFET(66)이다. 각각의 MESFET(66)은 약 100 mm 이상의 직경과 약 7 내지 22 cm-2의 마이크로파이프 밀도를 가지는 벌크 단결정 실리콘 카바이드 기판 웨이퍼(68)를 포함한다. 상기 기판(68)은 제1 표면(70) 및 제2 표면(72)의 양쪽 반대 면을 포함한다. 도전 채널(74)이 상기 기판(68)의 제1 표면(70) 상에 위치한다. 오믹 소스(76) 및 드레인(78) 접합은 상기 도전 채널(74) 상에 위치한다. 금속 게이트 접합(80)은, 바이어스(bias)가 상기 금속 게이트 접합(80)에 인가되면 활성 채널을 형성하기 위해서, 상기 도전 채널(74) 상에서 상기 소스(76) 및 드레인(78) 사이에 위치한다.
당업계에서 공지된 바와 같이, 하나 이상의 장치가 본 발명에 의한 실리콘 카바이드 웨이퍼 상에 위치할 수 있다. 포함될 수 있는 추가적인 장치로는 접합 전계효과 트랜지스터, 헤테로(hetero) 전계효과 트랜지스터, 다이오드, 및 당업계에서 알려진 기타 장치 등이 있다. 이들 및 기타 장치들의 구조 및 작동은 당업계에서 공지된 것이며, 전술하고 특허 청구된 기판을 사용하여, 부가적인 실험 없이도 실시될 수 있다.
실험예
본 발명에 의해 일련의 실리콘 카바이드 보울들이 형성되었다. 전술한 셈 방법에 의해 측정된, 이들 보울 각각의 마이크로파이프 밀도를 표 1에 나타내었다.
표 1. 실리콘 카바이드 보울(boule)의 마이크로파이프 밀도
보울(boule) 번호 마이크로파이프 밀도(cm-2)
1 21.82
2 20.21
3 19.97
4 18.42
5 16.67
6 15.96
7 15.61
8 7.23
상기 도면 및 명세서에서 본 발명에 관한 바람직한 실시예를 설명하였으나, 본 발명의 상기 실시예에 한정되지 아니하며, 본 발명의 실시예로부터 당해 발명이 속하는 기술분야에서 통상의 지식을 가진 자에 의해 용이하게 변경되어 균등하다고 인정되는 범위의 모든 변경을 포함한다.

Claims (46)

  1. 실리콘 카바이드(SiC) 단결정 웨이퍼에 있어서,
    100 mm 이상의 직경과 25 cm-2 미만의 마이크로파이프(micropipe) 밀도를 가지는 것을 특징으로 하는 실리콘 카바이드 결정 웨이퍼.
  2. 제 1항에 있어서,
    상기 마이크로파이프 밀도는 20 cm-2 미만인 것을 특징으로 하는 실리콘 카바이드 결정 웨이퍼.
  3. 제 1항에 있어서,
    상기 마이크로파이프 밀도는 7 cm-2 미만인 것을 특징으로 하는 실리콘 카바이드 결정 웨이퍼.
  4. 제 1항에 있어서,
    상기 결정은 3C, 4H, 6H, 2H, 및 15R의 폴리타입(polytype)으로 이루어지는 군에서 선택되는 하나의 폴리타입을 가지는 것을 특징으로 하는 실리콘 카바이드 결정 웨이퍼.
  5. 제 1항에 있어서,
    4H 폴리타입을 가지며, 그 표면 상에 7 내지 22 cm-2의 마이크로파이프 밀도를 가지는 것을 특징으로 하는 실리콘 카바이드 결정 웨이퍼.
  6. 제 1항에 있어서,
    상기 웨이퍼는 4H 폴리타입을 가지고,
    그 표면상에 545 내지 1730 개의 마이크로파이프를 가지는 것을 특징으로 하는 실리콘 카바이드 결정 웨이퍼.
  7. 제 1항 내지 제 6항 중 어느 하나의 항에 있어서,
    상기 실리콘 카바이드 결정 웨이퍼의 표면의 마이크로파이프 밀도는, 상기 표면 상의 모든 마이크로파이프의 수를 상기 웨이퍼의 표면 면적으로 나눈 값을 나타내는 것을 특징으로 하는
    실리콘 카바이드 결정 웨이퍼.
  8. 제 7항에 있어서,
    상기 표면의 마이크로파이프 밀도는, 마이크로파이프 결함을 부각시키기 위한 식각을 진행한 후의 전체 마이크로파이프 수를 나타내는 것을 특징으로 하는
    실리콘 카바이드 단결정 웨이퍼.
  9. 제 8항에 있어서,
    상기 표면의 마이크로파이프 밀도는, 수산화 칼륨(KOH) 용액에서 식각된 후의 전체 마이크로파이프 수를 나타내는 것을 특징으로 하는
    실리콘 카바이드 결정 웨이퍼.
  10. 제 1항에 있어서,
    4H 폴리타입;
    그 표면상에 25 cm-2 미만의 마이크로파이프 밀도를 가지며,
    상기 실리콘 카바이드 웨이퍼의 상기 표면상에 3족(Group III)-질화물층을 구비하는 것을 특징으로 하는 실리콘 카바이드 결정 웨이퍼.
  11. 제 10항에 있어서,
    상기 3족-질화물층은 GaN, AlGaN, AlN, AlInGaN, InN, AlInN, 및 이들의 혼합물로 이루어지는 군에서 선택되는 것을 특징으로 하는
    실리콘 카바이드 결정 웨이퍼.
  12. 복수 개의 반도체 장치 전구체에 있어서,
    제 1항에 의한 실리콘 카바이드 웨이퍼 및
    상기 웨이퍼의 일부 영역들 상에 각각 위치하는 3족 질화물 에피택시(epitaxy)층들을 포함하는 것을 특징으로 하는
    복수 개의 반도체 장치 전구체
  13. 제 1항에 있어서,
    상기 실리콘 카바이드 웨이퍼 상에 위치하는 복수 개의 장치를 더 포함하며,
    상기 장치의 각각은
    제1 도전형(conductive type)을 이루면서 각각 소스(source), 채널(channel), 및 드레인(drain)을 형성하기 위한 도펀트(dopant) 원자 농도를 가지며, 상기 웨이퍼 상에 위치하는 에피택시(epitaxy)층;
    상기 채널 영역 상에 위치하는 금속 산화물층; 및
    상기 금속 산화물층 상에 위치하며, 바이어스(bias)가 인가되었을 때 활성 채널을 형성하기 위한 금속 게이트 접합을 포함하는 것을 특징으로 하는
    실리콘 카바이드 결정 웨이퍼.
  14. 제 1항에 있어서,
    상기 실리콘 카바이드 웨이퍼 상에 위치하는 복수 개의 장치를 더 포함하며,
    상기 장치의 각각은
    상기 웨이퍼 상에 위치하는 도전(conductive) 채널;
    상기 도전 채널 상에 위치하는 소스와 드레인; 및
    상기 도전 채널 상에서 상기 소스와 상기 드레인 사이에 위치하며, 바이어스가 인가되었을 때 활성 채널을 형성하기 위한 금속 게이트 접합을 포함하는 것을 특징으로 하는
    실리콘 카바이드 결정 웨이퍼.
  15. 제 1항에 있어서,
    상기 단결정 실리콘 카바이드 웨이퍼 상에 위치하는 복수 개의 접합 전계 효과 (junction field-effect) 트랜지스터를 더 포함하는 것을 특징으로 하는 실리콘 카바이드 결정 웨이퍼.
  16. 제 1항에 있어서,
    상기 단결정 실리콘 카바이드 웨이퍼 상에 위치하는 복수 개의 이종 전계 효과 (hetero field effect) 트랜지스터를 더 포함하는 것을 특징으로 하는 실리콘 카바이드 결정 웨이퍼.
  17. 제 1항에 있어서,
    상기 단결정 실리콘 카바이드 웨이퍼 상에 위치하는 복수 개의 다이오드를 더 포함하는 것을 특징으로 하는 실리콘 카바이드 결정 웨이퍼.
  18. 단결정 실리콘 카바이드 웨이퍼의 형성 방법에 있어서,
    100 mm 이상의 직경을 가지는 실리콘 카바이드 보울(boule)을 형성하는 단계; 및
    상기 보울을 슬라이싱(slicing)하여, 각각의 표면상에 25 cm-2 미만의 마이크로파이프 밀도를 가지는 웨이퍼들을 형성하는 단계
    를 포함하는 방법.
  19. 제 18항에 있어서,
    상기 웨이퍼들을 연마(polishing)하는 단계를 더 포함하는 것을 특징으로 하는 방법.
  20. 제 18항에 있어서,
    상기 실리콘 카바이드 보울을 형성하는 단계는, 25 cm-2 미만의 마이크로파이프 밀도를 가지는 보울을 형성하는 것을 특징으로 하는 방법.
  21. 제 18항에 있어서,
    상기 실리콘 카바이드 보울을 형성하는 단계는, 20 cm-2 미만의 마이크로파이프 밀도를 가지는 보울을 형성하는 것을 특징으로 하는 방법.
  22. 제 18항에 있어서,
    상기 실리콘 카바이드 보울을 형성하는 단계는, 10 cm-2 미만의 마이크로파이프 밀도를 가지는 보울을 형성하는 것을 특징으로 하는 방법.
  23. 청구항 23은(는) 설정등록료 납부시 포기되었습니다.
    제 18항에 있어서,
    상기 마이크로파이프의 개수를 세는 단계는,
    마이크로파이프의 개수를 상기 웨이퍼 표면의 면적으로 나누어서, 상기 식각된 웨이퍼의 표면 상의 마이크로파이프 밀도를 결정하는 단계를 더 포함하는 것을 특징으로 하는 방법.
  24. 청구항 24은(는) 설정등록료 납부시 포기되었습니다.
    제 23항에 있어서,
    상기 웨이퍼의 표면 상에 있는 마이크로파이프의 개수를 세는 단계는,
    상기 식각된 웨이퍼의 표면 상의 마이크로파이프 밀도를 결정하기 위해서, 마이크로파이프의 개수를 상기 웨이퍼 표면의 면적으로 나누는 단계를 더 포함하는 것을 특징으로 하는 방법.
  25. 시드를 이용한 승화 장치에서 실리콘 카바이드의 벌크 단결정을 제조하는 방법에 있어서,
    100 mm 이상의 직경과 20 cm-2 미만의 표면 마이크로파이프 밀도를 가지는 실리콘 카바이드 보울을 성장시키는 단계;
    상기 실리콘 카바이드 보울을 웨이퍼들로 슬라이싱하는 단계; 및
    상기 실리콘 카바이드 웨이퍼들을 시드 홀더에 부착하는 단계를 포함하며,
    상기 웨이퍼의 각각은 20 cm-2 미만의 표면 마이크로파이프 밀도를 가지는 것을 특징으로 하는 방법.
  26. 제 25항에 있어서,
    상기 부착하는 단계에 앞서서 실리콘 카바이드 웨이퍼를 연마하는 단계;
    상기 시드 홀더를 도가니 내에 위치시키는 단계;
    실리콘 카바이드 원료 분말을 상기 도가니 내에 위치시키는 단계;
    상기 도가니를 진공으로 하여 주위 공기 및 불순물을 제거하는 단계;
    상기 도가니를 불활성 기체의 압력 하에 두는 단계;
    상기 도가니를 실리콘 카바이드의 성장 온도로 가열시키는 단계; 및
    실리콘 카바이드 성장을 시작하기 위해 압력을 낮추는 단계를 더 포함하는 것을 특징으로 하는 방법.
  27. 제 19항 또는 제 26항에 있어서,
    상기 웨이퍼를 연마하는 단계는 화학기계적 연마(CMP)인 것을 특징으로 하는 방법.
  28. 100 mm 이상의 직경과 25 cm-2 미만의 마이크로파이프 밀도를 가지는 단결정 실리콘 카바이드 웨이퍼를 제조하는 방법에 있어서,
    실리콘 카바이드 시드 홀더를 열처리하는 단계;
    상기 열처리된 실리콘 카바이드 시드 홀더 및 상기 시드 홀더에 부착된 실리콘 카바이드 시드 결정을 도가니 내에 위치시키는 단계;
    실리콘 카바이드 원료 물질을 상기 도가니 내에 공급하는 단계; 및
    상기 도가니를 가열하여, 실리콘 카바이드 원료 물질을 승화시키고 상기 원료 물질과 상기 시드 결정 사이에 열 구배(thermal gradient)를 생성하여서, 상기 원료 물질의 증기상(vapor phase)의 상기 시드 결정으로의 이동 및 상기 시드 결정 위에서의 상기 원료 물질의 응축을 유도하여, 100 mm 이상의 직경과 25 cm-2 미만의 마이크로파이프 밀도를 가지는 단결정 실리콘 카바이드를 제조하는 단계
    를 포함하는 방법.
  29. 제 28항에 있어서,
    상기 열처리하는 단계는, 결정 성장 동안에 비틀림을 방지하기 위한 조건 하에서 상기 시드 홀더를 열처리하여, 상기 시드 결정에 걸치는 온도 차이를 최소화하는 것을 특징으로 하는 방법.
  30. 제 29항에 있어서,
    상기 열처리하는 단계는, 2500℃의 온도에서 30분 이상 동안 상기 시드 홀더를 열처리하는 것을 특징으로 하는 방법.
  31. 제 30항에 있어서,
    상기 열처리하는 단계 후에, 그리고 상기 시드 결정을 도가니 내에 위치시키는 단계 전에, 상기 실리콘 카바이드 시드 결정을 상기 시드 홀더에 부착시키는 것을 특징으로 하는 방법.
  32. 제 28항에 있어서,
    상기 시드 홀더는 나사 형태의(threaded) 영역을 포함하며,
    상기 도가니는 상기 시드 홀더의 나사 형태의 영역을 수용하기 위한 나사 영역을 포함하며,
    상기 시드 결정을 도가니 내에 위치시키는 단계는, 상기 시드 홀더를 상기 도가니의 나사 영역에 맞물려 고정시켜서, 상기 실리콘 카바이드 시드 결정에 대한 비틀림(torsion) 힘을 최소화하여, 상기 실리콘 카바이드 시드 결정에 걸쳐 불필요한 열적 차이에 의해 유발되는 실리콘 카바이드 시드 결정의 휘어짐을 방지하는 것을 특징으로 하는 방법.
  33. 100 mm 이상의 직경과 25 cm-2 미만의 마이크로파이프 밀도를 가지는 단결정 실리콘 카바이드 웨이퍼를 제조하는 방법에 있어서,
    실리콘 카바이드 시드 결정에 대한 토션 힘을 최소화하여, 상기 실리콘 카바이드 시드 결정을 가로지르는 불필요한 열적 차이에 의해 유발되는 실리콘 카바이드 시드 결정의 휘어짐을 방지하는 조건 하에서, 실리콘 카바이드 시드 결정을 도가니 내에 위치시키는 단계;
    실리콘 카바이드 원료 물질을 상기 도가니 내에 공급하는 단계; 및
    상기 도가니를 가열하여, 실리콘 카바이드 원료 물질을 승화시키고 상기 원료 물질과 상기 시드 결정 사이에 열 구배(thermal gradient)를 생성하여서, 상기 원료 물질의 증기상(vapor phase)의 상기 시드 결정으로의 이동 및 상기 시드 결정 위에서의 상기 원료 물질의 응축을 유도하여, 100 mm 이상의 직경과 25 cm-2 미만의 마이크로파이프 밀도를 가지는 단결정 실리콘 카바이드를 제조하는 단계
    를 포함하는 방법.
  34. 제 33항에 있어서,
    상기 시드 결정을 도가니 내에 위치시키는 단계 전에,
    상기 실리콘 카바이드 시드 결정을, 나사 형태의 영역을 포함하는 실리콘 카바이드 시드 홀더에 부착시키는 단계를 더 포함하며,
    상기 도가니는 상기 시드 홀더의 나사 형태의 영역을 수용하기 위한 나사 영역을 포함하며,
    상기 시드 결정을 도가니 내에 위치시키는 단계는, 상기 시드 홀더를 상기 도가니의 나사 영역에 맞물려 고정시켜서, 상기 실리콘 카바이드 시드 결정에 대한 비틀림(torsion) 힘을 최소화하여, 상기 실리콘 카바이드 시드 결정에 걸쳐 불필요한 열적 차이에 의해 유발되는 실리콘 카바이드 시드 결정의 휘어짐을 방지하는 것을 특징으로 하는 방법.
  35. 시드를 이용한 승화 장치에서 실리콘 카바이드(SiC)의 벌크 단결정을 제조하는 방법에 있어서,
    100 mm 이상의 직경을 가지는 SiC 보울을 성장시키는 단계;
    상기 SiC 보울로부터 SiC 웨이퍼를 슬라이싱하는 단계;
    상기 SiC 웨이퍼를 연마하는 단계;
    상기 SiC 웨이퍼를 도가니 내로 위치시키는 단계;
    상기 도가니 내에 SiC 원료 물질을 공급하는 단계; 및
    상기 도가니를 가열하여, SiC 원료 물질을 승화시키고 상기 원료 물질과 상기 SiC 웨이퍼 사이에 열 구배를 생성하여서, 상기 원료 물질의 증기상의 상기 SiC 웨이퍼로의 이동 및 상기 SiC 웨이퍼 위에서의 상기 원료 물질의 응축을 유도하여, 100 mm 이상의 직경과 25 cm-2 미만의 마이크로파이프 밀도를 가지는 단결정 실리콘 카바이드를 제조하는 단계
    를 포함하는 방법.
  36. 삭제
  37. 삭제
  38. 삭제
  39. 삭제
  40. 삭제
  41. 삭제
  42. 삭제
  43. 삭제
  44. 삭제
  45. 삭제
  46. 삭제
KR1020077007642A 2004-10-04 2005-09-27 낮은 마이크로파이프 밀도를 가지는 100 ㎜ 실리콘카바이드 웨이퍼 KR100854004B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/957,807 2004-10-04
US10/957,807 US7314521B2 (en) 2004-10-04 2004-10-04 Low micropipe 100 mm silicon carbide wafer

Publications (2)

Publication Number Publication Date
KR20070088561A KR20070088561A (ko) 2007-08-29
KR100854004B1 true KR100854004B1 (ko) 2008-08-26

Family

ID=35892362

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020077007642A KR100854004B1 (ko) 2004-10-04 2005-09-27 낮은 마이크로파이프 밀도를 가지는 100 ㎜ 실리콘카바이드 웨이퍼

Country Status (8)

Country Link
US (3) US7314521B2 (ko)
EP (2) EP2487280A1 (ko)
JP (3) JP2008515749A (ko)
KR (1) KR100854004B1 (ko)
CN (2) CN103422174A (ko)
CA (1) CA2581856C (ko)
TW (1) TWI294925B (ko)
WO (1) WO2006041660A2 (ko)

Families Citing this family (44)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7294324B2 (en) * 2004-09-21 2007-11-13 Cree, Inc. Low basal plane dislocation bulk grown SiC wafers
US7563321B2 (en) * 2004-12-08 2009-07-21 Cree, Inc. Process for producing high quality large size silicon carbide crystals
US8980445B2 (en) * 2006-07-06 2015-03-17 Cree, Inc. One hundred millimeter SiC crystal grown on off-axis seed
EP2264223A3 (en) * 2006-09-14 2011-10-26 Cree, Inc. Micropipe-free silicon carbide and related method of manufacture
JP4388538B2 (ja) * 2006-09-21 2009-12-24 新日本製鐵株式会社 炭化珪素単結晶製造装置
JP2009137777A (ja) * 2007-12-04 2009-06-25 Sumitomo Electric Ind Ltd ＡｌＮ結晶およびその成長方法
JP5135545B2 (ja) * 2008-04-18 2013-02-06 新日鐵住金株式会社 炭化珪素単結晶インゴット育成用種結晶及びその製造方法
JP5250321B2 (ja) * 2008-07-04 2013-07-31 昭和電工株式会社 炭化珪素単結晶成長用種結晶の製造方法並びに炭化珪素単結晶の製造方法
JP2010095397A (ja) * 2008-10-15 2010-04-30 Nippon Steel Corp 炭化珪素単結晶及び炭化珪素単結晶ウェハ
CN102245813B (zh) * 2008-12-08 2014-08-06 Ii-Vi有限公司 改进的轴向梯度传输(agt)生长工艺和利用电阻加热的装置
US8044408B2 (en) * 2009-05-20 2011-10-25 Nippon Steel Corporation SiC single-crystal substrate and method of producing SiC single-crystal substrate
DE102009048868B4 (de) * 2009-10-09 2013-01-03 Sicrystal Ag Herstellungsverfahren für einen SiC-Volumeneinkristall mittels einer thermischen Behandlung und niederohmiges einkristallines SiC-Substrat
US20120012862A1 (en) * 2009-10-13 2012-01-19 Sumitomo Electric Industries, Ltd. Method for manufacturing silicon carbide substrate, silicon carbide substrate, and semiconductor device
WO2011052320A1 (ja) 2009-10-30 2011-05-05 住友電気工業株式会社 炭化珪素基板の製造方法および炭化珪素基板
US20120068195A1 (en) 2009-10-30 2012-03-22 Sumitomo Electric Industries, Ltd. Method for manufacturing silicon carbide substrate and silicon carbide substrate
KR20130006442A (ko) 2010-03-23 2013-01-16 스미토모덴키고교가부시키가이샤 반도체 장치 및 그 제조 방법
WO2012035880A1 (ja) 2010-09-16 2012-03-22 住友電気工業株式会社 半導体装置の製造方法
WO2012090572A1 (ja) 2010-12-27 2012-07-05 住友電気工業株式会社 炭化珪素基板、半導体装置、炭化珪素基板の製造方法、および半導体装置の製造方法
WO2013005347A1 (ja) 2011-07-04 2013-01-10 トヨタ自動車株式会社 SiC単結晶及びその製造方法
CN108336127B (zh) 2011-07-20 2021-09-24 住友电气工业株式会社 碳化硅衬底、半导体装置及它们的制造方法
JP2013060328A (ja) * 2011-09-14 2013-04-04 Sumitomo Electric Ind Ltd 炭化珪素結晶の製造方法
JP5696630B2 (ja) 2011-09-21 2015-04-08 住友電気工業株式会社 炭化珪素基板およびその製造方法
JP5803786B2 (ja) 2012-04-02 2015-11-04 住友電気工業株式会社 炭化珪素基板、半導体装置およびこれらの製造方法
JP6226959B2 (ja) 2012-04-20 2017-11-08 トゥー‐シックス・インコーポレイテッド 大口径高品質ＳｉＣ単結晶、方法、及び装置
US8860040B2 (en) 2012-09-11 2014-10-14 Dow Corning Corporation High voltage power semiconductor devices on SiC
US9018639B2 (en) 2012-10-26 2015-04-28 Dow Corning Corporation Flat SiC semiconductor substrate
US9738991B2 (en) 2013-02-05 2017-08-22 Dow Corning Corporation Method for growing a SiC crystal by vapor deposition onto a seed crystal provided on a supporting shelf which permits thermal expansion
US9017804B2 (en) 2013-02-05 2015-04-28 Dow Corning Corporation Method to reduce dislocations in SiC crystal growth
US9797064B2 (en) 2013-02-05 2017-10-24 Dow Corning Corporation Method for growing a SiC crystal by vapor deposition onto a seed crystal provided on a support shelf which permits thermal expansion
US8940614B2 (en) 2013-03-15 2015-01-27 Dow Corning Corporation SiC substrate with SiC epitaxial film
US9919972B2 (en) 2013-05-02 2018-03-20 Melior Innovations, Inc. Pressed and self sintered polymer derived SiC materials, applications and devices
US9657409B2 (en) 2013-05-02 2017-05-23 Melior Innovations, Inc. High purity SiOC and SiC, methods compositions and applications
US11091370B2 (en) 2013-05-02 2021-08-17 Pallidus, Inc. Polysilocarb based silicon carbide materials, applications and devices
US10322936B2 (en) 2013-05-02 2019-06-18 Pallidus, Inc. High purity polysilocarb materials, applications and processes
DE112014004093T5 (de) * 2013-09-06 2016-06-23 Gtat Corporation Massen-Siliciumcarbid mit geringer Defektdichte
JP2015098420A (ja) * 2013-11-20 2015-05-28 住友電気工業株式会社 炭化珪素インゴットおよび炭化珪素基板の製造方法
KR101553385B1 (ko) * 2013-12-26 2015-09-17 재단법인 포항산업과학연구원 단결정 성장 도가니
WO2015104992A1 (ja) * 2014-01-09 2015-07-16 株式会社オートネットワーク技術研究所 コネクタ付電線及びその製造方法
US9279192B2 (en) 2014-07-29 2016-03-08 Dow Corning Corporation Method for manufacturing SiC wafer fit for integration with power device manufacturing technology
WO2016126554A1 (en) * 2015-02-05 2016-08-11 Dow Corning Corporation Furnace for seeded sublimation of wide band gap crystals
JP5943131B2 (ja) * 2015-09-02 2016-06-29 住友電気工業株式会社 炭化珪素基板、半導体装置およびこれらの製造方法
KR101998138B1 (ko) * 2017-04-20 2019-07-09 한국세라믹기술원 자외선 포토루미네선스를 이용한 결정의 폴리타입 분석방법
CN113445128A (zh) * 2021-09-01 2021-09-28 浙江大学杭州国际科创中心 低微管密度碳化硅单晶制备方法及碳化硅单晶
US11827997B2 (en) 2021-11-15 2023-11-28 Zju-hangzhou Global Scientific And Technological Innovation Center Stripping method and stripping device for silicon carbide single crystal wafers

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4866005A (en) 1987-10-26 1989-09-12 North Carolina State University Sublimation of silicon carbide to produce large, device quality single crystals of silicon carbide

Family Cites Families (43)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4387503A (en) * 1981-08-13 1983-06-14 Mostek Corporation Method for programming circuit elements in integrated circuits
JPS58142629A (ja) * 1982-02-17 1983-08-24 Toshiba Corp 対角型マトリクス回路網
US4543594A (en) * 1982-09-07 1985-09-24 Intel Corporation Fusible link employing capacitor structure
JPS59105354A (ja) * 1982-12-09 1984-06-18 Toshiba Corp 半導体装置
US4779126A (en) * 1983-11-25 1988-10-18 International Rectifier Corporation Optically triggered lateral thyristor with auxiliary region
US4894791A (en) * 1986-02-10 1990-01-16 Dallas Semiconductor Corporation Delay circuit for a monolithic integrated circuit and method for adjusting delay of same
US4799126A (en) * 1987-04-16 1989-01-17 Navistar International Transportation Corp. Overload protection for D.C. circuits
GB2206010A (en) * 1987-06-08 1988-12-21 Philips Electronic Associated Differential amplifier and current sensing circuit including such an amplifier
US4777471A (en) * 1987-06-22 1988-10-11 Precision Microdevices Inc. Apparatus for multiple link trimming in precision integrated circuits
US4860185A (en) * 1987-08-21 1989-08-22 Electronic Research Group, Inc. Integrated uninterruptible power supply for personal computers
US5127983A (en) * 1989-05-22 1992-07-07 Sumitomo Electric Industries, Ltd. Method of producing single crystal of high-pressure phase material
DE4012479A1 (de) 1990-04-19 1991-10-24 Degussa Titandioxidpresslinge, verfahren zu ihrer herstellung sowie ihre verwendung
US5021861A (en) * 1990-05-23 1991-06-04 North Carolina State University Integrated circuit power device with automatic removal of defective devices and method of fabricating same
JPH05148094A (ja) 1991-11-30 1993-06-15 Sumitomo Electric Ind Ltd 成膜用基板の成膜面の仕上げ方法
US5459107A (en) * 1992-06-05 1995-10-17 Cree Research, Inc. Method of obtaining high quality silicon dioxide passivation on silicon carbide and resulting passivated structures
US5539217A (en) * 1993-08-09 1996-07-23 Cree Research, Inc. Silicon carbide thyristor
JPH0782090A (ja) * 1993-09-16 1995-03-28 Nisshin Steel Co Ltd ＳｉＣヘテロ接合結晶，基板及び製造方法
JP3239976B2 (ja) 1994-09-30 2001-12-17 株式会社東芝 アライメントマーク、半導体装置の製造方法および半導体装置
US5679153A (en) * 1994-11-30 1997-10-21 Cree Research, Inc. Method for reducing micropipe formation in the epitaxial growth of silicon carbide and resulting silicon carbide structures
US5883403A (en) * 1995-10-03 1999-03-16 Hitachi, Ltd. Power semiconductor device
JP3491429B2 (ja) * 1996-02-14 2004-01-26 株式会社デンソー 炭化珪素単結晶の製造方法
US5663580A (en) * 1996-03-15 1997-09-02 Abb Research Ltd. Optically triggered semiconductor device
US5944890A (en) * 1996-03-29 1999-08-31 Denso Corporation Method of producing single crystals and a seed crystal used in the method
US5915194A (en) * 1997-07-03 1999-06-22 The United States Of America As Represented By The Administrator Of National Aeronautics And Space Administration Method for growth of crystal surfaces and growth of heteroepitaxial single crystal films thereon
JPH11135512A (ja) * 1997-10-31 1999-05-21 Mitsubishi Electric Corp 電力用半導体装置及びその製造方法
EP0967304B1 (en) 1998-05-29 2004-04-07 Denso Corporation Method for manufacturing single crystal of silicon carbide
JP2000327493A (ja) 1999-05-19 2000-11-28 Shinkosha:Kk 単結晶の処理方法
WO2001063020A1 (en) * 2000-02-15 2001-08-30 The Fox Group, Inc. Method and apparatus for growing low defect density silicon carbide and resulting material
US6754104B2 (en) * 2000-06-22 2004-06-22 Progressant Technologies, Inc. Insulated-gate field-effect transistor integrated with negative differential resistance (NDR) FET
JP5230882B2 (ja) * 2001-03-30 2013-07-10 株式会社ブリヂストン 炭化ケイ素粉末の製造方法、及び炭化ケイ素単結晶
JP5013238B2 (ja) 2001-09-11 2012-08-29 信越半導体株式会社 半導体多層構造
JP4731766B2 (ja) 2001-09-19 2011-07-27 株式会社ブリヂストン 炭化ケイ素単結晶及びその製造方法
US6657276B1 (en) * 2001-12-10 2003-12-02 Advanced Micro Devices, Inc. Shallow trench isolation (STI) region with high-K liner and method of formation
US7147715B2 (en) * 2003-07-28 2006-12-12 Cree, Inc. Growth of ultra-high purity silicon carbide crystals in an ambient containing hydrogen
US7220313B2 (en) * 2003-07-28 2007-05-22 Cree, Inc. Reducing nitrogen content in silicon carbide crystals by sublimation growth in a hydrogen-containing ambient
US7601441B2 (en) * 2002-06-24 2009-10-13 Cree, Inc. One hundred millimeter high purity semi-insulating single crystal silicon carbide wafer
US7175704B2 (en) * 2002-06-27 2007-02-13 Diamond Innovations, Inc. Method for reducing defect concentrations in crystals
JP2004099340A (ja) 2002-09-05 2004-04-02 Nippon Steel Corp 炭化珪素単結晶育成用種結晶と炭化珪素単結晶インゴット及びその製造方法
JP3926281B2 (ja) * 2003-03-06 2007-06-06 株式会社豊田中央研究所 ＳｉＣ単結晶の製造方法
FR2852974A1 (fr) * 2003-03-31 2004-10-01 Soitec Silicon On Insulator Procede de fabrication de cristaux monocristallins
US7147713B2 (en) * 2003-04-30 2006-12-12 Cree, Inc. Phase controlled sublimation
JP4480349B2 (ja) 2003-05-30 2010-06-16 株式会社ブリヂストン 炭化ケイ素単結晶の製造方法及び製造装置
JP5277366B2 (ja) 2007-03-15 2013-08-28 国立大学法人豊橋技術科学大学 多層構造ウエハーおよびその製造方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4866005A (en) 1987-10-26 1989-09-12 North Carolina State University Sublimation of silicon carbide to produce large, device quality single crystals of silicon carbide

Also Published As

Publication number Publication date
TWI294925B (en) 2008-03-21
EP1807558B1 (en) 2014-05-14
WO2006041660A8 (en) 2006-10-12
JP2013018704A (ja) 2013-01-31
WO2006041660A2 (en) 2006-04-20
JP6141609B2 (ja) 2017-06-07
US8618552B2 (en) 2013-12-31
CA2581856C (en) 2011-11-29
US20080237609A1 (en) 2008-10-02
CN103422174A (zh) 2013-12-04
CN101084330A (zh) 2007-12-05
EP1807558A2 (en) 2007-07-18
JP2008515749A (ja) 2008-05-15
JP5680269B2 (ja) 2015-03-04
US20140291698A1 (en) 2014-10-02
EP2487280A1 (en) 2012-08-15
KR20070088561A (ko) 2007-08-29
US8866159B1 (en) 2014-10-21
US20070209577A1 (en) 2007-09-13
JP2009078966A (ja) 2009-04-16
CA2581856A1 (en) 2006-04-20
US7314521B2 (en) 2008-01-01
TW200628643A (en) 2006-08-16
WO2006041660A3 (en) 2007-01-11

Similar Documents

Publication Publication Date Title
KR100854004B1 (ko) 낮은 마이크로파이프 밀도를 가지는 100 ㎜ 실리콘카바이드 웨이퍼
US8785946B2 (en) Low 1C screw dislocation 3 inch silicon carbide wafer
JP5653598B2 (ja) 低底面転位バルク成長ＳｉＣウェハ
US7601441B2 (en) One hundred millimeter high purity semi-insulating single crystal silicon carbide wafer

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120802

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20130801

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20150717

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20160720

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20170719

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20180718

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20190807

Year of fee payment: 12