KR100832021B1 - 반도체 메모리 소자 및 그 구동방법 - Google Patents

반도체 메모리 소자 및 그 구동방법 Download PDF

Info

Publication number
KR100832021B1
KR100832021B1 KR1020060059735A KR20060059735A KR100832021B1 KR 100832021 B1 KR100832021 B1 KR 100832021B1 KR 1020060059735 A KR1020060059735 A KR 1020060059735A KR 20060059735 A KR20060059735 A KR 20060059735A KR 100832021 B1 KR100832021 B1 KR 100832021B1
Authority
KR
South Korea
Prior art keywords
output
data
parameter
response
delay
Prior art date
Application number
KR1020060059735A
Other languages
English (en)
Other versions
KR20080001339A (ko
Inventor
오영훈
노광명
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020060059735A priority Critical patent/KR100832021B1/ko
Priority to US11/647,402 priority patent/US7489586B2/en
Publication of KR20080001339A publication Critical patent/KR20080001339A/ko
Application granted granted Critical
Publication of KR100832021B1 publication Critical patent/KR100832021B1/ko
Priority to US12/354,158 priority patent/US7746723B2/en
Priority to US13/538,130 priority patent/USRE44632E1/en
Priority to US14/100,793 priority patent/USRE48341E1/en

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4076—Timing circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/023—Detection or location of defective auxiliary circuits, e.g. defective refresh counters in clock generator or timing circuitry
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/028—Detection or location of defective auxiliary circuits, e.g. defective refresh counters with adaption or trimming of parameters
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G11C7/1069—I/O lines read out arrangements
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management 
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management 
    • G11C7/222—Clock generating, synchronizing or distributing circuits within memory device
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2207/00—Indexing scheme relating to arrangements for writing information into, or reading information out from, a digital store
    • G11C2207/22—Control and timing of internal memory operations
    • G11C2207/2254—Calibration

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Dram (AREA)

Abstract

본 발명은 반도체 설계 기술에 관한 것으로, 특히 동기식 반도체 메모리 소자의 출력 AC 파라미터 제어 기술에 관한 것이다. 본 발명은 능동적으로 출력 AC 파라미터를 조절할 수 있는 반도체 메모리 소자 및 그 구동방법을 제공하는데 그 목적이 있다. 본 발명에서는 메모리가 능동적으로 출력 AC 파라미터를 조절하는 타이밍 제어 방식을 제안한다. 첫 번째 방식은 칩셋이 캘리브레이션 커맨드와 출력 AC 파라미터 측정값을 메모리에 전달하고 메모리가 캘리브레이션 과정을 수행하는 것이고, 두 번째 방식은 칩셋이 캘리브레이션 커맨드를 주면 메모리가 출력 AC 파라미터를 측정하여 캘리브레이션 과정을 수행하는 것이고, 세 번째 방식은 칩셋의 캘리브레이션 커맨드 없이 메모리가 실시간으로 모니터링하면서 데이터 스트로브 신호(DQS)와 데이터(DQ)를 출력하는 것이다.
메모리, 칩셋, 데이터 스트로브 신호, 출력 AC 파라미터, 스큐 제어

Description

반도체 메모리 소자 및 그 구동방법{SEMICONDUCTOR MEMORY DEVICE AND DRIVING METHOD THEREOF}
도 1은 동기식 DRAM과 칩셋의 통신 방식을 나타낸 도면.
도 2는 DDR SDRAM의 리드시의 AC 파라미터를 나타낸 도면
도 3은 본 발명의 제1 실시예에 따른 DRAM의 블럭 다이어그램.
도 4는 본 발명의 제1 실시예에 따른 DRAM의 캘리브레이션 과정을 나타낸 흐름도.
도 5는 본 발명의 제2 실시예에 따른 DRAM의 블럭 다이어그램.
도 6은 본 발명의 제3 실시예에 따른 DRAM의 블럭 다이어그램.
* 도면의 주요 부분에 대한 부호의 설명
30: 가변 딜레이
32: 전치 드라이버
34: 메인 드라이버
36: 캘리브레이션 제어기
본 발명은 반도체 설계 기술에 관한 것으로, 특히 동기식 반도체 메모리 소자의 출력 AC 파라미터 제어 기술에 관한 것이다.
동기식 반도체 메모리 소자는 클럭 발생기에서 생성되는 시스템 클럭을 칩셋(chipset)과 공유하면서 커맨드, 어스레스, 데이터를 그 클럭에 동기화시켜 통신을 수행한다.
도 1은 동기식 DRAM과 칩셋의 통신 방식을 나타낸 도면이다.
도 1을 참조하면, 라이트 동작시 칩셋은 DRAM에 커맨드(CMD), 어드레스(ADD), 데이터(DQ)를 전달하는데, 데이터(DQ)와 함께 데이터 스트로브 신호(DQS)를 DRAM에 보낸다.
한편, 리드 동작시 DRAM은 칩셋으로부터 커맨드(CMD), 어드레스(ADD)를 전달 받고, 그에 대응하는 데이터(DQ)를 데이터 스트로브 신호(DQS)와 함께 칩셋으로 보낸다.
즉, 라이트시에는 칩셋이 데이터 스트로브 신호(DQS)를 DRAM에 보내고, 리드시에는 DRAM이 데이터 스트로브 신호(DQS)를 칩셋에 보낸다.
데이터 스트로브 신호(DQS)는 소오스 동기화(source synchronization)를 위한 것으로, 흔히 에코 클럭(echo clock)으로 불리우기도 한다. 데이터 스트로브 신호(DQS)에 맞춰 데이터(DQ)를 스트로빙하면 클럭(CLK)과 데이터(DQ)의 스큐차를 줄 일 수 있다.
도 2는 DDR SDRAM의 리드시의 AC 파라미터를 나타낸 도면이다.
도 2를 참조하면 데이터(DQ)와 데이터 스트로브 신호(DQS)의 타이밍을 쉽게 알 수 있다. tDQSQ는 데이터 스트로브 신호(DQS)와 데이터(DQ)의 스큐를 나타내는 파라미터이며, tDQSCK는 데이터 스트로브 신호(DQS)와 클럭(CLK)의 스큐를 나타내는 파라미터이며, tAC는 데이터(DQ)와 클럭(CLK)의 스큐를 나타내는 파라미터이다.
DRAM은 칩셋이 데이터(DQ)를 받아들이는 준비 자세를 취하기 위하여 tRPRE(리드 DQS 프리앰블 시간) 동안 데이터 스트로브 신호(DQS)를 로우-Z(Low-Z) 상태로 만들어 주고, 데이터(DQ) 송신을 완료했을 때에는 tRPST(리드 DQS 포스트앰블 시간) 이후 데이터 스트로브 신호(DQS)를 하이-Z(Hi-Z) 상태로 만들어 주면서 리드 동작을 완료하게 된다.
한편, 앞에서 열거한 AC 파라미터들 중 어느 하나라도 스펙(Spec.)을 벗어나게 되면 칩셋이 데이터(DQ)를 잘못 받아들이게 되어 동작 오류를 유발하게 된다. 그런데, 기존의 DRAM 모듈과 칩셋은 능동적으로 tDQSQ, tDQSCK 등의 출력 AC 파라미터를 조절하는 기능이 없기 때문에 보드 공급 전원의 출렁임(fluctuation)이나 주위 온도 특성 등에 의해 출력 AC 파라미터가 왜곡되는 경우 시스템은 다운될 수밖에 없다. 또한, DRAM의 동작 속도가 빨라질수록 AC 파라미터들의 스펙 만족 구간은 더 작아질 수밖에 없어 고속 DRAM 개발이 점점 더 어려워지고 있다.
본 발명은 상기와 같은 종래기술의 문제점을 해결하기 위하여 제안된 것으로, 능동적으로 출력 AC 파라미터를 조절할 수 있는 반도체 메모리 소자 및 그 구동방법을 제공하는데 그 목적이 있다.
상기의 기술적 과제를 달성하기 위한 본 발명의 제1 측면에 따르면, 지연고정루프 클럭을 지연시키기 위한 가변 지연 수단; 상기 가변 지연 수단에서 지연 제어된 DLL 클럭에 응답하여 데이터를 출력하기 위한 출력 구동 수단; 및 칩셋으로부터 전달된 출력 AC 파라미터 측정값에 응답하여 상기 가변 지연 수단의 지연시간을 제어하기 위한 캘리브레이션 제어 수단을 구비하는 반도체 메모리 소자가 제공된다.
또한, 본 발명의 제2 측면에 따르면, 지연고정루프 클럭을 지연시키기 위한 가변 지연 수단; 상기 가변 지연 수단에서 지연 제어된 DLL 클럭에 응답하여 데이터를 출력하기 위한 출력 구동 수단; 캘리브레이션 커맨드를 받아 생성된 캘리브레이션 테스트 모드 신호에 응답하여 칩셋으로 전달되는 데이터 및 데이터 스트로브 신호를 피드백 입력하기 위한 피드백 입력 수단; 및 상기 피드백 입력 수단으로부터 출력된 상기 데이터 및 상기 데이터 스트로브 신호를 입력받아 출력 AC 파라미터를 측정하고, 그 측정값에 응답하여 상기 가변 지연 수단의 지연시간을 제어하기 위한 타이밍 측정 수단을 구비하는 반도체 메모리 소자가 제공된다.
또한, 본 발명의 제3 측면에 따르면, 지연고정루프 클럭을 지연시키기 위한 가변 지연 수단; 상기 가변 지연 수단에서 지연 제어된 DLL 클럭에 응답하여 데이터를 출력하기 위한 출력 구동 수단; 칩셋으로 전달되는 데이터 및 데이터 스트로브 신호를 모니터링하기 위한 실시간 모니터링 수단; 및 상기 실시간 모니터링 수단으로부터 출력된 상기 데이터 및 상기 데이터 스트로브 신호를 입력받아 출력 AC 파라미터를 측정하고, 그 측정값에 응답하여 상기 가변 지연 수단의 지연시간을 제어하기 위한 타이밍 측정 수단을 구비하는 반도체 메모리 소자가 제공된다.
또한, 본 발명의 제4 측면에 따르면, 캘리브레이션 커맨드에 응답하여 데이터 스트로브 신호와 데이터를 칩셋으로 전송하는 단계; 상기 데이터 스트로브 신호와 상기 데이터를 이용하여 상기 칩셋에서 측정된 출력 AC 파라미터 측정값을 수신하는 단계; 상기 출력 AC 파라미터 측정값에 응답하여 지연고정루프 클럭에 대한 지연값을 설정하는 단계; 상기 지연고정루프 클럭을 상기 지연값만큼 지연시키는 단계; 및 지연된 상기 지연고정루프 클럭에 응답하여 출력 AC 파라미터가 제어된 데이터 스트로브 신호 및 데이터를 출력하는 단계를 포함하는 반도체 메모리 소자의 구동방법이 제공된다.
여기서, 상기 출력 AC 파라미터가 제어된 데이터 스트로브 신호 및 데이터를 출력하는 단계 수행 후, 상기 AC 파라미터가 제어된 데이터 스트로브 신호 및 데이터를 근간으로 상기 칩셋에서 재측정된 출력 AC 파라미터가 스펙에 부합되지 않음에 따라 상기 칩셋에서 측정된 출력 AC 파라미터 측정값을 수신하는 단계로 복귀하는 것이 바람직하다.
또한, 본 발명의 제5 측면에 따르면, 캘리브레이션 커맨드를 받아 캘리브레 이션 테스트 모드 신호를 생성하는 단계; 상기 캘리브레이션 테스트 모드 신호에 응답하여 칩셋으로 전송되는 데이터 스트로브 신호와 데이터를 피드백 입력하는 단계; 피드백 입력된 상기 데이터 스트로브 신호와 상기 데이터를 이용하여 출력 AC 파라미터를 측정하는 단계; 출력 AC 파라미터 측정값에 응답하여 지연고정루프 클럭에 대한 지연값을 설정하는 단계; 상기 지연고정루프 클럭을 상기 지연값만큼 지연시키는 단계; 및 지연된 상기 지연고정루프 클럭에 응답하여 출력 AC 파라미터가 제어된 데이터 스트로브 신호 및 데이터를 출력하는 단계를 포함하는 반도체 메모리 소자의 구동방법이 제공된다.
또한, 본 발명의 제6 측면에 따르면, 칩셋으로 전송되는 데이터 스트로브 신호와 데이터를 실시간 모니터링 하는 단계; 상기 데이터 스트로브 신호와 상기 데이터를 이용하여 출력 AC 파라미터를 측정하는 단계; 출력 AC 파라미터 측정값에 응답하여 지연고정루프 클럭에 대한 지연값을 설정하는 단계; 상기 지연고정루프 클럭을 상기 지연값만큼 지연시키는 단계; 지연된 상기 지연고정루프 클럭에 응답하여 출력 AC 파라미터가 제어된 데이터 스트로브 신호 및 데이터를 출력하는 단계를 포함하는 반도체 메모리 소자의 구동방법이 제공된다.
본 발명에서는 메모리가 능동적으로 출력 AC 파라미터를 조절하는 타이밍 제어 방식을 제안한다. 첫 번째 방식은 칩셋이 캘리브레이션 커맨드와 출력 AC 파라미터 측정값을 메모리에 전달하고 메모리가 캘리브레이션 과정을 수행하는 것이고, 두 번째 방식은 칩셋이 캘리브레이션 커맨드를 주면 메모리가 출력 AC 파라미터를 측정하여 캘리브레이션 과정을 수행하는 것이고, 세 번째 방식은 칩셋의 캘리브레 이션 커맨드 없이 메모리가 실시간으로 모니터링하면서 데이터 스트로브 신호(DQS)와 데이터(DQ)를 출력하는 것이다.
이하, 본 발명이 속한 기술분야에서 통상의 지식을 가진 자가 본 발명을 보다 용이하게 실시할 수 있도록 하기 위하여 본 발명의 바람직한 실시예를 소개하기로 한다.
도 3은 본 발명의 제1 실시예에 따른 DRAM의 블럭 다이어그램이다.
도 3을 참조하면, 본 실시예에 따른 DRAM은, 지연고정루프(DLL) 클럭(DLL_CLK)을 지연시키기 위한 가변 딜레이(30)와, 가변 딜레이(30)에서 지연 제어된 DLL 클럭(DLL_CLKD)에 응답하여 출력 데이터 신호를 전치 구동하기 위한 전치 드라이버(32)와, 전치 드라이버(32)의 출력신호에 응답하여 데이터 출력단(DQ)을 구동하기 위한 메인 드라이버(34)와, 칩셋으로부터 전달된 출력 AC 파라미터 측정값에 응답하여 가변 딜레이(30)의 지연시간(τd)을 제어하기 위한 캘리브레이션 제어기(36)를 구비한다.
도 4는 본 발명의 제1 실시예에 따른 DRAM의 캘리브레이션 과정을 나타낸 흐름도이다.
도 4를 참조하면, 우선 칩셋이 캘리브레이션 커맨드를 DRAM에 인가하면(S10), DRAM은 데이터 스트로브 신호(DQS)와 데이터(DQ)를 칩셋으로 보낸다(S12).
이어서, 칩셋은 DRAM으로부터 전달된 데이터 스트로브 신호(DQS)와 데이터(DQ)로 출력 AC 파라미터(예컨대, tDQSCK나 tDQSQ)를 측정하여 그 값을 DRAM에 전달하고(S14), DRAM의 캘리브레이션 제어기(36)가 그 측정값에 응답하여 가변 딜레이(30)의 지연시간(τd)을 설정한다(S16).
이 경우, 가변 딜레이(30)는 DLL 클럭(DLL_CLK)을 +τd 혹은 -τd만큼 지연시키게 되고, 지연된 DLL 클럭(DLL_CLKD)에 의해 전치 드라이버(32)가 구동되어(S18), 결국 AC 파라미터가 제어된 데이터 스트로브 신호(DQS)와 데이터(DQ)가 칩셋에 전달된다(S20).
한편, 칩셋은 데이터 스트로브 신호(DQS)와 데이터(DQ)를 근간으로 출력 AC 파라미터를 재측정하여 스펙에 부합되는지를 판단한다(S22). 판단 결과, 스펙에 부합하면 캘리브레이션 과정을 종료하고, 스펙에 부합하지 않으면 다시 그 값을 DRAM에 전달하는 단계(S14)로 돌아가 스펙에 부합할 때까지 루프를 반복한다. 물론, S22 단계 이후는 검증 절차이므로 경우에 따라 이후 단계를 생략할 수 있다.
도 5는 본 발명의 제2 실시예에 따른 DRAM의 블럭 다이어그램이다.
도 5를 참조하면, 본 실시예에 따른 DRAM은, 지연고정루프(DLL) 클럭(DLL_CLK)을 지연시키기 위한 가변 딜레이(50)와, 가변 딜레이(50)에서 지연 제어된 DLL 클럭(DLL_CLKD)에 응답하여 출력 데이터 신호를 전치 구동하기 위한 전치 드라이버(52)와, 전치 드라이버(52)의 출력신호에 응답하여 데이터 출력단(DQ)을 구동하기 위한 메인 드라이버(54)와, 캘리브레이션 테스트 모드 신호(TM_CAL)에 응 답하여 데이터(DQ) 및 데이터 스트로브 신호(DQS)를 피드백 입력하기 위한 피드백 입력 버퍼(56)와, 피드백 입력 버퍼(56)로부터 전달된 데이터(DQ)와 데이터 스트로브 신호(DQS)를 입력받아 출력 AC 파라미터(예컨대, tDQSCK나 tDQSQ)를 측정하고, 그 값에 응답하여 가변 딜레이(50)의 지연시간(τd)을 제어하기 위한 타이밍 측정기(58)를 구비한다.
칩셋으로부터 캘리브레이션 커맨드가 인가되면 DRAM은 이 커맨드를 받아 캘리브레이션 테스트 모드 신호(TM_CAL)를 활성화시킨다. 캘리브레이션 테스트 모드 신호(TM_CAL)가 활성화되면 피드백 입력 버퍼(56)가 인에이블 상태가 되어 데이터(DQ)와 데이터 스트로브 신호(DQS)를 받아들인다. 타이밍 측정기(58)는 데이터(DQ)와 데이터 스트로브 신호(DQS)로 스큐를 측정하여 그 측정값을 기준으로 DLL 클럭(DLL_CLK)에 대한 지연시간(τd)을 제어한다. 이와 같이 DRAM이 캘리브레이션 동작을 수행한 후 캘리브레이션 테스트 모드 신호(TM_CAL)가 비활성화되면 DRAM은 칩셋에 캘리브레이션 테스트 모드 탈출 정보를 전달하여 이후 정상적인 동작을 수행할 수 있도록 한다.
도 6은 본 발명의 제3 실시예에 따른 DRAM의 블럭 다이어그램이다.
도 6을 참조하면, 본 실시예에 따른 DRAM은, 지연고정루프(DLL) 클럭(DLL_CLK)을 지연시키기 위한 가변 딜레이(60)와, 가변 딜레이(60)에서 지연 제어된 DLL 클럭(DLL_CLKD)에 응답하여 출력 데이터 신호를 전치 구동하기 위한 전치 드라이버(62)와, 전치 드라이버(52)의 출력신호에 응답하여 데이터 출력단(DQ)을 구동하기 위한 메인 드라이버(64)와, 칩셋으로 전송되는 데이터(DQ) 및 데이터 스트로브 신호(DQS)를 모니터링하기 위한 실시간 모니터링 버퍼(66)와, 실시간 모니터링 버퍼(66)로부터 전달된 데이터(DQ)와 데이터 스트로브 신호(DQS)를 입력받아 출력 AC 파라미터(예컨대, tDQSCK나 tDQSQ)를 측정하고, 그 값에 응답하여 가변 딜레이(60)의 지연시간(τd)을 제어하기 위한 타이밍 측정기(68)를 구비한다.
본 실시예가 전술한 제2 실시예와 달리 칩셋의 캘리브레이션 커맨드 없이 DRAM 자체적으로 캘리브레이션을 수행한다. 출력신호를 모니터링하기 위한 실시간 모니터링 버퍼(66)가 내장되어야 하는 단점이 있지만, DRAM이 칩셋과 통신하면서 캘리브레이션을 수행하는데 소요되는 시간을 생략할 수 있다는 장점이 있다.
만일 DRAM 동작 중 어느 순간에 원치 않는 스큐가 발생하게 되면, DRAM이 스큐를 실시간으로 모니터링하고 있기 때문에 시간의 손실 없이 바로 스펙에 부합되도록 스큐를 조절할 수 있다.
본 발명의 기술 사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위 내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.
예컨대, 전술한 실시예에서는 DRAM의 경우를 일례로 들어 설명하였으나, 데이터 스트로브 신호를 사용하여 칩셋과 통신하는 방식을 가진 메모리라면 꼭 DRAM 이 아니어도 본 발명의 적용이 가능하다.
전술한 본 발명은 메모리가 출력 AC 파라미터를 능동적으로 제어할 수 있도록 함으로써 메모리의 불량률을 낮추고 신뢰도를 향상시키는 효과가 있다. 또한, AC 파라미터들의 스펙 만족 구간의 축소에 대한 대응이 가능하여 고속 메모리 개발에 기여할 수 있다.

Claims (10)

  1. 지연고정루프 클럭을 지연시키기 위한 가변 지연 수단;
    상기 가변 지연 수단에서 지연 제어된 지연고정루프 클럭에 응답하여 데이터를 출력하기 위한 출력 구동 수단; 및
    칩셋으로부터 전달된 출력 AC 파라미터 측정값에 응답하여 상기 가변 지연 수단의 지연시간을 제어하기 위한 캘리브레이션 제어 수단
    을 구비하는 반도체 메모리 소자.
  2. 지연고정루프 클럭을 지연시키기 위한 가변 지연 수단;
    상기 가변 지연 수단에서 지연 제어된 지연고정루프 클럭에 응답하여 데이터를 출력하기 위한 출력 구동 수단;
    캘리브레이션 커맨드를 받아 생성된 캘리브레이션 테스트 모드 신호에 응답하여 칩셋으로 전달되는 데이터 및 데이터 스트로브 신호를 피드백 입력하기 위한 피드백 입력 수단; 및
    상기 피드백 입력 수단으로부터 출력된 상기 데이터 및 상기 데이터 스트로브 신호를 입력받아 출력 AC 파라미터를 측정하고, 그 측정값에 응답하여 상기 가변 지연 수단의 지연시간을 제어하기 위한 타이밍 측정 수단
    을 구비하는 반도체 메모리 소자.
  3. 지연고정루프 클럭을 지연시키기 위한 가변 지연 수단;
    상기 가변 지연 수단에서 지연 제어된 지연고정루프 클럭에 응답하여 데이터를 출력하기 위한 출력 구동 수단;
    칩셋으로 전달되는 데이터 및 데이터 스트로브 신호를 모니터링하기 위한 실시간 모니터링 수단; 및
    상기 실시간 모니터링 수단으로부터 출력된 상기 데이터 및 상기 데이터 스트로브 신호를 입력받아 출력 AC 파라미터를 측정하고, 그 측정값에 응답하여 상기 가변 지연 수단의 지연시간을 제어하기 위한 타이밍 측정 수단
    을 구비하는 반도체 메모리 소자.
  4. 제1항 내지 제3항 중 어느 한 항에 있어서,
    상기 출력 구동 수단은,
    출력 데이터 신호를 전치 구동하기 위한 전치 드라이버와,
    상기 전치 드라이버의 출력신호에 응답하여 데이터 출력단을 구동하기 위한 메인 드라이버를 구비하는 것을 특징으로 하는 반도체 메모리 소자.
  5. 제2항 또는 제3항에 있어서,
    상기 출력 AC 파라미터는 상기 데이터 스트로브 신호와 클럭의 스큐를 나타내는 파라미터(tDQSCK), 상기 데이터 스트로브 신호와 상기 데이터의 스큐를 나타내는 파라미터(tDQSQ) 중 적어도 어느 하나를 포함하는 것을 특징으로 하는 반도체 메모리 소자.
  6. 캘리브레이션 커맨드에 응답하여 데이터 스트로브 신호와 데이터를 칩셋으로 전송하는 단계;
    상기 데이터 스트로브 신호와 상기 데이터를 이용하여 상기 칩셋에서 측정된 출력 AC 파라미터 측정값을 수신하는 단계;
    상기 출력 AC 파라미터 측정값에 응답하여 지연고정루프 클럭에 대한 지연값을 설정하는 단계;
    상기 지연고정루프 클럭을 상기 지연값만큼 지연시키는 단계; 및
    지연된 상기 지연고정루프 클럭에 응답하여 출력 AC 파라미터가 제어된 데이터 스트로브 신호 및 데이터를 출력하는 단계
    를 포함하는 반도체 메모리 소자의 구동방법.
  7. 제6항에 있어서,
    상기 출력 AC 파라미터가 제어된 데이터 스트로브 신호 및 데이터를 출력하는 단계 수행 후,
    상기 출력 AC 파라미터가 제어된 데이터 스트로브 신호 및 데이터를 근간으로 상기 칩셋에서 재측정된 출력 AC 파라미터가 스펙에 부합됨에 따라 캘리브레이션 과정을 종료하는 것을 특징으로 하는 반도체 메모리 소자의 구동방법.
  8. 제6항에 있어서,
    상기 출력 AC 파라미터가 제어된 데이터 스트로브 신호 및 데이터를 출력하는 단계 수행 후,
    상기 출력 AC 파라미터가 제어된 데이터 스트로브 신호 및 데이터를 근간으로 상기 칩셋에서 재측정된 출력 AC 파라미터가 스펙에 부합되지 않음에 따라 상기 칩셋에서 측정된 출력 AC 파라미터 측정값을 수신하는 단계로 복귀하는 것을 특징으로 하는 반도체 메모리 소자의 구동방법.
  9. 캘리브레이션 커맨드를 받아 캘리브레이션 테스트 모드 신호를 생성하는 단계;
    상기 캘리브레이션 테스트 모드 신호에 응답하여 칩셋으로 전송되는 데이터 스트로브 신호와 데이터를 피드백 입력하는 단계;
    피드백 입력된 상기 데이터 스트로브 신호와 상기 데이터를 이용하여 출력 AC 파라미터를 측정하는 단계;
    출력 AC 파라미터 측정값에 응답하여 지연고정루프 클럭에 대한 지연값을 설정하는 단계;
    상기 지연고정루프 클럭을 상기 지연값만큼 지연시키는 단계; 및
    지연된 상기 지연고정루프 클럭에 응답하여 출력 AC 파라미터가 제어된 데이터 스트로브 신호 및 데이터를 출력하는 단계
    를 포함하는 반도체 메모리 소자의 구동방법.
  10. 칩셋으로 전송되는 데이터 스트로브 신호와 데이터를 실시간 모니터링 하는 단계;
    상기 데이터 스트로브 신호와 상기 데이터를 이용하여 출력 AC 파라미터를 측정하는 단계;
    출력 AC 파라미터 측정값에 응답하여 지연고정루프 클럭에 대한 지연값을 설정하는 단계;
    상기 지연고정루프 클럭을 상기 지연값만큼 지연시키는 단계;
    지연된 상기 지연고정루프 클럭에 응답하여 출력 AC 파라미터가 제어된 데이터 스트로브 신호 및 데이터를 출력하는 단계
    를 포함하는 반도체 메모리 소자의 구동방법.
KR1020060059735A 2006-06-29 2006-06-29 반도체 메모리 소자 및 그 구동방법 KR100832021B1 (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1020060059735A KR100832021B1 (ko) 2006-06-29 2006-06-29 반도체 메모리 소자 및 그 구동방법
US11/647,402 US7489586B2 (en) 2006-06-29 2006-12-29 Semiconductor memory device and driving method thereof
US12/354,158 US7746723B2 (en) 2006-06-29 2009-01-15 Semiconductor memory device and driving method thereof
US13/538,130 USRE44632E1 (en) 2006-06-29 2012-06-29 Semiconductor memory device and driving method thereof
US14/100,793 USRE48341E1 (en) 2006-06-29 2013-12-09 Semiconductor memory device and driving method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060059735A KR100832021B1 (ko) 2006-06-29 2006-06-29 반도체 메모리 소자 및 그 구동방법

Publications (2)

Publication Number Publication Date
KR20080001339A KR20080001339A (ko) 2008-01-03
KR100832021B1 true KR100832021B1 (ko) 2008-05-26

Family

ID=38876482

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060059735A KR100832021B1 (ko) 2006-06-29 2006-06-29 반도체 메모리 소자 및 그 구동방법

Country Status (2)

Country Link
US (4) US7489586B2 (ko)
KR (1) KR100832021B1 (ko)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100832021B1 (ko) * 2006-06-29 2008-05-26 주식회사 하이닉스반도체 반도체 메모리 소자 및 그 구동방법
KR100862233B1 (ko) * 2007-01-04 2008-10-09 한국과학기술원 지연 시간을 가변할 수 있는 탭 지연선을 구비하는 프리엠퍼시스 출력 회로
US8379459B2 (en) 2010-07-21 2013-02-19 International Business Machines Corporation Memory system with delay locked loop (DLL) bypass control
KR20130125036A (ko) * 2012-05-08 2013-11-18 삼성전자주식회사 시스템 온 칩, 이의 동작 방법, 및 이를 포함하는 시스템
US9304530B1 (en) 2012-08-28 2016-04-05 Rambus Inc. Skew-tolerant strobe-to-clock domain crossing
KR102298815B1 (ko) * 2015-01-05 2021-09-06 삼성전자주식회사 반도체 장치 및 반도체 시스템
US10048357B2 (en) 2015-06-15 2018-08-14 Microsoft Technology Licensing, Llc Time-of-flight (TOF) system calibration
US9640278B1 (en) 2015-12-10 2017-05-02 Integrated Device Technology, Inc. Testability/manufacturing method to adjust output skew timing
KR102472123B1 (ko) * 2016-03-16 2022-11-30 에스케이하이닉스 주식회사 반도체 시스템 및 그의 동작 방법
US10115480B1 (en) * 2017-07-03 2018-10-30 Qualcomm Incorporated Double data rate synchronous dynamic random access memory (“DDR SDRAM”) data strobe signal calibration
KR102273191B1 (ko) 2017-09-08 2021-07-06 삼성전자주식회사 스토리지 장치 및 그것의 데이터 트레이닝 방법
KR102493268B1 (ko) * 2021-03-11 2023-01-27 연세대학교 산학협력단 고대역 메모리를 위한 스큐 보상 장치 및 방법

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20050020359A (ko) * 2003-08-22 2005-03-04 삼성전자주식회사 센터링 에러를 일으키는 클럭 스큐를 자체적으로 보상하는메모리 장치 및 그 클럭 스큐 보상 방법
KR20050048755A (ko) * 2003-11-20 2005-05-25 주식회사 하이닉스반도체 지연 동기 루프
KR20050109813A (ko) * 2004-05-17 2005-11-22 주식회사 하이닉스반도체 지연 고정 루프를 포함하는 메모리 장치

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6108793A (en) * 1997-07-18 2000-08-22 Fujitsu Limited Semiconductor device having timing-stabilization circuit and method of testing such semiconductor device
US6489819B1 (en) * 1998-10-27 2002-12-03 Mitsubishi Denki Kabushiki Kaisha Clock synchronous semiconductor memory device allowing testing by low speed tester
US6646953B1 (en) * 2000-07-06 2003-11-11 Rambus Inc. Single-clock, strobeless signaling system
US6519188B2 (en) * 2000-12-18 2003-02-11 Hynix Semiconductor Inc. Circuit and method for controlling buffers in semiconductor memory device
KR100513806B1 (ko) * 2000-12-30 2005-09-13 주식회사 하이닉스반도체 반도체 장치
US6889336B2 (en) * 2001-01-05 2005-05-03 Micron Technology, Inc. Apparatus for improving output skew for synchronous integrate circuits has delay circuit for generating unique clock signal by applying programmable delay to delayed clock signal
DE10320792B3 (de) * 2003-04-30 2004-10-07 Infineon Technologies Ag Vorrichtung zur Synchronisation von Taktsignalen
KR100543923B1 (ko) * 2003-08-21 2006-01-23 주식회사 하이닉스반도체 반도체 소자에서의 위상 지연 보상 장치 및 방법
US7171321B2 (en) * 2004-08-20 2007-01-30 Rambus Inc. Individual data line strobe-offset control in memory systems
US7130226B2 (en) * 2005-02-09 2006-10-31 Micron Technology, Inc. Clock generating circuit with multiple modes of operation
US8121237B2 (en) * 2006-03-16 2012-02-21 Rambus Inc. Signaling system with adaptive timing calibration
KR100832021B1 (ko) * 2006-06-29 2008-05-26 주식회사 하이닉스반도체 반도체 메모리 소자 및 그 구동방법
JP2010122842A (ja) * 2008-11-19 2010-06-03 Nec Electronics Corp 遅延調整装置、半導体装置及び遅延調整方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20050020359A (ko) * 2003-08-22 2005-03-04 삼성전자주식회사 센터링 에러를 일으키는 클럭 스큐를 자체적으로 보상하는메모리 장치 및 그 클럭 스큐 보상 방법
KR20050048755A (ko) * 2003-11-20 2005-05-25 주식회사 하이닉스반도체 지연 동기 루프
KR20050109813A (ko) * 2004-05-17 2005-11-22 주식회사 하이닉스반도체 지연 고정 루프를 포함하는 메모리 장치

Also Published As

Publication number Publication date
US7489586B2 (en) 2009-02-10
US20140098621A1 (en) 2014-04-10
USRE44632E1 (en) 2013-12-10
USRE48341E1 (en) 2020-12-01
US20090122623A1 (en) 2009-05-14
US7746723B2 (en) 2010-06-29
US20080002514A1 (en) 2008-01-03
KR20080001339A (ko) 2008-01-03

Similar Documents

Publication Publication Date Title
KR100832021B1 (ko) 반도체 메모리 소자 및 그 구동방법
US6940768B2 (en) Programmable data strobe offset with DLL for double data rate (DDR) RAM memory
US8976620B2 (en) Apparatus and method to adjust clock duty cycle of memory
US10332575B2 (en) Signal training for prevention of metastability due to clocking indeterminacy
CN111279416B (zh) 用于存储器装置的内部写入调整
KR20100068670A (ko) 채널 스큐 보상 기능을 갖는 인터페이스 회로, 이를 구비한통신 시스템 및 채널 스큐 보상 방법
JP6434161B2 (ja) ソースシンクロナスインターフェースから受信する制御デバイスのキャリブレーション
US10482946B2 (en) Management of strobe/clock phase tolerances during extended write preambles
US8436641B2 (en) Circuit and method for generating on-die termination signal and semiconductor apparatus using the same
CN108009372B (zh) 一种ddr内存虚拟写电平校准响应的方法
US10892032B1 (en) Write and read common leveling for 4-bit wide DRAMS
JP2007134029A (ja) 半導体メモリのクロック回路
KR100624261B1 (ko) 디디알 에스디램의 데이터 입력 장치 및 방법
US6452849B1 (en) Semiconductor device with test mode for performing efficient calibration of measuring apparatus
US8300496B2 (en) Semiconductor memory apparatus and test method thereof
KR102424896B1 (ko) 데이터 트레이닝 장치 및 이를 포함하는 반도체 장치
KR100735920B1 (ko) 디바이스 테스트 장치 및 방법과, 그 인터페이스 장치
TWI401695B (zh) 訊號調整系統與訊號調整方法
KR20110130883A (ko) 라이트 레벨라이제이션 스킴을 포함하는 메모리 장치
KR101034036B1 (ko) 반도체 메모리 테스트 보드, 이를 포함하는 반도체 메모리 테스트 시스템 및 반도체 메모리 테스트 방법
KR102006239B1 (ko) 데이터 출력 회로
CN113257302B (zh) 用于存储装置的写入均衡
KR20090100540A (ko) 데이터 스트로브 신호의 프리앰블을 조절하는 반도체메모리 장치
JP5708258B2 (ja) 受信回路、システム装置、及びタイミング調整方法
KR20090003647A (ko) 테스트 시간을 줄일 수 있는 반도체 메모리 장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130513

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20140418

Year of fee payment: 7

FPAY Annual fee payment
FPAY Annual fee payment

Payment date: 20160419

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20170420

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20180417

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20190417

Year of fee payment: 12