KR100811411B1 - 반도체 소자의 화학적 기계적 연마방법 - Google Patents

반도체 소자의 화학적 기계적 연마방법 Download PDF

Info

Publication number
KR100811411B1
KR100811411B1 KR1020010082544A KR20010082544A KR100811411B1 KR 100811411 B1 KR100811411 B1 KR 100811411B1 KR 1020010082544 A KR1020010082544 A KR 1020010082544A KR 20010082544 A KR20010082544 A KR 20010082544A KR 100811411 B1 KR100811411 B1 KR 100811411B1
Authority
KR
South Korea
Prior art keywords
semiconductor device
insulating film
cleaning
mechanical polishing
chemical mechanical
Prior art date
Application number
KR1020010082544A
Other languages
English (en)
Other versions
KR20030052542A (ko
Inventor
한문수
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020010082544A priority Critical patent/KR100811411B1/ko
Publication of KR20030052542A publication Critical patent/KR20030052542A/ko
Application granted granted Critical
Publication of KR100811411B1 publication Critical patent/KR100811411B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105After-treatment
    • H01L21/31051Planarisation of the insulating layers
    • H01L21/31053Planarisation of the insulating layers involving a dielectric removal step
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041Cleaning
    • H01L21/02057Cleaning during device manufacture
    • H01L21/0206Cleaning during device manufacture during, before or after processing of insulating layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02107Forming insulating materials on a substrate
    • H01L21/02225Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76Making of isolation regions between components
    • H01L21/762Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Cleaning Or Drying Semiconductors (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)

Abstract

본 발명은 반도체 소자의 옥사이드 화학적 기계적 연마 (CMP) 공정시 후세정 (post cleaning) 능력을 향상시켜 CMP 이물을 제어하는 방법에 관한 것으로, 본 발명에 따라 반도체 소자의 옥사이드 CMP 공정, 특히 소자분리절연막 형성과정에서 수행되는 CMP 공정의 후세정 공정 중 HF를 이용한 세정 단계에서 음이온성 계면활성제를 첨가하면 CMP 공정후 남은 입자들과 노출된 표면이 모두 (-) 전하를 띄게 되어 CMP 슬러리 내의 입자가 노출 표면에 흡착되는 것을 효과적으로 방지할 수 있다.

Description

반도체 소자의 화학적 기계적 연마방법{Chemical Mechanical Polishing Process of Semiconductor Device}
도 1은 pH에 따른 여러 가지 물질의 제타 포텐셜 변화를 나타낸 그래프.
본 발명은 반도체 소자의 옥사이드 화학적 기계적 연마 (Chemical Mechanical Polishing; 이하 "CMP"라 약칭함) 공정시 후세정 (post cleaning) 능력을 향상시켜 CMP 이물을 제어하는 방법에 관한 것으로, 보다 상세하게는 중성 또는 산성에서 (+) 제타 포텐셜 (zeta potential)을 갖는 박막이 노출되는 반도체 소자의 옥사이드 CMP 공정, 특히 소자분리절연막 형성과정 중의 CMP 공정의 후세정 공정 중 HF를 이용한 세정 단계에서 음이온성 계면활성제를 첨가하여 CMP 공정후 남은 입자들과 노출된 표면이 모두 (-) 전하를 띄게 함으로써 CMP 슬러리 내의 입자가 노출 표면에 흡착되는 것을 방지하는 방법에 관한 것이다.
일반적으로, 반도체 소자의 옥사이드 CMP 공정 후에는, 노출되는 각 필름 표면과 CMP 슬러리 내의 입자간의 제타 포텐셜 차이에 의해 입자가 필름 표면에 흡착되는 것을 제어하기 위하여 탈이온수를 사용하여 후세정 공정을 수행하고 있다.
CMP 슬러리 내의 입자들은 수분 또는 알칼리성 화합물과 반응하여 히드록실기 갖게 되며, Si 표면은 pH와 상관없이 (-) 전위를 갖는다. 그러나 질화막 (nitride film)과 같은 일부 증착 필름의 경우 산성 즉, 낮은 pH에서는 (+) 전위를 가지고, 알칼리성, 즉 높은 pH에서는 (-) 전위를 갖게 되어 CMP 공정후 세정시 CMP 슬러리 입자와 질화막의 표면 전위가 같은 방향의 제타 포텐셜을 가질 수 있도록 NH4OH와 같은 알칼리성 세정액을 사용한다.
즉, 상기 CMP 공정후 세정은 1차로 묽은 NH4OH (NH4OH : H2O) 또는 NH 4OH : H2O2 : H2O 혼합용액을 사용하여 세정을 진행하며, 2차로 금속 오염 및 H2O2에 의해 생성된 SiO2 막 등을 제거하기 위하여 묽은 HF를 사용하여 세정을 진행하게 된다. 그러나, 이때 HF에 의하여 질화막 표면의 제타 포텐셜이 (+) 전위를 가지게 되어 (-) 전위를 갖는 슬러리 입자의 흡착이 용이한 상태가 되며, 그 결과 표면의 입자 오염이 발생하게 된다. 또한 이후 초순수를 이용한 헹굼 (rinse) 공정 및 건조 공정을 거치면서 흡착된 입자들이 고착되어 제거하기가 더욱 어렵게 된다.
이에 본 발명자들은 반도체 소자의 소자분리절연막 형성 과정에서 행해지는 CMP 공정후 세정 공정중 초기에 NH4OH 등의 알칼리성 세정액를 사용하여 세정을 진행한 후, 2차로 HF 등의 산성 세정액를 사용한 세정을 진행할 때 음이온성 계면활성제를 추가로 첨가하면 상기와 같은 문제점을 해결할 수 있음을 알아내어 본 발명을 완성하였다.
본 발명의 목적은 반도체 소자의 CMP 공정, 특히 중성 또는 산성 조건에서 (+) 제타 포텐셜을 띄는 박막이 관여된 CMP 공정후의 세정 과정에서 CMP 슬러리에 포함되어 있던 입자들이 박막 표면에 흡착되는 것을 방지하는 방법을 제공하는 것이다.
상기 목적을 달성하기 위하여 본 발명에서는 CMP 공정후 세정 공정중 초기에 묽은 NH4OH (NH4OH : H2O) 또는 NH4OH : H2O2 : H2O 혼합용액 등의 알칼리성 용액을 사용하여 세정을 진행한 후 2차로 묽은 HF 등의 산성 용액 사용한 세정을 진행할 때, 2차 세정시에 음이온성 계면활성제를 추가로 첨가하는 과정을 포함하는 반도체 소자의 소자분리절연막 형성방법을 제공한다.
이하 본 발명을 상세히 설명한다.
본 발명에서는 (a) 반도체 기판 상부에 활성 영역을 정의하는 패드산화막패턴과 질화막패턴의 적층구조를 형성하는 공정과,
(b) 상기 질화막패턴을 식각마스크로 상기 반도체기판을 식각하여 트렌치를 형성하는 공정과,
(c) 상기 구조 전표면에 트렌치를 매우는 매립절연막을 형성하는 공정과,
(d) 상기 매립절연막의 상부를 화학적 기계적 연마공정으로 제거하여 상기 활성영역을 분리하는 소자분리절연막을 형성하는 공정과,
(e) 상기 형성된 소자분리절연막을 세정하는 공정을 포함하는 반도체 소자의 소자분리절연막 형성방법에서,
상기 (e) 단계의 세정 공정을 수행할 때 묽은 NH4OH (NH4OH : H2O) 또는 NH4OH : H2O2 : H2O 혼합용액을 이용하여 알칼리성 분위기에서 1차 세정하고, 묽은 HF (HF : H2O) 등을 이용하여 산성 분위기에서 2차 세정을 수행하되, 2차 세정시 음이온성 계면활성제를 추가로 공급하는 것에 특징이 있는 반도체 소자의 소자분리절연막 형성방법을 제공한다.
HF를 사용하여 CMP 공정후 세정 공정을 진행하게 되면, 1차로 NH4OH와 같은 알칼리성 물질에 의하여 (-)의 표면 전하를 가지고 있었던 연마 입자 (SiO2) 및 식각 정지막으로 사용된 질화막 (Si3N4)이 pH 변화에 따라 나이트라이드는 (+) 전하를 가지게 되는 반면, 연마 입자는 (-) 전하를 유지하는 상태가 되어 서로 반대의 전하를 띄게 되므로 연마된 노출 표면에 슬러리(연마) 입자의 흡착이 일어나게 된다 (도 1 참조).
따라서, 초기 NH4OH를 이용한 세정을 마치고 HF를 사용하는 세정 공정에서 용액의 급격한 pH 변화에 따른 입자들의 제타 포텐셜 반대화 현상을 막아 주어야 하는데, 이를 위하여 본 발명에서는 음이온성 계면활성제를 사용하여 입자들의 표면을 개질시킴으로써 흡착을 제어하게 된다.
즉, 상기 음이온성 계면활성제는 용액내의 모든 입자 및 노출 표면의 제타 포텐셜이 (-) 전하를 갖도록 활성화시키는 물질로서, HF를 이용한 세정 공정에서 음이온성 계면활성제를 첨가하게 되면, 노출 물질들의 전하가 모두 (-)가 되어 정전기적 반발력 (electrostatic repulsive force)에 의하여 흡착을 제어할 수 있게 된다.
상기 음이온성 계면활성제로는 술폰산염, 황산에스테르염 또는 인산에스테르염 등을 사용할 수 있다.
상기 음이온성 계면활성제는 HF를 이용한 2차 세정 총시간의 50∼80%의 시간 동안 10∼50㎖/min의 속도로 공급되는 것이 바람직하다.
한편, CMP 공정후 세정 공정에서 포스포늄염 또는 술포늄염과 같은 양이온성 계면활성제를 첨가하여 입자의 전하를 모두 (+) 전하로 바꿔주는 방법을 고려할 수도 있으나, 이 경우 (-) 전하에서 (+) 전하로 급격하게 전하가 바뀌는 과정에서 초기 입자 흡착을 제어하기가 어려워지므로 음이온성 계면활성제를 적용하는 경우보다는 입자 흡착 억제 효과가 크지 않다.
한편, 상기 (c) 공정에서는 고밀도 플라즈마 화학기상증착법 (high density plasma chemical vapor deposition; 이하 "HDP CVD"라 약칭함)을 이용하여 매립 절연막으로 PE TEOS (plasma enhanced tetraethyl orthosilicate)를 증착하는 것이 바람직한데, 이때 상기 HDP CVD는 E/D 비율 (Etch/Deposition ratio)이 0.1인 1단계와 E/D 비율이 0.2인 2단계로 수행되는 것이 바람직하다.
또한 본 발명의 소자분리절연막 형성 공정에서, 상기 (c) 단계에서 매립절연막을 형성한 이후에 열처리 (annealing)하여 절연막을 강화 (densify)하는 단계를 더 포함할 수 있는데, 상기 열처리는 로 (爐; furnace)를 이용하여 수행하거나 급속 열처리 (rapid thermal process)를 수행할 수 있다.
상기 로를 이용한 열처리는 700∼1200℃의 증기 분위기 하에서 수행되고, 급속 열처리는 900∼1250℃의 질소 또는 증기 분위기 하에서 수행되는 것이 바람직하다.
또한 본 발명의 소자분리절연막 형성 공정에서, 상기 (d) 단계의 CMP 공정 전에 3000∼5000Å 정도의 두께로 넓은 활성 영역의 절연막을 미리 식각할 수도 있다.
본 발명의 방법은 소자분리절연막 형성공정 뿐만 아니라 반도체 소자의 중성 또는 산성 조건에서 (+) 제타 포텐셜을 갖는 박막, 예를 들어 질화막을 식각 정지막으로 하는 모든 옥사이드 CMP 공정에도 적용 가능하다.
또한 본 발명에서는 상기와 같은 CMP 공정후 세정 공정을 포함하는 반도체 소자의 소자분리절연막 형성방법을 이용하여 제조된 반도체 소자를 제공한다.
이상에서 살펴본 바와 같이, 반도체 소자의 소자분리절연막 형성공정의 CMP 공정후 세정 과정에서 HF를 이용하는 단계에서 음이온성 계면활성제를 사용하면 반도체 제조 공정상 큰 문제가 되고 있는 CMP 슬러리 입자를 효과적으로 제어할 수 있을 뿐만 아니라 기존 세정 장치에서 HF 적용 단계에 음이온성 계면활성제를 공급할 수 있는 라인만 추가하면 되므로 기존의 장치에 적용하기 용이하다는 장점이 있다.
또한 본 발명의 방법은 현재 가장 문제가 되고 있는 0.1∼0.8㎛ 크기의 입자 제어에 보다 효과적이다.

Claims (15)

  1. 중성 또는 산성 조건에서 (+) 제타 포텐셜을 갖는 박막이 관여하는 화학적 기계적 연마 (CMP) 방법에 있어서, CMP 공정 후에 (i) 알칼리 세정액으로 1차 세정하는 단계와, (ii) 산성 세정액으로 세정하되, 음이온성 계면활성제를 추가로 공급하여 2차 세정하는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 화학적 기계적 연마 방법.
  2. 제1항에 있어서,
    상기 알칼리 세정액은 NH4OH : H2O 또는 NH4OH : H2O2 : H2O 혼합용액인 것을 특징으로 하는 반도체 소자의 화학적 기계적 연마 방법.
  3. 제1항에 있어서,
    상기 산성 세정액은 묽은 불산 (HF : H2O)인 것을 특징으로 하는 반도체 소자의 화학적 기계적 연마 방법.
  4. 제1항에 있어서,
    상기 음이온성 계면활성제는 술폰산염, 황산에스테르염 및 인산에스테르염으로 이루어진 군으로부터 선택된 어느 하나인 것을 특징으로 하는 반도체 소자의 화학적 기계적 연마 방법.
  5. 제1항에 있어서,
    상기 중성 또는 산성 조건에서 (+) 제타 포텐셜을 갖는 박막은 질화막인 것을 특징으로 하는 반도체 소자의 화학적 기계적 연마 방법.
  6. 제1항에 있어서,
    상기 CMP 공정은 질화막을 식각 정지막으로 하는 옥사이드 CMP 공정인 것을 특징으로 하는 반도체 소자의 화학적 기계적 연마 방법.
  7. 제1항에 있어서,
    상기 음이온성 계면활성제는 2차 세정 총시간의 50∼80%의 시간 동안 10∼50㎖/min의 속도로 공급되는 것을 특징으로 하는 반도체 소자의 화학적 기계적 연마 방법.
  8. 제1항에 있어서,
    상기 CMP 공정은 소자분리절연막 형성 공정에 적용하는 것을 특징으로 하는 반도체 소자의 화학적 기계적 연마 방법.
  9. (a) 반도체 기판 상부에 활성 영역을 정의하는 패드산화막패턴과 질화막패턴의 적층구조를 형성하는 공정과,
    (b) 상기 질화막패턴을 식각마스크로 상기 반도체기판을 식각하여 트렌치를 형성하는 공정과,
    (c) 상기 구조 전표면에 트렌치를 매우는 매립절연막을 형성하는 공정과,
    (d) 상기 매립절연막의 상부를 화학적 기계적 연마공정으로 제거하여 상기 활성영역을 분리하는 소자분리절연막을 형성하는 공정과,
    (e) 상기 형성된 소자분리절연막을 (i) 알칼리 세정액으로 1차 세정한 후에, (ii) 산성 세정액으로 세정하되, 음이온성 계면활성제를 추가로 공급하여 2차 세정하는 공정을 포함하는 것을 특징으로 하는 반도체 소자의 소자분리절연막 형성방법.
  10. 제9항에 있어서,
    상기 (c) 공정은 고밀도 플라즈마 화학기상증착법 (high density plasma chemical vapor deposition)을 이용하여 PE TEOS (plasma enhanced tetraethyl orthosilicate)를 증착하는 공정인 것을 특징으로 하는 반도체 소자의 소자분리절연막 형성방법.
  11. 제10항에 있어서,
    상기 고밀도 플라즈마 화학기상증착법은 E/D 비율(Etch/Deposition ratio)이 0.1인 1단계와 E/D 비율이 0.2인 2단계로 수행되는 것을 특징으로 하는 반도체 소자의 소자분리절연막 형성방법.
  12. 제9항에 있어서,
    상기 (c) 단계 이후에 절연막을 열처리 (annealing)하는 단계를 더 포함하는 것을 특징으로 하는 반도체 소자의 소자분리절연막 형성방법.
  13. 제12항에 있어서,
    상기 열처리는 로 (爐; furnace)를 이용하여 수행하거나 급속 열처리 (rapid thermal process)를 수행하는 것을 특징으로 하는 반도체 소자의 소자분리절연막 형성방법.
  14. 제13항에 있어서,
    상기 로를 이용한 열처리는 700∼1200℃의 증기 분위기 하에서 수행되고, 급속 열처리는 900∼1250℃의 질소 또는 증기 분위기 하에서 수행되는 것을 특징으로 하는 반도체 소자의 소자분리절연막 형성방법.
  15. 제1항 기재의 방법을 이용하여 제조된 반도체 소자.
KR1020010082544A 2001-12-21 2001-12-21 반도체 소자의 화학적 기계적 연마방법 KR100811411B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020010082544A KR100811411B1 (ko) 2001-12-21 2001-12-21 반도체 소자의 화학적 기계적 연마방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020010082544A KR100811411B1 (ko) 2001-12-21 2001-12-21 반도체 소자의 화학적 기계적 연마방법

Publications (2)

Publication Number Publication Date
KR20030052542A KR20030052542A (ko) 2003-06-27
KR100811411B1 true KR100811411B1 (ko) 2008-03-07

Family

ID=29577301

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020010082544A KR100811411B1 (ko) 2001-12-21 2001-12-21 반도체 소자의 화학적 기계적 연마방법

Country Status (1)

Country Link
KR (1) KR100811411B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101312784B1 (ko) 2010-12-15 2013-09-27 실트로닉 아게 반도체 웨이퍼의 연마 공정 직후에 실리콘으로 구성된 반도체 웨이퍼를 세정하는 방법

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100604853B1 (ko) * 2004-05-15 2006-07-26 삼성전자주식회사 산화막 제거용 식각액 및 그 제조 방법과 반도체 소자의제조 방법
CN104157549A (zh) * 2013-05-14 2014-11-19 中芯国际集成电路制造(上海)有限公司 Cmp后的清洗方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06196461A (ja) * 1992-12-25 1994-07-15 Kawasaki Steel Corp シリコンウエハの洗浄方法
KR20000022908A (ko) * 1998-09-07 2000-04-25 카네코 히사시 기판 세정방법 및 기판 세정액
JP2001064680A (ja) * 1999-06-23 2001-03-13 Jsr Corp 半導体部品用洗浄剤および半導体部品の洗浄方法
KR20010046153A (ko) * 1999-11-10 2001-06-05 박종섭 반도체장치의 트렌치 구조의 소자분리막 형성방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06196461A (ja) * 1992-12-25 1994-07-15 Kawasaki Steel Corp シリコンウエハの洗浄方法
KR20000022908A (ko) * 1998-09-07 2000-04-25 카네코 히사시 기판 세정방법 및 기판 세정액
JP2001064680A (ja) * 1999-06-23 2001-03-13 Jsr Corp 半導体部品用洗浄剤および半導体部品の洗浄方法
KR20010046153A (ko) * 1999-11-10 2001-06-05 박종섭 반도체장치의 트렌치 구조의 소자분리막 형성방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101312784B1 (ko) 2010-12-15 2013-09-27 실트로닉 아게 반도체 웨이퍼의 연마 공정 직후에 실리콘으로 구성된 반도체 웨이퍼를 세정하는 방법

Also Published As

Publication number Publication date
KR20030052542A (ko) 2003-06-27

Similar Documents

Publication Publication Date Title
US6626968B2 (en) Slurry for chemical mechanical polishing process and method of manufacturing semiconductor device using the same
US5316965A (en) Method of decreasing the field oxide etch rate in isolation technology
CN1282103A (zh) 用多晶硅掩模和化学机械抛光制造不同栅介质厚度的工艺
US5851900A (en) Method of manufacturing a shallow trench isolation for a semiconductor device
JP2003078003A (ja) 薄いシリコン・オン・インシュレータ基板用の浅いトレンチ分離を形成する方法
KR100811411B1 (ko) 반도체 소자의 화학적 기계적 연마방법
KR100494117B1 (ko) 반도체 소자의 얕은 트랜치 소자분리막 형성방법
US20030124861A1 (en) Method for manufacturing metal line contact plug semiconductor device
JPH07297276A (ja) 半導体集積回路の形成方法
WO2015165421A1 (zh) 基于氮氧化硅抗反射层的化学机械平坦化工艺
US6169002B1 (en) Methods of forming trench isolation structures by etching back electrically insulating layers using etching masks
KR100646934B1 (ko) 반도체 소자의 질화막 제거 방법
KR100849080B1 (ko) 반도체 소자의 소자분리막 형성방법
KR100473736B1 (ko) 반도체 소자의 소자 분리막 형성 방법
KR100802240B1 (ko) 역 선택비 슬러리를 이용한 반도체 소자의 소자분리 방법
KR100451499B1 (ko) 반도체소자의소자분리막형성방법
KR100902592B1 (ko) 반도체 소자의 제조방법
JPS5931215B2 (ja) 絶縁層の形成方法
KR101161661B1 (ko) 반도체 소자의 소자분리막 형성방법
KR20050012584A (ko) 반도체 소자의 소자분리막 형성방법
KR20230056230A (ko) Cmp 후 세정액 조성물
KR100670746B1 (ko) 반도체소자의 소자분리막 형성 방법
KR20020056266A (ko) 반도체 소자의 소자분리막 제조방법
KR101037510B1 (ko) 반도체 소자의 sti 형성 방법
KR19990003043A (ko) 반도체소자의 평탄화방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110126

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee