KR100760966B1 - 전기 광학 장치, 구동 회로, 구동 방법 및 전자 기기 - Google Patents

전기 광학 장치, 구동 회로, 구동 방법 및 전자 기기 Download PDF

Info

Publication number
KR100760966B1
KR100760966B1 KR1020060003949A KR20060003949A KR100760966B1 KR 100760966 B1 KR100760966 B1 KR 100760966B1 KR 1020060003949 A KR1020060003949 A KR 1020060003949A KR 20060003949 A KR20060003949 A KR 20060003949A KR 100760966 B1 KR100760966 B1 KR 100760966B1
Authority
KR
South Korea
Prior art keywords
voltage
transistor
current
terminal
generating
Prior art date
Application number
KR1020060003949A
Other languages
English (en)
Other versions
KR20060083877A (ko
Inventor
히로아키 조
Original Assignee
세이코 엡슨 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 세이코 엡슨 가부시키가이샤 filed Critical 세이코 엡슨 가부시키가이샤
Publication of KR20060083877A publication Critical patent/KR20060083877A/ko
Application granted granted Critical
Publication of KR100760966B1 publication Critical patent/KR100760966B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3275—Details of drivers for data electrodes
    • G09G3/3283—Details of drivers for data electrodes in which the data driver supplies a variable data current for setting the current through, or the voltage across, the light-emitting elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01R—ELECTRICALLY-CONDUCTIVE CONNECTIONS; STRUCTURAL ASSOCIATIONS OF A PLURALITY OF MUTUALLY-INSULATED ELECTRICAL CONNECTING ELEMENTS; COUPLING DEVICES; CURRENT COLLECTORS
    • H01R4/00—Electrically-conductive connections between two or more conductive members in direct contact, i.e. touching one another; Means for effecting or maintaining such contact; Electrically-conductive connections having two or more spaced connecting locations for conductors and using contact members penetrating insulation
    • H01R4/58—Electrically-conductive connections between two or more conductive members in direct contact, i.e. touching one another; Means for effecting or maintaining such contact; Electrically-conductive connections having two or more spaced connecting locations for conductors and using contact members penetrating insulation characterised by the form or material of the contacting members
    • H01R4/66—Connections with the terrestrial mass, e.g. earth plate, earth pin
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05F—STATIC ELECTRICITY; NATURALLY-OCCURRING ELECTRICITY
    • H05F3/00—Carrying-off electrostatic charges
    • H05F3/02—Carrying-off electrostatic charges by means of earthing connections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0861—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/027—Details of drivers for data electrodes, the drivers handling digital grey scale data, e.g. use of D/A converters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • G09G3/3241—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element the current through the light-emitting element being set using a data current provided by the data driver, e.g. by using a two-transistor current mirror
    • G09G3/325—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element the current through the light-emitting element being set using a data current provided by the data driver, e.g. by using a two-transistor current mirror the data current flowing through the driving transistor during a setting phase, e.g. by using a switch for connecting the driving transistor to the data driver

Abstract

본 발명은 데이터 신호의 전류값의 기준이 되는 전압을 안정적으로 생성하는 것을 목적으로 한다.
본 발명에 따른 데이터선 구동 회로(20)는 각각 데이터선(103)에 대응하는 복수의 단위 회로(U)를 갖는다. 단위 회로(U)는 기준 전압 생성 회로(21)와 전류 출력 회로(23)를 갖는다. 전류 출력 회로(23)는 기준 전압선(25)에 인가되는 기준 전압(Vref1)에 따른 데이터 신호(Xj)를 데이터선(103)에 출력한다. 기준 전압 생성 회로(21)는 드레인 단자와 게이트 단자가 접속된 보상용 트랜지스터(Ta)와 이 게이트 단자의 전압(Vref0)을 유지하는 커패시터(C1)와 보상용 트랜지스터(Ta)를 온(ON) 상태로 하는 온 전압(Vr1)을 그 게이트 단자에 대하여 복수 회에 걸쳐 인가하는 스위칭 소자(SW)를 갖고, 커패시터(C1)가 유지하는 전압(Vref0)에 대응하는 기준 전압(Vref1)을 기준 전압선(25)에 인가한다.
데이터 신호, 전압, 기준 전압 생성 회로, 전류 출력 회로, 커패시터, 보상용 트랜지스터, 스위칭 소자

Description

전기 광학 장치, 구동 회로, 구동 방법 및 전자 기기{ELECTRO-OPTICAL DEVICE, DRIVE CIRCUIT, DRIVING METHOD, AND ELECTRONIC APPARATUS}
도 1은 본 발명의 제 1 실시예에 따른 전기 광학 장치의 구성을 나타낸 블록도.
도 2는 1개의 화소 회로의 구성을 나타낸 회로도.
도 3은 데이터선 구동 회로의 구성을 나타낸 회로도.
도 4는 데이터선 구동 회로의 동작을 설명하기 위한 타이밍 차트.
도 5는 제 1 변형례에 따른 데이터선 구동 회로의 구성을 나타낸 회로도.
도 6은 제 1 변형례에 따른 데이터선 구동 회로의 동작을 설명하기 위한 타이밍 차트.
도 7은 제 2 변형례에 따른 기준 전압 생성 회로의 구성을 나타낸 회로도.
도 8은 제 3 변형례에 따른 전류 출력 회로의 전단(前段)의 구성을 나타낸 회로도.
도 9는 제 3 변형례의 동작을 설명하기 위한 타이밍 차트.
도 10은 제 4 변형례에 따른 기준 전압 생성 회로의 구성을 나타낸 회로도.
도 11은 본 발명의 제 2 실시예에 따른 데이터선 구동 회로의 단위 회로의 구성을 나타낸 회로도.
도 12는 데이터선 구동 회로의 동작을 설명하기 위한 타이밍 차트.
도 13은 기간 A에서의 단위 회로의 상태를 나타낸 회로도.
도 14는 기간 B에서의 단위 회로의 상태를 나타낸 회로도.
도 15는 기간 C에서의 단위 회로의 상태를 나타낸 회로도.
도 16은 기간 D에서의 단위 회로의 상태를 나타낸 회로도.
도 17은 제 1 변형례에 따른 데이터선 구동 회로의 구성을 나타낸 회로도.
도 18은 제 2 변형례에 따른 데이터선 구동 회로의 구성을 나타낸 회로도.
도 19는 제 2 변형례의 동작을 설명하기 위한 타이밍 차트.
도 20은 제 3 변형례에 따른 데이터선 구동 회로의 구성을 나타낸 회로도.
도 21은 제 4 변형례에 따른 데이터선 구동 회로의 구성을 나타낸 회로도.
도 22는 제 3 실시예에 따른 데이터선 구동 회로의 구성을 나타낸 회로도.
도 23은 데이터선 구동 회로의 동작을 설명하기 위한 타이밍 차트.
도 24는 각 기간에의 기준 전압 생성 회로의 상태를 등가적(等價的)으로 나타낸 회로도.
도 25는 제 3 실시예의 제 1 변형례에 따른 데이터선 구동 회로의 구성을 나타낸 회로도.
도 26은 기준 전압 생성 회로의 동작을 설명하기 위한 타이밍 차트.
도 27은 각 기간에서의 기준 전압 생성 회로의 상태를 등가적으로 나타낸 회로도.
도 28은 본 발명에 따른 전자 기기의 형태(퍼스널 컴퓨터)를 나타낸 사시도.
도 29는 본 발명에 따른 전자 기기의 형태(휴대 전화기)를 나타낸 사시도.
도 30은 본 발명에 따른 전자 기기의 형태(휴대 정보 단말)를 나타낸 사시도.
* 도면의 주요 부분에 대한 부호의 설명 *
1 : 전기 광학 장치
AA : 전기 광학 패널
P : 화소 영역
10 : 주사선 구동 회로
20 : 데이터선 구동 회로
U : 단위 회로
21 : 기준 전압 생성 회로
211 : 보상 회로
213 : 변환 회로
22 : 커런트 미러(current mirror) 회로
23 : 전류 출력 회로
25 : 기준 전압선
27 : 전압 공급선
29 : 비교 회로
30 : 제어 회로
40 : 화소 회로
41 : OLED 소자
101 : 주사선
102 : 발광 제어선
103 : 데이터선
105 : 스위칭 소자
Ta : 보상용 트랜지스터
Tb, TrA : 전류 생성용 트랜지스터
Td, TrB : 전압 생성용 트랜지스터
C1, C2 : 커패시터
R : 저항
Ir0 : 기준 전류
Vref1 : 기준 전압
Vr1 : 온 전압
본 발명은 유기 발광 다이오드(이하 "OLED(Organic Light Emitting Diode)"라고 함) 소자 등 각종(各種) 전기 광학 소자를 제어하는 기술에 관한 것이다.
이 종류의 전기 광학 소자를 구비한 전기 광학 장치, 복수의 데이터선의 각각에 대응하여 면 형상으로 배열된 복수의 전기 광학 소자와 전기 광학 소자의 계 조(階調)를 지정한 디지털 데이터(이하 "계조 데이터"라고 함)에 의거하여 데이터 신호를 생성하여 데이터선에 출력하는 복수의 전류 출력 회로를 갖는다. 각 전류 출력 회로는 전류원으로서 기능하는 복수의 트랜지스터(이하 "전류 공급용 트랜지스터"라고 함)를 포함하는 D/A 변환기로서, 이들의 전류 공급용 트랜지스터 중 계조 데이터에 따라 선택된 것에 흐르는 전류를 가산(加算)함으로써 데이터 신호를 생성한다.
한편, 각 전류 출력 회로에 포함된 복수의 전류 공급용 트랜지스터의 특성(특히, 임계값 전압(threshold voltage))에는 특히 제조상의 이유에 기인하여 오차가 발생할 경우가 있다. 이와 같이 각 전류 공급용 트랜지스터의 특성이 불균일하면, 계조 데이터에 따른 소기(所期)의 전류값의 데이터 신호를 생성할 수 없고, 결과적으로 표시 품위가 저하된다는 문제가 있다.
이 문제를 해결하기 위해, 예를 들면, 특허 문헌 1에는 각 전류 공급용 트랜지스터의 특성의 불균일을 보상(補償)하는 회로(이하 "보상 회로"라고 함)를 전류 출력 회로마다 배치한 구성이 개시되어 있다. 이 보상 회로는 드레인 단자 및 게이트 단자가 접속된 트랜지스터(이하 "보상용 트랜지스터"라고 함)와 이 게이트 단자의 전압을 유지하는 콘덴서를 구비한다. 보상용 트랜지스터는 각 전류 공급용 트랜지스터와 대략 동일한 특성을 갖는다. 한편, 보상용 트랜지스터가 일시적으로 온(ON) 상태로 된 후의 게이트 단자의 전압(이하 "기준 전압"이라고 함)을 각 전류 공급용 트랜지스터의 게이트 단자에 인가하면, 각 전류 공급용 트랜지스터의 특성의 오차가 보상된다.
[특허 문헌 1]일본국 공개 특허 공보 2004-88158호(단락 0053 및 도 3)
그러나, 기준 전압이 일단 노이즈 등에 기인하여 변동되면, 보상용 트랜지스터의 게이트 단자의 전압은 그 변동 후의 레벨로 유지되게 된다. 따라서, 각 전류 공급용 트랜지스터의 게이트 단자에 대하여 소기의 레벨의 기준 전압을 인가할 수 없고, 결과적으로 데이터 신호를 원하는 전류값으로 제어하는 것이 저해된다는 문제가 있다. 이러한 사정을 배경으로 하여, 본 발명의 일 형태는 데이터 신호를 안정적으로 생성한다는 과제의 해결을 목적으로 한다.
이 과제를 해결하기 위해, 본 발명에 따른 전기 광학 장치의 구동 회로는 데이터선에 출력되는 데이터 신호에 따라 각각의 계조가 제어되는 전기 광학 소자를 구비하는 전기 광학 장치의 구동 회로로서, 기준 전류를 생성하는 기준 전류 생성 수단과 상기 기준 전류 생성 수단이 생성한 기준 전류의 전류값에 따른 데이터 신호를 계조 데이터에 의거하여 생성하고 상기 데이터선에 출력하는 신호 출력 수단을 구비하며, 상기 기준 전류 생성 수단은 상기 기준 전류의 전류값을 소정값으로 설정하는 리프레시(refresh) 동작을 복수 회에 걸쳐 실행한다.
이 구성에 의하면, 리프레시 동작이 복수 회에 걸쳐 실행되기 때문에, 만약 노이즈 등에 기인하여 기준 전류가 변동했다고 해도 다음 회의 리프레시 동작에 의해 기준 전류는 소기 값으로 설정되기 때문에, 계조 데이터에 따른 데이터 신호를 고정밀도이면서 안정적으로 생성할 수 있다. 또한, 본 발명에서의 신호 출력 수단 이 "기준 전류의 전류값에 따른 데이터 신호를 생성함"이라는 것은 기준 전류의 전류값을 직접적으로 반영한 데이터 신호가 생성되는 구성 이외에, 기준 전류의 전류값에 의거하여 생성된 전압(기준 전압)에 따른 데이터 신호가 생성되는 구성도 포함한다.
본 발명의 제 1 형태에서, 상기 기준 전류 생성 수단은 제 1 단자에 전압이 인가되고, 제 2 단자와 게이트 단자가 전기적으로 접속된 보상용 트랜지스터(예를 들면, 도 3의 보상용 트랜지스터(Ta))와 상기 보상용 트랜지스터의 게이트 단자의 전압을 유지하는 용량부(예를 들면, 도 3의 콘덴서(C1))와 상기 보상용 트랜지스터를 온 상태로 하는 온 전압을 상기 보상용 트랜지스터의 게이트 단자에 인가하는 상기 리프레시 동작을 복수 회에 걸쳐 실행하는 전압 인가 수단(예를 들면, 도 3의 전압 공급선(27) 및 스위칭 소자(SW))을 포함하고, 상기 용량부가 유지하는 전압에 따른 상기 기준 전류(예를 들면, 도 3의 기준 전류(Ir0))를 생성한다. 이 형태에서는 보상용 트랜지스터의 게이트 단자에 온 전압이 인가됨으로써 기준 전류가 소기의 전류값으로 설정된다. 또한, 제 1 형태의 구체적인 예는 제 1 실시예로 하여 후술한다.
제 1 형태에 따른 구동 회로에서, 상기 기준 전류에 대응하는 기준 전압(예를 들면, 도 3의 기준 전압(Vref1))을 생성하는 변환 수단이 설치되고, 상기 기준 전류 생성 수단은 상기 용량부에 유지된 전압이 게이트 단자에 인가됨으로써 상기 기준 전류를 생성하는 전류 생성용 트랜지스터(예를 들면, 도 3의 전류 생성용 트랜지스터(Tb))를 포함하고, 상기 신호 출력 수단은 상기 변환 수단이 생성한 기준 전압에 따른 데이터 신호를 계조 데이터에 의거하여 생성하여 상기 데이터선에 출력한다. 이 형태에서의 변환 수단은 예를 들면, 상기 전류 생성용 트랜지스터가 생성한 기준 전류에 따른 미러 전류(mirror current)(예를 들면, 도 3의 미러 전류(Ir1))를 생성하는 커런트(current) 미러 회로와 상기 커런트 미러 회로가 생성하는 미러 전류에 대응한 상기 기준 전압을 생성하는 수단(예를 들면, 도 3에서의 전압 생성용 트랜지스터(Td))을 포함한다. 이 형태에 의하면, 보상용 트랜지스터의 게이트 단자와 신호 출력 수단 사이에 전류 생성용 트랜지스터와 변환 수단이 개재(介在)하기 때문에, 신호 출력 수단에 공급된 기준 전압을 확실하게 안정화시킬 수 있다. 또한, 이 구성에서 전류 생성용 트랜지스터의 임계값 전압의 불균일을 확실하게 보상하기 위해서는 전류 생성용 트랜지스터와 보상용 트랜지스터가 대략 동일한 특성을 갖는 것이 바람직하다. 다만, 이들의 트랜지스터의 특성이 엄밀하게 일치하지 않아도 본 발명에 의한 효과는 유효하게 나타난다.
제 1 형태에 따른 구동 회로에서, 상기 보상용 트랜지스터의 게이트 단자의 전압과 소정 전압을 비교하는 비교 수단이 설치되고, 상기 전압 인가 수단은 상기 비교 수단에 의한 비교 결과에 따른 타이밍에서 상기 보상용 트랜지스터의 게이트 단자에 온 전압을 인가한다. 소정 전압은 예를 들면, 보상용 트랜지스터의 제 1 단자에 인가되는 전압과 이 전압에 보상용 트랜지스터의 임계값 전압을 가산한 전압(예를 들면, 제 1 실시예에서의 전압(Va)) 사이의 전압으로 설정된다. 이 형태에 의하면, 보상용 트랜지스터의 게이트 단자의 전압이 변동된 경우에 한해서 이 게이트 단자에 온 전압을 인가할 수 있기 때문에, 보상용 트랜지스터의 게이트 단자에 정 기적으로 온 전압이 인가되는 형태와 비교하여 소비 전력이 저감된다. 또한, 이 형태의 구체적인 예는 도 7에 개시된다.
본 발명의 제 2 형태에서, 상기 기준 전류 생성 수단은 게이트 단자와 제 1 단자와 제 2 단자를 포함하는 전류 생성용 트랜지스터(예를 들면, 도 11의 전류 생성용 트랜지스터(TrA))와 상기 전류 생성용 트랜지스터의 게이트 단자의 전압을 유지하는 용량부(예를 들면, 도 11의 콘덴서(C1))를 포함하고, 상기 리프레시 동작은 상기 게이트 단자와 상기 제 1 단자(도 11에서는 드레인 단자)를 전기적으로 접속한 상태에서 상기 제 2 단자(도 11에서는 소스 단자)에 제 1 전압(예를 들면, 도 11의 전압(Vref))을 인가함으로써, 상기 게이트 단자의 전압을 상기 제 1 전압과 상기 전류 생성용 트랜지스터의 임계값 전압에 따른 전압값으로 설정하여 상기 용량부에 유지시키는 보상 동작과, 상기 게이트 단자와 상기 제 1 단자를 전기적으로 분리한 상태에서 상기 제 1 전압과는 상이한 제 2 전압(예를 들면, 도 11의 전압(Vdd))을 상기 제 2 단자에 인가함으로써, 상기 보상 동작에서 상기 용량부에 유지된 전압에 따른 상기 기준 전류(예를 들면, 도 11의 전류(Ir1))를 상기 제 1 단자와 상기 제 2 단자 사이에 발생시키는 생성 동작을 포함한다.
이 형태에 의하면, 전류 생성용 트랜지스터의 게이트 단자의 전압을 그 임계값 전압에 따른 전압값으로 설정하는 보상 동작에 의해 임계값 전압의 오차를 보상할 수 있다. 예를 들면, 전류 생성용 트랜지스터에 의해 생성된 기준 전류는 그 이득 계수나 제 1 전압과 제 2 전압의 차분값[差分値]에 의해 결정되어 임계값 전압에는 의존하지 않는다. 따라서, 소기의 전류값으로 고정밀도로 조정된 기준 전류를 복수 회의 리프레시 동작에 의해 안정적으로 생성할 수 있다. 또한, 이 형태의 구체적인 예는 제 2 실시예로 하여 후술한다.
제 2 형태에 따른 구동 회로에서, 상기 보상 동작은 제 1 기간(예를 들면, 도 12의 기간(A))에서, 상기 게이트 단자와 상기 제 1 단자를 전기적으로 접속한 상태에서 상기 제 2 단자에 상기 제 1 전압을 인가하는 동시에 상기 게이트 단자에 소정 전압을 인가하는 제 1 동작과 상기 제 1 기간에 이어진 제 2 기간(예를 들면, 도 12의 기간(B))에서, 상기 게이트 단자와 상기 제 1 단자의 전기적인 접속을 유지한 채 상기 게이트 단자에 대한 상기 소정 전압의 인가를 정지함으로써, 상기 게이트 단자의 전압을 상기 제 1 전압과 상기 전류 생성용 트랜지스터의 임계값 전압에 따른 전압값으로 설정하여 상기 용량부에 유지시키는 제 2 동작을 포함하고, 상기 생성 동작은 상기 제 2 기간에 이어진 제 3 기간(예를 들면, 도 12의 기간(C))에서, 상기 게이트 단자와 상기 제 1 단자를 전기적으로 분리하는 제 3 동작과 상기 제 3 기간의 경과 후의 제 4 기간(예를 들면, 도 12의 기간(D))에서, 상기 제 2 단자에 상기 제 2 전압을 인가함으로써, 상기 제 2 동작에서 상기 용량부에 유지된 전압에 따른 상기 기준 전류를 상기 제 1 단자와 상기 제 2 단자 사이에 발생시키는 제 4 동작을 포함한다. 이 형태에 의해서도 동일한 작용 및 효과가 나타난다.
제 2 형태에 따른 구동 회로에서, 상기 기준 전류 생성 수단은 각각의 게이트 단자가 상기 용량부에 공통적으로 접속된 복수의 상기 전류 생성용 트랜지스터(예를 들면, 도 21의 전류 생성용 트랜지스터(TrA1 내지 TrA4))를 포함하고, 상기 신호 출력 수단(예를 들면, 도 21의 트랜지스터(TrD1 내지 TrD4))은 상기 복수의 전류 생성용 트랜지스터 중 1개 이상의 전류 생성용 트랜지스터를 계조 데이터에 따라 선택하고, 상기 1개 이상의 전류 생성용 트랜지스터에서의 제 1 단자와 제 2 단자 사이에 흐르는 전류의 총 합계를 데이터 신호로서 출력한다. 이 형태에 의하면, 복수의 전류 생성용 트랜지스터에 의해 생성된 기준 전류의 각각 계조 데이터에 따라 선택적으로 데이터 신호로서 출력된다. 또한, 이 형태의 구체적인 예는 도 21에 도시되어 있다.
상기 기준 전류 생성 수단은 제 3 전압(예를 들면, 도 11의 접지 전위(Gnd))이 인가되는 제 1 단자와 게이트 단자에 접속된 제 2 단자 사이에 흐르는 상기 기준 전류에 따라 상기 게이트 단자의 전압이 기준 전압으로 설정된 전압 생성용 트랜지스터(예를 들면, 도 11의 전압 생성용 트랜지스터(TrB))를 포함하고, 상기 신호 출력 수단은 상기 전압 생성용 트랜지스터의 게이트 단자의 기준 전압에 따른 데이터 신호를 계조 데이터에 의거하여 생성하여 상기 데이터선에 출력하고, 상기 제 1 동작은 상기 전류 생성용 트랜지스터의 제 1 단자와 상기 전압 생성용 트랜지스터의 제 2 단자를 전기적으로 접속함으로써, 상기 전류 생성용 트랜지스터의 게이트 단자의 전압을 상기 전류 생성용 트랜지스터와 상기 전압 생성용 트랜지스터의 온 저항의 비(比)와 상기 제 1 전압과 상기 제 3 전압에 따른 상기 소정 전압(즉, 예를 들면, 도 11의 전압(Vref)을 전류 생성용 트랜지스터(TrA)와 전압 생성용 트랜지스터(TrB)의 저항비에 따라 분압한 전압)에 설정하는 동작을 포함하고, 상기 제 2 동작은 상기 전류 생성용 트랜지스터의 제 1 단자와 상기 전압 생성용 트랜지스터의 제 2 단자를 전기적으로 분리함으로써 상기 소정 전압의 인가를 정지시키는 동작을 포함한다. 이 구성에 의해서도 소기의 전류값으로 고정밀도로 조정된 기준 전류를 복수 회의 리프레시 동작에 의해 안정적으로 생성할 수 있다.
또한, 제 2 형태에서의 상기 제 2 기간은 상기 전류 생성용 트랜지스터의 게이트 단자의 전압이 상기 제 1 기간에서 설정된 상기 소정 전압으로부터, 상기 제 1 전압과 상기 전류 생성용 트랜지스터의 임계값 전압의 차분값으로 변화될 때까지의 시간 길이보다도 짧은 기간으로 된다. 이 형태에 의하면, 전류 생성용 트랜지스터의 임계값 전압의 보상 동작에 요하는 시간을 단축할 수 있다.
다른 형태에서, 상기 제 2 기간은 상기 전류 생성용 트랜지스터의 게이트 단자의 전압이 상기 제 1 기간에서 설정된 상기 소정 전압으로부터, 상기 제 1 전압과 상기 전류 생성용 트랜지스터의 임계값 전압의 차분값으로 변화될 때까지의 시간 길이보다도 긴 기간으로 된다. 이 형태에 의하면, 전류 생성용 트랜지스터의 임계값 전압을 확실하게 보상할 수 있다.
본 발명의 제 3 형태에서, 게이트 단자와 제 1 단자와 소정 전압(예를 들면, 도 22의 전원 전위(Vdd))이 인가되는 제 2 단자를 포함하는 전류 생성용 트랜지스터(예를 들면, 도 22의 전류 생성용 트랜지스터(TrA))와, 제 1 전극(예를 들면, 도 22의 제 1 전극(E1))과 상기 전류 생성용 트랜지스터의 게이트 단자에 접속된 제 2 전극(예를 들면, 도 22의 제 2 전극(E2))을 포함하는 용량부(예를 들면, 도 22의 콘덴서(C2))를 포함하며, 상기 리프레시 동작은 상기 제 1 전극에 제 1 전압(예를 들면, 도 22의 전압(VINI))을 인가한 상태에서 상기 전류 생성용 트랜지스터의 게이트 단자와 제 1 단자(도 22에서는 드레인 단자)를 전기적으로 접속함으로써, 상 기 소정 전압과 상기 전류 생성용 트랜지스터의 임계값 전압에 따른 전압을 상기 제 2 전극에 인가하는 보상 동작과 상기 전류 생성용 트랜지스터의 게이트 단자와 제 1 단자를 전기적으로 분리한 상태에서 상기 제 1 전극의 전압을 상기 제 1 전압과는 상이한 제 2 전압(예를 들면, 도 22의 전압(Vref))으로 변화시킴으로써, 상기 제 2 전극의 전압을 상기 보상 동작에서 설정된 전압으로부터 상기 제 1 전압과 상기 제 2 전압(ΔV)의 차이에 따라 변화시키고, 이 변화 후의 전압에 따른 상기 기준 전류(도 22의 기준 전류(Ir0))를 상기 제 1 단자와 상기 제 2 단자 사이에 발생시키는 생성 동작을 포함한다.
이 형태에 따르면, 전류 생성용 트랜지스터의 게이트 단자의 전압을 그 임계값 전압에 따른 전압값으로 설정하는 보상 동작에 의해 임계값 전압의 오차를 보상할 수 있다. 또한, 제 1 전극의 전압을 제 1 전압으로부터 제 2 전압으로 변화시키면, 용량부에서의 용량 커플링에 의해 전류 생성용 트랜지스터의 게이트 단자의 전압은 제 1 전압과 제 2 전압의 차이에 따라 변화된다. 따라서, 제 1 전압 및 제 2 전압에 따라 소기의 전류값으로 고정밀도로 조정된 기준 전류를 복수 회의 리프레시 동작에 의해 안정적으로 생성할 수 있다. 또한, 이 형태의 구체적인 예는 제 3 실시예로 하여 후술한다.
제 3 형태에 따른 구동 회로에서, 상기 보상 동작은 제 1 기간(예를 들면, 도 26의 기간(P0))에서, 상기 제 2 전극과 상기 전류 생성용 트랜지스터의 게이트 단자를 전기적으로 분리한 상태에서 상기 제 1 전극에 상기 제 1 전압을 인가하는 동시에 상기 제 2 전극에 제 3 전압(예를 들면, 도 25의 접지 전위(Gnd))을 인가하 는 제 1 동작과 상기 제 1 기간에 이어진 제 2 기간(예를 들면, 도 26의 기간(P1))에서, 상기 제 2 전극에 대한 상기 제 3 전압의 인가를 정지한 후에 상기 제 2 전극을 상기 전류 생성용 트랜지스터의 게이트 단자에 접속하는 제 2 동작과 상기 제 2 기간에 이어진 제 3 기간(예를 들면, 도 26의 기간(P2))에서, 상기 전류 생성용 트랜지스터의 게이트 단자와 제 1 단자를 접속함으로써, 상기 제 2 전극의 전압을 상기 소정 전압과 상기 전류 생성용 트랜지스터의 임계값 전압에 따른 전압(도 26의 예시에서는 전압 "Vdd-Vth")으로 설정하는 제 3 동작을 포함하고, 상기 생성 동작은 제 3 기간에 이어진 제 4 기간(예를 들면, 도 26에서의 기간(P3))에서, 상기 전류 생성용 트랜지스터의 게이트 단자와 제 1 단자를 전기적으로 분리한(즉 다이오드 접속을 해제함) 제 4 동작과 상기 제 4 기간에 이어진 제 5 기간(예를 들면, 도 26에서의 기간(P4))에서, 상기 제 1 전극의 전압을 상기 제 2 전압으로 변화시킴으로써, 상기 제 1 단자와 상기 제 2 단자 사이에 상기 기준 전류를 발생시키는 제 5 동작을 포함한다. 이 형태에 의하면, 임계값 전압의 보상에 앞서 전류 생성용 트랜지스터의 게이트 단자의 전압이 제 3 전압까지 저하되지 않기 때문에, 전류 생성용 트랜지스터에서의 소비 전력이 저감되는 동시에 게이트 단자의 전압이 임계값 전압의 보상을 위한 전압값에 도달할 때까지의 시간을 단축할 수 있다.
제 1 내지 제 3의 각 형태에 따른 구동 회로에서는 상기 기준 전류 생성 수단과 상기 신호 출력 수단을 각각 포함하는 복수의 단위 회로가 설치된다(예를 들면, 도 3이나 도 11 참조). 이 구성에 의하면, 신호 출력 수단마다 고정밀도로 기준 전류를 생성할 수 있다. 단, 1개의 상기 기준 전류 생성 수단에 의해 생성된 기 준 전압에 따른 데이터 신호를 각각 생성된 복수의 상기 신호 출력 수단을 구비한 구성으로 할 수도 있다(예를 들면, 도 5나 도 17 참조). 이 구성에 의하면, 1개의 전류 생성 수단이 복수의 신호 출력 수단에 의해 공용되기 때문에, 각 단위 회로가 기준 전류 생성 수단과 신호 출력 수단을 포함하는 구성과 비교하여 회로의 규모가 축소된다.
제 1 내지 제 3의 각 형태에 따른 구동 회로에서는 복수의 상기 기준 전류 생성 수단과 상기 복수의 기준 전류 생성 수단 중 어느 것인가를 선택하는 선택 수단(예를 들면, 도 8이나 도 18에서의 선택 회로(29))이 설치되고, 상기 신호 출력 수단은 상기 선택 수단에 의해 선택된 기준 전류 생성 수단이 생성한 기준 전류에 따른 데이터 신호를 계조 데이터에 의거하여 생성하여 상기 데이터선에 출력한다. 이 형태에 의하면, 어느 1개의 기준 전류 생성 수단에 의해 생성된 기준 전류가 선택적으로 데이터 신호의 생성을 위해 채용된다. 예를 들면, 어느 1개의 기준 전류 생성 수단에 의해 생성된 기준 전류가 변동하고 있을 때에는 다른 기준 전류 생성 수단에 의해 생성된 기준 전류에 의거하여 데이터 신호가 생성된다. 따라서, 신호 출력 수단에 대하여 기준 전압을 안정적으로 공급하는 것이 가능해진다. 또한, 이 형태의 구체적인 예는 도 8이나 도 18에 개시되어 있다.
더욱 바람직한 형태에서, 상기 복수의 기준 전류 생성 수단의 각각은 서로 다른 타이밍에서 리프레시 동작을 실행한다. 이 형태에 의하면, 어느 1개의 기준 전류 생성 수단이 리프레시 동작을 실행하고 있을 때에는 다른 기준 전류 생성 수단의 기준 전류를 선택 수단이 선택함으로써, 더욱 안정적으로 데이터 신호를 생성 할 수 있다.
또한, 이 형태를 제 1 형태에 따른 구동 회로에 특화하여 특정(特定)하면, 전압을 생성하는 복수의 전압 생성 수단(예를 들면, 도 8의 기준 전압 생성 회로(21))과 복수의 전압 생성 수단 중 어느 것인가가 생성한 전압을 기준 전압으로서 선택한 선택 수단(예를 들면, 도 8의 선택 회로(29))과 선택 수단이 선택한 기준 전압에 따른 데이터 신호를 계조 데이터에 의거하여 생성하여 데이터선에 출력하는 전류 출력 수단을 구비하고, 각 전압 생성 수단은 제 1 단자에 전압이 인가되는 동시에 제 2 단자와 게이트 단자가 접속된 보상용 트랜지스터와 보상용 트랜지스터의 게이트 단자의 전압을 유지하는 용량부(전압 유지 수단)와 보상용 트랜지스터를 온 상태로 하는 온 전압을 복수 회에 걸쳐 보상용 트랜지스터의 게이트 단자에 인가하는 전압 인가 수단을 갖고, 용량부가 유지하는 전압 또는 이에 대응하는 전압을 기준 전압으로 하여 출력한다. 더욱 상세하게 설명하면, 1개의 단위 회로에 포함된 각 전압 생성 수단의 전압 인가 수단은 서로 다른 타이밍에서 상기 전압 생성 수단의 보상용 트랜지스터의 게이트 단자에 온 전압을 인가하고, 선택 수단은 보상용 트랜지스터에 온 전압이 인가되는 전압 생성 수단으로부터 생성된 기준 전압을 순서대로 선택한다.
본 발명의 제 1 내지 제 3 형태에 따른 구동 회로에서, 상기 기준 전류 생성 수단은 소정 기간마다 리프레시 동작을 실행한다. 이 형태에 의하면, 어떤 타이밍에서 기준 전류가 우발적으로 변동했다고 해도 다음에 리프레시 동작에 의해 확실하게 기준 전류를 수정하는 것이 가능해진다.
또한, 상기 기준 전류 생성 수단이 서로 전후(前後)하는 수평 주사 기간 사이의 블랭킹(blanking) 기간 또는 서로 전후하는 수직 주사 기간 사이의 블랭킹 기간에서 리프레시 동작을 실행하는 구성으로 할 수도 있다. 이 구성에 의하면, 리프레시 동작(예를 들면, 제 1 형태에서는 보상용 트랜지스터의 게이트 단자에 대한 온 전압의 인가)이 전기 광학 소자의 계조에 영향을 주는 것을 회피할 수 있는 이점이 있다.
더욱 바람직한 구성에서, 상기 기준 전류 생성 수단은 상기 신호 출력 수단이 동작을 개시하기 전의 타이밍과 동작을 개시한 후의 타이밍에서 리프레시 동작을 실행한다. 이 구성에서는 신호 출력 수단의 동작의 개시 전에 리프레시 동작이 실행되기 때문에, 신호 출력 수단의 동작이 개시된 당초(當初)부터 데이터 신호를 안정적이면서 고정밀도로 생성할 수 있다. 게다가, 신호 출력 수단에 의한 동작의 개시 후에도 리프레시 동작이 실행되기 때문에, 신호 출력 수단의 동작 중에 기준 전류가 변동된 경우라도 이를 소기 값으로 수정할 수 있다.
본 발명은 이상에서 설명한 각 형태의 구동 회로를 구비한 전기 광학 장치로서도 특정된다. 이 전기 광학 장치는 데이터선에 출력되는 데이터 신호에 따라 각각의 계조가 제어되는 복수의 전기 광학 소자와 이상에서 예시한 어느 1개의 형태에 따른 구동 회로를 구비한다. 본 발명의 구동 회로에 의하면 기준 전류의 전류값(또는 기준 전류에 따라 생성된 기준 전압의 전압값)이 안정적으로 유지되기 때문에, 예를 들면, 표시 장치나 화상 형성 장치(인쇄 장치)로서 채용된 전기 광학 장치에서는 고품위 화상을 출력하는 것이 가능해진다.
본 발명에 따른 전기 광학 장치는 각종 전자 기기에 이용된다. 이 전자 기기의 전형적인 예는 전기 광학 장치를 표시 장치로서 이용한 기기다. 이 종류의 전자 기기로서는 퍼스널 컴퓨터나 휴대 전화기 등이 있다. 다만, 본 발명에 따른 전기 광학 장치의 용도는 화상의 표시에 한정되지 않는다. 예를 들면, 광선의 조사(照射)에 의해 감광체 드럼 등의 상 담지체에 잠상(潛像)을 형성하기 위한 노광 장치(노광 헤드)로서도 본 발명의 발광 장치를 적용할 수 있다.
본 발명은 전기 광학 장치를 구동하기 위한 방법으로서도 특정된다. 즉, 이 구동 방법은 데이터선에 출력되는 데이터 신호에 따라 각각의 계조가 제어되는 복수의 전기 광학 소자와 기준 전류를 생성하는 기준 전류 생성 수단과 상기 기준 전류 생성 수단이 생성하는 기준 전류의 전류값에 따른 데이터 신호를 계조 데이터에 의거하여 생성하여 상기 데이터선에 출력하는 신호 출력 수단을 구비한 전기 광학 장치를 구동하는 방법으로서, 상기 기준 전류의 전류값을 소정값으로 설정하는 리프레시 동작을 복수 회에 걸쳐 실행하는 것을 특징으로 한다. 이 방법에 의하면, 복수 회의 리프레시 동작에 의해 기준 전류(또는 기준 전류에 따라 생성된 기준 전압)를 안정적으로 생성할 수 있다. 또한, 본 발명의 구동 방법에서도 구동 회로에 대해서 예시한 각종 형태가 동일하게 채용된다.
또한, 기준 전류(또는 이에 의거하여 생성된 기준 전압)의 오차를 방지하기 위한 구성에 특히 착안하면, 본 발명은 이하의 각 형태에 따른 구동 회로로서도 특정된다. 또한, 이들의 구동 회로에 대해서도 이상에서 열거한 각 형태가 적절하게 채용된다.
먼저, 본 발명에 따른 구동 회로의 제 1 특징은 기준 전압을 생성하는 전압 생성 수단(예를 들면, 도 3이나 도 5의 기준 전압 생성 회로(21))과 상기 전압 생성 수단이 생성한 기준 전압에 따른 데이터 신호를 계조 데이터에 의거하여 생성하여 데이터선에 출력하는 신호 출력 수단(예를 들면, 도 3이나 도 5의 전류 출력 회로(23))을 구비하고, 상기 전압 생성 수단은 제 1 단자에 전압이 인가되는 동시에 제 2 단자와 게이트 단자가 접속된 보상용 트랜지스터와 상기 보상용 트랜지스터의 게이트 단자의 전압을 유지하는 용량부(예를 들면, 도 3이나 도 5의 콘덴서(C1))와 상기 보상용 트랜지스터를 온 상태로 하는 온 전압을 상기 보상용 트랜지스터의 게이트 단자에 인가하는 전압 인가 수단(예를 들면, 도 3이나 도 5의 스위치(SW))을 갖고, 상기 용량부가 유지하는 전압 또는 이에 대응하는 전압을 기준 전압으로서 출력하는 것에 있다.
또한, 본 발명에 따른 구동 회로의 제 2 특징은 복수의 데이터선의 1개를 통해 공급되고, 계조를 규정하는 데이터 신호에 의해 제어되는 복수의 전기 광학 소자를 갖는 전기 광학 장치의 구동 회로로서, 상기 데이터 신호가 되는 데이터 전류, 또는 적어도 상기 데이터 전류의 기초가 되는 기준 전류를 생성하는 전류 생성용 트랜지스터와 상기 전류 생성용 트랜지스터의 게이트 단자의 전압을 유지하는 용량부를 갖고, 상기 데이터 전류, 또는 상기 기준 전류를 생성하기 위해 상기 전류 생성용 트랜지스터의 제 1 단자에 인가하는 전압을 제 1 전압, 상기 전류 생성용 트랜지스터의 게이트 단자와 제 2 단자를 상호 접속한 상태에서 제 1 단자에 인가하고, 상기 전류 생성용 트랜지스터의 게이트 단자의 전압값인 게이트 전압을 결 정하는 전압을 제 2 전압으로 하면, 상기 전류 생성용 트랜지스터의 게이트 단자에 상기 게이트 전압이 상기 용량부에 의해 유지된 상태에서, 상기 전류 생성용 트랜지스터의 게이트 단자와 제 2 단자를 분리하고, 상기 전류 생성용 트랜지스터의 제 1 단자에 인가하는 전압을 상기 제 2 전압으로부터 상기 제 1 전압으로 전환함으로써, 상기 전류 생성용 트랜지스터의 이득 계수와 상기 제 1 전압과 상기 제 2 전압의 전압차에 의해 결정되는 상기 데이터 전류, 또는 상기 기준 전류를 상기 전류 생성용 트랜지스터에 의해 생성된 것에 있다.
또 다른 형태에 따른 구동 회로는 데이터선을 통해 공급된 데이터 신호에 따라 각각의 계조가 제어되는 복수의 전기 광학 소자를 구비한 전기 광학 장치의 구동 회로로서, 기준 전압을 생성하는 전압 생성 수단과 상기 전압 생성 수단이 생성한 기준 전압에 따른 데이터 신호를 계조 데이터에 의거하여 생성하여 데이터선에 출력하는 전류 출력 수단을 구비하고, 상기 전압 생성 수단은 제 1 단자에 전압이 인가되는 동시에 제 2 단자와 게이트 단자가 접속된 보상용 트랜지스터와 상기 보상용 트랜지스터의 게이트 단자의 전압을 유지하는 용량부와 상기 보상용 트랜지스터를 온 상태로 하는 온 전압을 상기 보상용 트랜지스터의 게이트 단자에 한쪽이 접속된 저항 소자의 다른 쪽에 인가하는 전압 인가 수단을 갖고, 상기 용량부가 유지하는 전압 또는 이에 대응하는 전압을 기준 전압으로 하여 출력한다. 이 형태에 의하면, 보상용 트랜지스터의 게이트 단자에 대하여 특정한 타이밍에서 온 전압을 인가하는 것이 불필요하게 되기 때문에, 구동 장치의 구성의 간소화가 도모된다. 또한, 이 형태의 구체적인 예는 도 10에 개시된다. 또한, 이 형태의 구동 회로에서 도 이상에서 설명한 각 구성이 채용된다.
< A : 제 1 실시예 >
< A-1 : 제 1 실시예의 구성 >
도 1은 본 발명의 제 1 실시예에 따른 전기 광학 장치의 구성을 나타낸 블록도이다. 상기 도면에 나타낸 바와 같이, 전기 광학 장치(1)는 전기 광학 패널(AA)과 주사선 구동 회로(10)와 데이터선 구동 회로(20)와 제어 회로(30)를 구비한다. 전기 광학 패널(AA)에는 화소 영역(P)이 형성된다. 이 화소 영역(P)에는 X방향(행 방향)으로 연장된 m개의 주사선(101)과 각 주사선(101)에 쌍을 이루어 X방향으로 연장된 m개의 발광 제어선(102)이 형성된다(m은 자연수). 또한, 화소 영역(P)에는 X방향과 직교하는 Y방향(열 방향)으로 연장된 n개의 데이터선(103)이 형성된다(n은 자연수). 한편, 주사선(101) 및 발광 제어선(102)의 쌍과 데이터선(103)의 각 교차에 대응하여 화소 회로(40)가 배치된다. 따라서, 이들의 화소 회로(40)는 화소 영역(P) 내에서 X방향 및 Y방향에 걸쳐 매트릭스 형상으로 배열된다. 각 화소 회로(40)는 전류 구동형의 자기 발광 소자인 OLED 소자(41)를 포함한다.
제어 회로(30)는 전기 광학 장치(1)의 동작을 제어하기 위한 회로로서, 클록 신호 등 각종 제어 신호(예를 들면, 후술하는 이네이블(enable) 신호(SENB)나 제어 신호(SINI))를 주사선 구동 회로(10)나 데이터선 구동 회로(20)에 출력한다. 또한, 제어 회로(30)는 계조 데이터(D)를 데이터선 구동 회로(20)에 출력한다. 이 계조 데이터(D)는 각 OLED 소자(41)의 계조(휘도)를 지정하는 4 비트의 디지털 데이터이다.
주사선 구동 회로(10)는 m개의 주사선(101)의 각각을 순서대로 선택한 회로이다. 더욱 상세하게 설명하면, 주사선 구동 회로(10)는 수평 주사 기간마다 순서대로 하이(high) 레벨로 되는 주사 신호(Ya1, Ya2, …, Yam)를 각 주사선(101)에 대하여 출력하는 동시에 이들의 논리 레벨을 반전시킨 발광 제어 신호(Yb1, Yb2, …, Ybm)를 각 발광 제어선(102)에 출력한다. 주사 신호(Yai)(i는 1≤i≤m을 충족시키는 정수)가 하이 레벨로 천이되면 제 i 행이 선택된다.
한편, 데이터선 구동 회로(20)는 주사선 구동 회로(10)가 선택한 주사선(101)에 접속된 각 화소 회로(40)에 대하여 데이터 신호(X1, X2, …, Xn)를 공급한다. 데이터 신호(Xj)(j는 1≤j≤n을 충족시키는 정수)는 제 j 열째의 화소 회로(40)의 휘도(계조)를 지정한 전류 신호이다. 본 실시예에서의 데이터선 구동 회로(20)는 데이터선(103)의 총수에 상당하는 n개의 단위 회로(U)를 갖는다. 제 j 열째의 단위 회로(U)는 제 j 열째의 화소 회로(40)의 계조 데이터(D)에 의거하여 데이터 신호(Xj)를 생성하여 데이터선(103)에 출력하는 회로이다. 또한, 주사선 구동 회로(10)나 데이터선 구동 회로(20)나 제어 회로(30)는 예를 들면, COG(Chip On Glass)기술에 의해 전기 광학 패널(AA)에 실장(實裝)되어 있어도 좋고, 이 전기 광학 패널(AA)의 외부(예를 들면, 전기 광학 패널(AA)에 실장된 배선 기판상)에 실장되어 있어도 좋다.
다음에, 도 2를 참조하여 화소 회로(40)의 구성을 설명한다. 상기 도면에서는 제 i 행째에 속하는 제 j 열째의 1개의 화소 회로(40)만이 도시되어 있지만, 그 밖의 화소 회로(40)도 동일한 구성이다. 본 실시예에서의 화소 회로(40)는 데이터 신호(Xj)의 전류값에 따라 OLED 소자(41)의 휘도(계조)가 제어되는 전류 구동형(소위 전류 프로그래밍 방식)의 회로이다.
도 2에 나타나 있는 바와 같이, 화소 회로(40)는 4 개의 트랜지스터(예를 들면, 박막 트랜지스터)(Tr1 내지 Tr4)와 콘덴서(C)와 OLED 소자(41)를 갖는다. 트랜지스터(Tr1)의 도전형(導電型)은 p채널형이며, 트랜지스터(Tr2 내지 Tr4)의 도전형은 n채널형이다. 이 중 트랜지스터(Tr1)의 소스 단자는 전원의 고위측 전위(이하 "전원 전위"라고 함)(Vdd)가 공급된 전원선에 접속되고, 그 드레인 단자는 트랜지스터(Tr2)의 소스 단자와 트랜지스터(Tr3)의 드레인 단자와 트랜지스터(Tr4)의 드레인 단자에 접속된다.
콘덴서(C)는 한쪽이 트랜지스터(Tr1)의 소스 단자에 접속되는 동시에 다른 쪽이 트랜지스터(Tr1)의 게이트 단자와 트랜지스터(Tr2)의 드레인 단자에 접속된다. 트랜지스터(Tr3)는 그 게이트 단자가 트랜지스터(Tr2)의 게이트 단자와 동시에 주사선(101)에 접속되고, 그 소스 단자는 데이터선(103)에 접속된다. 한편, 트랜지스터(Tr4)의 게이트 단자는 발광 제어선(102)에 접속되고, 그 소스 단자는 OLED 소자(41)의 양극(陽極)에 접속된다. OLED 소자(41)의 음극은 전원의 저위치측 전위(이하 "접지 전위"라고 함)(Gnd)가 공급된 접지선에 접속된다.
각 수직 주사 기간 중 제 i 번째의 수평 주사 기간에서 주사 신호(Yai)가 하이 레벨이 되면, 트랜지스터(Tr2)가 온 상태로 되고 트랜지스터(Tr1)가 다이오드 접속되는 동시에 트랜지스터(Tr3)도 온 상태로 된다. 따라서, 데이터 신호(Xj)에 따른 전류가 전원선→트랜지스터(Tr1)→트랜지스터(Tr3)→데이터선(103)의 경로로 흐르고, 이 때에 트랜지스터(Tr1)의 게이트 단자의 전위에 따른 전하가 콘덴서(C)에 축적된다.
이어서, 제 i 번째의 수평 주사 기간이 종료하고 주사 신호(Yai)가 로(low) 레벨로 되면, 트랜지스터(Tr2 및 Tr3)는 모두 오프 상태로 된다. 이 때, 트랜지스터(Tr1)의 게이트·소스 간의 전압은 그 직전의 수평 주사 기간에서의 전압으로 유지된다. 한편, 발광 제어 신호(Ybi)가 하이 레벨로 천이되면, 트랜지스터(Tr4)가 온 상태로 되고, 트랜지스터(Tr1)의 소스·드레인 간에는 그 게이트 전압에 따른 전류(즉 데이터 신호(Xj)에 따른 전류)가 전원선으로부터 유입되고, 이 전류의 공급에 의해 OLED 소자(41)가 발광한다.
다음에, 도 3은 데이터선 구동 회로(20)에 포함된 1개의 단위 회로(U)의 구체적인 구성을 나타낸 회로도이다. 또한, 상기 도면에서는 제 j 열째의 단위 회로(U)의 구성만이 도시되어 있지만, 그 밖의 단위 회로(U)의 구성도 동일하다. 도 3에 나타나 있는 바와 같이, 각 단위 회로(U)는 기준 전압선(25)을 통해 상호 접속된 기준 전압 생성 회로(21)와 전류 출력 회로(23)를 갖는다.
각 전류 출력 회로(23)는 제어 회로(30)로부터 공급된 계조 데이터(D)에 따른 전류값의 데이터 신호(Xj)를 생성하여 데이터선(103)에 출력하는 D/A 변환기로서, 계조 데이터(D)의 비트수에 상당하는 4 개의 트랜지스터(Te)(Te1 내지 Te4)와 각각의 드레인 단자가 트랜지스터(Tb)의 소스 단자에 접속된 4 개의 트랜지스터(Tf)(Tf1 내지 Tf4)를 갖는다. 이들의 트랜지스터(Tf)의 게이트 단자는 기준 전압선(25)에 대하여 공통적으로 접속된다. 각 트랜지스터(Tf)의 소스 단자는 접지 전 위(Gnd)가 인가되는 접지선에 접속된다.
트랜지스터(Tf1 내지 Tf4)의 특성(특히, 이득 계수)은 각각의 게이트 단자에 공통의 전압이 인가되었을 때에 각 트랜지스터(Tf)에 흐르는 전류(I1 내지 I4)의 비가 "I1:I2:I3:I4=1:2:3:4"로 되도록 선정(選定)되어 있다. 즉, 트랜지스터(Tf1 내지 Tf4)는 각각 별개의 가중치로부터 가중치 부여된 복수의 전류(I1 내지 I4)를 생성하는 전류원으로서 기능한다.
또한, 전류(I1 내지 I4)의 비가 2의 거듭 제곱으로 되도록(예를 들면, "I1:I2:I3:I4=1:2:4:8"로 되도록) 각 트랜지스터(Tf)의 특성이 결정된 구성으로 할 수도 있다. 또한, 동일한 사이즈의 트랜지스터를 가중치에 따른 개수만큼 병렬로 배치함으로써도 전류(I1 내지 I4)의 비를 원하는 가중치에 따른 크기로 할 수 있다. 예를 들면, 도 3의 트랜지스터(Tf2)의 대신에 트랜지스터(Tf1)와 동일한 특성의 2 개의 트랜지스터를 병렬로 접속하고, 서로 병렬로 접속된 4 개의 트랜지스터를 트랜지스터(Tf3)의 대신에 배치하고, 마찬가지로 병렬로 접속된 8 개의 트랜지스터를 트랜지스터(Tf4) 대신에 배치하면, 전류(I1 내지 I4)의 비를 "I1:I2:I3:I4=1:2:4:8"로 할 수 있다. 이 구성에 의하면, 각 트랜지스터의 임계값 전압의 불균일을 저감시킬 수 있고, 소기의 전류의 데이터 신호(Xj)를 높은 정밀도로 생성할 수 있다.
트랜지스터(Te1 내지 Te4)의 각각의 게이트 단자에는 제어 회로(30)로부터 출력된 계조 데이터(D)의 각 비트가 공급된다. 이들의 트랜지스터(Te1 내지 Te4)의 드레인 단자는 스위칭 소자(105)를 통해 제 j 열째의 데이터선(103)에 접속된다. 스위칭 소자(105)는 데이터선(103)에 대한 데이터 신호(Xj)의 출력의 허부(許否)를 제어하기 위한 수단이다. 각 단위 회로(U)의 후단에 배치된 모든 스위칭 소자(105)는 제어 회로(30)로부터 공통적으로 공급된 이네이블 신호(SENB)에 따라 개폐가 제어된다.
도 4는 데이터선 구동 회로(20)의 동작을 설명하기 위한 타이밍 차트다. 상기 도면에 나타낸 바와 같이, 이네이블 신호(SENB)는 전기 광학 장치(1)의 전원이 투입된 타이밍(T0)을 시점(始點)으로 한 소정 시간 길이의 기간(이하 "초기화 기간"이라고 함)(PINI)에서 로(low) 레벨을 유지한다. 또한, 이네이블 신호(SENB)는 초기화 기간(PINI)의 종점(T1)이 경과되면, 어느 1개의 주사선(101)이 선택된 수평 주사 기간(H)에서 하이 레벨을 유지하는 동시에 각 수평 주사 기간(H)의 종점으로부터 다음의 수평 주사 기간(H)의 시점까지의 기간(이하 "블랭킹 기간"이라고 함)(Hb)에서 로 레벨을 유지한다. 스위칭 소자(105)는 이네이블 신호(SENB)가 하이 레벨을 유지하는 각 수평 주사 기간(H)에서 온 상태로 되어 데이터 신호(Xj)의 출력을 허용하는 한편, 이네이블 신호(SENB)가 로 레벨을 유지하는 초기화 기간(PINI) 및 각 블랭킹 기간(Hb)에서 오프 상태로 되어 데이터 신호(Xj)의 출력을 금지한다.
이상의 구성에서, 4 개의 트랜지스터(Te1 내지 Te4) 중 계조 데이터(D)에 따른 트랜지스터(Te)가 선택적으로 온 상태로 된다. 따라서, 스위칭 소자(105)가 온 상태로 된 각 수평 주사 기간(H)에서는 온 상태로 된 트랜지스터(Te)에 접속된 1개 이상의 트랜지스터(Tf)에 전류(I)(I1 내지 I4 중에서 선택된 1개 이상의 전류)가 흐르고, 이들의 전류를 가산한 신호가 데이터 신호(Xj)로서 데이터선(103)에 공급된다.
도 3에 나타낸 기준 전압 생성 회로(21)는 데이터 신호(Xj)의 전류값의 기준이 되는 전압(이하 "기준 전압"이라고 함)(Vref1)을 생성한 회로로서, 보상 회로(211)와 전류 생성용 트랜지스터(Tb)와 변환 회로(213)를 갖는다. 이 중 전류 생성용 트랜지스터(Tb)는 게이트 단자의 전압(Vref0)에 따른 전류(이하 "기준 전류"라고 함)(Ir0)가 드레인 단자로부터 소스 단자로 흐르는 n채널형의 트랜지스터이다. 이 전류 생성용 트랜지스터(Tb)의 소스 단자는 접지 전위(Gnd)가 공급된 접지선에 접속된다.
변환 회로(213)는 전류 생성용 트랜지스터(Tb)가 생성된 기준 전류(Ir0)에 대응하는 기준 전압(Vref1)을 생성하여 기준 전압선(25)에 인가하는 수단으로서, 커런트 미러 회로(22)와 전압 생성용 트랜지스터(Td)를 갖는다. 이 중 커런트 미러 회로(22)는 각각의 게이트 단자가 상호 접속된 p채널형의 트랜지스터(Tc1 및 Tc2)를 갖는다. 트랜지스터(Tc1)의 드레인 단자는 그 게이트 단자에 접속(즉 다이오드 접속)되는 동시에 전류 생성용 트랜지스터(Tb)의 드레인 단자에 접속된다. 또한, 트랜지스터(Tc1 및 Tc2)의 각각의 소스 단자는 전원 전위(Vdd)가 공급된 전원선에 접속된다. 이 전원 전위(Vdd)는 전류 생성용 트랜지스터(Tb)와 트랜지스터(Tc1 및 Tc2)와 전압 생성용 트랜지스터(Td)를 포화 영역에서 동작시키는 레벨로 설정된다.
전류 생성용 트랜지스터(Tb)가 생성한 기준 전류(Ir0)가 트랜지스터(Tc1)에 흐르면, 이에 대응하는(전형적으로는 일치함) 미러 전류(Ir1)가 전원선으로부터 트랜지스터(Tc2)를 경유해서 전압 생성용 트랜지스터(Td)에 공급된다. 이 전압 생성용 트랜지스터(Td)는 소스 단자가 접지선에 접속되는 동시에 드레인 단자와 게이트 단자가 기준 전압선(25)에 대하여 공통적으로 접속된 n채널형의 트랜지스터이다. 전압 생성용 트랜지스터(Td)의 게이트 단자의 전압은 미러 전류(Ir1)에 대응한 기준 전압(Vref1)이 된다. 즉, 전압 생성용 트랜지스터(Td)는 미러 전류(Ir1)에 대응한(따라서 기준 전류(Ir0)에 대응한) 기준 전압(Vref1)을 기준 전압선(25)에 인가하는 수단으로서 기능한다.
한편, 전류 생성용 트랜지스터(Tb)의 특성(특히 임계값 전압)이 제조상의 이유에 의해 소기 특성과 상이하면, 소정 전류값의 기준 전류(Ir0)(또는 소정 전압값의 기준 전압(Vref1))를 생성할 수 없고, 결과적으로 데이터 신호(Xj)의 전류값에도 오차가 발생할 수 있다. 도 3에 나타낸 보상 회로(211)는 전류 생성용 트랜지스터(Tb)의 특성의 불균일을 보상하기 위한 회로이다. 상기 도면에 나타낸 바와 같이, 보상 회로(211)는 보상용 트랜지스터(Ta)와 스위칭 소자(SW)와 콘덴서(C1)를 갖는다.
보상용 트랜지스터(Ta)는 드레인 단자와 게이트 단자가 전류 생성용 트랜지스터(Tb)의 게이트 단자에 접속된 n채널형의 트랜지스터이다. 보상용 트랜지스터(Ta)의 소스 단자는 단자(201)에 접속된다. 이 단자(201)에는 전원 회로(도시하지 않음)로부터 전압(Vr0)이 인가된다. 한편, 콘덴서(C1)는 전류 생성용 트랜지스터(Tb)의 게이트 단자와 접지선 사이에 삽입된 용량으로서, 보상용 트랜지스터(Ta)의 게이트 단자의 전압을 유지하는 수단으로서 기능한다.
스위칭 소자(SW)는 보상용 트랜지스터(Ta)의 게이트 단자와 전압 공급선(27)의 도통(道通) 및 비도통을 전환하기 위한 수단이다. 이 전압 공급선(27)에는 전원 회로(도시하지 않음)에 의해 생성된 전압(이하 "온 전압"이라고 함)(Vr1)이 인가된다. 온 전압(Vr1)은 보상용 트랜지스터(Ta)를 온 상태로 하는 레벨로 설정된다. 즉, 온 전압(Vr1)은 단자(201)에 인가되는 전압(Vr0)과 보상용 트랜지스터(Ta)의 임계값 전압(Vth1)을 가산한 전압(Va)(= Vr0 + Vth1)보다도 높은 레벨로 설정되어 있다.
스위칭 소자(SW)의 개폐는 제어 회로(30)로부터 공급된 제어 신호(SINI)에 의해 제어된다. 도 4에 나타나 있는 바와 같이 제어 신호(SINI)는 초기화 기간(PINI)의 시점(T0)으로부터 소정 시간 길이(초기화 기간(PINI)보다도 짧은 시간 길이)가 경과할 때까지의 기간(이하 "제 1 기간"이라고 함)(P1)과 각 블랭킹 기간(Hb)의 시점으로부터 소정 시간이 경과할 때까지의 기간에서 하이(high) 레벨을 유지하고, 이외의 기간에서 로(low) 레벨로 되는 신호이다. 스위칭 소자(SW)는 제어 신호(SINI)가 하이 레벨을 유지하는 제 1 기간(P1) 및 각 블랭킹 기간(Hb)에서 온 상태로 되고, 이외의 기간에서는 오프 상태로 된다.
< A-2 : 제 1 실시예의 동작 >
다음에, 기준 전압 생성 회로(21)의 동작을 설명한다. 먼저, 제 1 기간(P1)에서 제어 신호(SINI)가 하이 레벨로 되고 스위칭 소자(SW)가 온 상태로 천이되면, 보상용 트랜지스터(Ta)의 게이트 단자에는 전압 공급선(27)의 온 전압(Vr1)이 인가된다. 온 전압(Vr1)은 전압(Va)보다도 높은 레벨로 설정되어 있기 때문에, 제 1 기 간(P1)에서는 보상용 트랜지스터(Ta)가 온 상태로 된다. 또한, 제 1 기간(P1)에서는 콘덴서(C1)가 온 전압(Vr1)에 의해 충전된다.
다음에, 제 1 기간(P1)이 경과하여 제어 신호(SINI)가 로 레벨로 천이되면, 스위칭 소자(SW)가 오프 상태로 되어 보상용 트랜지스터(Ta)의 게이트 단자에 대한 온 전압(Vr1)의 인가가 정지된다. 이 제 1 기간(P1)에 이어진 제 2 기간(P2)에서는 온 전압(Vr1)에 의해 콘덴서(C1)에 축적된 전하가 시간의 경과와 동시에 보상용 트랜지스터(Ta)를 경유해서 방전되어 간다. 이 방전에 따라, 보상용 트랜지스터(Ta)의 게이트 단자의 전압(Vref0)은 온 전압(Vr1)으로부터 서서히 저하되어 간다. 한편, 전압(Vref0)이 전압(Va)(= Vr0 + Vth1)까지 저하된 타이밍에서 보상용 트랜지스터(Ta)는 오프 상태로 천이되고, 이 이후에서 전압(Vref0)은 전압(Va)으로 유지된다. 이와 같이 해서 전압(Vref0)의 레벨이 안정된 후의 단계로부터 초기화 기간(PINI)의 종점(T1)이 도래한다. 즉, 제 2 기간(P2)은 콘덴서(C1)의 전압(Vref0)이 온 전압(Vr1)으로부터 전압(Va)까지 저하되는데 요하는 시간 길이보다도 긴 시간 길이로 선정된다. 또한, 이하에서는 온 전압(Vr1)을 보상용 트랜지스터(Ta)에 인가하는 동작(즉 스위칭 소자(SW)를 온 상태로 하는 동작)을 "리프레시 동작"으로 표기한다.
이상과 같이 초기화 기간(PINI)에서 전압(Vref0)은 전압(Va)으로 설정되지만, 이 설정 후에 보상용 트랜지스터(Ta)의 게이트 단자에서 발생하는 노이즈에 기인하여 전압(Vref0)이 변동할 가능성이 있다. 예를 들면, 보상용 트랜지스터(Ta)의 게이트 단자의 전압(Vref0)이 노이즈에 의해 전압(Va)보다도 낮은 전압이 된 경우, 이 전압(Vref0)은 저하 후의 전압으로 유지된다. 이에 따라 기준 전압(Vref1)이 저하되면, 데이터 신호(Xj)의 전류값은 전압(Vref0)이 전압(Va)으로 유지되어 있는 정상인 상태보다도 작아지고, 나아가서는 화상의 콘트라스트가 저하되는 결과를 초래한다. 또한, 보상용 트랜지스터(Ta)의 게이트 단자의 전압(Vref0)이 노이즈에 의해 전압(Va)보다도 높은 전압이 된 경우에는 보상용 트랜지스터(Ta)가 온 상태로 천이됨으로써 전압(Vref0)은 다시 전압(Va)까지 저하되기 때문에, 화상에 노이즈의 영향은 거의 없다. 즉, 도 3에 나타낸 구성에서는 전압(Va)보다도 낮은 전압의 노이즈(이하 "부극성(負極性) 노이즈"라고 함)가 특히 문제가 된다. 이 부극성 노이즈에 기인한 표시 품위의 저하를 해소하기 위해, 본 실시예에서는 초기화 기간(PINI)의 경과 후의 각 블랭킹 기간(Hb)에서도 제어 신호(SINI)에 따라 스위칭 소자(SW)를 온 상태로 함으로써 정기적으로 리프레시 동작이 실행되게 되어 있다.
즉, 블랭킹 기간(Hb)에서 제어 신호(SINI)가 하이 레벨로 천이되면, 제 1 기간(P1)과 마찬가지로, 보상용 트랜지스터(Ta)에 대하여 온 전압(Vr1)이 인가되는 동시에 콘덴서(C1)가 온 전압(Vr1)에 의해 충전된다. 한편, 제어 신호(SINI)가 하이 레벨로부터 로 레벨로 천이되면, 콘덴서(C1)의 방전에 의해 전압(Vref0)은 온 전압(Vr1)로부터 전압(Va)으로 저하되어 안정된다. 전압(Vref0)(또는 전압(Vref1))이 변화의 과정에 있을 때에 데이터 신호(Xj)가 출력되는 것을 방지하기 위해, 블랭킹 기간(Hb)은 제어 신호(SINI)가 하이 레벨을 유지하는 시간 길이와 전압(Vref0)이 전압(Va)으로 저하될 때까지의 시간 길이의 합계보다도 긴 시간 길이로 선정된다.
한편, 이상과 같이 리프레시 동작 후에 안정된 전압(Vref0)이 게이트 단자에 인가되면, 전류 생성용 트랜지스터(Tb)에는 전압(Vref0)에 대응한 기준 전류(Ir0)가 흐르고, 게다가 이 기준 전류(Ir0)에 대응한 미러 전류(Ir1)가 전압 생성용 트랜지스터(Td)에 흐른다. 따라서, 기준 전압선(25)에는 전압(Vref0)에 따른 기준 전압(Vref1)이 인가된다. 초기화 기간(PINI)의 경과 후의 각 수평 주사 기간(H)에서는 이네이블 신호(SENB)가 하이 레벨을 유지하기 때문에, 기준 전압(Vref1)을 기준으로 하여 각 전류 출력 회로(23)에서 생성된 데이터 신호(X1 내지 Xn)는 각 스위칭 소자(105)를 통해 데이터선(103)에 출력된다.
여기서, 전류 생성용 트랜지스터(Tb)에 흐르는 기준 전류(Ir0)는 이하의 식 (1)에 의해 나타내진다.
(Ir0) = (1/2)β(Vref0 - Vth2)2……(1)
단, β는 전류 생성용 트랜지스터(Tb)의 이득 계수이며, Vth2는 전류 생성용 트랜지스터(Tb)의 임계값 전압이다.
상술한 바와 같이 초기화 기간(PINI)의 경과 후에서 전압(Vref0)은 전압(Vr0)과 전압(Vth1)을 가산한 전압(Va)으로 안정되기 때문에(Vref0 = Va = Vr0 + Vth1), 식 (1)은 이하의 식 (2)와 같이 나타내진다.
(Ir0) = (1/2)β(Vr0 + Vth1 - Vth2)2……(2)
여기서, 전류 생성용 트랜지스터(Tb)와 보상용 트랜지스터(Ta)는 서로 근접하여 배치되기 때문에, 각각의 특성은 대략 동일하다. 즉, 임계값 전압(Vth1)과 임 계값 전압(Vth2)은 대략 동일하다고 생각할 수 있다. 따라서, 식 (2)는
(Ir0) = (1/2)β(Vr0)2……(3)
으로 변형된다. 이 식 (3)으로부터 분명하게 나타나 있는 바와 같이, 기준 전류(Ir0)는 전류 생성용 트랜지스터(Tb)의 임계값 전압(Vth2)에 의존하지 않는다. 따라서, 이 기준 전류(Ir0)에 의거하여 생성된 기준 전압(Vref1)은 전류 생성용 트랜지스터(Tb)의 임계값 전압(Vth2)의 불균일을 보상한 전압(즉 임계값 전압(Vth2)에 의존하지 않은 전압)이 된다. 또한, 기준 전압(Vref1)은 단자(201)에 인가되는 전압(Vr0)을 변화시킴으로써 적절하게 조정된다. 데이터 신호(Xj)의 전류값의 최대값은 기준 전압(Vref1)에 따라 정해지기 때문에, 전압(Vr0)을 변화시킴으로써 화소 영역(P)에 표시되는 화상의 콘트라스트를 임의로 조정할 수 있다.
이상에서 설명한 바와 같이 본 실시예에서는 초기화 기간(PINI) 및 각 블랭킹 기간(Hb)을 포함하여 복수 회에 걸쳐 리프레시 동작이 실행되기 때문에, 보상용 트랜지스터(Ta)의 게이트 단자의 전압(Vref0)이 부극성 노이즈에 의해 전압(Va)으로부터 저하된 경우라도 그 직후의 블랭킹 기간(Hb)에서는 전압(Va)으로 복귀된다. 따라서, 부극성 노이즈의 영향을 저감하여 양호한 표시 품위가 유지된다. 또한, 본 실시예에서는 서로 전후하는 수평 주사 기간 사이의 블랭킹 기간(Hb)에서 리프레시 동작이 실행되는 구성을 예시했지만, 이 구성 대신에, 또는 이 구성과 동시에 서로 전후하는 수직 주사 기간 사이의 블랭킹 기간에서 리프레시 동작이 실행되는 구성도 채용된다.
또한, 기준 전압(Vref1)의 기초가 되는 전압(Vref0)은 온 전압(Vr1)을 전압(Va)까지 저하시킴으로써 생성되기 때문에, 이 전압(Vref0)이 저하의 과정에 있는 단계에서 데이터 신호(Xj)의 출력이 실시된다고 하면, 이 데이터 신호(Xj)를 소기의 전류값으로 설정할 수 없다. 본 실시예에서는 초기화 기간(PINI)이나 블랭킹 기간(Hb)이 경과하여 전압(Vref0)이 안정화된 단계로부터 데이터 신호(Xj)의 출력이 개시되기 때문에, 계조 데이터(D)에 따른 전류값의 데이터 신호(Xj)를 높은 정밀도로 생성할 수 있는 이점이 있다.
< A-3 : 제 1 실시예의 변형례 >
이상의 형태에는 여러 가지 변형을 더할 수 있다. 구체적인 변형의 형태를 예시하면 아래와 같다. 또한, 이하의 각 형태를 적절하게 조합시킬 수도 있다.
< A-3-1 : 제 1 변형례 >
이상의 형태에서는 1개의 전류 출력 회로(23)에 대하여 1개의 기준 전압 생성 회로(21)가 설치된 구성을 예시했다. 이에 대하여, 본 변형례에서는 복수의 전류 출력 회로(23)에 의해 1개의 기준 전압 생성 회로(21)가 공용된 구성으로 되어 있다.
도 5는 본 변형례에 따른 전기 광학 장치(1)의 데이터선 구동 회로(20)의 구성을 나타낸 블록도이다. 상기 도면에 나타낸 바와 같이, 본 변형례의 데이터선 구동 회로(20)는 1개의 기준 전압 생성 회로(21)와 데이터선(103)의 총 개수에 상당하는 n개의 전류 출력 회로(23)를 갖는다. 또한, 도 5에서는 제 j 열째의 데이터선(103)에 대응하는 전류 출력 회로(23)의 구성만이 상세하게 도시되어 있지만, 그 밖의 전류 출력 회로(23)의 구성도 동일하다. 도 5에 나타나 있는 바와 같이 데이터선 구동 회로(20)에 포함된 모든 전류 출력 회로(23)에서의 트랜지스터(Tf1 내지 Tf4)의 게이트 단자는 기준 전압선(25)에 대하여 공통적으로 접속된다.
이상에서 설명한 바와 같이 본 변형례에서는 복수의 전류 출력 회로(23)에 의해 1개의 기준 전압 생성 회로(21)가 공용되기 때문에, 전류 출력 회로(23)마다 기준 전압 생성 회로(21)가 배치된 도 3의 구성과 비교하여 데이터선 구동 회로(20)의 회로 규모를 축소할 수 있다.
또한, 보상 회로(211)와 기준 전압선(25) 사이에 전류 생성용 트랜지스터(Tb) 및 변환 회로(213)가 삽입되어 있기 때문에, 기준 전압(Vref1)을 정밀도 좋고 소기의 레벨로 안정시킬 수 있는 효과가 나타난다. 이 효과에 대해서 상세하게 설명하면 아래와 같다.
복수의 전류 출력 회로(23)가 1개의 기준 전압 생성 회로(21)를 공용하는 구성으로서는 전류 생성용 트랜지스터(Tb)나 변환 회로(213)를 설치하지 않고, 보상 회로(211)가 생성된 전압(Vref0)을 그대로 기준 전압선(25)에 인가해서 각 전류 출력 회로(23)에 공급하는 구성(즉 보상용 트랜지스터(Ta)의 게이트 단자를 기준 전압선(25)에 연결한 구성)도 생각된다. 이 구성(이하 "대비 구성"이라고 함)에서는 모든 전류 출력 회로(23)의 각 트랜지스터(Tf1 내지 Tf4)가 보상용 트랜지스터(Ta)의 게이트 단자에 대하여 공통적으로 접속되게 된다. 여기서, 각 트랜지스터(Tf)의 게이트 단자와 소스 단자 사이에 전류의 누설이 발생되면, 보상용 트랜지스터(Ta)의 전압(Vref0)이 소기의 레벨로부터 저하하게 된다. 대비 구성에서는 보상용 트랜 지스터(Ta)의 게이트 단자에 대하여 다수의 트랜지스터(Tf)가 직접적으로 접속되기 때문에, 트랜지스터(Tf)에 전류의 누설이 발생하여 전압(Vref0)이 저하될 가능성이 높다는 문제가 있다.
이에 대하여 본 변형례에서는 보상용 트랜지스터(Ta)의 게이트 단자에 1개의 전류 생성용 트랜지스터(Tb)가 접속됨으로써, 전압(Vref0)에 대응하는 기준 전압(Vref1)이 전류 생성용 트랜지스터(Tb) 및 변환 회로(213)에 의해 생성된 후에 각 전류 출력 회로(23)의 트랜지스터(Tf1 내지 Tf4)의 게이트 단자에 인가된다. 따라서, 만약 어느 1개의 전류 출력 회로(23)의 트랜지스터(Tf)에서 전류의 누설이 발생했다고 해도 기준 전압(Vref1)을 소기의 레벨로 유지할 수 있고, 결과적으로 데이터 신호(Xj)의 전류값을 높은 정밀도로 제어하는 것이 가능해진다. 또한, 이 효과는 도 3의 구성에 의해서도 나타나지만, 1개의 기준 전압 생성 회로(21)에 다수의 트랜지스터(Tf)가 접속된 본 변형례의 구성에서 특히 유효한 효과가 있다고 할 수 있다.
도 5의 구성에서는 제 1 실시예와 마찬가지로, 초기화 기간(PINI) 및 각 블랭킹 기간(Hb)을 포함하여 복수 회에 걸쳐 리프레시 동작이 실행된다. 단, 본 변형례에서는 도 6에 예시된 바와 같이 초기화 기간(PINI)만에서 리프레시 동작이 실행되는 구성(각 블랭킹 기간(Hb)에서는 리프레시 동작이 실행되지 않는 구성)으로 할 수도 있다.
< A-3-2 : 제 2 변형례 >
이상의 형태에서는 정기적으로 리프레시 동작이 실행되는 구성을 예시했다. 이에 대하여, 본 변형례에서는 전압(Vref0)이 전압(Va)보다도 저하된 경우에 한해서 리프레시 동작이 실행된다.
도 7은 본 변형례의 각 단위 회로(U)에 배치된 기준 전압 생성 회로(21)의 구성을 나타낸 회로도이다. 상기 도면에 나타낸 바와 같이, 본 변형례에서의 기준 전압 생성 회로(21)는 비교 회로(CMP)(28)를 갖는다. 이 비교 회로(28)는 단자(202)에 인가되는 전압(Vr2)과 보상용 트랜지스터(Ta)의 게이트 단자의 전압(Vref0)을 비교하고, 이 비교의 결과에 따라 스위칭 소자(SW)의 개폐(開閉)를 제어하는 수단이다. 더욱 구체적으로는 비교 회로(28)는 전압(Vref0)이 전압(Vr2)을 하회(下回)할 경우에는 스위칭 소자(SW)를 온 상태로 하여 리프레시 동작을 실행시키고, 전압(Vref0)이 전압(Vr2)을 초과할 경우에는 스위칭 소자(SW)를 오프 상태로 유지한다. 전압(Vr2)은 전압(Vr0)으로부터 전압(Va)까지의 어느 1개의 레벨(Vr0 < Vr2 < Va = Vr0 + Vth1)로 설정된다.
이 구성에서, 부극성 노이즈가 발생하지 않은 경우(노이즈가 전혀 발생하지 않은 경우 및 노이즈에 기인하여 전압(Vref)이 상승한 경우)에는 전압(Vref0)이 전압(Vr2)보다도 높기 때문에, 스위칭 소자(SW)는 오프 상태로 유지된다. 따라서, 이 경우에는 리프레시 동작은 실행되지 않는다. 이에 대하여, 부극성 노이즈가 발생하여 전압(Vref0)이 전압(Vr2)을 하회하면, 비교 회로(28)에 의해 스위칭 소자(SW)가 온 상태로 된다. 이 때에 보상용 트랜지스터(Ta)의 게이트 단자에는 온 전압(Vr1)이 인가되고 리프레시 동작이 실행된다.
이와 같이, 본 변형례에서는 전압(Vref0)이 저하된 경우에 한해서 리프레시 동작이 실행되기 때문에, 노이즈의 유무에 관계없이 정기적으로 리프레시 동작이 실시되는 제 1 실시예의 구성과 비교하여 소비 전력을 억제할 수 있다.
< A-3-3 : 제 3 변형례 >
다음에, 제 3 변형례에 대해서 설명한다. 본 변형례와 관련된 데이터선 구동 회로(20)에서는 제 1 실시예와 마찬가지로, 초기화 기간(PINI) 뿐만 아니라 그 경과 후에도 정기적으로 리프레시 동작이 실행되게 되어 있다.
도 8은 단위 회로(U) 중 전류 출력 회로(23)의 전단(前段)의 구성을 나타낸 회로도이다. 상기 도면에 나타난 바와 같이 본 변형례에서는 1개의 단위 회로(U)가 2 개의 기준 전압 생성 회로(21A 및 21b)를 갖는다. 기준 전압 생성 회로(21A 및 21b)의 각각의 구성은 제 1 실시예에 나타낸 기준 전압 생성 회로(21)와 동일하다. 즉, 기준 전압 생성 회로(21A)는 보상용 트랜지스터(Ta)의 게이트 단자의 전압(Vref0_a)에 따라 전류 생성용 트랜지스터(Tb)가 생성된 기준 전류(Ir0_a)에 의거하여 기준 전압(Vref1_a)을 출력하고, 기준 전압 생성 회로(2lb)는 전압(Vref0_b)에 따른 기준 전류(Ir0_b)에 의거하여 기준 전압(Vref1_b)을 출력한다.
기준 전압 생성 회로(21A)의 스위칭 소자(SW)는 제어 신호(SINI_a)에 의해 개폐가 제어되고, 기준 전압 생성 회로(2lb)의 스위칭 소자(SW)는 제어 신호(SINI_b)에 의해 개폐가 제어된다. 도 9는 본 변형례에서의 데이터선 구동 회로(20)의 동작을 설명하기 위한 타이밍 차트다. 초기화 기간(PINI)의 경과 후에서, 제어 신호(SINI_a 및 SINI_b)는 도 9에 나타나 있는 바와 같이 소정 기간(P)마다 교대로 하이 레벨로 천이된다. 따라서, 기준 전압 생성 회로(21A 및 21b)에서는 기 간(P)마다 교대로 리프레시 동작이 실행되게 된다. 즉, 어떤 기간(P)에서 기준 전압 생성 회로(21A)가 리프레시 동작을 실행하면, 그 후의 기간(P)에서는 기준 전압 생성 회로(2lb)가 리프레시 동작을 실행하고, 보다 후의 기간(P)에서는 기준 전압 생성 회로(21A)가 리프레시 동작을 실행하는 상태이다.
도 8에 나타나 있는 바와 같이 기준 전압 생성 회로(21A 및 21b)의 후단에는 선택 회로(29)가 배치된다. 이 선택 회로(29)는 기준 전압 생성 회로(21A)가 생성된 기준 전압(Vref_a) 및 기준 전압 생성 회로(2lb)가 생성된 기준 전압(Vref_b)의 어느 1개를 선택해서 기준 전압선(25)에 인가하는 수단이며, 기준 전압 생성 회로(21A)의 후단에 배치된 스위칭 소자(SWA)와 기준 전압 생성 회로(2lb)의 후단에 배치된 스위칭 소자(SWB)를 갖는다. 이 중 스위칭 소자(SWA)는 기준 전압 생성 회로(21A)의 전압 생성용 트랜지스터(Td)의 게이트 단자와 기준 전압선(25) 사이에 개재(介在)되고, 제어 회로(30)로부터 공급된 선택 신호(Sc_a)에 의해 개폐가 제어된다. 한편, 스위칭 소자(SWB)는 기준 전압 생성 회로(2lb)의 전압 생성용 트랜지스터(Td)의 게이트 단자와 기준 전압선(25) 사이에 개재되고, 제어 회로(30)로부터 공급된 선택 신호(Sc_b)에 의해 개폐가 제어된다.
도 9에 나타나 있는 바와 같이 선택 신호(Sc_a 및 Sc_b)는 기간(P)마다 교대로 하이 레벨로 된다. 더욱 상세하게 설명하면, 선택 신호(Sc_a)는 제어 신호(SINI_a)가 하이 레벨로 된 기간(P)의 직후의 기간(P)의 시점으로부터 종점까지 하이 레벨로 된다. 마찬가지로, 선택 신호(Sc_b)는 제어 신호(SINI_b)가 하이 레벨로 된 기간(P)의 직후의 기간(P)의 시점으로부터 종점까지 하이 레벨로 된다. 환언(換 言)하면, 선택 신호(Sc_a)는 제어 신호(SINI_b)가 하이 레벨로 되는 기간(P)에서 하이 레벨로 되고, 선택 신호(Sc_b)는 제어 신호(SINI_a)가 하이 레벨로 되는 기간(P)에서 하이 레벨로 된다.
이 구성에서는 기준 전압 생성 회로(21A 및 21b) 중 한쪽에 의해 리프레시 동작이 실행되고 있을 때에 다른 쪽이 기준 전압(Vref1)을 기준 전압선(25)에 인가하게 된다. 예를 들면, 제어 신호(SINI_a)가 하이 레벨로 되고 기준 전압 생성 회로(21A)에서 리프레시 동작이 실시되는 기간(P)에서는 선택 신호(SINI_b)가 하이 레벨로 천이되고 스위칭 소자(SWB)가 온 상태로 되기 때문에, 기준 전압 생성 회로(2lb)에서 생성된 기준 전압(Vref_b)이 기준 전압(Vref1)으로서 기준 전압선(25)에 인가된다. 또한, 제어 신호(SINI_b)가 하이 레벨로 되는 기간(P)에서는 선택 신호(SINI_a)에 의해 스위칭 소자(SWA)가 온 상태로 되고 기준 전압(Vref_a)이 기준 전압선(25)에 출력된다.
이와 같이, 본 변형례에서는 기준 전압 생성 회로(21A 및 21b)가 상보적(相補的)으로 동작되기 때문에, 리프레시 동작과 관련된 전압(Vref0)의 변동에 관계없이 항상 일정한 기준 전압(Vref1)을 각 전류 출력 회로(23)에 공급할 수 있다. 따라서, 데이터 신호(Xj)의 출력을 금지하는 기간(즉, 스위칭 소자(105)를 오프 상태로 하는 기간)이나 이를 금지하기 위한 스위칭 소자(105)를 불필요로 할 수 있다.
단, 본 변형례의 구성에서는 기준 전압(Vref1)의 공급원을 기준 전압 생성 회로(21A 및 21b)의 한쪽으로부터 다른 쪽으로 전환하는 타이밍에서 기준 전압선(25)에 노이즈가 발생하여 기준 전압(Vref1)이 변동할 가능성이 있다. 따라서, 블 랭킹 기간(Hb)에서 기준 전압(Vref1)의 공급원을 전환하는(즉 선택 신호(Sc_a 및 Sc_b)의 레벨을 변동시킴) 구성으로 한 뒤에 제 1 실시예와 마찬가지로 스위칭 소자(105)를 블랭킹 기간(Hb)에서 오프 상태로 하는 구성으로 할 수도 있다. 기준 전압(Vref1)의 공급원의 전환에 기인하여 노이즈가 발생할 수 있는 기간의 시간 길이는 리프레시 동작에 따라 전압(Vref0)이 온 전압(Vr1)으로부터 전압(Va)으로 변동하는 시간 길이보다도 충분히 짧기 때문에, 이 구성에서는 블랭킹 기간(Hb)을 단축할 수 있는 이점이 있다.
또한, 도 8에서는 2 개의 기준 전압 생성 회로(21A 및 21b)를 구비한 단위 회로(U)를 예시했지만, 1개의 단위 회로(U)가 3 개 이상의 기준 전압 생성 회로(21)를 구비한 구성도 채용된다. 이 구성에서는 각 기준 전압 생성 회로(21)에서 기간(P)마다 순서대로 리프레시 동작이 실행되는 한편, 선택 회로(29)는 기간(P)에서 리프레시 동작을 실행한 기준 전압 생성 회로(21)에서 생성된 기준 전압을 그 직후의 기간(P)에서 선택한다.
< A-3-4 : 제 4 변형례 >
도 10은 본 변형례의 단위 회로(U)에 설치된 기준 전압 생성 회로(21)의 구성을 나타낸 회로도이다. 상기 도면에 나타난 바와 같이 이 기준 전압 생성 회로(21)는 제 1 실시예에서의 스위칭 소자(SW)의 대신에 저항(R)을 갖는다. 즉, 온 전압(Vr1)이 인가되는 전압 공급선(27)과 보상용 트랜지스터(Ta)의 게이트 단자는 저항(R)을 통해 전기적으로 접속된다. 저항(R)은 이 저항(R)에 미소(微小)한 전류(Ir)가 흐를 정도로 높은 저항값을 갖는다. 전류(Ir)는 전압(Vref0)이 전압(Va)에 가까운 레벨로 있을 때에 보상용 트랜지스터(Ta)에 흐르는 전류와 대략 동일한 전류 또는 이보다도 약간 큰 전류이다.
이 구성에 의하면, 미소한 전류(Ir)가 전압 공급선(27)으로부터 저항(R)을 통해 보상용 트랜지스터(Ta)에 항상 공급되기 때문에, 제 1 실시예나 제 1 내지 제 3 변형례와 같은 리프레시 동작을 행하지 않고, 전류 생성용 트랜지스터(Tb)의 게이트 단자의 전압(Vref0)을 전압(Va)으로 유지할 수 있다. 따라서, 기준 전압 생성 회로(21)의 구성이나 그 동작을 제어하기 위한 구성(예를 들면, 제어 회로(30))을 간소화할 수 있다. 또한, 이 구성에서는 보상용 트랜지스터(Ta)의 게이트 단자의 전압이 저항(R)에 의해 대략 일정하게 유지되기 때문에, 이 전압을 유지하기 위한 콘덴서(C1)는 적절하게 생략된다.
< A-3-5 : 그 밖의 변형례 >
제 1 실시예나 제 1 내지 제 4 변형례에는 이하와 같은 변형도 더해질 수 있다.
(1) 이상의 형태에서는 보상 회로(211)와 기준 전압선(25) 사이에 전류 생성용 트랜지스터(Tb) 및 변환 회로(213)가 삽입된 구성을 예시했지만, 전류 생성용 트랜지스터(Tb) 및 변환 회로(213)를 생략한 구성, 즉, 보상 회로(211)가 생성된 전압(Vref0)을 그대로 기준 전압선(25)에 인가해서 전류 출력 회로(23)에 공급하는 구성(즉 보상용 트랜지스터(Ta)의 게이트 단자를 기준 전압선(25)에 연결한 구성)으로 할 수도 있다. 이 구성에 의하면, 각 단위 회로(U)의 구성을 간소화할 수 있는 이점이 있다. 다만, 제 1 실시예와 같이 기준 전압 생성 회로(21)가 전류 생성 용 트랜지스터(Tb)와 변환 회로(213)를 구비한 구성에 의하면, 본 변형례의 구성과 비교하여, 기준 전압(Vref1)을 정밀도 좋은 소기의 레벨로 안정시킬 수 있는 효과가 나타난다. 이 효과에 대해서 상세하게 설명하면 아래와 같다.
본 변형례의 구성에서는 전류 출력 회로(23)의 모든 트랜지스터(Tf1 내지 Tf4)가 보상용 트랜지스터(Ta)의 게이트 단자에 대하여 공통적으로 접속된다. 여기서, 각 트랜지스터(Tf)의 게이트 단자와 소스 단자 사이에 전류의 누설이 발생하면, 보상용 트랜지스터(Ta)의 전압(Vref0)이 소기의 레벨로부터 저하하게 된다. 본 변형례의 구성에서는 보상용 트랜지스터(Ta)의 게이트 단자에 대하여 다수의 트랜지스터(Tf)가 직접적으로 접속되기 때문에, 트랜지스터(Tf)에 전류의 누설이 발생하고 전압(Vref0)이 저하될 가능성이 높다는 문제가 있다. 또한, 화상의 다계조화(多階調化)를 실현하기 위해서는 데이터 신호(Xj)의 전류값의 단계수를 증가시킬 필요가 발생하지만, 그를 위해서는 트랜지스터(Tf)의 개수를 증가시키는 것이 필요하기 때문에, 이 문제는 한층 더 현저하게 된다.
한편, 제 1 실시예에서는 보상용 트랜지스터(Ta)의 게이트 단자에 1개의 전류 생성용 트랜지스터(Tb)가 접속됨으로써, 전압(Vref0)에 대응하는 기준 전압(Vref1)이 전류 생성용 트랜지스터(Tb) 및 변환 회로(213)에 의해 생성된 후에 각 트랜지스터(Tf1 내지 Tf4)의 게이트 단자에 인가된다. 따라서, 만약 전류 출력 회로(23)의 어느 1개의 트랜지스터(Tf)에서 전류의 누설이 발생했다고 해도 기준 전압(Vref1)을 소기의 레벨로 유지할 수 있고, 결과적으로 데이터 신호(Xj)의 전류값을 높은 정밀도로 제어하는 것이 가능하게 되는 이점이 있다.
(2) 이상의 각 형태에서는 전류 생성용 트랜지스터(Tb)의 게이트 단자에 콘덴서(C1)가 접속된 구성을 예시했지만, 이 콘덴서(C1)는 반드시 필요하지 않다. 예를 들면, 보상용 트랜지스터(Ta)나 전류 생성용 트랜지스터(Tb)의 게이트 용량에 의해 각 형태와 동일한 작용을 얻을 수 있다면, 콘덴서(C1)를 다른 요소로부터 독립해서 설치할 필요는 없다.
(3) 이상의 각 형태에서는 보상용 트랜지스터(Ta)와 전류 생성용 트랜지스터(Tb)가 동일한 특성을 갖는 구성을 예시했지만, 이들의 특성이 반드시 엄밀하게 일치할 필요는 없다. 예를 들면, 전기 광학 장치(1)에 의해 표시되는 화상에 시각상으로 영향이 나타나지 않는 한도에서, 보상용 트랜지스터(Ta)의 임계값 전압(Vth1)과 전류 생성용 트랜지스터의 임계값 전압(Vth2)은 상이할 수도 있다.
(4) 기준 전압 생성 회로(21)를 구성하는 각 트랜지스터의 도전형은 적절하게 변경된다. 예를 들면, 기준 전압 생성 회로(21) 중 n채널형의 트랜지스터(Ta, Tb 및 Td)를 p채널형의 트랜지스터로 치환하고, p채널형의 트랜지스터(Tc1 및 Tc2)를 n채널형의 트랜지스터로 치환한 구성도 채용된다. 단, 이 구성에서는 예를 들면, 도 1에 나타낸 전원 전위(Vdd)를 접지 전위(Gnd)로 치환하는 동시에 접지 전위(Gnd)를 전원 전위(Vdd)로 치환할 필요가 있다.
(5) 화소 회로(40)의 구성은 임의로 변경된다. 따라서, 데이터 신호(Xj)의 형태도 화소 회로(40)의 구성에 따라 적절하게 변경된다. 예를 들면, 이상의 각 형태에서는 계조 데이터(D)에 따른 전류값의 데이터 신호(Xj)가 출력된 전기 광학 장치(1)를 예시했지만, 계조 데이터(D)에 따른 시간 밀도에서 제 1 전류값 및 제 2 전류값이 되는 데이터 신호(Xj)가 출력된 펄스 폭 변조 방식의 전기 광학 장치에도 본 발명은 적용된다. 또한, 데이터 신호(Xj)가 각 열(各列)마다 순서대로 출력된 점 순차 구동 방식 및 전(全) 열분(列分)의 데이터 신호(X1 내지 Xn)가 일제히 출력된 선 순차 구동 방식의 어느 전기 광학 장치에도 본 발명은 적용된다.
< B : 제 2 실시예 >
다음에, 본 발명의 제 2 실시예에 대해서 설명한다. 또한, 본 실시예 중 제 1 실시예와 동일한 요소에 대해서는 공통의 부호를 첨부하며 그 설명은 적절하게 생략한다.
< B-1 : 데이터선 구동 회로의 구성 >
도 11은 데이터선 구동 회로(20)에 포함된 1개의 단위 회로(U)의 구체적인 구성을 나타낸 회로도이다. 또한, 상기 도면에서는 제 j 열째의 단위 회로(U)의 구성만이 도시되어 있지만, 그 밖의 단위 회로(U)의 구성도 동일하다. 도 11에 나타나 있는 바와 같이 각 단위 회로(U)는 기준 전압선(25)을 통해 상호 접속된 기준 전압 생성부인 기준 전압 생성 회로(21)와 전류 출력부인 전류 출력 회로(23)를 갖는다. 각 전류 출력 회로(23)의 구성은 제 1 실시예와 동일하다. 각 단위 회로(U)의 후단에 배치된 모든 스위칭 소자(105)는 제어 회로(30)로부터 공통적으로 공급된 이네이블 신호(SENB)에 따라 개폐가 제어된다.
도 12는 데이터선 구동 회로(20)의 동작을 설명하기 위한 타이밍 차트다. 상기 도면에 나타난 바와 같이 이네이블 신호(SENB)는 전기 광학 장치(1)의 전원이 투입된 타이밍인 시점(T0)으로부터 시점(t3)까지의 초기화 기간(PINI)에서 로 레벨 을 유지한다. 또한, 이네이블 신호(SENB)는 초기화 기간(PINI)의 종점인 시점(t3)이 경과되면, 어느 1개의 주사선(101)이 선택된 수평 주사 기간(H)에서 하이 레벨을 유지하는 동시에, 각 수평 주사 기간(H)의 종점인 시점(t4)으로부터 다음 수평 주사 기간(H)의 시점인 시점(t7)까지의 블랭킹 기간(Hb)에서 로 레벨을 유지한다.
< 기준 전압 생성 회로의 구성 >
도 11에 나타낸 기준 전압 생성 회로(21)는 데이터 신호(Xj)의 전류값의 기준이 되는 기준 전압(Vref1)을 생성하는 회로이며, 기준 전압(Vref1)의 기초가 되는 기준 전류(Ir0)를 생성하는 전류 생성용 트랜지스터(TrA)와 용량부인 콘덴서(C1)와 기준 전압(Vref1)을 출력하는 전압 생성용 트랜지스터(TrB)와 4 개의 스위칭 소자(SWA, SWB, SWC, SWD)로 구성되어 있다.
기준 전압 생성 회로(21)에는 전원 전위(Vdd)와 이보다도 낮은 위치로 설정된 소정 전위(Vref)가 전원 회로(도시 생략)로부터 공급된다. 예를 들면, 전원 전위(Vdd)가 15 V인 경우, 전위(Vref)는 13 V 정도로 설정된다.
콘덴서(C1)는 한쪽 단자가 전원 전위(Vdd)에, 다른 쪽 단자가 전류 생성용 트랜지스터(TrA)의 게이트 단자에 접속되고, 전류 생성용 트랜지스터(TrA)의 게이트 단자의 전압을 유지하는 역할을 한다.
전압 생성용 트랜지스터(TrB)는 n채널형으로서, 접지 전위(Gnd)가 인가되는 접지선에 소스 단자가 접속되고, 게이트 단자와 드레인 단자가 상호 접속(다이오드 접속)되고, 드레인 단자가 기준 전압선(25)을 통해 전류 출력 회로(23)의 트랜지스터(Tf)(Tf1 내지 Tf4)의 게이트 단자와 접속되어 있다.
스위칭 소자(SWA)는 한쪽 단자가 전원 전위(Vdd)에, 다른 쪽 단자가 전류 생성용 트랜지스터(TrA)의 소스 단자에 접속되고, 제어 회로(30)로부터의 제어 신호(SA)에 따라 접속 상태(도통 상태) 및 비접속 상태(비도통 상태)의 어느 1개로 전환된다. 본 실시예의 스위칭 소자(SWA)는 제어 신호(SA)가 하이 레벨의 때에 접속 상태로 되고 로 레벨의 때에 비접속 상태로 된다.
스위칭 소자(SWB)는 한쪽 단자가 전위(Vref)에, 다른 쪽 단자가 전류 생성용 트랜지스터(TrA)의 소스 단자에 접속되고, 제어 회로(30)로부터의 제어 신호(SB)에 따라 접속 상태 및 비접속 상태의 어느 1개로 전환된다. 본 실시예의 스위칭 소자(SWB)는 제어 신호(SB)가 하이 레벨의 때에 접속 상태로 되고, 로 레벨의 때에 비접속 상태로 된다.
스위칭 소자(SWC)는 한쪽 단자가 전류 생성용 트랜지스터(TrA)의 게이트 단자에 다른 쪽 단자가 전류 생성용 트랜지스터(TrA)의 드레인 단자에 접속되고, 제어 회로(30)로부터의 제어 신호(SC)에 따라 접속 상태 및 비접속 상태의 어느 1개로 전환된다. 본 실시예의 스위칭 소자(SWC)는 제어 신호(SC)가 하이 레벨의 때에 접속 상태로 되고, 로 레벨의 때에 비접속 상태로 된다.
스위칭 소자(SWD)는 한쪽 단자가 전류 생성용 트랜지스터(TrA)의 드레인 단자에, 다른 쪽 단자가 전압 생성용 트랜지스터(TrB)의 드레인 단자에 접속되고, 제어 회로(30)로부터의 제어 신호(SD)에 따라 접속 상태 및 비접속 상태의 어느 1개로 전환된다. 본 실시예의 스위칭 소자(SWD)는 제어 신호(SD)가 하이 레벨의 때에 접속 상태로 되고, 로 레벨의 때에 비접속 상태로 된다.
전류 생성용 트랜지스터(TrA)는 p채널형으로서, 제어 회로(30)로부터의 제어 신호(SA)가 하이 레벨이면서 제어 신호(SB)가 로 레벨의 때는 스위칭 소자(SWA)가 접속 상태이면서 스위칭 소자(SWB)가 비접속 상태로 되고, 소스 단자에 전원 전위(Vdd)가 인가되고, 제어 신호(SB)가 하이 레벨이면서 제어 신호(SA)가 로 레벨의 때는 스위칭 소자(SWB)가 접속 상태이면서 스위칭 소자(SWA)가 비접속 상태로 되고, 소스 단자에 전위(Vref)가 인가된다. 또한, 도 12에 나타낸 바와 같이, 제어 신호(SA)와 제어 신호(SB)는 서로 반전되어 있고, 논리 레벨로 공통되지 않도록 제어되어 있다.
또한, 전류 생성용 트랜지스터(TrA)는 제어 회로(30)로부터의 제어 신호(SC)가 하이 레벨의 때는 스위칭 소자(SWC)가 접속 상태로 되고, 게이트 단자와 드레인 단자가 상호 접속(다이오드 접속)된다. 또한, 제어 회로(30)로부터의 제어 신호(SD)가 하이 레벨의 때는 스위칭 소자(SWD)가 접속 상태로 되고, 전류 생성용 트랜지스터(TrA)의 드레인 단자와 전압 생성용 트랜지스터(TrB)의 드레인 단자가 접속된다.
< B-2 : 제 2 실시예의 동작 >
다음에, 본 실시예의 동작을 설명한다. 또한, 본 실시예 중 기준 전압 생성 회로(21) 이외의 동작에 대해서는 제 1 실시예와 동일하기 때문에, 이하에서는 기준 전압 생성 회로(21)의 동작을 특히 중점적으로 설명한다.
도 12는 기준 전압 생성 회로(21)의 동작을 설명하는 타이밍 차트다. 도 12에 나타나 있는 바와 같이, 기준 전압 생성 회로(21)가 동작하는 기간은 시점(T0) 으로부터 시점(t1)까지의 기간(A)(제 1 기간)과 시점(t1)으로부터 시점(t2)까지의 기간(B)(제 2 기간)과 시점(t2)으로부터 시점(t3)까지의 기간(C)(제 3 기간)과 시점(t3)으로부터 시점(t4)까지의 기간(D)(제 4 기간)으로 구분된다. 도 13은 기간(A)에서의 단위 회로(U)의 상태를 나타낸 회로도이며, 도 14는 기간(B)에서의 단위 회로(U)의 상태를 나타낸 회로도이며, 도 15는 기간(C)에서의 단위 회로(U)의 상태를 나타낸 회로도이며, 도 16은 기간(D)에서의 단위 회로(U)의 상태를 나타낸 회로도이다. 이하에서는 기준 전압 생성 회로(21)의 동작을 기간(A) 내지 기간(D)의 각각으로 구분하여 설명한다.
< 기간(A)의 동작 >
최초로, 기간(A)에서는 도 12에 나타낸 바와 같이, 제어 회로(30)에 의해, 이네이블 신호(SENB)가 로 레벨, 제어 신호(SA)가 로 레벨, 제어 신호(SB)가 하이 레벨, 제어 신호(SC)가 하이 레벨, 제어 신호(SD)가 하이 레벨로 각각 설정된다. 이 설정에 의해, 도 13에 나타낸 바와 같이, 스위칭 소자(SWA)가 비접속 상태, 스위칭 소자(SWB)와 스위칭 소자(SWC)와 스위칭 소자(SWD)가 접속 상태로 된다. 따라서, 전류 생성용 트랜지스터(TrA)의 소스 단자에 전위(Vref)가 인가되고, 전류 생성용 트랜지스터(TrA)의 게이트 단자와 드레인 단자가 상호 접속(다이오드 접속)되고, 전류 생성용 트랜지스터(TrA)의 드레인 단자와 전압 생성용 트랜지스터(TrB)의 드레인 단자가 접속된다.
이 접속의 상태에 의해, 전류 생성용 트랜지스터(TrA)의 게이트 단자의 전위는 전류 생성용 트랜지스터(TrA)와 전압 생성용 트랜지스터(TrB)의 온 저항의 비에 의해 결정되는 전위가 된다. 온 저항의 비는 전류 생성용 트랜지스터(TrA)와 전압 생성용 트랜지스터(TrB)의 각각의 게이트 폭과 게이트 길이와 이동도(移動度)의 비로 결정된다. 예를 들면, 전류 생성용 트랜지스터(TrA)의 게이트 폭 = 5 μm, 게이트 길이 = 10 μm, 이동도 = 0.5, 전압 생성용 트랜지스터(TrB)의 게이트 폭 = 5 μm, 게이트 길이 = 15 μm, 이동도 = 1.0으로 하면, 전류 생성용 트랜지스터(TrA)와 전압 생성용 트랜지스터(TrB)의 온 저항의 비는 4:3이 된다. 전위(Vref) = 13 V로 하면, 전류 생성용 트랜지스터(TrA)의 게이트 단자의 전위는 = Vref × 3 / (3 + 4) ≒ 5.57 V가 된다. 또한, 이 기간(A)에서 기준 전압선(25)에 출력된 기준 전압(Vref1)은 아직 소기 값으로 설정되어 있지 않지만, 기간(A)에서는 로 레벨의 이네이블 신호(SENB)에 의해 스위칭 소자(105)가 비접속 상태로 있기 때문에, 데이터선(103)에 불안정한 데이터 신호(Xj)가 출력될 일은 없다.
< 기간(B)의 동작 >
기간(A)에 이어진 기간(B)에서는 도 12에 나타낸 바와 같이, 제어 회로(30)에 의해, 이네이블 신호(SENB)가 로 레벨, 제어 신호(SA)가 로 레벨, 제어 신호(SB)가 하이 레벨, 제어 신호(SC)가 하이 레벨을 유지하고, 제어 신호(SD)가 하이 레벨로부터 로 레벨로 전환된다. 이 설정에 의해, 도 14에 나타낸 바와 같이, 스위칭 소자(SWD)가 비접속 상태로 된다. 계속해서 전류 생성용 트랜지스터(TrA)의 소스 단자에 전위(Vref)가 인가되고, 전류 생성용 트랜지스터(TrA)의 게이트 단자와 드레인 단자가 접속(다이오드 접속)되어 있으므로, 전류 생성용 트랜지스터(TrA)의 임계값 전압을 VthA로 하면, 전류 생성용 트랜지스터(TrA)의 게이트 전위는 서서히 상승하여, "Vref - VthA"에 도달한다.
< 기간(C)의 동작 >
기간(B)에 이어진 기간(C)에서는 도 12에 나타낸 바와 같이, 제어 회로(30)에 의해, 이네이블 신호(SENB)가 로 레벨, 제어 신호(SA)가 로 레벨, 제어 신호(SB)가 하이 레벨, 제어 신호(SD)가 로 레벨을 유지하고, 제어 신호(SC)가 하이 레벨로부터 로 레벨로 전환된다. 이 설정에 의해, 도 15에 나타낸 바와 같이, 스위칭 소자(SWC)가 비접속 상태로 되고, 전류 생성용 트랜지스터(TrA)의 게이트 단자와 드레인 단자가 비접속 상태로 되므로, 콘덴서(C1)에 전위 "Vref - VthA"가 유지된다.
< 기간(D)의 동작 >
이어진 기간(D)에서는 도 12에 나타낸 바와 같이, 제어 회로(30)에 의해, 제어 신호(SC)가 로 레벨을 유지하고, 이네이블 신호(SENB)가 로 레벨로부터 하이 레벨로, 제어 신호(SA)가 로 레벨로부터 하이 레벨로, 제어 신호(SB)가 하이 레벨로부터 로 레벨로, 제어 신호(SD)가 로 레벨로부터 하이 레벨로 각각 전환된다. 이 설정에 의해, 도 16에 나타낸 바와 같이, 스위칭 소자(SWA)가 접속 상태, 스위칭 소자(SWB)가 비접속 상태로 되고, 전류 생성용 트랜지스터(TrA)의 소스 단자에 인가되는 전위가 전위(Vref)로부터 전원 전위(Vdd)에 전환되고, 스위칭 소자(SWD)가 접속 상태로 되고, 전류 생성용 트랜지스터(TrA)의 드레인 단자와 전압 생성용 트랜지스터(TrB)의 드레인 단자가 접속된다. 또한, 전류 생성용 트랜지스터(TrA)의 게이트 단자는 콘덴서(C1)에 의해 전위 "Vref - VthA"가 유지되어 있으므로, 전원 전위(Vdd)로부터 접지 전위(Gnd)를 향해서 기준 전류(Ir0)가 발생한다. 또한, 전압 생성용 트랜지스터(TrB)에 의해, 기준 전압선(25)으로부터 기준 전압(Vref1)이 전류 출력 회로(23)에 공급된다.
전류 출력 회로(23)의 기준 전압(Vref1)이 트랜지스터(Tf)(Tf1 내지 Tf4)에 공급되고, 계조 데이터(D)에 대응한 트랜지스터(Te)(Te1 내지 Te4)가 온 상태로 되면, 트랜지스터(Tf)에 전류(I)(I1 내지 I4 중에서 선택된 1개 이상의 전류)가 흘러, 이들의 전류를 가산한 신호가 데이터 신호(Xj)로서 데이터선(103)에 공급된다.
기준 전류(Ir0)는 전류 생성용 트랜지스터(TrA)의 이득 계수를 β, 전류 생성용 트랜지스터(TrA)의 임계값 전압을 VthA, 전류 생성용 트랜지스터(TrA)의 게이트-소스 간의 전위를 Vgs로 하면, Vgs = Vdd - (Vref - VthA)이므로, Ir1 = (1 / 2) × β × (Vgs - VthA)2 = (1 / 2) × β × (Vdd - (Vref - VthA) - VthA)2 = (1 / 2) × β × (Vdd - Vref)2이 된다. 즉, 기준 전류(Ir0)는 전류 생성용 트랜지스터(TrA)의 임계값 전압(VthA)에 영향받지 않고, 전원 전위(Vdd)와 전위(Vref)의 설정으로 결정된다.
또한, 블랭킹 기간(Hb)(기간(A)과 기간(B)과 기간(C))에서의 리프레시 동작은 수평 주사 기간(H)인 기간(D) 사이에 콘덴서(C1)의 전위 "Vref - VthA"가 내려가기 시작하기 전에 실행된다(도 12의 시점(t4)으로부터 시점(t7)). 이 리프레시 동작은 서로 전후하는 수평 주사 기간 사이의 블랭킹 기간 또는 서로 전후하는 수직 주사 기간 사이의 블랭킹 기간에 실행된다.
이상에서 설명한 바와 같이, 본 실시예에서는 기준 전류(Ir0)(또는 기준 전압(Vref1))가 전류 생성용 트랜지스터(TrA)의 임계값 전압(VthA)에 영향받지 않고, 전원 전위(Vdd)와 전위(Vref)에 따라 결정된다. 따라서, 제조 프로세스에 기인한 임계값 전압(VthA)의 불균일이나 이에 따른 특성의 오차가 저감되고, 소기의 전류값의 기준 전류(Ir0)(또는 소기의 전압값의 기준 전압(Vref1))를 고정밀도로 생성할 수 있다. 또한, 리프레시 동작이 복수 회에 걸쳐 실행됨으로써 기준 전류(Ir0)의 전류값이 수시(隨時)로 소기 값으로 설정되기 때문에, 안정된 기준 전압(Vref1)을 전류 출력 회로(23)에 공급할 수 있다.
< B-3 : 제 2 실시예의 변형례 >
이상의 제 2 실시예에는 여러 가지 변형을 더할 수 있다. 구체적인 변형의 형태를 예시하면 아래와 같다. 또한, 이하의 각 형태를 적절하게 조합시킬 수도 있다.
< B-3-1 : 제 1 변형례 >
제 2 실시예에서는 데이터선 구동 회로(20)에 포함된 각 단위 회로(U)에 1개의 기준 전압 생성 회로(21)와 1개의 전류 출력 회로(23)가 포함된 구성을 예시했다. 이에 대하여 본 변형례에서는 도 5의 구성과 마찬가지로, 복수의 전류 출력 회로(23)가 1개의 기준 전압 생성 회로(21)에 접속된다.
도 17은 본 변형례에서의 데이터선 구동 회로(20)의 구성을 나타낸 회로도이다. 도 17에 나타낸 바와 같이, 기준 전압 생성 회로(21)의 전압 생성용 트랜지스터(TrB)의 드레인 단자에 접속된 기준 전압선(25)은 복수의 전류 출력 회로(23)의 트랜지스터(Tf)(Tf1 내지 Tf4)의 게이트 단자에 대하여 공통적으로 접속되어 있다. 이 구성에 의하면, 각 단위 회로(U)에 기준 전압 생성 회로(21)가 설치된 구성과 비교하여 회로의 규모를 축소하는 것이 가능하다.
< B-3-2 : 제 2 변형례 >
제 1 실시예에서는 데이터선 구동 회로(20)에 포함된 1개의 단위 회로(U)에 1개의 기준 전압 생성 회로(21)가 포함된 구성을 예시했다. 이에 대하여 본 변형례에서는 도 8에 예시한 구성과 마찬가지로, 2 개의 기준 전압 생성 회로(21)의 어느 1개가 선택적으로 전류 출력 회로(23)에 접속된다.
도 18은 본 변형례에서의 데이터선 구동 회로(20)의 구성을 나타낸 회로도이다. 도 18에 나타낸 바와 같이, 데이터선 구동 회로(20)의 단위 회로(U)는 2 개의 기준 전압 생성 회로(21A, 21B)와 선택 회로(29)와 전류 출력 회로(23)를 포함한다. 기준 전압 생성 회로(21A, 21B)의 각각의 구성은 도 11에 나타낸 제 2 실시예의 기준 전압 생성 회로(21)와 동일하다.
기준 전압 생성 회로(21A)의 스위칭 소자(SWA, SWB, SWC, SWD)는 각각 제어 회로(30)로부터의 제어 신호(SA1, SB1, SC1, SD1)에 의해 제어된다. 또한, 기준 전압 생성 회로(21B)의 스위칭 소자(SWA, SWB, SWC, SWD)는 각각 제어 회로(30)로부터의 제어 신호(SA2, SB2, SC2, SD2)에 의해 제어된다.
선택 회로(29)는 스위칭 소자(SW1, SW2)를 갖는다. 스위칭 소자(SW1)는 한쪽 단자가 기준 전압 생성 회로(21A)의 전류 생성용 트랜지스터(TrA)의 게이트 단자(기준 전압(Vref1A))에 접속되는 동시에 다른 쪽 단자가 기준 전압선(25)에 접속되 고, 제어 회로(30)로부터의 제어 신호(S1)에 따라 접속 상태 및 비접속 상태의 어느 1개로 전환된다. 스위칭 소자(SW2)는 한쪽 단자가 기준 전압 생성 회로(21B)의 전류 생성용 트랜지스터(TrA)의 게이트 단자(기준 전압(Vref1B))에 접속되는 동시에 다른 쪽 단자가 기준 전압선(25)에 접속되고, 제어 회로(30)로부터의 제어 신호(S2)에 따라 접속 상태 및 비접속 상태의 어느 1개로 전환된다.
다음에, 제어 회로(30)에 의한 기준 전압 생성 회로(21A, 21B)의 동작에 대해서 도 18 및 도 19를 사용하여 설명한다. 도 19는 제어 회로(30)에 의한 기준 전압 생성 회로(21A, 21B)와 선택 회로(29)의 동작을 설명하는 타이밍 차트다. 도 19에 나타낸 바와 같이, 제어 회로(30)로부터의 제어 신호(SA)(SA1, SB1, SC1, SD1)에 따라 기준 전압 생성 회로(21A)의 전류 생성용 트랜지스터(TrA)의 게이트 단자에 기준 전압(Vref1A)이 생성되는 동작은 도 12를 참조하여 설명한 동작(기준 전압 생성 회로(21)가 기준 전압(Vref1)을 생성하는 동작)과 동일하다.
도 19에 나타낸 시점(t3)에서, 기준 전압 생성 회로(21A)가 기간(D)이 되고, 기준 전압 생성 회로(21A)의 전류 생성용 트랜지스터(TrA)의 게이트 전위(Vref1A)가 Vref - VthA로 유지된다. 이 시점에서 제어 회로(30)에 의한 제어 신호(S1)가 로 레벨로부터 하이 레벨로 전환되고, 선택 회로(29)의 스위칭 소자(SW1)가 접속 상태로 되고, 기준 전압선(25)에 기준 전압 생성 회로(21A)의 전류 생성용 트랜지스터(TrA)의 게이트 전위(Vref1A)가 공급된다. 한편, 제어 신호(S2)는 로 레벨을 유지하고 있다.
한편, 기준 전압 생성 회로(21B)는 시점(t3)으로부터 기간(A)이 되고, 시점 (t4)에서 기간(B), 시점(t5)에서 기간(C), 시점(t6)에서 기간(D)으로 된다. 시점(t6)에서, 기준 전압 생성 회로(21B)의 전류 생성용 트랜지스터(TrA)의 게이트 전위(Vref1B)가 Vref - VthA로 유지된다. 이 시점에서, 제어 회로(30)에 의한 제어 신호(S2)가 로 레벨로부터 하이 레벨로 전환되고, 선택 회로(29)의 스위칭 소자(SW2)가 접속 상태로 되고, 기준 전압선(25)에 기준 전압 생성 회로(21B)의 전류 생성용 트랜지스터(TrA)의 게이트 전위(Vref1B)가 공급된다. 한편, 제어 신호(S1)는 하이 레벨로부터 로 레벨로 전환되고, 선택 회로(29)의 스위칭 소자(SW1)는 비접속 상태로 된다.
시점(t7)에서, 다시 기준 전압 생성 회로(21A)가 기간(A)으로 되고, 시점(t10)에서 기간(D)으로 되고, 제어 신호(S1)가 로 레벨로부터 하이 레벨로 전환되고, 선택 회로(29)의 스위칭 소자(SW1)가 접속 상태로 되고, 기준 전압선(25)에 기준 전압 생성 회로(21A)의 전류 생성용 트랜지스터(TrA)의 게이트 전위(Vref1A)가 공급된다. 한편, 제어 신호(S2)는 하이 레벨로부터 로 레벨로 전환되고, 선택 회로(29)의 스위칭 소자(SW2)는 비접속 상태로 된다.
이후, 시점(t3)으로부터 시점(t10)까지의 동작이 반복되고, 기준 전압선(25)에 기준 전압 생성 회로(21A)의 전류 생성용 트랜지스터(TrA)의 게이트 전위(Vref1A)와 기준 전압 생성 회로(21B)의 전류 생성용 트랜지스터(TrA)의 게이트 전위(Vref1B)가 교대로 공급된다.
이상의 형태에 의하면, 2 개의 기준 전압 생성 회로(21A, 21B)를 교대로 동작하도록 제어함으로써, 기준 전압선(25)에 항상 안정된 기준 전압을 공급하는 것 이 가능해진다. 또한, 블랭킹 기간을 장기간에 걸쳐 설정할 수 없는 경우에도 기준 전압선(25)에 항상 안정된 기준 전압을 공급하는 것이 가능해진다.
< B-3-3 : 제 3 변형례 >
제 2 실시예에서는 데이터선 구동 회로(20)에 포함된 1개의 단위 회로(U)에 기준 전압 생성 회로(21)와 전류 출력 회로(23)가 포함된 구성을 예시했다. 이에 대하여 본 변형례에서는 전류 생성용 트랜지스터(TrA)에 의해 생성된 기준 전류(Ir0)를 직접적으로 데이터선(103)에 출력함으로써 화소 회로(40)를 구동하는 펄스 폭 변조(PWM: Pulse Width Modulation) 방식의 PWM용 회로가 채용된다.
도 20은 본 변형례에서의 데이터선 구동 회로(20)의 구성을 나타낸 회로도이다. 도 20에 나타낸 바와 같이, 데이터선 구동 회로(20)의 단위 회로(U)는 1개의 기준 전류 생성 회로(210)를 포함한다. 기준 전류 생성 회로(210)는 전류 생성용 트랜지스터(TrA)와 콘덴서(C1)와 4 개의 스위칭 소자(SWA, SWB, SWC, SWD)와 트랜지스터(TrD)를 더 포함한다. 전류 생성용 트랜지스터(TrA)와 콘덴서(C1)와 3 개의 스위칭 소자(SWA, SWB, SWC)의 구성은 도 11의 기준 전압 생성 회로(21)와 동일하다.
스위칭 소자(SWD)는 한쪽 단자가 전류 생성용 트랜지스터(TrA)의 드레인 단자에 접속되고, 다른 쪽 단자에는 전원 회로(도시 생략)로부터 전위(Vref)와 전류 생성용 트랜지스터(TrA)의 임계값 전압의 차이보다도 낮은 전위(Vref2)가 공급된다.
트랜지스터(TrD)는 n채널형으로서, 소스 단자가 전류 생성용 트랜지스터 (TrA)의 드레인 단자에 접속되고, 드레인 단자가 스위칭 소자(105)의 한쪽 단자에 접속되고, 데이터 신호(Xj)의 펄스 폭을 정의하는 계조 데이터(D)가 제어 회로(30)로부터 게이트 단자에 공급된다. 즉, 트랜지스터(TrD)로부터 기준 전류선(220)을 통해 데이터선(103)에 출력된 데이터 신호(Xj)는 계조 데이터(D)에 따른 펄스 폭에 걸쳐 전류값이 기준 전류(Ir0)가 되는 펄스 신호로 된다.
< B-3-4 : 제 4 변형례 >
제 3 변형례에서는 PWM용 회로가 기준 전류 생성 회로(210)로서 채용된 구성을 예시했지만, 이하의 변형례에서는 각각 별개인 전류 생성용 트랜지스터(TrA)에 의해 생성된 복수의 기준 전류(Ir0)를 선택적으로 출력하여 화소 회로(40)를 구동하는 펄스 진폭 변조(PAM: pulse amplitude modulation) 방식의 전류 가산형 회로가 채용된다.
도 21은 본 변형례에서의 1개의 단위 회로(U)의 구성을 나타낸 회로도이다. 도 21에 나타낸 바와 같이, 본 변형례의 단위 회로(U)는 1개의 기준 전류 생성 회로(211)를 포함한다. 이 기준 전류 생성 회로(211)는 콘덴서(C1)와 2 개의 스위칭 소자(SWA 및 SWB)와 4 개의 전류 생성용 트랜지스터(TrA)(TrA1 내지 TrA4)와 4 개의 스위칭 소자(SWC)(SWC1 내지 SWC4)와 4 개의 스위칭 소자(SWD)(SWD1 내지 SWD4)와 4 개의 트랜지스터(TrD)(TrD1 내지 TrD4)를 포함한다.
4 개의 전류 생성용 트랜지스터(TrA)는 각각의 소스 끝이 상호 접속되는 동시에 각각의 게이트 단자가 콘덴서(C1)의 한쪽 단자에 공통적으로 접속되어 있다. 또한, 각 전류 생성용 트랜지스터(TrA)의 드레인 단자는 그 후단(後段)에 배치된 1 개의 트랜지스터(TrD)의 소스 단자에 접속되어 있다. 4 개의 트랜지스터(TrD)의 각각의 게이트 단자에는 계조 데이터(D)의 각 비트가 공급되고, 각각의 드레인 단자는 스위칭 소자(105)에 대하여 공통적으로 접속되어 있다. 즉, 본 변형례의 단위 회로(U)는 전류 생성용 트랜지스터(TrA)와 트랜지스터(TrD)와 스위칭 소자(SWC 및 SWD)로 구성된 회로(즉 도 20과 동일한 회로)의 4 개를 병렬로 배치된 구성으로 되어 있다.
4 개의 스위칭 소자(SWC)(SWC1 내지 SWC4)의 각각은 한쪽 단자가 전류 생성용 트랜지스터(TrA)(TrA1 내지 TrA4)의 게이트 단자에, 다른 쪽 단자가 전류 생성용 트랜지스터(TrA)(TrA1 내지 TrA4)의 드레인 단자에 접속되고, 제어 회로(30)로부터의 제어 신호(SC)에 따라 접속 상태 및 비접속 상태의 어느 1개로 전환된다. 또한, 4 개의 스위칭 소자(SWD)(SWD1 내지 SWD4)의 각각은 한쪽 단자가 전류 생성용 트랜지스터(TrA)(TrA1 내지 TrA4)의 드레인 단자에, 다른 쪽 단자가 전위(Vref2)에 접속되고, 제어 회로(30)로부터의 제어 신호(SD)에 따라 접속 상태 및 비접속 상태의 어느 1개로 전환된다.
4 개의 트랜지스터(TrD1) 중 적어도 1개가 계조 데이터(D)에 따라 선택되면, 이 트랜지스터(TrD1)에 대응한 전류 생성용 트랜지스터(TrA)에 의해 생성된 기준 전류(Ir0)가 기준 전류선(220)에서 가산된 후에 데이터 신호(Xj)로서 데이터선(103)에 출력된다. 이와 같이, 본 변형례에서는 4 개의 트랜지스터(TrD1 내지 TrD4)가 기준 전류(Ir0)에 따른 데이터 신호(Xj)를 데이터선(103)에 출력하는 수단(신호 출력 수단)으로서 기능한다. 이 구성에 의하면, 도 11에서의 전류 출력 회로 (23)를 불필요로 할 수 있기 때문에, 단위 회로(U)의 배치에 필요한 면적을 삭감할 수 있다.
< B-3-5 : 그 밖의 변형례 >
제 2 실시예나 그 변형례의 각각에는 이하와 같은 변형도 더하여질 수 있다.
(1) 제 2 실시예에서는 서로 전후하는 수평 주사 기간 사이의 블랭킹 기간 또는 서로 전후하는 수직 주사 기간 사이의 블랭킹 기간에 리프레시 동작이 실행되는 구성을 예시했지만, 복수의 수평 주사 기간(H)이나 복수의 수직 주사 기간을 단위로서 1회의 리프레시 동작이 실행되는 구성으로 할 수도 있다. 예를 들면, 화소 영역(P)의 모든 주사선(101)이 소정 회수만큼 선택될 때마다 리프레시 동작이 실행되는 구성이 채용된다.
(2) 제 2 실시예에서는 전류 생성용 트랜지스터(TrA)를 p채널형의 트랜지스터, 전압 생성용 트랜지스터(TrB)를 n채널형의 트랜지스터로 구성한 경우에 대해서 설명했지만, 전류 생성용 트랜지스터(TrA)를 n채널형의 트랜지스터, 전압 생성용 트랜지스터(TrB)를 p채널형의 트랜지스터로 구성할 수도 있다.
(3) 제 2 실시예에서는 기간(A)에서 스위칭 소자(SWD)를 접속 상태로 하고, 전류 생성용 트랜지스터(TrA)의 드레인 단자와 전압 생성용 트랜지스터(TrB)의 드레인 단자를 접속하고, 전류 생성용 트랜지스터(TrA)의 게이트 단자의 전위를 설정하도록 설명했지만, 전류 생성용 트랜지스터(TrA)가 온 되는 전압을 전류 생성용 트랜지스터(TrA)의 게이트 단자와 드레인 단자에 인가하는 구성으로 할 수도 있다. 이러한 구성으로 하면, 리프레시 동작에 필요한 기간을 (기간(A) + 기간(B) + 기간 (C))으로부터 (기간(B) + 기간(C))로 할 수 있어, 리프레시 동작의 기간을 기간(A)의 기간만큼 짧게 할 수 있다.
(4) 제 2 실시예에서는 제어 신호(SA)와 제어 신호(SB)의 2계통의 신호가 제어 회로(30)로부터 출력된 구성을 예시했지만, 제어 회로(30)로부터는 제어 신호(SA) 및 제어 신호(SB)의 한쪽만을 출력하고, 다른 쪽 신호는 인버터로 논리 레벨을 반전함으로써 생성할 수도 있다.
(5) 제 2 변형례에서는 도 18에 나타낸 바와 같이, 2 개의 기준 전압 생성 회로(21A, 21B)와 선택 회로(29)로 구성하도록 설명했지만, 기준 전압 생성 회로(21A, 21B)의 전압 생성용 트랜지스터(TrB)를 공통적으로 하고, 기준 전류를 교대로 출력하는 구성으로 할 수도 있다. 또한, 제 2 변형례에서는 2 개의 기준 전압 생성 회로(21A 및 21B)가 선택 회로(29)를 통해 1개의 전류 출력 회로(23)에 접속된 구성을 예시했지만, 제 1 변형례에 예시한 바와 같이 2 개의 기준 전압 생성 회로(21A 및 21B)에 선택 회로(29)를 통해 복수의 전류 출력 회로(23)가 접속된 구성으로 할 수도 있다.
(6) 이상의 각 형태에서는 전류 생성용 트랜지스터(TrA)의 게이트 단자에 콘덴서(C1)를 접속하도록 설명했지만, 전류 생성용 트랜지스터(TrA)의 게이트 단자의 전압을 유지할 수 있으면 반드시 콘덴서가 아니어도 된다.
< C : 제 3 실시예 >
다음에, 본 발명의 제 3 실시예에 대해서 설명한다. 또한, 본 실시예 중 제 1 실시예와 공통된 요소에 대해서는 동일한 부호를 첨부하며 그 설명을 적절하게 생략한다.
< C-1 : 제 3 실시예의 구성 >
도 22는 본 실시예의 데이터선 구동 회로(20)에서의 1개의 단위 회로(U)의 구성을 나타낸 회로도이다. 상기 도면에 나타낸 바와 같이, 이 단위 회로(U)는 기준 전압 생성 회로(21)와 전류 출력 회로(23)를 구비한다. 전류 출력 회로(23)의 구성은 제 1 실시예와 동일하다. 도 22에 나타낸 바와 같이, 본 실시예의 기준 전압 생성 회로(21)는 p채널형의 전류 생성용 트랜지스터(TrA)와 n채널형의 전압 생성용 트랜지스터(TrB)와 콘덴서(C2)와 4 개의 스위칭 소자(SW)(SW1 내지 SW4)를 포함한다.
전류 생성용 트랜지스터(TrA)는 기준 전류(Ir0)를 생성하기 위한 수단으로서, 그 소스 단자에는 전원 전위(Vdd)가 공급된다. 전압 생성용 트랜지스터(TrB)는 기준 전류(Ir0)에 따른 기준 전압(Vref1)을 생성하여 기준 전압선(25)에 출력하는 수단이다. 전압 생성용 트랜지스터(TrB)의 게이트 단자 및 드레인 단자는 전류 생성용 트랜지스터(TrA)의 드레인 단자와 기준 전압선(25)에 대하여 공통적으로 접속된다. 또한, 전압 생성용 트랜지스터(TrB)의 소스 단자는 접지된다.
콘덴서(C2)는 제 1 전극(E1)과 제 2 전극(E2)의 간극(間隙)에 유전체가 개재된 용량이다. 제 1 전극(E1)은 스위칭 소자(SW1)를 통해 단자(T1)에 접속되는 동시에 스위칭 소자(SW2)을 통해 단자(T2)에 접속된다. 단자(T1)에는 전원 회로(도시 생략)에 의해 전압(VINI)이 인가된다. 마찬가지로, 단자(T2)에는 전압(Vref)이 인가된다. 한편, 제 2 전극(E2)은 전류 생성용 트랜지스터(TrA)의 게이트 단자에 접 속된다. 또한, 전류 생성용 트랜지스터(TrA)의 게이트 단자의 전압(Vg)을 유지하기 위한 저장 용량이 전류 생성용 트랜지스터(TrA)의 게이트 단자와 소스 단자 사이에 삽입된 구성으로 할 수도 있다.
스위칭 소자(SW3)는 전류 생성용 트랜지스터(TrA)의 게이트 단자와 접지 전위(Gnd) 사이에 개재한다. 스위칭 소자(SW4)는 전류 생성용 트랜지스터(TrA)의 게이트 단자와 드레인 단자 사이에 개재한다. 따라서, 스위칭 소자(SW4)가 온 상태로 천이되면 전류 생성용 트랜지스터(TrA)는 다이오드 접속된다.
각 스위칭 소자(SW)는 이에 공급된 제어 신호(S)(S1 내지 S4)가 하이 레벨로 되면 온 상태(도통 상태)로 천이되고, 로 레벨로 되면 오프 상태(비도통 상태)로 천이되는 스위치다. 예를 들면, 스위칭 소자(SW1)는 제어 신호(S1)가 하이 레벨이면 온 상태로 되고, 로 레벨이면 오프 상태로 된다. 각 제어 신호(S)는 제어 회로(30)로부터 공급된다.
< C-2 : 제 3 실시예의 동작 >
도 23은 본 실시예에서의 기준 전압 생성 회로(21)의 동작을 설명하기 위한 타이밍 차트다. 본 실시예에서는 이네이블 신호(SENB)가 하이 레벨을 유지하는 수평 주사 기간(H)(제 4 기간(P4))과 이네이블 신호(SENB)가 로 레벨을 유지하는 블랭킹 기간(Hb)을 주기(T)로 하여 복수 회에 걸쳐 리프레시 동작이 실행된다. 블랭킹 기간(Hb)은 제 1 기간(P1)과 제 2 기간(P2)과 제 3 기간(P3)으로 구분된다. 제 1 기간(P1)과 제 2 기간(P2)은 전류 생성용 트랜지스터(TrA)의 임계값 전압(Vth)의 오차(불균일)를 보상하기 위한 기간이며, 제 3 기간(P3)과 제 4 기간(P4)(수평 주 사 기간(H))은 실제로 기준 전류(Ir0)를 생성하기 위한 기간이다.
제어 신호(S1)는 블랭킹 기간(Hb)에서 하이 레벨을 유지하는 동시에 수평 주사 기간(H)에서 로 레벨을 유지한다. 한편, 제어 신호(S2)는 제어 신호(S1)의 논리 레벨을 반전시킨 신호로서, 블랭킹 기간(Hb)에서 로 레벨을 유지하는 동시에 수평 주사 기간(H)에서 하이 레벨을 유지한다. 제어 신호(S3)는 블랭킹 기간(Hb)의 제 1 기간(P1)에서 하이 레벨을 유지하고, 그 이외의 기간에서 로 레벨을 유지한다. 제어 신호(S4)는 블랭킹 기간(Hb)의 제 1 기간(P1)과 제 2 기간(P2)에서 하이 레벨을 유지하고, 그 이외의 기간에서 로 레벨을 유지한다.
다음에, 도 23 및 도 24를 참조하여 기준 전압 생성 회로의 구체적인 동작을 설명한다. 도 24는 제 1 기간(P1) 내지 제 4 기간(P4)의 각각에서의 기준 전압 생성 회로(21)의 등가적(等價的)인 구성을 나타낸 회로도이다.
도 23에 나타낸 바와 같이, 제 1 기간(P1)에서는 제어 신호(S1과 S3와 S4)가 하이 레벨을 유지하는 동시에 제어 신호(S2)가 로 레벨을 유지한다. 따라서, 스위칭 소자(SW1과 SW3과 SW4)가 온 상태로 천이되는 동시에 스위칭 소자(SW2)가 오프 상태를 유지한다. 즉, 도 24의 부분(a)에 등가적으로 도시된 바와 같이 전압(INI)이 콘덴서(C2)의 제 1 전극(E1)에 인가되는 동시에 콘덴서(C2)의 제 2 전극(E2)(전류 생성용 트랜지스터(TrA)의 게이트 단자)의 전압(Vg)이 접지 전위(Gnd)로 저하된다.
제 1 기간(P1)의 경과 후의 제 2 기간(P2)에서는 제어 신호(S3)가 로 레벨로 천이되는 동시에 그 이외의 제어 신호(S)는 제 1 기간(P1)과 동일한 레벨을 유지한 다. 따라서, 도 24의 부분(b)에 등가적으로 도시된 바와 같이 스위칭 소자(SW3)가 오프 상태로 천이됨으로써 제 2 전극(E2)에 대한 접지 전위(Gnd)의 공급이 정지된다. 이 결과, 제 2 전극(E2)의 전압(Vg)은 제 1 기간(P1)에서 설정된 접지 전위(Gnd)로부터 서서히 상승하고, 도 23 및 도 24의 부분(b)에 나타낸 바와 같이, 전원 전위(Vdd)와 전류 생성용 트랜지스터(TrA)의 임계값 전압(Vth)의 차분값(Vdd-Vth)에 도달한 단계에서 안정된다. 즉, 제 2 기간(P2)에서는 제 2 전극(E2)의 전압(Vg)이 전원 전위(Vdd)와 임계값 전압(Vth)에 따른 전압값으로 설정된다.
제 2 기간(P2)의 경과 후의 제 3 기간(P3)에서는 제어 신호(S4)가 로 레벨로 천이되는 동시에 그 이외의 제어 신호(S)는 제 2 기간(P2)과 동일한 레벨을 유지한다. 따라서, 도 24의 부분(c)에 도시된 바와 같이 스위칭 소자(SW4)가 오프 상태로 천이됨으로써 전류 생성용 트랜지스터(TrA)의 다이오드 접속이 해제된다. 제 3 기간(P3)에서 제 2 전극(E2)의 전압(Vg)은 "Vdd-Vth"로 유지된다.
이어서, 제 3 기간(P3)의 경과 후의 제 4 기간(P4)에서는 제어 신호(S1)가 하이 레벨로부터 로 레벨로 천이되는 동시에 제어 신호(S2)가 로 레벨로부터 하이 레벨로 천이된다. 따라서, 제 1 전극(E1)에 인가되는 전압은 단자(T1)의 전압(VINI)으로부터 단자(T2)의 전압(Vref)으로 변화된다. 제 4 기간(P4)에서 제 2 전극(E2)은 전기적으로 부유 상태로 되기 때문에, 콘덴서(C2)에서의 용량 커플링에 의해, 제 2 전극(E2)의 전압(Vg)은 제 1 전극(E1)의 전압의 변동분 ΔV(= VINI-Vref)에 따른 레벨만큼 변화된다. 더욱 구체적으로는 제 2 전극(E2)의 전압의 변동량은 전류 생성용 트랜지스터(TrA)의 게이트 용량이나 그 근방에 기생하는 용량(전 류 생성용 트랜지스터(TrA)의 게이트 단자와 소스 단자 사이에 저장 용량이 삽입된 구성에서는 또한 저장 용량의 정전 용량)에 따른 계수(k)를 이용해서 "k·ΔV"로 표현된다. 즉, 도 24의 부분(d)에 나타나 있는 바와 같이 제 4 기간(P4)에서는 이 변동 후의 전압(Vg)(=Vdd-Vth-k·ΔV)이 게이트 단자에 인가됨으로써 전류 생성용 트랜지스터(TrA)는 온 상태로 천이되고, 그 소스 단자와 드레인 단자 사이에는 기준 전류(Ir0)가 흐른다.
제 4 기간(P4)에서 전류 생성용 트랜지스터(TrA)가 포화 상태로 동작한다고 가정하면, 기준 전류(Ir0)는 이하의 식에 의해 표현된다.
Ir0=(β/2)·(Vgs-Vth)2
이 식에서의 전압(Vgs)은 전류 생성용 트랜지스터(TrA)의 게이트-소스 간의 전압이다. 현재, 제 4 기간(P4)에서 게이트 단자의 전압(Vg)은 "Vdd-Vth-k·ΔV"로 설정되기 때문에, 게이트-소스 간의 전압(Vgs)은 "Vdd-(Vdd-Vth-k·ΔV)"로 표현된다. 이 전압(Vgs)을 상기 식에 대입하여 변형하면 이하의 식이 도출된다.
Ir0=(β/2)·k·ΔV
즉, 본 실시예에서의 기준 전류(Ir0)는 전류 생성용 트랜지스터(TrA)의 임계값 전압(Vth)에 의존하지 않고, 전압(Vref)과 전압(VINI)의 차분값(ΔV)에 따른 전류값으로 설정된다. 따라서, 이 기준 전류(Ir0)에 의거하여 전압 생성용 트랜지스터(TrB)에서 생성된 기준 전압(Vref1)은 전류 생성용 트랜지스터(TrA)의 임계값 전압(Vth)의 오차에 의존하지 않는 전압으로 된다. 또한, 본 실시예에서, 기준 전류 (Ir0)를 결정하는 계수(k)는 콘덴서(C2)의 용량에 의존한다. 그러나, 각 단위 회로(U)에서의 콘덴서(C2)의 용량의 오차는 임계값 전압(Vth)의 오차보다도 용이하게 억제된다. 따라서, 콘덴서(C2)의 용량의 오차를 고려했다고 해도 본 실시예에 의하면, 종래의 기술보다도 확실하면서 용이하게 임계값 전압(Vth)의 오차를 보상할 수 있다고 말할 수 있다.
본 실시예에서도 이상에서 설명한 리프레시 동작(기준 전류(Ir0)를 소정값으로 설정하는 동작)이 복수 회에 걸쳐 실행되기 때문에, 예를 들면, 전류 생성용 트랜지스터(TrA)의 게이트 단자의 전압(Vg)이나 기준 전압(Vref1)이 노이즈 등에 기인하여 변화된 경우라도 그 직후의 블랭킹 기간(Hb)에서는 소기 값으로 복귀한다. 따라서, 본 실시예에서도 제 1 실시예와 동일한 효과가 나타난다. 또한, 본 실시예에서는 용량 커플링에 의한 전압(Vg)의 설정 및 그 유지를 위해 콘덴서(C1)가 겸용되기 때문에, 전압(Vg)의 설정과 그 유지를 위해 별개의 콘덴서가 배치된 구성과 비교하여 회로의 규모를 축소할 수 있다.
< C-3 : 제 3 실시예의 변형례 >
제 3 실시예에는 여러 가지 변형을 더할 수 있다. 구체적인 변형의 형태를 예시하면 아래와 같다. 또한, 이하의 각 형태를 적절하게 조합시킬 수도 있다.
< C-3-1 : 제 1 변형례 >
도 25는 본 변형례에서의 단위 회로(U)의 구성을 나타낸 회로도이다. 상기 도면에 나타낸 바와 같이, 본 변형례의 단위 회로(U)에서의 기준 전압 생성 회로(21)는 도 22의 요소에 더해서 스위칭 소자(SW5)를 포함한다. 이 스위칭 소자(SW5) 는 전류 생성용 트랜지스터(TrA)의 게이트 단자와 콘덴서(C2)의 제 2 전극(E2) 사이에 삽입되어 양자의 전기적인 접속을 제어하는 스위치다. 스위칭 소자(SW5)는 제어 회로(30)로부터 공급된 제어 신호(S5)가 하이 레벨이면 온 상태로 되고, 이 제어 신호(S5)가 로 레벨이면 오프 상태로 된다.
다음에, 도 26은 본 변형례에서의 기준 전압 생성 회로(21)의 동작을 설명하기 위한 타이밍 차트다. 본 변형례에서도 제 3 실시예와 마찬가지로, 소정 주기(T)마다 복수 회에 걸쳐 리프레시 동작이 실행된다. 주기(T)는 기간(P0)과 제 1 기간(P1) 내지 제 5 기간(P5)을 포함한다. 기간(P0)으로부터 제 2 기간(P2)까지의 기간이 전류 생성용 트랜지스터(TrA)의 임계값 전압(Vth)의 오차를 보상하기 위한 기간으로서, 제 3 기간(P3)과 제 4 기간(P4)(수평 주사 기간)이 실제로 기준 전류(Ir0)를 생성하기 위한 기간이다. 이하에서는 도 23과 도 24를 참조하여 기준 전압 생성 회로(21)의 구체적인 동작을 설명한다. 도 24는 기간(P0)으로부터 제 5 기간(P5)의 각각에서의 기준 전압 생성 회로(21)의 등가적인 구성을 나타낸 회로도이다.
도 26에 나타낸 바와 같이, 기간(P0)에서는 제어 신호(S1과 S3)가 하이 레벨로 되고 제어 신호(S2와 S4와 S5)는 로 레벨로 된다. 따라서, 도 27의 부분(a)에 나타낸 바와 같이, 기간(P0)에서는 전류 생성용 트랜지스터(TrA)의 게이트 단자와 콘덴서(C2)의 제 2 전극(E2)이 전기적으로 분리된 후에, 제 1 전극(E1)에 전압(VINI)이 인가되는 동시에 제 2 전극(E2)에 접지 전위(Gnd)가 공급된다. 이 기간(P0)에서, 전류 생성용 트랜지스터(TrA)의 게이트 단자의 전압(Vg)은 콘덴서(C2) 이외의 용량 성분(예를 들면, 전류 생성용 트랜지스터(TrA)의 게이트 용량)에 의 해, 제 5 기간(P5)의 종점에서 인가되어 있었던 전압으로 유지된다. 이 전압은 전류 생성용 트랜지스터(TrA)를 온 상태로 하는 전압이다.
기간(P0)의 직후의 제 1 기간(P1)에서는 도 26에 나타낸 바와 같이, 제어 신호(S3)가 로 레벨로 천이되는 동시에 제어 신호(S5)가 하이 레벨로 천이된다. 따라서, 도 27의 부분(b)에 나타낸 바와 같이, 제 2 전극(E2)에 대한 접지 전위(Gnd)의 공급이 정지되면서, 전류 생성용 트랜지스터(TrA)의 게이트 단자와 콘덴서(C2)의 제 2 전극(E2)이 전기적으로 접속된다. 기간(P0)에서 제 2 전극(E2)은 접지되어 있었기 때문에, 제 1 기간(P1)에서 제 2 전극(E2)에 접속된 전류 생성용 트랜지스터(TrA)의 게이트 단자의 전압(Vg)은 기간(P0)보다도 낮은 전압값(전류 생성용 트랜지스터(TrA)를 온 상태로 하는 전압값)으로 변화된다.
제 1 기간(P1)에 이어진 제 2 기간(P2)에서는 도 26 및 도 27의 부분(c)에 나타낸 바와 같이, 제어 신호(S4)가 하이 레벨로 천이되고 스위칭 소자(SW4)가 온 상태로 된다. 따라서, 제 3 실시예와 마찬가지로, 전압(Vg)은 제 1 기간(P1)으로부터 설정된 전압값으로부터 서서히 상승하고, 전원 전위(Vdd)와 전류 생성용 트랜지스터(TrA)의 임계값 전압(Vth)의 차분값(Vdd-Vth)에 도달한 단계에서 안정된다. 또한, 제 2 기간(P2)에 이어진 제 3 기간(P3)에서는 제어 신호(S4)가 로 레벨로 천이됨으로써 전류 생성용 트랜지스터(TrA)의 다이오드 접속이 해제된다(도 27의 부분(c)).
제 4 기간(P4)에서는 제 3 실시예와 마찬가지로, 제 1 전극(E1)에 인가되는 전압이 전압(VINI)으로부터 전압(Vref)에 "ΔV"만큼 변화됨으로써, 전류 생성용 트 랜지스터(TrA)의 게이트 단자의 전압(Vg)은 "k·ΔV"만큼 변동된다. 따라서, 제 3 실시예와 동일한 이유에 의해, 전류 생성용 트랜지스터(TrA)의 소스 단자와 드레인 단자 사이에는 도 27의 (d)에 나타낸 바와 같이, 그 임계값 전압(Vth)에 의존하지 않는 기준 전류(Ir0)가 흐른다.
제 4 기간(P4)의 경과 후의 제 5 기간(P5)에서는 제어 신호(S5)가 로 레벨로 유지됨으로써 전류 제어 트랜지스터(TrA)의 게이트 단자와 제 2 전극(E2)이 전기적으로 분리된다. 따라서, 게이트 단자의 전압(Vg)은 제 4 기간(P4)에서의 전압값으로 기간(P0)의 종점까지 유지된다.
이상에서 설명한 바와 같이 본 변형례에서는 전류 생성용 트랜지스터(TrA)의 게이트 단자가 어느 기간에서도 접지되지 않기 때문에, 이 전류 생성용 트랜지스터(TrA)는 완전하게는 온 상태로 되지 않는다. 따라서, 본 변형례에 의하면, 제 1 기간(P1)에서 전류 생성용 트랜지스터(TrA)의 게이트 단자가 접지된 제 3 실시예와 비교하여, 임계값 전압(Vth)의 보상을 위한 동작시에 전류 생성용 트랜지스터(TrA)에 흐르는 전류가 억제되고, 결과적으로 소비 전력을 저감하는 것이 가능해진다. 또한, 전류 생성용 트랜지스터(TrA)의 게이트 단자가 접지되지 않기 때문에, 제 3 실시예와 비교하여, 게이트 단자의 전압(Vg)이 제 2 기간(P2)에서 "Vdd-Vth"에 도달할 때까지의 시간 길이를 단축할 수 있는 이점이 있다.
< C-3-2 : 제 2 변형례 >
도 22나 도 25에서는 콘덴서(C2) 이외의 용량 성분(예를 들면, 전류 생성용 트랜지스터(TrA)의 게이트 용량)에 의해 전류 생성용 트랜지스터(TrA)의 게이트 단 자의 전압(Vg)이 유지된 구성을 예시했지만, 이 전압(Vg)을 유지하기 위한 용량이 독립하여 배치된 구성도 채용된다. 예를 들면, 제 1 실시예의 콘덴서(C1)(도 3)와 마찬가지로, 전압(Vg)을 유지하기 위한 콘덴서가 콘덴서(C2)와는 별개로, 전류 생성용 트랜지스터(TrA)의 게이트 단자와 소정 배선(예를 들면, 전원선이나 접지선) 사이에 삽입된 구성으로 할 수도 있다.
< C-3-3 : 그 밖의 변형례 >
본 실시예에 대해서도 제 1 실시예나 제 2 실시예와 동일한 변형례가 적절하게 채용된다. 예를 들면, 도 22나 도 25에서는 1개의 전류 출력 회로(23)마다 1개의 기준 전압 생성 회로(21)가 설치된 구성을 예시했지만, 1개의 기준 전압 생성 회로(21)에 복수의 전류 출력 회로(23)가 접속된 구성(즉 기준 전압 생성 회로(21)가 복수의 전류 출력 회로(23)에 의해 공용된 구성)으로 할 수도 있다. 또한, 도 8이나 도 18에 예시한 바와 같이 복수의 기준 전압 생성 회로(21)에서 생성된 기준 전압(또는 그 기초가 된 기준 전류)이 선택적으로 전류 출력 회로(23)에 출력된 구성으로 할 수도 있다.
< D : 그 밖의 형태 >
각 형태(각 실시예 및 그 변형례)에는 이상에 예시한 이외에도 여러 가지 변형이 더하여질 수 있다. 구체적인 변형의 형태를 예시하면 아래와 같다.
(1) 화소 회로(40)의 구성은 임의로 변경된다. 예를 들면, 이상의 각 형태에서는 전류 프로그래밍 방식의 화소 회로(40)를 예시했지만, 데이터 신호(Xj)의 전압값에 따라 OLED 소자(41)의 휘도(계조)가 제어되는 전압 프로그래밍 방식의 화소 회로를 채용할 수도 있다. 이 구성에서는 예를 들면, 각 형태의 전류 출력 회로(23)로부터 출력된 전류값을 전류/전압 변환 회로에 의해 전압값으로 변환된 신호가 데이터 신호(Xj)로서 각 데이터선(103)에 출력된다.
또한, 이상의 각 형태에서는 OLED 소자(41)를 제어하기 위한 스위칭 소자(예를 들면, 도 2의 Tr1 내지 Tr4)가 화소 회로(40)에 배치된 액티브 매트릭스 방식의 전기 광학 장치를 예시했지만, 화소 회로(40)가 이들의 스위칭 소자를 갖지 않는 패시브 매트릭스 방식의 전기 광학 장치에도 본 발명은 적용된다.
(2) 제 1 실시예에서는 초기화 기간(PINI) 및 각 블랭킹 기간(Hb)의 쌍방에서 리프레시 동작이 실행되는 구성을 예시했지만, 각 블랭킹 기간(Hb)에서만 리프레시 동작을 실행하는 구성도 채용된다. 또한, 이상의 각 형태에서, 리프레시 동작이 실행되는 타이밍은 초기화 기간(PINI)이나 블랭킹 기간(Hb)에 한정되지 않는다. 이와 같이 본 발명에서는 복수 회에 걸쳐 리프레시 동작이 실행되는 구성이면 된다.
(3) 도 20을 참조하여 설명한 형태는 제 1 실시예나 제 3 실시예에도 동일하게 적용된다. 예를 들면, 제 1 실시예에서는 전류 생성용 트랜지스터(Tb)에 흐르는 기준 전류(Ir0)(또는 미러 전류(Ir1))가 계조 데이터(D)에 따른 시간 밀도(펄스 폭)에서 데이터 신호(Xj)로서 데이터선(103)에 출력된 구성으로 할 수도 있다. 제 3 실시예에 대해서도 마찬가지로, 도 22의 전류 생성용 트랜지스터(TrA)에 흐르는 기준 전류(Ir0)가 계조 데이터(D)에 따른 시간 밀도로부터 데이터 신호(Xj)로서 데이터선(103)에 출력된 구성도 채용된다.
(4) 이상의 각 형태에서는 OLED 소자(41)를 이용한 전기 광학 장치(1)를 예시했지만, 이외의 전기 광학 소자를 이용한 전기 광학 장치에도 본 발명은 적용된다. 예를 들면, 무기 EL 소자를 이용한 표시 장치, 전계 방출 디스플레이(FED: Field Emission Display), 표면 도전형 전자 방출 디스플레이(SED: Surface-conduction Electron-emitter Display), 탄도 전자 방출 디스플레이(BSD: Ballistic electron Surface emitting Display), 발광 다이오드를 이용한 표시 장치, 또는 광 기입형의 프린터나 전자 복사기의 기입 헤드 등 각종 전기 광학 장치에도 본 발명은 적용된다.
< E : 응용례 >
다음에, 본 발명과 관련된 전기 광학 장치를 적용한 전자 기기에 대해서 설명한다. 도 28은 실시예와 관련된 전기 광학 장치(1)를 표시 장치로 하여 채용한 모바일형의 퍼스널 컴퓨터의 구성을 나타낸 사시도(斜視圖)다. 퍼스널 컴퓨터(2000)는 표시 장치로서의 전기 광학 장치(1)와 본체부(2010)를 구비한다. 본체부(2010)에는 전원 스위치(2001) 및 키보드(2002)가 설치되어 있다. 이 전기 광학 장치(1)는 OLED 소자(41)를 사용하므로, 시야각이 넓어 보기 쉬운 화면을 표시할 수 있다.
도 29에 실시예와 관련된 전기 광학 장치(1)를 적용한 휴대 전화기의 구성을 나타낸다. 휴대 전화기(3000)는 복수의 조작 버튼(3001) 및 스크롤 버튼(3002) 및 표시 장치로서의 전기 광학 장치(1)를 구비한다. 스크롤 버튼(3002)을 조작함으로써, 전기 광학 장치(1)에 표시되는 화면이 스크롤된다.
도 30에 실시예와 관련된 전기 광학 장치(1)를 적용한 정보 휴대 단말(PDA: Personal Digital Assistants)의 구성을 나타낸다. 정보 휴대 단말(4000)은 복수의 조작 버튼(4001) 및 전원 스위치(4002) 및 표시 장치로서의 전기 광학 장치(1)를 구비한다. 전원 스위치(4002)를 조작하면, 주소록이나 스케줄 수첩이라는 각종 정보가 전기 광학 장치(1)에 표시된다.
또한, 본 발명과 관련된 전기 광학 장치가 적용되는 전자 기기로서는 도 28로부터 도 30에 나타냈지만 그 외에, 디지털 스틸 카메라, 텔레비전, 비디오 카메라, 카 내비게이션(car navigation) 장치, 소형 무선 호출기, 전자 수첩, 전자 종이, 전자 계산기, 워드프로세서, 워크스테이션, 텔레비전 전화, POS 단말, 프린터, 스캐너, 복사기, 비디오 플레이어, 접촉 패널을 구비한 기기 등을 들 수 있다.
이상, 본 발명에 따르면 유기 발광 다이오드(OLED) 소자 등 각종(各種)의 전기 광학 소자의 제어시에 데이터 신호의 전류값을 높은 정밀도로 제어할 수 있다는 효과가 있다.

Claims (27)

  1. 데이터선에 출력되는 데이터 신호에 따라 각각의 계조가 제어되는 전기 광학 소자를 구비한 전기 광학 장치의 구동 회로로서,
    기준 전류를 생성하는 전류 생성용 트랜지스터와,
    상기 기준 전류에 대응하는 기준 전압을 생성하는 변환 수단과,
    상기 기준 전압 및 계조 데이터에 기초하여, 데이터 신호를 생성하여 상기 데이터선에 출력하는 신호 출력 수단을 구비하며,
    상기 전류 생성용 트랜지스터의 게이트 단자의 전위를 소정값으로 설정하는 리프레시(refresh) 동작을 복수 회에 걸쳐 실행하는 것을 특징으로 하는 전기 광학 장치의 구동 회로.
  2. 제 1 항에 있어서,
    제 1 단자에 전압이 인가되고, 제 2 단자와 게이트 단자가 전기적으로 접속되는 보상용 트랜지스터와,
    상기 보상용 트랜지스터의 게이트 단자에 제 1 전극이 접속되고, 접지 전위에 제 2 전극이 접속되며, 상기 보상용 트랜지스터의 게이트 단자의 전압을 유지하는 용량부와,
    상기 보상용 트랜지스터를 온(ON) 상태로 하는 온 전압을 상기 보상용 트랜지스터의 게이트 단자에 인가하는 상기 리프레시 동작을 복수 회에 걸쳐 실행하는 전압 인가 수단을 더 포함하며,
    상기 전류 생성용 트랜지스터의 게이트 단자는 상기 용량부의 제 1 전극에 접속되고,
    상기 전류 생성용 트랜지스터는 상기 용량부가 유지하는 전압에 따른 상기 기준 전류를 생성하는 것을 특징으로 하는 전기 광학 장치의 구동 회로.
  3. 삭제
  4. 제 1 항에 있어서,
    상기 변환 수단은 상기 전류 생성용 트랜지스터가 생성하는 기준 전류에 따른 미러 전류(mirror current)를 생성하는 커런트 미러 회로(current mirror circuit)와, 상기 커런트 미러 회로가 생성한 미러 전류에 대응한 상기 기준 전압을 생성하는 수단을 포함하는 것을 특징으로 하는 전기 광학 장치의 구동 회로.
  5. 제 2 항 또는 제 4 항에 있어서,
    상기 보상용 트랜지스터의 게이트 단자의 전압과 소정 전압을 비교하는 비교 수단을 더 구비하며,
    상기 전압 인가 수단은 상기 비교 수단에 의한 비교 결과에 따른 타이밍에서 상기 보상용 트랜지스터의 게이트 단자에 온(ON) 전압을 인가하는 것을 특징으로 하는 전기 광학 장치의 구동 회로.
  6. 제 5 항에 있어서,
    상기 소정 전압은 상기 보상용 트랜지스터의 제 1 단자에 인가되는 전압과, 이 전압에 상기 보상용 트랜지스터의 임계값 전압(threshold voltage)을 가산한 전압 사이의 전압인 것을 특징으로 하는 전기 광학 장치의 구동 회로.
  7. 데이터선에 출력되는 데이터 신호에 따라 각각의 계조가 제어되는 전기 광학 소자를 구비한 전기 광학 장치의 구동 회로로서,
    기준 전류를 생성하는 전류 생성용 트랜지스터와,
    상기 기준 전류에 대응하는 기준 전압을 생성하는 전압 생성용 트랜지스터와,
    상기 기준 전압 및 계조 데이터에 기초하여, 데이터 신호를 생성하여 상기 데이터선에 출력하는 신호 출력 수단과,
    상기 전류 생성용 트랜지스터의 게이트 단자에 제 1 전극이 접속되고, 전원 전위에 제 2 전극이 접속되며, 상기 전류 생성용 트랜지스터의 게이트 단자의 전압을 유지하는 용량부를 구비하며,
    상기 전류 생성용 트랜지스터의 게이트 단자의 전위를 소정값으로 설정하는 리프레시 동작을 복수 회에 걸쳐 실행하며,
    상기 전류 생성용 트랜지스터는 게이트 단자와, 제 1 단자와, 제 2 단자를 갖고,
    상기 리프레시 동작은,
    상기 게이트 단자와 상기 제 1 단자를 전기적으로 접속한 상태에서 상기 제 2 단자에 제 1 전압을 인가함으로써, 상기 게이트 단자의 전압을 상기 제 1 전압과 상기 전류 생성용 트랜지스터의 임계값 전압에 따른 전압값으로 설정하여 상기 용량부에 유지시키는 보상 동작과,
    상기 게이트 단자와 상기 제 1 단자를 전기적으로 분리한 상태에서 상기 제 1 전압과는 상이한 제 2 전압을 상기 제 2 단자에 인가함으로써, 상기 보상 동작에서 상기 용량부에 유지된 전압에 따른 상기 기준 전류를 상기 제 1 단자와 상기 제 2 단자 사이에 발생시키는 생성 동작을 포함하는 것을 특징으로 하는 전기 광학 장치의 구동 회로.
  8. 제 7 항에 있어서,
    상기 보상 동작은,
    제 1 기간에서, 상기 게이트 단자와 상기 제 1 단자를 전기적으로 접속한 상태에서 상기 제 2 단자에 상기 제 1 전압을 인가하는 동시에 상기 게이트 단자에 소정 전압을 인가하는 제 1 동작과,
    상기 제 1 기간에 이어진 제 2 기간에서, 상기 게이트 단자와 상기 제 1 단자의 전기적인 접속을 유지한 채 상기 게이트 단자에 대한 상기 소정 전압의 인가를 정지함으로써, 상기 게이트 단자의 전압을 상기 제 1 전압과 상기 전류 생성용 트랜지스터의 임계값 전압에 따른 전압값으로 설정하여 상기 용량부에 유지시키는 제 2 동작을 포함하며,
    상기 생성 동작은,
    상기 제 2 기간에 이어진 제 3 기간에서, 상기 게이트 단자와 상기 제 1 단자를 전기적으로 분리하는 제 3 동작과,
    상기 제 3 기간의 경과 후의 제 4 기간에서, 상기 제 2 단자에 상기 제 2 전 압을 인가함으로써, 상기 제 2 동작에서 상기 용량부에 유지된 전압에 따른 상기 기준 전류를 상기 제 1 단자와 상기 제 2 단자 사이에 발생시키는 제 4 동작을 포함하는 것을 특징으로 하는 전기 광학 장치의 구동 회로.
  9. 제 7 항 또는 제 8 항에 있어서,
    상기 전류 생성용 트랜지스터는 각각의 게이트 단자가 상기 용량부에 공통으로 접속된 복수의 트랜지스터를 포함하고,
    상기 신호 출력 수단은 상기 복수의 트랜지스터 중 1 이상의 트랜지스터를 계조 데이터에 따라 선택하고, 상기 1 이상의 트랜지스터에서의 제 1 단자와 제 2 단자 사이에 흐르는 전류의 총 합계를 데이터 신호로서 출력하는 것을 특징으로 하는 전기 광학 장치의 구동 회로.
  10. 제 8 항에 있어서,
    상기 전압 생성용 트랜지스터의 게이트 단자의 전압은 제 3 전압이 인가되는 제 1 단자와 상기 게이트 단자에 접속된 제 2 단자 사이에 흐르는 상기 기준 전류에 따라 기준 전압으로 설정되며,
    상기 신호 출력 수단은 상기 전압 생성용 트랜지스터의 게이트 단자의 기준 전압에 따른 데이터 신호를 계조 데이터에 의거하여 생성해서 상기 데이터선에 출력하고,
    상기 제 1 동작은 상기 전류 생성용 트랜지스터의 제 1 단자와 상기 전압 생성용 트랜지스터의 제 2 단자를 전기적으로 접속함으로써, 상기 전류 생성용 트랜지스터의 게이트 단자의 전압을, 상기 전류 생성용 트랜지스터와 상기 전압 생성용 트랜지스터의 온(ON) 저항의 비(比)와 상기 제 1 전압과 상기 제 3 전압에 따른 상기 소정 전압으로 설정하는 동작을 포함하고,
    상기 제 2 동작은 상기 전류 생성용 트랜지스터의 제 1 단자와 상기 전압 생성용 트랜지스터의 제 2 단자를 전기적으로 분리함으로써 상기 소정 전압의 인가를 정지시키는 동작을 포함하는 것을 특징으로 하는 전기 광학 장치의 구동 회로.
  11. 제 8 항에 있어서,
    상기 제 2 기간은 상기 전류 생성용 트랜지스터의 게이트 단자의 전압이 상기 제 1 기간에서 설정된 상기 소정 전압으로부터, 상기 제 1 전압과 상기 전류 생성용 트랜지스터의 임계값 전압의 차분값으로 변화될 때까지의 시간 길이보다도 짧은 기간인 것을 특징으로 하는 전기 광학 장치의 구동 회로.
  12. 제 8 항에 있어서,
    상기 제 2 기간은 상기 전류 생성용 트랜지스터의 게이트 단자의 전압이 상기 제 1 기간에서 설정된 상기 소정 전압으로부터, 상기 제 1 전압과 상기 전류 생성용 트랜지스터의 임계값 전압의 차분값으로 변화될 때까지의 시간 길이보다도 긴 기간인 것을 특징으로 하는 전기 광학 장치의 구동 회로.
  13. 데이터선에 출력되는 데이터 신호에 따라 각각의 계조가 제어되는 전기 광학 소자를 구비한 전기 광학 장치의 구동 회로로서,
    기준 전류를 생성하는 전류 생성용 트랜지스터와,
    상기 기준 전류에 대응하는 기준 전압을 생성하는 전압 생성용 트랜지스터와,
    상기 기준 전압 및 계조 데이터에 기초하여, 데이터 신호를 생성하여 상기 데이터선에 출력하는 신호 출력 수단과,
    제 1 전극과 상기 전류 생성용 트랜지스터의 게이트 단자에 접속된 제 2 전극을 갖는 용량부를 구비하며,
    상기 전류 생성용 트랜지스터의 게이트 단자의 전위를 소정값으로 설정하는 리프레시 동작을 복수 회에 걸쳐 실행하며,
    상기 전류 생성용 트랜지스터는 게이트 단자와, 제 1 단자와, 소정 전압이 인가되는 제 2 단자를 포함하고,
    상기 리프레시 동작은,
    상기 제 1 전극에 제 1 전압을 인가한 상태에서 상기 전류 생성용 트랜지스터의 게이트 단자와 제 1 단자를 전기적으로 접속함으로써, 상기 소정 전압과 상기 전류 생성용 트랜지스터의 임계값 전압에 따른 전압을 상기 제 2 전극에 인가하는 보상 동작과,
    상기 전류 생성용 트랜지스터의 게이트 단자와 제 1 단자를 전기적으로 분리한 상태에서 상기 제 1 전극의 전압을 상기 제 1 전압과는 상이한 제 2 전압으로 변화시킴으로써, 상기 제 2 전극의 전압을 상기 보상 동작에서 설정된 전압으로부터 상기 제 1 전압과 상기 제 2 전압의 차이에 따라 변화시키고, 이 변화 후의 전압에 따른 상기 기준 전류를 상기 제 1 단자와 상기 제 2 단자 사이에 발생시키는 생성 동작을 포함하는 것을 특징으로 하는 전기 광학 장치의 구동 회로.
  14. 제 13 항에 있어서,
    상기 보상 동작은,
    제 1 기간에서, 상기 제 2 전극과 상기 전류 생성용 트랜지스터의 게이트 단 자를 전기적으로 분리한 상태에서 상기 제 1 전극에 상기 제 1 전압을 인가하는 동시에 상기 제 2 전극에 제 3 전압을 인가하는 제 1 동작과,
    상기 제 1 기간에 이어진 제 2 기간에서, 상기 제 2 전극에 대한 상기 제 3 전압의 인가를 정지한 후에 상기 제 2 전극을 상기 전류 생성용 트랜지스터의 게이트 단자에 접속하는 제 2 동작과,
    상기 제 2 기간에 이어진 제 3 기간에서, 상기 전류 생성용 트랜지스터의 게이트 단자와 제 1 단자를 접속함으로써, 상기 제 2 전극의 전압을 상기 소정 전압과 상기 전류 생성용 트랜지스터의 임계값 전압에 따른 전압으로 설정하는 제 3 동작을 포함하며,
    상기 생성 동작은,
    제 3 기간에 이어진 제 4 기간에서, 상기 전류 생성용 트랜지스터의 게이트 단자와 제 1 단자를 전기적으로 분리하는 제 4 동작과,
    상기 제 4 기간에 이어진 제 5 기간에서, 상기 제 1 전극의 전압을 상기 제 2 전압으로 변화시킴으로써, 상기 제 1 단자와 상기 제 2 단자 사이에 상기 기준 전류를 발생시키는 제 5 동작을 포함하는 것을 특징으로 하는 전기 광학 장치의 구동 회로.
  15. 제 1 항에 있어서,
    상기 전류 생성용 트랜지스터와 상기 신호 출력 수단을 각각 포함하는 복수의 단위 회로를 구비하는 것을 특징으로 하는 전기 광학 장치의 구동 회로.
  16. 제 1 항에 있어서,
    1개의 상기 변환 수단에 의해 생성된 기준 전압에 따른 데이터 신호를 각각이 생성하는 복수의 상기 신호 출력 수단을 구비하는 것을 특징으로 하는 전기 광학 장치의 구동 회로.
  17. 제 1 항에 있어서,
    복수의 상기 전류 생성용 트랜지스터 및 상기 변환 수단과,
    상기 복수의 전류 생성용 트랜지스터 및 상기 변환 수단 중 어느 것인가를 선택하는 선택 수단을 더 구비하며,
    상기 신호 출력 수단은 상기 선택 수단에 의해 선택된 상기 전류 생성용 트랜지스터 및 상기 변환 수단이 생성한 기준 전압에 따른 데이터 신호를 계조 데이터에 의거하여 생성해서 상기 데이터선에 출력하는 것을 특징으로 하는 전기 광학 장치의 구동 회로.
  18. 제 17 항에 있어서,
    복수의 상기 전류 생성용 트랜지스터 및 상기 변환 수단의 각각은 서로 다른 타이밍에서 리프레시 동작을 실행하는 것을 특징으로 하는 전기 광학 장치의 구동 회로.
  19. 제 1 항에 있어서,
    소정 기간마다 상기 리프레시 동작을 실행하는 것을 특징으로 하는 전기 광학 장치의 구동 회로.
  20. 제 1 항에 있어서,
    서로 전후(前後)하는 수평 주사 기간 사이의 블랭킹(blanking) 기간 또는 서로 전후하는 수직 주사 기간 사이의 블랭킹 기간에서 상기 리프레시 동작을 실행하는 것을 특징으로 하는 전기 광학 장치의 구동 회로.
  21. 제 1 항에 있어서,
    상기 신호 출력 수단이 동작을 개시하기 전의 타이밍에 상기 리프레시 동작을 실행하고,
    상기 신호 출력 수단이 동작한 후, 상기 신호 출력 수단의 동작을 정지시킨 타이밍에서 상기 리프레시 동작을 실행하는 것을 특징으로 하는 전기 광학 장치의 구동 회로.
  22. 데이터선에 출력되는 데이터 신호에 따라 각각의 계조가 제어되는 복수의 전기 광학 소자와,
    제 1 항에 기재된 구동 회로를 구비하는 것을 특징으로 하는 전기 광학 장치.
  23. 제 22 항에 기재된 전기 광학 장치를 구비하는 전자 기기.
  24. 데이터선에 출력되는 데이터 신호에 따라 각각의 계조가 제어되는 복수의 전기 광학 소자와, 기준 전류를 생성하는 전류 생성용 트랜지스터와, 상기 기준 전류에 대응하는 기준 전압을 생성하는 변환 수단과, 상기 기준 전압 및 계조 데이터에 의거하여 데이터 신호를 생성해서 상기 데이터선에 출력하는 신호 출력 수단을 구비하는 전기 광학 장치의 구동 방법으로서,
    상기 전류 생성용 트랜지스터의 게이트 단자의 전위를 소정값으로 설정하는 리프레시 동작을 복수 회에 걸쳐 실행하는 것을 특징으로 하는 전기 광학 장치의 구동 방법.
  25. 제 24 항에 있어서,
    제 1 단자에 전압이 인가되고, 제 2 단자와 게이트 단자가 전기적으로 접속된 보상용 트랜지스터와,
    상기 보상용 트랜지스터의 게이트 단자에 제 1 전극이 접속되고, 접지 전위에 제 2 전극이 접속되며, 상기 보상용 트랜지스터의 게이트 단자의 전압을 유지하는 용량부를 더 포함하며,
    상기 보상용 트랜지스터를 온 상태로 하는 온 전압을 상기 보상용 트랜지스터의 게이트 단자에 인가하는 상기 리프레시 동작을 복수 회에 걸쳐 실행하고, 상기 전류 생성용 트랜지스터는 상기 용량부가 유지하는 전압에 따른 상기 기준 전류를 생성하는 것을 특징으로 하는 전기 광학 장치의 구동 방법.
  26. 데이터선에 출력되는 데이터 신호에 따라 각각의 계조가 제어되는 전기 광학 소자와, 기준 전류를 생성하는 전류 생성용 트랜지스터와, 상기 기준 전류에 대응하는 기준 전압을 생성하는 전압 생성용 트랜지스터와, 상기 기준 전압 및 계조 데이터에 기초하여, 데이터 신호를 생성하여 상기 데이터선에 출력하는 신호 출력 수단과, 상기 전류 생성용 트랜지스터의 게이트 단자에 제 1 전극이 접속되고 전원 전위에 제 2 전극이 접속되며 상기 전류 생성용 트랜지스터의 게이트 단자의 전압을 유지하는 용량부를 구비하는 전기 광학 장치의 구동 방법으로서,
    상기 전류 생성용 트랜지스터의 게이트 단자의 전위를 소정값으로 설정하는 리프레시 동작을 복수 회에 걸쳐 실행하며,
    상기 전류 생성용 트랜지스터는 게이트 단자와, 제 1 단자와, 제 2 단자를 포함하고,
    상기 리프레시 동작은,
    상기 게이트 단자와 상기 제 1 단자를 전기적으로 접속한 상태에서 상기 제 2 단자에 제 1 전압을 인가함으로써, 상기 게이트 단자의 전압을 상기 제 1 전압과 상기 전류 생성용 트랜지스터의 임계값 전압에 따른 전압값으로 설정하여 상기 용량부에 유지시키는 보상 동작과,
    상기 게이트 단자와 상기 제 1 단자를 전기적으로 분리한 상태에서 상기 제 1 전압과는 상이한 제 2 전압을 상기 제 2 단자에 인가함으로써, 상기 보상 동작에서 상기 용량부에 유지된 전압에 따른 상기 기준 전류를 상기 제 1 단자와 상기 제 2 단자 사이에 발생시키는 생성 동작을 포함하는 것을 특징으로 하는 전기 광학 장치의 구동 방법.
  27. 데이터선에 출력되는 데이터 신호에 따라 각각의 계조가 제어되는 전기 광학 소자를 구비한 전기 광학 장치의 구동 회로와, 기준 전류를 생성하는 전류 생성용 트랜지스터와, 상기 기준 전류에 대응하는 기준 전압을 생성하는 전압 생성용 트랜지스터와, 상기 기준 전압 및 계조 데이터에 기초하여, 데이터 신호를 생성하여 상기 데이터선에 출력하는 신호 출력 수단과, 제 1 전극과 상기 전류 생성용 트랜지스터의 게이트 단자에 접속된 제 2 전극을 갖는 용량부를 구비하는 전기 광학 장치의 구동 방법으로서,
    상기 전류 생성용 트랜지스터의 게이트 단자의 전위를 소정값으로 설정하는 리프레시 동작을 복수 회에 걸쳐 실행하며,
    상기 전류 생성용 트랜지스터는 게이트 단자와, 제 1 단자와, 소정 전압이 인가되는 제 2 단자를 포함하고,
    상기 리프레시 동작은,
    상기 제 1 전극에 제 1 전압을 인가한 상태에서 상기 전류 생성용 트랜지스터의 게이트 단자와 제 1 단자를 전기적으로 접속함으로써, 상기 소정 전압과 상기 전류 생성용 트랜지스터의 임계값 전압에 따른 전압을 상기 제 2 전극에 인가하는 보상 동작과,
    상기 전류 생성용 트랜지스터의 게이트 단자와 제 1 단자를 전기적으로 분리한 상태에서 상기 제 1 전극의 전압을 상기 제 1 전압과는 상이한 제 2 전압으로 변화시킴으로써, 상기 제 2 전극의 전압을 상기 보상 동작에서 설정된 전압으로부터 상기 제 1 전압과 상기 제 2 전압의 차이에 따라 변화시키고, 이 변화 후의 전압에 따른 상기 기준 전류를 상기 제 1 단자와 상기 제 2 단자 사이에 발생시키는 생성 동작을 포함하는 것을 특징으로 하는 전기 광학 장치의 구동 방법.
KR1020060003949A 2005-01-17 2006-01-13 전기 광학 장치, 구동 회로, 구동 방법 및 전자 기기 KR100760966B1 (ko)

Applications Claiming Priority (8)

Application Number Priority Date Filing Date Title
JPJP-P-2005-00008702 2005-01-17
JP2005008702 2005-01-17
JP2005011180 2005-01-19
JPJP-P-2005-00011180 2005-01-19
JPJP-P-2005-00076715 2005-03-17
JP2005076715 2005-03-17
JP2005311451A JP4501839B2 (ja) 2005-01-17 2005-10-26 電気光学装置、駆動回路及び電子機器
JPJP-P-2005-00311451 2005-10-26

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR1020070013705A Division KR100760550B1 (ko) 2005-01-17 2007-02-09 전기 광학 장치의 구동 방법 및 구동 회로

Publications (2)

Publication Number Publication Date
KR20060083877A KR20060083877A (ko) 2006-07-21
KR100760966B1 true KR100760966B1 (ko) 2007-09-21

Family

ID=36683344

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020060003949A KR100760966B1 (ko) 2005-01-17 2006-01-13 전기 광학 장치, 구동 회로, 구동 방법 및 전자 기기
KR1020070013705A KR100760550B1 (ko) 2005-01-17 2007-02-09 전기 광학 장치의 구동 방법 및 구동 회로

Family Applications After (1)

Application Number Title Priority Date Filing Date
KR1020070013705A KR100760550B1 (ko) 2005-01-17 2007-02-09 전기 광학 장치의 구동 방법 및 구동 회로

Country Status (4)

Country Link
US (1) US7760163B2 (ko)
JP (1) JP4501839B2 (ko)
KR (2) KR100760966B1 (ko)
TW (1) TWI314398B (ko)

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8294648B2 (en) * 2004-10-08 2012-10-23 Samsung Display Co., Ltd. Gray-scale current generating circuit, display device using the same, and display panel and driving method thereof
KR101310912B1 (ko) * 2006-06-30 2013-09-25 엘지디스플레이 주식회사 유기발광다이오드 표시소자 및 그의 구동 방법
JP4203772B2 (ja) * 2006-08-01 2009-01-07 ソニー株式会社 表示装置およびその駆動方法
US7956831B2 (en) * 2007-05-30 2011-06-07 Honeywell Interntional Inc. Apparatus, systems, and methods for dimming an active matrix light-emitting diode (LED) display
US20080315942A1 (en) * 2007-06-20 2008-12-25 Advantech Global, Ltd Vt Stabilization of TFT's In OLED Backplanes
KR100893473B1 (ko) 2008-02-28 2009-04-17 삼성모바일디스플레이주식회사 유기전계발광 표시장치 및 그의 구동방법
JP4780134B2 (ja) * 2008-04-09 2011-09-28 ソニー株式会社 画像表示装置及び画像表示装置の駆動方法
KR101579838B1 (ko) * 2009-10-21 2015-12-24 삼성전자주식회사 안정화된 구동전압을 이용하는 장치 및 디스플레이 시스템
TWI434275B (zh) * 2011-09-13 2014-04-11 Au Optronics Corp 顯示器及直流/直流轉換器控制方法
TWI475541B (zh) * 2012-09-21 2015-03-01 Chunghwa Picture Tubes Ltd 有機發光二極體顯示裝置
KR102072795B1 (ko) * 2013-08-12 2020-02-04 삼성디스플레이 주식회사 유기 전계 발광 표시 장치 및 이의 구동 방법
KR102231774B1 (ko) * 2014-09-24 2021-03-25 삼성디스플레이 주식회사 전원 전압의 변동을 보상하는 표시 장치
TWI566222B (zh) * 2015-12-08 2017-01-11 友達光電股份有限公司 顯示裝置及其控制方法
JP6733361B2 (ja) * 2016-06-28 2020-07-29 セイコーエプソン株式会社 表示装置及び電子機器
CN106531067B (zh) * 2016-12-23 2019-08-30 上海天马有机发光显示技术有限公司 一种像素电路及其显示装置
CN110556072A (zh) 2018-05-31 2019-12-10 三星电子株式会社 显示面板以及显示面板的驱动方法
KR102538484B1 (ko) 2018-10-04 2023-06-01 삼성전자주식회사 디스플레이 패널 및 디스플레이 패널의 구동 방법
KR102538488B1 (ko) * 2018-10-04 2023-06-01 삼성전자주식회사 디스플레이 패널 및 디스플레이 패널의 구동 방법
CN116325504A (zh) 2020-10-07 2023-06-23 索尼半导体解决方案公司 信号线驱动电路
CN113053301B (zh) * 2021-03-23 2022-08-19 京东方科技集团股份有限公司 像素驱动电路、像素驱动方法、显示面板及显示装置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2004102516A1 (ja) 2003-05-16 2004-11-25 Toshiba Matsushita Display Technology Co., Ltd. アクティブマトリクス型表示装置及びデジタルアナログ変換器
KR20040101936A (ko) * 2003-05-26 2004-12-03 가시오게산키 가부시키가이샤 전류생성공급회로 및 표시장치

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03118168A (ja) * 1989-09-20 1991-05-20 Hewlett Packard Co <Hp> Ｌｅｄプリントヘッド駆動回路
US6956547B2 (en) * 2001-06-30 2005-10-18 Lg.Philips Lcd Co., Ltd. Driving circuit and method of driving an organic electroluminescence device
US7012597B2 (en) 2001-08-02 2006-03-14 Seiko Epson Corporation Supply of a programming current to a pixel
JP2003233347A (ja) * 2001-08-02 2003-08-22 Seiko Epson Corp 画素へのプログラミング電流の供給
CN100382130C (zh) 2001-08-29 2008-04-16 日本电气株式会社 用于驱动电流负载器件的半导体器件及提供的电流负载器件
JP4193452B2 (ja) * 2001-08-29 2008-12-10 日本電気株式会社 電流負荷デバイス駆動用半導体装置及びそれを備えた電流負荷デバイス
JP2004004788A (ja) 2002-04-24 2004-01-08 Seiko Epson Corp 電子素子の制御回路、電子回路、電気光学装置、電気光学装置の駆動方法、及び電子機器、並びに電子素子の制御方法
JP4123037B2 (ja) * 2002-04-24 2008-07-23 セイコーエプソン株式会社 電気光学装置及びその駆動方法、並びに電子機器
CN100517441C (zh) * 2002-06-19 2009-07-22 三菱电机株式会社 显示装置
JP4082134B2 (ja) * 2002-08-22 2008-04-30 セイコーエプソン株式会社 電子回路、電気光学装置及び電子機器
JP2004254190A (ja) 2003-02-21 2004-09-09 Seiko Epson Corp 電子回路、電子装置、電気光学装置及び電子機器
JP2004349814A (ja) * 2003-05-20 2004-12-09 Seiko Epson Corp デジタル・アナログ変換回路、電気光学装置及び電子機器
JP2004361575A (ja) * 2003-06-03 2004-12-24 Casio Comput Co Ltd 電流生成供給回路及びその制御方法並びに該電流生成供給回路を備えた表示装置
JP4103139B2 (ja) * 2003-06-03 2008-06-18 カシオ計算機株式会社 電流生成供給回路及び該電流生成供給回路を備えた表示装置
JP4232193B2 (ja) * 2003-05-26 2009-03-04 カシオ計算機株式会社 電流生成供給回路及び電流生成供給回路を備えた表示装置
JP2005017977A (ja) * 2003-06-30 2005-01-20 Casio Comput Co Ltd 電流生成供給回路及び該電流生成供給回路を備えた表示装置
JP4205629B2 (ja) * 2003-07-07 2009-01-07 セイコーエプソン株式会社 デジタル／アナログ変換回路、電気光学装置及び電子機器
JP4890737B2 (ja) * 2003-12-01 2012-03-07 日本電気株式会社 電流駆動型デバイスの駆動回路、電流駆動型装置及びその駆動方法
JP4639593B2 (ja) * 2004-01-15 2011-02-23 セイコーエプソン株式会社 半導体集積回路、電気光学装置、電子機器及び半導体集積回路の製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2004102516A1 (ja) 2003-05-16 2004-11-25 Toshiba Matsushita Display Technology Co., Ltd. アクティブマトリクス型表示装置及びデジタルアナログ変換器
KR20040101936A (ko) * 2003-05-26 2004-12-03 가시오게산키 가부시키가이샤 전류생성공급회로 및 표시장치

Also Published As

Publication number Publication date
JP2006293289A (ja) 2006-10-26
TWI314398B (en) 2009-09-01
US20060158396A1 (en) 2006-07-20
KR20070027671A (ko) 2007-03-09
JP4501839B2 (ja) 2010-07-14
US7760163B2 (en) 2010-07-20
TW200627805A (en) 2006-08-01
KR100760550B1 (ko) 2007-09-20
KR20060083877A (ko) 2006-07-21

Similar Documents

Publication Publication Date Title
KR100760966B1 (ko) 전기 광학 장치, 구동 회로, 구동 방법 및 전자 기기
KR101326698B1 (ko) 액티브 매트릭스형 발광 장치, 전자기기 및 액티브매트릭스형 발광 장치의 화소 구동 방법
KR101363380B1 (ko) 발광 장치, 화소 회로의 구동 방법 및 구동 회로
KR100799288B1 (ko) 전자 회로, 전자 장치, 전자 장치의 구동 방법, 전기 광학장치 및 전자 기기
KR101403505B1 (ko) 화소 회로의 구동 방법, 전기 광학 장치 및 전자기기
US8077118B2 (en) Display apparatus and driving method thereof
KR20070009462A (ko) 전자 장치, 그 구동 방법, 전기 광학 장치 및 전자 기기
KR20110095811A (ko) 발광 장치, 발광 장치의 구동 방법 및 전자 기기
KR20070120450A (ko) 전자 회로, 그 구동 방법, 전자 장치 및 전자 기기
KR100692456B1 (ko) 구동 회로, 전기 광학 장치와 전기 광학 장치의 구동 방법및 전자 기기
KR20080043712A (ko) 전자 회로, 전자 장치, 그 구동 방법, 전기 광학 장치 및전자 기기
JP5392963B2 (ja) 電気光学装置及び電子機器
KR100726856B1 (ko) 전기 광학 장치와 그 구동 방법, 데이터선 구동 회로, 신호처리 회로 및 전자 기기
JP5821226B2 (ja) 電気光学装置、電子機器および電気光学装置の駆動方法
JP5011682B2 (ja) 電子装置および電子機器
KR100502926B1 (ko) 발광 표시 장치 및 그 표시 패널과 구동 방법
JP4946074B2 (ja) 表示装置、その駆動方法、および電子機器
KR100743169B1 (ko) 전기 광학 장치, 그 구동 회로 및 전자 기기
US7145531B2 (en) Electronic circuit, electronic device, electro-optical apparatus, and electronic unit
JP2011033678A (ja) 発光装置、電子機器および発光装置の駆動方法
CN110738963B (zh) 显示器驱动电路
KR20230033789A (ko) 화소회로 및 이를 이용한 표시 장치
JP4665476B2 (ja) 電気光学装置、その駆動方法および電子機器

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
A107 Divisional application of patent
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
G170 Re-publication after modification of scope of protection [patent]
FPAY Annual fee payment

Payment date: 20120821

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20130819

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20140826

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20150820

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20160818

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20170823

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20180904

Year of fee payment: 12