KR20110095811A - 발광 장치, 발광 장치의 구동 방법 및 전자 기기 - Google Patents

발광 장치, 발광 장치의 구동 방법 및 전자 기기 Download PDF

Info

Publication number
KR20110095811A
KR20110095811A KR1020110005838A KR20110005838A KR20110095811A KR 20110095811 A KR20110095811 A KR 20110095811A KR 1020110005838 A KR1020110005838 A KR 1020110005838A KR 20110005838 A KR20110005838 A KR 20110005838A KR 20110095811 A KR20110095811 A KR 20110095811A
Authority
KR
South Korea
Prior art keywords
potential
period
light emitting
driving transistor
transistor
Prior art date
Application number
KR1020110005838A
Other languages
English (en)
Inventor
히토시 오타
Original Assignee
세이코 엡슨 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 세이코 엡슨 가부시키가이샤 filed Critical 세이코 엡슨 가부시키가이샤
Publication of KR20110095811A publication Critical patent/KR20110095811A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0819—Several active elements per pixel in active matrix panels used for counteracting undesired variations, e.g. feedback or autozeroing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0852—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor being a dynamic memory with more than one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0876—Supplementary capacities in pixels having special driving circuits and electrodes instead of being connected to common electrode or ground; Use of additional capacitively coupled compensation electrodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of El Displays (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

발광 장치(100)는, 구동 트랜지스터(T_DR)와, 발광 소자(E)와, 구동 트랜지스터(T_DR)의 게이트와 소스와의 사이에 개재하는 제1 용량 소자(C1)와, 선택 트랜지스터(T_SL)와, 세트 전류(Is)를 생성하기 위한 전류 생성 수단을 포함하는 화소 회로(P)와, 구동 회로(20)를 구비한다. 구동 회로(20)는, 데이터 전위(VD)가 화소 회로(P)에 기입되는 기입 기간(P_WR) 전의 전류 세트 기간(P_S)에 있어서, 소정의 크기의 세트 전류(Is)를 생성하도록 전류 생성 수단을 제어함으로써, 구동 트랜지스터(T_DR)의 게이트·소스 간의 전압(제1 용량 소자(C1)의 양단간의 전압)을, 당해 세트 전류(Is)가 구동 트랜지스터(T_DR)를 흐르는 데에 필요한 값으로 설정한다.

Description

발광 장치, 발광 장치의 구동 방법 및 전자 기기{LIGHT EMITTING DEVICE, METHOD OF DRIVING LIGHT EMITTING DEVICE, AND ELECTRONIC APPARATUS}
본 발명은 발광 장치, 발광 장치의 구동 방법 및 전자 기기에 관한 것이다.
최근, 유기 EL(ElectroLuminescent) 소자나 발광 폴리머 소자 등으로 불리는 유기 발광 다이오드(Organic Light Emitting Diode, 이하 「OLED」라고 함) 소자 등의 발광 소자를 이용한 발광 장치가 각종 제안되고 있다.
예를 들면 특허문헌 1에는, 도 20에 나타내는 화소 회로(P0)를 이용한 발광 장치가 개시되어 있다. 도 20에 나타내는 바와 같이, 화소 회로(P0)는, 급전선(DSL101)과 접지 배선(3H)과의 사이에 직렬로 접속되는 구동 트랜지스터(3B) 및 발광 소자(3D)와, 구동 트랜지스터(3B)의 게이트와 신호선(DTL101)과의 사이에 배치되는 샘플링용 트랜지스터(3A)와, 용량 소자(3C)를 갖는다. 샘플링용 트랜지스터(3A)는, 주사선(WSL101)으로부터 공급되는 제어 신호에 따라 도통한다. 이 화소 회로(P0)를 구동하는 구동 회로(주(主) 스캐너)는, 신호 전위의 샘플링에 선행하는 복수의 수평 주사 기간(H)에 걸쳐 보상 동작을 행하여, 구동 트랜지스터(3B)의 문턱값 전압에 상당하는 전압을 용량 소자(3C)에 보지(保持; holding)한다. 이하, 도 21을 참조하면서, 그 구체적인 내용을 설명한다.
도 21의 타이밍 차트에서는, 화소 회로(P0)의 동작의 천이(transition)에 맞추어 기간 (B)∼(L)로 구분되어 있다. 발광 기간(B)에서는 발광 소자(3D)가 발광 상태에 있다. 그 후, 기간(C)에 들어가면, 새로운 필드 기간이 개시되어, 급전선(DSL101)의 전위가 고전위(Vcc_H)로부터 저전위(Vcc_L)로 전환된다. 저전위(Vcc_L)는, 발광 소자(3B)의 양단간의 전압이 발광 문턱값 전압을 하회하는 값으로 설정되기 때문에, 발광 소자(3D)는 비(非)발광 상태가 된다. 다음으로, 기간(D)에 진입하면, 최초의 수평 주사 기간(H)이 개시된다. 기간(D)에서는, 주사선(WSL101)의 전위가 하이 레벨로 천이되고, 신호선(DTL101)의 전위는 기준 전위(Vo)로 설정된다. 이에 따라, 구동 트랜지스터(3B)의 게이트의 전위는 기준 전위(Vo)로 설정된다. 기준 전위(Vo)와 전위(Vcc_L)와의 차분의 전압은 구동 트랜지스터(3B)의 문턱값 전압을 충분히 상회하는 값으로 설정되기 때문에, 구동 트랜지스터(3B)의 소스의 전위는 Vcc_L로 설정(초기화)된다. 다음으로, 보상 기간(E)에 진입하면, 1회째의 보상 동작이 행해진다. 보다 구체적으로는, 급전선(DSL101)의 전위가 저전위(Vcc_L)로부터 고전위(Vcc_H)로 설정됨으로써, 구동 트랜지스터(3B)의 소스의 전위가 상승을 개시하여, 구동 트랜지스터(3B)의 게이트·소스 간의 전압은 문턱값 전압에 점차로 근접한다. 이어서, 수평 주사 기간(H)의 후반의 기간(F)에 들어가면, 신호선(DTL101)의 전위는 신호 전위(Vin)로 설정된다. 이 기간(F)에 있어서는, 다른 행의 화소 회로가 신호 전위(Vin)의 샘플링을 행하기 때문에, 주사선(WSL101)의 전위는 로우 레벨로 설정되어 샘플링용 트랜지스터(3A)는 오프 상태가 된다.
다음으로, 제2번째의 수평 주사 기간(H)이 개시되면, 그 전반은 재차 보상 기간(G)이 되어, 신호선(DTL101)의 전위는 기준 전위(Vo)로 설정되는 한편, 주사선(WSL101)의 전위는 하이 레벨로 설정되어, 2회째의 보상 동작이 행해진다. 후반의 기간(H)에 있어서는, 다른 행의 화소 회로에 의한 샘플링이 행해지기 때문에, 신호선(DTL101)의 전위가 신호 전위(Vin)로 설정되는 한편, 주사선(WSL101)의 전위는 로우 레벨로 설정된다. 다음으로, 제3번째의 수평 주사 기간(H)이 개시되면, 그 전반은 재차 보상 기간(I)이 되어, 3회째의 보상 동작이 행해진다. 이어서, 기간(j)에 진입하면, 신호선(DTL101)의 전위가 신호 전위(Vin)로 설정된다. 그리고, 샘플링 기간(K)에 진입하면, 주사선(WSL101)의 전위가 하이 레벨로 설정되어 샘플링용 트랜지스터(3A)가 온 상태가 되고, 구동 트랜지스터(3B)의 게이트의 전위는 신호 전위(Vin)로 설정된다. 이에 따라, 신호 전위(Vin)에 따른 전류가 OLED 소자(3D)에 부수하는 용량으로 흘러들기 때문에, 구동 트랜지스터(3B)의 소스의 전위가 상승하여, 부귀환(negative feedback)에 의한 이동도 보상 동작이 행해진다. 그 후, 발광 기간(L)에 들어가면, 주사선(WSL101)의 전위는 로우 레벨로 설정되어 샘플링용 트랜지스터(3A)가 오프 상태가 되고, 구동 트랜지스터(3B)의 게이트는 전기적으로 플로팅(floating) 상태가 된다. 용량 소자(3C)의 양단간의 전압에 따른 전류가 구동 트랜지스터(3B)를 흐름으로써 구동 트랜지스터(3B)의 소스의 전위는 상승하고, 구동 트랜지스터(3B)의 게이트의 전위는 소스의 전위에 연동되어 상승한다(부트스트랩(boot strap) 동작). 그리고, 구동 트랜지스터(3B)의 소스의 전위가 발광 문턱값을 초과하면, 발광 소자(3D)는 발광한다.
일본공개특허공보 2008-122632호
그러나, 전술한 특허문헌 1에 있어서는, 신호 전위(Vin)의 샘플링에 선행하는 복수의 수평 주사 기간(H)에 걸쳐 보상 동작이 행해지기 때문에, 그만큼 발광 기간의 시간 길이가 짧아진다. 따라서, 특허문헌 1에 개시된 기술에서는, 발광 기간의 시간 길이를 충분히 확보하는 것이 곤란하다는 문제가 있다.
본 발명은 이러한 사정을 감안하여 이루어진 것으로, 데이터 기입 기간의 직전에 있어서의 구동 트랜지스터의 게이트·소스 간의 전압을 소망하는 값으로 설정하는 데에 요하는 시간을 짧게 하여, 발광 기간의 시간 길이를 충분히 확보한다는 과제의 해결을 목적으로 하고 있다.
이상의 과제를 해결하기 위해, 본 발명에 따른 발광 장치는, 화소 회로와, 화소 회로를 구동하는 구동 회로를 구비하고, 화소 회로는, 고전위측 전원선과 저전위측 전원선과의 사이에 직렬로 접속되는 구동 트랜지스터 및 발광 소자와, 구동 트랜지스터의 게이트와 소스와의 사이에 배치되는 제1 용량 소자와, 구동 트랜지스터의 게이트와 데이터선과의 사이에 배치되는 선택 트랜지스터와, 고전위측 전원선으로부터, 구동 트랜지스터 및, 구동 트랜지스터와 발광 소자와의 사이에 개재하는 노드를 통과하여, 발광 소자로 이르는 경로와는 다른 경로로 분기하여 흐르는 세트 전류를 생성하기 위한 전류 생성 수단을 구비하고, 구동 회로는, 제1 기간(초기화 기간(P_RS))에 있어서, 구동 트랜지스터의 게이트의 전위를 초기화 전위로 설정함으로써 구동 트랜지스터를 도통시키고, 제1 기간 후의 제2 기간(전류 세트 기간(P_S))에 있어서, 소정의 크기의 세트 전류를 생성하도록 전류 생성 수단을 제어함으로써, 제1 용량 소자의 양단간의 전압을, 당해 세트 전류가 구동 트랜지스터를 흐르도록 하는 값으로 설정하고, 제2 기간 후의 제3 기간(기입 기간(P_WR))에 있어서, 선택 트랜지스터를 온 상태로 설정함과 함께 데이터선에 출력하는 전위를 발광 소자의 지정 계조에 따른 데이터 전위로 설정함으로써, 용량 소자의 양단간의 전압을 데이터 전위에 따른 값으로 설정하는 것을 특징으로 한다.
여기에서, 데이터 기입 기간의 직전에 있어서의 구동 트랜지스터의 게이트·소스 간의 전압이 당해 구동 트랜지스터의 문턱값 전압으로 설정되는 실시 형태(이하, 「종래예」라고 부름)를 상정한다. 종래예에서는, 구동 회로는, 데이터 기입 기간보다도 전의 기간(보상 기간)에 있어서, 구동 트랜지스터의 게이트의 전위를 소정의 값으로 유지한 채 구동 트랜지스터에 전류를 흘림으로써, 구동 트랜지스터의 게이트·소스 간의 전압을 문턱값 전압에 점근시켜 가지만, 구동 트랜지스터의 게이트·소스 간의 전압이 문턱값 전압에 가까워짐에 따라 구동 트랜지스터를 흐르는 전류는 미소(微小)한 값이 되어, 구동 트랜지스터의 게이트·소스 간의 전압의 시간 변화율도 매우 작아진다. 따라서, 구동 트랜지스터에 흐르는 전류의 값이 확실하게 제로가 되기까지에는(구동 트랜지스터의 게이트·소스 간의 전압이 확실하게 문턱값 전압에 도달하기까지에는), 매우 긴 시간을 요한다. 이 때문에, 종래예에서는, 발광 기간의 시간 길이를 충분히 확보하는 것이 곤란하다. 이에 대하여, 본 발명에서는, 데이터 기입 기간(제3 기간)의 직전의 제2 기간에 있어서, 구동 회로는, 소정의 크기의 세트 전류를 생성하도록 전류 생성 수단을 제어함으로써, 구동 트랜지스터의 게이트·소스 간의 전압(제1 용량 소자의 양단간의 전압)을, 당해 세트 전류가 구동 트랜지스터를 흐르는 데에 필요한 값으로 설정한다. 이에 따라, 데이터 기입 기간의 직전에 있어서의 구동 트랜지스터의 게이트·소스 간의 전압을 소망하는 값으로 설정하는 데에 요하는 시간 길이를, 종래예에 비하여 큰 폭으로 짧게 할 수 있다. 그 결과, 본 발명에 의하면, 종래예에 비하여 발광 기간의 시간 길이를 충분히 확보할 수 있다는 이점이 있다.
본 발명에 따른 발광 장치의 실시 형태로서, 전류 생성 수단은, 제1 전극과 제2 전극을 포함하는 제2 용량 소자와, 급전선을 구비하고, 제1 전극은 노드에 접속되는 한편, 제2 전극은 급전선에 접속되고, 구동 회로는, 제2 기간에 있어서, 소정의 크기의 세트 전류가 구동 트랜지스터를 흐르도록, 급전선에 출력하는 전위를 시간의 경과에 따라 변화시킨다. 이 실시 형태에 있어서는, 세트 전류는, 급전선에 출력되는 전위의 시간 변화율에 따른 값이 된다. 예를 들면 급전선에 출력되는 전위가 일정한 시간 변화율로 직선적으로 변화하는 것이면, 세트 전류의 값은 일정해지고, 제1 용량 소자의 양단간의 전압은, 그 세트 전류(일정값)가 구동 트랜지스터를 흐르는 데에 필요한 값으로 설정된다. 이 실시 형태에 의하면, 제2 기간에 있어서 구동 트랜지스터를 흐르는 세트 전류의 값이 변동하는 실시 형태에 비하여, 구동 트랜지스터의 게이트·소스 간의 전압을 소망하는 값으로 조정하기 쉽다는 이점이 있다. 또한, 본 발명에 따른 발광 장치의 다른 실시 형태로서, 전류 생성 수단은 정전류원으로 구성되어도 좋다.
본 발명에 따른 발광 장치는 각종 전자 기기에 이용된다. 전자 기기의 전형예는, 발광 장치를 표시 장치로서 이용한 기기이다. 본 발명에 따른 전자 기기로서는 퍼스널 컴퓨터나 휴대 전화기가 예시된다. 단, 본 발명에 따른 발광 장치의 용도는 화상의 표시로 한정되지 않는다. 예를 들면, 광선의 조사에 의해 감광체 드럼 등의 상 담지체(image carrying body)에 잠상(latent image)을 형성하기 위한 노광 장치(광 헤드)로서도 본 발명의 발광 장치가 적용된다.
본 발명은, 화소 회로를 구동하는 방법으로서도 특정된다. 본 발명에 따른 구동 방법은, 고전위측 전원선과 저전위측 전원선과의 사이에 직렬로 접속되는 구동 트랜지스터 및 발광 소자와, 구동 트랜지스터의 게이트와 소스와의 사이에 배치되는 제1 용량 소자를 구비한 화소 회로의 구동 방법으로서, 제1 기간에 있어서, 구동 트랜지스터의 게이트의 전위를 초기화 전위로 설정함으로써 구동 트랜지스터를 도통시키고, 제1 기간 후의 제2 기간에 있어서, 고전위측 전원선으로부터, 구동 트랜지스터 및, 구동 트랜지스터와 발광 소자와의 사이에 개재하는 노드를 통과하여, 급전선으로 분기하여 흐르는 소정의 크기의 세트 전류를 생성함으로써, 제1 용량 소자의 양단간의 전압을, 당해 세트 전류가 구동 트랜지스터를 흐르는 데에 필요한 값으로 설정하고, 제2 기간 후의 제3 기간에 있어서, 구동 트랜지스터의 게이트의 전위를 발광 소자의 지정 계조에 따른 전위로 설정한다. 이상의 구동 방법에 의해서도 본 발명에 따른 발광 장치와 동일한 효과가 얻어진다.
도 1은 본 발명의 제1 실시 형태에 따른 발광 장치의 블록도이다.
도 2는 화소 회로의 회로도이다.
도 3은 화소 회로의 동작을 나타내는 타이밍 차트이다.
도 4는 준비 기간에 있어서의 화소 회로의 동작을 나타내는 도면이다.
도 5는 리셋 기간에 있어서의 화소 회로의 동작을 나타내는 도면이다.
도 6은 전류 세트 기간에 있어서의 화소 회로의 동작을 나타내는 도면이다.
도 7은 기입 기간에 있어서의 화소 회로의 동작을 나타내는 도면이다.
도 8은 발광 기간에 있어서의 화소 회로의 동작을 나타내는 도면이다.
도 9는 본 발명의 제2 실시 형태에 따른 화소 회로의 회로도이다.
도 10은 화소 회로의 동작을 나타내는 타이밍 차트이다.
도 11은 초기화 기간에 있어서의 화소 회로의 동작을 나타내는 도면이다.
도 12는 전류 세트 기간에 있어서의 화소 회로의 동작을 나타내는 도면이다.
도 13은 기입 기간에 있어서의 화소 회로의 동작을 나타내는 도면이다.
도 14는 발광 기간에 있어서의 화소 회로의 동작을 나타내는 도면이다.
도 15는 본 발명의 변형예에 따른 화소 회로의 회로도이다.
도 16은 화소 회로의 동작을 나타내는 타이밍 차트이다.
도 17은 본 발명에 따른 전자 기기의 구체적인 형태를 나타내는 사시도이다.
도 18은 본 발명에 따른 전자 기기의 구체적인 형태를 나타내는 사시도이다.
도 19는 본 발명에 따른 전자 기기의 구체적인 형태를 나타내는 사시도이다.
도 20은 종래의 화소 회로의 회로도이다.
도 21은 종래의 화소 회로의 동작을 나타내는 타이밍 차트이다.
(발명을 실시하기 위한 형태)
<A: 제1 실시 형태>
도 1은 본 발명의 제1 실시 형태에 따른 발광 장치(100)의 개략 구성을 나타내는 블록도이다. 발광 장치(100)는 화상을 표시하는 표시체로서 전자 기기에 탑재된다. 도 1에 나타내는 바와 같이, 발광 장치(100)는, 복수의 화소 회로(P)가 배열된 소자부(표시 영역)(10)와, 각 화소 회로(P)를 구동하는 구동 회로(20)를 구비한다. 구동 회로(20)는, 주사선 구동 회로(21)와, 데이터선 구동 회로(23)와, 전위 생성 회로(25)를 포함하여 구성된다. 구동 회로(20)는, 예를 들면 복수의 집적 회로로 분산되어 실장된다. 단, 구동 회로(20)의 적어도 일부는, 화소 회로(P)와 함께 기판 상에 형성된 박막 트랜지스터로 구성될 수 있다.
소자부(10)에는, X 방향으로 연재(extending)하는 m조의 배선군(12)과, 각 배선군(12)과 쌍을 이루어 X 방향으로 연재하는 m개의 급전선(14) 및 고전위측 전원선(15)과, X 방향으로 교차하는 Y 방향으로 연재하는 n개의 데이터선(16)이 형성된다(m, n은 자연수). 복수의 화소 회로(P)는, 배선군(12), 급전선(14) 및 고전위측 전원선(15)의 쌍과 데이터선(16)과의 교차에 배치되어 세로 m행×가로 n행의 행렬 형상으로 배열된다.
주사선 구동 회로(21)는, 복수의 화소 회로(P)를 행 단위로 순차로 선택하기 위한 수단이다. 데이터선 구동 회로(23)는, 각 화소 회로(P)에 대하여 지정된 계조(이하, 「지정 계조」라고 함)에 따른 데이터 전위(VD(VD[1]∼VD[n]))를 생성하여 각 데이터선(16)에 출력한다. 제i행(i＝1∼m)이 선택되는 수평 주사 기간에 있어서 제j열째(j＝1∼n)의 데이터선(16)에 출력되는 데이터 전위(VD[j])는, 제i행의 제j열째에 위치하는 화소 회로(P)의 지정 계조에 대응하는 전위로 설정된다.
전위 생성 회로(25)는, 전원의 고전위측의 전위(VDD)와, 전원의 저전위측의 전위(VCT)와, 램프 전위(ramp potential; Vrmp)와, 초기화 전위(V_INI)를 생성한다. 전위 생성 회로(25)는, 각 급전선(14)에 램프 전위(Vrmp)를 출력한다. 제i행째의 급전선(14)에 출력되는 램프 전위를 Vrmp[i]로 표기한다. 전위 생성 회로(25)는, 각 고전위측 전원선(15)에 고전위측 전원 전위(VDD)를 출력한다. 제i행째의 고전위측 전원선(15)에 출력되는 전원 전위(VDD)를 VDD[i]로 표기한다. 한편, 저전위측 전원 전위(VCT)는, 저전위측 전원선(17)을 통하여 각 화소 회로(P)에 공통으로 공급된다. 또한, 초기화 전위(V_INI)는, 초기화선(18)을 통하여 각 화소 회로(P)에 공통으로 공급된다.
도 2는 화소 회로(P)의 회로도이다. 도 2에 있어서는, 제i행의 제j열째에 위치하는 1개의 화소 회로(P)만이 대표적으로 도시되어 있다. 도 2에 나타내는 바와 같이, 화소 회로(P)는, 발광 소자(E)와 구동 트랜지스터(T_DR)와 제1 용량 소자(C1)와 제2 용량 소자(C2)와 복수의 트랜지스터(T_SL, T_IN)를 포함하여 구성된다. 도 1에 있어서 1개의 직선으로서 도시된 배선군(12)은, 도 2에 나타내는 바와 같이, 주사선(120)과 제어선(130)을 포함하여 구성된다.
발광 소자(E)는, 제i행의 고전위측 전원선(15)과, 각 행의 화소 회로(P)에 공통인 저전위측 전원선(17)을 연결하는 경로상에 배치되어, 구동 트랜지스터(T_DR)에 의해 생성되는 구동 전류의 전류치에 따른 휘도로 발광한다. 발광 소자(E)는, 서로 대향하는 양극(anode)과 음극(cathode)과의 사이에 유기 EL 재료의 발광층을 개재시킨 OLED 소자이다. 발광 소자(E)의 음극은 저전위측 전원선(17)에 접속된다.
구동 트랜지스터(T_DR)는, 제i행의 고전위측 전원선(15)과, 각 행의 화소 회로(P)에 공통인 저전위측 전원선(17)을 연결하는 경로상에서 발광 소자(E)에 대하여 직렬로 접속된 N채널형의 박막 트랜지스터이다. 구동 트랜지스터(T_DR)는, 자신의 게이트의 전위(V_G)와 소스의 전위(V_S)와의 차분의 전압(V_GS(＝V_G―V_S))에 따른 전류치의 구동 전류를 생성한다. 구동 트랜지스터(T_DR)의 소스는 발광 소자(E)의 양극(anode)에 접속된다.
구동 트랜지스터(T_DR)의 게이트와 소스와의 사이에는 제1 용량 소자(C1)가 개재한다. 또한, 제i행의 고전위측 전원선(15)과 저전위측 전원선(17)을 연결하는 경로상에 있어서의 구동 트랜지스터(T_DR)와 발광 소자(E)와의 사이에 개재하는 제1 노드(ND1)(구동 트랜지스터(T_DR)의 소스에 해당)와, 제i행의 급전선(14)과의 사이에는 제2 용량 소자(C2)가 개재한다. 제2 용량 소자(C2)는, 제1 노드(ND1)에 접속되는 제1 전극(L1)과, 제i행의 급전선(14)에 접속되는 제2 전극(L2)을 포함하여 구성된다.
구동 트랜지스터(T_DR)의 게이트와 제j열째의 데이터선(16)과의 사이에는 선택 트랜지스터(T_SL)가 배치된다. 선택 트랜지스터(T_SL)는, 예를 들면 N채널형의 트랜지스터(박막 트랜지스터)가 매우 적합하게 채용된다. 제i행에 속하는 n개의 화소 회로(P)의 각각의 선택 트랜지스터(T_SL)의 게이트는 제i행의 주사선(120)에 대하여 공통으로 접속된다.
구동 트랜지스터(T_DL)의 게이트와 선택 트랜지스터(T_SL)와의 사이에 개재하는 제2 노드(ND2)와, 초기화선(18)과의 사이에는 초기화용 트랜지스터(T_IN)가 배치된다. 초기화용 트랜지스터(T_IN)는, 예를 들면 N채널형의 트랜지스터(박막 트랜지스터)가 매우 적합하게 채용된다. 제i행의 각 화소 회로(P)의 각각의 초기화용 트랜지스터(T_IN)의 게이트는 제i행의 제어선(130)에 대하여 공통으로 접속된다.
도 1의 주사선 구동 회로(21)는, 복수의 화소 회로(P)를 행 단위로 순차로 주사(선택)하기 위한 주사 신호(G_WR[1]∼G_WR[m])를 생성하여 각 주사선(120)에 출력한다. 도 3에 나타내는 바와 같이, 제i행의 주사선(120)에 출력되는 주사 신호(G_WR[i])는, 각 수직 주사 기간에 있어서의 제i번째의 수평 주사 기간(H[i]) 내의 기입 기간(P_WR)에서 액티브 레벨(하이 레벨)로 설정된다. 주사 신호(G_WR[i])가 하이 레벨로 천이되면, 제i행에 속한 n개의 화소 회로(P)의 각각의 선택 트랜지스터(T_SL)가 일제히 온 상태로 변화한다. 또한, 주사선 구동 회로(21)는, 제어 신호(G_INI[1]∼G_INI[m])를 생성하여 출력한다. 도 2에 나타내는 바와 같이, 제어 신호(G_INI[i])는, 제i행의 제어선(130)에 공급된다. 한편, 도 1에 나타내는 데이터선 구동 회로(23)는, 각 수평 주사 기간(H)에서 주사선 구동 회로(21)가 선택하는 1행분(n개)의 화소 회로(P)에 대응하는 데이터 전위(VD[1] 내지 VD[n])를 생성하여 각 데이터선(16)에 출력한다. 제i행이 선택되는 수평 주사 기간(H[i])에 있어서 제j열째의 데이터선(16)에 출력되는 데이터 전위(VD[j])는, 제i행의 제j열째에 위치하는 화소 회로(P)의 지정 계조에 대응하는 전위(DATA[i,j])가 된다.
다음으로, 도 3을 참조하여, 제i행의 제j열째의 화소 회로(P)에 주목하면서, 구동 회로(20)의 동작(화소 회로(P)의 구동 방법)을 설명한다. 도 3에 나타내는 바와 같이, 수평 주사 기간(H[i])은, 초기화 기간(P_RS)과 전류 세트 기간(P_S)과 기입 기간(P_WR)을 포함하여 구성된다. 어느 수직 주사 기간에 있어서의 제i번째의 수평 주사 기간(H[i])이 종료되고 나서, 다음의 수직 주사 기간에 있어서의 제i번째의 수평 주사 기간(H[i])이 개시될 때까지의 기간은 발광 기간(P_DR)으로서 설정된다. 이하에서는, 제i행에 속하는 제j열째의 화소 회로(P)의 동작을, 초기화 기간(P_RS)과 전류 세트 기간(P_S)과 기입 기간(P_WR)과 발광 기간(P_DR)으로 구분하여 설명한다.
(a) 초기화 기간(P_RS)
도 3에 나타내는 바와 같이, 초기화 기간(P_RS)은, 준비 기간(T1)과, 준비 기간(T1)의 직후의 리셋 기간(T2)으로 구분된다. 우선, 준비 기간(T1)에 있어서의 화소 회로(P)의 동작에 대해서 설명한다. 도 3에 나타내는 바와 같이, 준비 기간(T1)이 개시되면, 구동 회로(20)(예를 들면 주사선 구동 회로(21))는, 주사 신호(G_WR[i]) 및 제어 신호(G_INI[i])를 비(非)액티브 레벨(로우 레벨)로 설정한다. 따라서, 도 4에 나타내는 바와 같이, 선택 트랜지스터(T_SL) 및 초기화용 트랜지스터(T_IN)는 오프 상태로 설정된다. 또한, 도 3에 나타내는 바와 같이, 구동 회로(20)(전위 생성 회로(25))는, 제i행의 고전위측 전원선(15)에 출력하는 전원 전위(VDD[i])를 저전위(V_L)로 설정한다. 이에 따라, 구동 트랜지스터(T_DR)의 소스의 전위(V_S)는 저전압(V_L)에 가까운 전위로 천이된다. 본 실시 형태에서는, 저전위(V_L)는, 준비 기간(T1)에 있어서의 발광 소자(E)의 양단간의 전압(제1 노드(ND1)와 저전위측 전원선(17)과의 사이의 전압)이 발광 문턱값 전압(Vth_el)을 하회하는 값으로 설정된다. 즉, 준비 기간(T1)에 있어서 발광 소자(E)는 비발광 상태가 된다.
다음으로, 리셋 기간(T2)에 있어서의 화소 회로(P)의 동작에 대해서 설명한다. 도 3에 나타내는 바와 같이, 리셋 기간(T2)이 개시되면, 구동 회로(20)(예를 들면 주사선 구동 회로(21))는, 주사 신호(G_WR[i])를 로우 레벨로 유지하는 한편, 제어 신호(G_INI[i])를 액티브 레벨(하이 레벨)로 설정한다. 따라서, 도 5에 나타내는 바와 같이, 초기화용 트랜지스터(T_IN)는 온 상태로 천이된다. 구동 트랜지스터(T_DR)의 게이트는 초기화용 트랜지스터(T_IN)를 통하여 초기화선(18)으로 도통하기 때문에, 구동 트랜지스터(T_DR)의 게이트의 전위(V_G)는 초기화선(18)에 공급되는 초기화 전위(V_INI)로 설정된다. 또한, 도 3 및 도 5에 나타내는 바와 같이, 구동 회로(20)(전위 생성 회로(25))는, 제i행의 고전위측 전원선(15)에 출력하는 전원 전위(VDD[i])의 값을 저전위(V_L)로 유지한다. 본 실시 형태에서는, 초기화 전위(V_INI)와 저전위(V_L)와의 차분의 전압이 구동 트랜지스터(T_DR)의 문턱값 전압(V_TH)을 충분히 상회하도록 설정되기 때문에, 리셋 기간(T2)에 있어서 구동 트랜지스터(T_DR)는 온 상태가 되고, 구동 트랜지스터(T_DR)의 소스의 전위(V_S)는 저전위(V_L)로 설정된다. 즉, 구동 트랜지스터(T_DR)의 게이트·소스 간의 전압(V_GS)(제1 용량 소자(C1)의 양단간의 전압)이 초기화 전위(V_INI)와 저전위(V_L)와의 차분의 전압(│V_INI―V_L│)으로 초기화된다.
(b) 전류 세트 기간(P_S)
도 3 및 도 6에 나타내는 바와 같이, 전류 세트 기간(P_S)이 개시되면, 구동 회로(20)(전위 생성 회로(25))는, 제i행의 고전위측 전원선(15)에 출력하는 전원 전위(VDD[i])의 값을 고전위(V_H)로 설정한다. 이에 따라, 제i행의 고전위측 전원선(15)으로부터의 전류가 구동 트랜지스터(T_DR)를 흘러, 구동 트랜지스터(T_DR)의 소스의 전위(V_S)가 상승을 개시한다. 구동 트랜지스터(T_DR)의 게이트의 전위(V_G)는 초기화 전위(V_INI)로 유지되고 있기 때문에, 구동 트랜지스터(T_DR)의 게이트·소스 간의 전압은 서서히 감소해 간다. 이때, 구동 회로(20)(전위 생성 회로(25))는, 제i행의 급전선(14)에 출력하는 램프 전위(Vrmp[i])를 시간의 경과에 따라 변화시킴으로써, 제i행의 고전위측 전원선(15)으로부터 제1 노드(ND1)를 통과하여, 발광 소자(E)로 이르는 경로와는 다른 경로로 분기하여 흐르는 소정의 크기의 세트 전류(Is)를 생성한다. 보다 구체적으로는, 이하와 같다.
도 3에 나타내는 바와 같이, 전위 생성 회로(25)는, 수평 주사 기간(H[i])이개시되면, 제i행의 급전선(14)에 출력하는 램프 전위(Vrmp[i])를 기준 전위(Vref)로부터 개시 전위(V_X; V_X〉Vref)로 설정한다. 그리고, 수평 주사 기간(H[i])의 시점에서 종점에 걸쳐, 램프 전위(Vrmp[i])를 시간 변화율(R_X; R_X＝dVrmp/dt)로 직선적으로 감소시킨다. 본 실시 형태에서는, 전위 생성 회로(25)는, 수평 주사 기간(H[i])의 종점에 있어서의 램프 전위(Vrmp[i])의 값이 기준 전위(Vref)와 동등해지도록, 램프 전위(Vrmp[i])를 직선적으로 감소시킨다. 제2 용량 소자(C2)의 용량을 Cp, 제2 용량 소자(C2)에 축적되는 전하를 Q라고 표기하면, 전류 세트 기간(Ps)에 있어서, 제i행의 고전위측 전원선(15)으로부터, 제1 노드(ND1) 및 제2 용량 소자(C2)를 통하여 제i행의 급전선(14)으로 흐르는 세트 전류(Is)는, 이하의 식 (1)로 나타난다.
Is＝dQ/dt＝Cp×dVrmp/dt＝Cp×R_X…(1)
본 실시 형태에서는, 램프 전위(Vrmp)의 시간 변화율(R_X)은 일정하기 때문에, 세트 전류(Is)의 값은 일정해진다. 따라서, 전류 세트 기간(P_S)에 있어서, 구동 트랜지스터(T_DR)의 게이트·소스 간의 전압은, 일정한 세트 전류(Is)가 구동 트랜지스터(T_DR)를 흐르는 데에 필요한 전압(V_GS1)에 점근해 간다. 즉, 전류 세트 기간(P_S)에 있어서는, 구동 트랜지스터(T_DR)의 게이트·소스 간의 전압을 전압(V_GS1)에 점근시키는 동작이 실행된다. 본 실시 형태에서는, 전압(V_GS1)은, 이하의 식 (2)로 나타난다.
V_GS1＝V_TH＋Va…(2)
각 구동 트랜지스터(T_DR)의 게이트·소스 간의 전압은, 일정한 세트 전류(Is)가 당해 구동 트랜지스터(T_DR)를 흐르는 데에 필요한 전압으로 설정되기 때문에, 후술하는 바와 같이, 각 구동 트랜지스터(T_DR)의 특성(특히 문턱값 전압(V_TH))의 편차를 보상하는 것이 가능해진다.
전류 세트 기간(P_S)의 종점에 있어서, 구동 트랜지스터(T_DR)의 게이트·소스 간의 전압은, 일정한 세트 전류(Is)가 구동 트랜지스터(T_DR)를 흐르는 데에 필요한 전압(V_GS1)과 거의 동등해지기 때문에, 구동 트랜지스터(T_DR)의 소스의 전위(V_S)는 초기화 전위(V_INI)(게이트의 전위(V_G))보다도 전압(V_GS1)만큼 낮은 전위(V_INI―V_GS1)로 설정된다. 본 실시 형태에서는, 이 전위(V_INI―V_GS1)와 저전위측 전원 전위(V_CT)와의 전위차(발광 소자(E)의 양단간의 전압)는, 발광 소자(E)의 발광 문턱값 전압(Vth_el)을 하회하도록 설정된다. 즉, 전류 세트 기간(P_S)이라도 발광 소자(E)는 비발광 상태이다.
(c) 기입 기간(P_WR)
도 3에 나타내는 바와 같이, 기입 기간(P_WR)이 개시되면, 구동 회로(20)(예를 들면 주사선 구동 회로(21))는, 주사 신호(G_WR[i])를 하이 레벨로 설정하는 한편, 제어 신호(G_INI[i])를 로우 레벨로 설정한다. 제i행의 고전위측 전원선(15)에 출력되는 고전위측 전원 전위(VDD[i])는 고전위(V_H)로 유지된다. 따라서, 도 7에 나타내는 바와 같이, 선택 트랜지스터(T_SL)는 온 상태로 천이되는 한편, 초기화용 트랜지스터(T_IN)는 오프 상태로 천이되기 때문에, 구동 트랜지스터(T_DR)의 게이트는 제j열째의 데이터선(16)으로 도통한다. 이에 따라, 구동 트랜지스터(T_DR)의 게이트의 전위(V_G)는 데이터 전위(VD[j](DATA[i,j]))로 설정되어, 당해 데이터 전위(VD[j])에 따른 전류(I_ds)가 구동 트랜지스터(T_DR)를 흐른다. 당해 전류(Ids)가 구동 트랜지스터(T_DR)를 흐름으로써, 구동 트랜지스터(T_DR)의 소스의 전위(V_S)는 시간의 경과에 따라 상승하기 때문에, 구동 트랜지스터(T_DR)의 게이트·소스 간의 전압은 시간의 경과에 따라 감소한다.
이때, 구동 회로(20)(전위 생성 회로(25))는, 전류 세트 기간(P_S)과 동일하게, 제i행의 급전선(14)에 출력하는 램프 전위(Vrmp[i])를 시간 변화율(R_X)로 직선적으로 감소시키기 때문에, 제1 노드(ND1)로부터 제2 용량 소자(C2)를 통하여 제i행의 급전선(14)으로 이르는 경로에는 일정한 세트 전류(Is)가 계속 흐른다. 그렇게 되면, 구동 트랜지스터(T_DR)를 흐르는 전류(Ids)는, 제1 노드(ND1)에 있어서, 제2 용량 소자(C2)를 향하여 흐르는 세트 전류(Is)와, 제1 용량 소자(C1)를 향하여 흐르는 전류(Ic; Ids―Is)로 분기한다. 전술한 바와 같이, 세트 전류(Is)의 값은 일정하기 때문에, 데이터 전위(VD[j])에 따른 전류(Ids)의 값이 클수록, 제1 용량 소자(C1)로 흘러드는 전류(Ic)의 값은 커지고, 결과적으로, 구동 트랜지스터(T_DR)의 소스의 전위의 상승량(즉 게이트·소스 간의 전압의 감소량)도 커진다.
여기에서, 구동 트랜지스터(T_DR)의 이동도(μ)가 클수록 구동 트랜지스터(T_DR)를 흐르는 전류(Ids)의 값은 커지고, 소스의 전위(V_S)의 상승량도 커진다. 반대로, 이동도(μ)가 작을수록 구동 트랜지스터(T_DR)를 흐르는 전류(Ids)의 값은 작아진다. 즉, 이동도(μ)가 클수록 구동 트랜지스터(T_DR)의 게이트·소스간의 전압의 감소량(부귀환량)이 커지는 한편, 이동도(μ)가 작을수록 게이트·소스 간의 전압의 감소량(부귀환량)은 작아진다. 이에 따라, 화소 회로(P)마다의 이동도(μ)의 편차가 보상된다. 이러한 이동도 보상 동작이 기입 기간(P_WR)의 전(全) 기간에 걸쳐 실행되어, 기입 기간(P_WR)의 종점에 있어서의 구동 트랜지스터(T_DR)의 게이트·소스 간의 전압(V_GS2)(제1 용량 소자(C1)의 양단간의 전압)은, 데이터 전위(VD[j])와 구동 트랜지스터(T_DR)의 특성(이동도(μ))을 반영한 값으로 설정된다. 기입 기간(P_WR)의 종점에 있어서의 구동 트랜지스터(T_DR)의 게이트·소스 간의 전압(V_GS2)은, 이하의 식 (3)으로 나타난다.
V_GS2＝V_GS1＋ΔV＝V_TH＋Va＋ΔV…(3)
식 (3)의 ΔV는, 데이터 전위(VD[j]) 및 구동 트랜지스터(T_DR)의 특성(이동도(μ))에 따른 값이 된다. 또한, 기입 기간(P_WR)의 종점에 있어서의 구동 트랜지스터(T_DR)의 소스의 전위(V_S)는, 발광 소자(E)의 양단간의 전압이 발광 문턱값 전압(Vth_el)을 하회하는 값으로 설정된다. 따라서, 기입 기간(P_WR)에 있어서도 발광 소자(E)는 비발광 상태가 된다.
(d) 발광 기간(P_DR)
도 3에 나타내는 바와 같이, 발광 기간(P_DR)이 개시되면, 구동 회로(20)(예를 들면 주사선 구동 회로(21))는, 주사 신호(G_WR[i])를 로우 레벨로 설정한다. 또한, 구동 회로(20)(전위 생성 회로(25))는, 제i행의 급전선(14)에 출력하는 램프 전위(Vrmp[i])를 일정한 기준 전위(Vref)로 설정한다. 다른 신호에 대해서는 전술한 기입 기간(P_WR)과 동일한 레벨을 유지한다. 따라서, 도 8에 나타내는 바와 같이, 선택 트랜지스터(T_SL)가 오프 상태로 천이되어, 구동 트랜지스터(T_DR)의 게이트는 전기적으로 플로팅 상태가 된다. 또한, 구동 회로(20)는, 제i행의 급전선(14)에 출력하는 램프 전위(Vrmp[i])를 일정한 기준 전위(Vref)로 설정하기 때문에, 식 (1)로부터도 이해되는 바와 같이, 세트 전류(Is)의 값은 제로가 된다.
이때, 제1 용량 소자(C1)의 양단간의 전압(구동 트랜지스터(T_DR)의 게이트·소스 간의 전압)은, 기입 기간(P_WR)의 종점에 있어서의 전압(V_GS2)으로 유지되기 때문에, 당해 전압(V_GS2)에 따른 전류(Iel)가 구동 트랜지스터(T_DR)를 흘러 소스의 전위(V_S)는 시간의 경과에 따라 상승한다.
구동 트랜지스터(T_DR)의 게이트는 전기적인 플로팅 상태이기 때문에, 구동 트랜지스터(T_DR)의 게이트의 전위(V_G)는 소스의 전위(V_S)에 연동되어 상승한다. 그리고, 구동 트랜지스터(T_DR)의 게이트·소스 간의 전압이 기입 기간(P_WR)의 종점에서 설정된 전압(V_GS2)으로 유지된 채, 구동 트랜지스터(T_DR)의 소스의 전위(V_S)가 서서히 증가한다. 발광 소자(E)의 양단간의 전압이 발광 문턱값 전압(Vth_el)에 도달하면, 전류(Iel)가 구동 전류로서 발광 소자(E)를 흐른다. 발광 소자(E)는, 구동 전류(Iel)에 따른 휘도로 발광한다.
지금, 구동 트랜지스터(T_DR)가 포화 영역에서 동작하는 경우를 상정하면, 구동 전류(Iel)는 이하의 식 (4)의 형태로 표현된다. 「β」는 구동 트랜지스터(T_DR)의 이득 계수이다.
Iel＝(β/2)(V_GS2―V_TH)2…(4)
식 (3)의 대입에 의해 식 (4)는 이하와 같이 변형된다.
Iel＝(β/2)(V_TH＋Va＋ΔV―V_TH)2
＝(β/2)(Va＋ΔV)2
즉, 구동 전류(Iel)는, 구동 트랜지스터(T_DR)의 문턱값 전압(V_TH)에는 의존하기 않기 때문에, 화소 회로(P)마다의 문턱값 전압(V_TH)의 편차에 기인한 휘도의 불균일은 억제된다.
여기에서, 기입 기간(P_WR)의 직전에 있어서의 구동 트랜지스터(T_DR)의 게이트·소스 간의 전압이 당해 구동 트랜지스터(T_DR)의 문턱값 전압(V_TH)으로 설정되는 실시 형태(「종래예」)를 상정한다. 종래예에서는, 구동 회로(20)(예를 들면 주사선 구동 회로(21))는, 기입 기간(P_WR)보다도 전의 기간(보상 기간)에 있어서 구동 트랜지스터(T_DR)의 게이트의 전위(V_G)를 소정의 값으로 유지한 채 구동 트랜지스터(T_DR)에 전류를 흘림으로써, 구동 트랜지스터(T_DR)의 게이트·소스 간의 전압을 문턱값 전압(V_TH)에 점근시켜 가지만, 구동 트랜지스터(T_DR)의 게이트·소스 간의 전압이 문턱값 전압(V_TH)에 가까워짐에 따라 구동 트랜지스터(T_DR)를 흐르는 전류는 미소한 값이 되어, 구동 트랜지스터(T_DR)의 게이트·소스 간의 전압의 시간 변화율도 매우 작아진다. 따라서, 구동 트랜지스터(T_DR)를 흐르는 전류의 값이 확실하게 제로가 되기까지에는(구동 트랜지스터(T_DR)의 게이트·소스 간의 전압이 확실하게 문턱값 전압(V_TH)에 도달할 때까지는), 매우 긴 시간을 요한다. 이 때문에, 종례예에서는, 발광 기간(P_DR)의 시간 길이를 충분히 확보하는 것이 곤란하다는 문제가 일어난다.
이에 대하여, 이상에 설명한 본 실시 형태에서는, 기입 기간(P_WR)의 직전의 전류 세트 기간(P_S)에 있어서, 구동 회로(20)는, 소정의 크기의 세트 전류(Is)가 구동 트랜지스터(T_DR)를 흐르도록, 제i행의 급전선(14)에 출력하는 램프 전위(Vrmp[i])를 시간의 경과에 따라 변화시킴으로써, 구동 트랜지스터(T_DR)의 양단간의 전압(제1 용량 소자(C1)의 양단간의 전압)을, 소정의 크기의 세트 전류(Is)가 구동 트랜지스터(T_DR)를 흐르는 데에 필요한 값으로 설정한다. 이에 따라, 기입 기간(P_WR)의 직전에 있어서의 구동 트랜지스터(T_DR)의 게이트·소스 간의 전압을 소망하는 값으로 설정하는 데에 요하는 시간 길이를 종례예에 비하여 큰 폭으로 짧게 할 수 있다. 그 결과, 본 실시 형태에 의하면, 종례예에 비하여 발광 기간(P_DR)의 시간 길이를 충분히 확보할 수 있다는 이점이 있다.
<B: 제2 실시 형태>
제2 실시 형태에서는, 각 화소 회로(P)에 있어서의 구동 트랜지스터(T_DR)가 P채널형의 트랜지스터로 구성되는 점이 제1 실시 형태와 상위하다. 또한, 제2 실시 형태에 있어서 작용이나 기능이 제1 실시 형태와 동일한 요소에 대해서는, 제1 실시 형태와 동일한 부호를 붙여 각각의 상세한 설명을 적절히 생략한다.
도 9는 화소 회로(P)의 회로도이다. 도 9에 있어서는, 제i행의 제j열째에 위치하는 1개의 화소 회로(P)만이 대표적으로 도시되어 있다. 도 9에 나타내는 바와 같이, 화소 회로(P)는, 발광 소자(E)와 구동 트랜지스터(T_DR)와 제1 용량 소자(C1)와 제2 용량 소자(C2)와 제3 용량 소자(C3)와 복수의 트랜지스터(T_SL, T_IN, T_RES, Tr, T_EL)를 포함하여 구성된다. 구동 트랜지스터(T_DR) 및, 선택 트랜지스터(T_SL) 이외의 트랜지스터(T_IN, T_RES, Tr, T_EL)는 P채널형의 트랜지스터로 구성된다. 도 1에 있어서 1개의 직선으로서 도시된 배선군(12)은, 도 9에 나타내는 바와 같이, 주사선(120)과 제어선(130)과 리셋 제어선(140)과 발광 제어선(150)을 포함하여 구성된다. 주사선 구동 회로(21)는, 리셋 신호(G_RES[1]∼G_RES[m])를 생성하여 각 리셋 제어선(140)에 출력한다. 제i행의 리셋 제어선(140)에 출력되는 리셋 신호를 G_RES[i]로 표기한다. 또한, 주사선 구동 회로(21)는, 발광 제어 신호(G_EL[1]∼G_EL[m])를 생성하여 각 발광 제어선(150)에 출력한다. 제i행의 발광 제어선(150)에 출력되는 발광 제어 신호를 G_EL[i]로 표기한다. 또한, 고전위측 전원 전위(VDD)는 일정한 값으로 설정되어, 고전위측 전원선(15)을 통하여 각 행의 화소 회로(P)에 공통으로 공급되는 점에서도 제1 실시 형태와 상이하다.
도 9에 나타내는 바와 같이, 고전위측 전원선(15)으로부터 발광 소자(E)의 양극에 이를 때까지의 전류 경로상에는, 발광 소자(E)에 대한 구동 전류의 공급의 가부를 결정하기 위한 P채널형의 발광 제어 트랜지스터(T_EL)가 배치된다. 본 실시 형태에서는, 발광 제어 트랜지스터(T_EL)는, 제1 노드(ND1)(구동 트랜지스터 T_DR의 드레인)와 발광 소자(E)의 양극과의 사이에 배치된다. 제i행에 속하는 n개의 화소 회로(P)의 각각의 발광 제어 트랜지스터(T_EL)의 게이트는 제i행의 발광 제어선(150)에 대하여 공통으로 접속된다.
구동 트랜지스터(T_DR)의 게이트와 드레인과의 사이에는, P채널형의 트랜지스터(Tr)가 배치된다. 트랜지스터(Tr)의 게이트는, 초기화용 트랜지스터(T_IN)의 게이트에 공통으로 접속된다. 즉, 트랜지스터(Tr)는, 초기화용 트랜지스터(T_IN)와 동일하게, 제어선(130)에 출력되는 제어 신호(G_INI[i])에 따라 온 오프가 제어된다.
구동 트랜지스터(T_DR)의 게이트와 선택 트랜지스터(T_SL)와의 사이에는 제3 용량 소자(C3)가 배치된다. 제3 용량 소자(C3)는, 선택 트랜지스터(T_SL)에 접속되는 제3 전극(L3)과, 구동 트랜지스터(T_DR)의 게이트에 접속되는 제4 전극(L4)을 구비한다.
P채널형의 리셋용 트랜지스터(T_RES)는, 일단(一端)이 초기화용 트랜지스터(T_IN)를 통하여 제3 용량 소자(C3)의 제3 전극(L3)에 접속되는 한편, 타단(他端)이 트랜지스터(Tr)를 통하여 제3 용량 소자(C3)의 제4 전극(L4)에 접속된다. 제i행에 속하는 n개의 화소 회로(P)의 각각의 리셋용 트랜지스터(T_RES)의 게이트는 제i행의 리셋선(140)에 대하여 공통으로 접속된다. 따라서, 초기화용 트랜지스터(T_IN) 및 트랜지스터(Tr)가 온 상태를 유지하는 기간에 있어서, 리셋 신호(G_RES[i])가 액티브 레벨(로우 레벨)로 천이되면 리셋용 트랜지스터(T_RES)는 온 상태가 되어, 제3 전극(L3)과 제4 전극(L4)이 단락(短絡)된다.
다음으로, 도 10을 참조하여, 제i행의 제j열째의 화소 회로(P)에 주목하면서, 구동 회로(20)의 동작(화소 회로(P)의 구동 방법)을 설명한다. 이하에서는, 제1 실시 형태와 동일하게, 초기화 기간(P_RS)과 전류 세트 기간(P_S)과 기입 기간(P_WR)과 발광 기간(P_DR)으로 구분하여 구동 회로(20)의 동작을 설명한다.
(a) 초기화 기간(P_RS)
도 10에 나타내는 바와 같이, 초기화 기간(P_RS)이 개시되면, 구동 회로(20)(예를 들면 주사선 구동 회로(21))는, 주사 신호(G_WR[i])를 비액티브 레벨(로우 레벨)로 설정한다. 따라서, 도 11에 나타내는 바와 같이, N채널형의 선택 트랜지스터(T_SL)는 오프 상태로 설정된다. 또한, 도 10에 나타내는 바와 같이, 구동 회로(20)는, 제어 신호(G_INI[i]) 및 리셋 신호(G_RES[i])를 액티브 레벨(로우 레벨)로 설정한다. 따라서, 도 11에 나타내는 바와 같이, 초기화용 트랜지스터(T_IN), 트랜지스터(Tr) 및 리셋용 트랜지스터(T_RES)는 온 상태로 설정된다. 이에 따라, 제3 용량 소자(C3)의 제3 전극(L3)과 제4 전극(L4)이 초기화용 트랜지스터(T_IN)와 리셋용 트랜지스터(T_RES)와 트랜지스터(Tr)를 통하여 도통하기 때문에, 초기화 기간(P_RS)의 직전의 시점에서 제3 용량 소자(C3)에 축적되어 있던 전하는 완전히 제거된다. 제3 전극(L3)은, 초기화용 트랜지스터(T_IN)를 통하여 초기화선(18)으로 도통하기 때문에, 제3 전극(L3)의 전위는 초기화 전위(V_INI)로 설정된다. 또한, 제4 전극(L4)은, 트랜지스터(Tr) 및 리셋용 트랜지스터(T_RES)를 통하여 초기화선(18)으로 도통하기 때문에, 제4 전극(L4)의 전위는 초기화 전위(V_INI)로 설정된다. 즉, 구동 트랜지스터(T_DR)의 게이트의 전위(V_G)는 초기화 전위(V_INI)로 설정된다. 초기화 전위(V_INI)의 값은, 고전위측 전원 전위(VDD)보다도 구동 트랜지스터(T_DR)의 문턱값 전압(V_TH)만큼 낮은 전위 이하의 레벨로 설정된다. 즉, 초기화 전위(V_INI)는, 구동 트랜지스터(T_DR)의 게이트에 공급되었을 때에 구동 트랜지스터(T_DR)를 온 상태로 하는 전위이다.
또한, 도 10에 나타내는 바와 같이, 구동 회로(20)는, 발광 제어 신호(G_EL[i])를 비액티브 레벨(하이 레벨)로 설정한다. 따라서, 도 11에 나타내는 바와 같이, 발광 제어 트랜지스터(T_EL)는 오프 상태로 설정되기 때문에, 발광 소자(E)에 대한 구동 전류의 공급은 차단된 상태가 된다. 이에 따라, 발광 소자(E)는 비발광 상태가 된다.
(b) 전류 세트 기간(P_S)
도 10에 나타내는 바와 같이, 전류 세트 기간(P_S)이 개시되면, 구동 회로(20)는, 리셋 신호(G_RES[i])를 비액티브 레벨(하이 레벨)로 설정한다. 다른 신호에 대해서는 전술한 초기화 기간(P_RS)과 동일한 레벨을 유지한다. 따라서, 도 12에 나타내는 바와 같이, 리셋용 트랜지스터(T_RES)가 오프 상태로 천이된다. 그렇게 되면, 초기화용 트랜지스터(T_IN)를 통하여 초기화선(18)에 접속된 제3 전극(L3)이 초기화 전위(V_INI)로 유지되는 한편, 구동 트랜지스터(T_DR)가 다이오드 접속됨으로써, 구동 트랜지스터(T_DR)의 게이트의 전위(V_G)가 시간의 경과에 따라 상승한다. 이때, 구동 회로(20)는, 제i행의 급전선(14)에 출력하는 램프 전위(Vrmp[i])를 시간 변화율(R_X)로 직선적으로 감소시킴으로써, 소정의 크기의 세트 전류(Is)를 생성한다. 이 내용은 전술한 제1 실시 형태와 동일하다. 이에 따라, 전류 세트 기간(P_S)의 종점에 있어서, 구동 트랜지스터(T_DR)의 게이트·소스 간의 전압은, 일정한 세트 전류(Is)가 구동 트랜지스터(T_DR)를 흐르는 데에 필요한 전압으로 설정된다.
(c) 기입 기간(P_WR)
도 10에 나타내는 바와 같이, 기입 기간(P_WR)이 개시되면, 구동 회로(20)는, 주사 신호(G_WR[i])를 액티브 레벨(이 경우는 하이 레벨)로 설정하는 한편, 제어 신호(G_INI[i])를 비액티브 레벨(하이 레벨)로 설정한다. 다른 신호에 대해서는 전술한 전류 세트 기간(P_S)과 동일한 레벨을 유지한다. 따라서, 도 13에 나타내는 바와 같이, 선택 트랜지스터(T_SL)는 온 상태로 설정되는 한편, 초기화용 트랜지스터(T_IN) 및 트랜지스터(Tr)는 오프 상태로 설정된다. 이에 따라, 데이터선(16)과 제3 전극(L3)이 선택 트랜지스터(T_SL)를 통하여 도통하기 때문에, 제3 전극(L3)의 전위는, 전류 세트 기간(P_S)에서 설정된 전위(V_INI)로부터 제j열째의 데이터선(16)에 출력되는 데이터 전위(VD[j]((DATA[i, j]))로 변화한다.
기입 기간(P_WR)에 있어서는, 트랜지스터(Tr)는 오프 상태이고, 구동 트랜지스터(T_DR)의 게이트의 임피던스는 충분히 높기 때문에, 구동 트랜지스터(T_DR)의 게이트(제4 전극(L4))는 전기적으로 플로팅 상태이다. 따라서, 제3 전극(L3)의 전위가 전류 세트 기간(P_S)에 있어서의 전위(V_INI)에서 데이터 전위(VD[j])까지 변화량 ΔVx(＝V_INI―DATA[i,j])만큼 변화하면, 제4 전극(L4)의 전위는 용량 커플링에 의해 그 직전의 전위(세트 전류(Is)에 따른 전위)로부터 변화한다. 이때의 제4 전극(L4)의 전위의 변동량은, 제3 용량 소자(C3)와 그 외의 용량(예를 들면 제1 용량 소자(C1)의 용량, 구동 트랜지스터(T_DR)의 게이트 용량 및 그 외의 배선에 부수하는 용량 등)과의 용량비(比)에 따라 정해진다. 즉, 구동 트랜지스터(T_DR)의 게이트의 전위(V_G)는, 데이터 전위(VD[j])에 따른 전위로 설정된다. 또한, 이때, 구동 회로(20)(전위 생성 회로(25))는, 전술한 전류 세트 기간(P_S)과 동일하게, 제i행의 급전선(14)에 출력하는 램프 전위(Vrmp[i])를 시간 변화율(R_X)로 직선적으로 감소시키기 때문에, 구동 트랜지스터(T_DR)에는 일정한 세트 전류(Is)가 계속 흐른다.
(d) 발광 기간(P_DR)
도 10에 나타내는 바와 같이, 발광 기간(P_DR)이 개시되면, 구동 회로(20)는, 주사 신호(G_WR[i])를 비액티브 레벨(이 경우는 로우 레벨)로 설정하는 한편, 발광 제어 신호(G_EL[i])를 액티브 레벨(이 경우는 로우 레벨)로 설정한다. 따라서, 도 14에 나타내는 바와 같이, 선택 트랜지스터(T_SL)는 오프 상태로 설정되는 한편, 발광 제어 트랜지스터(T_EL)는 온 상태로 설정된다. 또한, 도 10에 나타내는 바와 같이, 구동 회로(20)는, 제i행의 급전선(14)에 출력하는 램프 전위(Vrmp[i])를 일정한 기준 전위(Vref)로 설정하기 때문에, 식 (1)로부터도 이해되는 바와 같이, 세트 전류(Is)의 값은 제로가 된다.
발광 기간(P_DR)에 있어서는, 발광 제어 트랜지스터(T_EL)가 온 상태가 되기 때문에, 구동 전류의 경로가 형성된다. 따라서, 구동 트랜지스터(T_DR)의 게이트의 전위에 따른 구동 전류가 고전위측 전원선(15)으로부터 구동 트랜지스터(T_DR) 및
발광 제어 트랜지스터(T_EL)를 경유하여 발광 소자(E)에 공급된다. 이에 따라, 발광 소자(E)는 구동 전류에 따른 휘도로 발광한다.
이상에 설명한 제2 실시 형태에서도, 기입 기간(P_WR)의 직전의 전류 세트 기간(P_S)에 있어서, 구동 회로(20)는, 소정의 크기의 세트 전류(Is)가 구동 트랜지스터(T_DR)를 흐르도록, 제i행의 급전선(14)에 출력하는 램프 전위(Vrmp[i])를 시간의 경과에 따라 변화시킴으로써, 구동 트랜지스터(T_DR)의 양단간의 전압(제1 용량 소자(C1)의 양단간의 전압)을, 당해 세트 전류(Is)가 구동 트랜지스터(T_DR)를 흐르는 데에 필요한 값으로 설정한다. 이에 따라, 기입 기간(P_WR)의 직전에 있어서의 구동 트랜지스터(T_DR)의 게이트·소스 간의 전압을 소망하는 값으로 설정하는 데에 요하는 시간 길이를 종래예에 비하여 큰 폭으로 짧게 할 수 있다.
<C: 변형예>
본 발명은 전술한 실시 형태에 한정되는 것은 아니고, 예를 들면, 이하의 변형이 가능하다. 또한, 이하에 나타내는 변형예 중의 2 이상의 변형예를 조합할 수도 있다.
(1) 변형예 1
화소 회로(P)의 구성은, 전술한 도 2 및 도 9의 실시 형태에 한정하지 않고, 임의이다. 예를 들면, 화소 회로(P)의 구성을, 도 15에 나타내는 실시 형태로 할 수도 있다. 도 15의 실시 형태는, 초기화선(18) 및 초기화용 트랜지스터(T_IN)가 형성되지 않고, 초기화 전위(V_INI)와 데이터 전위(VD[j])가 데이터선(16)에 대하여 시(時) 분할로 출력되는 점에서 전술한 제1 실시 형태와 상위하다. 그 외의 구성은 제1 실시 형태와 동일하기 때문에, 중복되는 부분에 대해서는 설명을 생략한다. 이하에서는, 도 16을 참조하여, 제i행의 제j열째의 화소 회로(P)에 주목하면서, 초기화 기간(P_RS)과 전류 세트 기간(P_S)과 기입 기간(P_WR)과 발광 기간(P_DR)으로 구분하여, 구동 회로(20)의 동작을 설명한다.
우선, 초기화 기간(P_RS)에 있어서의 구동 회로(20)의 동작을 설명한다. 도 16에 나타내는 바와 같이, 준비 기간(T1)이 개시되면, 구동 회로(20)는, 제j열째의 데이터선(16)에 출력하는 전위를 초기화 전위(V_INI)로 설정한다. 그 외의 동작에 대해서는 제1 실시 형태와 동일하다. 이어서, 리셋 기간(T2)이 개시되면, 구동 회로(20)는, 주사 신호(G_WR[i])를 하이 레벨로 설정한다. 다른 신호에 대해서는 준비 기간(T1)과 동일한 레벨을 유지한다. 따라서, 선택 트랜지스터(T_SL)는 온 상태로 설정된다. 구동 트랜지스터(T_DR)의 게이트는 선택 트랜지스터(T_SL)를 통하여 데이터선(16)으로 도통하기 때문에, 구동 트랜지스터(T_DR)의 게이트의 전위(V_G)는, 데이터선(16)에 출력되는 초기화 전위(V_INI)로 설정된다. 이에 따라, 구동 트랜지스터(T_DR)의 게이트·소스 간의 전압은, 초기화 전위(V_INI)와 저전위(V_L)와의 차분의 전압(│V_INI―V_L│)으로 초기화된다.
다음으로, 전류 세트 기간(P_S)에 있어서의 구동 회로(20)의 동작을 설명한다. 도 16에 나타내는 바와 같이, 구동 회로(20)는, 전류 세트 기간(P_S)의 종점의 직전에까지 걸쳐 주사 신호(G_WR[i])를 하이 레벨로 유지한다. 또한, 구동 회로(20)는, 전류 세트 기간(P_S)에 있어서 데이터선(16)에 출력하는 전위를 초기화 전위(V_INI)로 유지한다. 그 외의 동작은 제1 실시 형태와 동일하고, 전류 세트 기간(P_S)의 종점에 있어서, 구동 트랜지스터(T_DR)의 게이트·소스 간의 전압은, 일정한 세트 전류(Is)가 구동 트랜지스터(T_DR)를 흐르는 데에 필요한 전압(V_GS1)으로 설정된다.
기입 기간(P_WR)에 있어서의 구동 회로(20)의 동작은 제1 실시 형태와 동일하다. 즉, 기입 기간(P_WR)의 종점에 있어서의 구동 트랜지스터(T_DR)의 게이트·소스 간의 전압은, 데이터 전위(VD[j])와 구동 트랜지스터(T_DR)의 특성(이동도(μ))을 반영한 전압(V_GS2)으로 설정된다. 또한, 발광 기간(P_DR)에 있어서의 구동 회로(20)의 동작도 제1 실시 형태와 동일하여, 발광 소자(E)에는, 기입 기간(P_WR)의 종점에 있어서의 전압(V_GS2)에 따른 구동 전류(Iel)가 흘러 발광하는 상태이다. 이 실시 형태에서도, 기입 기간(P_WR)의 직전의 전류 세트 기간(P_S)에 있어서, 구동 회로(20)는, 소정의 크기의 세트 전류(Is)가 구동 트랜지스터(T_DR)를 흐르도록, 램프 전위(Vrmp[i])를 시간의 경과에 따라 변화시킴으로써, 구동 트랜지스터(T_DR)의 양단간의 전압을, 당해 세트 전류(Is)가 구동 트랜지스터(T_DR)를 흐르는 데에 필요한 값으로 설정한다. 이에 따라, 기입 기간(P_WR)의 직전에 있어서의 구동 트랜지스터(T_DR)의 게이트·소스 간의 전압을 소망하는 값으로 설정하는 데에 요하는 시간 길이를, 종례예에 비하여 큰 폭으로 짧게 할 수 있다.
(2) 변형예 2
전술한 각 실시 형태에서는, 전류 세트 기간(P_S)에 있어서, 구동 회로(20)는, 제i행의 급전선(14)에 출력하는 램프 전위(Vrmp[i])를 시간의 경과에 따라 변화시킴으로써(즉 제2 용량 소자(C2)의 전하량을 시간의 경과에 따라 변화시킴으로써), 소정의 크기의 세트 전류(Is)를 생성하고 있지만, 이에 한정하지 않고, 제2 용량 소자(C2) 및 급전선(14) 대신에, 소정의 크기의 세트 전류(Is)를 생성하기 위한 정전류원이 형성되는 실시 형태라도 좋다. 이 실시 형태에서는, 전류 세트 기간(P_S)이 개시되면, 소정의 크기의 세트 전류(Is)가 구동 트랜지스터(T_DR)를 흐르도록, 구동 회로(20)는 정전류원을 온 상태로 제어한다. 그 외의 기간에 있어서는, 구동 회로(20)는 정전류원을 오프 상태로 제어한다. 요컨대, 본 발명에 따른 발광 장치는, 소정의 크기의 세트 전류(Is)를 생성하기 위한 전류 생성 수단을 구비하는 것이면 좋다.
(3) 변형예 3
전술한 각 실시 형태에서는, 전류 세트 기간(P_S)에 있어서 급전선(14)에 출력되는 전위는, 일정한 시간 변화율(R_X)로 직선적으로 감소하고 있지만, 이에 한정하지 않고, 전류 세트 기간(P_S)에 있어서 급전선(14)에 출력되는 전위의 변화의 실시 형태는 임의이다. 예를 들면 전류 세트 기간(P_S)에 있어서 급전선(14)에 출력되는 전위의 파형이 곡선 형상이라도 좋다. 요컨대, 전류 세트 기간(P_S)에 있어서 급전선(14)에 출력되는 전위는, 소정의 크기의 세트 전류(Is)가 구동 트랜지스터(T_DR)를 흐르도록, 시간의 경과에 따라 변화하는 것이면 좋다.
(4) 변형예 4
전술한 각 실시 형태에서는, 초기화 기간(P_RS)에 있어서, 구동 회로(20)는 급전선(14)에 출력하는 램프 전위(Vrmp[i])를 시간 변화율(R_X)로 직선적으로 감소시키고 있지만, 이에 한정하지 않고, 초기화 기간(P_RS)에 있어서의 급전선(14)의 전위는 임의이다. 예를 들면, 초기화 기간(P_RS)에 있어서, 구동 회로(20)는, 급전선(14)에 출력하는 전위를 소정의 크기의 전위로 고정할 수도 있다.
(5) 변형예 5
발광 소자(E)는, OLED 소자라도 좋고, 무기 발광 다이오드나 LED(Light Emitting Diode)라도 좋다. 요는, 전기 에너지의 공급(전계의 인가나 전류의 공급)에 따라 발광하는 모든 소자를 본 발명의 발광 소자로서 이용할 수 있다.
<D: 응용예>
다음으로, 본 발명에 따른 발광 장치를 이용한 전자 기기에 대해서 설명한다. 도 17은, 이상에 설명한 실시 형태에 따른 발광 장치(100)를 표시 장치로서 채용한 모바일형의 퍼스널 컴퓨터의 구성을 나타내는 사시도이다. 퍼스널 컴퓨터(2000)는, 표시 장치로서의 발광 장치(100)와 본체부(2010)를 구비한다. 본체부(2010)에는, 전원 스위치(2001) 및 키보드(2002)가 형성되어 있다. 이 발광 장치(100)는 발광 소자(E)에 OLED 소자를 사용하고 있기 때문에, 시야각이 넓어 보기 쉬운 화면을 표시할 수 있다.
도 18에, 이상에 설명한 실시 형태에 따른 발광 장치(100)를 표시 장치로서 채용한 휴대 전화기의 구성을 나타낸다. 휴대 전화기(3000)는, 복수의 조작 버튼(3001) 및 스크롤 버튼(3002), 그리고 발광 장치(100)를 구비한다. 스크롤 버튼(3002)을 조작함으로써, 발광 장치(100)에 표시되는 화면이 스크롤된다.
도 19에, 이상에 설명한 실시 형태에 따른 발광 장치(100)를 표시 장치로서 채용한 휴대 정보 단말(PDA: Personal Digital Assistants)의 구성을 나타낸다. 정보 휴대 단말(4000)은, 복수의 조작 버튼(4001) 및 전원 스위치(4002), 그리고 발광 장치(100)를 구비한다. 전원 스위치(4002)를 조작하면, 주소록이나 스케줄 수첩과 같은 각종 정보가 발광 장치(100)에 표시된다.
또한, 본 발명에 따른 발광 장치가 적용되는 전자 기기로서는, 도 17에서 도 19에 나타낸 것 외에, 디지털 스틸 카메라, 텔레비전, 비디오 카메라, 카 네비게이션 장치, 페이저(pager), 전자 수첩, 전자 페이퍼, 계산기, 워드 프로세서, 워크 스테이션, 텔레비전 전화, POS 단말, 프린터, 스캐너, 복사기, 비디오 플레이어, 터치 패널을 구비한 기기 등을 들 수 있다.
10 : 소자부
12 : 주사선
14 : 급전선
15 : 고전위측 전원선
16 : 데이터선
17 : 저전위측 전원선
18 : 초기화선
20 : 구동 회로
21 : 주사선 구동 회로
23 : 데이터선 구동 회로
25 : 전위 생성 회로
100 : 발광 장치
C1 : 제1 용량 소자
C2 : 제2 용량 소자
C3 : 제3 용량 소자
E : 발광 소자
G_WR : 주사 신호
G_EL : 발광 제어 신호
G_RES : 리셋 신호
G_IN : 제어 신호
ND1 : 제1 노드
ND2 : 제2 노드
T_DR : 구동 트랜지스터
T_EL : 발광 제어 트랜지스터
T_IN : 초기화용 트랜지스터
T_SL : 선택 트랜지스터
Vrmp : 램프 전위
P : 화소 회로

Claims (6)

  1. 화소 회로와, 상기 화소 회로를 구동하는 구동 회로를 구비하고,
    상기 화소 회로는,
    고전위측 전원선과 저전위측 전원선과의 사이에 직렬로 접속되는 구동 트랜지스터 및 발광 소자와,
    상기 구동 트랜지스터의 게이트와 소스와의 사이에 배치되는 제1 용량 소자와,
    상기 구동 트랜지스터의 게이트와 데이터선과의 사이에 배치되는 선택 트랜지스터와,
    상기 고전위측 전원선으로부터, 상기 구동 트랜지스터 및, 상기 구동 트랜지스터와 상기 발광 소자와의 사이에 개재하는 노드를 통과하여, 상기 발광 소자로 이르는 경로와는 다른 경로로 분기하여 흐르는 세트 전류를 생성하기 위한 전류 생성 수단을 구비하고,
    상기 구동 회로는,
    제1 기간에 있어서, 상기 구동 트랜지스터의 게이트의 전위를 초기화 전위로 설정함으로써 상기 구동 트랜지스터를 도통시키고,
    상기 제1 기간 후의 제2 기간에 있어서, 소정의 크기의 상기 세트 전류를 생성하도록 상기 전류 생성 수단을 제어함으로써, 상기 제1 용량 소자의 양단간의 전압을, 당해 세트 전류가 상기 구동 트랜지스터를 흐르는 데에 필요한 값으로 설정하고,
    상기 제2 기간 후의 제3 기간에 있어서, 상기 선택 트랜지스터를 온 상태로 설정함과 함께 상기 데이터선에 출력하는 전위를 상기 발광 소자의 지정 계조에 따른 데이터 전위로 설정함으로써, 상기 용량 소자의 양단간의 전압을 상기 데이터 전위에 따른 값으로 설정하는 것을 특징으로 하는 발광 장치.
  2. 제1항에 있어서,
    상기 전류 생성 수단은, 제1 전극과 제2 전극을 포함하는 제2 용량 소자와, 급전선을 구비하고,
    상기 제1 전극은 상기 노드에 접속되는 한편, 상기 제2 전극은 상기 급전선에 접속되고,
    상기 구동 회로는,
    상기 제2 기간에 있어서, 소정의 크기의 상기 세트 전류가 상기 구동 트랜지스터를 흐르도록, 상기 급전선에 출력하는 전위를 시간의 경과에 따라 변화시키는 것을 특징으로 하는 발광 장치.
  3. 제2항에 있어서,
    상기 제2 기간에 있어서, 상기 급전선에 출력되는 전위는 직선적으로 변화하는 것을 특징으로 하는 발광 장치.
  4. 제1항에 있어서,
    상기 전류 생성 수단은 정전류원으로 구성되는 것을 특징으로 하는 발광 장치.
  5. 제1항 내지 제4항 중 어느 한 항에 기재된 발광 장치를 구비하는 전자 기기.
  6. 고전위측 전원선과 저전위측 전원선과의 사이에 직렬로 접속되는 구동 트랜지스터 및 발광 소자와, 상기 구동 트랜지스터의 게이트와 소스와의 사이에 배치되는 제1 용량 소자를 구비한 화소 회로의 구동 방법으로서,
    제1 기간에 있어서, 상기 구동 트랜지스터의 게이트의 전위를 초기화 전위로 설정함으로써 상기 구동 트랜지스터를 도통시키고,
    상기 제1 기간 후의 제2 기간에 있어서, 상기 고전위측 전원선으로부터, 상기 구동 트랜지스터 및, 상기 구동 트랜지스터와 상기 발광 소자와의 사이에 개재하는 노드를 통과하여, 급전선으로 분기하여 흐르는 소정의 크기의 세트 전류를 생성함으로써, 상기 제1 용량 소자의 양단간의 전압을, 당해 세트 전류가 상기 구동 트랜지스터를 흐르도록 하는 값으로 설정하고,
    상기 제2 기간 후의 제3 기간에 있어서, 상기 구동 트랜지스터의 게이트의 전위를 상기 발광 소자의 지정 계조에 따른 전위로 설정하는 것을 특징으로 하는 화소 회로의 구동 방법.
KR1020110005838A 2010-02-19 2011-01-20 발광 장치, 발광 장치의 구동 방법 및 전자 기기 KR20110095811A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2010034825A JP5720100B2 (ja) 2010-02-19 2010-02-19 発光装置、画素回路の駆動方法および電子機器
JPJP-P-2010-034825 2010-02-19

Publications (1)

Publication Number Publication Date
KR20110095811A true KR20110095811A (ko) 2011-08-25

Family

ID=44464600

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110005838A KR20110095811A (ko) 2010-02-19 2011-01-20 발광 장치, 발광 장치의 구동 방법 및 전자 기기

Country Status (5)

Country Link
US (1) US8497856B2 (ko)
JP (1) JP5720100B2 (ko)
KR (1) KR20110095811A (ko)
CN (1) CN102163398A (ko)
TW (1) TW201133450A (ko)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103229227B (zh) * 2011-11-24 2016-02-10 株式会社日本有机雷特显示器 显示装置的驱动方法
JP5887973B2 (ja) * 2012-02-13 2016-03-16 セイコーエプソン株式会社 電気光学装置、電気光学装置の駆動方法および電子機器
MY167330A (en) * 2012-04-20 2018-08-16 Sharp Kk Display device
KR101905793B1 (ko) * 2012-06-04 2018-10-11 삼성디스플레이 주식회사 터치 스크린 패널 일체형 유기전계 발광 표시장치
CN104575435B (zh) * 2015-02-05 2017-12-15 京东方科技集团股份有限公司 显示基板栅极线驱动方法及驱动单元、显示装置
TWI563489B (en) * 2015-02-24 2016-12-21 Au Optronics Corp Display and operation method thereof
CN105096819B (zh) * 2015-04-21 2017-11-28 北京大学深圳研究生院 一种显示装置及其像素电路
JP2017068033A (ja) * 2015-09-30 2017-04-06 ソニー株式会社 表示素子、表示素子の駆動方法、表示装置、及び、電子機器
KR102668610B1 (ko) * 2016-10-21 2024-05-24 삼성디스플레이 주식회사 표시 장치
KR102627074B1 (ko) * 2016-12-22 2024-01-22 엘지디스플레이 주식회사 표시소자, 표시장치 및 데이터 구동부
JP7116539B2 (ja) * 2017-11-27 2022-08-10 株式会社ジャパンディスプレイ 表示装置
TWI662530B (zh) * 2018-06-08 2019-06-11 友達光電股份有限公司 發光二極體裝置及其控制方法
CN108806596A (zh) * 2018-06-26 2018-11-13 京东方科技集团股份有限公司 像素驱动电路及方法、显示装置
TWI707327B (zh) * 2018-12-07 2020-10-11 友達光電股份有限公司 驅動電路、背光模組、顯示模組以及驅動方法
WO2021184192A1 (zh) * 2020-03-17 2021-09-23 京东方科技集团股份有限公司 像素电路及其驱动方法和显示装置
CN114898690A (zh) * 2022-01-24 2022-08-12 北京京东方技术开发有限公司 显示面板和显示装置

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5952789A (en) * 1997-04-14 1999-09-14 Sarnoff Corporation Active matrix organic light emitting diode (amoled) display pixel structure and data load/illuminate circuit therefor
WO2006053424A1 (en) * 2004-11-16 2006-05-26 Ignis Innovation Inc. System and driving method for active matrix light emitting device display
JP2006285116A (ja) * 2005-04-05 2006-10-19 Eastman Kodak Co 駆動回路
JP2007108378A (ja) * 2005-10-13 2007-04-26 Sony Corp 表示装置の駆動方法および表示装置
US8004477B2 (en) * 2005-11-14 2011-08-23 Sony Corporation Display apparatus and driving method thereof
JP5114889B2 (ja) * 2006-07-27 2013-01-09 ソニー株式会社 表示素子及び表示素子の駆動方法、並びに、表示装置及び表示装置の駆動方法
JP2008058853A (ja) * 2006-09-04 2008-03-13 Sony Corp 表示装置及びその製造方法
JP5055963B2 (ja) 2006-11-13 2012-10-24 ソニー株式会社 表示装置及び表示装置の駆動方法
JP2008257086A (ja) * 2007-04-09 2008-10-23 Sony Corp 表示装置、表示装置の製造方法および電子機器
GB0721567D0 (en) * 2007-11-02 2007-12-12 Cambridge Display Tech Ltd Pixel driver circuits
JP5183336B2 (ja) * 2008-07-15 2013-04-17 富士フイルム株式会社 表示装置
JP2010039397A (ja) * 2008-08-08 2010-02-18 Sony Corp 表示装置及び電子機器
JP2010066331A (ja) * 2008-09-09 2010-03-25 Fujifilm Corp 表示装置

Also Published As

Publication number Publication date
JP5720100B2 (ja) 2015-05-20
CN102163398A (zh) 2011-08-24
US8497856B2 (en) 2013-07-30
US20110205220A1 (en) 2011-08-25
TW201133450A (en) 2011-10-01
JP2011170181A (ja) 2011-09-01

Similar Documents

Publication Publication Date Title
KR20110095811A (ko) 발광 장치, 발광 장치의 구동 방법 및 전자 기기
US7760163B2 (en) Electro-optical device, drive circuit, driving method, and electronic apparatus
KR100736740B1 (ko) 전자 장치, 그 구동 방법, 전기 광학 장치 및 전자 기기
US8144081B2 (en) Electronic circuit, electronic device, method of driving electronic device, electro-optical device, and electronic apparatus
JP5326850B2 (ja) 発光装置、発光装置の駆動方法および電子機器
JP2011039269A (ja) 発光装置、電子機器および発光装置の駆動方法
JP2008083680A (ja) 電気光学装置および電子機器
KR20080082464A (ko) 화소 회로의 구동 방법, 전기 광학 장치 및 전자기기
KR20070120450A (ko) 전자 회로, 그 구동 방법, 전자 장치 및 전자 기기
JP5458671B2 (ja) 発光装置、発光装置の駆動方法および電子機器
KR20080043712A (ko) 전자 회로, 전자 장치, 그 구동 방법, 전기 광학 장치 및전자 기기
JP5821226B2 (ja) 電気光学装置、電子機器および電気光学装置の駆動方法
JP2010286541A (ja) 発光装置、電子機器、および発光装置の駆動方法
JP2011008161A (ja) 発光装置および電子機器、画素回路の駆動方法
JP5011682B2 (ja) 電子装置および電子機器
JP4946074B2 (ja) 表示装置、その駆動方法、および電子機器
JP5374976B2 (ja) 画素回路の駆動方法、発光装置および電子機器
JP2009222779A (ja) 電気光学装置および電子機器
JP2007225653A (ja) 電気光学装置、その駆動方法、および電子機器
JP2011033678A (ja) 発光装置、電子機器および発光装置の駆動方法
JP5332454B2 (ja) 画素回路の駆動方法、発光装置および電子機器
JP5124955B2 (ja) 電気光学装置、その駆動方法、および電子機器
JP2009157148A (ja) 発光装置の駆動方法および駆動方法、電子機器
JP2007033599A (ja) 電子装置、その駆動方法、電気光学装置および電子機器
JP2012113195A (ja) 電気光学装置および電子機器

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid